JP2008227114A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2008227114A
JP2008227114A JP2007062710A JP2007062710A JP2008227114A JP 2008227114 A JP2008227114 A JP 2008227114A JP 2007062710 A JP2007062710 A JP 2007062710A JP 2007062710 A JP2007062710 A JP 2007062710A JP 2008227114 A JP2008227114 A JP 2008227114A
Authority
JP
Japan
Prior art keywords
semiconductor layer
semiconductor
layer
forming
trench portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007062710A
Other languages
English (en)
Inventor
Akira Umetani
明良 梅谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2007062710A priority Critical patent/JP2008227114A/ja
Publication of JP2008227114A publication Critical patent/JP2008227114A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】少ない逆方向洩れ電流と、高い阻止電圧を有し、電力効率の高い効率的な半導体装置であって、サージや過渡電流に対して高い耐久性を有する半導体装置を提供する。
【解決手段】低濃度Ｎ型半導体層１０２にトレンチ部１０４で囲まれた複数の独立した領域を形成し、一つの独立した領域における低濃度Ｎ型半導体層１０２の上にＰ型半導体層１０５を形成してＰＮ接合領域１０９を形成し、低濃度Ｎ型半導体層１０２とショットキー接合領域１１０を形成すると同時にＰ型半導体層１０５とオーミック接合を形成するショットキー金属１０６を設け、ＰＮ接合領域１０９とショットキー接合領域１１０とをトレンチ部１０４で分離することにより、逆方向洩れ電流によってＰＮ接合領域１０９に生じる熱がショットキー接合領域１１０に伝播することを防止し、ショットキー接合領域１１０における熱暴走を防ぎ、その逆方向洩れ電流による破壊を抑えることができ、高サージ耐量の半導体装置を実現する。
【選択図】図１

Description

本発明は、半導体装置およびその製造方法に関し、ショットキーバリアダイオード等のショットキー接合を有する半導体装置の技術に係るものである。
従来、ショットキーバリアダイオード（以下、ＳＢＤと称す）は、低損失で大きな順電流を流すことができ、２００ボルトまでの逆阻止電圧を維持できるので、モーター駆動機構のようなモード切換電源や他の高速電力用スイッチング装置における出力整流器として広範囲に使用されている。
近年、電源装置において低電圧化と低消費電力化が進んでいる。電源装置の電力損失のほとんどは装置で使用されている半導体整流装置（ＳＢＤ）で発生している。そのために、より電力損失の小さいすなわち、順方向大電流域での低い順方向電圧降下と、逆方向電圧での小さい洩れ電流のＳＢＤが必要とされている。
ＳＢＤにおいて、順方向電圧降下は金属／半導体接合にかかる順方向電圧降下と半導体領域およびその他の直列抵抗成分に依存している。従って順方向の電力損失を小さくするためには半導体層の不純物濃度を上げて層の厚みを薄くし、直列抵抗成分を小さくしなければならない。
一方で、逆方向洩れ電流は金属／半導体接合における逆方向電圧時の電界に依存している。逆方向降伏電圧を高くして洩れ電流を小さくするためには、半導体層の不純物濃度を下げて層の厚みを厚くし、逆方向電圧時の電界強度を小さくしなければならない。
さらに、金属／半導体間のショットキーバリアの高さ（ポテンシャル障壁）に対して逆方向洩れ電流は反比例し、順方向電圧降下は比例している。また、ショットキーバリアの高さは、半導体層の不純物濃度によって反比例して変化する。そのため、順方向電圧降下を小さくすると、逆方向洩れ電流は大きくなり、逆方向降伏電圧は衝突イオン化のために減少する。
従って、ＳＢＤにおいて順方向電圧降下と逆方向洩れ電流の間にトレードオフがあり、同時に両方の特性を最小にすることは困難である。そのため、ＳＢＤを設計する際に、一般的にすべてのデバイス特性を同時に最小にすることはできないので、ショットキーバリアの高さ、半導体層の不純物濃度と厚みといった設計パラメータは、特定の応用において求められる要求を満たすように設計される。
例えば、ショットキーバリアの高さは、順方向での電力損失が重要となる高電流動作用途においては低く設計され、逆に、高い周囲温度で使用するもしくは高い阻止電圧用途においては高く設計される。
従来、ＳＢＤは金属／半導体接触界面の不均一性によりサージや過渡電流が逆方向の降伏電圧の小さい所に集中して流れるために、金属／半導体接触界面においてサージや過渡電流に対して耐久性が低い。このため、従来のＳＢＤでは、一般的に金属／半導体接触界面の終端部に金属／半導体接触より降伏電圧が低く設計されたガードリングと呼ばれるＰＮ接合領域を設けてサージや過渡電流に対する耐久性を高めている。
この従来のＳＢＤでのサージに対する対策としては、ガードリング部のＰＮ接合領域のＰ型部に高濃度のＰ型領域を形成してサージ耐量を上げる方法があった（例えば、特許文献１参照）。
図５は従来のＳＢＤの構成を示すものである。図５において、半導体基板は、基層をなす高濃度Ｎ型半導体基板１の上に低濃度Ｎ型エピタキシャル層２を形成し、低濃度Ｎ型エピタキシャル層２に、高濃度Ｐ型ガードリング領域５を形成し、ガードリング領域５の表面に高濃度Ｐ型領域８を形成している。高濃度Ｐ型ガードリング領域５は、深さ２μｍ、不純物濃度１×１０１６／ｃｍ３〜６×１０１７／ｃｍ３程度であり、高濃度Ｐ型領域８は、深さ０．５μｍ、不純物濃度１×１０２０／ｃｍ３〜６×１０２１／ｃｍ３程度である。半導体基板の一方の主面にはシリコン酸化膜３およびバリア金属層４を形成してその上に電極６を形成しており、半導体基板の一方の主面をなす高濃度Ｎ型半導体基板１の表面に電極７を形成している。
この構成においては、高濃度Ｐ型ガードリング領域５を形成することで耐圧を高くすることが可能となり、高濃度Ｐ型領域８を形成することで耐圧を高くするのみでなくサージ耐量も確保できることとなる。
特開２００６―４９５７９号公報
しかしながら、上記の従来の構成では、ガードリング領域において発熱した熱がショットキー接合領域に伝播することによりショットキー接合領域の温度上昇が発生する。ショットキー接合領域の温度が上昇すると逆方向洩れ電流が増加し、この逆方向洩れ電流の増加によりさらにショットキー接合領域の温度が上昇し、この温度上昇によって逆方向洩れ電流が増加し、さらにショットキー接合領域の温度が上昇する。
このようにショットキー接合領域が発熱と逆方向洩れ電流の上昇を繰り返す熱暴走と呼ばれる現象に至り、素子が破壊することがある。つまり熱の伝播によりショットキー接合領域においてＰＮ接合領域が耐えうるよりも低いサージ耐量でショットキー接合領域がサージによる素子破壊を起こす場合がある。またＰＮ接合領域は曲率をもった面であり、電界が１ケ所に集中しやすく、サージ耐量を低下させる要因となっている。
本発明は、上記の課題を解決するものであり、ショットキー接合領域への熱の伝播を防ぐとともに、高サージ耐量の機能を併せ持つ半導体装置およびその製造方法を提供することを目的とする。
上記の課題を解決するために、本発明の半導体装置は、半導体基板が基層上に複数の半導体層を形成してなり、第１の半導体層として前記基層の上に同じ導電型の低濃度半導体層を形成し、前記第１の半導体層にトレンチ部で囲まれた複数の独立した領域を形成し、前記トレンチ部に絶縁層を形成し、少なくとも一つの前記独立した領域における前記第１の半導体層上に異なる導電型の第２の半導体層を形成し、前記半導体基板の一方の主面に、前記第１の半導体層とショットキー接合を形成すると同時に前記第２の半導体層とオーミック接合を形成する第１の電極を設け、前記半導体基板の他方の主面に、前記基層と接合する第２の電極を設けたことを特徴とする。
前記第１の電極と前記第１の半導体層とのショットキー接合領域は、前記第２の半導体層から前記トレンチ部の絶縁層により分離されており、前記トレンチ部の絶縁層は、誘電体、絶縁体、真空、半導体の何れかで形成されていることを特徴とする。
本発明の半導体装置の製造方法は、基層上に複数の半導体層を形成してなる半導体基板を用いる半導体装置の製造方法において、第１の半導体層として前記基層上に同じ導電型の低濃度半導体層をエピタキシャルで形成する第１の半導体層形成工程と、前記第１の半導体層にトレンチ部を形成するとともに、前記トレンチ部で囲まれた複数の独立した領域を形成するトレンチ形成工程と、前記トレンチ部および前記複数の独立した領域を含む前記第１の半導体層上に絶縁膜を形成する絶縁膜形成工程と、少なくとも一つの前記独立した領域を含んで前記絶縁膜の一部を開口する開口形成工程と、前記絶縁膜の開口から露出する前記第１の半導体層上に異なる導電型の第２の半導体層を形成する第２の半導体層形成工程と、前記トレンチ部の絶縁膜を残して前記絶縁膜を除去した後に、前記半導体基板の一方の主面に、前記第１の半導体層とショットキー接合すると同時に前記第２の半導体層とオーミック接合する第１の電極を形成する第１の電極形成工程と、前記半導体基板の他方の主面に、前記基層と接合する第２の電極を形成する第２の電極形成工程を備えることを特徴とする。
本発明によれば、第１の半導体層の層表面から基層に達するトレンチ部の絶縁層が、第１の半導体層上に第２の半導体層を形成したＰＮ接合領域と、第１の半導体層上にショットキー金属を形成したショットキー接合領域とを熱的に分離する。
このため、サージによる逆方向洩れ電流によってＰＮ接合領域で発生する熱がショットキー接合領域に伝播することを防ぐことができ、このショットキー接合領域への熱の伝播防止により、逆方向洩れ電流の増加と発熱による熱暴走を防ぐことが可能となる。つまり、ＰＮ接合領域のサージ耐量で一義的に素子全体のサージ耐量を決めることができる。
また、従来構造においては、ガードリング部のＰＮ接合面は曲率をもった面であり、曲率の大きいところにサージによる逆方向洩れ電流が集中しやすいために、サージによる素子の破壊は曲率の大きいところで発生しやすいが、本発明の半導体装置においてＰＮ接合面はその周囲をトレンチ部の絶縁層が囲んでいるので、ＰＮ接合面は曲率のない平面であり、電流が１ケ所に集中することがなく均等に流れるので、高いサージ耐量をもつことができる。このように、ＰＮ接合面が高いサージ耐量をもっており、素子全体のサージ耐量は一義的にＰＮ接合で決まるので、非常に高いサージ耐量を持つ半導体装置を実現できる。
以下、本発明の実施の形態について、図面を参照しながら説明する。図１は本発明の実施の形態における半導体装置を示す断面図であり、図２は同半導体装置の上面図であり、図３は本発明の実施の形態における製造工程フローに沿った断面図である。
図１〜図２において、半導体装置は、半導体基板が基層をなすＮ型半導体基板１０１の上に第１の半導体層をなす低濃度Ｎ型半導体層１０２をエピタキシャル成長により形成し、低濃度Ｎ型半導体層１０２にトレンチ部１０４を形成してある。このトレンチ部１０４は低濃度Ｎ型半導体層１０２の表面からＮ型半導体基板１０１に至る形状をなし、低濃度Ｎ型半導体層１０２の所定領域を囲む環状部１０４ａと、環状部１０４ａに囲まれた領域を二つの独立した領域に隔てる直状部１０４ｂとからなり、トレンチ部１０４に絶縁層１０３を設けている。このトレンチ部１０４に囲まれた独立した領域はその数を２つ以上にすることも可能であり、トレンチ部１０４の絶縁層１０３は酸化膜からなるが、誘電体、絶縁体、真空、半導体の何れかで形成することが可能である。
一方の独立した領域における低濃度Ｎ型半導体層１０２の上には第２の半導体層をなすＰ型半導体層１０５を形成し、低濃度Ｎ型半導体層１０２とＰ型半導体層１０５の接合面にＰＮ接合領域１０９を形成している。また、トレンチ部１０４の環状部１０４ａより外側の領域における低濃度Ｎ型半導体層１０２の上にも第２の半導体層をなすＰ型半導体層１０５を形成している。
半導体基板の一方の主面におけるトレンチ部１０４の環状部１０４ａに囲まれた領域にショットキー金属１０６を形成しており、ショットキー金属１０６は低濃度Ｎ型半導体層１０２とショットキー接合を形成すると同時にＰ型半導体層１０５とオーミック接合を形成している。ショットキー金属１０６の上に表面電極金属１０７を形成して半導体基板の一方の主面における第１の電極となし、Ｎ型半導体基板１０１の上に裏面電極金属１０８を形成して半導体基板の他方の主面における第２の電極としている。
この構成により、ショットキー金属１０６と低濃度Ｎ型半導体層１０２とのショットキー接合領域１１０は、トレンチ部１０４の絶縁層１０３によりＰ型半導体層１０５および低濃度Ｎ型半導体層１０２とＰ型半導体層１０５とのＰＮ接合領域１０９から熱的に分離されている。
このため、サージによる逆方向洩れ電流によってＰＮ接合領域１０９で発生する熱がショットキー接合領域１１０に伝播することはなく、逆方向洩れ電流の増加と発熱による熱暴走を防ぐことができ、ＰＮ接合領域１０９のサージ耐量で一義的に素子全体のサージ耐量が決まる。また、ＰＮ接合領域１０９はそのＰＮ接合面の周囲をトレンチ部１０４の絶縁層１０３が囲むことでＰＮ接合面が曲率のない平面となり、電流が１ケ所に集中することなく均等に流れることで高いサージ耐量をもつことができる。
本実施の形態においては、半導体基板の一方の主面におけるトレンチ部１０４の環状部１０４ａに囲まれた領域に、単一層状にショットキー金属１０６を形成することで、ショットキー金属１０６が低濃度Ｎ型半導体層１０２とショットキー接合を形成すると同時にＰ型半導体層１０５とオーミック接合を形成する構成とした。しかし、ショットキー金属１０６は、低濃度Ｎ型半導体層１０２とショットキー接合を形成する部位と、Ｐ型半導体層１０５とオーミック接合を形成する部位とに分けて異なる電極に形成することも可能である。
また、本実施の形態では、Ｎ型半導体基板１０１の上に低濃度Ｎ型半導体層１０２を形成し、低濃度Ｎ型半導体層１０２にＰ型半導体層１０５を形成したが、各層の導電型を入れ替えた構成とすることも可能である。
次に、本発明の半導体装置の製造方法を図３に基づいて説明する。
図３（ａ）は第１の半導体層形成工程を示すものであり、第１の半導体層として半導体基板の基層をなすＮ型半導体基板１０１の上に同じ導電型の低濃度Ｎ型半導体層１０２をエピタキシャル成長で形成する。Ｎ型半導体基板１０１のＮ型不純物にはヒ素を用いる。ヒ素を用いることで、Ｎ型半導体基板１０１の抵抗を下げて順方向電圧降下を小さくする。そして、低濃度Ｎ型半導体層１０２の主面に酸化により酸化膜１０３ａを形成する。
図３（ｂ）はトレンチ形成工程を示すものであり、フォトリソグラフィ技術により酸化膜１０３ａのトレンチ形成部に所定の形にレジストをパターンニングした後に、酸化膜１０３ａをエッチングし、さらに低濃度Ｎ型半導体層１０２のトレンチ形成部をドライエッチングしてＮ型半導体基板１０１まで到達するトレンチ部１０４を形成する。トレンチ部１０４は低濃度Ｎ型半導体層１０２の所定領域を囲む環状部１０４ａと、環状部１０４ａに囲まれた領域を二つの独立した領域に隔てる直状部１０４ｂとからなる。
図３（ｃ）は絶縁膜形成工程を示すものであり、トレンチ部１０４およびトレンチ部１０４に囲まれた複数の独立した領域を含む低濃度Ｎ型半導体層１０２の全面に、熱酸化およびＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって絶縁膜１０３ｂを形成する。
図３（ｄ）は開口形成工程を示すものであり、絶縁膜１０３ｂにＰＮ接合領域を形成するためのレジストをパターニングした後に酸化膜１０３ｂをエッチングし、トレンチ部１０４の環状部１０４ａの外側領域および一方の独立した領域、つまりＰＮ接合領域を形成する領域を含む絶縁膜１０３ｂの一部を開口する。
図３（ｅ）は第２の半導体層形成工程を示すものであり、絶縁膜１０３ｂの開口から露出する低濃度Ｎ型半導体層１０２に、ドーズ量１×１０１４ｃｍ−２、不純物はボロン、加速電圧は１００ｋｅＶ、熱拡散は１１００℃の条件でイオン注入技術によりＰ型半導体層１０５を形成し、低濃度Ｎ型半導体層１０２とＰＮ接合領域を形成する。
図３（ｆ）および図３（ｇ）は第１の電極形成工程を示すものであり、トレンチ部１０４の絶縁膜１０３ｂを残して絶縁膜１０３ｂを除去した後に、半導体基板の一方の主面におけるトレンチ部１０４の環状部１０４ａに囲まれた領域にショットキー金属１０６を形成して低濃度Ｎ型半導体層１０２とショットキー接合領域を形成すると同時に、Ｐ型半導体層１０５とオーミック接合させ、ショットキー金属１０７上に表面電極金属１０８を形成する。
図３（ｈ）は第２の電極形成工程を示すものであり、半導体基板の他方の主面をなすＮ型半導体層１０１の主面に接合する裏面電極金属１０８を形成して第２の電極となす。
以上の説明では、ショットキー接合領域１１０とＰＮ接合領域１０９とをトレンチ部１０４に絶縁膜１０３ｂを形成して分離しているが、絶縁膜１０３ｂに替えて誘電体、真空、半導体の何れかによる分離でもかまわない。また、ＰＮ接合領域１０９とショットキー接合領域１１０が分離できればよいので、図４（ａ）に示すように、トレンチ部１０４を二重の環状部１０４ａに形成し、環状部１０４ａの相互間の領域をＰＮ接合領域１０９とし、内側の環状部１０４ａに囲まれた領域をショットキー接合領域１１０とすることも可能であるし、図４（ａ）に示すように、トレンチ部１０４の直状部１０４ｂを環状部１０４ａの対角線状に形成し、直状部１０４ｂで隔てる一方の領域をショットキー接合領域１１０とし、他方の領域をＰＮ接合領域１０９とすることも可能である。その他、ＰＮ接合領域１０９とショットキー接合領域１１０が分離できるのであればどのような形状でもかまわない。以上、本発明による半導体装置とその製造方法について説明したが、本発明の技術思想に逸脱しない限り適宜変更可能である。
本発明は、電源回路での整流器として用いる半導体装置として、少ない逆方向洩れ電流と、より高い阻止電圧を有し、順方向電圧降下が小さく電力効率の高い効率的なものであり、サージや過渡電流に対して高い耐久性を有する半導体装置に有用である。
本発明の実施の形態における半導体装置を示す断面図 同実施の形態における半導体装置を示す上面図 本発明の実施の形態における半導体装置の製造工程フローに沿った断面図 本発明の他の実施の形態における半導体装置を示す上面図 従来の半導体装置を示す断面図
符号の説明
１ 高濃度Ｎ型半導体基板
２ 低濃度Ｎ型エピタキシャル層
３ シリコン酸化膜
４ バリア金属層
５ Ｐ型ガードリング領域
６、７ 電極
８ 高濃度Ｐ型領域
１０１ Ｎ型半導体基板
１０２ 低濃度Ｎ型半導体層
１０３ 絶縁層
１０３ａ 酸化膜
１０３ｂ 絶縁膜
１０４ トレンチ
１０５ Ｐ型半導体層
１０６ ショットキー金属
１０７ 表面電極金属
１０８ 裏面電極金属
１０９ ＰＮ接合領域
１１０ ショットキー接合領域

Claims (10)

  1. 半導体基板が基層上に複数の半導体層を形成してなり、第１の半導体層として前記基層の上に同じ導電型の低濃度半導体層を形成し、前記第１の半導体層にトレンチ部で囲まれた複数の独立した領域を形成し、前記トレンチ部に絶縁層を形成し、少なくとも一つの前記独立した領域における前記第１の半導体層上に異なる導電型の第２の半導体層を形成し、前記半導体基板の一方の主面に、前記第１の半導体層とショットキー接合を形成すると同時に前記第２の半導体層とオーミック接合を形成する第１の電極を設け、前記半導体基板の他方の主面に、前記基層と接合する第２の電極を設けたことを特徴とする半導体装置。
  2. 半導体基板が基層上に複数の半導体層を形成してなり、第１の半導体層として前記基層の上に同じ導電型の低濃度半導体層を形成し、前記第１の半導体層にトレンチ部で囲まれた複数の独立した領域を形成し、前記トレンチ部に絶縁層を形成し、少なくとも一つの前記独立した領域における前記第１の半導体層上に異なる導電型の第２の半導体層を形成し、前記半導体基板の一方の主面に、前記第１の半導体層とショットキー接合を形成する第１の電極と、前記第２の半導体層とオーミック接合を形成する第２の電極とを設け、前記半導体基板の他方の主面に、前記基層と接合する第３の電極を設けたことを特徴とする半導体装置。
  3. 前記第１の電極と前記第１の半導体層とのショットキー接合領域は、前記第２の半導体層から前記トレンチ部の絶縁層により分離されていることを特徴とする請求項１または２記載の半導体装置。
  4. 前記トレンチ部の絶縁層が誘電体からなることを特徴とする請求項３記載の半導体装置。
  5. 前記トレンチ部の絶縁層が絶縁体からなることを特徴とする請求項３記載の半導体装置。
  6. 前記トレンチ部の絶縁層が真空からなることを特徴とする請求項３記載の半導体装置。
  7. 前記トレンチ部の絶縁層が半導体からなることを特徴とする請求項３記載の半導体装置。
  8. 絶縁体によってモールドしてパッケージ化したことを特徴とする請求項１〜７の何れか１項記載の半導体装置。
  9. 請求項８記載の半導体装置を回路基板上に搭載したことを特徴とする電子回路。
  10. 基層上に複数の半導体層を形成してなる半導体基板を用いる半導体装置の製造方法において、第１の半導体層として前記基層上に同じ導電型の低濃度半導体層をエピタキシャルで形成する第１の半導体層形成工程と、前記第１の半導体層にトレンチ部を形成するとともに、前記トレンチ部で囲まれた複数の独立した領域を形成するトレンチ形成工程と、前記トレンチ部および前記複数の独立した領域を含む前記第１の半導体層上に絶縁膜を形成する絶縁膜形成工程と、少なくとも一つの前記独立した領域を含んで前記絶縁膜の一部を開口する開口形成工程と、前記絶縁膜の開口から露出する前記第１の半導体層上に異なる導電型の第２の半導体層を形成する第２の半導体層形成工程と、前記トレンチ部の絶縁膜を残して前記絶縁膜を除去した後に、前記半導体基板の一方の主面に、前記第１の半導体層とショットキー接合すると同時に前記第２の半導体層とオーミック接合する第１の電極を形成する第１の電極形成工程と、前記半導体基板の他方の主面に、前記基層と接合する第２の電極を形成する第２の電極形成工程を備えることを特徴とする半導体装置の製造方法。
JP2007062710A 2007-03-13 2007-03-13 半導体装置およびその製造方法 Withdrawn JP2008227114A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007062710A JP2008227114A (ja) 2007-03-13 2007-03-13 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007062710A JP2008227114A (ja) 2007-03-13 2007-03-13 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2008227114A true JP2008227114A (ja) 2008-09-25

Family

ID=39845387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007062710A Withdrawn JP2008227114A (ja) 2007-03-13 2007-03-13 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2008227114A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218236A (ja) * 2008-03-06 2009-09-24 Toyota Central R&D Labs Inc ダイオード
JP2011023739A (ja) * 2010-09-27 2011-02-03 Toyota Central R&D Labs Inc ダイオード

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218236A (ja) * 2008-03-06 2009-09-24 Toyota Central R&D Labs Inc ダイオード
JP4637924B2 (ja) * 2008-03-06 2011-02-23 株式会社豊田中央研究所 ダイオード
JP2011023739A (ja) * 2010-09-27 2011-02-03 Toyota Central R&D Labs Inc ダイオード

Similar Documents

Publication Publication Date Title
JP4500891B1 (ja) Ｐｉｎダイオード
JP2014150279A (ja) 炭化珪素半導体装置
JP2013073992A (ja) 半導体装置
US20150001666A1 (en) Schottky diode structure
SE532625C2 (sv) Halvledarkomponent i kiselkarbid
WO2010058524A1 (ja) 半導体装置および半導体装置の製造方法
JP2009188335A (ja) 半導体装置
US20200295183A1 (en) Semiconductor device
JP5865860B2 (ja) 半導体装置
JP2012248736A (ja) 半導体装置
JP2007214355A (ja) 半導体装置
JP2008172165A (ja) 半導体装置
TW201535722A (zh) 半導體裝置
JP2008227114A (ja) 半導体装置およびその製造方法
JP2009224642A (ja) 炭化珪素半導体装置およびその製造方法
JP2005135972A (ja) 半導体装置の製造方法
JPWO2019116481A1 (ja) ワイドギャップ半導体装置
JP2008251757A (ja) 半導体装置
JP4659490B2 (ja) ショットキバリアダイオードおよびその製造方法
JP7257912B2 (ja) 半導体装置
JP4834305B2 (ja) 半導体装置
JP2014165317A (ja) 半導体装置
JP6256008B2 (ja) 半導体装置及び半導体装置の製造方法
JP7461188B2 (ja) 半導体集積回路
JP2009141071A (ja) 静電気保護用半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20090723

Free format text: JAPANESE INTERMEDIATE CODE: A621

A761 Written withdrawal of application

Effective date: 20111116

Free format text: JAPANESE INTERMEDIATE CODE: A761