JP4834305B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4834305B2
JP4834305B2 JP2005006324A JP2005006324A JP4834305B2 JP 4834305 B2 JP4834305 B2 JP 4834305B2 JP 2005006324 A JP2005006324 A JP 2005006324A JP 2005006324 A JP2005006324 A JP 2005006324A JP 4834305 B2 JP4834305 B2 JP 4834305B2
Authority
JP
Japan
Prior art keywords
layer
concentration
type semiconductor
emitter
conductivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005006324A
Other languages
English (en)
Other versions
JP2006196661A (ja
Inventor
亮 吉井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005006324A priority Critical patent/JP4834305B2/ja
Publication of JP2006196661A publication Critical patent/JP2006196661A/ja
Application granted granted Critical
Publication of JP4834305B2 publication Critical patent/JP4834305B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Bipolar Transistors (AREA)

Description

本発明はツェナーダイオード内蔵のバイポーラトランジスタに関する。
従来のツェナーダイオードを内蔵するトランジスタとしては、高濃度N型半導体基板の上に低濃度N型エピタキシャル層が形成され、該低濃度N型エピタキシャル層の表面から層内にかけ延在する高濃度P型半導体のベース層が選択的に形成され、該ベース層の表面から層内にかけて延在する高濃度N型半導体のエミッタ層が形成され、高濃度P型半導体のベース層から離間して且つ低濃度N型エピタキシャル層の表面から層内にかけて延在する高濃度N型半導体のカソード層が選択的に形成され、該カソード層の一部と高濃度P型半導体のベース層の一部とに架け且つ低濃度N型エピタキシャル層の表面から層内にかけて延在する高濃度P型半導体のアノード層が形成された各々半導体層の構成を成すものがあった(例えば、特許文献1参照)。
図4、5は、前記特許文献1に記載された従来のツェナーダイオードを内蔵するトランジスタを示すものである。図4、5において、101は高濃度N型半導体基板、102は低濃度N型エピタキシャル層、103は高濃度P型半導体のベース層、104は高濃度N型半導体のエミッタ層、105は高濃度N型半導体のカソード層、106は高濃度P型半導体のアノード層、107はSiO2層、108はベース電極、109はエミッタ電極、110はコレクタ電極、100はP型トランジスタ、111はコレクタ、112はエミッタ、113はベース、114はツェナーダイオードを各々示している。
図4は、従来のツェナーダイオードを内蔵するトランジスタの断面構造を示すものである。これによれば、高濃度N型半導体基板101と低濃度N型エピタキシャル層102とがトランジスタのコレクタに相当し、高濃度P型半導体のベース層103がトランジスタのベースに相当し、高濃度N型半導体のエミッタ層104がトランジスタのエミッタに相当し、高濃度N型半導体のカソード層105がツェナーダイオードのカソードに相当し、高濃度P型半導体のアノード層106は高濃度N型半導体のカソード層105と高濃度P型半導体のベース層103との間を橋渡しして形成されたトランジスタのベースとツェナーダイオードのアノードとを兼ねるものであった。
図5は、上述の図4に示した従来のツェナーダイオードを内蔵するトランジスタを回路図に示したものである。これによれば、トランジスタ100のコレクタ111とベース113との間にカソードをコレクタ111側に向けてツェナーダイオード114が繋がれた状態である。
かかる構成によれば、エミッタ112を接地し、コレクタ111を正電位とした場合、コレクタ111に掛ける正電位を大きくしていくと、始めはツェナーダイオード114とトランジスタ100共に遮断状態で接地方向への電流は流れないが、ツェナーダイオード114の降伏電位に達した時点でツェナーダイオード114が降伏状態と成ってトランジスタ100のコレクタ111からベース113へツェナー電流が供給されてその電流はトランジスタ100のベース113からエミッタ112へベース−エミッタ間電流として接地方向へ流れる。更にコレクタ111の電位を上げて行くとトランジスタ100のベース113へ供給されるツェナー電流が増加すると共にトランジスタ100のベース113からエミッタ112へ流れるベース−エミッタ間電流がターンオン電流に達してトランジスタ100のコレクタ111とエミッタ112との遮断が絶たれてコレクタ111からエミッタ112を経て接地方向へ大電流のコレクタ電流が流れる。
かかる作用によって、コレクタ111が一定の電位に達した際に接地方向へ電流を流してコレクタ111に掛る電位をそれ以上に上がる事を阻止する効果があり、そのツェナーダイオードを内蔵するトランジスタを機器の回路に接続してサージや過電圧から機器を保護する事などに利用されていた。
特開平6−204505号公報
しかしながら、前記従来の構成では、P型半導体のベース層103と高濃度P型半導体のアノード層106とが共にトランジスタ100のベース113に相当する領域と見なされ、低濃度N型エピタキシャル層102とP型半導体のベース層103との界面は本来トランジスタの逆方向耐電圧を有するが、上述の様にベース領域の一部である高濃度P型半導体のアノード層106と、高濃度N型半導体のカソード層105との界面が有する逆方向耐電圧はツェナーダイオード114の降伏電圧しか有しない為にエミッタ領域の外縁の一部にトランジスタ本来のコレクタ−ベース間耐圧よりも低耐圧の部分が存在する事となる。
ここで、トランジスタ100のコレクタ111に掛ける電位を上げて行ってツェナーダイオード114の降伏電位に達した時点を考えると、高濃度N型半導体のカソード層105と高濃度P型半導体のアノード層106との間にツェナー電流が流れて該高濃度N型半導体のカソード層105と高濃度P型半導体のアノード層106との間の空乏層が消失し、その事に伴って本来低濃度N型エピタキシャル層102とP型半導体のベース層103との界面から現れている空乏層も消失し、トランジスタ本来のコレクタ−ベース間耐圧に達する前のツェナー電圧に達した時点で低濃度N型エピタキシャル層102とP型半導体のベース層103との界面にも低濃度N型エピタキシャル層102からP型半導体のベース層103方向へ漏れ電流が流れ出す事となる。
この低濃度N型エピタキシャル層102からP型半導体のベース層103方向への漏れ電流は、トランジスタ本来の動作メカニズムで生じるコレクタ電流とは異なり、P型半導体とN型半導体との間の電位障壁を少数キャリアのエネルギーが破壊して生じるツェナーダイオード等と同様のものである。この漏れ電流が発生する事は、ツェナーダイオード等の比較的に低電圧で小電流な通電を扱う半導体装置とは異なってトランジスタのコレクタ−エミッタ間の様に高耐圧で大電流を扱う場合は、半導体の結晶構造に影響を与えてその信頼性に大きな影響を及ぼして最悪の場合は正常動作を損なうという課題を有していた。
本発明は、前記従来の課題を解決するもので、ツェナーダイオードを内蔵して且つ信頼性が高いトランジスタとその製造方法を提供することを目的とする。
前記従来の課題を解決するために、本発明に係る半導体装置は、高濃度第一導電型半導体基板の第一主面側上に低濃度第一導電型半導体層が形成され、該半導体層の表面から層内に延在した第二導電型半導体のベース層が選択的に形成され、該ベース層の表面から層内に延在した高濃度第一導電型半導体のエミッタ層が選択的に形成され、該エミッタ層から離間した第二導電型半導体のベース層の表面から層内に延在した高濃度第一導電型のカソード層が選択的に環状形成され、第二導電型半導体のベース層から離間した低濃度第一導電型半導体層の表面から層内に延在した高濃度第一導電型のコンタクト層が高濃度第一導電型のカソード層から離間し選択的に環状形成され、半導体基板の第一主面である低濃度第一導電型半導体層と第二導電型半導体のベース層と高濃度第一導電型半導体のエミッタ層と高濃度第一導電型のコンタクト層と高濃度第一導電型のカソード層とを含む表面を高濃度第一導電型半導体のエミッタ層の第二導電型半導体のベース層との境界を残した内側と高濃度第一導電型のコンタクト層の低濃度第一導電型半導体層との境界を残した内側と高濃度第一導電型のカソード層の第二導電型半導体のベース層との境界を残した内側とに窓を有する絶縁皮膜が覆って形成され、高濃度第一導電型のカソード層の表面と前記高濃度第一導電型のコンタクト層の表面とを絶縁皮膜上面を経て繋いだ配線が形成され、高濃度第一導電型半導体のエミッタ層の表面から絶縁皮膜表面周辺に延在したエミッタ電極が形成され、高濃度第一導電型半導体基板の第二主面上にコレクタ電極が形成され、高濃度第一導電型半導体基板の第一主面上に、高濃度第一導電型半導体のエミッタ層と該エミッタ層を中心とした環状同心な第二導電型半導体のベース層と高濃度第一導電型のカソード層と高濃度第一導電型のコンタクト層とを含む低濃度第一導電型半導体層が形成された事を特徴とする。
本構成によって、高濃度第一導電型のカソード層が第二導電型のベース層の表面からから層内に延在し、該カソード層とベース層とでツェナーダイオードとして働き、第二導電型のベース層の層内界面は全て低濃度第一導電型半導体層との界面で構成されているので、第二導電型のベース層と低濃度第一導電型半導体層とのみでトランジスタのコレクタ−ベース間の働きをする事となり、前記ツェナーダイオードが降伏電位に達しても第二導電型のベース層と低濃度第一導電型半導体層との界面から現れた空乏層が保たれてトランジスタ本来の安定した動作が可能と成る。
以上のように、本発明のツェナーダイオードを内蔵するトランジスタによれば、トランジスタ本来の高電圧大電流を可能として、且つ高信頼なものとすることができる。
以下、本発明の実施の形態について、図面を参照しながら説明する。ここで、一例として以下の説明では第一導電型半導体をN型半導体とし、第二導電型半導体をP型半導体としているが、これを入れ替えて実施する事も可能である。その場合、電圧電流の方向が入れ替わる事と成る。
(実施の形態1)
図1、2は、本発明の実施の形態1におけるツェナーダイオードを内蔵するトランジスタを示すもので、図1は断面を示しており、図2は製造過程に沿ったフローを断面で示している。
図1、2において、1は高濃度N型半導体基板、2は低濃度N型エピタキシャル層、3はP型半導体のベース層、4は高濃度N型半導体のエミッタ層、5は高濃度N型のコンタクト層、6は高濃度N型のカソード層、7は配線、8はエミッタ電極、9は絶縁皮膜、9aはベース拡散窓、9bはエミッタ拡散窓、9cはカソード拡散窓、9dは高濃度N型のコンタクト層拡散窓、9eはエミッタコンタクト窓、9fはカソードコンタクト窓、9gはN型層コンタクト窓、10はコレクタ電極を各々示している。
図1に於いて、高濃度N型半導体基板1の第一主面側上に低濃度N型エピタキシャル層2が形成され、該エピタキシャル層2の表面から層内に延在したP型半導体のベース層3が選択的に形成され、該ベース層3の表面から層内に延在した高濃度N型半導体のエミッタ層4が選択的に形成され、該エミッタ層4から離間したP型半導体のベース層3の表面から層内に延在した高濃度N型半導体のカソード層6が選択的に形成され、P型半導体のベース層3から離間した低濃度N型エピタキシャル層2の表面から層内に延在した高濃度N型半導体のコンタクト層5が選択的に形成され、半導体基板の第一主面表面である低濃度N型エピタキシャル層2とP型半導体のベース層3と高濃度N型半導体のエミッタ層4と高濃度N型半導体のコンタクト層5と高濃度N型半導体のカソード層6とを含む表面を高濃度N型半導体のエミッタ層4の該エミッタ層4とP型半導体のベース層3との境界を残した内側と、高濃度N型半導体のコンタクト層5の該コンタクト層5と低濃度N型エピタキシャル層2との境界を残した内側と、高濃度N型半導体のカソード層6の該カソード層6とP型半導体のベース層3との境界を残した内側とに窓を有する絶縁皮膜9が覆って形成され、高濃度N型半導体のカソード層6の表面と高濃度N型半導体のコンタクト層5の表面とを絶縁皮膜9上面を経て繋いだ配線7が形成され、高濃度N型半導体のエミッタ層4の表面から絶縁皮膜9表面周辺に延在したエミッタ電極8が形成され、高濃度N型半導体基板1の第二主面上にコレクタ電極10が形成されている。
かかる構成によれば、高濃度N型半導体のカソード層6をP型半導体のベース層3の表面から層内に延在させて該カソード層6とベース層3とによってツェナーダイオード114の働きをさせ、高濃度N型半導体のカソード層6表面から配線7と高濃度N型半導体のコンタクト層5を経て低濃度N型エピタキシャル層2へ繋いでいるのでP型半導体のベース層3層内の外縁は全て低濃度N型エピタキシャル層2で占められているのでトランジスタ100のコレクタ111とエミッタ112との間はツェナーダイオード114の降伏状態に影響を受ける事なくトランジスタ本来のメカニズムで動作するので、ツェナーダイオードを内蔵したトランジスタを高信頼で実現する事ができる。
図2A(A)、(B)および、図2B(C)〜(F)に於いては、本発明の製造方法を示すために、工程のフローに沿って各工程終了時点の断面を現している。図2A(A)は、半導体基板形成工程の終了時点の断面を現しており、高濃度N型半導体基板1の第一主面の上に低濃度N型エピタキシャル層2をエピタキシャル成長させ、該エピタキシャル層2の上面に熱酸化法によって酸化膜である絶縁皮膜9を成膜し、該絶縁皮膜9にフォトリソグラフィを用いた選択的エッチング除去を施して、P型半導体のベース層3形成予定部にベース拡散窓9aを窓開けした状態である。
ここで、高濃度N型半導体基板1の濃度は1.0×1020個cm-3程度、低濃度N型エピタキシャル層2の濃度と厚さは8.0×1014個cm-3程度と15μm程度、絶縁皮膜9の厚さは1.0μm程度が好ましい。
図2A(B)は、P型拡散工程の終了時点の断面を現しており、半導体基板形成工程の終了時点の中間生成物の低濃度N型エピタキシャル層2の露出面上にP型のドーパントであるボロン等を含む膜を形成し、熱拡散法によってドライブ拡散を施して低濃度N型エピタキシャル層2の表面から層内に延在したP型半導体のベース層3を選択的に形成した状態である。尚、上述の熱拡散法の熱によってP型半導体のベース層3上に酸化膜が再度成膜されて絶縁皮膜9がP型半導体のベース層3表面を覆う事と成る。ここで、P型半導体のベース層3の表面濃度と厚さは1.0×1018個cm-3程度と5μm程度が好ましい。
図2B(C)は、N型拡散窓開け工程の終了時点の断面を現しており、P型拡散工程の終了時点の中間生成物のP型半導体のベース層3の高濃度N型半導体のエミッタ層4と高濃度N型半導体のカソード層6との形成予定部と低濃度N型エピタキシャル層2の高濃度N型半導体のコンタクト層5形成予定部との上に位置する絶縁皮膜9にフォトリソグラフィを用いた選択的エッチング除去にてエミッタ拡散窓9bとカソード拡散窓9cと高濃度N型のコンタクト層拡散窓9dとして窓開けを施した状態である。
図2B(D)は、N型拡散工程の終了時点の断面を現しており、N型拡散窓開け工程終了時点の中間生成物のP型半導体のベース層3の露出面と低濃度N型エピタキシャル層2の露出面とに一括してN型ドーパントである燐等を含む膜を形成し、熱拡散法によってドライブ拡散を施して、P型半導体のベース層3の表面から層内に延在した高濃度N型半導体のエミッタ層4と高濃度N型半導体のカソード層6と、低濃度N型エピタキシャル層2の表面から層内に延在した高濃度N型半導体のコンタクト層5とを選択的に形成した状態である。尚、上述の熱拡散法の熱によって高濃度N型半導体のエミッタ層4と高濃度N型半導体のカソード層6と高濃度N型半導体のコンタクト層5との上に酸化膜が再度成膜されて絶縁皮膜9が高濃度N型半導体のエミッタ層4と高濃度N型半導体のカソード層6と高濃度N型半導体のコンタクト層5との表面を覆う事と成る。
ここで、高濃度N型半導体のエミッタ層4と高濃度N型半導体のカソード層6と高濃度N型半導体のコンタクト層5との層内平均濃度と厚さは1.0×101920個cm-3と2〜4μm程度が好ましい。
図2B(E)は、コンタクト窓開け工程の終了時点の断面を現しており、N型拡散工程の終了時点の中間生成物の絶縁皮膜9にフォトリソグラフィを用いた選択的エッチング除去を施して、高濃度N型半導体のエミッタ層4上の該エミッタ層4とP型半導体のベース層3との境界を残した内側に位置する絶縁皮膜9と、高濃度N型半導体のカソード層6上の該カソード層6とP型半導体のベース層3との境界を残した内側に位置する絶縁皮膜9と、高濃度N型半導体のコンタクト層5上の該コンタクト層5と低濃度N型エピタキシャル層2との境界を残した内側に位置する絶縁皮膜9とに、エミッタコンタクト窓9eとカソードコンタクト窓9fとN型層コンタクト窓9gとして窓開けを施した状態である。
図2B(F)は、メタル形成工程の終了時点の断面を現しており、コンタクト窓開け工程の終了時点の中間生成物の、絶縁皮膜9表面と高濃度N型半導体のエミッタ層4の露出面と高濃度N型半導体のカソード層6の露出面と高濃度N型半導体のコンタクト層5の露出面とを含む第一主面にEB蒸着によってアルミ等のメタル層を形成し、該メタル層にフォトリソグラフィを用いた選択的エッチングを施してエミッタ電極8と配線7とを形成し、高濃度N型半導体基板1の第二主面を研削研磨して厚み調整し、該第二主面に金、ニッケル、銀などから成るコレクタ電極10をメタライズして完成した状態である。ここで、エミッタ電極8と配線7との厚さは3μm程度が好ましい。
尚、本製造方法では、図2B(C)のN型拡散窓開け工程と図2B(D)のN型拡散工程にて、一括して高濃度N型半導体のエミッタ層4と高濃度N型半導体のカソード層6と高濃度N型半導体のコンタクト層5とを形成したが、該コンタクト層5に再度のN型ドーパントを追加拡散して高濃度N型半導体のコンタクト層5を更なる高濃度として配線7と低濃度N型エピタキシャル層2との電気接続抵抗を低減する方法としても良い。
(実施の形態2)
図3は、本発明の実施の形態2のツェナーダイオードを内蔵するトランジスタの上面と断面を現す図である。尚、上面図は半導体基板の上に形成された電極と配線と絶縁皮膜とを除去した状態である。
図3において、1は高濃度N型半導体基板、2は低濃度N型エピタキシャル層、3はP型半導体のベース層、4は高濃度N型半導体のエミッタ層、5は高濃度N型のコンタクト層、6は高濃度N型のカソード層、7は配線、8はエミッタ電極、9は絶縁皮膜、10はコレクタ電極を各々示しており、高濃度N型半導体基板1の第一主面上に、高濃度N型半導体のエミッタ層4と該エミッタ層4を中心とした同心なP型半導体のベース層3と高濃度N型半導体のカソード層6と高濃度N型半導体のコンタクト層5とを含む低濃度N型エピタキシャル層2が形成され、且つ低濃度N型エピタキシャル層2と高濃度N型半導体のエミッタ層4とが同心であるツェナーダイオードを内蔵したトランジスタであって、低濃度N型エピタキシャル層2の表面から層内に延在したP型半導体のベース層3が選択的に形成され、該ベース層3の表面から層内に延在した高濃度N型半導体のエミッタ層4が選択的に形成され、高濃度N型半導体のエミッタ層4から離間して且つ該エミッタ層4に同心なP型半導体のベース層3の表面から層内に延在した高濃度N型半導体のカソード層6が環状に形成され、P型半導体のベース層3から離間して且つ高濃度N型半導体のエミッタ層4に同心な低濃度N型エピタキシャル層2の表面から層内に延在した高濃度N型半導体のコンタクト層5が環状に形成され、低濃度N型エピタキシャル層2とP型半導体のベース層3と高濃度N型半導体のエミッタ層4と高濃度N型半導体のコンタクト層5と高濃度N型半導体のカソード層6との表面を含む半導体基板の第一主面を、高濃度N型半導体のエミッタ層4とP型半導体のベース層3との境界を残した内側と、P型半導体のベース層3と高濃度N型半導体のカソード層6との境界を残した内側と、低濃度N型エピタキシャル層2と高濃度N型半導体のコンタクト層5との境界を残した内側とに窓開けされた絶縁皮膜9が覆って形成され、高濃度N型半導体のエミッタ層4の表面から絶縁皮膜9の表面周辺へ延在したエミッタ電極8が形成され、高濃度N型半導体のコンタクト層5の表面と高濃度N型半導体のカソード層6の表面とを絶縁皮膜9上面を経て繋いだ配線7が形成され、高濃度N型半導体基板1の第二主面にコレクタ電極10が形成されたツェナーダイオードを内蔵したトランジスタである。
かかる構成によれば、高濃度N型半導体のカソード層6をP型半導体のベース層3の表面から層内に延在させて該カソード層6とベース層3とによってツェナーダイオード114の働きをさせ、高濃度N型半導体のカソード層6表面から配線7と高濃度N型半導体のコンタクト層5を経て低濃度N型エピタキシャル層2へ繋いでいるのでP型半導体のベース層3層内の外縁は全て低濃度N型エピタキシャル層2で占められているのでトランジスタ100のコレクタ111とエミッタ112との間はツェナーダイオード114の降伏状態に影響を受ける事なくトランジスタ本来のメカニズムで動作するので高信頼である事と、高濃度N型半導体のエミッタ層4を中心としてP型半導体のベース層3と高濃度N型半導体のカソード層6と高濃度N型半導体のコンタクト層5が同心に形成され且つ低濃度N型エピタキシャル層2と高濃度N型半導体のエミッタ層4とが同心であるので通電時の電流分布が均一で一箇所への電流集中が起こらないのでhFEリニアリティーや飽和電流を改善する事ができ、且つ高い信頼性と大電流を流す事に適した構造のツェナーダイオードを内蔵したトランジスタと出来る。
ツェナーダイオードを内蔵したトランジスタとして有用であり、特にサージや過電圧に対する半導体保護装置に適している。
本発明の実施の形態1におけるツェナーダイオードを内蔵したトランジスタの断面図 本発明の実施の形態1におけるツェナーダイオードを内蔵したトランジスタの製造フローに沿った断面図 図2Aの続図 本発明の実施の形態2におけるツェナーダイオードを内蔵したトランジスタの上面および断面図 従来のツェナーダイオードを内蔵したトランジスタの断面図 従来の回路図
符号の説明
1、101 高濃度N型半導体基板
2、102 低濃度N型エピタキシャル層
3、103 P型半導体のベース層
4、104 高濃度N型半導体のエミッタ層
5 高濃度N型半導体のコンタクト層
6、105 高濃度N型半導体のカソード層
7 配線
8、109 エミッタ電極
9 絶縁皮膜
9a ベース拡散窓
9b エミッタ拡散窓
9c カソード拡散窓
9d 高濃度N型のコンタクト層拡散窓
9e エミッタコンタクト窓
9f カソードコンタクト窓
9g N型層コンタクト窓
10、110 コレクタ電極
100 トランジスタ(P型)
106 高濃度P型半導体のアノード層
107 SiO2
108 ベース電極
111 コレクタ
112 エミッタ
113 ベース
114 ツェナーダイオード

Claims (1)

  1. 高濃度第一導電型半導体基板の第一主面側上に低濃度第一導電型半導体層が形成され、
    該半導体層の表面から層内に延在した第二導電型半導体のベース層が選択的に形成され、
    該ベース層の表面から層内に延在した高濃度第一導電型半導体のエミッタ層が選択的に形成され、
    該エミッタ層から離間した前記第二導電型半導体のベース層の表面から層内に延在した高濃度第一導電型のカソード層が選択的に環状形成され、
    前記第二導電型半導体のベース層から離間した前記低濃度第一導電型半導体層の表面から層内に延在した高濃度第一導電型のコンタクト層が前記高濃度第一導電型のカソード層から離間し選択的に環状形成され、
    半導体基板の第一主面である前記低濃度第一導電型半導体層と前記第二導電型半導体のベース層と前記高濃度第一導電型半導体のエミッタ層と前記高濃度第一導電型のコンタクト層と前記高濃度第一導電型のカソード層とを含む表面を前記高濃度第一導電型半導体のエミッタ層の前記第二導電型半導体のベース層との境界を残した内側と前記高濃度第一導電型のコンタクト層の前記低濃度第一導電型半導体層との境界を残した内側と前記高濃度第一導電型のカソード層の前記第二導電型半導体のベース層との境界を残した内側とに窓を有する絶縁皮膜が覆って形成され、
    前記高濃度第一導電型のカソード層の表面と前記高濃度第一導電型のコンタクト層の表面とを前記絶縁皮膜上面を経て繋いだ配線が形成され、
    前記高濃度第一導電型半導体のエミッタ層の表面から前記絶縁皮膜表面周辺に延在したエミッタ電極が形成され、
    前記高濃度第一導電型半導体基板の第二主面上にコレクタ電極が形成され
    前記高濃度第一導電型半導体基板の第一主面上に、前記高濃度第一導電型半導体のエミッタ層と該エミッタ層を中心とした同心な前記第二導電型半導体のベース層と前記高濃度第一導電型のカソード層と前記高濃度第一導電型のコンタクト層とを含む前記低濃度第一導電型半導体層が形成された事を特徴とする半導体装置。
JP2005006324A 2005-01-13 2005-01-13 半導体装置 Expired - Fee Related JP4834305B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005006324A JP4834305B2 (ja) 2005-01-13 2005-01-13 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005006324A JP4834305B2 (ja) 2005-01-13 2005-01-13 半導体装置

Publications (2)

Publication Number Publication Date
JP2006196661A JP2006196661A (ja) 2006-07-27
JP4834305B2 true JP4834305B2 (ja) 2011-12-14

Family

ID=36802500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005006324A Expired - Fee Related JP4834305B2 (ja) 2005-01-13 2005-01-13 半導体装置

Country Status (1)

Country Link
JP (1) JP4834305B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147083A (ja) * 2008-12-16 2010-07-01 Kansai Electric Power Co Inc:The ゲートターンオフサイリスタ装置およびバイポーラトランジスタ装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6197968A (ja) * 1984-10-19 1986-05-16 Matsushita Electronics Corp 半導体装置
JPS61285764A (ja) * 1985-06-12 1986-12-16 Tdk Corp 高耐圧半導体装置
JPH04216677A (ja) * 1990-12-17 1992-08-06 Nec Kansai Ltd 定電圧ダイオード及びその製造方法
JPH0590280A (ja) * 1991-03-18 1993-04-09 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JP2570022B2 (ja) * 1991-09-20 1997-01-08 株式会社日立製作所 定電圧ダイオード及びそれを用いた電力変換装置並びに定電圧ダイオードの製造方法
JP3180672B2 (ja) * 1996-06-28 2001-06-25 関西日本電気株式会社 半導体装置
JP2000058867A (ja) * 1998-08-03 2000-02-25 Hitachi Ltd 半導体装置及びその製造方法
JP2003017574A (ja) * 2001-06-28 2003-01-17 Sanken Electric Co Ltd 半導体装置及びこれに用いる保護回路
JP2003142594A (ja) * 2001-11-06 2003-05-16 Sanken Electric Co Ltd 半導体装置

Also Published As

Publication number Publication date
JP2006196661A (ja) 2006-07-27

Similar Documents

Publication Publication Date Title
US7863682B2 (en) SIC semiconductor having junction barrier Schottky diode
JP4209433B2 (ja) 静電破壊保護装置
JP2006173437A (ja) 半導体装置
JP5365019B2 (ja) 半導体装置
JP2006196652A (ja) SiC半導体素子
JP2013073991A (ja) 半導体装置
JP6007606B2 (ja) 半導体装置
JP5253742B2 (ja) 縦型pnpバイポーラトランジスタ用静電破壊保護素子
JP4416288B2 (ja) 逆導通サイリスタ
JP2012248736A (ja) 半導体装置
JP4834305B2 (ja) 半導体装置
JP3468571B2 (ja) 半導体装置
JP4659490B2 (ja) ショットキバリアダイオードおよびその製造方法
JP5529414B2 (ja) 静電破壊保護回路
JP2003092414A (ja) 半導体装置
JP2005235844A (ja) 半導体装置
JP4322183B2 (ja) ショットキーバリアダイオード
JP2008227114A (ja) 半導体装置およびその製造方法
JP2008235588A (ja) ショットキーバリアダイオード
JP4834306B2 (ja) 半導体装置
JP2009141071A (ja) 静電気保護用半導体素子
JP7461188B2 (ja) 半導体集積回路
JP5708660B2 (ja) 半導体装置
JP4860146B2 (ja) サージ保護用半導体装置
JP6169908B2 (ja) 静電破壊保護回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110627

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110805

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110916

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110926

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140930

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees