JP5529414B2

JP5529414B2 - 静電破壊保護回路

Info

Publication number: JP5529414B2
Application number: JP2008335667A
Authority: JP
Inventors: 賢一石丸
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 2008-12-29
Filing date: 2008-12-29
Publication date: 2014-06-25
Anticipated expiration: 2028-12-29
Also published as: JP2010157642A

Description

本発明は、半導体装置に関し、特に静電破壊保護用バイポーラトランジスタとトリガ素子とを備えた静電破壊保護回路に関する。

半導体装置を破壊する原因として静電気放電がある。この静電気放電は、静電気を帯びた導電体や人間が、半導体装置の内部回路に接続された外部端子に接触して、一時的に内部回路に大電流が流れ、内部回路が破損するものである。

一般的に、静電気放電による半導体装置の破壊を防止するため、入出力端子と内部回路間に静電破壊保護回路を形成する。この静電破壊保護回路は、バイポーラトランジスタやダイオードなどが用いられている。

例えば、バイポーラトランジスタでは、電流経路が縦方向に形成されるため、ＭＯＳトランジスタなど電流経路が表面に形成される表面型素子に比べて高い電流放電能力を有しており、静電破壊保護回路として広く使用されている。図４は、バイポーラトランジスタとしてＮＰＮトランジスタを用いた従来の静電破壊保護回路の断面図である。図４において、１はコレクタ電極、２はエミッタ電極、３はベース電極、５は高濃度Ｎ型のコレクタ電極部拡散領域、６はＮ型のエミッタ領域、７は高濃度Ｐ型のベース電極部拡散領域、９は層間絶縁膜、１０はＰ型の素子分離層、１２はＰ型のベース領域、１３はコレクタ領域の一部を構成するＮ型拡散領域、１４はコレクタ領域の一部を構成するＮ型の埋め込み領域、１５はＰ型の素子分離拡散領域、１６はＰ型の素子分離埋め込み領域、１７はコレクタ領域の一部を構成するＮ型のエピタキシャル領域、１８はＰ型の半導体基板である。図４に示すように、ベース電極３とエミッタ電極２をメタル配線によって短絡させ、コレクタ電極１を保護する内部回路に接続した構成となっている。

さらに保持電圧の調節と静電破壊耐量向上を目的として、図５に示す構造の静電破壊保護回路も知られている。図５に示す静電破壊保護回路は、図４に示した静電破壊保護回路と異なり、エミッタ領域６と埋め込み領域１４が、重畳せずに離れた構造となっている。この種の静電保護回路は、非特許文献１に開示されている。

このようなバイポーラトランジスタを静電破壊保護回路として使用する場合、その動作開始電圧と、その後に自己バイアスによりバイポーラトランジスタとしての動作を維持する保持電圧が、保護される内部回路を静電破壊から保護する上で重要な特性となる。つまり、静電破壊から内部回路を保護するためには、動作開始電圧と保持電圧が、保護すべき内部回路への供給電圧より高く、かつ保護すべき内部回路の耐圧より低い値であることが求められる。バイポーラトランジスタを単独で静電破壊保護回路として使用する場合、動作開始電圧はエミッタ開放時コレクタ・ベース間耐圧と相関があり、この耐圧は内部回路の耐圧と同程度になってしまう。

そこで、動作開始電圧を低下させるために、ツェナーダイオード等をコレクタ・ベース間に接続して、動作開始電圧を内部回路の耐圧より低くするトリガ素子を備える構造の静電破壊保護素子が知られている。図６に、トリガ素子を備えた静電破壊保護回路の断面図を示す。図において、４は別のベース電極、８は高濃度Ｐ型の別のベース電極部拡散領域、１９はトリガ素子である。図６に示すように、コレクタ電極１とエミッタ電極２の間に、別のベース電極４を設け、エミッタ電極２と短絡させるベース電極３をエミッタ電極２の反対側に設けるとともに、トリガ素子１９のカソードをコレクタ電極１に、アノードを別のベース電極４にそれぞれ接続している。

このような構成にすることで、トリガ素子１９に流れた電流が、別のベース電極４より流入し、エミッタ領域６直下を通過して第１ベース電極３へ流入することにより、エミッタ領域６とその直下のベース領域１２との接合間に電位差が生じる。この電位差によりベース領域１２とエミッタ領域６によるＰＮ接合が順方向にバイアスされ、エミッタ電極２にもトリガ素子１９からの電流が流入するようになる。トリガ素子１９に印加される電圧がさらに高くなり、トリガ素子１９から流入する電流が増加すると、ベース領域１２とエミッタ領域６によるＰＮ接合の電位差がさらに大きくなる。更に電位差が大きくなると、やがてスナップバックを生じ、ベース領域１２に近い部分の埋め込み層１４の上方で生ずる高電界により発生したキャリアが、ベース電流としてベース領域１２へ供給されることにより、自己バイアスによる活性領域でのバイポーラトランジスタ動作が開始する。この状態のコレクタ電極１とエミッタ電極２間に生じる電位差が前述の保持電圧であり、静電破壊保護回路として静電気放電により生じた電流をコレクタ電流として流すことが可能となっている。
H.Gossner,et.al.、EOS/ESD Symposium,pp.19-27,1999、「Wide Range Control of the Sustaining Voltage of ESD Protection Elements Realized in a Smart Power Technology」

ところで、図６に示す静電破壊保護回路では、別のベース電極部拡散領域８を設けたことにより、静電破壊に対する耐量が低下してしまう問題があった。本発明は上記問題点を解消し、トリガ素子１９を接続するため、別のベース電極４を設けた場合であっても、静電破壊耐量を向上させることができる静電破壊保護回路を提供することを目的とする。

上記目的を達成するため、本願請求項１に係る発明は、静電破壊保護用バイポーラトランジスタとトリガ素子からなる静電破壊保護回路において、半導体基板上に形成された前記静電破壊保護用バイポーラトランジスタのコレクタの一部を構成する一導電型の第１半導体領域と、該第１半導体領域及び前記半導体基板上に形成され、前記第１半導体領域より不純物濃度が低い一導電型の第２半導体領域と、前記第１の半導体領域に接続し、前記第２半導体領域表面に引き出される前記コレクタの一部を構成する一導電型の第３半導体領域と、前記第２半導体領域上に形成され、前記静電破壊保護用バイポーラトランジスタのベースを構成する逆導電型の第４半導体領域と、前記第４半導体領域上に形成され、前記静電破壊保護用バイポーラトランジスタのエミッタを構成する一導電型の第５半導体領域と、前記第４半導体領域上に形成され、かつ第４半導体領域より不純物濃度が高い逆導電型の第６半導体領域、第７半導体領域と、前記第５半導体領域に接続するエミッタ電極と、前記第６半導体領域に接続する第１ベース電極と、前記第７半導体領域に接続する第２ベース電極と、前記第３半導体領域に接続するコレクタ電極とを備え、少なくとも前記第５半導体領域の直下の前記第２半導体領域は、前記半導体基板と直接接合し、前記第７半導体領域の直下の前記第２半導体領域と前記半導体基板との間に、前記第１半導体領域の一部を配置し、前記第７半導体領域の直下の前記第４半導体領域と前記第１半導体領域との間に、前記第４半導体領域より不純物濃度が低い逆導電型の第８半導体領域を備え、前記エミッタ電極と前記第１ベース電極をともに接地電位あるいは最低電位の端子に接続し、前記コレクタ電極を被保護端子に接続するとともに、トリガー素子のカソードを前記コレクタ電極に、アノードを前記第２ベース電極に、それぞれ接続したことを特徴とする。

本願請求項２に係る発明は、請求項１記載の静電破壊保護回路において、前記第７半導体領域は、前記第８半導体領域上に直接形成され、かつ前記第４半導体領域より深く形成されていることを特徴とする。

本発明によれば、従来の静電破壊保護回路にＰ型拡散領域１１を付加しただけで、動作開始電圧を内部回路の耐圧より低く、かつ半導体回路動作時の供給電圧より高い値に調整することができる。さらに動作開始電圧の調整は、Ｐ型拡散領域１１の形成深さ、不純物濃度により、適宜設定することができるので、通常の半導体装置の製造工程で、非常に簡便に、安定して形成することができる。

本発明は、トリガ素子が接続される別のベース電極部拡散領域の周囲に、ベース領域より不純物濃度が低く、かつベース領域より深く形成されたＰ型拡散領域１１を備える構造とすることで、別のベース電極部拡散領域近傍で生じる高電界を緩和し、またコレクタの一部を構成する埋め込み領域近傍で、ベース電流供給に必要な高電界を生じさせることができ、静電破壊耐量を向上させている。また、Ｐ型拡散領域１１の不純物濃度、形成深さ等を調整することで、静電破壊保護素子用バイポーラトランジスタの動作開始電圧を適宜調整（設定）することができる。以下、本発明の半導体装置について、詳細に説明する。

図１は本発明の第１の実施例の静電破壊保護回路の断面図である。図１において、１はコレクタ電極、２はエミッタ電極、３はベース電極（第１ベース電極に相当）、４は別のベース電極（第２ベース電極に相当）、５は高濃度Ｎ型のコレクタ電極部拡散領域、６はＮ型のエミッタ領域（第５半導体領域に相当）、７は高濃度Ｐ型のベース電極部拡散領域（第６半導体領域に相当）、８は高濃度Ｐ型の別のベース電極部拡散領域（第７半導体領域に相当）、９は層間絶縁膜、１０は素子分離層、１１はＰ型拡散領域（第８半導体領域に相当）、１２はＰ型拡散領域１１より不純物濃度の高いＰ型のベース領域（第４半導体領域に相当）、１３はＮ型拡散領域（第３半導体領域に相当）、１４は埋め込み領域（第１半導体領域に相当）、１５はＰ型の素子分離拡散領域、１６はＰ型の素子分離埋め込み領域、１７はＮ型のエピタキシャル領域（第２半導体領域に相当）、１８はＰ型の半導体基板、１９はトリガ素子である。

図１に示すように、半導体基板１８上で、素子分離拡散領域１５及び素子分離埋め込み領域１６で囲まれた領域内に、コレクタを構成する埋め込み領域１４、Ｎ型のエピタキシャル領域１７及びＮ型拡散領域１３が形成されている。そして、埋め込み領域１４と一部が重畳する構造のＰ型のベース領域１２が形成されている。さらにベース領域１２上であって、埋め込み領域１４と重畳しない領域にエミッタ領域６が形成され、さらにコレクタ領域から離れる位置にベース電極部拡散領域７が形成されている。

そして本発明では、埋め込み領域１４と重畳する位置のベース領域１２上に、Ｐ型の別のベース電極部拡散領域８を形成するとともに、これと埋め込み領域１４との間のエピタキシャル領域１７に、Ｐ型拡散領域１１が形成されている。このＰ型拡散領域１１は、ベース領域１２より不純物濃度が低く形成されており、ベース領域１２より深く形成されている。

そして、Ｎ型拡散領域１３上にはコレクタ電極部拡散領域５を介してコレクタ電極１が、エミッタ領域６にはエミッタ電極２が、ベース電極部拡散領域７にはベース電極３が、別のベース電極部拡散領域８には別のベース電極４が、それぞれ接続されている。更に、コレクタ電極１と別のベース電極４との間には、動作開始電圧を低下させるためのトリガ素子１９が接続され、さらにエミッタ電極２とベース電極３はメタル配線により短絡させ、静電破壊保護回路が構成される。図１ではトリガ素子１９の例としてツェナーダイオードを記載しているが、トリガ素子は、ベース電極とエミッタ電極を短絡させたバイポーラトランジスタやベース電極を開放させたバイポーラトランジスタであっても良い。

図１に示す静電破壊保護素子は、エミッタ電極２とベース電極３を内部回路の接地電位または内部回路における最低電位の端子に接続し、コレクタ電極１を静電破壊から保護する端子に接続する。そしてトリガ素子１９であるツェナーダイオードのアノードを別のベース電極４に接続し、カソードをコレクタ電極１に接続する。

このように構成した静電破壊保護回路は、トリガ素子が接続された端子に静電気が印加されると、その端子の電位が上昇する。端子に印加される電圧がツェナーダイオードの降伏電圧を超えると、ツェナーダイオードに降伏電流が流れ、その電流は別のベース電極４を介してベース領域１２に達し、さらにベース領域１２の拡散抵抗により、電圧降下を生じながら、エミッタ領域６の直下を通過して、ベース電極３へと流れ込むことになる。トリガ素子１９に印加される電圧がさらに大きくなると、その降伏電流も増加し、エミッタ領域６とその直下のベース領域１２間の電位差も大きくなる。これは静電破壊保護用バイポーラトランジスタであるＮＰＮトランジスタのベース・エミッタ間が順方向にバイアスされた状態であり、このバイポーラトランジスタの活性領域で動作するようになる。このベース電流は、ベース・コレクタ間の逆バイアス電圧による高電界で発生した正孔と電子により供給され、自己バイアスにより動作するが、ベース・コレクタ間に発生する高電界がコレクタ側ではなくベース側で生じてしまうとベース領域とコレクタ間で短絡による破壊が生じやすい。これを防ぐため、本発明では、別のベース電極部拡散領域８の下方にＰ型拡散領域１１を設け、ベース側での高電界発生を抑制するとともに、埋め込み層１４とＰ型拡散領域１１の間隔が近づき、埋め込み領域１４近傍で高電界が生じる構造とすることで、確実に縦構造のバイポーラトランジスタとして動作させることが可能となる。

図３は本発明による静電破壊保護回路の電圧−電流特性を示している。図７に示すトリガ素子を備えた従来の半導体装置の電圧−電流特性と比較すると、破壊電流（素子が破壊に至る電流値）が大きく上昇していることがわかる。すなわち、本発明の静電破壊保護回路の静電破壊耐量を大きく向上したことがわかる。

図２は本発明の第２の実施例の静電保護回路の断面図である。図２に示すように、Ｐ型の半導体基板１８上で、Ｐ型の素子分離拡散領域１５及びＰ型の素子分離埋め込み領域１６で囲まれた領域内に、コレクタを構成するＮ型の埋め込み領域１４、Ｎ型のエピタキシャル領域１７及びＮ型拡散領域１３が形成されている。

そして本実施例では、埋め込み領域１４と重畳しない離れた位置のベース領域１２上に、エミッタ領域６とベース電極部拡散領域７が形成されている。そして更に、埋め込み領域１４と重畳する位置のエピタキシャル領域１７に、Ｐ型拡散領域１１が形成されている。ここで、このＰ型拡散領域１１は、ベース領域１２より不純物濃度が低く形成されるとともに、ベース領域１２より深く形成されている。また、Ｐ型拡散領域１１上には、別のベース電極部拡散領域８が形成されている。

前述の第１の実施例同様、Ｎ型拡散領域１３上にはコレクタ電極部拡散領域５を介してコレクタ電極１が、エミッタ領域６にはエミッタ電極２が、ベース電極部拡散領域７にはベース電極３が、別のベース電極部拡散領域８には別のベース電極４が、それぞれ接続されている。更に、コレクタ電極１と別のベース電極４との間には、動作開始電圧を低下させるためのトリガ素子１９が接続され、さらにエミッタ電極２とベース電極３はメタル配線により短絡させている。図２ではトリガ素子１９の例としてツェナーダイオードを記載しているが、トリガ素子としてはベース電極とエミッタ電極を短絡させたバイポーラトランジスタやベース電極を開放させたバイポーラトランジスタであっても良い。

このように構成した静電破壊保護素子は、トリガ素子が接続された端子に静電気が印加されると、実施例１同様、その端子の電位が上昇する。端子に印加される電圧がツェナーダイオードの降伏電圧を越えると、ツェナーダイオードに降伏電流が流れ、その電流は別のベース電極４を介してベース領域１２に達し、さらにベース領域１２の拡散抵抗により、電圧降下を生じながら、エミッタ領域６の直下を通過して、ベース電極３へと流れ込むことになる。トリガ素子１９に印加される電圧がさらに大きくなると、その降伏電流も増加し、エミッタ領域６とその直下のベース領域１２間の電位差も大きくなる。これは静電破壊保護用バイポーラトランジスタであるＮＰＮトランジスタのベース・エミッタ間が順方向にバイアスされた状態であり、このバイポーラトランジスタの活性領域で動作するようになる。このベース電流は、ベース・コレクタ間の逆バイアス電圧による高電界で発生した正孔と電子により供給され、自己バイアスにより動作するが、ベース・コレクタ間に発生する高電界がコレクタ側ではなくベース側で生じてしまうと別のベース電極とコレクタ間で短絡による破壊が生じやすい。これを防ぐため、本発明では、別のベース電極部拡散領域８の下方にＰ型拡散領域１１を設け、ベース側での高電界発生を抑制するとともに、埋め込み層１４とＰ型拡散領域１１の間隔が近づき埋め込み領域１４近傍で高電界が生じる構造とすることで、確実に縦構造のバイポーラトランジスタとして動作させることを可能としている。

本発明の第１の実施例の静電破壊保護回路の説明図である。本発明の第２の実施例の静電破壊保護回路の断面図である。本発明の静電破壊保護回路の電圧−電流特性を示した図である。従来の静電破壊保護回路の断面図である。従来の別の静電破壊保護回路の断面図である。従来のさらに別の静電破壊保護回路の断面図である。図６に示す従来の静電破壊保護回路の電圧−電流特性を示した図である。

符号の説明

１；コレクタ電極、２；エミッタ電極、３；ベース電極、４；別のベース電極、５；コレクタ電極部拡散領域、６；エミッタ領域、７；ベース電極部拡散領域、８；別のベース電極部拡散領域、９；層間絶縁膜、１０；素子分離層、１１；Ｐ型拡散領域、１２；ベース領域、１３；Ｎ型拡散領域、１４；埋め込み領域、１５；素子分離拡散領域、１６；素子分離埋め込み領域、１７；エピタキシャル領域、１８；半導体基板、１９；トリガ素子

Claims

静電破壊保護用バイポーラトランジスタとトリガ素子からなる静電破壊保護回路において、
半導体基板上に形成された前記静電破壊保護用バイポーラトランジスタのコレクタの一部を構成する一導電型の第１半導体領域と、
該第１半導体領域及び前記半導体基板上に形成され、前記第１半導体領域より不純物濃度が低い一導電型の第２半導体領域と、
前記第１の半導体領域に接続し、前記第２半導体領域表面に引き出される前記コレクタの一部を構成する一導電型の第３半導体領域と、
前記第２半導体領域上に形成され、前記静電破壊保護用バイポーラトランジスタのベースを構成する逆導電型の第４半導体領域と、
前記第４半導体領域上に形成され、前記静電破壊保護用バイポーラトランジスタのエミッタを構成する一導電型の第５半導体領域と、
前記第４半導体領域上に形成され、かつ第４半導体領域より不純物濃度が高い逆導電型の第６半導体領域、第７半導体領域と、
前記第５半導体領域に接続するエミッタ電極と、前記第６半導体領域に接続する第１ベース電極と、前記第７半導体領域に接続する第２ベース電極と、前記第３半導体領域に接続するコレクタ電極とを備え、
少なくとも前記第５半導体領域の直下の前記第２半導体領域は、前記半導体基板と直接接合し、前記第７半導体領域の直下の前記第２半導体領域と前記半導体基板との間に、前記第１半導体領域の一部を配置し、前記第７半導体領域の直下の前記第４半導体領域と前記第１半導体領域との間に、前記第４半導体領域より不純物濃度が低い逆導電型の第８半導体領域を備え、
前記エミッタ電極と前記第１ベース電極をともに接地電位あるいは最低電位の端子に接続し、前記コレクタ電極を被保護端子に接続するとともに、トリガー素子のカソードを前記コレクタ電極に、アノードを前記第２ベース電極に、それぞれ接続したことを特徴とする静電破壊保護回路。
請求項１記載の静電破壊保護回路において、前記第７半導体領域は、前記第８半導体領域上に直接形成され、かつ前記第４半導体領域より深く形成されていることを特徴とする静電破壊保護回路。