DE69524858T2 - Bauelement zum Schutz einer integrierten Schaltung gegen elektrostatische Entladungen - Google Patents

Bauelement zum Schutz einer integrierten Schaltung gegen elektrostatische Entladungen

Info

Publication number
DE69524858T2
DE69524858T2 DE1995624858 DE69524858T DE69524858T2 DE 69524858 T2 DE69524858 T2 DE 69524858T2 DE 1995624858 DE1995624858 DE 1995624858 DE 69524858 T DE69524858 T DE 69524858T DE 69524858 T2 DE69524858 T2 DE 69524858T2
Authority
DE
Germany
Prior art keywords
region
zone
integrated circuit
type
protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1995624858
Other languages
English (en)
Other versions
DE69524858D1 (de
Inventor
Fabrizio Martignoni
Enrico M. A. Ravanelli
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of DE69524858D1 publication Critical patent/DE69524858D1/de
Application granted granted Critical
Publication of DE69524858T2 publication Critical patent/DE69524858T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

  • Diese Erfindung bezieht sich auf Vorrichtungen zum Schutz integrierter Schaltkreise gegen elektrostatische Entladungen und im besonderen auf einen Schutz in kompakter Bauweise für integrierte Schaltkreise, die Mischtechnologie verwenden und mit niedrigen Versorgungsspannungen arbeiten.
  • Es ist eine anerkannte Tatsache, dass die Kontaktflächen eines integrierten Schaltkreises leicht versehentlich mit elektrisch geladenen Gegenständen in Kontakt kommen können, sowohl während des Herstellungsprozesses als auch bei der Zusammensetzung zu komplexen Schaltungen oder im Betrieb. Daraus ergibt sich, dass sich ausreichende Potentialdifferenzen zwischen Gebieten oder Teilen des integrierten Schaltkreises entwickeln können, die dünne Nichtleiter im Bauteil, wie z. B. die Gate-Oxide bei Transistoren vom MOS-Typ, beschädigen oder sogar zerstören können.
  • Wenn also die Potentialdifferenz, die elektrostatisch hervorgerufen wurde, die dielektrische Stärke der Gate-Isolierung übersteigt, wird ein MOS-Transistor durch die elektrostatische Entladung unbrauchbar, die die Isolierung durchdringt.
  • Dies ist ein destruktiver Effekt, der in einem Schaltkreis, der in MOS-Technologie integriert ist, die eine minimale Gate-Dimension von 1,2 um bietet, zum Beispiel bereits bei Spannungen von nur 12 V auftreten kann, d. h. bei viel niedrigeren Werten als denen, die durch elektrostatische Entladungen in einigen Fällen auftreten können.
  • Es sind eine Reihe von Maßnahmen bekannt zum Schutz der Ein- und Ausgangsanschlüsse eines integrierten Schaltkreises vor elektrostatischen Entladungen, deren Effektivität offensichtlich von den Integrationseigenschaften abhängt.
  • Einige dieser Maßnahmen sehen die Verwendung von in Serie geschalteten Widerständen und seriell oder parallel verbunden Dioden vor, die mit dem Substrat des integrierten Schaltkreises integriert sind, um die Ströme, die aufgrund von elektrischen Entladungen entstehen, zu begrenzen oder zu "unterdrücken", und sind im wesentlichen wirksam zum Schutz der Eingangsanschlüsse.
  • Die EP-Anmeldung Nr. 92830477.3 (EP-A-0 532 481) veröffentlicht eine integrierte schützende Struktur, die Schutz von Strukturen vor elektrostatischen Entladungen bietet, für einen integrierten Schaltkreis, die funktional mit einem bestimmten externen Pin verbunden sind. Die schützende Struktur wird in einer einzigen epitaktischen Wanne gebildet und beinhaltet eine auslösende Zenerdiode und einen vertikalen bipolaren Transistor.
  • Andere, aufwendigere Maßnahmen sehen die Verwendung von Thyristorstrukturen oder SCRs (steuerbare Siliziumdiode) vor und können verwendet werden, um sowohl die Eingangs- als auch Ausgangsanschlüsse zu schützen, mit möglichen Modifikationen, um die Zündspannung niedrig zu halten.
  • Fig. 1 der dieser Beschreibung beigefügten Zeichnungen zeigt einen Eingangsschutzschaltkreis für Schaltkreise vom BiCMOS-Typ, d. h. in Mischtechnologie.
  • Die Transistoren Q1 und Q2 formen zusammen eine äquivalente Struktur einer Zenerdiode, angeschlossen zwischen dem Eingangsanschluss IN und der Masse GND des integrierten Schaltkreises. Dieser Typ von ESD-(elektrostatische Entladung) Schutz und seine Arbeitsweise werden z. B. in dem Buch "BiCMOS Technology and Applications", Zweite Auflage, herausgegeben von A.R. Alvarez (Cypress Semiconductor Corporation) beschrieben.
  • Dieser Schutz ist recht kompakt und kann leicht in einem Prozess vom BiCMOS-Typ integriert werden, was höchst vorteilhaft ist, wobei ein Schutz für jeden Anschluss des integrierten Schaltkreises gegeben wird, der in Kontakt mit externen Gegenständen kommen könnte.
  • Er ist jedoch nicht kompatibel mit Anschlüssen, die im Betrieb möglicherweise negativen Dynamikbereichen ausgesetzt werden können.
  • Das zugrundeliegende technische Problem dieser Erfindung besteht darin, einen Schutz gegen elektrostatische Entladungen zu bieten, der einmalig kompakt und schnell ist, und auch durch Prozesse vom BiCMOS-Typ schnell integriert werden kann, und der sowohl zum Schutz von Eingangs- als auch von Ausgangsanschlüssen (einschließlich Versorgungsanschlüssen) unter allen Arbeitsbedingungen verwendet werden kann.
  • Dieses Problem wird von einem Schutz gelöst, wie im kennzeichnenden Teil des angehängten Anspruchs zu dieser Beschreibung definiert.
  • Die Eigenschaften und Vorteile eines Schutzes gemäß der Erfindung werden aus der folgenden Beschreibung einer Ausführungsform davon ersichtlich, die in Form eines Beispiels gegeben wird und nicht als Abgrenzung unter Bezugnahme auf die beigefügten Zeichnungen.
  • In den Zeichnungen:
  • Fig. 1 zeigt einen Schaltplan für einen konventionellen Schutz, wie zuvor erwähnt;
  • Fig. 2 zeigt ein Schaltbild für einen Schutz der gemäß der Erfindung erstellt werden kann; und
  • Fig. 3 ist ein Schnitt einer realisierbaren Schutzstruktur gemäß der Erfindung.
  • Der in Abb. 2 gezeigte Schaltkreis zum Schutz vor elektrostatischen Entladungen ist recht einfach und besteht aus einem erstem Q1 und zweitem Q2 Transistor, beide vom bipolaren NPN-Typ in der bevorzugten Ausführungsform.
  • Der Transistor Q1 wird zwischen einem zu schützenden Anschluss T1 und, vorzugsweise, der Masse T2 des integrierten Schaltkreises angeschlossen, der die Schutzvorrichtung (oder Schutzvorrichtungen, wenn mehrere Anschlüsse des integrierten Schaltkreises vor elektrostatischen Entladungen geschützt werden sollen) mit ihrem Emitteranschluss bzw. dem Kollektoranschluss enthält.
  • Der Transistor Q2 ist mit dem Kollektoranschluss des Transistors Q1 verbunden, sowohl mit seinem Emitter- als auch seinem Kollektoranschluss, und daher in diesem Fall an die Masse T2.
  • Die Transistoren Q1 und Q2 haben ihre jeweiligen Basisanschlüsse miteinander verbunden.
  • Es ist immer sicherer, wenn sich der Schutz zwischen dem Anschluss, der geschützt werden soll, und einem Masseanschluss befindet, auch wenn Stromversorgungsanschlüsse beteiligt sind. Daher ist es im vorliegenden Fall besser, zwei Schutzvorrichtungen zu verwenden, einen für jeden der zwei Stromversorgungsanschlüsse, obwohl ein gewisser Schutz durch eine einzige Vorrichtung gewährleistet werden könnte, die zwischen beide Anschlüsse geschaltet wird.
  • Während einer positiven Entladung würde der Emitter-Basis-Übergang des Transistors Q1 einer Lawinenleitung ausgesetzt, der Transistor Q2 dioden-polarisiert und der Basis-Kollektor-Übergang des Transistors Q1 in Durchlassrichtung betrieben.
  • Entsprechend arbeitet der Transistor Q1 invers im Zustand BVcer und zeigt eine sehr niedrige Ausgangsimpedanz.
  • Andererseits würde während einer negativen Entladung der Emitter-Basis-Übergang des Transistors Q2 einem Lawinendurchbruch ausgesetzt, so dass der Transistor Q1 einen Basisstrom erhält und anfängt im aktiven Bereich zu arbeiten.
  • Nachdem er einmal aktiviert wurde, zieht der Transistor Q1 den größten Teil des Strom ab und der Serienwiderstand der Struktur ist recht niedrig.
  • Wenn die Transistoren Q1 und Q2 identisch sind, ist die Durchbruchsspannung der Struktur für positive und negative elektrostatische Entladungen "symmetrisch".
  • In jedem Fall hängt die Durchbruchsspannung von der Wahl der zwei Transistoren Q1 und Q2 ab.
  • Abb. 3 ist ein Schnitt einer realisierbaren Struktur gemäß der Erfindung, die in Mischtechnologie implementiert werden kann, aber nicht ausschließlich.
  • Diese Struktur kann auf einer monokristallinen Siliziumscheibe gebildet werden, die ein mit Verunreinigungen vom P-Typ dotiertes Substrat enthält, überlagert von einer epitaktischen Schicht 1, die mit Verunreinigungen vom N-Typ dotiert ist, wobei die epitaktische Schicht eine Dicke von 8 bis 10 um besitzt mit einen spezifischen Widerstand im Bereich von 1,5 Ohm*cm.
  • Während des Wachstums der epitaktischen Schicht 1 durch Techniken, die Fachleuten wohlbekannt sind, bildet sich ein Subkollektor-Zone oder Schicht 2, die stärker dotiert ist (N&spplus;) als der Rest der Schicht und die mit der Oberfläche über eine Sinkzone 3, auch vom Typ N&spplus;, verbunden ist.
  • Auf der epitaktischen Schicht 1, über der Subkollektor-Schicht 2, befindet sich eine P-Typ oder P-Körper Oberflächenzone 4, in der gegenwärtigen Ausführung durch Implantation von Bar, dessen Dosierung im Bereich 1*10¹³ cm&supmin;² bis 3*10¹³ cm&supmin;² liegt, bis zu einer Tiefe von ungefähr 1,25 um.
  • Eine Zone 5 vom Typ N&spplus; reicht von der Oberfläche aus bis in die JP-Körperzone, und wird gebildet durch Implantation von Arsen mit einer Dosierung im Bereich von 1*10¹&sup5; cm&supmin;² und bis zu einer Tiefe von 0,3 um.
  • Zusätzlich wird in ähnlicher Weise eine Zone 6 gebildet, die von der Platinenzone 3 zum Kantenbereich einer P-Körperzone reicht.
  • Geeignete elektrische Anschlussmittel, in den Zeichnungen der Einfachheit halber als Leitungen T1 und T2 bezeichnet, wobei sie tatsächlich zum Teil aus diffundierten Bereichen vom Typ N&spplus; und zum Teil aus Pfaden eines elektrisch leitenden Materials bestehen, wie z. B. Aluminium oder dotiertem polykristallinen Silizium, werden auf den Zonen 5 und 3 im ohmschen Kontakt mit denselben gebildet.
  • Dadurch wird die in Abb. 2 gezeigte Schaltkreisschutz-Struktur auf sehr einfache Weise implementiert.
  • Der Transistor Q1, angeschlossen zwischen dem zu schützenden Anschluss T1 und der Masse T2, besteht aus der NPN- Folge: der Zonen 5,4 und 2, wobei die Zone 5 der Emitter ist, die P-Körperzone die Basis und die epitaktische Schicht den Kollektor darstellt, insbesondere durch ihre Subkollektor- Schicht 2.
  • Dies trifft auch auf den Transistor Q2 zu, dessen Emitter die Zone 6 ist, die den Peripheriebereich der gemeinsamen P-Körperbasiszone überlagert, während der gemeinsame Kollektor von der Zone 2 gebildet wird, die über die Platinenzone 3 mit der Emitterzone 6 verbunden ist.
  • Gemäß der Erfindung werden HVS (Hohe Spannungsverschiebungen) an den Kanten der Emitterzonen 5 und 6 erzeugt, die eine geringere Dotierungskonzentration haben als die Kernzone, um den Krümmungsradius der Übergangskante und damit den Durchbruch besser zu steuern, wodurch die Bildung destruktiver "Hot spots" vermieden wird.
  • Zwischen den zwei Emitterzonen 5 und 6 befindet sich das Gebiet 7 vom P-Typ, dessen Dotierungskonzentration höher ist als die der anderen Gebiete der P-Körperzone, um die Isolierung der zwei Emitterzonen 5 und 6 voneinander zu erhöhen.
  • Es ist zu beachten, dass Veränderungen, Integrationen und Ersetzung von Elementen an der Ausführungsform, die hiervor bildlich diskutiert wurde, durchgeführt werden können, ohne vom Schutzumfang der nachfolgenden Ansprüche abzuweichen.

Claims (1)

1. Schutzvorrichtung gegen elektrostatische Entladungen, der monolithisch in einem Substrat (1) aus halbleitfähigem Material integriert ist, mit einem ersten Leitfähigkeitstyp (N), der einen ersten Bereich (4) umfaßt, mit einem zweiten Leitfähigkeitstyp (P), der dem ersten Leitfähigkeitstyp entgegengesetzt ist, wobei sich der besagte erste Bereich in das Substrat erstreckt, ausgehend von einer seiner Flächen und zumindest einen zweiten Bereich (5) umgibt, der die Leitfähigkeit des ersten Typs (N+) aufweist und sich, ausgehend von der besagten Oberfläche, in den besagten ersten Bereich erstreckt; die besagte Vorrichtung umfaßt zumindest einen dritten Bereich (3) mit einer Leitfähigkeit des ersten Typs (N+), wobei sich dieser Bereich, ausgehend von der besagten Oberfläche, in eine Zone des Substrats und in eine erste periphere Zone des ersten Bereichs (4) erstreckt, dadurch gekennzeichnet, daß der zweite Bereich (5) eine zweite periphere Zone (HVS,5) besitzt, die einen mittleren Teil umgibt, wobei dieser mittlere Teil zumindest eine Zone besitzt, in der dieser sich in den ersten Bereich (4) weniger tief erstreckt als der zweite periphere Teil, wobei der besagte zweite periphere Teil (HVS) durch Verunreinigungen dotiert ist, deren Konzentration geringer ist als jene in der besagten zumindesten einer Zone, während der dritte Bereich (3) einen dritten peripheren Teil (HVS, 6) umfaßt, der sich in den ersten Bereich tiefer als ein nicht-peripherer Teil des besagten dritten Bereichs erstreckt, der durch Verunreinigungen dotiert ist, deren Konzentration höher ist als jene in dem dritten peripheren Teil.
DE1995624858 1995-02-28 1995-02-28 Bauelement zum Schutz einer integrierten Schaltung gegen elektrostatische Entladungen Expired - Fee Related DE69524858T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP95830067A EP0730300B1 (de) 1995-02-28 1995-02-28 Bauelement zum Schutz einer integrierten Schaltung gegen elektrostatische Entladungen

Publications (2)

Publication Number Publication Date
DE69524858D1 DE69524858D1 (de) 2002-02-07
DE69524858T2 true DE69524858T2 (de) 2002-07-18

Family

ID=8221864

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1995624858 Expired - Fee Related DE69524858T2 (de) 1995-02-28 1995-02-28 Bauelement zum Schutz einer integrierten Schaltung gegen elektrostatische Entladungen

Country Status (3)

Country Link
EP (1) EP0730300B1 (de)
JP (1) JPH08321588A (de)
DE (1) DE69524858T2 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004235199A (ja) 2003-01-28 2004-08-19 Renesas Technology Corp 半導体装置
US7074687B2 (en) * 2003-04-04 2006-07-11 Freescale Semiconductor, Inc. Method for forming an ESD protection device
JP5420231B2 (ja) * 2008-12-05 2014-02-19 シャープ株式会社 過電圧保護回路
JP5420230B2 (ja) * 2008-12-05 2014-02-19 シャープ株式会社 過電圧保護素子
JP5529414B2 (ja) * 2008-12-29 2014-06-25 新日本無線株式会社 静電破壊保護回路
JP5529436B2 (ja) * 2009-04-28 2014-06-25 新日本無線株式会社 静電破壊保護回路
CN105912069B (zh) * 2016-06-27 2018-05-01 无锡中感微电子股份有限公司 一种双极型晶体管和电流偏置电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0821632B2 (ja) * 1987-01-10 1996-03-04 三菱電機株式会社 半導体集積回路
JPH061802B2 (ja) * 1989-03-14 1994-01-05 株式会社東芝 半導体装置
IT1253682B (it) * 1991-09-12 1995-08-22 Sgs Thomson Microelectronics Struttura di protezione dalle scariche elettrostatiche
JPH05129530A (ja) * 1991-10-31 1993-05-25 Toshiba Corp 半導体集積回路

Also Published As

Publication number Publication date
JPH08321588A (ja) 1996-12-03
DE69524858D1 (de) 2002-02-07
EP0730300B1 (de) 2002-01-02
EP0730300A1 (de) 1996-09-04

Similar Documents

Publication Publication Date Title
DE69221157T2 (de) Scr-schutzstrukturen und -schutzschaltung mit reduzierten zuendspannung
EP1019964B1 (de) Integrierte halbleiterschaltung mit schutzstruktur zum schutz vor elektrostatischer entladung
EP0905780B1 (de) Integrierte Halbleiterschaltung mit Schutzstruktur zum Schutz vor elektrostatischer Entladung
DE3333896C2 (de) Halbleiterstruktur zum Schutz gegen negative und positive Überspannungen
DE69311627T2 (de) Schutzvorrichtung einer integrierten Schaltung gegen elektrostatische Entladungen
DE102011054700B4 (de) Halbleiter-ESD-Bauelement und Verfahren
DE102009013331B4 (de) Halbleiter-Bauelement
DE69311001T2 (de) Diodenstruktur zum Schutz von IC-Anschlüssen
DE102017112963B4 (de) Schaltungen, Einrichtungen und Verfahren zum Schutz vor transienten Spannungen
DE4200884A1 (de) Integrierte halbleiterschaltungsvorrichtung
DE102013209222B4 (de) ESD-Schutz für Anwendungen mit hoher Spannung
DE3011557A1 (de) Zweipoliger ueberstromschutz
DE3879850T2 (de) Eingangsschutzvorrichtung fuer eine halbleitervorrichtung.
DE69326543T2 (de) Monolithisch integrierte Struktur einer elektronischen Vorrichtung mit einer bestimmten unidirektionalen Konduktionsschwellenspannung
DE19743230C1 (de) Integrierte Halbleiterschaltung mit Schutzstruktur zum Schutz vor elektrostatischer Entladung
DE19654163B4 (de) Schutzvorrichtung für eine Halbleiterschaltung
DE69524021T2 (de) Elektrostatische Entladungsschutzanordnung für MOS-ingegrierte Schaltungen
DE69428657T2 (de) Halbleiter-Schutzbauelement mit Shockley-Dioden
DE69619265T2 (de) Esd-schutzstruktur für halbleiterchips
DE69524858T2 (de) Bauelement zum Schutz einer integrierten Schaltung gegen elektrostatische Entladungen
DE69031562T2 (de) Durch eine niedrige spannung auslösbare rückstellungsanordnung
DE3337156C2 (de)
DE69022726T2 (de) Scr-schutzanordnung mit niedriger zündspannung und struktur.
DE69131183T2 (de) Schutzanordnung gegen elektostatische entladungen
DE112012003772B4 (de) Eine integrierte Schaltungseinheit und ein Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee