CN105912069B - 一种双极型晶体管和电流偏置电路 - Google Patents

一种双极型晶体管和电流偏置电路 Download PDF

Info

Publication number
CN105912069B
CN105912069B CN201610481367.9A CN201610481367A CN105912069B CN 105912069 B CN105912069 B CN 105912069B CN 201610481367 A CN201610481367 A CN 201610481367A CN 105912069 B CN105912069 B CN 105912069B
Authority
CN
China
Prior art keywords
transistor
active area
well region
substrate
bipolar transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610481367.9A
Other languages
English (en)
Other versions
CN105912069A (zh
Inventor
王钊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Zhonggan Microelectronics Co Ltd
Original Assignee
Wuxi Zhonggan Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Zhonggan Microelectronics Co Ltd filed Critical Wuxi Zhonggan Microelectronics Co Ltd
Priority to CN201610481367.9A priority Critical patent/CN105912069B/zh
Publication of CN105912069A publication Critical patent/CN105912069A/zh
Application granted granted Critical
Publication of CN105912069B publication Critical patent/CN105912069B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/267—Current mirrors using both bipolar and field-effect technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请提供了一种双极型晶体管和电流偏置电路，所述双极型晶体管包括：衬底和位于所述衬底正面的阱区，所述阱区的导电类型与所述衬底的导电类型相反，在所述阱区与所述衬底的接触面的表面设有多个第一有源区，在所述阱区外周环绕有第二有源区，所述第一有源区与第二有源区的导电类型相同；所述电流偏置电路采用上述双极型晶体管实现。本申请中多个第一有源区可以共享阱区，阱区可以作为共用的基极，阱区内的多个第一有源区可以形成两个发射极，阱区外的第二有源区可以作为共用的集电极，从而可以通过共享区域来减小双极型二极管所占面积以及降低芯片成本。

Description

一种双极型晶体管和电流偏置电路
技术领域
本申请涉及电子芯片技术领域，尤其涉及一种双极型晶体管和电流偏置电路。
背景技术
目前，电流偏置电路已经广泛应用于各种模拟电路中。图1示出了现有技术中基于PNP的偏置电路结构示意图，如图所示，可以包括PMOS管MP1、MP2、NMOS管MN1、MN2、双极型晶体管PNP1、PNP2和电阻R1，该电路可以提供电流偏置，例如：为运算放大器提供电流偏置。其中，MN1和MN2调整可以使得A点电压等于B点电压，因此，电流偏置电路产生的电流可以为其中ΔVbe为两个PNP的基极-发射极电压之差，R为电阻R1的电阻值；MP1和MP2组成电流镜，来保证PNP1和PNP2的发射极电流相等。为了保证PNP1与PNP2之间存在合适的ΔVbe，一般通过8∶1实现，即PNP1由8个与PNP2相同的PNP管组成。
图2示出了传统的PNP1和PNP2的版图示意图，如图所示，为了实现较好的匹配性，一般采用九宫格排列方式，中间的PNP为PNP2，其余8个均为PNP1。对每个PNP管，由三部分组成：集电极、基极、发射极。粗实线框为N阱区域，为基极。N阱区域内的斜线填充区域为P+有源区，为发射极。N阱区域外的斜线填充区域也为P+有源区，为集电极。
现有技术不足在于：
现有双极型晶体管的版图面积较大，芯片成本较高。
发明内容
本申请实施例提出了一种双极型晶体管和电流偏置电路，以解决现有技术中PNP版图的面积较大，芯片成本较高的技术问题。
第一个方面，本申请实施例提供了一种双极型晶体管，包括：衬底和位于所述衬底正面的阱区，所述阱区的导电类型与所述衬底的导电类型相反，在所述阱区与所述衬底的接触面的表面设有多个第一有源区，在所述阱区外周环绕有第二有源区，所述第一有源区与第二有源区的导电类型相同。
实施中，所述阱区为N型阱区，所述第一有源区和第二有源区为P+有源区。
实施中，所述阱区为封闭结构。
实施中，所述封闭结构为立方体结构。
实施中，所述多个第一有源区为中心对称分布。
实施中，所述多个第一有源区的大小和形状相同。
实施中，所述双极型晶体管形成第一晶体管和第二晶体管，所述位于多个第一有源区的中间部分的第一有源区为第二晶体管的发射极，所述位于多个第一有源区的四周部分的第一有源区相连作为第一晶体管的发射极，所述第一晶体管和第二晶体管共用作为基极的阱区，所述第一晶体管和第二晶体管共用作为集电极的第二有源区。
实施中，所述第一有源区为9个，所述9个第一有源区以中心对称分布，所述9个第一有源区中位于中间的第一有源区为第二晶体管的发射极，其余8个第一有源区相连作为第一晶体管的发射极。
第二个方面，本申请实施例提供了一种采用上述双极型晶体管的电流偏置电路，所述第一晶体管的发射极经第一电阻R1与第一NMOS管MN1的源极相连，第一晶体管的集电极和衬底、第二晶体管集电极和衬底、所述MN1的衬底以及第二NMOS管MN2的衬底相连，所述MN1的栅极分别与MN2的栅极、漏极以及第二PMOS管MP2的漏极相连，所述MN1的漏极分别与第一PMOS管MP1的漏极、栅极以及MP2的栅极相连，所述MP1的源极和衬底、所述MP2的源极和衬底均与电压VIN端相连，所述阱区接地。
实施中，所述第一晶体管和所述第二晶体管均为PNP型晶体管。
有益效果如下：
由于本申请实施例所提供的双极型晶体管和电流偏置电路，所述双极型晶体管包括衬底和位于所述衬底正面的阱区，所述阱区的导电类型与所述衬底的导电类型相反，在所述阱区与所述衬底的接触面的表面设有多个第一有源区，在所述阱区外周环绕有第二有源区，所述第一有源区与第二有源区的导电类型相同，多个第一有源区可以共享阱区，阱区可以作为共用的基极，阱区内的多个第一有源区可以形成两个发射极，阱区外的第二有源区可以作为共用的集电极，从而可以通过共享区域来减小双极型二极管所占面积以及降低芯片成本。
附图说明
下面将参照附图描述本申请的具体实施例，其中：
图1示出了现有技术中基于PNP的偏置电路结构示意图；
图2示出了传统的PNP1和PNP2的版图示意图；
图3示出了本申请实施例中双极型晶体管的结构示意图；
图4示出了本申请实施中双极型晶体管的剖面示意图。
具体实施方式
为了使本申请的技术方案及优点更加清楚明白，以下结合附图对本申请的示例性实施例进行进一步详细的说明，显然，所描述的实施例仅是本申请的一部分实施例，而不是所有实施例的穷举。并且在不冲突的情况下，本说明中的实施例及实施例中的特征可以互相结合。
针对现有技术的不足，本申请实施例提出了一种双极型晶体管和电流偏置电路，减小了双极型晶体管的面积，从而降低了芯片成本，此外，还同时提高了双极型晶体管之间的匹配性。
实施例一、
本申请实施例提供了一种双极型晶体管，可以包括：衬底和位于所述衬底正面的阱区，所述阱区的导电类型与所述衬底的导电类型可以相反，在所述阱区与所述衬底的接触面的表面可以设有多个第一有源区，在所述阱区外周可以环绕有第二有源区，所述第一有源区与第二有源区的导电类型可以相同。
具体实施时，所述阱区可以为P型阱区，所述第一有源区和第二有源区可以为N型有源区或者N+有源区。
实施中，所述阱区可以为N型阱区(或称为NWell)，所述第一有源区和第二有源区可以为P型有源区或者P+有源区。
实施中，所述阱区可以为封闭结构。
所述封闭结构可以是圆形、方形或其他不规则形状。
实施中，所述封闭结构可以为立方体结构。
所述立方体结构可以是正方体、长方体等结构。
实施中，所述多个第一有源区可以为中心对称分布。
所述多个第一有源区可以以中心为轴对称分布，例如：3*3矩阵、5*5矩阵等形式。
实施中，所述多个第一有源区的大小和形状可以相同。
实施中，所述双极型晶体管可以形成第一晶体管和第二晶体管，所述位于多个第一有源区的中间部分的第一有源区为第二晶体管的发射极，所述位于多个第一有源区的四周部分的第一有源区相连作为第一晶体管的发射极，所述第一晶体管和第二晶体管共用作为基极的阱区，所述第一晶体管和第二晶体管共用作为集电极的第二有源区。
所述位于多个第一有源区的中间部分的第一有源区可以是位于这些第一有源区中心的第一有源区(例如可以为1个)，作为第二晶体管的发射极，所述位于多个第一有源区的四周部分的第一有源区则可以是其余的第一有源区；所述位于多个第一有源区的中间部分的第一有源区还可以是除位于这些第一有源区最外围的第一有源区之外的第一有源区(例如可以为多个)，作为第二晶体管的发射极，所述位于多个第一有源区的四周部分的第一有源区则可以是这些第一有源区最外围的第一有源区。
实施中，所述第一有源区可以为9个，所述9个第一有源区可以以中心对称分布，所述9个第一有源区中位于中间的第一有源区可以为第二晶体管的发射极，其余8个第一有源区相连可以作为第一晶体管的发射极。
实施例二、
下面以PNP晶体管为例，对本申请所提出的双极型晶体管和电流偏置电路进行说明。
图3示出了本申请实施例中双极型晶体管的结构示意图，如图所示，所述双极型晶体管可以包括：衬底和位于所述衬底正面的N阱，在同一个N阱区域(如图3中粗实线框所示)中形成9个P+有源区(如图3中N阱区域内的斜格填充区域所示)，此9个P+有源区中的中间那个P+有源区可以作为PNP2的发射极，连接到图1中的B节点；其余8个P+有源区形成PNP1的发射极，连接在一起并连接到图1中的A节点。
在本申请实施例中，第一晶体管(PNP1)和第二晶体管(PNP2)可以共用一个N阱，即共用基极，并连接到地电位；除此之外，在本申请实施例中，PNP1和PNP2可以共用集电极，即N阱外的P+有源区(如图3中N阱外的斜格填充区域所示)，这样，通过共享区域可以减小芯片面积。
另外，根据匹配性原理，如果这些器件相距越近，则在大批量生产时，其局部的物理特性(包括各种层次的掺杂浓度，深度等)更加接近相同，即匹配性更好。PNP1和PNP2越匹配，电流偏置电路产生的电流越准确，即大批量生产时芯片间的偏差越小。
图4示出了本申请实施中双极型晶体管的剖面示意图，如图所示，可以看出多个P+有源区位于N阱中，共享N阱的情形。N阱内的P+有源区形成PNP1和PNP2的发射极。N阱形成PNP1和PNP2共用的基极。N阱外的P+有源区形成PNP1和PNP2共用的集电极。
实施例三、
基于同一发明构思，本申请实施例中还提供了一种采用上述双极型晶体管的电流偏置电路，下面进行说明。
所述电流偏置电路可以包括：
所述第一晶体管的发射极经第一电阻R1与第一NMOS管MN1的源极相连，第一晶体管的集电极和衬底、第二晶体管集电极和衬底、所述MN1的衬底以及第二NMOS管MN2的衬底相连，所述MN1的栅极分别与MN2的栅极、漏极以及第二PMOS管MP2的漏极相连，所述MN1的漏极分别与第一PMOS管MP1的漏极、栅极以及MP2的栅极相连，所述MP1的源极和衬底、所述MP2的源极和衬底均与电压VIN端相连，所述阱区接地。
实施中，所述第一晶体管所述第一晶体管和所述第二晶体管均可以为PNP型晶体管。
由于本申请实施例提供的电流偏置电路采用的是上述双极型晶体管，上述双极型晶体管通过共享区域减小了芯片面积，并且，由于双极型晶体管中的第一晶体管和第二晶体管相距较近，匹配性较好，因此，电流偏置电路产生的电流相比现有技术更加准确，使得大批量生产时芯片间的电流偏差减小。
尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。

Claims (9)

1.一种双极型晶体管，其特征在于，包括：衬底和位于所述衬底正面的阱区，所述阱区的导电类型与所述衬底的导电类型相反，在所述阱区与所述衬底的接触面的表面设有多个第一有源区，在所述阱区外周环绕有第二有源区，所述第一有源区与第二有源区的导电类型相同；
所述双极型晶体管形成第一晶体管和第二晶体管，所述位于多个第一有源区的中间部分的第一有源区为第二晶体管的发射极，所述位于多个第一有源区的四周部分的第一有源区相连作为第一晶体管的发射极，所述第一晶体管和第二晶体管共用作为基极的阱区，所述第一晶体管和第二晶体管共用作为集电极的第二有源区。
2.如权利要求1所述的双极型晶体管，其特征在于，所述阱区为N型阱区，所述第一有源区和第二有源区为P+有源区。
3.如权利要求1所述的双极型晶体管，其特征在于，所述阱区为封闭结构。
4.如权利要求3所述的双极型晶体管，其特征在于，所述封闭结构为立方体结构。
5.如权利要求1所述的双极型晶体管，其特征在于，所述多个第一有源区为中心对称分布。
6.如权利要求5所述的双极型晶体管，其特征在于，所述多个第一有源区的大小和形状相同。
7.如权利要求1所述的双极型晶体管，其特征在于，所述第一有源区为9个，所述9个第一有源区以中心对称分布，所述9个第一有源区中位于中间的第一有源区为第二晶体管的发射极，其余8个第一有源区相连作为第一晶体管的发射极。
8.一种采用如权利要求1所述的双极型晶体管的电流偏置电路，其特征在于，所述第一晶体管的发射极经第一电阻R1与第一NMOS管MN1的源极相连，第一晶体管的集电极和衬底、第二晶体管集电极和衬底、所述MN1的衬底以及第二NMOS管MN2的衬底相连，所述MN1的栅极分别与MN2的栅极、漏极以及第二PMOS管MP2的漏极相连，所述MN1的漏极分别与第一PMOS管MP1的漏极、栅极以及MP2的栅极相连，所述MP1的源极和衬底、所述MP2的源极和衬底均与电压VIN端相连，所述阱区接地。
9.如权利要求8所述的电流偏置电路，其特征在于，所述第一晶体管和所述第二晶体管均为PNP型晶体管。
CN201610481367.9A 2016-06-27 2016-06-27 一种双极型晶体管和电流偏置电路 Active CN105912069B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610481367.9A CN105912069B (zh) 2016-06-27 2016-06-27 一种双极型晶体管和电流偏置电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610481367.9A CN105912069B (zh) 2016-06-27 2016-06-27 一种双极型晶体管和电流偏置电路

Publications (2)

Publication Number Publication Date
CN105912069A CN105912069A (zh) 2016-08-31
CN105912069B true CN105912069B (zh) 2018-05-01

Family

ID=56758669

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610481367.9A Active CN105912069B (zh) 2016-06-27 2016-06-27 一种双极型晶体管和电流偏置电路

Country Status (1)

Country Link
CN (1) CN105912069B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110600544A (zh) * 2019-09-04 2019-12-20 山东奥天电子科技有限公司 高性能、宽安全工作区、高可靠性晶体管
CN111900157A (zh) * 2020-06-29 2020-11-06 上海华力微电子有限公司 Bjt版图结构及bjt结构的制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4084174A (en) * 1976-02-12 1978-04-11 Fairchild Camera And Instrument Corporation Graduated multiple collector structure for inverted vertical bipolar transistors
US4291319A (en) * 1976-05-19 1981-09-22 National Semiconductor Corporation Open base bipolar transistor protective device
US4994874A (en) * 1988-10-28 1991-02-19 Kabushiki Kaisha Toshiba Input protection circuit for semiconductor integrated circuit device
EP0730300A1 (en) * 1995-02-28 1996-09-04 STMicroelectronics S.r.l. Device for the protection of an integrated circuit against electrostatic discharges
CN101635298A (zh) * 2009-06-10 2010-01-27 北京中星微电子有限公司 平面工艺的三维集成电路
CN102403310A (zh) * 2010-09-13 2012-04-04 登丰微电子股份有限公司 金属氧化物半导体场效晶体管布局及结构
CN205942501U (zh) * 2016-06-27 2017-02-08 无锡中感微电子股份有限公司 一种双极型晶体管和电流偏置电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809386B2 (en) * 2002-08-29 2004-10-26 Micron Technology, Inc. Cascode I/O driver with improved ESD operation
JP2005252158A (ja) * 2004-03-08 2005-09-15 Yamaha Corp バイポーラトランジスタとその製法
CN100456197C (zh) * 2005-12-23 2009-01-28 深圳市芯海科技有限公司 低温度系数带隙基准参考电压源
US7439608B2 (en) * 2006-09-22 2008-10-21 Intel Corporation Symmetric bipolar junction transistor design for deep sub-micron fabrication processes
CN101202303A (zh) * 2006-12-13 2008-06-18 上海华虹Nec电子有限公司 用于高压工艺的横向pnp器件结构
CN102096435B (zh) * 2010-12-31 2015-05-20 上海集成电路研发中心有限公司 改进型带隙基准电压源及带隙基准电压产生电路
CN102280447B (zh) * 2011-08-04 2013-08-28 无锡中星微电子有限公司 静电保护电路
CN102983166B (zh) * 2012-11-13 2016-03-30 无锡中感微电子股份有限公司 一种多栅极高压场效应晶体管
CN103076830B (zh) * 2012-12-20 2015-11-18 上海华虹宏力半导体制造有限公司 带隙基准电路
CN203553109U (zh) * 2013-04-26 2014-04-16 上海集成电路研发中心有限公司 用于测量双极晶体管结电容的双极晶体管阵列结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4084174A (en) * 1976-02-12 1978-04-11 Fairchild Camera And Instrument Corporation Graduated multiple collector structure for inverted vertical bipolar transistors
US4291319A (en) * 1976-05-19 1981-09-22 National Semiconductor Corporation Open base bipolar transistor protective device
US4994874A (en) * 1988-10-28 1991-02-19 Kabushiki Kaisha Toshiba Input protection circuit for semiconductor integrated circuit device
EP0730300A1 (en) * 1995-02-28 1996-09-04 STMicroelectronics S.r.l. Device for the protection of an integrated circuit against electrostatic discharges
CN101635298A (zh) * 2009-06-10 2010-01-27 北京中星微电子有限公司 平面工艺的三维集成电路
CN102403310A (zh) * 2010-09-13 2012-04-04 登丰微电子股份有限公司 金属氧化物半导体场效晶体管布局及结构
CN205942501U (zh) * 2016-06-27 2017-02-08 无锡中感微电子股份有限公司 一种双极型晶体管和电流偏置电路

Also Published As

Publication number Publication date
CN105912069A (zh) 2016-08-31

Similar Documents

Publication Publication Date Title
CN105912069B (zh) 一种双极型晶体管和电流偏置电路
CN100492642C (zh) 金属氧化物半导体场效应晶体管保护电路的制造方法
CN105955391A (zh) 一种带隙基准电压产生方法及电路
TWI806680B (zh) 閂鎖測試結構
US9166067B2 (en) Device layout for reference and sensor circuits
KR20150094072A (ko) 다이오드 연결형 바이폴라 접합 트랜지스터 및 이를 이용한 전자회로
JP5512581B2 (ja) 半導体装置
CN205942501U (zh) 一种双极型晶体管和电流偏置电路
TWI545782B (zh) Zener diode
CN101320279B (zh) 电流产生器
US8736355B2 (en) Device layout for reference and sensor circuits
CN101309075B (zh) 跨导器与混频电路
JP2014072235A (ja) 半導体集積回路装置
CN203553109U (zh) 用于测量双极晶体管结电容的双极晶体管阵列结构
JP2012108598A (ja) バンドギャップ型基準電圧発生回路
RU2550756C1 (ru) Трехколлекторный биполярный магнитотранзистор с ортогональными потоками носителей заряда
TWI441330B (zh) 雙極接面電晶體裝置
KR101288084B1 (ko) 정합 특성이 보다 개선된 쌍극성 접합 트랜지스터
CN108054215A (zh) 结型场效应晶体管及其制作方法
JPH04163962A (ja) 半導体集積回路
TWI828260B (zh) 閂鎖測試結構
US10211202B2 (en) Method of forming bandgap reference integrated circuit
JP2012212700A (ja) ホール素子及びホール素子を備えた半導体装置
KR101300214B1 (ko) 정합 특성이 개선된 쌍극성 접합 트랜지스터
CN205681306U (zh) 一种带电流补偿的软启动电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant