CN111900157A - Bjt版图结构及bjt结构的制造方法 - Google Patents

Bjt版图结构及bjt结构的制造方法 Download PDF

Info

Publication number
CN111900157A
CN111900157A CN202010611417.7A CN202010611417A CN111900157A CN 111900157 A CN111900157 A CN 111900157A CN 202010611417 A CN202010611417 A CN 202010611417A CN 111900157 A CN111900157 A CN 111900157A
Authority
CN
China
Prior art keywords
bjt
collector
potential wells
layout structure
layout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010611417.7A
Other languages
English (en)
Inventor
韩晓婧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN202010611417.7A priority Critical patent/CN111900157A/zh
Publication of CN111900157A publication Critical patent/CN111900157A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明提供了一种BJT版图结构及BJT结构的制造方法，BJT版图结构包括：衬底，位于所述衬底内的集电极，位于所述集电极上的多个对称的势阱，位于每个所述势阱上的基极，以及位于每个所述基极上的发射极；多个所述势阱映射到所述集电极同一层时，多个势阱位于所述集电极内；多个所述势阱、多个所述基极以及多个所述发射极共用一个所述集电极。在本发明提供的BJT版图结构及BJT结构的制造方法中，最终形成的版图中，多个BJT共用集电极，不像现有技术中，多个BJT都各有一个集电极，而多个集电极之间还有一定的间隙，因此，多个BJT占用的版图面积更少，可以节省更多的版图面积。

Description

BJT版图结构及BJT结构的制造方法
技术领域
本发明涉及半导体技术领域，尤其是涉及一种BJT版图结构及BJT结构的 制造方法。
背景技术
目前普遍采用的BJT(双极结型晶体管)版图结构是将BJT器件并排放置于 一行，并且各个BJT器件互相隔开一段距离。举个例子，如图1，图1是现有技 术的BJT版图结构，图1只是用了四个BJT器件做个例子，实际上，也可能是 其他数量的器件并排放置于一行。通过对这种结构进行测量可以得到BJT器件 在不同条件下表现的数据，由此我们进而拟合得出相关BJT器件的模型。但是 这种结构的占地面积大，一定程度上局限了其他测试结构的安排。如今半导体 器件结构越来越多样化，建模需求也越来越丰富，为了在有限面积上放置更多 SPICE建模结构，我们需要一种更加节省面积的BJT版图结构。
发明内容
本发明的目的在于提供一种BJT版图结构及BJT结构的制造方法，可以节 省版图面积。
为了达到上述目的，本发明提供了一种BJT版图结构，包括：
衬底，位于所述衬底内的集电极，位于所述集电极上的多个对称的势阱， 位于每个所述势阱上的基极，以及位于每个所述基极上的发射极；多个所述势 阱映射到所述集电极同一层时，多个势阱位于所述集电极内；多个所述势阱、 多个所述基极以及多个所述发射极共用一个所述集电极。
可选的，在所述的BJT版图结构中，还包括位于衬底内的有源区，所述集 电极位于所述有源区上。
可选的，在所述的BJT版图结构中，多个对称的势阱包括映射到所述集电 极同一层时以所述集电极的中心为中心对称的多个势阱。
可选的，在所述的BJT版图结构中，多个对称的势阱包括呈轴对称的多个 势阱。
可选的，在所述的BJT版图结构中，所述势阱的数量为4个，16个、32个 或者64个。
可选的，在所述的BJT版图结构中，多个所述势阱、多个所述基极以及多 个所述发射极共用一个集电极。
可选的，在所述的BJT版图结构中，每个所述势阱的尺寸相同。
可选的，在所述的BJT版图结构中，每个所述基极的尺寸相同。
可选的，在所述的BJT版图结构中，每个所述发射极的尺寸相同。
本发明还提供了一种使用BJT版图结构的BJT制造方法，包括：提供一衬 底，在所述衬底内形成势阱，在所述势阱内形成基极，在所述基极上形成发射 极。
在本发明提供的BJT版图结构及BJT结构的制造方法中，BJT版图结构包 括：衬底，位于所述衬底内的集电极，位于所述集电极上的多个对称的势阱， 位于每个所述势阱上的基极，以及位于每个所述基极上的发射极。最终形成的 版图中，多个BJT共用集电极，不像现有技术中，多个BJT都各有一个集电极， 而多个集电极之间还有一定的间隙，因此，多个BJT占用的版图面积更少，可 以节省更多的版图面积。
附图说明
图1是现有技术的BJT版图结构的示意图；
图2是本发明实施例的BJT版图结构的示意图；
图中：111-第一集电极、112-第二集电极、113-第三集电极、114-第四集电 极、120-基极、130-发射极、210-集电极、220-势阱、230-基极、240-发射极。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列 描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形 式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在下文中，术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用 于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可 替换。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步 骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略 和/或一些本文未描述的其他步骤可被添加到该方法。
发明人发现，现有技术中，BJT结构放置在一行，并且每一个BJT结构之 间具有一定的距离，如图1，可以从图中看出，每一个BJT结构都是独立的，每 一个BJT结构都具有一个集电极，接着再在集电极上设置基极120和发射极130。 然而每一个独立的集电极之间具有一定的距离，例如，第一集电极111和第二 集电极112之间具有一定的距离，第二集电极112和第三集电极113之间具有 一定的距离，第三集电极113和第四集电极114之间还具有一定的距离，导致 占用的面积较大，并且随着BJT结构的数量的增多，浪费的面积越多，然而， 随着半导体器件结构越来越多样化，建模需求也越来越丰富，因此，减小BJT 占用的版图面积越来越重要。经过研究发现，多个BJT结构之间是可以共用集 电极的，并且，共用集电极后，BJT结构不需要有隔开空间，因此，可以减少不 必要的版图的浪费。请参照图2，本发明提供了一种BJT版图结构，包括：
衬底，位于所述衬底内的集电极210，位于所述集电极210上的多个对称的 势阱220，位于每个所述势阱220上的基极230，以及位于每个所述基极230上 的发射极240；多个所述势阱220映射到所述集电极210同一层时，多个势阱 220位于所述集电极210内；多个所述势阱220、多个所述基极230以及多个所 述发射极240共用一个所述集电极210。
进一步的，还包括位于衬底内的有源区，所述集电极位于所述有源区上。 制作版图结构时，还将画出有源区的部分，这是现有技术，在此不再赘述。
优选的，多个对称的势阱220包括映射到所述集电极210同一层时以所述 集电极210的中心为中心对称的多个势阱220。以集电极210的中心为中心对称 的意思是指，集电极正方形的形状，上面形成的势阱呈矩阵分布，并且多个势 阱可以以集电极的中心对称设置，以至于后续形成的BJT结构都呈矩阵分布， 组合在一起是正方形的形状，这样可以充分利用版图面积，从而节省更多的版 图面积。
优选的，多个对称的势阱220包括呈轴对称的多个势阱220。为了节省更多 版图的空间，更好的利用共用的集电极，所以形成的BJT结构是规则的可能将 共用集电极利用到更大化，更进一步的，如果是做成对称的，此对称包括中心 对称和轴对称，可以将共用集电极利用的空间利用到最大化。
优选的，所述势阱220的数量为4个，16个、32个或者64个。因为本发 明实施例形成的BJT结构是以集电极的中心为中心对称的并且还是轴对称的， 所以在集电极210上形成的势阱220的个数可以是4个，16个、32个或者64 个，亦或是其他能形成中心对称的数据。例如，图2，本发明实施例的势阱220 的个数是4个，同理，基极230和发射极240的个数也是4个，每一个势阱220、 基极230和发射极240一一对应。
优选的，多个所述势阱220、多个所述基极230以及多个所述发射极240共 用一个集电极210。相当于制成的多个BJT结构共用一个发射极210，形成的 BJT结构也是呈对称，并且BJT结构与BJT结构之间没有多余的空间。相比于 现有技术，节省了很多空间。
优选的，每个所述势阱220的尺寸相同。每个所述基极230的尺寸相同。 每个所述发射极240的尺寸相同。举个例子，如果想做4个BJT结构，也就是 说做好的四个BJT结构和尺寸理论上是一模一样的。做出的BJT产品也是同一 类产品，方便工艺的管控和工艺的制作。
进一步的，本发明实施例提出的BJT版图设计方法是将多个尺寸相同、类 型相同的BJT结构组合在一起，共用同一个集电极。接下来，举个例子，假如 是四个尺寸相同、类型相同的BJT结构组合在一起。对于四个5μm*5μm的 PNP型BJT器件，传统版图设计方法会并排画四个分开的20μm*20μm的有 源区，然后分别在有源区上面画出P形衬底集电极、N型势阱、n+基极和p+发 射极。而本专利提出，对于四个5μm*5μm的PNP型BJT器件，先画出一片 40μm*40μm的有源区，然后等分在其上画出四个P形衬底集电极、再画出集 电极上的N型势阱基极和p+发射极，使四个5μm*5μm的PNP型BJT器件共 用一个P阱集电极。
同理，再举一个例子，对于四个5μm*5μm的NPN型BJT器件，传统版 图设计方法会并排画四个分开的20μm*20μm的有源区，然后分别在有源区上 面画出n集电极、p基极和n发射极。本专利提出，对于四个5μm*5μm的 NPN型BJT器件，先画出一片40μm*40μm的有源区，然后等分在其上画出 四个n集电极、再画出集电极上的p基极和n发射极，使四个5μm*5μm的 NPN型BJT器件共用一个N阱集电极。可以从这两个例子看出，相对于现有技 术的BJT的版图的形成方法，本发明实施例并没有额外增加多余的版图设计的 步骤，没有增加工艺时间的浪费。并且，可以得知，通过使用本发明实施例提 出的BJT版图设计方法，可以在保证BJT器件性能的同时大大节省BJT版图结 构所占面积，从而增加了单位面积上能够进行测试的结构数量，达到为更丰富 多样的SPICE建模提供可能的目的。
更为具体的BJT版图设计方法如下，将四个尺寸相同、类型相同的BJT结 构组合在一起，共用同一个集电极时，以四个5μm*5μm的PNP型BJT器件 为例，先画出一片40μm*40μm的AA(有源区)，然后等分在其上画出四个 psub集电极、再画出集电极上的nwell基极和p+发射极，使四个5μm*5μm 的PNP型BJT器件共用一个P阱集电极。NPN型BJT器件同理。本专利提出 的BJT版图设计方法是在现有的BJT版图设计基础上提出的一种新型BJT版图 设计方法，这种版图设计方法将各相关BJT器件紧密组合在一起，共用同一个 集电极，在保证BJT器件性能的同时大大节省BJT版图面积，如此便增加了单 位面积上能够进行测试的结构数量，在半导体器件结构越来越多样化的当今， 为越来越多的建模需求提供更多版图面积，为更丰富多样的SPICE建模提供可 能。
本发明还提供了一种使用上述BJT版图结构的BJT结构的制造方法，包括： 提供一衬底，在所述衬底内形成势阱，在所述势阱内形成基极，在所述基极上 形成发射极。
以四个PNP型的BJT管为例，提供一衬底，在衬底上形成一有源区(AA)， 然后在有源区上等分形成四个集电极、再在集电极上进行NLDD注入形成nwell 基极，以及在基极上进行P型注入形成p+发射极，使四个5μm*5μm的PNP 型BJT器件共用一个P阱集电极。NPN型BJT器件同理。
综上，在本发明实施例提供的BJT版图结构及BJT结构的制造方法中，BJT 版图结构包括：衬底，位于所述衬底内的集电极，位于所述集电极上的多个对 称的势阱，位于每个所述势阱上的基极，以及位于每个所述基极上的发射极。 最终形成的版图中，多个BJT共用集电极，不像现有技术中，多个BJT都各有 一个集电极，而多个集电极之间还有一定的间隙，因此，多个BJT占用的版图 面积更少，可以节省更多的版图面积。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任 何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明 揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离 本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (10)

1.一种BJT版图结构，其特征在于，包括：
衬底，位于所述衬底内的集电极，位于所述集电极上的多个对称的势阱，位于每个所述势阱上的基极，以及位于每个所述基极上的发射极；多个所述势阱映射到所述集电极同一层时，多个势阱位于所述集电极内；多个所述势阱、多个所述基极以及多个所述发射极共用一个所述集电极。
2.如权利要求1所述的BJT版图结构，其特征在于，还包括位于衬底内的有源区，所述集电极位于所述有源区上。
3.如权利要求1所述的BJT版图结构，其特征在于，多个对称的势阱包括映射到所述集电极同一层时以所述集电极的中心为中心对称的多个势阱。
4.如权利要求1所述的BJT版图结构，其特征在于，多个对称的势阱包括呈轴对称的多个势阱。
5.如权利要求1所述的BJT版图结构，其特征在于，所述势阱的数量为4个，16个、32个或者64个。
6.如权利要求1所述的BJT版图结构，其特征在于，多个所述势阱、多个所述基极以及多个所述发射极共用一个集电极。
7.如权利要求1所述的BJT版图结构，其特征在于，每个所述势阱的尺寸相同。
8.如权利要求1所述的BJT版图结构，其特征在于，每个所述基极的尺寸相同。
9.如权利要求1所述的BJT版图结构，其特征在于，每个所述发射极的尺寸相同。
10.一种使用如权利要求1-9任一项所述的BJT版图结构的BJT结构制造方法，其特征在于，包括：提供一衬底，在所述衬底内形成势阱，在所述势阱内形成基极，在所述基极上形成发射极。
CN202010611417.7A 2020-06-29 2020-06-29 Bjt版图结构及bjt结构的制造方法 Pending CN111900157A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010611417.7A CN111900157A (zh) 2020-06-29 2020-06-29 Bjt版图结构及bjt结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010611417.7A CN111900157A (zh) 2020-06-29 2020-06-29 Bjt版图结构及bjt结构的制造方法

Publications (1)

Publication Number Publication Date
CN111900157A true CN111900157A (zh) 2020-11-06

Family

ID=73208007

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010611417.7A Pending CN111900157A (zh) 2020-06-29 2020-06-29 Bjt版图结构及bjt结构的制造方法

Country Status (1)

Country Link
CN (1) CN111900157A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101908540A (zh) * 2009-06-02 2010-12-08 台湾积体电路制造股份有限公司 集成电路元件
CN203553109U (zh) * 2013-04-26 2014-04-16 上海集成电路研发中心有限公司 用于测量双极晶体管结电容的双极晶体管阵列结构
CN105912069A (zh) * 2016-06-27 2016-08-31 无锡中感微电子股份有限公司 一种双极型晶体管和电流偏置电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101908540A (zh) * 2009-06-02 2010-12-08 台湾积体电路制造股份有限公司 集成电路元件
CN203553109U (zh) * 2013-04-26 2014-04-16 上海集成电路研发中心有限公司 用于测量双极晶体管结电容的双极晶体管阵列结构
CN105912069A (zh) * 2016-06-27 2016-08-31 无锡中感微电子股份有限公司 一种双极型晶体管和电流偏置电路

Similar Documents

Publication Publication Date Title
US8415764B2 (en) High-voltage BJT formed using CMOS HV processes
US3823353A (en) Multilayered vertical transistor having reach-through isolating contacts
JPH02177345A (ja) 半導体集積回路装置
US3982266A (en) Integrated injection logic having high inverse current gain
JP2002299466A (ja) 半導体集積回路装置およびその製造方法
CN111900157A (zh) Bjt版图结构及bjt结构的制造方法
US4125853A (en) Integrated circuit transistor
JPH06104459A (ja) 半導体装置
CN114784094A (zh) 双极性晶体管
US8319315B2 (en) Bipolar junction transistor devices
JP2004207702A (ja) パワートランジスタおよびそれを用いた半導体集積回路
JPH0525233Y2 (zh)
CN107644872B (zh) 半导体结构及其制备方法、带隙基准电路结构、版图结构
JP2621529B2 (ja) バイポーラｃｍｏｓ半導体装置
US20230062567A1 (en) Bipolar junction transistor (bjt) and fabricating method thereof
CN118380462B (zh) 硅控整流器结构
JPH04323864A (ja) 半導体装置及びその製造方法
JP2518880B2 (ja) 半導体装置
CN116207098A (zh) 二极管阵列、半导体器件及集成电路
JPH03284850A (ja) 半導体装置
JPS6089960A (ja) 半導体集積回路装置
JP2716003B2 (ja) マスタスライス方式半導体装置の製造方法
JPS60245162A (ja) 半導体集積回路
JPH0428148B2 (zh)
JPH02114645A (ja) バイポーラトランジスタ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination