JPS6089960A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPS6089960A
JPS6089960A JP59164638A JP16463884A JPS6089960A JP S6089960 A JPS6089960 A JP S6089960A JP 59164638 A JP59164638 A JP 59164638A JP 16463884 A JP16463884 A JP 16463884A JP S6089960 A JPS6089960 A JP S6089960A
Authority
JP
Japan
Prior art keywords
region
transistor
conductivity type
type
semiconductor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59164638A
Other languages
English (en)
Other versions
JPH0351103B2 (ja
Inventor
Tojiro Takegawa
武川 藤次郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP59164638A priority Critical patent/JPS6089960A/ja
Publication of JPS6089960A publication Critical patent/JPS6089960A/ja
Publication of JPH0351103B2 publication Critical patent/JPH0351103B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0821Combination of lateral and vertical transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は集積回路装置におけるダイオードの構造に関し
、特に絶縁ゲート型電界効果トランジスタを有する半導
体集積回路装置における寄生防止ダイオードの構造に関
する。
寄生防止ダイオードが使われるものとして相補型絶縁ゲ
ート型遡界効果トラ/ジスタ(以下C−MO8と称す)
を含む回路がli)る。例えばC−MO8回路により昇
圧回路を構成する場合に。
第1図に示す如く、電波端子01と負荷端子03間にN
チャンネルMOSトランジスタQ+H−Qm、を直列に
接続する部分がある。この回路において、トランジスタ
QIM a Qりlを半導体IC構造にした場合の断面
図を第2図に示す。すなわち。
N型基板50の表面部分にPウェル51,52が設けら
れ、更に該Pウェル中にそれぞれトうンジスタQIN、
 Q昨のソース、ドレインとなるべlN型領域53〜5
6が設けられ、ソース53が電源端子01へ#またドレ
イン54がPウェル51及び端子02を介してトランジ
スタQINのソース55へ接続されている。更にトラン
ジスタQwHのドレイ/はPウェル52と端子03へ接
続され負荷へ電圧を供給する構造となって寄生トランジ
スタQ、、 Q、が生ずる。すなわち。
基板50をコレクタ、Pウェル51をベース。
N領域53をエミッタとする縦型のバイポーラトランジ
スタQ1.同様に基板50#Pウエル52゜N領域55
をそれぞれコレクタ、ベース、エミッタとする縦型のト
ランジスタQ、が寄生することになる。従ってトランジ
スタQsJQtはダーリントン構成となっており、故に
端子03に設けられる負荷のインピーダンスをトランジ
スタQ=−Qs のβの積で割り九値より十分小さい出
力インピーダンスを有する電fjfit一端子01に設
けなければ、s点03の電位は基板電位(一般には接地
)近傍に保持されてしまい、よって昇圧回路となり得な
い口電源電池が数1000の出力インピーダンスを鳴し
ているときは上述の条件を満足しえない。これは寄生ラ
テラルトランジスタQt、 Qtoエミッタ領域53.
55が電源投入時に電源へ接続されるためにれ等エミッ
タ領域からの少数キャリヤがベース領域51゜52(P
ウェル)を通って基板50へ移動し。
よってPウェル51,52すなわちドレイ/端子82.
03を基板電位へ引くことに起因するものである。この
ような寄生トランジスタ効果を防止するにはダイオード
を付設するのが好ましい。
本発明の目的は、寄生防止に好適なダイオードの新規な
構造を提供することにある。
本発明は、−導電型の半導体領域に逆導電型の島状領域
(第1領域)とこれとは離間さぜつつこれをほぼ取如囲
むようにした逆4電型の第2領域とを設け、この第2@
域と半導体領域との端子を接続し、シせ−ト電極に第2
の端子を接続し、第1と第2の端子間にPN接合ダイオ
ードを生成したことを特徴とする。
また本発明は、半導体領域に逆導電型のリング状領域を
形()にし、半導体領域の表面にショットキー障壁を形
成する電極を設けてこの電極をリング状領域にも接続し
、半導体領域に第1の端子を接続し、上記電極に第2の
端子を接続して第1と第2の端子間にショットキーダイ
オードを生成したことを特徴とする・ か\る構成により、ダイオードがPN接合ダイオードの
揚句・は、上記−導電型の半導体領域に寄生電子から注
入される少数キャリヤをダイオードG′(−より吸収さ
せ該少数キャリヤによる寄生動作を阻止し、寄生素子効
果を防ぐものであp、又ダイオードがショットキー障壁
を有するダイオードの揚台は、ショットキー障壁では少
数キャリヤの注入がほとんど起こらない現象を利用して
、少数キャリーYの注入を阻止したもの5− である。
第3図fa1.(t))に本発明の実施例の平面図をそ
れぞれ示し、同等部分は同一符号を用いて説明する@同
図(a)において、N型基板50の一主面に形成され友
−導電型(P型)半導体領域(たとえば第2図のNチャ
ンネルトランジスタQ4を設けるべきPウェル)51に
N領域31を。
又領域31を三方より囲む如きN領域21を形成する。
領域41はN領域31と接続された拡散領域であり抵抗
素子几を形成している。領域51.21.31はそれぞ
れ横型NPN)ランジスタのベース、コレクタ、エミ、
りを構成しており、領域51および21は電気的に接続
されている。領域31は抵抗領域41を介して端子D1
で領域51内に形成された他の素子に接続される。第3
図(b)は(a)と同様であシ別の一例を示す。すなわ
ちエミッタ領域31が四方共にN領域21で囲lれた構
成で、抵抗Rは他のPウェル中に形成される。
第4図は第3図(a)、(1))に示した寄生バイボ一
6− ラ)ツンジスタ動作防止用ダイオードのA −A′断面
を示す。N型半導体領域50の表面にP型半導体領域P
ウェル51が形成されている。さらにP型半導体領域5
10表面にNfi高濃度半導体領域31が形成されてお
り、その周囲にN型半導体領域21が形成されておシ、
アルミコンタク)6a、6bによってPM半導体領域5
1と電気的に接続される。半導体領域31はアルミコン
タクト7に接続されている。5ga5ba5Cおよび5
dは絶縁層である。第3.4図に示した半導体装置の等
価回路図を第5図に示す。
トランジスタQ、は領域31をエミッタ、領域21をコ
レクタ、領域51をベースとする横型NPNトランジス
タであり、トランジスタQ4 は領域31をエミッタ、
領域51をベース、基板50をコレクタとする縦型NP
N )ランジメタであり。
トランジスタQ、はベース、コレクタが共通接続されて
いるから、トランジスタQ、のベース、エミッタ間に挿
入されたダイオードとして動作し。
従ってQ4の縦型トランジスタ効果は極めて小さくなる
。なぜならばエミッタ領域となるN型領域31から放出
された少数キャリヤはPウェル51の表面領域を通って
ダイオード構成のトランジスタQmに端子B1に引かれ
、よって縦型のNPN )ランジメタQ4はほとんどト
ランジスタ動作をしないことになる。従って1等価的に
はトランジスタQ4のベース(Pウェル51の縦方向)
に抵抗R1が挿入されたことと同じ効果となp、寄生ト
ランジスタQ、の効果も激減する。
第3,4図に示した構造のダイオードを、たとえば第2
図に示したトランジスタQtH’を作るべきPウェル5
1内に設けて、第6図に示す如く、端子Fl、を電源に
、端子B1をトランジスタQINのドレイン領域54(
Pウェル51)に。
端子Dz t QINのソース領域53に各々接続する
ことにより、トランジスタQ、の寄生効果が防げる。す
なわち第4,5図に於て説明した様に。
電源に接続された領域31(端子Bs)よりの少数キャ
リヤは、ダイオード作用をするラテラルトランジスタQ
sに吸収され、寄生縦型トランジメタQ1やQ4のベー
スとなるべきPウェル51の縦方向には注入されなくな
るので寄生トランジスタQ、の効果はほとんど防止され
る〇尚抵抗R4は端子D1に接続されたPウェル51内
の他のN型高濃度領域の縦型トランジスタ効果を防止す
る。
同様にトランジスタQtHの寄生トランジスタQ、の効
果を防ぐためには、トランジスタQINを作るべきPウ
ェル52内に第3,4図に示したダイオードを形成すれ
ばよいことは勿論である。
第7図はNウェル中にPチャンネルMO8を作る場合の
本発明の他の実施例金示す。P型半導体領域60の一表
面にN型半導体領域61を形成し、さらにN型半導体領
域61表面にP型半導体領域62 f IJソング状形
成する。次にP型半導体領[62tl−ガードリングと
してN型半導体領域610表面にショットキー障壁領域
63を形成し、アルミコンタクト64.65で領域61
および領域62.63にそれぞれ導電性接触をとる。領
域63はシーットΦ−障壁なので一〇− 領域65から領域61に少数キャリヤが注入されること
はなくなり、よって縦形寄生トランジスタの効果が防げ
る。
第8図は第7図の等価回路を示す。縦型寄生トランジス
タQsのエンツタ、ベース間に7ヨツトキー障壁ダイオ
ード(8BD)i接続したものである。
第3,4図においてはN型基板にPウェルを用いたMO
8ICの場合について説明したが。
P型基板にNウェルを用いた場合のICについて適用で
きることは勿論である。
【図面の簡単な説明】
繍1図はC−MO8ICの一部の等価回路、第2図は第
1図の半導体集積回路構成の断面図。 第3図、第4図は本発明の一実施例の平面図。 断面図をそれぞれ示し、第5図はその等価回路。 第6図は第1図の回路に本発明を適用した場合の回路図
、第7図は本発明の他の実施例を示す断面図、!8図は
その等価回路図。 図において、50.60は基板、51j5210− はP型ウェル、61はN型ウェル、21.31゜62は
ウェル中の不純物拡散領域a Qt〜Q、は寄生トラン
ジスタを示す◎ 11− イ〜1B 箒 4 目 第5日 l

Claims (2)

    【特許請求の範囲】
  1. (1)−導電型の半導体領域と、該半導体領域に設けら
    れた逆導電型の島状の第1領域と、咳島状の第1領域を
    ほぼ哉シ囲むようにかつ該島状の第1領域とは離間して
    i[+起生導体領域に設けられた逆導電型の第2伯瞳と
    、該第2領域と前記半導体領域とを接続する手段と。 前記第1領域に接続した第1の端子と、前記接続手段に
    接続した第2の端子とを備、え、前記第1と第2の端子
    間にダイオードを生成したことを特徴とする半導体集積
    回路装置f:。
  2. (2) −導電型の第1の半導体領域と、眩第1の半導
    体領域内に形成された逆導電型のリング状の第2の半導
    体領域と、該fA1の半導体領域の表面に設けられたシ
    ョットキー接合と。 該シ四ットキー接合と該p4,20半導体領域とを電気
    的に接続する手段と、前記第1の半導体領域に電4気的
    に接続した第1の端子と、前記接続手段に1に気的に接
    続した第2の端子とを備え、前記第1と第2の端子間に
    ダイオードを生成したことを特許−とする半導体集積回
    路装置装置。
JP59164638A 1984-08-06 1984-08-06 半導体集積回路装置 Granted JPS6089960A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59164638A JPS6089960A (ja) 1984-08-06 1984-08-06 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59164638A JPS6089960A (ja) 1984-08-06 1984-08-06 半導体集積回路装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP50108624A Division JPS6011469B2 (ja) 1975-09-08 1975-09-08 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPS6089960A true JPS6089960A (ja) 1985-05-20
JPH0351103B2 JPH0351103B2 (ja) 1991-08-05

Family

ID=15796989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59164638A Granted JPS6089960A (ja) 1984-08-06 1984-08-06 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPS6089960A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08227976A (ja) * 1994-10-19 1996-09-03 Siliconix Inc 集積回路のための静電放電保護装置
JP2009188178A (ja) * 2008-02-06 2009-08-20 Fuji Electric Device Technology Co Ltd 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4841681A (ja) * 1971-09-22 1973-06-18
JPS5211883A (en) * 1975-07-18 1977-01-29 Toshiba Corp Semiconductor integrated circuit device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4841681A (ja) * 1971-09-22 1973-06-18
JPS5211883A (en) * 1975-07-18 1977-01-29 Toshiba Corp Semiconductor integrated circuit device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08227976A (ja) * 1994-10-19 1996-09-03 Siliconix Inc 集積回路のための静電放電保護装置
JP2009188178A (ja) * 2008-02-06 2009-08-20 Fuji Electric Device Technology Co Ltd 半導体装置

Also Published As

Publication number Publication date
JPH0351103B2 (ja) 1991-08-05

Similar Documents

Publication Publication Date Title
US5212618A (en) Electrostatic discharge clamp using vertical NPN transistor
US5646433A (en) Pad protection diode structure
US4476476A (en) CMOS Input and output protection circuit
US7348657B2 (en) Electrostatic discharge protection networks for triple well semiconductor devices
JPS6358380B2 (ja)
KR100208632B1 (ko) 반도체 집적 회로 및 그 제조 방법
JPS6132464A (ja) Cmos型集積回路装置
JPH1065020A (ja) 半導体装置
JPH01146352A (ja) 能動及び受動素子を絶縁ポケット内に含み、各素子とそれを含むポケットの間での破壊電圧よりも高い電圧において動作する集積構造
JPS6089960A (ja) 半導体集積回路装置
JPS58165369A (ja) 入力保護回路
JPH09298277A (ja) 半導体装置
JP3211871B2 (ja) 入出力保護回路
JP2557984B2 (ja) 半導体装置の入力保護回路
JPS6223098Y2 (ja)
JP2001339044A (ja) 半導体装置の静電保護回路
JPH0587023B2 (ja)
JP2901275B2 (ja) 半導体集積回路装置
JPS6359262B2 (ja)
JPS6011469B2 (ja) 半導体集積回路装置
JPS61232657A (ja) 静電破壊防止素子
US20060076647A1 (en) Semiconductor component with a bipolar lateral power transistor
JPS60103658A (ja) 半導体集積回路
JPS5879749A (ja) 半導体集積回路
JPS6350870B2 (ja)