JPS6359262B2 - - Google Patents
Info
- Publication number
- JPS6359262B2 JPS6359262B2 JP54012954A JP1295479A JPS6359262B2 JP S6359262 B2 JPS6359262 B2 JP S6359262B2 JP 54012954 A JP54012954 A JP 54012954A JP 1295479 A JP1295479 A JP 1295479A JP S6359262 B2 JPS6359262 B2 JP S6359262B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- region
- emitter
- collector
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 5
- 238000000605 extraction Methods 0.000 claims 3
- 230000015556 catabolic process Effects 0.000 description 11
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005513 bias potential Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置にかかり、とくに逆耐圧が
高く、信頼性のよいラテラルPNPダイオードを
有し、かつこのラテラルPNPトランジスタがエ
ミツタに低い電位、コレクタに高い電位のバイア
ス状態のとき高耐圧で高信頼性となる半導体装置
に関する。
高く、信頼性のよいラテラルPNPダイオードを
有し、かつこのラテラルPNPトランジスタがエ
ミツタに低い電位、コレクタに高い電位のバイア
ス状態のとき高耐圧で高信頼性となる半導体装置
に関する。
リニヤIC内に数十Ｖ以上の逆耐圧を有し、数
mAの順方向電流での電圧降下が数百mVである
ようなダイオードを形成しなければならないとき
に、普通ラテラルPNPトランジスタのベースと
コレクタを短絡した電極をカソード電極としエミ
ツタの電極をアノード電極としてダイオードが形
成される。
mAの順方向電流での電圧降下が数百mVである
ようなダイオードを形成しなければならないとき
に、普通ラテラルPNPトランジスタのベースと
コレクタを短絡した電極をカソード電極としエミ
ツタの電極をアノード電極としてダイオードが形
成される。
このような半導体装置の従来構造の第１図で示
す。第１図のａは平面図であり、ｂはその断面図
である。一導電型半導体基板１に逆導電型埋込層
２を選択形成した後、逆導電型エピタキシヤル層
３を形成する。次に一導電型絶縁分離領域４を拡
散、酸化の工程を経て形成され、前述の逆導電型
エピタキシヤル層３にいずれも一導電型のエミツ
タ領域５とコレクタ領域６とが同じく拡散、酸化
工程を行い同時に形成される。次に高濃度逆導電
型ベース領域７を形成する。そして最後に絶縁膜
８の一部を開け金属電極９と１０が形成される。
ここで注意すべきことは、前記構造のダイオード
の逆耐圧は一導電型エミツタ領域５と一導電型コ
レクタ領域６間のベース幅が十分大きいとき、ほ
ぼ一導電型エミツタ領域５と一導電型ベース領域
６のＰ−Ｎ接合の逆耐圧で決まり、数Ω・cmの比
抵抗のエピタキシヤルで、その逆耐圧が50V以上
あることである。
す。第１図のａは平面図であり、ｂはその断面図
である。一導電型半導体基板１に逆導電型埋込層
２を選択形成した後、逆導電型エピタキシヤル層
３を形成する。次に一導電型絶縁分離領域４を拡
散、酸化の工程を経て形成され、前述の逆導電型
エピタキシヤル層３にいずれも一導電型のエミツ
タ領域５とコレクタ領域６とが同じく拡散、酸化
工程を行い同時に形成される。次に高濃度逆導電
型ベース領域７を形成する。そして最後に絶縁膜
８の一部を開け金属電極９と１０が形成される。
ここで注意すべきことは、前記構造のダイオード
の逆耐圧は一導電型エミツタ領域５と一導電型コ
レクタ領域６間のベース幅が十分大きいとき、ほ
ぼ一導電型エミツタ領域５と一導電型ベース領域
６のＰ−Ｎ接合の逆耐圧で決まり、数Ω・cmの比
抵抗のエピタキシヤルで、その逆耐圧が50V以上
あることである。
近年製造装置、製造環境等の改善が著しく、同
じ製造工程を用いても絶縁酸化膜中の固体電荷
（以下QSSと略す）量の低下により、しきい値電圧
（以下VTと略す）が低下している。ただしこの
QSSの低下は信頼性上、リニヤICのノイズ、ドリ
フトなどの電気特性上有利なことであるが、VT
の低下を招くことになる。従つてVTが従来構造
のダイオードのＰ−Ｎ接合で決まる逆耐圧値より
も低い場合が生じる。そのときダイオードの逆耐
圧はほぼVTで決まる。このVTの値でダイオード
の逆耐圧が決まることはVTの値の不安定さから
ダイオードの歩留りを低くするばかりでなく、
VTの値の低さから設計要求を満足できない場合
がある。これは従来構造の重大な欠点である。従
来構造のダイオードの逆耐圧がほぼVTの値で決
まる理由を以下に示す。第１図の従来構造のダイ
オードが逆バイアス状態での電気的等価回路を第
３図のａで示す。これはエンハンスメント形のＰ
チヤンネル型MOSトランジスタ構造と同じもの
である。第３図で９′はアノード電極を示し、１
０′はカソード電極を示し、第１図の９および１
０にそれぞれ対応している。つまりダイオードが
逆バイアス状態になつているとき、カソード電極
１０′が高い電位で、アノード電極９′が低い電位
になり、一導電型エミツタ領域５と一導電型のコ
レクタ領域６間上の電極のアノード電極が寄生ゲ
ートとしても働くためにダイオードの逆耐圧は
VTで決まることになる。
じ製造工程を用いても絶縁酸化膜中の固体電荷
（以下QSSと略す）量の低下により、しきい値電圧
（以下VTと略す）が低下している。ただしこの
QSSの低下は信頼性上、リニヤICのノイズ、ドリ
フトなどの電気特性上有利なことであるが、VT
の低下を招くことになる。従つてVTが従来構造
のダイオードのＰ−Ｎ接合で決まる逆耐圧値より
も低い場合が生じる。そのときダイオードの逆耐
圧はほぼVTで決まる。このVTの値でダイオード
の逆耐圧が決まることはVTの値の不安定さから
ダイオードの歩留りを低くするばかりでなく、
VTの値の低さから設計要求を満足できない場合
がある。これは従来構造の重大な欠点である。従
来構造のダイオードの逆耐圧がほぼVTの値で決
まる理由を以下に示す。第１図の従来構造のダイ
オードが逆バイアス状態での電気的等価回路を第
３図のａで示す。これはエンハンスメント形のＰ
チヤンネル型MOSトランジスタ構造と同じもの
である。第３図で９′はアノード電極を示し、１
０′はカソード電極を示し、第１図の９および１
０にそれぞれ対応している。つまりダイオードが
逆バイアス状態になつているとき、カソード電極
１０′が高い電位で、アノード電極９′が低い電位
になり、一導電型エミツタ領域５と一導電型のコ
レクタ領域６間上の電極のアノード電極が寄生ゲ
ートとしても働くためにダイオードの逆耐圧は
VTで決まることになる。
本発明の目的は以上の点を考えて、ベース・コ
レクタ短絡PNPダイオードの逆耐圧がVTによら
ないＰ−Ｎ接合による高逆耐圧で、かつ高信頼性
のものを提供することにある。
レクタ短絡PNPダイオードの逆耐圧がVTによら
ないＰ−Ｎ接合による高逆耐圧で、かつ高信頼性
のものを提供することにある。
本発明は一導電型基板上に逆導電型エピタキシ
ヤル層を形成し、該エピタキシヤル層に一導電型
絶縁分離領域を形成し、該一導電型基板と該エピ
タキシヤル層間に逆導電型埋込層を形成し、該エ
ピタキシヤル層に形成された一導電型のエミツタ
領域と該エミツタ領域の電極配線直下を除いて該
エミツタをとり囲むがごとくに形成されたコレク
タ層を具備し、該コレクタ領域が高濃度の逆導電
型ベース領域で囲まれ、該エミツタ領域、該コレ
クタ領域それぞれの電極の少なくとも一部が間隙
をもつて該エミツタ領域とコレクタ領域間の該エ
ピタキシヤル層からなるベース領域上まで延在し
ている事を特徴とする半導体装置である。
ヤル層を形成し、該エピタキシヤル層に一導電型
絶縁分離領域を形成し、該一導電型基板と該エピ
タキシヤル層間に逆導電型埋込層を形成し、該エ
ピタキシヤル層に形成された一導電型のエミツタ
領域と該エミツタ領域の電極配線直下を除いて該
エミツタをとり囲むがごとくに形成されたコレク
タ層を具備し、該コレクタ領域が高濃度の逆導電
型ベース領域で囲まれ、該エミツタ領域、該コレ
クタ領域それぞれの電極の少なくとも一部が間隙
をもつて該エミツタ領域とコレクタ領域間の該エ
ピタキシヤル層からなるベース領域上まで延在し
ている事を特徴とする半導体装置である。
本発明を図を用いて詳細に説明する。第２図が
本発明を適用された一例である。第２図のａは平
面図であり、ｂはX′−Y′の断面図、ｃはX″−
Y″の断面図であり、１から１０までの名称は第
１図のものと同じである。製造工程は従来のもの
と同じで、第１図の従来構造と異なる点は次の三
点である。
本発明を適用された一例である。第２図のａは平
面図であり、ｂはX′−Y′の断面図、ｃはX″−
Y″の断面図であり、１から１０までの名称は第
１図のものと同じである。製造工程は従来のもの
と同じで、第１図の従来構造と異なる点は次の三
点である。
コレクタ領域を高濃度逆導電型ベース領域７
で囲むこと。
で囲むこと。
アノード電極９の直下に一導電型コレクタ領
域６がないこと。
域６がないこと。
アノード電極９とカソード電極１０が一導電
型エミツタ領域５と一導電型コレクタ領域６間
の逆導電型エピタキシヤル層３上に接続される
ことなく存在すること。
型エミツタ領域５と一導電型コレクタ領域６間
の逆導電型エピタキシヤル層３上に接続される
ことなく存在すること。
にする理由は、VTの低下により一導電型エ
ミツタ領域５または一導電型コレクタ領域６と一
導電型絶縁分離層４間で寄生MOS効果が生じ、
その間でのリーク電流を防ぐものである。にす
る理由はアノード電極９が一導電型エミツタ領域
５と一導電型コレクタ領域６間の絶縁酸化膜８上
で寄生ゲートとして働くのを防ぐもの。にする
理由はダイオードに逆バイアスが加わつていると
き、電気的等価回路が第３図のｂで寄生ゲートが
カソード電極１０″に接続されて寄生MOS効果を
働らかないようにしている。一方アノード電極９
が逆導電型エピタキシヤル層３上にせり出してい
るのは、ダイオードが順方向バイアス時、一導電
型エミツタ領域５の近傍での電荷の状態を安定さ
せるもの。
ミツタ領域５または一導電型コレクタ領域６と一
導電型絶縁分離層４間で寄生MOS効果が生じ、
その間でのリーク電流を防ぐものである。にす
る理由はアノード電極９が一導電型エミツタ領域
５と一導電型コレクタ領域６間の絶縁酸化膜８上
で寄生ゲートとして働くのを防ぐもの。にする
理由はダイオードに逆バイアスが加わつていると
き、電気的等価回路が第３図のｂで寄生ゲートが
カソード電極１０″に接続されて寄生MOS効果を
働らかないようにしている。一方アノード電極９
が逆導電型エピタキシヤル層３上にせり出してい
るのは、ダイオードが順方向バイアス時、一導電
型エミツタ領域５の近傍での電荷の状態を安定さ
せるもの。
以上の三点の構造にすることによりダイオード
が高逆耐圧で高信頼性のものを得るばかりでな
く、製造工程を変えることなしにマスクパターン
のみ変えるだけで簡単に製造することができる大
きな利点がある。
が高逆耐圧で高信頼性のものを得るばかりでな
く、製造工程を変えることなしにマスクパターン
のみ変えるだけで簡単に製造することができる大
きな利点がある。
本実施例では一導電型コレクタ領域６と高濃度
逆導電型ベース領域７が相接しているがこれを離
してそれぞれのコンタクトを開けて電極で短絡し
たラテイラルPNPダイオードにも本発明を適応
させることは言うまでもない。また、前述の実施
例で示したラテイラルPNPダイオードの逆バイ
アス状態とラテイラルPNPトランジスタがエミ
ツタに低い電位でコレクタが高い電位のバイアス
状態になるとき同じ現象が生じる。従つて本発明
をラテイラルPNPトランジスタに十分適応され
るものである。
逆導電型ベース領域７が相接しているがこれを離
してそれぞれのコンタクトを開けて電極で短絡し
たラテイラルPNPダイオードにも本発明を適応
させることは言うまでもない。また、前述の実施
例で示したラテイラルPNPダイオードの逆バイ
アス状態とラテイラルPNPトランジスタがエミ
ツタに低い電位でコレクタが高い電位のバイアス
状態になるとき同じ現象が生じる。従つて本発明
をラテイラルPNPトランジスタに十分適応され
るものである。
第１図ａは従来構造を示す平面図であり、第１
図ｂは第１図ａのＸ−Ｙ部の断面図である。第２
図ａは本発明の一実施例の平面図であり、第２図
ｂおよび第２図ｃはそれぞれ第２図ａのX′−
Y′およびX″−Y″部の断面図である。第３図ａお
よび第３図ｂはそれぞれ従来技術および本発明の
場合においてダイオードが逆バイアスの電位のと
きの寄生MOS効果を電気的等価回路で示した図
である。 尚、図において、１……一導電型基板、２……
逆導電型埋込層、３……逆導電型エピタキシヤル
層、４……一導電型絶縁分離領域、５……一導電
型エミツタ領域でダイオードのアノード、６……
一導電型コレクタ領域でカソードの一部、７……
高濃度逆導電型ベース領域でカソードの一部、８
……絶縁膜、９……金属電極でアノード電極、１
０……金属電極でカソード電極、９′……第１図
の９に対応するもの、９″……第２図の９に対応
するもの、１０′……第１図の１０に対応するも
の、１０″……第２図の１０に対応するものであ
る。
図ｂは第１図ａのＸ−Ｙ部の断面図である。第２
図ａは本発明の一実施例の平面図であり、第２図
ｂおよび第２図ｃはそれぞれ第２図ａのX′−
Y′およびX″−Y″部の断面図である。第３図ａお
よび第３図ｂはそれぞれ従来技術および本発明の
場合においてダイオードが逆バイアスの電位のと
きの寄生MOS効果を電気的等価回路で示した図
である。 尚、図において、１……一導電型基板、２……
逆導電型埋込層、３……逆導電型エピタキシヤル
層、４……一導電型絶縁分離領域、５……一導電
型エミツタ領域でダイオードのアノード、６……
一導電型コレクタ領域でカソードの一部、７……
高濃度逆導電型ベース領域でカソードの一部、８
……絶縁膜、９……金属電極でアノード電極、１
０……金属電極でカソード電極、９′……第１図
の９に対応するもの、９″……第２図の９に対応
するもの、１０′……第１図の１０に対応するも
の、１０″……第２図の１０に対応するものであ
る。
Claims (1)
- １ 一導電型基板上に形成された逆導電型エピタ
キシヤル層に設けられた一導電型のエミツタ領域
と、該エミツタ領域のエミツタ電極配線直下を除
いて前記エミツタ領域を取り囲むごとく設けられ
た一導電型のコレクタ領域と、該一導電型のコレ
クタ領域を取り囲んで設けられた前記エピタキシ
ヤル層より高濃度の逆導電型のベース領域とを有
し、エミツタ電極配線は前記コレクタ領域と交差
しないように引き出され、前記エミツタ領域の引
出し電極の少なくとも一部および前記コレクタ領
域の引出し電極の少なくとも一部が両引出し電極
間に間隙をもつた状態で前記エミツタ領域と前記
コレクタ領域間の前記エピタキシヤル層からなる
ベース領域上に絶縁膜を介して延在されているこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1295479A JPS55105359A (en) | 1979-02-07 | 1979-02-07 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1295479A JPS55105359A (en) | 1979-02-07 | 1979-02-07 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55105359A JPS55105359A (en) | 1980-08-12 |
| JPS6359262B2 true JPS6359262B2 (ja) | 1988-11-18 |
Family
ID=11819659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1295479A Granted JPS55105359A (en) | 1979-02-07 | 1979-02-07 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55105359A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01180061U (ja) * | 1988-06-11 | 1989-12-25 | ||
| JPH03288067A (ja) * | 1990-04-04 | 1991-12-18 | Ketsuto & Ketsuto:Kk | 金属ガスケット |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2665820B2 (ja) * | 1990-05-16 | 1997-10-22 | 三菱電機株式会社 | ラテラルトランジスタ |
| JP2663751B2 (ja) * | 1991-07-08 | 1997-10-15 | 日本電気株式会社 | 半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51140490A (en) * | 1975-05-30 | 1976-12-03 | Hitachi Ltd | Lateral transistor |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5439981Y2 (ja) * | 1976-04-02 | 1979-11-26 |
-
1979
- 1979-02-07 JP JP1295479A patent/JPS55105359A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51140490A (en) * | 1975-05-30 | 1976-12-03 | Hitachi Ltd | Lateral transistor |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01180061U (ja) * | 1988-06-11 | 1989-12-25 | ||
| JPH03288067A (ja) * | 1990-04-04 | 1991-12-18 | Ketsuto & Ketsuto:Kk | 金属ガスケット |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55105359A (en) | 1980-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4117507A (en) | Diode formed in integrated-circuit structure | |
| KR100208632B1 (ko) | 반도체 집적 회로 및 그 제조 방법 | |
| US3979766A (en) | Semiconductor device | |
| JPS6359262B2 (ja) | ||
| KR100867572B1 (ko) | 고전압 섬 영역 내에 바이폴라 트랜지스터가 내장된고전압 집적 회로 | |
| JP2825038B2 (ja) | 半導体装置 | |
| JP2004207702A (ja) | パワートランジスタおよびそれを用いた半導体集積回路 | |
| US5880501A (en) | Semiconductor integrated circuit and manufacturing method of the same | |
| JPH02283070A (ja) | 入力保護回路を備えた半導体集積回路装置 | |
| JP3217552B2 (ja) | 横型高耐圧半導体素子 | |
| JP2508826B2 (ja) | 半導体装置 | |
| JPH055373B2 (ja) | ||
| JPS58182861A (ja) | 半導体装置 | |
| JPS61174672A (ja) | 縦型ｍｏｓトランジスタ | |
| JPH02214164A (ja) | 入力保護回路を備えたｍｏｓｆｅｔ | |
| JPS61208260A (ja) | 半導体装置 | |
| JPH0432754Y2 (ja) | ||
| JPH079385Y2 (ja) | 半導体集積回路装置 | |
| JP2546179B2 (ja) | 半導体装置 | |
| JP2629434B2 (ja) | アノードショート伝導度変調型ｍｉｓｆｅｔを備えた半導体装置 | |
| JPS6223466B2 (ja) | ||
| JPS61182251A (ja) | 半導体装置 | |
| JPH0474478A (ja) | ダイオード | |
| JPS628571A (ja) | 半導体装置 | |
| JPS6231502B2 (ja) |