JPH079385Y2 - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH079385Y2
JPH079385Y2 JP1985111365U JP11136585U JPH079385Y2 JP H079385 Y2 JPH079385 Y2 JP H079385Y2 JP 1985111365 U JP1985111365 U JP 1985111365U JP 11136585 U JP11136585 U JP 11136585U JP H079385 Y2 JPH079385 Y2 JP H079385Y2
Authority
JP
Japan
Prior art keywords
region
type
channel stopper
layer
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1985111365U
Other languages
English (en)
Other versions
JPS6219757U (ja
Inventor
邦夫 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP1985111365U priority Critical patent/JPH079385Y2/ja
Publication of JPS6219757U publication Critical patent/JPS6219757U/ja
Application granted granted Critical
Publication of JPH079385Y2 publication Critical patent/JPH079385Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【考案の詳細な説明】 (イ)産業上の利用分野 本考案はチャンネルストッパーを具備した半導体集積回
路に関し、詳しくはその高耐圧化に関する。
(ロ)従来の技術 従来、チャンネルストッパーを具備した半導体集積回路
装置としては、例えば特開昭59-181667号公報に記載さ
れているものがある。
第4図及び第5図において、(1)はP型半導体基板、
(2)はN-型エピタキシャル層、(3)はN+型埋込層、
(4)はP+型分離領域、(5)はエピタキシャル層
(2)を分離した島領域、(6)及び(7)はNPN型の
トランジスタを構成するP型ベース領域及びN+型エミッ
タ領域、(8)はエピタキシャル層(2)を被覆する絶
縁膜、(9)はベース領域(6)を囲むように設けた環
状のN+型チャンネルストッパー領域、(10)、(11)及
び(12)はベース、エミッタ及びネャンネルストッパー
領域(9)をコレクタコンタクトとして導出されたベー
ス電極、エミッタ電極及びコレクタ電極、(13)、(1
4)及び(15)は各々の電極から酸化膜(8)上を延在
する配線層である。チャンネルストッパー領域(9)は
島領域(5)とベース配線層(13)もしくは島領域
(5)とエミッタ配線層(14)との電位差により生じる
P-型反転層(16)を防止し、ベース領域(6)と分離領
域(4)とが電気的に接続されるのを防ぐ目的で設けら
れたものである。
(ハ)考案が解決しようとする問題点 しかしながら、従来のものではコレクターベース耐圧(V
CBO)が島領域(5)表面に生じた反転層(16)とチャン
ネルストッパー領域(9)とのP-−N+接合により決まっ
てしまい、耐圧を向上できないという欠点があった。
(ニ)問題点を解決するための手段 本考案は斯上した欠点に鑑みてなされ、耐圧(VCBO)を向
上した半導体集積回路装置を得ることを目的とし、チャ
ンネルストッパーは島領域(5)表面に形成したN+型の
第1の領域(20)と、第1の領域(20)の両側面に設け
たN-型の第2の領域(21)から成ることを特徴とする。
(ホ)作用 本考案によれば、耐圧(VCBO)を決めるのは反転層(16)
と第2の領域(21)とのP-−N-接合になるので、より空
乏層が広がりやすい構造になり、耐圧が向上する。
(ヘ)実施例 以下本考案を図面を参照しながら詳細に説明する。
第1図及び第2図は本考案の第1の実施例を示し、P型
半導体基板(1)上に形成したN-型エピタキシャル層
(2)と、基板(1)上に形成したN+型埋込層(3)
と、この埋込層(3)を囲むようにエピタキシャル層
(2)を貫通したP+型分離領域(4)により電気的に絶
縁された島領域(5)と、島領域(5)表面に形成した
P型ベース領域(6)と、ベース領域(6)表面に形成
したN+型エミッタ領域(7)と、エピタキシャル層
(2)を被覆する絶縁膜(8)と、ベース領域(6)を
囲むように環状に形成したN+型の第1の領域(20)と、
第1の領域(20)の両側面に設けたN-型の第2の領域
(21)と、酸化膜(8)に設けたコンタクトホールを介
して各領域とオーミックコンタクトするベース電極(1
0)、エミッタ電極(11)及びコレクタ電極(12)と、
各電極から酸化膜(8)上を延在するベース配線層(1
3)、エミッタ配線層(14)及びコレクタ配線層(15)
とで構成されている。コレクタ配線層(15)には電源電
位VCCが、エミッタ配線層(14)には接地電位(GND)が
印加されており、VCCが十分高ければその電位差により
エミッタ配線層(14)直下の島領域(5)表面に少数キ
ャリアである正孔が誘起されてP-型の反転層(16)が生
じている。ベース配線層(13)直下においても、ベース
の電位はエミッタより多少高いだけなので反転層(16)
が生じる。
本考案の最も特徴とする点は、N+型の第1の領域(20)
とその両側面に設けたN-型の第2の領域(21)とでチャ
ンネルストッパー(9)を構成した点にある。第2の領域
(21)は例えばイオン注入法により形成し、少なくとも
反転層(16)より深く、その不純物濃度は少なくともエ
ピタキシャル層(2)より高く第1の領域(20)より低
いものとする。この構造によれば、高濃度の第1の領域
(20)が反転層(16)を防止し、第2の領域(21)が耐
圧を向上させる。つまり、耐圧を決める接合は反転層
(16)と第2の領域(21)とのP-−N-接合になるので、
空乏層が広がりやすくなり、耐圧が増すのである。この
時VCCが十分に高ければ第2の領域(21)表面において
も反転層が生じるが、この反転層は極く僅かでありしか
も第2の領域(21)と反転層(16)との接合によるエネ
ルギー損失があるので、耐圧を低下させるには至らな
い。
次に本考案の第2の実施例を説明する。第3図におい
て、(5)は島領域、(30)(31)はP型抵抗領域、
(32)(33)(34)は配線層である。ここで配線層(3
2)(33)は接地電位(GND)等の低い電位(L)、配線
層(34)はVCC等の高い電位(H)であり、少なくとも
低い電位の配線層(32)(33)直下に本考案によるチャ
ンネルストッパー(9)を設けて抵抗領域(30)(31)と
分離領域とが電気的に接続されるのを防いでいる。尚、
第1の実施例のように、チャンネルストッパー(9)は必
ずしも環状である必要はない。
(ト)考案の効果 以上説明した如く、本考案によれば第1の領域(20)の
両側面に第2の領域(21)を設けたので、耐圧(VCBO)は
反転層(16)と第2の領域(21)とのP-−N-接合により
決まるので、耐圧が向上するという利点を有する。
【図面の簡単な説明】
第1図乃至第3図はそれぞれ本考案を説明するための平
面図、断面図及び平面図、第4図及び第5図はそれぞれ
従来例を説明するための平面図、断面図である。 主な図番の説明 (1)は半導体基板、(6)はベース領域、(8)は酸
化膜、(9)はチャンネルストッパー、(14)はエミッタ
配線層、(16)は反転層、(20)は第1の領域、(21)
は第2の領域である。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 27/08 331 A 8934−4M 27/082 (56)参考文献 特開 昭52−34671(JP,A) 特開 昭57−155769(JP,A) 特開 昭51−64876(JP,A) 特開 昭53−23581(JP,A) 特開 昭58−135666(JP,A) 実開 昭52−43858(JP,U)

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】P型の半導体基板上のN-型のエピタキシャ
    ル層を貫通してなるP+型の分離領域に囲まれた島領域
    と、 この島領域に形成されたNPNトランジスタの一構成であ
    るベース領域または拡散抵抗となるP型の拡散領域と、 前記エピタキシャル層を被覆する絶縁膜と、 この絶縁膜上に設けられ、少なくとも前記P型の拡散領
    域を介して前記島領域の外へ延在された配線層と、 前記島領域上の配線層の延在方向を横切るように設けら
    れたチャンネルストッパーとを備え、 このチャンネルストッパは、前記配線に印加される電圧
    によっても反転しない不純物濃度を有するN+型の第1の
    領域と、 前記N+第1の領域の両側部に隣接して設けられ且つ前記
    配線の電圧によっては反転し得る不純物濃度を有するN-
    型の第2の領域とから成り、 このチャンネルストッパと前記P型の拡散領域とは離間
    されて設けられていることを特徴とした半導体集積回路
    装置。
JP1985111365U 1985-07-19 1985-07-19 半導体集積回路装置 Expired - Lifetime JPH079385Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1985111365U JPH079385Y2 (ja) 1985-07-19 1985-07-19 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1985111365U JPH079385Y2 (ja) 1985-07-19 1985-07-19 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPS6219757U JPS6219757U (ja) 1987-02-05
JPH079385Y2 true JPH079385Y2 (ja) 1995-03-06

Family

ID=30991221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1985111365U Expired - Lifetime JPH079385Y2 (ja) 1985-07-19 1985-07-19 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH079385Y2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5947471B2 (ja) * 1974-12-03 1984-11-19 日本電気株式会社 絶縁ゲ−ト型電界効果半導体装置の製造方法
JPS5234671A (en) * 1975-07-31 1977-03-16 Matsushita Electronics Corp Semiconductor integrated circuit
JPS54148486A (en) * 1978-05-15 1979-11-20 Hitachi Ltd Semiconductor device
JPS57155769A (en) * 1981-03-20 1982-09-25 Fujitsu Ltd Manufacture of semiconductor device
JPS5923560A (ja) * 1982-07-29 1984-02-07 Matsushita Electronics Corp スイツチ素子

Also Published As

Publication number Publication date
JPS6219757U (ja) 1987-02-05

Similar Documents

Publication Publication Date Title
US6570229B1 (en) Semiconductor device
GB2103877A (en) Gate protection for insulated gate semiconductor devices
KR100208632B1 (ko) 반도체 집적 회로 및 그 제조 방법
JPH0817233B2 (ja) 絶縁ゲート型バイポーラトランジスタ
JPH0441500B2 (ja)
US6563169B1 (en) Semiconductor device with high withstand voltage and a drain layer having a highly conductive region connectable to a diffused source layer by an inverted layer
JPH079385Y2 (ja) 半導体集積回路装置
JP3297087B2 (ja) 高耐圧半導体装置
JPH06151728A (ja) 半導体集積回路装置
JPS6239547B2 (ja)
JP3217552B2 (ja) 横型高耐圧半導体素子
JP3193368B2 (ja) 集積回路の入力端保護回路
JPH0432754Y2 (ja)
JPS6359262B2 (ja)
JP3149913B2 (ja) トランジスタの製造方法
JPH0766392A (ja) 電界効果トランジスタ
KR890004974B1 (ko) 트랜지스터
JP2676958B2 (ja) 縦型電界効果トランジスタ
KR900008818B1 (ko) 쌍극성 집적회로소자 제조방법
JPH0629466A (ja) 半導体集積回路
JPH0222545B2 (ja)
JPH0834244B2 (ja) 半導体集積回路装置
JPH0312782B2 (ja)
JPH05121418A (ja) 半導体装置
JPH0474478A (ja) ダイオード