JPS5923560A - スイツチ素子 - Google Patents
スイツチ素子Info
- Publication number
- JPS5923560A JPS5923560A JP13349482A JP13349482A JPS5923560A JP S5923560 A JPS5923560 A JP S5923560A JP 13349482 A JP13349482 A JP 13349482A JP 13349482 A JP13349482 A JP 13349482A JP S5923560 A JPS5923560 A JP S5923560A
- Authority
- JP
- Japan
- Prior art keywords
- region
- collector
- type
- layer
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000926 separation method Methods 0.000 claims description 3
- 229920006395 saturated elastomer Polymers 0.000 abstract description 2
- 230000007423 decrease Effects 0.000 abstract 1
- 239000000758 substrate Substances 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、アナログ信号処理用スイッチ素子、特に半導
体集積回路化に好適なスイッチ素子に関する。
体集積回路化に好適なスイッチ素子に関する。
従来例の構成とその問題点
半導体集積回路における従来のアナログスイッチ素子は
第１図に示すように普通のトランジスタとほとんど同じ
に構成されておシ、またこれを用いたアナログスイッチ
回路の一実施例を第３図に示す第１図の構造は、Ｐ型基
盤領域１にＮ型のコレクタ領域２をつくり、このコレク
タ領域２０両側部をＰ型分離領域３，４で画定し、さら
に、このコレクタ領域２内にＰ型ベース領域６およびＮ
型エミッタ領域６を形成トたものである。また、コレク
タ領域６はその電極構造として、埋め込みＮ＋型領領域
７、表面側の絶縁層８の直下に高導電度層９．１−０を
形成し、これらに対して、電極結合がなされている。そ
して、外部電極はエミッタ領域６にエミッタ電極１１、
コレクタ領域２にコレクタを極１２＋１３、ベース領域
５にベース電極１４．１５をそれぞれ設けている。
第１図に示すように普通のトランジスタとほとんど同じ
に構成されておシ、またこれを用いたアナログスイッチ
回路の一実施例を第３図に示す第１図の構造は、Ｐ型基
盤領域１にＮ型のコレクタ領域２をつくり、このコレク
タ領域２０両側部をＰ型分離領域３，４で画定し、さら
に、このコレクタ領域２内にＰ型ベース領域６およびＮ
型エミッタ領域６を形成トたものである。また、コレク
タ領域６はその電極構造として、埋め込みＮ＋型領領域
７、表面側の絶縁層８の直下に高導電度層９．１−０を
形成し、これらに対して、電極結合がなされている。そ
して、外部電極はエミッタ領域６にエミッタ電極１１、
コレクタ領域２にコレクタを極１２＋１３、ベース領域
５にベース電極１４．１５をそれぞれ設けている。
第１図示のトランジスタ構造は、これをアナログスイッ
チ素子として用いることができる。
チ素子として用いることができる。
第２図に示す定電流源２３によりトランジスタ２６を飽
和させ、アナログスイッチとして使用し、信号源２１の
信号がすべて接地点に流れ込み端子２４の出力電圧が、
前記トランジスタ２６のコレクターエミッタ間飽和電圧
”ＣＥ（ＳＡＴ）となるように動作するが、このｖＣＥ
（ＳＡＴ）が小さいほど出力電圧はＯｖに近づき、良い
アナログスイッチ素子と言える。
和させ、アナログスイッチとして使用し、信号源２１の
信号がすべて接地点に流れ込み端子２４の出力電圧が、
前記トランジスタ２６のコレクターエミッタ間飽和電圧
”ＣＥ（ＳＡＴ）となるように動作するが、このｖＣＥ
（ＳＡＴ）が小さいほど出力電圧はＯｖに近づき、良い
アナログスイッチ素子と言える。
しかしながら、従来の普通のトランジスタを用いたアナ
ログスイッチ回路では、十分に小さいｖＣＥ（ＳＡＴ）
を得ることができず、スイッチＯＮ時のＤＣオフセント
によるショック音の発生等があシネ都合があった。
ログスイッチ回路では、十分に小さいｖＣＥ（ＳＡＴ）
を得ることができず、スイッチＯＮ時のＤＣオフセント
によるショック音の発生等があシネ都合があった。
一般にｖＣＥ（ＳＡＴ）はエバースモルの式より導出さ
れ ＋ｒｏＩＣ＋ｒｏ工Ｅ・・川・（１） で示される。ここで、ｋ：ボルッマン定数、 Ｔ ：絶
対温度、ｑ：電子電荷、ａｙ：Ｉ１１万同短絡電流増幅
率、ａＲ：逆方向短絡電流増幅率、ＩＣ：コレクタ電流
、工Ｅ：エミッタ電流、ＩＢ：ベース電流、ｒｃ：コレ
クタ直列抵抗、ｒｏ：エミッタ直列抵抗である。
れ ＋ｒｏＩＣ＋ｒｏ工Ｅ・・川・（１） で示される。ここで、ｋ：ボルッマン定数、 Ｔ ：絶
対温度、ｑ：電子電荷、ａｙ：Ｉ１１万同短絡電流増幅
率、ａＲ：逆方向短絡電流増幅率、ＩＣ：コレクタ電流
、工Ｅ：エミッタ電流、ＩＢ：ベース電流、ｒｃ：コレ
クタ直列抵抗、ｒｏ：エミッタ直列抵抗である。
発明の目的
本発明の目的は、とのｖＣＥ（ＳＡＴ）を小さくするた
めに、（ＺＲを大きくし、ｒ、を小さくしたスイッチ素
子とその使用方法を提供することである。
めに、（ＺＲを大きくし、ｒ、を小さくしたスイッチ素
子とその使用方法を提供することである。
発明の構成
本発明は、所定導電型の基盤領域に接し、これとＰＮ接
合の分離領域で囲まれた反対導電型の第１領域の中に前
記基盤領域と同導電型の第２領域および前記第２領域の
中に反対導電型の第３領域をそれぞれ有するとともに、
前記基盤領域と前記第１領域と隣接して、前記第１領域
と同導電型の高導電度層を有し、かつ、前記第１領域の
表面側全面に同導電型の高導電度層をそなえた構造のス
イッチ素子を提供するものである。これによれば、第１
領域をエミッタ、第２領域をベース、第３領域をコレク
タとする。いわゆる、逆トランジスタとして用いること
により、同トランジスタのコレクターエミッタ間飽和電
圧ｖＣＥ（ＳＡＴ）を低くすることができ、アナログス
イッチ素子として用いるとき、そのスイッチオン時の雑
音特性の軽減に寄与することができる。
合の分離領域で囲まれた反対導電型の第１領域の中に前
記基盤領域と同導電型の第２領域および前記第２領域の
中に反対導電型の第３領域をそれぞれ有するとともに、
前記基盤領域と前記第１領域と隣接して、前記第１領域
と同導電型の高導電度層を有し、かつ、前記第１領域の
表面側全面に同導電型の高導電度層をそなえた構造のス
イッチ素子を提供するものである。これによれば、第１
領域をエミッタ、第２領域をベース、第３領域をコレク
タとする。いわゆる、逆トランジスタとして用いること
により、同トランジスタのコレクターエミッタ間飽和電
圧ｖＣＥ（ＳＡＴ）を低くすることができ、アナログス
イッチ素子として用いるとき、そのスイッチオン時の雑
音特性の軽減に寄与することができる。
実施例の説明
第３図に本発明のスイッチ素子の概要断面図を示す。第
３図の装置は、第１図示の装置と対比して明らかなよう
に、コレクタ領域２の表面側の高導電度層１６．１７を
その表面全域に拡大したものである。コレクタ領域２の
表面のＮ＋型層１６゜１７を広域に設けたことにより、
コレクタ領域２の電流径路がＮ＋型層１６．１７に沿っ
て表面に集中する。このため、前述の（１）式における
陥。
３図の装置は、第１図示の装置と対比して明らかなよう
に、コレクタ領域２の表面側の高導電度層１６．１７を
その表面全域に拡大したものである。コレクタ領域２の
表面のＮ＋型層１６゜１７を広域に設けたことにより、
コレクタ領域２の電流径路がＮ＋型層１６．１７に沿っ
て表面に集中する。このため、前述の（１）式における
陥。
すなわちコレクタ直列抵抗が低減され、したがって、コ
レクタ・エミッタ間飽和電圧ｖＣＥ（ＳＡＴ）を小さく
することができる。
レクタ・エミッタ間飽和電圧ｖＣＥ（ＳＡＴ）を小さく
することができる。
第４図は、第３図示のトランジスタ構造装置をり、この
トランジスタ２７のエミッタ電極側を出力電圧端子２４
の側に、同コレクタ電極側を接地点にそれぞれ接続した
ものである。すなわち、第３図示のトランジスタを、第
４図示の回路構成にすれば、前述の（１）式におけるａ
Ｒを大きな値にすることができ、ｖＣＥ（ＳＡＴ）を一
段と小さくすることができる。
トランジスタ２７のエミッタ電極側を出力電圧端子２４
の側に、同コレクタ電極側を接地点にそれぞれ接続した
ものである。すなわち、第３図示のトランジスタを、第
４図示の回路構成にすれば、前述の（１）式におけるａ
Ｒを大きな値にすることができ、ｖＣＥ（ＳＡＴ）を一
段と小さくすることができる。
発明の効果
本発明によれば、トランジスタ構造のスイッチ素子で、
コレクタ領域の表面側に広い領域にわたって高導電度層
を設けたことにより、コレクタ抵抗ｒ を実質的に小さ
くし、アナログスイッチ素子として用い÷・ときの動作
時オフセットを低減することが可能Ｃある。加えて、本
発明の装置によれば、逆トランジスタ接続を用いること
により、ｖＣＥ（ＳＡＴ）はさらに小さくなり、アナロ
グ・スイッチ素子として、低オフセツトレベルを実現す
ることができ、したがって、これを用いるアナログ・ス
イッチ回路の特性が顕著に改善される。
コレクタ領域の表面側に広い領域にわたって高導電度層
を設けたことにより、コレクタ抵抗ｒ を実質的に小さ
くし、アナログスイッチ素子として用い÷・ときの動作
時オフセットを低減することが可能Ｃある。加えて、本
発明の装置によれば、逆トランジスタ接続を用いること
により、ｖＣＥ（ＳＡＴ）はさらに小さくなり、アナロ
グ・スイッチ素子として、低オフセツトレベルを実現す
ることができ、したがって、これを用いるアナログ・ス
イッチ回路の特性が顕著に改善される。
第１図は従来技術によって、多くの半導体集積回路中に
含まれて構成される普通のトランジスタの断面図である
。
含まれて構成される普通のトランジスタの断面図である
。
第２図は従来のアナログスイッチ回路の一実施例図であ
る。第３図は本発明の実施例装置の概要断面図である。
る。第３図は本発明の実施例装置の概要断面図である。
第４図は本発明実施例装置を用いて構成したアナログス
イッチ回路の一実施例図である。
イッチ回路の一実施例図である。
１・・・・・基盤領域、２・・・・・・コレクタ領域、
３，４・・・・・・分離領域、５・・・・・・ベース領
域、６・・・・・・エミッタ領域、７・・・・・・埋め
込み領域、８・・・・・・絶縁層、９・・・・・・エミ
ッタ電極、１０，１１・・・・・・コレクタコンタクト
層、１２．１３・・・・・・コレクタ電極、１４゜１５
・・・・・・ヘース！極、１６１１７・・・・・・新コ
レクタコンタクト層、１８．１９・・・・・・エミッタ
電極、２０・・・・・・コレクタ電極、２１・・・・・
・信号源、２２・・・・・・容量、２３・・・・・・定
電流源、２４・・・・・・出力端子、２５・・・・・・
電源端子、２６・・・・・・トランジスタ、２７・・・
・・・逆方向トランジスタ。
３，４・・・・・・分離領域、５・・・・・・ベース領
域、６・・・・・・エミッタ領域、７・・・・・・埋め
込み領域、８・・・・・・絶縁層、９・・・・・・エミ
ッタ電極、１０，１１・・・・・・コレクタコンタクト
層、１２．１３・・・・・・コレクタ電極、１４゜１５
・・・・・・ヘース！極、１６１１７・・・・・・新コ
レクタコンタクト層、１８．１９・・・・・・エミッタ
電極、２０・・・・・・コレクタ電極、２１・・・・・
・信号源、２２・・・・・・容量、２３・・・・・・定
電流源、２４・・・・・・出力端子、２５・・・・・・
電源端子、２６・・・・・・トランジスタ、２７・・・
・・・逆方向トランジスタ。
代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
図 第２図
Claims (2)
- （１）所定導電型の基盤領域に接し、これとＰＮ接合の
分離領域で囲まれた反対導電型の第１領域の中に、前記
基盤領域と同導電型の第２領域、および前記第２領域の
中に反対導電型の第３領域をそれぞれ有するとともに、
前記基盤領域と前記第１領域と隣接して、前記第１領域
と同導電型の高導電度層を有し、かつ、前記第１領域の
表面側全面に同導電型の高導電度層をそなえたスイッチ
素子。 - （２）第１領域をエミッタ電極、第２領域をベース電極
、第３領域をコレクタ電極とするトランジスタ構造でな
る特許請求の範囲第１項に記載のスイッチ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13349482A JPS5923560A (ja) | 1982-07-29 | 1982-07-29 | スイツチ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13349482A JPS5923560A (ja) | 1982-07-29 | 1982-07-29 | スイツチ素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5923560A true JPS5923560A (ja) | 1984-02-07 |
Family
ID=15106076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13349482A Pending JPS5923560A (ja) | 1982-07-29 | 1982-07-29 | スイツチ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5923560A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6219757U (ja) * | 1985-07-19 | 1987-02-05 |
-
1982
- 1982-07-29 JP JP13349482A patent/JPS5923560A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6219757U (ja) * | 1985-07-19 | 1987-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3609479A (en) | Semiconductor integrated circuit having mis and bipolar transistor elements | |
| US4047220A (en) | Bipolar transistor structure having low saturation resistance | |
| JP2722453B2 (ja) | 半導体装置 | |
| US4458408A (en) | Method for making a light-activated line-operable zero-crossing switch | |
| JPS5923560A (ja) | スイツチ素子 | |
| JPS61183963A (ja) | ラテラルトランジスタを有する回路 | |
| JPH11332089A (ja) | 過電圧の保護回路 | |
| JP4838421B2 (ja) | アナログ・スイッチ | |
| JPH05243504A (ja) | 導通電力損失を最適化する集積ブリッジ・デバイス | |
| JPS6348192B2 (ja) | ||
| JPH0888290A (ja) | 半導体装置およびその使用方法 | |
| JP3412393B2 (ja) | 半導体装置 | |
| JP2713409B2 (ja) | 相補ｓｏｉ型横方向絶縁ゲート整流器 | |
| JPH09213926A (ja) | 半導体リレー | |
| JPS59143358A (ja) | 半導体薄膜抵抗素子 | |
| JPH0478162A (ja) | 集積回路用保護装置 | |
| JPS58170062A (ja) | 半導体装置 | |
| JP3128958B2 (ja) | 半導体集積回路 | |
| JPH0513768A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP3342944B2 (ja) | 横型高耐圧半導体素子 | |
| JPS5879749A (ja) | 半導体集積回路 | |
| JPH06204372A (ja) | 電力用トランジスタ | |
| JPS5989465A (ja) | タ−ンオフ能力を有するサイリスタ | |
| JPH02132854A (ja) | エミッタカップルドロジック回路 | |
| JPS6068627A (ja) | 半導体集積回路装置 |