JP3412393B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3412393B2 JP3412393B2 JP09826896A JP9826896A JP3412393B2 JP 3412393 B2 JP3412393 B2 JP 3412393B2 JP 09826896 A JP09826896 A JP 09826896A JP 9826896 A JP9826896 A JP 9826896A JP 3412393 B2 JP3412393 B2 JP 3412393B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- impurity diffusion
- electrode film
- semiconductor substrate
- active region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 70
- 239000012535 impurity Substances 0.000 claims description 107
- 238000009792 diffusion process Methods 0.000 claims description 101
- 239000000758 substrate Substances 0.000 claims description 29
- 239000000969 carrier Substances 0.000 claims description 21
- 230000001939 inductive effect Effects 0.000 claims description 9
- 239000010410 layer Substances 0.000 description 82
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 15
- 229910052782 aluminium Inorganic materials 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 238000009413 insulation Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 3
- 230000002123 temporal effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/8605—Resistors with PN junctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置、特に
不純物拡散層を用いた半導体抵抗領域を備えた半導体装
置に関するものである。
不純物拡散層を用いた半導体抵抗領域を備えた半導体装
置に関するものである。
【０００２】
【従来の技術】近年、蛍光表示管などを直接駆動するた
め、マイクロコンピュータの出力回路に高耐圧半導体装
置が搭載されるようになってきた。半導体集積回路の高
性能化が進むなかで、出力回路に用いられる高耐圧半導
体装置において、抵抗領域を備えた半導体装置に対して
さらなる高精度化への要望が高まっている。
め、マイクロコンピュータの出力回路に高耐圧半導体装
置が搭載されるようになってきた。半導体集積回路の高
性能化が進むなかで、出力回路に用いられる高耐圧半導
体装置において、抵抗領域を備えた半導体装置に対して
さらなる高精度化への要望が高まっている。
【０００３】図６（ａ）は従来の半導体装置の要部を示
す平面図、同図（ｂ）は（ａ）のＡ−Ｂ線に沿った断面
図である（例：特開平６−４５６０１号公報）。
す平面図、同図（ｂ）は（ａ）のＡ−Ｂ線に沿った断面
図である（例：特開平６−４５６０１号公報）。
【０００４】この半導体装置において、面方位（１０
０）のＮ型半導体基板１の表面に設けられた不純物拡散
層２が、抵抗体の母体となるＰ型不純物拡散層である。
半導体基板１はシリコンからなる。半導体基板１表面で
の、半導体基板１と不純物拡散層２とのＰＮ接合は、フ
ィールド酸化膜３の下に位置している。これにより、半
導体基板１と不純物拡散層２との間が−６０Ｖ程度の電
圧に耐えることができ、高耐圧化が実現された。
０）のＮ型半導体基板１の表面に設けられた不純物拡散
層２が、抵抗体の母体となるＰ型不純物拡散層である。
半導体基板１はシリコンからなる。半導体基板１表面で
の、半導体基板１と不純物拡散層２とのＰＮ接合は、フ
ィールド酸化膜３の下に位置している。これにより、半
導体基板１と不純物拡散層２との間が−６０Ｖ程度の電
圧に耐えることができ、高耐圧化が実現された。
【０００５】活性領域４は、不純物拡散層２上で、フィ
ールド酸化膜３で覆われていない領域である。この領域
４には、不純物濃度が中程度のＰ型不純物拡散層５が設
けられている。不純物拡散層５は、その不純物濃度が不
純物拡散層２の表面不純物濃度より高く、拡散深さが不
純物拡散層２の拡散深さより浅くなるよう形成されてい
る。不純物拡散層２，５の不純物濃度は、所望の抵抗値
および耐圧を得るためにそれぞれ最適化されている。
ールド酸化膜３で覆われていない領域である。この領域
４には、不純物濃度が中程度のＰ型不純物拡散層５が設
けられている。不純物拡散層５は、その不純物濃度が不
純物拡散層２の表面不純物濃度より高く、拡散深さが不
純物拡散層２の拡散深さより浅くなるよう形成されてい
る。不純物拡散層２，５の不純物濃度は、所望の抵抗値
および耐圧を得るためにそれぞれ最適化されている。
【０００６】不純物拡散層６，７は不純物拡散層２，５
にそれぞれ電気的なオーミックコンタクトをとるために
設けられている。アルミニウム電極９，１０は、層間絶
縁膜８に設けられた孔を通して、不純物拡散不純物拡散
層６，７にそれぞれ接続されている。
にそれぞれ電気的なオーミックコンタクトをとるために
設けられている。アルミニウム電極９，１０は、層間絶
縁膜８に設けられた孔を通して、不純物拡散不純物拡散
層６，７にそれぞれ接続されている。
【０００７】以上のように構成された半導体装置（以下
半導体抵抗装置という）では、不純物拡散層２，５のそ
れぞれからなる二つの抵抗を並列に接続したものとみな
すことができ、それらによる抵抗値のばらつきは不純物
拡散層２あるいは同５を単独で形成したときの抵抗値の
ばらつきより小さくすることができる。つまり、不純物
拡散層２の抵抗値がばらついても、不純物拡散層５の濃
度を不純物拡散層２より高くしてその抵抗値のばらつき
をできる限り抑制することで、全体として抵抗値のばら
つきが小さい装置を実現することができる。
半導体抵抗装置という）では、不純物拡散層２，５のそ
れぞれからなる二つの抵抗を並列に接続したものとみな
すことができ、それらによる抵抗値のばらつきは不純物
拡散層２あるいは同５を単独で形成したときの抵抗値の
ばらつきより小さくすることができる。つまり、不純物
拡散層２の抵抗値がばらついても、不純物拡散層５の濃
度を不純物拡散層２より高くしてその抵抗値のばらつき
をできる限り抑制することで、全体として抵抗値のばら
つきが小さい装置を実現することができる。
【０００８】次に図７を用いて図６の構成の半導体抵抗
装置を用いた入出力回路について説明する。Ｐチャネル
トランジスタ１００のソースがＶdd電源（＋５Ｖ）に接
続され、ドレインが出力端子１０２と半導体抵抗装置１
０１の一端とに接続されている。半導体抵抗装置１０１
の他端はＶpp電源（−３０Ｖ）に接続されている。出力
端子１０２には蛍光表示管に接続されている。蛍光表示
管は等価的に容量１０４とみなすことができる。
装置を用いた入出力回路について説明する。Ｐチャネル
トランジスタ１００のソースがＶdd電源（＋５Ｖ）に接
続され、ドレインが出力端子１０２と半導体抵抗装置１
０１の一端とに接続されている。半導体抵抗装置１０１
の他端はＶpp電源（−３０Ｖ）に接続されている。出力
端子１０２には蛍光表示管に接続されている。蛍光表示
管は等価的に容量１０４とみなすことができる。
【０００９】Ｐチャネルトランジスタ１００が導通状態
のときには、出力端子１０２の電位はほぼ電源電圧Ｖdd
にまで上昇し、それが非導通のときには、電源電圧Ｖpp
にまで降下する。
のときには、出力端子１０２の電位はほぼ電源電圧Ｖdd
にまで上昇し、それが非導通のときには、電源電圧Ｖpp
にまで降下する。
【００１０】ここで、半導体抵抗装置１０１が図６にお
ける従来の半導体装置に対応する。図６に示した不純物
拡散層６が出力端子１０２に接続され、不純物拡散層７
がＶpp電源（−３０Ｖ）に接続され、Ｎ型シリコン基板
１がＶdd電源（＋５Ｖ）に接続されて、半導体抵抗装置
１０１が高電圧を出力するインバータの高抵抗として動
作する。
ける従来の半導体装置に対応する。図６に示した不純物
拡散層６が出力端子１０２に接続され、不純物拡散層７
がＶpp電源（−３０Ｖ）に接続され、Ｎ型シリコン基板
１がＶdd電源（＋５Ｖ）に接続されて、半導体抵抗装置
１０１が高電圧を出力するインバータの高抵抗として動
作する。
【００１１】
【発明が解決しようとする課題】しかしながら、この従
来の半導体装置には、電圧印加時に生ずる、不純物拡散
層２中の多数キャリアに対するフィールド酸化膜３のト
ラップによる電気的影響を抑制することがきわめてむず
かしいため、長時間にわたる使用、特に高温度下での使
用によって、抵抗値が大きく変動してしまうことがあ
る。
来の半導体装置には、電圧印加時に生ずる、不純物拡散
層２中の多数キャリアに対するフィールド酸化膜３のト
ラップによる電気的影響を抑制することがきわめてむず
かしいため、長時間にわたる使用、特に高温度下での使
用によって、抵抗値が大きく変動してしまうことがあ
る。
【００１２】本発明の目的は、抵抗値の経時的な変動を
大幅に抑制できる半導体装置を提供しようとするもので
ある。
大幅に抑制できる半導体装置を提供しようとするもので
ある。
【００１３】
【課題を解決するための手段】この目的を達成するため
に、本発明の半導体装置は、一導電型の半導体基板また
はウェル表面の活性領域内に形成された逆導電型の第１
の不純物拡散層と、第１の不純物拡散層を覆うように形
成された逆導電型の第２の不純物拡散層と、第２の不純
物拡散層上に、少なくともフィールド酸化膜を介して、
活性領域を環状に囲うようまたはその少なくとも二方を
囲うように形成された電極膜を備え、電極膜を第２の不
純物拡散層中に多数キャリアを誘起させる電位に保つ構
成としたものである。
に、本発明の半導体装置は、一導電型の半導体基板また
はウェル表面の活性領域内に形成された逆導電型の第１
の不純物拡散層と、第１の不純物拡散層を覆うように形
成された逆導電型の第２の不純物拡散層と、第２の不純
物拡散層上に、少なくともフィールド酸化膜を介して、
活性領域を環状に囲うようまたはその少なくとも二方を
囲うように形成された電極膜を備え、電極膜を第２の不
純物拡散層中に多数キャリアを誘起させる電位に保つ構
成としたものである。
【００１４】この構成において、フィールド酸化膜上に
設けられた電極膜を、抵抗体となる不純物拡散層中に多
数キャリアを誘起させる電位に保つことによって、フィ
ールド酸化膜中にトラップされたキャリアによる電気的
影響を大幅に緩和することが可能となり、抵抗値の経時
的な変動が効果的に抑制される。
設けられた電極膜を、抵抗体となる不純物拡散層中に多
数キャリアを誘起させる電位に保つことによって、フィ
ールド酸化膜中にトラップされたキャリアによる電気的
影響を大幅に緩和することが可能となり、抵抗値の経時
的な変動が効果的に抑制される。
【００１５】
【発明の実施の形態】請求項１の発明は、一導電型の半
導体基板またはウェル表面に形成された活性領域と、前
記活性領域に形成された逆導電型の第１の不純物拡散層
と、前記第１の不純物拡散層を覆うように形成された逆
導電型の第２の不純物拡散層と、前記第２の不純物拡散
層上に少なくともフィールド酸化膜を介して、前記活性
領域を環状に囲うように形成された電極膜を備え、前記
電極膜を前記第２の不純物拡散層中に多数キャリアを誘
起させる電位に保つ構成としたものであり、フィールド
酸化膜中にトラップされたキャリアによる電気的影響を
大幅に緩和できることから、抵抗値の経時的な変動を大
きく抑制するという作用を有する。
導体基板またはウェル表面に形成された活性領域と、前
記活性領域に形成された逆導電型の第１の不純物拡散層
と、前記第１の不純物拡散層を覆うように形成された逆
導電型の第２の不純物拡散層と、前記第２の不純物拡散
層上に少なくともフィールド酸化膜を介して、前記活性
領域を環状に囲うように形成された電極膜を備え、前記
電極膜を前記第２の不純物拡散層中に多数キャリアを誘
起させる電位に保つ構成としたものであり、フィールド
酸化膜中にトラップされたキャリアによる電気的影響を
大幅に緩和できることから、抵抗値の経時的な変動を大
きく抑制するという作用を有する。
【００１６】請求項２の発明は、一導電型の半導体基板
またはウェル表面に形成された活性領域と、前記活性領
域に形成された逆導電型の第１の不純物拡散層と、前記
第１の不純物拡散層を覆うように形成された逆導電型の
第２の不純物拡散層と、前記第２の不純物拡散層上に少
なくともフィールド酸化膜を介して、前記活性領域の三
方を囲うように形成された電極膜を備え、前記電極膜を
前記第２の不純物拡散層中に多数キャリアを誘起させる
電位に保つ構成としたものであり、フィールド酸化膜中
にトラップされたキャリアによる電気的影響を大幅に緩
和できることから、抵抗値の経時的な変動を大きく抑制
するという作用を有する。さらに、前記第１の不純物拡
散層と接続したアルミニウム電極と、前記電極膜との間
に高電圧が印加される使用条件下においても、前記電極
膜と前記アルミニウム電極との間の層間絶縁膜の絶縁耐
性を向上するという作用を有する。
またはウェル表面に形成された活性領域と、前記活性領
域に形成された逆導電型の第１の不純物拡散層と、前記
第１の不純物拡散層を覆うように形成された逆導電型の
第２の不純物拡散層と、前記第２の不純物拡散層上に少
なくともフィールド酸化膜を介して、前記活性領域の三
方を囲うように形成された電極膜を備え、前記電極膜を
前記第２の不純物拡散層中に多数キャリアを誘起させる
電位に保つ構成としたものであり、フィールド酸化膜中
にトラップされたキャリアによる電気的影響を大幅に緩
和できることから、抵抗値の経時的な変動を大きく抑制
するという作用を有する。さらに、前記第１の不純物拡
散層と接続したアルミニウム電極と、前記電極膜との間
に高電圧が印加される使用条件下においても、前記電極
膜と前記アルミニウム電極との間の層間絶縁膜の絶縁耐
性を向上するという作用を有する。
【００１７】請求項３の発明は、一導電型の半導体基板
またはウェル表面に形成された活性領域と、前記活性領
域に形成された逆導電型の第１の不純物拡散層と、前記
第１の不純物拡散層を覆うように形成された逆導電型の
第２の不純物拡散層と、前記第２の不純物拡散層上に少
なくともフィールド酸化膜を介して、前記活性領域の二
方を囲うように形成された二つの電極膜を備え、前記電
極膜を前記第２の不純物拡散層中に多数キャリアを誘起
させる電位に保つ構成としたものであり、フィールド酸
化膜中にトラップされたキャリアによる電気的影響を大
幅に緩和できることから、抵抗値の経時的な変動を大き
く抑制するという作用を有する。さらに、前記第１の不
純物拡散層と接続したアルミニウム電極と、前記電極膜
との間に高電圧が印加される使用条件下においても、前
記電極膜と前記アルミニウム電極との間の層間絶縁膜の
絶縁耐性を向上するという作用を有する。また、前記電
極膜は互いに平行して形成されるため、前記活性領域に
対して前記電極膜が前記電極膜の長辺方向に位置ずれし
ても、特性の劣化が少ないという作用を有する。
またはウェル表面に形成された活性領域と、前記活性領
域に形成された逆導電型の第１の不純物拡散層と、前記
第１の不純物拡散層を覆うように形成された逆導電型の
第２の不純物拡散層と、前記第２の不純物拡散層上に少
なくともフィールド酸化膜を介して、前記活性領域の二
方を囲うように形成された二つの電極膜を備え、前記電
極膜を前記第２の不純物拡散層中に多数キャリアを誘起
させる電位に保つ構成としたものであり、フィールド酸
化膜中にトラップされたキャリアによる電気的影響を大
幅に緩和できることから、抵抗値の経時的な変動を大き
く抑制するという作用を有する。さらに、前記第１の不
純物拡散層と接続したアルミニウム電極と、前記電極膜
との間に高電圧が印加される使用条件下においても、前
記電極膜と前記アルミニウム電極との間の層間絶縁膜の
絶縁耐性を向上するという作用を有する。また、前記電
極膜は互いに平行して形成されるため、前記活性領域に
対して前記電極膜が前記電極膜の長辺方向に位置ずれし
ても、特性の劣化が少ないという作用を有する。
【００１８】以下、本発明の実施の形態について、図面
を参照しながら説明する。 （第１の実施の形態）図１は、本発明の第１の実施の形
態の半導体装置の平面図である。図２（ａ）は図１のＡ
−Ｂ線に沿った断面図、図２（ｂ）は図１のＣ−Ｄ線に
沿った断面図である。
を参照しながら説明する。 （第１の実施の形態）図１は、本発明の第１の実施の形
態の半導体装置の平面図である。図２（ａ）は図１のＡ
−Ｂ線に沿った断面図、図２（ｂ）は図１のＣ−Ｄ線に
沿った断面図である。
【００１９】図１および図２（ａ），（ｂ）において、
１１は半導体基板、１２は不純物拡散層、１３はフィー
ルド酸化膜、１４は活性領域、１５は不純物拡散層、１
６は不純物拡散層、１７は不純物拡散層、１８は層間絶
縁膜、１９は電極膜、２０は電極膜１９上に設けられた
コンタクトホール、２１〜２３はアルミニウム電極であ
る。
１１は半導体基板、１２は不純物拡散層、１３はフィー
ルド酸化膜、１４は活性領域、１５は不純物拡散層、１
６は不純物拡散層、１７は不純物拡散層、１８は層間絶
縁膜、１９は電極膜、２０は電極膜１９上に設けられた
コンタクトホール、２１〜２３はアルミニウム電極であ
る。
【００２０】不純物拡散層１２は、面方位（１００）の
Ｎ型シリコンからなる半導体基板１１（比抵抗１０Ω・
ｃｍ程度）の表面に設けられた、半導体抵抗装置の母体
となるＰ型不純物拡散層である。不純物拡散層１２の不
純物濃度は１×１０15〜１×１０17ｃｍ-3程度、その拡
散深さは３〜５μｍ程度である。半導体基板１１の表面
に現れた半導体基板１１と不純物拡散層１２との間のＰ
Ｎ接合は、フィールド酸化膜１３の下に位置している。
Ｎ型シリコンからなる半導体基板１１（比抵抗１０Ω・
ｃｍ程度）の表面に設けられた、半導体抵抗装置の母体
となるＰ型不純物拡散層である。不純物拡散層１２の不
純物濃度は１×１０15〜１×１０17ｃｍ-3程度、その拡
散深さは３〜５μｍ程度である。半導体基板１１の表面
に現れた半導体基板１１と不純物拡散層１２との間のＰ
Ｎ接合は、フィールド酸化膜１３の下に位置している。
【００２１】半導体基板１１はＶdd電源（＋５Ｖ）に接
続される。活性領域１４は不純物拡散層１２上に設けら
れており、フィールド酸化膜１３で覆われていない領域
である。活性領域１４内にＰ型の不純物拡散層１５が設
けれれている。不純物拡散層１５は、その不純物濃度が
１×１０17〜１×１０18ｃｍ-3程度で、不純物拡散層１
２の表面不純物濃度より高く、その拡散深さは０.５μ
ｍ程度である。不純物拡散層１２および不純物拡散層１
５の不純物濃度や拡散深さをこのような範囲で用いるこ
とにより、所望の抵抗値（７０ｋΩ程度）、耐圧（−６
０Ｖ程度）が実現できる。
続される。活性領域１４は不純物拡散層１２上に設けら
れており、フィールド酸化膜１３で覆われていない領域
である。活性領域１４内にＰ型の不純物拡散層１５が設
けれれている。不純物拡散層１５は、その不純物濃度が
１×１０17〜１×１０18ｃｍ-3程度で、不純物拡散層１
２の表面不純物濃度より高く、その拡散深さは０.５μ
ｍ程度である。不純物拡散層１２および不純物拡散層１
５の不純物濃度や拡散深さをこのような範囲で用いるこ
とにより、所望の抵抗値（７０ｋΩ程度）、耐圧（−６
０Ｖ程度）が実現できる。
【００２２】電極膜１９は、不純物拡散層１２上に少な
くともフィールド酸化膜１３を介して活性領域１４を環
状に囲うように設けられており、多数キャリアを誘起さ
せるためＶpp電源（−３０Ｖ）に保たれている。電極膜
１９を不純物拡散層１２のみならず、半導体基板１１上
にまで拡げて形成しても同様の効果が得られることはい
うまでもない。電極膜１９にポリシリコンなどを用いる
ことで、トランジスタのゲート電極と同時に形成でき
る。電極膜１９上にはコンタクトホール２０が設けられ
ており、電極膜１９は層間絶縁膜１８を介してアルミニ
ウム電極２１と接続している。
くともフィールド酸化膜１３を介して活性領域１４を環
状に囲うように設けられており、多数キャリアを誘起さ
せるためＶpp電源（−３０Ｖ）に保たれている。電極膜
１９を不純物拡散層１２のみならず、半導体基板１１上
にまで拡げて形成しても同様の効果が得られることはい
うまでもない。電極膜１９にポリシリコンなどを用いる
ことで、トランジスタのゲート電極と同時に形成でき
る。電極膜１９上にはコンタクトホール２０が設けられ
ており、電極膜１９は層間絶縁膜１８を介してアルミニ
ウム電極２１と接続している。
【００２３】活性領域１４中に、Ｐ型の高い不純物濃度
をもつ不純物拡散層１６，１７を設ける。不純物拡散層
１６，１７は不純物拡散層１２と不純物拡散層１５とに
電気的なオーミックコンタクトをとるために設置されて
いる。不純物拡散層１６，１７の不純物濃度は１×１０
21ｃｍ-3程度である。不純物拡散層１６，１７は層間絶
縁膜１８を介して、それぞれアルミニウム電極２２，２
３と接続している。
をもつ不純物拡散層１６，１７を設ける。不純物拡散層
１６，１７は不純物拡散層１２と不純物拡散層１５とに
電気的なオーミックコンタクトをとるために設置されて
いる。不純物拡散層１６，１７の不純物濃度は１×１０
21ｃｍ-3程度である。不純物拡散層１６，１７は層間絶
縁膜１８を介して、それぞれアルミニウム電極２２，２
３と接続している。
【００２４】以上のように構成された半導体装置の動作
については、図７に示した従来の半導体装置と同等であ
るが、図１における電極膜１９がＶpp（−３０Ｖ）に接
続されているので、抵抗体となる不純物拡散層１２中に
多数キャリアを誘起させる電位に保たれている。
については、図７に示した従来の半導体装置と同等であ
るが、図１における電極膜１９がＶpp（−３０Ｖ）に接
続されているので、抵抗体となる不純物拡散層１２中に
多数キャリアを誘起させる電位に保たれている。
【００２５】半導体抵抗装置における抵抗値の経時的な
変動は、高電圧印加時のリーク電流による、フィールド
酸化膜１３中へのキャリアのトラップが原因で生じると
考えられる。不純物拡散層１２は比較的低濃度に形成さ
れているため、キャリアのトラップによって不純物拡散
層１２中に空乏層が広がりやすく、抵抗体としての実効
的な断面積が縮小するために抵抗値の変動が生じる。
変動は、高電圧印加時のリーク電流による、フィールド
酸化膜１３中へのキャリアのトラップが原因で生じると
考えられる。不純物拡散層１２は比較的低濃度に形成さ
れているため、キャリアのトラップによって不純物拡散
層１２中に空乏層が広がりやすく、抵抗体としての実効
的な断面積が縮小するために抵抗値の変動が生じる。
【００２６】この例の半導体装置においては、電極膜１
９が不純物拡散層１２中に多数キャリアを誘起させる電
位に保つ構成であるため、フィールド酸化膜１３と不純
物拡散層１２の界面付近に多数キャリアが蓄積された状
態となり、不純物拡散層１２中には空乏層が広がりにく
く、抵抗値の変動が抑制される。
９が不純物拡散層１２中に多数キャリアを誘起させる電
位に保つ構成であるため、フィールド酸化膜１３と不純
物拡散層１２の界面付近に多数キャリアが蓄積された状
態となり、不純物拡散層１２中には空乏層が広がりにく
く、抵抗値の変動が抑制される。
【００２７】発明者らの実験によれば、上述の構成にお
いて、不純物拡散層１２の幅が１２μｍ、活性領域１４
が幅を３μｍ、不純物拡散層１６，１７間の距離が１０
０μｍ、電極膜１９の幅が６μｍのとき、所望（７０ｋ
Ω程度）の抵抗値が得られる半導体抵抗装置を実現でき
るが、このとき、１５０℃の温度のもとで、アルミニウ
ム電極２１〜２３に−３５Ｖ、半導体基板１１に＋７Ｖ
の電圧を１０００時間印加した前後での抵抗値の変動は
１５％以下であった。抵抗値の変動は、電極膜１９を設
置しないときと比べて、半分程度に改善された。この結
果を図５に示す。図５中の○印は電極膜１９を設置した
場合、×印は電極膜１９を設置しない場合である。
いて、不純物拡散層１２の幅が１２μｍ、活性領域１４
が幅を３μｍ、不純物拡散層１６，１７間の距離が１０
０μｍ、電極膜１９の幅が６μｍのとき、所望（７０ｋ
Ω程度）の抵抗値が得られる半導体抵抗装置を実現でき
るが、このとき、１５０℃の温度のもとで、アルミニウ
ム電極２１〜２３に−３５Ｖ、半導体基板１１に＋７Ｖ
の電圧を１０００時間印加した前後での抵抗値の変動は
１５％以下であった。抵抗値の変動は、電極膜１９を設
置しないときと比べて、半分程度に改善された。この結
果を図５に示す。図５中の○印は電極膜１９を設置した
場合、×印は電極膜１９を設置しない場合である。
【００２８】（第２の実施の形態）図３（ａ）は、本発
明の第２の実施の形態の半導体装置の平面図である。図
３（ｂ）は図３（ａ）におけるＡ−Ｂ線に沿った断面図
である。図３（ａ），（ｂ）において、図１および図２
（ａ），（ｂ）における実施の形態と対応する構成要素
には同じ符号を付した。
明の第２の実施の形態の半導体装置の平面図である。図
３（ｂ）は図３（ａ）におけるＡ−Ｂ線に沿った断面図
である。図３（ａ），（ｂ）において、図１および図２
（ａ），（ｂ）における実施の形態と対応する構成要素
には同じ符号を付した。
【００２９】この実施の形態が、上述した第１の実施の
形態ともっとも異なるところは、第１の実施の形態では
電極膜１９の形状を環状としていたが、この例において
は図３（ａ）に示すように、電極膜１９は活性領域１４
の三方を囲う形状としたことにある。
形態ともっとも異なるところは、第１の実施の形態では
電極膜１９の形状を環状としていたが、この例において
は図３（ａ）に示すように、電極膜１９は活性領域１４
の三方を囲う形状としたことにある。
【００３０】この第２の実施の形態の場合、第１の実施
の形態における作用に加えて、不純物拡散層１６と接続
したアルミニウム電極２２と、電極膜１９との間に高電
圧が印加される使用条件下においても、電極膜１９とア
ルミニウム電極２２との間の層間絶縁膜１８の絶縁耐性
を高めることができる。
の形態における作用に加えて、不純物拡散層１６と接続
したアルミニウム電極２２と、電極膜１９との間に高電
圧が印加される使用条件下においても、電極膜１９とア
ルミニウム電極２２との間の層間絶縁膜１８の絶縁耐性
を高めることができる。
【００３１】（第３の実施の形態）図４（ａ）は、本発
明の第３の実施の形態の半導体装置の平面図である。図
４（ｂ）は図４（ａ）におけるＡ−Ｂ線に沿った断面図
である。図４（ａ），（ｂ）において、図１および図２
（ａ），（ｂ）における実施の形態と対応する構成要素
には同じ符号を付した。
明の第３の実施の形態の半導体装置の平面図である。図
４（ｂ）は図４（ａ）におけるＡ−Ｂ線に沿った断面図
である。図４（ａ），（ｂ）において、図１および図２
（ａ），（ｂ）における実施の形態と対応する構成要素
には同じ符号を付した。
【００３２】この実施の形態が、上述した第１の実施の
形態ともっとも異なるところは、第１の実施の形態では
電極膜１９の形状を環状としていたが、この例において
は図３（ａ）に示すように、電極膜１９は活性領域１４
の二方を囲う形状としたことにある。
形態ともっとも異なるところは、第１の実施の形態では
電極膜１９の形状を環状としていたが、この例において
は図３（ａ）に示すように、電極膜１９は活性領域１４
の二方を囲う形状としたことにある。
【００３３】この第３の実施の形態の場合、第１の実施
の形態における作用に加えて、不純物拡散層１６，１７
と接続したアルミニウム電極２２，２３と、電極膜１９
との間に高電圧が印加される使用条件下においても、電
極膜１９とアルミニウム電極２２，２３との間の層間絶
縁膜１８の絶縁耐性を向上することができる。さらに、
電極膜１９は互いに平行して形成されるため、活性領域
１４に対して電極膜１９が、電極膜１９の長辺方向に位
置ずれしても、半導体抵抗装置の電気特性の劣化が少な
いという作用を有する。
の形態における作用に加えて、不純物拡散層１６，１７
と接続したアルミニウム電極２２，２３と、電極膜１９
との間に高電圧が印加される使用条件下においても、電
極膜１９とアルミニウム電極２２，２３との間の層間絶
縁膜１８の絶縁耐性を向上することができる。さらに、
電極膜１９は互いに平行して形成されるため、活性領域
１４に対して電極膜１９が、電極膜１９の長辺方向に位
置ずれしても、半導体抵抗装置の電気特性の劣化が少な
いという作用を有する。
【００３４】なお、以上述べた実施の形態においては、
半導体基板１１上に半導体装置を形成したが、ウェル上
に形成しても同様の効果が得られることはいうまでもな
い。また、半導体装置をＰ型の不純物拡散層で形成した
が、Ｎ型の不純物拡散層で形成してもよく、このとき半
導体基板またはウェルはＰ型となり電源の極性は逆にな
る。また、電極膜１９上に設けられたコンタクトホール
２０は、電極膜１９の右端に１個だけ形成されている
が、電極膜１９上の任意の場所に、任意の個数だけ形成
してもよい。
半導体基板１１上に半導体装置を形成したが、ウェル上
に形成しても同様の効果が得られることはいうまでもな
い。また、半導体装置をＰ型の不純物拡散層で形成した
が、Ｎ型の不純物拡散層で形成してもよく、このとき半
導体基板またはウェルはＰ型となり電源の極性は逆にな
る。また、電極膜１９上に設けられたコンタクトホール
２０は、電極膜１９の右端に１個だけ形成されている
が、電極膜１９上の任意の場所に、任意の個数だけ形成
してもよい。
【００３５】
【発明の効果】以上のように、本発明では、フィールド
酸化膜上に設けられた電極膜を備え、前記電極膜を抵抗
体となる不純物拡散層中に多数キャリアを誘起させる電
位に保つことによって、フィールド酸化膜中にトラップ
されたキャリアによる電気的影響を大幅に緩和できるこ
とから、抵抗値の経時的な変動を大きく抑制することが
できる。
酸化膜上に設けられた電極膜を備え、前記電極膜を抵抗
体となる不純物拡散層中に多数キャリアを誘起させる電
位に保つことによって、フィールド酸化膜中にトラップ
されたキャリアによる電気的影響を大幅に緩和できるこ
とから、抵抗値の経時的な変動を大きく抑制することが
できる。
【図１】本発明の半導体装置の第１の実施の形態の平面
図
図
【図２】（ａ）は図１のＡ−Ｂ線に沿った断面図
（ｂ）は図１のＣ−Ｄ線に沿った断面図
【図３】（ａ）は本発明の半導体装置の第２の実施の形
態の平面図 （ｂ）は（ａ）のＡ−Ｂ線に沿った断面図
態の平面図 （ｂ）は（ａ）のＡ−Ｂ線に沿った断面図
【図４】（ａ）は本発明の半導体装置の第３の実施の形
態の平面図 （ｂ）は（ａ）のＡ−Ｂ線に沿った断面図
態の平面図 （ｂ）は（ａ）のＡ−Ｂ線に沿った断面図
【図５】本発明の半導体装置の電圧印加時間と抵抗値変
動率との関係を示す図
動率との関係を示す図
【図６】（ａ）は従来の半導体装置の要部を示す平面図
（ｂ）は（ａ）のＡ−Ｂ線に沿った断面図
【図７】図６の半導体装置を用いた入出力回路の構成を
示す図
示す図
１１ 半導体基板
１２ 不純物拡散層
１３ フィールド酸化膜
１４ 活性領域
１５〜１７ 不純物拡散層
１８ 層間絶縁膜
１９ 電極膜
２０ コンタクトホール
２１〜２３ アルミニウム電極
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/822
H01L 27/04
Claims (3)
- 【請求項１】 一導電型の半導体基板またはウェル表面
に形成された活性領域と、前記活性領域に形成された前
記半導体基板と逆導電型の第１の不純物拡散層と、前記
第１の不純物拡散層を覆うように形成された前記半導体
基板と逆導電型の第２の不純物拡散層と、前記第２の不
純物拡散層上に、少なくともフィールド酸化膜を介し
て、前記活性領域を環状に囲うように形成された電極膜
を備え、前記電極膜を前記第２の不純物拡散層中に多数
キャリアを誘起させる電位に保つ構成としたことを特徴
とする半導体装置。 - 【請求項２】 一導電型の半導体基板またはウェル表面
に形成された活性領域と、前記活性領域に形成された前
記半導体基板と逆導電型の第１の不純物拡散層と、前記
第１の不純物拡散層を覆うように形成された前記半導体
基板と逆導電型の第２の不純物拡散層と、前記第２の不
純物拡散層上に、少なくともフィールド酸化膜を介し
て、前記活性領域の三方を囲うように形成された電極膜
を備え、前記電極膜を前記第２の不純物拡散層中に多数
キャリアを誘起させる電位に保つ構成としたことを特徴
とする半導体装置。 - 【請求項３】 一導電型の半導体基板またはウェル表面
に形成された活性領域と、前記活性領域に形成された前
記半導体基板と逆導電型の第１の不純物拡散層と、前記
第１の不純物拡散層を覆うように形成された前記半導体
基板と逆導電型の第２の不純物拡散層と、前記第２の不
純物拡散層上に、少なくともフィールド酸化膜を介し
て、前記活性領域の二方を囲うように形成された電極膜
を備え、前記電極膜を前記第２の不純物拡散層中に多数
キャリアを誘起させる電位に保つ構成としたことを特徴
とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09826896A JP3412393B2 (ja) | 1996-04-19 | 1996-04-19 | 半導体装置 |
| US08/843,603 US5982019A (en) | 1996-04-19 | 1997-04-16 | Semiconductor device with a diffused resistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09826896A JP3412393B2 (ja) | 1996-04-19 | 1996-04-19 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09289284A JPH09289284A (ja) | 1997-11-04 |
| JP3412393B2 true JP3412393B2 (ja) | 2003-06-03 |
Family
ID=14215203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09826896A Expired - Fee Related JP3412393B2 (ja) | 1996-04-19 | 1996-04-19 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5982019A (ja) |
| JP (1) | JP3412393B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3472476B2 (ja) | 1998-04-17 | 2003-12-02 | 松下電器産業株式会社 | 半導体装置及びその駆動方法 |
| JPH11330385A (ja) * | 1998-05-20 | 1999-11-30 | Mitsumi Electric Co Ltd | Ｃｍｏｓデバイス |
| JP4248203B2 (ja) * | 2002-07-31 | 2009-04-02 | 三洋電機株式会社 | 半導体装置 |
| US7169661B2 (en) * | 2004-04-12 | 2007-01-30 | System General Corp. | Process of fabricating high resistance CMOS resistor |
| US20080061374A1 (en) * | 2006-09-07 | 2008-03-13 | System General Corporation | Semiconductor resistor and semiconductor process of making the same |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3879236A (en) * | 1971-03-26 | 1975-04-22 | Ibm | Method of making a semiconductor resistor |
| GB1563193A (en) * | 1975-08-02 | 1980-03-19 | Ferranti Ltd | Semiconductor devices |
| JPS55123157A (en) * | 1979-03-16 | 1980-09-22 | Oki Electric Ind Co Ltd | High-stability ion-injected resistor |
| US4947232A (en) * | 1980-03-22 | 1990-08-07 | Sharp Kabushiki Kaisha | High voltage MOS transistor |
| JPS58103169A (ja) * | 1981-12-15 | 1983-06-20 | Matsushita Electric Ind Co Ltd | 半導体可変抵抗素子 |
| JPS61214555A (ja) * | 1985-03-20 | 1986-09-24 | Hitachi Ltd | 半導体装置 |
| JPH03272180A (ja) * | 1990-03-22 | 1991-12-03 | Toshiba Corp | 半導体集積回路 |
| JPH0645601A (ja) * | 1992-05-25 | 1994-02-18 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
| US5831317A (en) * | 1993-05-25 | 1998-11-03 | Matsushita Electronics Corporation | Semiconductor device and manufacture thereof |
| US5608259A (en) * | 1994-03-02 | 1997-03-04 | Deshazo; Thomas R. | Reverse current flow prevention in a diffused resistor |
-
1996
- 1996-04-19 JP JP09826896A patent/JP3412393B2/ja not_active Expired - Fee Related
-
1997
- 1997-04-16 US US08/843,603 patent/US5982019A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09289284A (ja) | 1997-11-04 |
| US5982019A (en) | 1999-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0582070B2 (ja) | ||
| JPH0766428A (ja) | 薄膜ｓｏｉ装置及びその製造方法 | |
| JPH0324791B2 (ja) | ||
| JP2001044431A (ja) | 半導体装置 | |
| JP2576433B2 (ja) | 半導体装置用保護回路 | |
| JP3472476B2 (ja) | 半導体装置及びその駆動方法 | |
| JP3412393B2 (ja) | 半導体装置 | |
| JP3402043B2 (ja) | 電界効果トランジスタ | |
| JP2825038B2 (ja) | 半導体装置 | |
| JPH0888290A (ja) | 半導体装置およびその使用方法 | |
| JP4029549B2 (ja) | 半導体装置 | |
| JP2854900B2 (ja) | 半導体装置 | |
| JP3217484B2 (ja) | 高耐圧半導体装置 | |
| JPH0590579A (ja) | パワー電界効果トランジスタ | |
| JP2990736B2 (ja) | 半導体入出力保護回路 | |
| JP2785792B2 (ja) | 電力用半導体素子 | |
| JPH04127574A (ja) | 縦型絶縁ゲート電界効果トランジスタ | |
| JPH07254707A (ja) | 半導体装置 | |
| JP2907504B2 (ja) | 半導体装置 | |
| JP3233002B2 (ja) | 電界効果トランジスタ | |
| JP2016048735A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2608977B2 (ja) | 半導体装置 | |
| JP2713496B2 (ja) | 半導体装置 | |
| JP2682231B2 (ja) | 半導体装置 | |
| JP2546179B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080328 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090328 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100328 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140328 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |