JP2907504B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2907504B2 JP2907504B2 JP18911390A JP18911390A JP2907504B2 JP 2907504 B2 JP2907504 B2 JP 2907504B2 JP 18911390 A JP18911390 A JP 18911390A JP 18911390 A JP18911390 A JP 18911390A JP 2907504 B2 JP2907504 B2 JP 2907504B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- diode
- semiconductor substrate
- region
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、高電圧が印加される集積回路に使用する半
導体装置に関する。
導体装置に関する。
従来の技術 以下に従来の半導体装置について説明する。
第４図には従来方法による高耐圧集積回路中で高電圧
が印加されるダイオードの断面図を示した。ダイオード
は第１導電型領域11と第２導電型領域12で構成され、そ
れぞれの電極すなわち第１導電型領域電極13と第２導電
型領域電極14が表面に取り出してある。ダイオードを周
囲の素子から分離するため、第１導電型の素子分離領域
15が設けられている。
が印加されるダイオードの断面図を示した。ダイオード
は第１導電型領域11と第２導電型領域12で構成され、そ
れぞれの電極すなわち第１導電型領域電極13と第２導電
型領域電極14が表面に取り出してある。ダイオードを周
囲の素子から分離するため、第１導電型の素子分離領域
15が設けられている。
発明が解決しようとする課題 第４図に示した構成では、ダイオードに高電圧が印加
される場合を考えて、ダイオードの第２導電型領域12と
素子分離領域15との間の耐圧を高くするために、第２導
電型領域12の不純物濃度を下げなければならなかった
り、第２導電型領域12の厚さを厚くしなければならない
という課題を有していた。
される場合を考えて、ダイオードの第２導電型領域12と
素子分離領域15との間の耐圧を高くするために、第２導
電型領域12の不純物濃度を下げなければならなかった
り、第２導電型領域12の厚さを厚くしなければならない
という課題を有していた。
本発明は上記従来の課題を解決するもので、特別な分
離工程なしに高電圧を印加できるダイオードを組み込ん
だ半導体装置を提供することを目的とする。
離工程なしに高電圧を印加できるダイオードを組み込ん
だ半導体装置を提供することを目的とする。
課題を解決するための手段 本発明は、第１導電型の半導体基板に設けられた第２
導電型のウエル領域内に開口部を有する第１導電型の第
１の拡散領域を前記半導体基板に接して設け、前記開口
部に少なくとも回路素子を設けた半導体装置である。ま
た、前記回路素子が前記開口部に設けた第１導電型の第
２の拡散領域と第２導電型の第３の拡散領域とでダイオ
ードを構成した半導体装置である。また、前記開口部に
第１導電型の第２の拡散領域と第２導電型の第３の拡散
領域とを設けて前記ウエル領域を介してダイオードを構
成した半導体装置である。さらに、前記第１導電型の第
１の拡散領域は、ウエル領域の表面部に設けても良い。
ウエル領域表面にダイオードを形成するための拡散領域
を設けることが容易である。
導電型のウエル領域内に開口部を有する第１導電型の第
１の拡散領域を前記半導体基板に接して設け、前記開口
部に少なくとも回路素子を設けた半導体装置である。ま
た、前記回路素子が前記開口部に設けた第１導電型の第
２の拡散領域と第２導電型の第３の拡散領域とでダイオ
ードを構成した半導体装置である。また、前記開口部に
第１導電型の第２の拡散領域と第２導電型の第３の拡散
領域とを設けて前記ウエル領域を介してダイオードを構
成した半導体装置である。さらに、前記第１導電型の第
１の拡散領域は、ウエル領域の表面部に設けても良い。
ウエル領域表面にダイオードを形成するための拡散領域
を設けることが容易である。
作用 この構成により、第２導電型のウエル領域と第１導電
型の半導体基板間に高電圧が印加された場合、第１導電
型の第１の拡散領域と第２導電型のウエル領域間に空乏
層が広がり、また第２導電型のウエル領域と第１導電型
の半導体基板間にも空乏層が広がり、上記２つの空乏層
が接して第２導電型のウエル領域及び第１導電型の第１
の拡散領域は、空乏化する。このことにより、第２導電
型のウエル領域と第１導電型の半導体基板間の耐圧は、
第２導電型のウエル領域の基板表面と平行な方向への広
がりを広くすることで高めることができる。すなわち、
第１導電型の半導体基板と第２導電型のウエル領域間を
高耐圧化できるので、第２導電型のウエル領域の前記開
口部に設けたダイオードに高電圧を印加することができ
る。
型の半導体基板間に高電圧が印加された場合、第１導電
型の第１の拡散領域と第２導電型のウエル領域間に空乏
層が広がり、また第２導電型のウエル領域と第１導電型
の半導体基板間にも空乏層が広がり、上記２つの空乏層
が接して第２導電型のウエル領域及び第１導電型の第１
の拡散領域は、空乏化する。このことにより、第２導電
型のウエル領域と第１導電型の半導体基板間の耐圧は、
第２導電型のウエル領域の基板表面と平行な方向への広
がりを広くすることで高めることができる。すなわち、
第１導電型の半導体基板と第２導電型のウエル領域間を
高耐圧化できるので、第２導電型のウエル領域の前記開
口部に設けたダイオードに高電圧を印加することができ
る。
実施例 以下本発明の実施例について、図面を参照しながら説
明する。
明する。
第１図および第２図はそれぞれ本発明の一実施例にお
ける半導体装置の断面図、第３図は同半導体装置をパワ
ー用MOSFETのサージ保護用ダイオードとして使用した回
路図である。第１図に示すように、第１導電型の半導体
基板１中に第２導電型のウエル領域２が形成され、その
表面の一部に第１導電型の第１の拡散領域３が形成され
ている。そして、上記表面の第１の拡散領域３の開口部
表面に第１導電型の第２の拡散領域４と高濃度の第２の
導電型の第３の拡散領域５によってダイオードが形成さ
れている。この構造において半導体基板１−ウエル領域
２間の降伏電圧が450V、ダイオード自身の降伏電圧5Vを
達成した。ここでは第１導電型はＮ型、第２導電型をＰ
型で形成し、半導体基板１はＮ型でその不純物濃度を３
×1014cm-3とし、表面のウエル領域２はＰ型でその不純
物濃度を５×1016cm-3とした。またダイオードを構成す
る第２の拡散領域４はＮ型でその不純物濃度を２×1016
cm-3とした。
ける半導体装置の断面図、第３図は同半導体装置をパワ
ー用MOSFETのサージ保護用ダイオードとして使用した回
路図である。第１図に示すように、第１導電型の半導体
基板１中に第２導電型のウエル領域２が形成され、その
表面の一部に第１導電型の第１の拡散領域３が形成され
ている。そして、上記表面の第１の拡散領域３の開口部
表面に第１導電型の第２の拡散領域４と高濃度の第２の
導電型の第３の拡散領域５によってダイオードが形成さ
れている。この構造において半導体基板１−ウエル領域
２間の降伏電圧が450V、ダイオード自身の降伏電圧5Vを
達成した。ここでは第１導電型はＮ型、第２導電型をＰ
型で形成し、半導体基板１はＮ型でその不純物濃度を３
×1014cm-3とし、表面のウエル領域２はＰ型でその不純
物濃度を５×1016cm-3とした。またダイオードを構成す
る第２の拡散領域４はＮ型でその不純物濃度を２×1016
cm-3とした。
以上のように構成された半導体装置について、以下第
３図を用いてその動作を説明する。第３図はインダクタ
ンス負荷６の駆動用としてMOSFET7を同一半導体基板内
に形成した例である。
３図を用いてその動作を説明する。第３図はインダクタ
ンス負荷６の駆動用としてMOSFET7を同一半導体基板内
に形成した例である。
MOSFET7を停止させた瞬間にMOSFET7のドレインに高電
圧（正電圧）のサージが発生する。このときMOSFET7が
このサージによって降伏しないように、MOSFET7のドレ
イン・ソース間耐圧よりも低い降伏電圧をもつダイオー
ド８をMOSFETのドレイン・ゲート間に、抵抗９をゲート
・ソース間に接続する。サージが発生すると、MOSFET7
が降伏する前にダイオード８が降伏し、ゲート・ソース
間の抵抗９に電流が流れ、この抵抗の両端に電圧が発生
し、MOSFET7がこの電圧によって動作し発生したサージ
を吸収する。ここでは特に降伏電圧5Vのダイオードを10
個、MOSFET7のドレイン・ゲート間に直列に接続し、ゲ
ート・ソース間に抵抗９を接続した。ここで破線で示し
た範囲が同一半導体基板内に形成した部分である。
圧（正電圧）のサージが発生する。このときMOSFET7が
このサージによって降伏しないように、MOSFET7のドレ
イン・ソース間耐圧よりも低い降伏電圧をもつダイオー
ド８をMOSFETのドレイン・ゲート間に、抵抗９をゲート
・ソース間に接続する。サージが発生すると、MOSFET7
が降伏する前にダイオード８が降伏し、ゲート・ソース
間の抵抗９に電流が流れ、この抵抗の両端に電圧が発生
し、MOSFET7がこの電圧によって動作し発生したサージ
を吸収する。ここでは特に降伏電圧5Vのダイオードを10
個、MOSFET7のドレイン・ゲート間に直列に接続し、ゲ
ート・ソース間に抵抗９を接続した。ここで破線で示し
た範囲が同一半導体基板内に形成した部分である。
また第２図は第２の拡散領域４と、その第２の拡散領
域４を囲むウエル領域２とでダイオードを構成した例で
あり、第１図に示した実施例と同様の効果を有する。
域４を囲むウエル領域２とでダイオードを構成した例で
あり、第１図に示した実施例と同様の効果を有する。
この構造において、半導体基板１とウエル領域２の間
の降伏電圧が450V、ダイオード自身の降伏電圧30Vを達
成した。
の降伏電圧が450V、ダイオード自身の降伏電圧30Vを達
成した。
発明の効果 上記実施例より明らかなように本発明によれば、半導
体集積回路内において、高電圧を印加できるダイオード
を従来方法のような特別な分離工程なしに同一半導体基
板内に作り込むことができる。
体集積回路内において、高電圧を印加できるダイオード
を従来方法のような特別な分離工程なしに同一半導体基
板内に作り込むことができる。
第１図および第２図はそれぞれ本発明の一実施例におけ
る半導体装置の断面図、第３図は同半導体装置をパワー
MOSFETのサージ保護ダイオードとして使用した回路図、
第４図は従来の半導体装置の断面図である。 １……半導体基板、２……ウエル領域、３……第１の拡
散領域、４……第２の拡散領域、５……第３の拡散領
域。
る半導体装置の断面図、第３図は同半導体装置をパワー
MOSFETのサージ保護ダイオードとして使用した回路図、
第４図は従来の半導体装置の断面図である。 １……半導体基板、２……ウエル領域、３……第１の拡
散領域、４……第２の拡散領域、５……第３の拡散領
域。
Claims (2)
- 【請求項１】第１導電型の半導体基板に設けられた第２
導電型のウエル領域内に開口部を有する第１導電型の第
１の拡散領域を前記半導体基板に接して設け、前記開口
部にダイオードを設けた半導体装置。 - 【請求項２】第１導電型の半導体基板に設けられた第２
導電型のウエル領域内に開口部を有する第１導電型の第
１の拡散領域を前記半導体基板に接して設け、前記開口
部に第１導電型の第２の拡散領域を設けて前記ウエル領
域を介してダイオードを構成した半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18911390A JP2907504B2 (ja) | 1990-07-16 | 1990-07-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18911390A JP2907504B2 (ja) | 1990-07-16 | 1990-07-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0474479A JPH0474479A (ja) | 1992-03-09 |
| JP2907504B2 true JP2907504B2 (ja) | 1999-06-21 |
Family
ID=16235600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18911390A Expired - Fee Related JP2907504B2 (ja) | 1990-07-16 | 1990-07-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2907504B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3175923B2 (ja) * | 1997-11-05 | 2001-06-11 | 松下電子工業株式会社 | 半導体装置 |
-
1990
- 1990-07-16 JP JP18911390A patent/JP2907504B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0474479A (ja) | 1992-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6605844B2 (en) | Semiconductor device | |
| EP0110331A2 (en) | A MOS transistor | |
| JPH051626B2 (ja) | ||
| US8017996B2 (en) | Semiconductor device, and energy transmission device using the same | |
| US5077590A (en) | High voltage semiconductor device | |
| JPS62176168A (ja) | 縦型ｍｏｓトランジスタ | |
| JP3275850B2 (ja) | 高耐圧ダイオードとその製造方法 | |
| JPH0795565B2 (ja) | 相補型ｍｉｓ集積回路の静電気保護装置 | |
| JP2907504B2 (ja) | 半導体装置 | |
| JPH0888290A (ja) | 半導体装置およびその使用方法 | |
| JP3412393B2 (ja) | 半導体装置 | |
| JPH06112216A (ja) | 高耐圧半導体装置 | |
| JP2511018B2 (ja) | 絶縁ゲ−ト型サイリスタの電極配線構造 | |
| JP2713496B2 (ja) | 半導体装置 | |
| JPS61174672A (ja) | 縦型ｍｏｓトランジスタ | |
| JP3387622B2 (ja) | 半導体装置の保護回路 | |
| JP2633545B2 (ja) | 高耐圧プレーナ型半導体素子 | |
| JP3146650B2 (ja) | パワー集積回路 | |
| JPH0453169A (ja) | 半導体保護装置 | |
| JP2760984B2 (ja) | 絶縁ゲート型サイリスタ | |
| JP3594725B2 (ja) | 半導体装置の保護回路 | |
| JP2996346B2 (ja) | Ｍｏｓ集積回路 | |
| JPH0563191A (ja) | 半導体装置 | |
| JPS59132673A (ja) | Ｍｏｓトランジスタ | |
| JP3233002B2 (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |