JP2760984B2 - 絶縁ゲート型サイリスタ - Google Patents
絶縁ゲート型サイリスタInfo
- Publication number
- JP2760984B2 JP2760984B2 JP62041358A JP4135887A JP2760984B2 JP 2760984 B2 JP2760984 B2 JP 2760984B2 JP 62041358 A JP62041358 A JP 62041358A JP 4135887 A JP4135887 A JP 4135887A JP 2760984 B2 JP2760984 B2 JP 2760984B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- base layer
- conductivity type
- conductivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000009792 diffusion process Methods 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 238000000034 method Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は電圧制御によりターンオンし、電流制御によ
りターンオフする絶縁ゲート型サイリスタに関する。 （従来の技術） 絶縁ゲート型サイリスタは、ゲート電極に電圧を印加
すると第２導電型エミッタ層と、第２導電型ベース層と
が絶縁ゲート型トランジスタにより短絡されることによ
ってターンオンするサイリスタである。この動作は電圧
制御型であるため、小さなゲート電力しか必要としな
い。しかし、この構成だけでは自己ターンオフができな
いため、第１導電型ベース層にベース電極を設け、この
ベース電極に負のバイアスを印加してアノード電流の一
部をベース電流として外部に排出することにより、自己
ターンオフするように構成される絶縁ゲート型サイリス
タが提案されている。 第９図は自己ターンオフが可能な絶縁ゲート型サイリ
スタの素子断面図である。図において、１はｐ型エミッ
タ層、２はｎ+型バッファー層、３はｎ型ベース層、４
はｐ型ベース層、５はｎ型エミッタ層である。ｐ型エミ
ッタ層１にはアノード電極６が、ｎ型エミッタ層５には
カソード電極９がそれぞれオーミックに取付けられてサ
イリスタ構造を成している。ｎ型エミッタ層５とｎ型ベ
ース層３の間に挾まれたｐ型ベース層４表面にゲート絶
縁膜７を介してゲート電極８を形成して、ターンオフ用
ｎチャネル絶縁ゲートトランジスタを構成している。第
10図にこの素子の制御方法を示した。図でＧはゲート電
極８に与える電圧、Ｂはベース電極10に与える電圧を示
している。ゲート電極８に正の電圧を印加すると、ｎ型
エミッタ層５はゲート電極８の下のｐ型ベース層４表面
にできたチャネルを介してｎ型ベース層３と短絡し、ｎ
型エース層３内に電子が注入される。ｐ型エミッタ層１
からは、それに見合った量の正孔がｎ型ベース層内に注
入されて、その結果サイリスタはターンオンする。一
方、ｐ型ベース層４にはベース電極10が設けられてい
る。このサイリスタをターンオフする時は、このベース
電極10に負のバイアスを印加すると、ｎ型エミッタ層５
を通ってカソード電極９へ流れていたアノード電流の一
部がベース電流としてベース電極10から外部へ排出さ
れ、その結果サイリスタはターンオフする。このように
従来の素子では、ターンオフ，ターンオフ用それぞれに
ついて制御端子を必要とし、接続が繁雑であった。 （発明が解決しようとする問題点） 以上のように従来の絶縁ゲート型サイリスタでは、タ
ーンオン用ゲート電極とターンオフ用ベース電極それぞ
れに端子を用意して接続しなければならないという問題
があった。 本発明はこのような問題を解決した絶縁ゲート型サイ
リスタを提供することを目的とする。 〔発明の構成〕 （問題点を解決するための手段） 本発明にかかる絶縁ゲート型サイリスタは、第１導電
型ベース層側が第１導電型層、ゲート電極側が第２導電
型層となるような向きに第１導電型ベース層とゲート電
極との間にダイオードを接続したことを特徴とする。 （作用） この発明の構成によれば、ターンオン用の制御信号は
ゲート電極のみに供給され、ベース電極にはターンオフ
用の制御信号しか供給されないので絶縁ゲート容量を充
電する時間を長くすることなく、単一のゲート電極端子
に制御信号を送るだけでターンオン，ターンオフ共に制
御することができる。 （実施例） 以下、本発明の実施例を図面を参照して説明する。以
下の全ての実施例では第１導電型としてｐ型，第２導電
型としてｎ型を用いている。 まず、本発明の概念を説明するための絶縁ゲート型サ
イリスタの断面図である。従来例として示した第９図と
対応する部分は同じ符号を付して詳細な説明は省く。こ
の実施例では、ベース電極10とゲート電極11の間にペレ
ットの外でダイオード11を接続している。この場合ダイ
オードはパッケージ内にアセンブリされてもよいし、別
個のパッケージにアセンブリされて接続されていてもよ
い。この実施例によれば、ゲート回路からの制御線は一
系統のみで充分である。この場合の制御方法を第８図に
示した。従来例ではゲート電極端子Ｇとベース電極端子
Ｂとに別々に供給していた制御信号を、ゲート電極端子
Ｇにだけ供給すればこの素子を制御することができる。
この図では、ターンオン期間中にのみ正電圧をターンオ
フ期間中にのみ負電圧を供給しているが、オン期間中に
も正電圧をオフ期間中にも負電圧を供給すればアノード
電流・電圧の大きな変動に対しても安定した機能を維持
することができる。 第２図は、本発明の第１の参考例としての絶縁ゲート
型サイリスタの断面図である。この実施例では、ベース
電極10のパッド12を設け、その上にダイオード13を載
せ、そのカソード電極をゲート電極８と接続している。
このダイオード13は別個に作ったPN接合型ダイオードも
しくはショットキーダイオード等をろう材等で接着した
ものであってもよいし、パッド12上に形成した多結晶シ
リコンダイオードであってもよい。この場合はパッケー
ジ内に別個にアセンブリするよりも小型化ができるとい
う利点がある。 第３図は本発明の第２の参考例としての絶縁ゲート型
サイリスタの断面図である。この実施例ではｐ型ベース
層４の上に高融点金属15を作成し、その上に多結晶シリ
コンダイオード16を作っている。この多結晶シリコンダ
イオード16はPN接合ダイオードなので、ショットキーダ
イオードに比べ逆方向リーク電流を減少することができ
る。また、高融点金属15の上にダイオードが形成されて
いるので、この部分はサイリスタ構造とならずラッチア
ップの問題は生じない。 第４図は、本発明の第１の実施例の絶縁ゲート型サイ
リスタ断面図である。この実施例ではｐ型ベース層４の
上にｐ型多結晶シリコン層17を形成し、ゲート電極８と
して形成したｎ型多結晶シリコン層を一体化して多結晶
シリコンダイオードを作っている。ゲート電極パッドは
ｎ型多結晶シリコン層に接続する。 第５図は、本発明の第２の実施例の絶縁ゲート型サイ
リスタの断面図である。この実施例ではＰ型ベース層４
にｎ+型層19を拡散形成してPN接合型ダイオードを作っ
ている。ｐ＋型層18は、この部分のサイリスタ動作を防
止するために設けた高濃度層でありｐ＋型層18とｎ＋型
層19とがダイオードのPN接合を形成している。この実施
例では、シリコン単結晶にPN接合ダイオードを作るので
逆方向リーク電流の更に少ないダイオードを作ることが
できる。 第６図は、本発明の第３の実施例の絶縁ゲート型サイ
リスタの断面図である。この実施例は、第２の実施例の
ｎ+型層19の代りにｎ型多結晶シリコン層20を設けたも
のである。 第７図は本発明の第４の実施例の絶縁ゲート型サイリ
スタの断面図である。この実施例は第２の実施例のPN接
合ダイオードの耐圧を上げるためにｎ＋型層19とｐ＋型
層21が直接接しないような構造となっており、ｐ＋型層
21上のｎ−型層22とｐ＋層21とがダイオードのPN接合を
形成している。この実施例の素子を作るには例えば次の
ようなプロセスがある。まず、ｎ型ベース層３の表面に
ｐ＋型層21を拡散形成し、その上にｎ−型層エピタキシ
ャル成長させる。その後、ゲート絶縁膜７、ゲート電極
８を形成し、これをマスクの一部として用いて、ｐ型ベ
ース層４、ｎ型エミッタ層５、ｎ＋型層19を形成する。
この場合、ｐ型ベース層４を形成する際にｎ＋型層19が
形成される部分は拡散しないでｎ−型エピタキシャル層
のまま残しておき、その中にｎ＋型層19を拡散形成す
る。この場合、ｎ＋−ｎ−ｐ＋型のダイオードとなるの
で、第２の実施例よりも大きな耐圧を実現できる。 本発明は上記した実施例に限られるものではなく、更
に種々変形して実施することができる。例えば上記実施
例ではダイオードとして拡散によって形成したPN接合ダ
イオード、多結晶シリコンダイオード、ショットキーダ
イオードの例を示したが、これ以外の物質からなる整流
素子であってもかまわない。また、上記実施例ではラッ
チアップ防止のためにｐ型層を用いたが、絶縁膜等によ
り分離する方法でもかまわない。 〔発明の効果〕 以上述べたように本発明によれば、第１導電型ベース
層とゲート電極の間にダイオードを接続することによ
り、絶縁ゲート容量を充電する時間を長くすることな
く、単一のゲート電極端子に制御信号を送るだけでター
ンオン，ターンオフ共に制御可能な絶縁ゲート型サイリ
スタを実現することができる。
りターンオフする絶縁ゲート型サイリスタに関する。 （従来の技術） 絶縁ゲート型サイリスタは、ゲート電極に電圧を印加
すると第２導電型エミッタ層と、第２導電型ベース層と
が絶縁ゲート型トランジスタにより短絡されることによ
ってターンオンするサイリスタである。この動作は電圧
制御型であるため、小さなゲート電力しか必要としな
い。しかし、この構成だけでは自己ターンオフができな
いため、第１導電型ベース層にベース電極を設け、この
ベース電極に負のバイアスを印加してアノード電流の一
部をベース電流として外部に排出することにより、自己
ターンオフするように構成される絶縁ゲート型サイリス
タが提案されている。 第９図は自己ターンオフが可能な絶縁ゲート型サイリ
スタの素子断面図である。図において、１はｐ型エミッ
タ層、２はｎ+型バッファー層、３はｎ型ベース層、４
はｐ型ベース層、５はｎ型エミッタ層である。ｐ型エミ
ッタ層１にはアノード電極６が、ｎ型エミッタ層５には
カソード電極９がそれぞれオーミックに取付けられてサ
イリスタ構造を成している。ｎ型エミッタ層５とｎ型ベ
ース層３の間に挾まれたｐ型ベース層４表面にゲート絶
縁膜７を介してゲート電極８を形成して、ターンオフ用
ｎチャネル絶縁ゲートトランジスタを構成している。第
10図にこの素子の制御方法を示した。図でＧはゲート電
極８に与える電圧、Ｂはベース電極10に与える電圧を示
している。ゲート電極８に正の電圧を印加すると、ｎ型
エミッタ層５はゲート電極８の下のｐ型ベース層４表面
にできたチャネルを介してｎ型ベース層３と短絡し、ｎ
型エース層３内に電子が注入される。ｐ型エミッタ層１
からは、それに見合った量の正孔がｎ型ベース層内に注
入されて、その結果サイリスタはターンオンする。一
方、ｐ型ベース層４にはベース電極10が設けられてい
る。このサイリスタをターンオフする時は、このベース
電極10に負のバイアスを印加すると、ｎ型エミッタ層５
を通ってカソード電極９へ流れていたアノード電流の一
部がベース電流としてベース電極10から外部へ排出さ
れ、その結果サイリスタはターンオフする。このように
従来の素子では、ターンオフ，ターンオフ用それぞれに
ついて制御端子を必要とし、接続が繁雑であった。 （発明が解決しようとする問題点） 以上のように従来の絶縁ゲート型サイリスタでは、タ
ーンオン用ゲート電極とターンオフ用ベース電極それぞ
れに端子を用意して接続しなければならないという問題
があった。 本発明はこのような問題を解決した絶縁ゲート型サイ
リスタを提供することを目的とする。 〔発明の構成〕 （問題点を解決するための手段） 本発明にかかる絶縁ゲート型サイリスタは、第１導電
型ベース層側が第１導電型層、ゲート電極側が第２導電
型層となるような向きに第１導電型ベース層とゲート電
極との間にダイオードを接続したことを特徴とする。 （作用） この発明の構成によれば、ターンオン用の制御信号は
ゲート電極のみに供給され、ベース電極にはターンオフ
用の制御信号しか供給されないので絶縁ゲート容量を充
電する時間を長くすることなく、単一のゲート電極端子
に制御信号を送るだけでターンオン，ターンオフ共に制
御することができる。 （実施例） 以下、本発明の実施例を図面を参照して説明する。以
下の全ての実施例では第１導電型としてｐ型，第２導電
型としてｎ型を用いている。 まず、本発明の概念を説明するための絶縁ゲート型サ
イリスタの断面図である。従来例として示した第９図と
対応する部分は同じ符号を付して詳細な説明は省く。こ
の実施例では、ベース電極10とゲート電極11の間にペレ
ットの外でダイオード11を接続している。この場合ダイ
オードはパッケージ内にアセンブリされてもよいし、別
個のパッケージにアセンブリされて接続されていてもよ
い。この実施例によれば、ゲート回路からの制御線は一
系統のみで充分である。この場合の制御方法を第８図に
示した。従来例ではゲート電極端子Ｇとベース電極端子
Ｂとに別々に供給していた制御信号を、ゲート電極端子
Ｇにだけ供給すればこの素子を制御することができる。
この図では、ターンオン期間中にのみ正電圧をターンオ
フ期間中にのみ負電圧を供給しているが、オン期間中に
も正電圧をオフ期間中にも負電圧を供給すればアノード
電流・電圧の大きな変動に対しても安定した機能を維持
することができる。 第２図は、本発明の第１の参考例としての絶縁ゲート
型サイリスタの断面図である。この実施例では、ベース
電極10のパッド12を設け、その上にダイオード13を載
せ、そのカソード電極をゲート電極８と接続している。
このダイオード13は別個に作ったPN接合型ダイオードも
しくはショットキーダイオード等をろう材等で接着した
ものであってもよいし、パッド12上に形成した多結晶シ
リコンダイオードであってもよい。この場合はパッケー
ジ内に別個にアセンブリするよりも小型化ができるとい
う利点がある。 第３図は本発明の第２の参考例としての絶縁ゲート型
サイリスタの断面図である。この実施例ではｐ型ベース
層４の上に高融点金属15を作成し、その上に多結晶シリ
コンダイオード16を作っている。この多結晶シリコンダ
イオード16はPN接合ダイオードなので、ショットキーダ
イオードに比べ逆方向リーク電流を減少することができ
る。また、高融点金属15の上にダイオードが形成されて
いるので、この部分はサイリスタ構造とならずラッチア
ップの問題は生じない。 第４図は、本発明の第１の実施例の絶縁ゲート型サイ
リスタ断面図である。この実施例ではｐ型ベース層４の
上にｐ型多結晶シリコン層17を形成し、ゲート電極８と
して形成したｎ型多結晶シリコン層を一体化して多結晶
シリコンダイオードを作っている。ゲート電極パッドは
ｎ型多結晶シリコン層に接続する。 第５図は、本発明の第２の実施例の絶縁ゲート型サイ
リスタの断面図である。この実施例ではＰ型ベース層４
にｎ+型層19を拡散形成してPN接合型ダイオードを作っ
ている。ｐ＋型層18は、この部分のサイリスタ動作を防
止するために設けた高濃度層でありｐ＋型層18とｎ＋型
層19とがダイオードのPN接合を形成している。この実施
例では、シリコン単結晶にPN接合ダイオードを作るので
逆方向リーク電流の更に少ないダイオードを作ることが
できる。 第６図は、本発明の第３の実施例の絶縁ゲート型サイ
リスタの断面図である。この実施例は、第２の実施例の
ｎ+型層19の代りにｎ型多結晶シリコン層20を設けたも
のである。 第７図は本発明の第４の実施例の絶縁ゲート型サイリ
スタの断面図である。この実施例は第２の実施例のPN接
合ダイオードの耐圧を上げるためにｎ＋型層19とｐ＋型
層21が直接接しないような構造となっており、ｐ＋型層
21上のｎ−型層22とｐ＋層21とがダイオードのPN接合を
形成している。この実施例の素子を作るには例えば次の
ようなプロセスがある。まず、ｎ型ベース層３の表面に
ｐ＋型層21を拡散形成し、その上にｎ−型層エピタキシ
ャル成長させる。その後、ゲート絶縁膜７、ゲート電極
８を形成し、これをマスクの一部として用いて、ｐ型ベ
ース層４、ｎ型エミッタ層５、ｎ＋型層19を形成する。
この場合、ｐ型ベース層４を形成する際にｎ＋型層19が
形成される部分は拡散しないでｎ−型エピタキシャル層
のまま残しておき、その中にｎ＋型層19を拡散形成す
る。この場合、ｎ＋−ｎ−ｐ＋型のダイオードとなるの
で、第２の実施例よりも大きな耐圧を実現できる。 本発明は上記した実施例に限られるものではなく、更
に種々変形して実施することができる。例えば上記実施
例ではダイオードとして拡散によって形成したPN接合ダ
イオード、多結晶シリコンダイオード、ショットキーダ
イオードの例を示したが、これ以外の物質からなる整流
素子であってもかまわない。また、上記実施例ではラッ
チアップ防止のためにｐ型層を用いたが、絶縁膜等によ
り分離する方法でもかまわない。 〔発明の効果〕 以上述べたように本発明によれば、第１導電型ベース
層とゲート電極の間にダイオードを接続することによ
り、絶縁ゲート容量を充電する時間を長くすることな
く、単一のゲート電極端子に制御信号を送るだけでター
ンオン，ターンオフ共に制御可能な絶縁ゲート型サイリ
スタを実現することができる。
【図面の簡単な説明】
第１図は、本発明の概念を説明するための断面図、第２
図及び第３図は、それぞれ本発明の参考例１及び２を説
明するための断面図、第４乃至第７図は、本発明の第１
乃至第４の実施例を示す断面図、第８図は、本発明の素
子の制御方法を示す図、第９図は従来例の素子構造を示
す断面図、第10図は、従来例の素子の制御方法を示す図
である。 1:p型エミッタ層、2:n+型バッファー層、3:n型ベース
層、4:p型ベース層、5:n型エミッタ層、6:アノード電
極、7:ゲート絶縁膜、8:ゲート電極、9:カソード電極、
10:ベース電極、11:ダイオード、12:ベース電極パッ
ド、13:ダイオード、15:高融点金属、16:多結晶シリコ
ンダイオード、17:p型多結晶シリコン層、18:p+型層、1
9:n+型層、20:n型多結晶シリコン層、21:p+型層、22:n-
型層。
図及び第３図は、それぞれ本発明の参考例１及び２を説
明するための断面図、第４乃至第７図は、本発明の第１
乃至第４の実施例を示す断面図、第８図は、本発明の素
子の制御方法を示す図、第９図は従来例の素子構造を示
す断面図、第10図は、従来例の素子の制御方法を示す図
である。 1:p型エミッタ層、2:n+型バッファー層、3:n型ベース
層、4:p型ベース層、5:n型エミッタ層、6:アノード電
極、7:ゲート絶縁膜、8:ゲート電極、9:カソード電極、
10:ベース電極、11:ダイオード、12:ベース電極パッ
ド、13:ダイオード、15:高融点金属、16:多結晶シリコ
ンダイオード、17:p型多結晶シリコン層、18:p+型層、1
9:n+型層、20:n型多結晶シリコン層、21:p+型層、22:n-
型層。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭61−88563（ＪＰ，Ａ)
特開 昭58−127376（ＪＰ，Ａ)
特開 昭50−80781（ＪＰ，Ａ)
Claims (1)
- (57)【特許請求の範囲】 １．第１導電型エミッタ層（以下ｐ型エミッタ層）に接
して第２導電型ベース層（以下ｎ型ベース層）を有し、
この第２導電型ベース層表面に第１導電型ベース層（以
下ｐ型ベース層）および第２導電型エミッタ層（以下ｎ
型エミッタ層）が拡散形成され、前記第１導電型エミッ
タ層に第１の主電極（以下アノード電極）が、前記第２
導電型エミッタ層に第２の主電極（以下カソード電極）
がそれぞれ形成されたサイリスタ構造を有し、前記第２
導電型ベース層と前記第２導電型エミッタ層とに挟まれ
た前記第１導電型ベース層表面上に絶縁膜を介してゲー
ト電極が形成された絶縁ゲート型サイリスタにおいて、 前記第１導電型ベース層上に前記ゲート電極と同層であ
る第１導電型層（以下ｐ型層）が設けられ、このｐ型層
と、前記第２導電型層（以下ｎ型層）としてのゲート電
極とにより、ダイオードを構成するようにしたことを特
徴とする絶縁ゲート型サイリスタ。 ２．第１導電型エミッタ層（以下ｐ型エミッタ層）に接
して第２導電型ベース層（以下ｎ型ベース層）を有し、
この第２導電型ベース層表面に第１導電型ベース層（以
下ｐ型ベース層）および第２導電型エミッタ層（以下ｎ
型エミッタ層）が拡散形成され、前記第１導電型エミッ
タ層に第１の主電極（以下アノード電極）が、前記第２
導電型エミッタ層に第２の主電極（以下カソード電極）
がそれぞれ形成されたサイリスタ構造を有し、前記第２
導電型ベース層と前記第２導電型エミッタ層とに挟まれ
た前記第１導電型ベース層表面上に絶縁膜を介してゲー
ト電極が形成された絶縁ゲート型サイリスタにおいて、 前記第１導電型ベース層側が第１導電型層（以下ｐ型
層）、前記ゲート電極側が第２導電型層（以下ｎ型層）
となるような向きに前記第１導電型ベース層と前記ゲー
ト電極との間にダイオードを接続し、前記ダイオードを
構成する第１導電型層は第１導電型ベース層よりも高濃
度の前記第１導電型ベース層とは別の拡散層で形成され
ていることを特徴とする絶縁ゲート型サイリスタ。 ３．前記ダイオードは、前記第１導電型ベース層内に形
成された低濃度第２導電型層と更にその中に形成された
高濃度第２導電型層と、この高濃度第２導電型層および
前記低濃度第２導電型層の下に前記第１導電型ベース層
と重なるように埋め込まれた高濃度第１導電型とで構成
されることを特徴とする特許請求の範囲第２項記載の絶
縁ゲート型サイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62041358A JP2760984B2 (ja) | 1987-02-26 | 1987-02-26 | 絶縁ゲート型サイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62041358A JP2760984B2 (ja) | 1987-02-26 | 1987-02-26 | 絶縁ゲート型サイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63209174A JPS63209174A (ja) | 1988-08-30 |
| JP2760984B2 true JP2760984B2 (ja) | 1998-06-04 |
Family
ID=12606266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62041358A Expired - Fee Related JP2760984B2 (ja) | 1987-02-26 | 1987-02-26 | 絶縁ゲート型サイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2760984B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0831606B2 (ja) * | 1989-11-17 | 1996-03-27 | 株式会社東芝 | 大電力用半導体装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56105679A (en) * | 1980-01-29 | 1981-08-22 | Toyo Electric Mfg Co Ltd | High-speed diode |
| JPS57197860A (en) * | 1981-05-29 | 1982-12-04 | Toshiba Corp | Semiconductor device |
| DE3150985A1 (de) * | 1981-12-23 | 1983-06-30 | Bayer Ag, 5090 Leverkusen | Verfahren zur aktivierung von substratoberflaechen fuer die stromlose metallisierung |
| JPH0618268B2 (ja) * | 1982-01-06 | 1994-03-09 | キヤノン株式会社 | 半導体素子 |
| JPS58127376A (ja) * | 1982-01-25 | 1983-07-29 | Fuji Electric Corp Res & Dev Ltd | Ｇｔｏサイリスタ |
| JPS6188563A (ja) * | 1984-10-08 | 1986-05-06 | Toshiba Corp | 半導体スイツチ |
-
1987
- 1987-02-26 JP JP62041358A patent/JP2760984B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63209174A (ja) | 1988-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4967243A (en) | Power transistor structure with high speed integral antiparallel Schottky diode | |
| US5910664A (en) | Emitter-switched transistor structures | |
| US4969027A (en) | Power bipolar transistor device with integral antisaturation diode | |
| JPH0357614B2 (ja) | ||
| JPS5825264A (ja) | 絶縁ゲート型半導体装置 | |
| JPH06196705A (ja) | 逆導通型絶縁ゲートバイポーラトランジスタ及びその製造方法 | |
| JPH0324791B2 (ja) | ||
| US5432360A (en) | Semiconductor device including an anode layer having low density regions by selective diffusion | |
| JPH0778978A (ja) | 縦型ｍｏｓ電界効果トランジスタ | |
| EP0177665B1 (en) | Self turnoff type semiconductor switching device | |
| US4942440A (en) | High voltage semiconductor devices with reduced on-resistance | |
| JPH0465552B2 (ja) | ||
| JP2760984B2 (ja) | 絶縁ゲート型サイリスタ | |
| JP3249891B2 (ja) | 半導体装置およびその使用方法 | |
| JPH0654796B2 (ja) | 複合半導体装置 | |
| JPS63186475A (ja) | 電導度変調形ｍｏｓｆｅｔ | |
| JPH04125972A (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| KR100266388B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2785271B2 (ja) | 半導体装置 | |
| EP0108945B1 (en) | High voltage semiconductor devices with reduced on-resistance | |
| JPH04363068A (ja) | 半導体装置 | |
| JP2633381B2 (ja) | 半導体装置 | |
| JP2629437B2 (ja) | 横型絶縁ゲート型バイポーラトランジスタ | |
| US4398206A (en) | Transistor with integrated diode and resistor | |
| JPH06334120A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |