JP2633381B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2633381B2 JP2633381B2 JP2225793A JP22579390A JP2633381B2 JP 2633381 B2 JP2633381 B2 JP 2633381B2 JP 2225793 A JP2225793 A JP 2225793A JP 22579390 A JP22579390 A JP 22579390A JP 2633381 B2 JP2633381 B2 JP 2633381B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- concentration buffer
- conductivity type
- low
- buffer region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はモーター駆動等のスイッチング用素子として
使用することができる半導体装置、特に横型ゲート駆動
型バイポーラトランジスタに関する。
使用することができる半導体装置、特に横型ゲート駆動
型バイポーラトランジスタに関する。
従来の技術 従来のゲート駆動型のバイポーラトランジスタは縦型
でこの断面構造を第２図に示す。この構造は縦型MOSFET
の半導体基板の下にそれと反対の導電型の領域を形成し
たものである。ここではＮチャネルに限ってこの動作を
説明する。先図ゲート14に正の電圧をかけると、エミッ
タ領域15からベース領域16を通ってバッファ領域17,18
へ電子が流れ、この電子の流れはコレクタ領域19へ吸い
こまれる。このときバイポーラ動作が起こり伝導度の変
調によりエミッターコレクタ間の電圧は低下する。この
ことでMOSFETに比べて大幅にオン時の損失を低減でき大
電流を扱うスイッチング素子としては有利である。な
お、12はソース電極、13は酸化シリコン膜である。
でこの断面構造を第２図に示す。この構造は縦型MOSFET
の半導体基板の下にそれと反対の導電型の領域を形成し
たものである。ここではＮチャネルに限ってこの動作を
説明する。先図ゲート14に正の電圧をかけると、エミッ
タ領域15からベース領域16を通ってバッファ領域17,18
へ電子が流れ、この電子の流れはコレクタ領域19へ吸い
こまれる。このときバイポーラ動作が起こり伝導度の変
調によりエミッターコレクタ間の電圧は低下する。この
ことでMOSFETに比べて大幅にオン時の損失を低減でき大
電流を扱うスイッチング素子としては有利である。な
お、12はソース電極、13は酸化シリコン膜である。
発明が解決しようとする課題 上記従来の構造のトランジスタ第３図のようなモータ
ー回路に使用した場合、電流を停止したときインダクタ
ンス負荷（モーター22）に蓄積されたエネルギーを放出
するため、ゲート駆動型バイポーラトランジスタ21のエ
ミッタ−ソース間に外付ダイオード20が必要である。も
しダイオード20を外付けしないと、エネルギーの放出が
遅れ、電流をすぐに停止することはできない。
ー回路に使用した場合、電流を停止したときインダクタ
ンス負荷（モーター22）に蓄積されたエネルギーを放出
するため、ゲート駆動型バイポーラトランジスタ21のエ
ミッタ−ソース間に外付ダイオード20が必要である。も
しダイオード20を外付けしないと、エネルギーの放出が
遅れ、電流をすぐに停止することはできない。
課題を解決するための手段 本発明では上記の課題を解決するため下記の示す横型
構造をとる。すなわち第一導電型半導体基板に第二導電
型の高濃度のバッファ領域を設け、このバッファ領域内
に第一導電型のコレクタ領域を設け、上記高濃度のバッ
ファ領域に接して第二導電型の低濃度バッファ領域を設
け上記低濃度バッファ領域内に、低濃度バッファ領域と
逆バイアスされた第一導電型領域を設け、低濃度バッフ
ァ領域と第二導電型のエミッタ領域間に位置する第一導
電型半導体基板の表面をチャンネル領域とし、この上に
ゲート酸化膜を介してゲート電極を設け、エミッタ領域
は上記半導体基板に電気的に接続されており、コレクタ
電極はコレクタのみまたはコレクタ領域とコレクタ領域
を囲む上記高濃度バッファ領域の両方に電気的に接続さ
れた構造の半導体装置とする。
構造をとる。すなわち第一導電型半導体基板に第二導電
型の高濃度のバッファ領域を設け、このバッファ領域内
に第一導電型のコレクタ領域を設け、上記高濃度のバッ
ファ領域に接して第二導電型の低濃度バッファ領域を設
け上記低濃度バッファ領域内に、低濃度バッファ領域と
逆バイアスされた第一導電型領域を設け、低濃度バッフ
ァ領域と第二導電型のエミッタ領域間に位置する第一導
電型半導体基板の表面をチャンネル領域とし、この上に
ゲート酸化膜を介してゲート電極を設け、エミッタ領域
は上記半導体基板に電気的に接続されており、コレクタ
電極はコレクタのみまたはコレクタ領域とコレクタ領域
を囲む上記高濃度バッファ領域の両方に電気的に接続さ
れた構造の半導体装置とする。
作用 本発明により横型ゲート駆動型バイポーラトランジス
タのエミッターコレクタ（ドレインーソース）間にダイ
オードをチップ面積を増加させず内蔵することができ
る。
タのエミッターコレクタ（ドレインーソース）間にダイ
オードをチップ面積を増加させず内蔵することができ
る。
実 施 例 第１図に本発明の一実施例における横型ゲート駆動型
バイポーラトランジスタの断面を示す。第一導電型（た
とえばＰ型）の半導体基板11に不純物を拡散して第二導
電型（たとえばＮ型）の低濃度バッファ（延長ドレイン
領域）７を設け、この領域７内に第二導電型の高濃度バ
ッファ領域６を設ける。この高濃度バッファ領域６は低
濃度バッファ領域７内に存在する。また第一導電型のコ
レクタ領域５は上記高濃度バッファ領域６内に存在しコ
レクタ電極１はコレクタ領域５と高濃度バッファ領域６
の両方に電気的に接続されている。エミッタ電極２は、
第二導電型のエミッタ領域９と第一導電型のベース領域
（基板コンタクト領域）10の両方にコンタクトをとって
いる。ゲート電極４は多結晶シリコンで形成し、半導体
基板11の表面を覆う２ミクロン以上の厚みのシリコン酸
化膜３内に形成されている。ゲート４のシリコン酸化膜
３はゲート酸化膜となる。低濃度バッファ領域６に対し
て逆バイアスされた第一導電型領域８が低濃度領域７内
に設けられている。エミッタ９−コレクタ５間に逆電圧
がかかったとき、低濃度バッファ領域７−基板11間と、
第一導電受領域８と低濃度バッファ領域７間の両方から
空乏層が広がるためこの領域がない構造よりもバッファ
領域の濃度を濃くしかつ高耐圧を実現できるので、バッ
ファ領域の長さを大幅に短くできる。エミッターコレク
タ間の降伏電圧を400Vとするため、半導体基板10濃度を
３×1014cm-3とした。なお第１図中、２はエミッタ電
極、Ｃはチャネル領域である。
バイポーラトランジスタの断面を示す。第一導電型（た
とえばＰ型）の半導体基板11に不純物を拡散して第二導
電型（たとえばＮ型）の低濃度バッファ（延長ドレイン
領域）７を設け、この領域７内に第二導電型の高濃度バ
ッファ領域６を設ける。この高濃度バッファ領域６は低
濃度バッファ領域７内に存在する。また第一導電型のコ
レクタ領域５は上記高濃度バッファ領域６内に存在しコ
レクタ電極１はコレクタ領域５と高濃度バッファ領域６
の両方に電気的に接続されている。エミッタ電極２は、
第二導電型のエミッタ領域９と第一導電型のベース領域
（基板コンタクト領域）10の両方にコンタクトをとって
いる。ゲート電極４は多結晶シリコンで形成し、半導体
基板11の表面を覆う２ミクロン以上の厚みのシリコン酸
化膜３内に形成されている。ゲート４のシリコン酸化膜
３はゲート酸化膜となる。低濃度バッファ領域６に対し
て逆バイアスされた第一導電型領域８が低濃度領域７内
に設けられている。エミッタ９−コレクタ５間に逆電圧
がかかったとき、低濃度バッファ領域７−基板11間と、
第一導電受領域８と低濃度バッファ領域７間の両方から
空乏層が広がるためこの領域がない構造よりもバッファ
領域の濃度を濃くしかつ高耐圧を実現できるので、バッ
ファ領域の長さを大幅に短くできる。エミッターコレク
タ間の降伏電圧を400Vとするため、半導体基板10濃度を
３×1014cm-3とした。なお第１図中、２はエミッタ電
極、Ｃはチャネル領域である。
発明の効果 以上のように本発明によれば、ゲート駆動型バイポー
ラトランジスタのエミッタ−コレクタ間にダイオードを
内蔵でき外付けのダイオードなしにモーター回路等に使
用できる。
ラトランジスタのエミッタ−コレクタ間にダイオードを
内蔵でき外付けのダイオードなしにモーター回路等に使
用できる。
第１図は本発明の一実施例における横型ゲート駆動型バ
イポーラトランジスタの断面図、第２図は従来の縦型ゲ
ート駆動型バイポーラトランジスタの断面図、第３図は
モーター回路の一部を示す回路図である。 １……コレクタ電極、２……エミッタ電極、３……シリ
コン酸化膜、４……ゲート電極、５……コレクタ領域、
６……高濃度バッファ領域、７……低濃度バッファ領
域、８……低濃度バッファ領域と逆バイアスされた第一
導電型領域、９……エミッタ領域、10……ベース領域
（基板コンタクト領域）、11……半導体基板。
イポーラトランジスタの断面図、第２図は従来の縦型ゲ
ート駆動型バイポーラトランジスタの断面図、第３図は
モーター回路の一部を示す回路図である。 １……コレクタ電極、２……エミッタ電極、３……シリ
コン酸化膜、４……ゲート電極、５……コレクタ領域、
６……高濃度バッファ領域、７……低濃度バッファ領
域、８……低濃度バッファ領域と逆バイアスされた第一
導電型領域、９……エミッタ領域、10……ベース領域
（基板コンタクト領域）、11……半導体基板。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 川崎 英夫 大阪府門真市大字門真1006番地 松下電 子工業株式社内 (72)発明者 進藤 裕之 大阪府門真市大字門真1006番地 松下電 子工業株式社内 (72)発明者 宇野 利彦 大阪府門真市大字門真1006番地 松下電 子工業株式社内
Claims (1)
- 【請求項１】第一導電型の半導体基板に第二導電型の高
濃度バッファ領域を設け、このバッファ領域内に第一導
電型のコレクタ領域を設け、上記高濃度バッファ領域に
接して第二導電型の低濃度バッファ領域を設け、上記低
濃度バッファ領域内に、上記低濃度バッファ領域と逆バ
イアスされた第一導電型領域を設け上記の低濃度バッフ
ァ領域と第二導電型のエミッタ領域間に位置する第一導
電型の半導体基板の表面をチャンネル領域とし、上記チ
ャンネル領域上にゲート酸化膜を介してゲート電極を設
け、エミッタ領域は上記半導体基板に電気的に接続され
ており、コレクタ電極はコレクタ領域及び前記コレクタ
領域を囲む高濃度のバッファ領域の両方に電気的に接続
されいて、前記低濃度バッファ領域と前記第一導電型の
半導体基板間の接合によるダイオードを有した半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2225793A JP2633381B2 (ja) | 1990-08-27 | 1990-08-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2225793A JP2633381B2 (ja) | 1990-08-27 | 1990-08-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04107865A JPH04107865A (ja) | 1992-04-09 |
| JP2633381B2 true JP2633381B2 (ja) | 1997-07-23 |
Family
ID=16834871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2225793A Expired - Lifetime JP2633381B2 (ja) | 1990-08-27 | 1990-08-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2633381B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5578740A (en) * | 1994-12-23 | 1996-11-26 | The Dow Chemical Company | Process for preparation of epoxy compounds essentially free of organic halides |
| JP5244464B2 (ja) * | 2008-05-30 | 2013-07-24 | 株式会社日立製作所 | 半導体装置およびその製造方法、ならびにその半導体装置を用いた集積半導体装置および不揮発性半導体記憶装置 |
-
1990
- 1990-08-27 JP JP2225793A patent/JP2633381B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04107865A (ja) | 1992-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108389901B (zh) | 一种载流子存储增强型超结igbt | |
| US4967243A (en) | Power transistor structure with high speed integral antiparallel Schottky diode | |
| US5014102A (en) | MOSFET-gated bipolar transistors and thyristors with both turn-on and turn-off capability having single-polarity gate input signal | |
| US5070377A (en) | Semiconductor device and method of manufacturing the same | |
| CN101345243B (zh) | 半导体器件 | |
| JP3222847B2 (ja) | 双方向形半導体装置 | |
| JP3469967B2 (ja) | 電力装置集積化構造体 | |
| JP2942732B2 (ja) | 短絡アノード水平型絶縁ゲートバイポーラトランジスタ | |
| JPH0357614B2 (ja) | ||
| JPH09508492A (ja) | 整流ゲートを有する三端子ゲート制御半導体スイッチング・デバイス | |
| US5910664A (en) | Emitter-switched transistor structures | |
| JPH0575110A (ja) | 半導体装置 | |
| JP3183055B2 (ja) | 半導体双方向性スイッチおよびその駆動方法 | |
| JP2633145B2 (ja) | 半導体横方向絶縁ゲートバイポーラトランジスタ装置 | |
| JPH04261065A (ja) | 半導体装置 | |
| JP2633381B2 (ja) | 半導体装置 | |
| US5635743A (en) | Semiconductor device having an increased withstand voltage against an inverse surge voltage | |
| JP3281194B2 (ja) | 電力用半導体素子 | |
| JP2513665B2 (ja) | 絶縁ゲ−ト型サイリスタ | |
| JPH09246545A (ja) | 電力用半導体素子 | |
| JP2635433B2 (ja) | 半導体装置 | |
| US6313485B1 (en) | Gate-controlled thyristor | |
| JP2629437B2 (ja) | 横型絶縁ゲート型バイポーラトランジスタ | |
| JP3196310B2 (ja) | 半導体装置 | |
| JPH0358482A (ja) | ターンオフゲート付きサイリスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20070827 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |