JP2633145B2 - 半導体横方向絶縁ゲートバイポーラトランジスタ装置 - Google Patents

半導体横方向絶縁ゲートバイポーラトランジスタ装置

Info

Publication number
JP2633145B2
JP2633145B2 JP4208104A JP20810492A JP2633145B2 JP 2633145 B2 JP2633145 B2 JP 2633145B2 JP 4208104 A JP4208104 A JP 4208104A JP 20810492 A JP20810492 A JP 20810492A JP 2633145 B2 JP2633145 B2 JP 2633145B2
Authority
JP
Japan
Prior art keywords
region
adjacent
trench
conductivity type
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4208104A
Other languages
English (en)
Other versions
JPH05206159A (ja
Inventor
キン オン シン ジョニー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JPH05206159A publication Critical patent/JPH05206159A/ja
Application granted granted Critical
Publication of JP2633145B2 publication Critical patent/JP2633145B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置、特に電力集
積回路に用いるに好適な横方向トレンチゲートバイポー
ラトランジスタ（ＬＴＧＢＴ）装置に関するものであ
る。
【０００２】
【従来の技術】電力集積回路の分野においては、装置の
設計者によって動作時の抵抗値が低く、スイッチング時
間が早く、ブレークダウン電圧の高い装置の開発が試み
られている。これらの区域で著しい約束を呈する装置の
あるカテゴリーは絶縁ゲートバイポーラトランジスタ
（ＩＧＢＴ）であり、その装置の分類には通常の多数キ
ャリアＭＯＳ装置の絶縁ゲート構体が組込まれ、導電率
変調には少数キャリア導通を追加的に用いている。代表
的な従来のＩＧＢＴ装置はヨーロッパ特許公開ＥＰＯ１
１１８０３号、ＥＰＯ３７２３９１号およびドイツ特許
ＤＥ３８２０６７７号に示されている。種々のトレンチ
構体を用いる他の型の構体の例は米国特許第４，５４
６，３７６号およびヨーロッパ特許公開ＥＰＯ０４７３
９２号に示されている。
【０００３】
【発明が解決しようとする課題】少数キャリアＩＧＢＴ
装置は高電力用途に用いる際に良好な性能特性を呈する
ため、著しく注目されているが、これら装置には重要な
欠点がある。特に導電率変調電力装置は高電流密度で高
電圧も存在する際に悪化する問題を“ラッチアップ”す
る傾向にある。電力装置には高電流および／または高電
圧条件が常時存在するため、ラッチアップに対する高抵
抗性で導電率変調電力装置を提供する必要がある。かか
る改善がなされていない場合には、これら装置はサイリ
スタが呈する所と同様にこれら装置が“オフ”状態への
転換を行い得なくなるように“ラッチアップ”を行う傾
向にある。これがため装置を一時的に、または永久的に
損傷するようになる。
【０００４】この問題に関する従来の解決策はＩＧＢＴ
装置のチャネル領域のドーピングを増大することであ
る。これがためチャネル抵抗を低下し、従って導通時チ
ャネルを横切る電圧降下を低下し、その結果一層耐ラッ
チアップ性の高い装置が得られるようになる。しかし、
この技術の主な欠点は、装置のスレシホルド電圧がこれ
により代表的には充分なゲートターンオン電圧を提供す
るのが困難となるレベルまで増大することである。さら
に、この手段のみが減少するが、前記問題を解決するも
のではない。
【０００５】従って、従来のＩＧＢＴ装置の固有の利点
を有し、しかも、これと同時にラッチアップに対する抵
抗性を充分に改善し得る装置が必要である。
【０００６】本発明の目的はオン抵抗が低く、スイッチ
ング特性が早く、ブレークダウン電圧が高く、しかも、
同時に高電力および／または高電圧回路用途でのラッチ
アップに対する抵抗性を著しく改善し得るＩＧＢＴ装置
を提供せんとするにある。
【０００７】本発明の他の目的は上述した利点を有し、
しかも、構成が簡単且つ簡潔でＳＯＩ技術で製造し得る
ＩＧＢＴ装置を提供せんとするにある。
【０００８】
【課題を解決するための手段】本発明は、主表面を有す
る第１導電型の半導体基板と、この主表面上に位置する
第１導電型とは反対の第２導電型の半導体表面層と、こ
の半導体表面層を完全に貫通し、前記表面層の一部を囲
み、これによって前記表面層中に島を画成し、かつ、内
側壁、外側壁及び床部を有し、この内側壁により前記島
の境界を定めるトレンチと、このトレンチの両側壁及び
床部を覆う誘電体層と、この誘電体層上の前記トレンチ
内に位置させるとともに導電材料で形成されるゲート領
域と、前記表面層の前記島内に位置させるとともに前記
トレンチの前記内側壁に隣接する前記第１導電型の表面
隣接チャネル領域と、前記表面層の前記島の中央部分に
位置するとともに前記チャネル領域から離間された表面
隣接第１装置領域と、前記チャネル領域に位置するとと
もに、少なくとも前記トレンチの前記内側壁に隣接する
前記第２導電型の高ドープ表面隣接区域を有する表面隣
接第２装置領域と、前記第１装置領域への電気的接続を
行う電極と、前記第２装置領域への電気的接続を行う電
極とを具え、前記ゲート領域が、前記第２装置領域及び
前記チャネル領域に隣接してほぼ垂直に延在し、これに
よりほぼ垂直な導電チャネルを作動中前記チャネル領域
に誘起することを特徴とする。
【０００９】かかる半導体装置を以下“横方向トレンチ
−ゲートバイポーラトランジスタ（ＬＴＧＢＴ）装置”
と称する。本発明の第１例では、ＬＴＧＢＴ装置は半導
体基板上に設けられた半導体表面層に形成する。本発明
の第２例では、半導体基板上に埋設絶縁層を設け、この
埋設絶縁層上に表面層を設けて基板から装置を完全に絶
縁し得るようにする。
【００１０】本質的には、これらの構成によって、第１
および第２装置領域が同一表面に隣接し、しかも、これ
と同時にチャネル領域に隣接し、ほぼ垂直方向にトレン
チ内に有利に延在する絶縁ゲート領域によって制御され
る垂直導通チャネルを設けるようにした横方向装置構体
を構成する。
【００１１】この特定の構成によって、正孔に対しては
陽極から陰極への横方向表面隣接経路と、陰極から垂直
導通チャネルを短い距離に亘って降下し、次いで陽極に
向かって横方向に横切って延在する第２経路とを構成す
る。少数キャリア（正孔）は横方向に、最初垂直導通チ
ャネルを流れることなく、陰極に直接流れ得るため、陰
極−チャネル接合の順方向バイアスは最小となる。これ
がため、構成上固有の寄生ｎｐｎトランジスタがターン
オンされるのを防止し、これによって高電流密度におい
てもラッチアップを防止する。さらに、電子流が最初に
下方に向かうため、電子−正孔再結合電流は、従来の横
方向絶縁ゲートバイポーラトランジスタの場合のように
装置の表面部分に流れないで装置の本体内を流れ得るよ
うになる。上述した構成の他の利点は、ゲート制御チャ
ネル導通領域がほぼ垂直であるため、この領域の寸法が
最適となり、これと同時にチャネル領域の横方向寸法が
増大してフィールドを整形することができ、これにより
高電圧ブレークダウン特性を改善することができる。
【００１２】さらに、ＬＴＧＢＴ装置は埋設絶縁層上に
形成し得るため、装置全体を容易且つ有効に絶縁するこ
とができ、従って、装置全体の高電圧絶縁を必要とする
ソースホロワ“ハイサイド”スイッチのような用途に特
に好適とすることができる。
【００１３】
【実施例】図面につき本発明の実施例を説明する。図は
実寸法では示さず、特に、垂直方向の寸法は便宜上拡大
して示す。さらに同一導電型の半導体領域は同一方向の
斜線で示し、且つ、種々の図中の関連する領域には一般
に同一符号を付して示す。
【００１４】図１は本発明の第１例の横方向トレンチゲ
ートバイポーラトランジスタ（ＬＴＧＢＴ）を示す。即
ち、図１において、ＬＴＧＢＴ装置１は第１導電型、本
例ではｐ型の半導体基板１０を具える。この基板１０は
ほぼ１０14原子／ｃｍ3 の代表的なドーピング濃度で軽
くドープする。基板１の第１主表面１２には、第１導電
型とは反対の第２導電型、本例ではｎ型のエピタキシヤ
ル半導体表面層１４を設けるとともにこれによりｐｎ接
合を形成する。このエピタキシヤル層１４は代表的には
その厚さをほぼ２．５μｍとするとともにその単位面積
当たりの電荷を１〜２×１０12原子／ｃｍ2 とする。前
記エピタキシヤル層１４の表面にはトレンチ１６を設け
るとともにこれをエピタキシヤル層全体に亘って延在さ
せるようにする。エッチングのような慣例の技術により
形成し得るこのトレンチはその幅を代表的にはほぼ２μ
ｍとし、これにより装置の能動部分を囲むようにする。
【００１５】代表的には厚さがほぼ０．０５μｍの酸化
珪素薄膜とし得る誘電体層１８によってトレンチの側壁
および底面を覆うようにする。誘電体被覆されたトレン
チはゲート領域２０を具え、このゲート領域はポリシリ
コンのような導電材料で形成するとともにポリリフィル
のような標準処理により製造することができる。またゲ
ート電極Ｇをも設け、これによりゲート領域２０への電
気接触を行う。
【００１６】前記エピタキシヤル層１４にはトレンチ１
６の内側壁に隣接してｐ導電型の表面隣接チャネル領域
２２を設ける。このチャネル領域２２はエピタキシヤル
表面層の１部分を垂直方向に延在するとともにＬＴＧＢ
Ｔ装置のある部分に向かってトレンチの内側壁から横方
向内方に延在する。このチャネル領域の構成は装置設計
要求の機能として極めて大きいが、この領域は代表的に
は厚さがほぼ１．５μｍであり、ドーピング濃度がほぼ
１０17原子／ｃｍ3 であり、横方向の長さがほぼ２０〜
２５μｍである。
【００１７】図１のＬＴＧＢＴ装置にはさらに陰極領域
と称される表面隣接第２装置領域２４を設け、この領域
はトレンチ１６の内側壁に隣接する高ドープｎ型表面隣
接区域24a を有するとともにチャネル領域２２の１部分
を下方に貫通して延在する。本例では陰極領域にさらに
ｐ導電型の第２高ドープ表面隣接区域２４ｂを設け、こ
の区域は前記区域２４ａに隣接して設け、チャネル領域
２２への接続を強めるようにする。陰極領域２４の区域
２４ａ、２４ｂは代表的にはその厚さを０．５μｍと
し、且つその相対的に高いドーピング濃度をほぼ１０20
原子／ｃｍ3 とする。これら区域２４ａおよび２４ｂの
幅は代表的にはそれぞれほぼ５μｍとし、陰極領域への
電気接続はこれら区域２４ａおよび２４ｂの双方をに接
触する陰極電極Ｋによって行う。
【００１８】ＬＴＧＢＴ装置構造は陽極領域と称され、
エピタキシヤル層１４と相俟ってｐｎ接合を形成する表
面隣接第１装置隣接２６によって完成する。この陽極領
域２６はエピタキシヤル層のある部分に位置するととも
にチャネル領域２２から分離する。陽極電極Ａによって
陽極領域２６への電気接続を行う。図１に示す例では、
表面隣接陽極領域は高ドープｐ導電型表面隣接領域２６
を含み、この表面隣接領域２６は代表的にはその厚さを
ほぼ０．５μｍとし、そのドーピング濃度をほぼ１０20
原子／ｃｍ3 とするが、本発明の要旨内であればそのそ
の変形例も可能である。これがため、例えば陽極領域は
セグメント化されたｐ＋／ｎ＋陽極，セグメント化され
たｐ＋／ショットキー陽極または純粋のショットキーダ
イオードとして設け、スイッチング速度を増大せしめる
ようにすることができる。これらの変更陽極構体は従来
既知であり、マッカージー等が“セグメンテッド−アノ
ード ラテラル インシュレイテッド−ゲート バイポ
ーラトランジスタデバイス”なる題名で出願した米国特
許第５７６，１３１号に記載されている。従ってこれら
の特徴はここではさらに説明しない。
【００１９】チャネル領域全体が横方向に配向されてい
るにもかかわらず、陰極領域およびその下側のエピタキ
シヤル層部分間にほぼ垂直な導通チャネル２２ａを形成
するかかるチャネル領域２２の特定の構成によって、従
来の装置ではトレードオフとなるように選択する必要が
ある幾つかのパラメータを同時に最適化する。これがた
め、例えばほぼ垂直な導通チャネル２２ａが所望のごと
く短く保持されるようになり、しかも、チャネル領域自
体は陽極領域に向かって内方に延在し、高電圧ブレーク
ダウン特性を改善し得るようにする。特定の有利な構成
では、チャネル領域２２は陰極領域区域２４ｂを越えて
横方向内方に陰極領域区域２４ｂおよび陽極領域２６間
の距離のほぼ１／２の距離に亘って延在する。
【００２０】本発明ＬＴＧＢＴ装置の第２例を図２に示
す。この例は図１に示す構成とほぼ同様であるが１箇所
だけ相違する。即ち、基板１０およびエピタキシヤル層
１４が表面１２でｐｎ接合と合致して装置に対する接合
分離を行う代わりにエピタキシヤル装置と基板とを基板
１０上に設けられた埋設絶縁層１３によって互いに分離
し、この際エピタキシヤル表面層１４はこの埋設絶縁層
上に設ける。この埋設絶縁層１３は代表的には慣例のよ
うに形成された熱酸化珪素ほぼ０．５μｍの層とするこ
とができる。従ってシリコン−オン−インシュレータ
（ＳＯＩ）ＬＴＧＢＴ装置を形成することができ、この
際装置はすべての周囲の半導体領域から完全に酸化物−
絶縁されるようになる。これがため、図２に示す構体は
ソース−ホロワハイ−サイドスイッチのような高電圧の
用途に特に好適であり、この際装置全体はブレークダウ
ンの危険なく高電圧に耐える有効な絶縁を行う必要があ
る。
【００２１】要約するに、本発明装置は従来のＬＴＧＢ
Ｔ装置に関連する利点のすべてを提供すると同時に従来
の装置の最も顕著な欠点を克服し、即ち、高電流および
／または高電圧レベルでのラッチアップを確実に損傷す
る感応性を克服し得るようにする。さらに、ここに記載
した装置はＳＯＩ技術に特に適応し得、従って広範囲の
高電圧回路に適用することができる。
【００２２】本発明は上述した例にのみ限定されるもの
ではなく要旨を変更しない範囲内で種々の変形または変
更か可能である。
【図面の簡単な説明】
【図１】本発明の第１例による横方向トレンチ−ゲート
バイポーラトランジスタ（ＬＴＧＢＴ）装置の構成を示
す断面図である。
【図２】本発明の第２例による絶縁層上に形成された横
方向トレンチ−ゲートバイポーラトランジスタ（ＬＴＧ
ＢＴ）装置の構成を示す断面図である。
【符号の説明】
１ ＬＴＧＢＴ装置 １０ 半導体基板 １２ 第１主面 １３ 埋設絶縁層 １４ エピタキシヤル半導体表面層 １６ トレンチ １８ 誘電体層 ２０ ゲート領域 ２２ チャネル領域 ２４ 表面隣接第２装置領域 ２４ａ 第１高ドープｎ導電型表面領域区域 ２４ｂ 第２高ドープ表面領域区域 ２６ 陽極領域

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 主表面（１２）を有する第１導電型の半
    導体基板（１０）と、 この主表面（１２）上に位置する第１導電型とは反対の
    第２導電型の半導体表面層（１４）と、 この半導体表面層（１４）を完全に貫通し、前記表面層
    （１４）の一部を囲み、これによって前記表面層（１
    ４）中に島を画成し、かつ、内側壁、外側壁及び床部を
    有し、この内側壁により前記島の境界を定めるトレンチ
    （１６）と、 このトレンチ（１６）の両側壁及び床部を覆う誘電体層
    （１８）と、 この誘電体層（１８）上の前記トレンチ内に位置させる
    とともに導電材料で形成されるゲート領域（２０）と、 前記表面層（１４）の前記島内に位置させるとともに前
    記トレンチ（１６）の前記内側壁に隣接する前記第１導
    電型の表面隣接チャネル領域（２２）と、 前記表面層（１４）の前記島の中央部分に位置するとと
    もに前記チャネル領域（２２）から離間された表面隣接
    第１装置領域（２６）と、 前記チャネル領域（２２）に位置するとともに、少なく
    とも前記トレンチ（１６）の前記内側壁に隣接する前記
    第２導電型の高ドープ表面隣接区域（２４ａ）を有する
    表面隣接第２装置領域（２４ａ，２４ｂ）と、 前記第１装置領域（２６）への電気的接続を行う電極
    （Ａ）と、 前記第２装置領域（２４ａ，２４ｂ）への電気的接続を
    行う電極（Ｋ）とを具え、 前記ゲート領域（２０）が、前記第２装置領域（２４
    ａ，２４ｂ）及び前記チャネル領域（２２）に隣接して
    ほぼ垂直に延在し、これによりほぼ垂直な導電チャネル
    を作動中前記チャネル領域（２２）に誘起することを特
    徴とする半導体横方向絶縁ゲートバイポーラトランジス
    タ装置。
  2. 【請求項２】 主表面（１２）を有する第１導電型の半
    導体基板（１０）と、 この主表面（１２）上に位置する絶縁層（１３）と、 この絶縁層（１３）上に位置し、これにより前記絶縁層
    （１３）を埋設絶縁層とする第１導電型とは反対の第２
    導電型の半導体表面層（１４）と、 この半導体表面層（１４）を完全に貫通し、前記表面層
    （１４）の一部を囲み、これによって前記表面層（１
    ４）中に島を画成し、かつ、内側壁、外側壁及び床部を
    有し、この内側壁により前記島の境界を定めるトレンチ
    （１６）と、 このトレンチ（１６）の両側壁及び床部を覆う誘電体層
    （１８）と、 この誘電体層（１８）上の前記トレンチ内に位置させる
    とともに導電材料で形成されるゲート領域（２０）と、 前記表面層（１４）の前記島内に位置させるとともに前
    記トレンチ（１６）の前記内側壁に隣接する前記第１導
    電型の表面隣接チャネル領域（２２）と、 前記表面層（１４）の前記島の中央部分に位置するとと
    もに前記チャネル領域（２２）から離間された表面隣接
    第１装置領域（２６）と、 前記チャネル領域（２２）に位置するとともに、少なく
    とも前記トレンチ（１６）の前記内側壁に隣接する前記
    第２導電型の高ドープ表面隣接区域（２４ａ）を有する
    表面隣接第２装置領域（２４ａ，２４ｂ）と、 前記第１装置領域（２６）への電気的接続を行う電極
    （Ａ）と、 前記第２装置領域（２４ａ，２４ｂ）への電気的接続を
    行う電極（Ｋ）とを具え、 前記ゲート領域（２０）が、前記第２装置領域（２４
    ａ，２４ｂ）及び前記チャネル領域（２２）に隣接して
    ほぼ垂直に延在し、これによりほぼ垂直な導電チャネル
    を作動中前記チャネル領域（２２）に誘起することを特
    徴とする半導体横方向絶縁ゲートバイポーラトランジス
    タ装置。
  3. 【請求項３】 前記表面隣接第２装置領域（２４ａ，２
    ４ｂ）は、第２導電型の高ドープ表面隣接区域（２４
    ａ）に隣接し、第２導電型の表面隣接区域（２４ａ）に
    より前記トレンチ（１６）の内側壁から離間され、前記
    チャネル領域（２２）の一部分を貫通して下方に延在す
    る第１導電型の高ドープ表面隣接区域（２４ｂ）を具え
    ることを特徴とする請求項１又は２記載の半導体横方向
    絶縁ゲートバイポーラトランジスタ装置。
  4. 【請求項４】 前記表面隣接チャネル領域（２２）は、
    前記第２装置領域（２４ａ，２４ｂ）及び前記第１装置
    領域（２６）間のほぼ１／２の距離に亘って前記第２装
    置領域（２４ａ，２４ｂ）を越えて横方向内方に延在す
    ることを特徴とする請求項１又は２記載の半導体横方向
    絶縁ゲートバイポーラトランジスタ装置。
  5. 【請求項５】 前記表面隣接第１装置領域（２６）は前
    記第１導電型の高ドープ区域を具えることを特徴とする
    請求項１又は２記載の半導体横方向絶縁ゲートバイポー
    ラトランジスタ装置。
  6. 【請求項６】 前記表面隣接第１装置領域（２６）はシ
    ョットキーダイオードを具えることを特徴とする請求項
    １又は２記載の半導体横方向絶縁ゲートバイポーラトラ
    ンジスタ装置。
JP4208104A 1991-08-07 1992-08-04 半導体横方向絶縁ゲートバイポーラトランジスタ装置 Expired - Fee Related JP2633145B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/741288 1991-08-07
US7/741288 1991-08-07
US07/741,288 US5227653A (en) 1991-08-07 1991-08-07 Lateral trench-gate bipolar transistors

Publications (2)

Publication Number Publication Date
JPH05206159A JPH05206159A (ja) 1993-08-13
JP2633145B2 true JP2633145B2 (ja) 1997-07-23

Family

ID=24980123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4208104A Expired - Fee Related JP2633145B2 (ja) 1991-08-07 1992-08-04 半導体横方向絶縁ゲートバイポーラトランジスタ装置

Country Status (5)

Country Link
US (1) US5227653A (ja)
EP (1) EP0526939B1 (ja)
JP (1) JP2633145B2 (ja)
KR (1) KR100278526B1 (ja)
DE (1) DE69210328T2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2272572B (en) * 1992-11-09 1996-07-10 Fuji Electric Co Ltd Insulated-gate bipolar transistor and process of producing the same
EP0702411B1 (en) * 1994-09-16 2002-11-27 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device with a buried MOS-gate structure
DE69624305T2 (de) * 1995-03-23 2003-06-26 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem ligbt element
US5776813A (en) * 1997-10-06 1998-07-07 Industrial Technology Research Institute Process to manufacture a vertical gate-enhanced bipolar transistor
DE19750413A1 (de) * 1997-11-14 1999-05-20 Asea Brown Boveri Bipolartransistor mit isolierter Steuerelektrode (IGBT)
DE19800647C1 (de) 1998-01-09 1999-05-27 Siemens Ag SOI-Hochspannungsschalter
JP3641547B2 (ja) * 1998-03-25 2005-04-20 株式会社豊田中央研究所 横型ｍｏｓ素子を含む半導体装置
EP1081769A4 (en) * 1998-04-27 2007-05-02 Mitsubishi Electric Corp SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
KR100370129B1 (ko) 2000-08-01 2003-01-30 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
JP4290378B2 (ja) * 2002-03-28 2009-07-01 Ｎｅｃエレクトロニクス株式会社 横型パワーｍｏｓトランジスタおよびその製造方法
US7759731B2 (en) * 2006-08-28 2010-07-20 Advanced Analogic Technologies, Inc. Lateral trench MOSFET with direct trench polysilicon contact and method of forming the same
CN101840935B (zh) * 2010-05-17 2012-02-29 电子科技大学 Soi横向mosfet器件
CN105990408A (zh) 2015-02-02 2016-10-05 无锡华润上华半导体有限公司 横向绝缘栅双极型晶体管
CN110459606B (zh) * 2019-08-29 2023-03-24 电子科技大学 一种具有自偏置pmos的横向沟槽型igbt及其制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4199774A (en) * 1978-09-18 1980-04-22 The Board Of Trustees Of The Leland Stanford Junior University Monolithic semiconductor switching device
US4546367A (en) * 1982-06-21 1985-10-08 Eaton Corporation Lateral bidirectional notch FET with extended gate insulator
EP0273030A3 (en) * 1982-12-13 1988-09-21 General Electric Company Lateral insulated-gate rectifier structures
US4963951A (en) * 1985-11-29 1990-10-16 General Electric Company Lateral insulated gate bipolar transistors with improved latch-up immunity
US4767722A (en) * 1986-03-24 1988-08-30 Siliconix Incorporated Method for making planar vertical channel DMOS structures
EP0280536B1 (en) * 1987-02-26 1997-05-28 Kabushiki Kaisha Toshiba Turn-on driving technique for insulated gate thyristor
DE3820677A1 (de) * 1987-07-13 1989-01-26 Bbc Brown Boveri & Cie Feldeffektgesteuertes, bipolares leistungshalbleiter-bauelement und verfahren zu dessen herstellung
US4914058A (en) * 1987-12-29 1990-04-03 Siliconix Incorporated Grooved DMOS process with varying gate dielectric thickness
US5049968A (en) * 1988-02-08 1991-09-17 Kabushiki Kaisha Toshiba Dielectrically isolated substrate and semiconductor device using the same
JP2788269B2 (ja) * 1988-02-08 1998-08-20 株式会社東芝 半導体装置およびその製造方法
US5016067A (en) * 1988-04-11 1991-05-14 Texas Instruments Incorporated Vertical MOS transistor
JPH0783118B2 (ja) * 1988-06-08 1995-09-06 三菱電機株式会社 半導体装置およびその製造方法
US4951102A (en) * 1988-08-24 1990-08-21 Harris Corporation Trench gate VCMOS
ATE211306T1 (de) * 1988-09-22 2002-01-15 Koninkl Philips Electronics Nv Laterale bipolare transistoranordnungen mit isolierter steuerelektrode mit geteilter anode
EP0371785B1 (en) * 1988-11-29 1996-05-01 Kabushiki Kaisha Toshiba Lateral conductivity modulated MOSFET
JPH0716009B2 (ja) * 1988-12-02 1995-02-22 株式会社日立製作所 横型絶縁ゲートバイポーラトランジスタ
JP2536137B2 (ja) * 1989-03-28 1996-09-18 富士電機株式会社 伝導度変調型ｍｏｓｆｅｔを備えた半導体装置

Also Published As

Publication number Publication date
EP0526939A1 (en) 1993-02-10
EP0526939B1 (en) 1996-05-01
KR100278526B1 (ko) 2001-02-01
DE69210328T2 (de) 1996-11-07
US5227653A (en) 1993-07-13
DE69210328D1 (de) 1996-06-05
JPH05206159A (ja) 1993-08-13
KR930005238A (ko) 1993-03-23

Similar Documents

Publication Publication Date Title
US6091107A (en) Semiconductor devices
US7795638B2 (en) Semiconductor device with a U-shape drift region
US5304821A (en) MOS-gate-turnoff thyristor
US6303410B1 (en) Methods of forming power semiconductor devices having T-shaped gate electrodes
US6121633A (en) Latch-up free power MOS-bipolar transistor
US5969378A (en) Latch-up free power UMOS-bipolar transistor
US5801420A (en) Lateral semiconductor arrangement for power ICS
KR100275756B1 (ko) 트렌치 절연 게이트 바이폴라 트랜지스터
US4989058A (en) Fast switching lateral insulated gate transistors
JPH0357614B2 (ja)
US5879967A (en) Methods forming power semiconductor devices having latch-up inhibiting regions
JP2000228519A (ja) トレンチ型絶縁ゲートバイポーラトランジスタ
JP2633145B2 (ja) 半導体横方向絶縁ゲートバイポーラトランジスタ装置
EP0185415B1 (en) Conductivity-enhanced combined lateral mos/bipolar transistor
EP0522670B1 (en) Fast switching lateral insulated gate field effect transistor
US20090146177A1 (en) Variable threshold trench igbt with offset emitter contacts
EP0338312B1 (en) Insulated gate bipolar transistor
JPH10294461A (ja) 絶縁ゲート形半導体素子
US6310385B1 (en) High band gap layer to isolate wells in high voltage power integrated circuits
US5925900A (en) Emitter-switched thyristor having a floating ohmic contact
EP0761016A1 (en) Semiconductor device provided with an ligbt element
JPH023980A (ja) 縦型電界効果トランジスタ
JP4761011B2 (ja) サイリスタを有する半導体装置及びその製造方法
JPH11195784A (ja) 絶縁ゲート形半導体素子
KR100241055B1 (ko) 트렌치-게이트 수평형 절연게이트 바이폴라 트랜지스터

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees