DE3820677A1 - Feldeffektgesteuertes, bipolares leistungshalbleiter-bauelement und verfahren zu dessen herstellung - Google Patents

Description

Die Erfindung bezieht sich auf das Gebiet der Leistungshalb­ leiter-Bauelemente. Sie betrifft insbesondere ein feldeffekt­ gesteuertes, bipolares Leistungshalbleiter-Bauelement, umfas­ send

• - in einem Substrat zwischen einer Anode und einer Kathode eine p-Emitterschicht, eine n-Basisschicht, eine p-Basis­ schicht, und eine n-Emitterschicht, wobei
  • -- die p-Basisschicht lateral in eine Mehrzahl von ein­ zelnen p-Bereichen unterteilt ist, welche durch Zwi­ schenräume voneinander getrennt sind;
  • -- in diesen Zwischenräumen die n-Basisschicht an die Oberfläche des Substrats tritt;
  • -- in jedem der p-Bereiche die n-Emitterschicht in Form von einzelnen n-Bereichen eingebettet ist, derart, daß die p-Basisschicht an den Seiten der p-Bereiche an die Oberfläche des Substrats tritt; und
  • -- zwischen den n-Bereichen jedes p-Bereichs jeweils eine p⁺-Zone angeordnet ist, welche von der Oberflä­ che des Substrats durch die p-Basisschicht hindurch bis in die n-Basisschicht hineinreicht;
• - kathodenseitig eine Gate-Kathoden-Struktur mit abwech­ selnd angeordneten Gateelektroden und Kathodenkontakten, wobei
  • -- über jedem der p-Bereiche ein Kathodenkontakt ange­ ordnet ist, welcher alle n-Bereiche des zugehörigen p-Bereichs und die dazwischenliegende p⁺-Zone kon­ taktiert; und
  • -- über jeden Zwischenraum zwischen benachbarten p-Be­ reichen eine durch eine Gateisolierung vom Substrat elektrisch isolierte Gateelektrode angeordnet ist, welche die an den Seiten der angrenzenden p-Bereiche an die Oberfläche tretende p-Basisschicht überdeckt.

Ein solches Bauelement ist z. B. aus dem Artikel von J. P. Rus­ sel et al., "The COMFET-A New High Conductance MOS-Gated De­ vice", IEEE Electron Device Letters, Vol. EDL-4, No. 3, März 1983, S. 63-65, bekannt.

Stand der Technik

Traditionelle bipolare Leistungshalbleiter-Bauelemente wie bi­ polare Transistoren und Thyristoren haben in den letzten Jah­ ren Konkurrenz von seiten unipolarer, feldeffektgesteuerter Leistungstransistoren (Leistungs-MOSFETs) erhalten. Hierfür ist insbesondere die leistungslose Steuerung des letzgenann­ ten Transistortyps ausschlaggebend. Ein Einbruch der Lei­ stungs-MOSFETs in die Domäne der bipolaren Bauelemente im Be­ reich mittlerer und hoher Spannungen ist jedoch wegen der nicht mit Ladungsträgern überschwemmbaren Driftgebiete der unipolaren Leistungshalbleiter-Bauelemente prinzipiell unmög­ lich.

Bestrebungen, die vorteilhaften Eigenschaften beider Bauele­ mentegruppen (leistungslose Ansteuerung, geringer Durch­ laßwiderstand) in einem Bauelement zu vereinigen, haben vor einigen Jahren zur Entstehung von feldeffektgesteuerten, bipo­ laren Leistungshalbleiter-Bauelementen geführt, die unter der Bezeichnung IGR (Insulate Gate Rectifier) oder COMFET (Conduc­ tivity-Modulated FET) vorgestellt worden sind (siehe z. B. bei B. J. Baliga et al. IEEE Int. Electron Dev. Meet. Techn. Dig (1982), S. 264-267 oder im eingangs zitierten Artikel von J. P. Russel et al.).

Als Bipolar-Mode MOSFETs sind diese Bauelemente seit kurzer Zeit auch schon auf dem Halbleitermarkt erhältlich (A. Naka­ gawa et al. Toshiba Review No. 152 (1985), S. 27-29).

Bei den Bauelementen vom IGR-Typ handelt es sich um eine P-N- P-N-Vierschichtstruktur mit isoliert aufgebrachten Gateelek­ troden, die im Ersatzschaltbild als bipolarer PNP-Transistor mit Ansteuerung durch einen MOSFET vom Anreicherungstyp dar­ gestellt werden kann (siehe z. B. D. Neda et al. Extended Ab­ stracts of the 18th Conference on Solid State Devices and Ma­ terials, Tokyo (1986), S. 97-100).

Um diese Wirkungsweise zu erreichen, wird die p-Basisschicht unter den Gateelektroden zwischen der n-Emitterschicht und der n-Basisschicht jeweils an die Substratoberfläche geführt. Durch Anlegen einer positiven Spannung an die Gateelektrode bildet sich im oberflächennahen Bereich der p-Basisschicht ein Kanal, über den Elektronen von der n-Emitterschicht in die schwach n-dotierte n-Basisschicht fließen können und dort eine Löcherinjection aus der p-Emitterschicht hervorrufen.

Mit diesem Mechanismus können dann über das Gate leistungslos hohe Ströme durch das Substrat gesteuert, d. h. auch abgeschal­ tet werden.

Unter bestimmten Bedingungen kann diese leistungslose Steue­ rung jedoch unwirksam werden: Das Bauelement vom IGR-Typ ent­ hält wegen der Vierschichtstruktur parasitäre Thyristoran­ ordnungen, die bei höheren Strömen einrasten (sog. "latch- up"), wenn der von der p-Emitterschicht injizierte Löcherstrom am PN-Übergang zwischen der n-Emitterschicht und der p-Basis­ schicht eine direkte Elektroneninjektion in die p-Basisschicht verursacht und so den parasitären Thyristor zum Durchschalten bringt.

Um diesen Einrast-Effekt zu verhindern und die Steuerbarkeit des Bauelements auch bei höheren Strömen zu gewährleisten, ist in dem eingangs genannten Artikel von J-P. Russel et al. be­ reits vorgeschlagen worden, unterhalb der Kathodenkontakte p⁺- Zonen anzuordnen, die von den Kathodenkontakten aus durch die p-Basisschicht hindurchreichen und für den einen Teiltransi­ stor des parasitären Thyristors einen Shunt-Widerstand dar­ stellen, welcher bewirkt, daß die Einrastbedingungen (Summe der Stromverstärkung beider Teiltransistoren 1) erst bei we­ sentlich höheren Strömen erfüllt ist.

Gleichwohl können mit der vorgeschlagenen Anordnung die Ein­ rastprobleme nicht sicher vermieden werden.

Darstellung der Erfindung

Aufgabe der vorliegenden Erfindung ist es nun, ein feldeffekt­ gesteuertes, bipolares Leistungshalbleiter-Bauelement zu schaffen, bei dem das Einrastproblem sicher vermieden werden kann, sowie ein Verfahren zu dessen Herstellung anzugeben.

Die Aufgabe wird bei einem Bauelement der eingangs genannten Art dadurch gelöst, daß

• - jede Gateelektrode in einem Graben angeordnet ist, wobei
  • -- die Gräben jeweils den Zwischenraum zwischen benach­ barten p-Bereichen bilden;
  • -- die Gräben bis in die n-Basisschicht hineinreichen; und
  • -- jeder p-Bereich und jeder n-Bereich seitlich von der Wand des benachbarten Grabens begrenzt wird.

Bei dem erfindungsgemäßen Verfahren werden die folgenden Schritte durchlaufen:

• - Im Substrat werden die p-Emitterschicht, die n-Basis­ schicht und die p-Basischicht als durchgehende Schichten erzeugt;
• - von der Kathodenseite her werden durch eine erste Maske die p⁺-Zonen mit entsprechendem Abstand voneinander in das Substrat eingebracht;
• - nach Entfernen der ersten Maske werden die p⁺-Zonen durch eine zweite Maske jeweils in ihrem Mittelteil abgedeckt;
• - durch die zweite Maske wird die n-Emitterschicht in das Substrat eingebracht, wobei jeweils zwischen zwei p⁺-Zo­ nen zusammenhängende Gebiete entstehen;
• - durch einen anisotropen Ätzprozeß werden zwischen den p⁺-Zonen die Gräben in das Substrat geätzt und damit die zunächst zusammenhängenden Gebiete der n-Emitterschicht in die einzelnen n-Bereiche unterteilt;
• - die Gräben werden mit der Gateisolierung versehen;
• - über den Gateisolierungen werden die Gateelektroden auf­ gebracht; und
• - durch geeignete Metallisierungen werden die Kathodenkon­ takte und ein Anodenkontakt auf das Substrat aufgebracht und die Gateelektroden kontaktiert.

Der Kern der Erfindung besteht darin, daß die Peripherie der ein­ zelnen n-Bereiche der n-Emitterschicht zur p-Basisschicht hin zu minimieren und den Strompfad des Löcherstroms von der n- Emitterschicht weg zu verlagern, indem der Steuerkanal nicht länger horizontal, sondern vertikal an der Grabenwand angeord­ net wird. Damit wird der hochohmige Weg der lateralen Kompo­ nente des injizierten Löcherstroms unterhalb der n-Bereiche in der p-Emitterschicht deutlich verkürzt und die laterale Kompo­ nente selbst reduziert. Zusammen mit dem niederohmigen Ab­ schnitt der p⁺-Zone wird der durch den Löcherstrom erzeugte Spannungsabfall entlang der Peripherie der n-Bereiche so weit reduziert, daß eine direkte Elektroneninjektion und damit ein Einrasten im Arbeitsbereich des Bauelements nicht mehr auftre­ ten kann.

Ausführungsbeispiele der Erfindung ergeben sich aus den Un­ teransprüchen.

Kurze Beschreibung der Zeichnung

Die Erfindung soll nachfolgend im Zusammenhang mit der Zeich­ nung anhand von Ausführungsbeispielen näher erläutert werden. Es zeigt

Fig. 1 in einem Ausschnitt den Querschnitt durch ein IGR- bzw. COMFET-Bauelement nach dem Stand der Technik;

Fig. 2 in einer Ausschnittsvergrößerung die Ursachen des zu vermeidenden Einrastens bei einem Bauelement gemäß Fig. 1;

Fig. 3 in einer entsprechenden Ausschnittsvergrößerung ein Ausführungsbeispiel für den Aufbau eines Bauelements nach der Erfindung;

Fig. 4A-D in ausgewählten Verfahrensschritten die Herstellung eines Bauelements nach der Erfindung.

Wege zur Ausführung der Erfindung

In Fig. 1 ist schematisch im Querschnitt die Struktur eines feldeffektgesteuerten, bipolaren Leistungshalbleiter-Bauele­ mens dargestellt, wie es als IGR aus dem erwähnten Artikel von B. J. Baliga et al., bzw. als COMFET aus dem Artikel von J. P. Russel et al. bekannt ist.

Beide genannten Bauelemente unterscheiden sich dabei im we­ sentlichen nur durch eine (in Fig. 1 gestrichelt eingezeich­ nete) p⁺-Zone 9, auf die im weiteren Verlauf der Beschreibung noch näher eingegangen wird.

Die bekannten Bauelemente enthalten in einem Substrat 1 (übli­ cherweise aus Silizium) zwischen einer Anode A und einer Ka­ thode K eine Mehrzahl unterschiedlich dotierter Schichten mit wechselndem Leitungstyp. Von der Anode A ausgehend sind dies eine p⁺-dotierte p-Emitterschicht 2, eine n^--dotierte n-Basis­ schicht 3, eine p-dotierte p-Basisschicht 4 und eine n⁺-do­ tierte n-Emitterschicht 5. Diese Bezeichnungen lehnen sich an die übliche bipolare Thyristorenstruktur an, obgleich es sich bei den hier beschriebenen Bauelementen eigentlich um feldef­ fektgesteuerte Bipolar-Transistoren handelt.

Während die p-Emitterschicht 2 und die n-Basisschicht 3 late­ ral durchgehende Schichten sind, handelt es sich bei der p-Ba­ sisschicht 4 und der n-Emitterschicht 5 um lateral unterteilte Schichten, die aus einzelnen p-Bereichen 4 a, b, c bzw. n-Berei­ chen 5 a, . . ., d bestehen.

Diese Unterteilung hängt zusammen mit der fein unterteilten Gate-Kathoden-Struktur, bei der auf der Kathodenseite abwech­ selnd schmale Kathodenbereiche mit entsprechenden Kathodenkon­ takten 8 und schmale Gatebereiche mit entsprechenden Gateelek­ troden 7 angeordnet sind. Die Kathodenseite ist bei den be­ kannten Bauelementen im wesentlichen planar ausgeführt, d. h., die Gateelektroden 7 und die Kathodenkontakte 8 liegen, abge­ sehen von einer dünnen Gateisolierung 6 unter den Gateelektro­ den 7, in derselben Ebene.

Die p-Bereiche 4 a, b, c der p-Basisschicht 4 sind durch Zwi­ schenräume 10 voneinander getrennt. In den Zwischenräumen 10 tritt die n-Basisschicht 3 an die Oberfläche des Substrats 1 und wird dort von der isolierten Gateelektrode 7 überdeckt.

In die einzelnen p-Bereiche 4 a, b, c sind jeweils mehrere n-Be­ reiche (5 a in 4 a, 5 b und 5 c in 4 b, 5 d und 4 c) eingelassen, derart, daß die p-Basisschicht 4 die n-Bereiche 5 a, . . ., d im Substrat 1 vollständig umgibt (wenn keine p⁺-Zone 9 vorhanden ist).

An den beiden Seiten jedes p-Bereichs 4 a, b, c tritt damit die p-Basisschicht 4 unter der jeweiligen Gateelektrode 7 an die Oberfläche des Substrats 1. Ist keine p⁺-Zone 9 vorgesehen, tritt die p-Basisschicht 4 auch zwischen den n-Bereichen eines p-Bereiches an die Oberfläche und wird dort von dem entspre­ chenden Kathodenkontakt 8 kontaktiert.

Jeder Kathodenkontakt 8 kontaktiert zugleich die n-Bereiche des zugehörigen p-Bereichs. Auf diese Weise wird auf beiden Seiten jedes Zwischenraums 10 aus dem benachbarten n-Bereich, dem zugehörigen p-Bereich, der an die Oberfläche tretenden n- Basisschicht 3 und der darüberliegenden Gateelektrode 7 ein MOSFET-Element vom Anreicherungs-Typ gebildet. Durch Anlegen einer positiven Spannung an die Gateelektroden bilden sich in den Randbereichen jedes p-Bereich 4 a, b, c unter der Substrat­ oberfläche Kanäle aus, über die Elektronen von den n-Bereichen 5 a, . . ., d in die n-Basisschicht 3 fließen können.

Ist die n-Basisschicht 3 hinreichend mit Elektronen über­ schwemmt, werden aus der p-Emitterschicht 2 Löcher in die n- Basisschicht 3 injiziert, die über die p-Basisschicht 4 zur Kathode K fließen, so daß über die Gatespannung der Stromzu­ fluß zwischen Anode A und Kathode K gesteuert werden kann.

Die gesamte Struktur aus Fig. 1 bildet also eine Vielzahl par­ alleler bipolarer PNP-Transistoren (mit p-Emitterschicht 2, n- Basisschicht 3 und p-Basisschicht 4), die über entsprechende MOSFET-Sektionen unter den Gateelektroden 7 angesteuert wer­ den. Auf der Anodenseite werden alle Teiltransistoren durch einen gemeinsamen Anodenkontakt 11 kontaktiert. Entsprechend bilden alle Gateelektroden 7 zusammen ein Gate G, und alle Ka­ thodenkontakte 8 zusammen die Kathode K.

Wie man aus der Darstellung in Fig. 1 unmittelbar erkennt, sind in der bekannten Struktur parasitäre Thyristorelemente vorhanden, deren vier Schichten sich aus den n-Bereichen 5 a . . ., d der p-Basisschicht 4, der n-Basisschicht 3 und der p- Emitterschicht 2 zusammensetzen. Unter bestimmten Vorausset­ zungen, die anhand der Fig. 2 erläutert werden sollen, können diese Teilthyristoren durchschalten oder einrasten (latch-up). In diesem Fall findet ein Stromfluß von der Anode A zur Kathode K statt, der durch das Gate G nicht mehr gesteuert werden kann.

Die Fig. 2 zeigt im vergrößerten Ausschnitt ein solches para­ sitäres Thyristorenelement sowie die angrenzende MOSFET-Sek­ tion. Die Bezugszeichen sind dieselben wie in Fig. 1.

Wenn die Gateelektrode 7 auf positivem Potential gegenüber der Kathode K liegt, bildet sich unter der Gateelektrode 7 in der an die Oberfläche tretenden p-Basisschicht eine (in der Figur durch Kreuzschraffur angedeutete) Inversionsschicht, die als Kanal für Elektronen wirkt.

Ist die Schichtstruktur nun gleichzeitig in Durchlaßrichtung gepolt (Anode A positiv gegenüber Kathode K), fließt ein Elektronenstrom In aus der n-Emitterschicht 5 über den Kanal in die hochohmige n-Basisschicht 3. Die Überschwemmung dieser Schicht mit Elektronen führt zu einer entsprechenden Löcherin­ jektion aus der p-Emitterschicht 2 über den PN-Übergang in die n-Basisschicht 3. Die injizierten Löcher fließen als Lö­ cherstrom J _p durch die n-Basisschicht 3 und die p-Basisschicht 4 zur Kathode K.

Wie aus den in Fig. 2 eingezeichneten Pfeilen zu ersehen ist, hat der Löcherstrom J _p nicht nur vertikale Komponenten (senk­ rechte Pfeile), sondern auch laterale Komponenten (horizonta­ ler Pfeil).

Die laterale Komponente des Löcherstroms J _p fließt unterhalb der n-Emitterschicht 5 durch die relativ hochohmige p-Basis­ schicht 4 und ruft an der Peripherie der n-Emitterschicht 5 einen Spannungsabfall DELTA V hervor.

Wenn dieser Spannungsabfall DELTA V unter dem n-Bereich der n- Emitterschicht 5 einen kritischen Wert übersteigt, beginnt der n-Bereich, lokal Elektronen in die p-Basisschicht 4 zu inji­ zieren. Der Einrastvorgang des Thyristorelements ist damit in­ itiiert. Sobald jedoch die parasitären Thyristorenelemente eingerastet sind, d. h., der Anodenstrom nicht länger in direktem Zusammenhang mit dem durch den Kanal fließenden Elektronenstrom J _n steht, hat die Steuerung des Anodenstroms über die Gatespannung ihre Wirksamkeit verloren: Das Bauelement befindet sich im Durchlaßzustand und kann nicht mehr ohne weiters abgeschaltet werden.

Um diesen Einrastvorgang, der bei bestimmten Stromstärken ein­ setzt, zu höheren Stromstärken hinauszuschieben, ist in dem bereits zitierten Artikel von J. P. Russel et al. vorgeschlagen worden, unterhalb der Kathodenkontakte 8 die in Fig. 1 gestri­ chelt eingezeichneten p⁺-Zonen 9 vorzusehen, die von der Ober­ fläche ausgehend durch die p-Basisschicht 4 hindurch bis in die n-Basisschicht 3 hineinreichen und so jeden p-Bereich 4 a, b, c in zwei Gebiete unterteilen.

Die stark dotierten, niederohmigen p⁺-Zonen 9 bilden zusammen mit den Kathodenkontakten 8 einen Shuntwiderstand für den npn- Teiltransistor der parasitären Thyristorelemente. Dieser Shuntwiderstand verringert die Stromverstärkung des npn-Teil­ transistors, so daß die Einrastbedingung für das Thyristorele­ ment erst bei höheren Stromstärken erfüllt wird.

Die vorliegende Erfindung geht nun von einem anderen Ansatz aus: Wie in der Erklärung zu Fig. 2 bereits beschrieben, ist für den Einrastvorgang der Spannungsabfall DELTA V bestimmend, den die laterale Komponente des Löcherstroms J _p an der Peripherie jedes n-Bereichs 5 a, . . ., d hervorruft.

Um diesen Spannungsabfall DELTA V wirkungsvoll zu begrenzen, wird der relativ hochohmige Pfad in den p-Bereichen unterhalb der n-Bereiche entsprechend verkürzt und gleichzeitig der Strompfad des Löcherstroms J _p von der p-Basisschicht 4 weg verlagert. Die Verkürzung wird mit zwei Maßnahmen erreicht:
Zum einen werden, wie bei dem bekannten Bauelement, hochdotierte p⁺-Zonen vorgesehen, die seitwärts bis unter die n-Bereiche 5 a, . . ., d reichen und dem Löcherstrom J _p einen niederohmigen Pfad zur Kathode K mit entspechend geringem Spannungsabfall zur Verfügung stellen.

Zum anderen wird die Peripherie der n-Bereiche 5 a, . . ., d direkt dadurch verkürzt, daß die Gateelektroden 7 in Gräben 14 (Fig. 3) angeordnet werden. Wie man aus Fig. 3 erkennt, werden beim Bauelement nach der Erfindung die n-Bereiche auch auf der den p⁺-Zonen 9 gegenüberliegenden Seite durch die Grabenanordnung verkürzt. Die verkürzte n-Emitterschicht 5 und die p-Basis­ schicht 4 treten in der Seitenwand des Grabens 14 an die Sub­ stratoberfläche. Der Steuerungskanal (Kreuzschraffur) liegt nun vertikal unter der Grabenwand.

Wie durch die Strompfeile in Fig. 3 angedeutet, führen die tiefreichende p⁺-Zone 9 und die Grabenanordnung gleichzeitig zu einer Verlagerung des Löcherstroms J _p . Der Hauptteil der Löcher wird bereits in der n-Basisschicht 3 von der p⁺-Zone 9 gesammelt, ohne den Umweg über die hochohmige p-Basisschicht 4 machen zu müssen, zumal der Graben 14 eine laterale Komponente des Löcherstroms J _p nach der in Fig. 2 dargestellten Art weit­ gehend verhindert.

Erst die Kombination beider Maßnahmen (p⁺-Zone und Grabenan­ ordnung) führt dazu, daß solcherart strukturierte Bauelemente erst bei so hohen Strömen einrasten, daß vor dem Erreichen dieser Ströme bereits Anodenstromsättigung infolge Driftge­ schwindigkeitssättigung im Inversionskanal auftritt. Die für das Einrasten notwendigen Stromdichten werden dieser Begren­ zung wegen nie erreicht, so daß das Einrastproblem bei den Bauelementen nach der Erfindung keine Rolle mehr spielt.

An dieser Stelle sei darauf hingewiesen, daß die Anordnung der Gateelektroden in rechteckigen Gräben für sich genommen bei Bauelementen vom IGR-Typ bereits aus dem Artikel von D. Ueda et al. bekannt ist. In dieser bekannten Anordnung wird der dort "rectangular grooved MOSFET structure" genannte Auf­ bau nicht eingesetzt, um das Einrastproblem zu lösen, sondern aus der MOSFET-Technologie übernommen, um einen möglichst ge­ ringen Kanalwiderstand zu erhalten.

Ein Verfahren zur Herstellung eines Bauelements mit der in Fig. 3 ausschnittsweise dargestellten Struktur ist in seinen wesentlichen Schritten in Fig. 4A-D wiedergegeben.

Ausgegangen wird von dem Substrat 1, indem mit geeigneter Do­ tierungskonzentration und Dicke die p-Emitterschicht 2, die n- Basisschicht 3 und die p-Basisschicht 4 als durchgehende Schichten in herkömmlicher Weise erzeugt worden sind (Fig. 1A).

In ein solcherart vorbereitetes Substrat werden durch eine er­ ste Maske 12 (z. B. eine photolithographisch strukturierte SiO₂-Schicht) von der Kathodenseite her die p⁺-Zonen 9 einge­ bracht. Dies geschieht vorzugsweise durch Ionen-Implantation von Bor.

Nachdem die (in Fig. 4A gestrichelt eingezeichneten) stark p- dotierten p⁺-Zonen 9 erzeugt worden sind, wird die erste Maske 12 entfernt und auf derselben Seite eine zweite Maske 13 (Fig. 4B) aufgebracht, welche die p⁺-Zonen 9 jeweils in ihrem Mit­ telteil abdeckt.

Durch die zweite Maske 13 hindurch (die gleichfalls als struk­ turierte SiO₂-Schicht ausgebildet sein kann) wird die n-Emit­ terschicht 5 in das Substrat 1 eingebracht. Auch diese Dotie­ rung erfolgt vorzugsweise durch Ionen-Implantation von bei­ spielsweise Arsen oder Phosphor. Durch die Art der zweiten Maske 13 bedingt, entstehen zunächst jeweils zwischen den p⁺- Zonen 9 zusammenhängende Gebiete der n-Emitterschicht 5, die zu beiden Seiten in die p⁺-Zonen 9 hineinreichen.

In einem weiteren Schritt (Fig. 4C) werden dann mittels eines anisotropen Ätzverfahrens (z. B. mittels des bekannten re­ aktiven Ionenätzens) die Gräben 14 zwischen den p⁺-Zonen 9 in das Substrat 1 geätzt. Die Gräben 14 reichen in ihrer Tiefe bis in die n-Basisschicht 3 und unterteilen damit nicht nur die zunächst zusammenhängenden Gebiete der n-Emitterschicht 5 in die einzelnen n-Bereiche 5 a, . . ., e, sondern bilden auch die Zwischenräume zwischen den p-Bereichen 4 a, b, c. Jeder p-Bereich 4 a, b, c und jeder n-Bereich 5 a, . . ., e wird seitlich von der Wand des benachbarten Grabens begrenzt.

Anschließend werden die Gräben 14 mit den Gateisolierungen 6 ausgekleidet und über den Gateisolierungen 6 die Gateelektro­ den 7 aufgebracht (Fig. 4D).

Vorzugsweise geschieht dies durch Aufbringen einer SiO₂- Schicht auf Böden und Wände der Gräben 14 (z. B. durch Oxida­ tion) und nachfolgendes Auffüllen der Gräben mit n⁺-dotiertem Poly-Silizium.

Schließlich werden durch geeignete Metallisierungen, wie sie aus der Halbleitertechnologie bekannt sind, die Kathodenkon­ takte 8 und der Anodenkontakte 11 auf die entsprechenden Sub­ stratflächen aufgebracht und die Gateelektroden 7 kontaktiert. Diese Kontaktierung der Gateelektroden 7 ist im Schnittbild der Fig. 4D zur schematisch angedeutet, da sie üblicherweise bei der verwendeten Fingerstruktur am Rande der aktiven Fläche des Bauelements durchgeführt wird.

Sowohl die geometrischen Abmessungen der Gate-Kathoden-Struk­ tur als auch die Dicken und Dotierungskonzentrationen der ein­ zelne Schichten können dem Stand der Technik entnommen werden. Wesentlich für die Erfindung ist der stark verkürzte hochoh­ mige Pfad für die laterale Komponente des Löcherstroms I _p un­ terhalb der n-Bereiche 5 a, . . ., e.

Insgesamt steht mit der Erfindung ein feldeffektgesteuertes, bipolares Leistungshalbleiter-Bauelement zur Verfügung, bei dem die mit den parasitären Thyristorenelementen verbundenen Einrastprobleme vollständig beseitigt sind.

Claims (10)

1. Feldeffektgesteuertes, bipolares Leistungshalbleiter-Bau­ element, umfassend

• a) in einem Substrat (1) zwischen einer Anode (A) und ei­ ner Kathode (K), eine p-Emitterschicht (2), eine n-Basis­ schicht (3), eine p-Basisschicht (4), und eine n-Emitter­ schicht (5), wobei
  • aa) die p-Basisschicht (4) lateral in eine Mehrzahl von einzelnen p-Bereichen (4 a, . . ., c) unterteilt ist, welche durch Zwischenräume (10) voneinander getrennt sind;
  • bb) in diesen Zwischenräumen (10) die n-Basisschicht (3) an die Oberfläche des Substrats (1) tritt;
  • cc) in jedem der p-Bereiche (4 a, . . ., c) die n-Emit­ terschicht (5) in Form von einzelnen n-Bereichen (5 a, . . ., e) eingebettet ist, derart, daß die p-Basis­ schicht (4) an den Seiten der p-Bereiche (4 a, . . , c) an die Oberfläche des Substrats (1) tritt; und
  • dd) zwischen den n-Bereichen jedes p-Bereichs je­ weils eine p-Zone (9) angeordnet ist, welche von der Oberfläche des Substrats (1) durch die p-Basis­ schicht (4) hindurch bis in die n-Basisschicht (3) hineinreicht;
• b) kathodenseitig eine Gate-Kathoden-Struktur mit abwech­ selnd angeordneten Gateelektroden (7) und Kathodenkontak­ ten (8), wobei
  • aa) über jedem der p-Bereiche (4 a, . . ., c) ein Katho­ denkontakt (8) angeordnet ist, welcher alle n-Berei­ che (5 a, . . ., e) des zugehörigen p-Bereichs und die da­ zwischenliegende p⁺-Zone (9) kontaktiert; und
  • bb) über jedem Zwischenraum (10) = zwischen benach­ barten p-Bereichen eine durch eine Gateisolierung (6) vom Substrat (1) elektrisch isolierte Gateelek­ trode (7) angeordnet ist, welche die an den Seiten der angrenzenden p-Bereiche an die Oberfläche tre­ tende p-Basisschicht (4) überdeckt;

dadurch gekennzeichnet, daß

• c) jede Gateelektrode in einem Graben (14) angeordnet ist, wobei
  • aa) die Gräben (14) jeweils den Zwischenraum (10) zwischen benachbarten p-Bereichen bilden;
  • bb) die Gräben (14) bis in die n-Basisschicht (3) hineinreichen; und
  • cc) jeder p-Bereich (4 a, . . ., c) und jeder n-Bereich (5 a, . . ., e) seitlich von der Wand des benachbarten Grabens begrenzt wird.

2. Leistungshalbleiter-Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß die p-Emitterschicht p⁺-dotiert, die n-Basisschicht (3) n^--dotiert, die p-Basisschicht (4) p- dotiert und die n-Emitterschicht (5) n⁺-dotiert sind.

3. Leistungshalbleiter-Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Gateisolierung (6) und die Gate­ elektrode (7) sich innerhalb der Gräben (14) sowohl über den Boden als auch über die Seitenwände erstrecken.

4. Leistungshalbleiter-Bauelement nach Anspruch 3, dadurch gekennzeichnet, daß die Gräben (14) oberhalb der Gate­ isolierung (6) mit den Gateelektroden (7) aufgefüllt sind.

5. Leistungshalbleiter-Bauelement nach Anspruch 4, dadurch gekennzeichnet, daß die Gateisolierung (6) aus SiO₂ und die Gateelektrode (7) aus n⁺-dotiertem Poly-Silizium be­ stehen.

6. Verfahren zur Herstellung eines Leistungshalbleiter-Bau­ elements nach Anspruch 1, gekennzeichnet durch die fol­ genden Schritte:

• a) Im Substrat (1) werden die p-Emitterschicht (2), die n-Basisschicht (3) und die p-Basisschicht (4) als durch­ gehende Schichten erzeugt;
• b) von der Kathodenseite her werden durch eine erste Maske (12) die p⁺-Zonen (9) mit entsprechendem Abstand voneinander in das Substrat (1) eingebracht;
• c) nach Entfernen der ersten Maske (12) werden die p⁺-Zo­ nen (9) durch eine zweite Maske (13) jeweils in ihrem Mittelteil abgedeckt;
• d) durch die zweite Maske (13) wird die n-Emitterschicht (5) in das Substrat (1) eingebracht, wobei jeweils zwi­ schen zwei p⁺-Zonen zusammenhängende Gebiete entstehen;
• e) durch einen anisotropen Ätzprozeß werden zwischen den p⁺-Zonen (9) die Gräben (14) in das Substrat (1) ge­ ätzt und damit die zunächst zusammenhängenden Gebiete der n-Emiterschicht (5) in die einzelnen Bereiche (5 a, . . ., d) unterteilt;
• f) die Gräben (14) werden mit der Gateisolierung (6) ver­ sehen;
• g) über den Gateisolierungen (6) werden die Gateelektro­ den (7) aufgebracht; und
• h) durch geeignete Metallisierungen werden die Kathoden­ kontakte (8) und ein Anodenkontakt (11) auf das Substrat (1) aufgebracht und die Gateelektroden (7) kontaktiert.

7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß als Masken (12, 13) strukturierte Schichten aus SiO₂ ver­ wendet werden, und das Einbringen der p⁺-Zonen (9) und der n-Emitterschicht (5) mittels Ionen-Implantationen er­ folgt.

8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß für die p⁺-Zonen (9) Bor und für die n-Emitterschicht (5) Arsen oder Phosphor implantiert wird.

9. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß als Gateisolierung (6) auf die Böden und die Wände der Gräben (14) eine SiO₂-Schicht aufgebracht wird und zur Bildung der Gateelektroden (7) die Gräben (14) oberhalb der Gateisolierungen (6) mit n⁺-dotiertem Poly-Silizium aufgefüllt werden.