CN102315270A

CN102315270A - 具有场效整流元件的功率半导体结构及其制造方法

Info

Publication number: CN102315270A
Application number: CN2010102253158A
Authority: CN
Inventors: 涂高维
Original assignee: KEXUAN MICROELECTRONIC CO Ltd
Current assignee: KEXUAN MICROELECTRONIC CO Ltd
Priority date: 2010-07-09
Filing date: 2010-07-09
Publication date: 2012-01-11
Anticipated expiration: 2030-07-09
Also published as: CN102315270B

Abstract

一种具有一场效整流元件的功率半导体结构及其制造方法，所述功率半导体结构包括一漏极区、一本体区、一源极区、一栅极通道与一分流通道；其中，本体区位于漏极区的上方；源极区位于本体区内；栅极通道位于本体区内，且邻接于一栅极结构；分流通道位于本体区内，并且由源极区向下延伸至漏极区；分流通道邻接于一导电结构；此导电结构耦接源极区。

Description

具有场效整流元件的功率半导体结构及其制造方法

技术领域

本发明涉及一种功率半导体结构及其制造方法，特别是关于一种具有场效整流元件的功率半导体结构及其制造方法。

背景技术

在沟槽式功率半导体的应用领域中，越来越注重晶体管的切换速度，切换速度的提升有助于降低高频电路操作下的切换损失(switchingloss)。然而，在晶体管的源漏极之间，具有一个寄生二极管(body diode)。晶体管的切换速度会受到寄生二极管的反向回复时间(reverse recoverytime)的限制而无法提升。

为了解决此问题，如图1所示，一个典型的方法是在晶体管T1的源漏极间连接一个萧特基二极管SD1。利用萧特基二极管SD1的启动电压低于寄生二极管D1的特性，使电流改由萧特基二极管SD1流动至漏极，避免寄生二极管D1被导通。

虽然使用萧特基二极管SD1可以有效解决寄生二极管D1反向回复时间过长的缺点，但是就半导体的制程来说，在原本的晶体管结构上增加萧特基二极管，势必要改变原有的制造流程，增加许多额外的步骤，进而导致制程的复杂度与成本的提高。

发明内容

本发明的目的在于提供一种功率半导体结构及其制造方法。此功率半导体结构具有一场效整流元件。此场效整流元件的内部形成一分流通道，可避免晶体管的寄生二极管导通，以提升晶体管切换速度。

本发明的一实施例提供一种具有一场效整流元件的功率半导体结构。此功率半导体结构包括一漏极区、一本体区、一源极区、一栅极通道与一分流通道。其中，本体区位于漏极区的上方。源极区位于本体区内。栅极通道位于本体区内，且邻接于一栅极结构。分流通道位于本体区内，并联于栅极通道，并且由源极区向下延伸至漏极区。分流通道邻接于一导电结构。此导电结构耦接源极区。

本发明的一实施例并提供一种具有一场效整流元件的功率半导体结构的制造方法，包括下列步骤：(a)提供一基材，此基材具有一漏极区；(b)形成一导电结构于漏极区上方；(c)形成一本体区环绕导电结构；以及(d)形成一源极区于本体区上方，耦接至导电结构。其中，邻接于导电结构的本体区内形成一分流通道。分流通道并联于一栅极通道，并且由源极区向下延伸至漏极区。

根据本发明，将场效整流元件整合于既有的半导体制程中，同时发挥了类似萧特基二极管所提供的功效，因而有助于避免制程的复杂度与成本的提高。

关于本发明的优点与精神可以借助于以下的发明详述及附图得到进一步的了解。

附图说明

图1为一利用萧特基二极管改善功率晶体管的切换损失的电路示意图；

图2A至图2G为本发明具有一场效整流元件的功率半导体结构的制造方法的一第一实施例；

图3为本发明具有一场效整流元件的功率半导体结构的制造方法的一第二实施例；

图4为本发明具有一场效整流元件的功率半导体结构的制造方法的一第三实施例；

图5A与图5B为本发明具有一场效整流元件的功率半导体结构的制造方法的一第四实施例；

图6A至图6C为本发明具有一场效整流元件的功率半导体结构的制造方法的一第五实施例；

图7A至图7C为本发明具有一场效整流元件的功率半导体结构的制造方法的一第六实施例；

图8A至图8H为本发明具有一场效整流元件的功率半导体结构的制造方法的一第七实施例；

图9A至图9C为本发明具有一场效整流元件的功率半导体结构的制造方法的一第八实施例；

图10为本发明具有一场效整流元件的功率半导体结构的制造方法的一第九实施例。

【主要元件附图标记说明】

基板100，910

磊晶层110，610，710

硬质罩幕层715

介电层725

光阻层PR

栅极沟槽120a，620a，720a

第二沟槽120b，520b，620b，720b

栅极介电层130，730

多晶硅层640

栅极多晶硅结构140a，440a，640a，740a，940a

第二多晶硅结构140b，440b，540b，640b，740b，940b

垂直部份141，441，541

水平部分142，442，542

本体区150，750，950

本体层650

凹陷区域652，752

源极掺杂区160，760a，760b，860a，860b，960

层间介电层170，270，570，770

接触窗172，572，772

萧特基接触窗574

开口274

重掺杂区174，774，874

源极金属层180，780

掺杂区990

金属层980，995

栅极通道CHG

分流通道CHD

具体实施方式

图2A至图2G为本发明具有一场效整流元件的功率半导体结构的制造方法的一第一实施例。如图2A所示，首先，提供一N型重掺杂的基板100，并于此基板100上制作N型掺杂的磊晶层110，作为制作功率半导体元件所需的一基材。随后，在磊晶层110中形成多个沟槽120a，120b。这些沟槽120a，120b可区分为两个部份，其中，栅极沟槽120a是用来定义晶体管(Mosfet)的栅极位置，第二沟槽120b则是用来定义场效整流元件(FER)的位置。

接下来，形成一栅极介电层130覆盖栅极沟槽120a的内侧表面。在本实施例中，栅极介电层130同时延伸覆盖第二沟槽120b的内侧表面。换言之，覆盖于第二沟槽120b的内侧表面的介电层可以利用制造栅极介电层130的步骤同时形成。

随后，如图2B所示，沉积一多晶硅层于磊晶层110的表面。然后，利用微影蚀刻的方式，去除位于磊晶层110的上表面的部份多晶硅材料，留下位于栅极沟槽120a内的栅极多晶硅结构140a与位于第二沟槽120b内的第二多晶硅结构140b。其中，栅极多晶硅结构140a完全位于栅极沟槽120a内。不过，第二多晶硅结构140b除了具有一垂直部份141位于第二沟槽120b内，还具有一水平部分142位于第二沟槽120b上方，并且延伸覆盖第二沟槽120b周围一定范围内的磊晶层110。此第二多晶硅结构140b构成场效整流元件的一导电结构。一般而言，图2B中所示的栅极多晶硅结构140a可利用回蚀(etch back)的方式，形成于栅极沟槽120a内。第二多晶硅结构140b则可在进行前述回蚀步骤前，先以微影方式定义出来。

随后，如图2C所示，利用离子植入的方式，植入P型掺杂于磊晶层110内。然后以热驱入(drive in)的方式使植入的P型掺杂扩散，以形成本体区150于磊晶层110的上半部。此本体区150除了环绕栅极多晶硅结构140a，同时也会环绕第二多晶硅结构140b。不过，由于第二多晶硅结构140b的水平部分142覆盖第二沟槽120b周围一定范围内的磊晶层110，因此，就本体区150的底部的轮廓而言，邻近于第二多晶硅结构140b处的本体区150的深度t2明显小于邻近于栅极多晶硅结构140a处的本体区150的深度t1。

接下来，如图2D所示，以蚀刻方式去除第二多晶硅结构140b的水平部分142，以裸露第二多晶硅结构140b周围的本体区150。就一较佳实施例而言，此蚀刻步骤可采用典型的多晶硅蚀刻制程，直接针对第二多晶硅结构140b、本体区150与栅极多晶硅结构140a进行全面蚀刻。经过此蚀刻步骤后，如图2D所示，除了第二多晶硅结构140b的水平部分142被完全去除，位于表面的部份的本体区150与部份的栅极多晶硅结构140a也会被同时去除。

随后，如图2E所示，植入N型掺杂于本体区150的表面区域，形成源极掺杂区160于本体区150内，并且环绕栅极多晶硅结构140a与第二多晶硅结构140b。接下来，如图2F所示，形成一层间介电层170于磊晶层110上方，覆盖栅极多晶硅结构140a与第二多晶硅结构140b。然后，形成多个接触窗172于此层间介电层170中，以裸露源极掺杂区160。这些接触窗172延伸至源极掺杂区160下方的本体区150内。随后，在接触窗172的底部植入P型掺杂，形成P型重掺杂区174于本体区150内。最后，如图2G所示，沉积一源极金属层180于层间介电层170上方，此源极金属层180同时填入接触窗172中，电性连接至源极掺杂区160。

如图2G所示，本实施例所形成的功率半导体结构具有一漏极区(包括N型重掺杂的基板100与磊晶层110中具有N型导电型的部份)、一本体区150、一源极区160、一栅极多晶硅结构140a与一第二多晶硅结构140b。本体区150大致位于漏极区的上方。源极区160位于本体区150内。在本体区150内邻接于栅极多晶硅结构140a处，具有一栅极通道CH_G。栅极通道CH_G的导通状态通过控制栅极多晶硅结构140b的电位高低来决定。

不同于栅极多晶硅结构140a，第二多晶硅结构140b并不接收栅极电压，而是通入源极电压。此外，在本体区150内邻接于第二多晶硅结构140b处形成有一分流通道CH_D。此分流通道CH_D并联于栅极通道CH_G，并且由源极区160向下延伸至漏极区。本实施例的本体区150对应于分流通道CH_D处的深度t2远小于本体区150对应于栅极通道CH_G处的深度t1。因此，分流通道CH_D的长度明显小于栅极通道CH_G，大约是0.1～0.6微米。在功率半导体结构的源漏极处于顺偏(forwardbiased)的情况下，分流通道CH_D会呈现类似萧特基二极管(SchottkyDiode)的效果。亦即电流可由源极掺杂区160经过分流通道CH_D流动至漏极区，避免功率晶体管的寄生二极管(body diode)导通。

图3为本发明具有一场效整流元件的功率半导体结构的制造方法的一第二实施例。本实施例与上述本发明第一实施例的差异在于，本实施例所形成的层间介电层270具有开口274对准第二多晶硅结构140b。后续沉积于层间介电层270上方的源极金属层180可通过此开口274电连接至第二多晶硅结构140b，借以通入源极电压至第二多晶硅结构140b。

图4为本发明具有一场效整流元件的功率半导体结构的制造方法的一第三实施例。本实施例与前述本发明第一实施例的差异在于，本实施例并不是利用蚀刻方式去除第二多晶硅结构140b的水平部份142，而是利用化学机械研磨(Chemical Mechanical Polishing，CMP)的方式，去除突出于磊晶层110的水平部分142。后续的制程与本发明第一实施例大致相同，在此不予以赘述。

图5A与图5B为本发明具有一场效整流元件的功率半导体结构的制造方法的一第四实施例。本实施例与前述本发明第一实施例的差异在于，本实施例的第二多晶硅结构440b所具有的水平部份442仅覆盖第二多晶硅结构440b一侧的磊晶层110。因此，本实施例仅在第二多晶硅结构440b的一侧形成分流通道CH_D。

图6A与图6C为本发明具有一场效整流元件的功率半导体结构的制造方法的一第五实施例。如图6A所示，本实施例的第二多晶硅结构540b具有二个垂直部份541位于相邻的二个第二沟槽520b中。此二个第二沟槽520b间的磊晶层110则是被第二多晶硅结构540b的水平部份542所覆盖。位于此二个第二沟槽520b间的磊晶层110中不会形成本体区150。

随后，如图6B所示，蚀刻第二多晶硅结构540b，以裸露第二多晶硅结构540b周围的本体区150。就一较佳实施例而言，前述蚀刻步骤可以采用等向性蚀刻技术，使水平部分542的侧边内缩，以裸露本体区150。值得注意的是，经过此蚀刻步骤后，仍然留有部份第二多晶硅结构540b覆盖于相邻二个第二沟槽520b间的磊晶层110上。接下来，利用剩下来的第二多晶硅结构540b为遮罩，植入N型掺杂于本体区150的表面区域，以形成源极掺杂区160。

随后，如图6C所示，形成一层间介电层570于磊晶层110上方，覆盖栅极多晶硅结构140a与第二多晶硅结构540b。然后，形成多个接触窗572于层间介电层570中，以裸露源极掺杂区160。同时，形成至少一个萧特基接触窗574对准第二多晶硅结构540b，以裸露磊晶层110。由此，除了可以在第二多晶硅结构540b的侧边形成分流通道CH_D，同时还可以在第二多晶硅结构540b的中央处形成萧特基二极管。

图7A至图7C为显示本发明具有一场效整流元件的功率半导体结构的制造方法的一第六实施例。如图7A所示，首先，提供一N型重掺杂的基板100，并于此基板100上制作N型掺杂的磊晶层610。然后，在此N型掺杂的磊晶层610上制作P型掺杂的本体层650。随后，在磊晶层610中形成多个栅极沟槽620a与至少一个第二沟槽620b。这些沟槽620a，620b贯穿P型本体层650，延伸至N型磊晶层610中。

随后，如图7B所示，形成一栅极介电层130覆盖栅极沟槽620a与第二沟槽620b的内侧表面。然后，沉积一多晶硅层640于本体层650的表面。并利用微影蚀刻的方式，去除第二沟槽620b周围一定范围内的多晶硅层640。不过，留下位于第二沟槽620b内的部份多晶硅层640作为第二多晶硅结构640b。接下来，如图7C所示，利用蚀刻的方式去除覆盖于本体层650表面的多余的多晶硅材料，以形成栅极多晶硅结构640a。此蚀刻步骤同时会在本体层650中，对应于第二多晶硅结构640b的所在位置，形成一个凹陷区域652。因为这个凹陷区域652的存在，邻近于第二多晶硅结构640b处的本体层650的厚度会小于邻近于栅极多晶硅结构640a处的本体层650的厚度。因此，可以在邻近于第二多晶硅结构640b处，形成长度明显小于栅极通道CH_G的分流通道CH_D。

图8A至图8H显示本发明具有一场效整流元件的功率半导体结构的制造方法的一第七实施例。如图8A所示，首先，提供一N型重掺杂的基板100，并于此基板100上制作N型掺杂的磊晶层710。随后，形成一硬质罩幕层715于磊晶层710上，定义出多个栅极沟槽720a与至少一个第二沟槽720b。

接下来，如图8B所示，形成一介电层725于硬质罩幕层715上，并且填满各个沟槽720a，720b。然后，利用微影制程在介电层725上形成光阻层PR，定义凹陷区域的范围。随后，如图8C所示，利用此光阻层PR为遮罩，蚀刻介电层725、硬质罩幕层715与磊晶层710以形成凹陷区域752于第二沟槽720b周围的磊晶层710中。然后，去除剩下的介电层725与硬质罩幕层715，使各个沟槽720a，720b的内侧表面裸露于外。

简言之，前述制作流程首先以第一道微影蚀刻步骤，形成多个栅极沟槽720a与至少一个第二沟槽720b于磊晶层710内。然后再以第二道微影蚀刻步骤，制作凹陷区域752于本体区750内，以加大第二沟槽720b的上部份的宽度。

接下来，如图8D所示，形成一栅极介电层730覆盖栅极沟槽720a与第二沟槽720b的内侧表面。随后，沉积一多晶硅层(如图中虚线部份所示)于磊晶层710上。接下来，以蚀刻方式(例如回蚀)去除覆盖于磊晶层710上表面的多晶硅材料，以形成栅极多晶硅结构740a于栅极沟槽720a内。此蚀刻步骤同时会在第二沟槽720b中形成第二多晶硅结构740b。此第二多晶硅结构740b填满位于凹陷区域752下方的第二沟槽720b，同时覆盖凹陷区域752的底面。

然后，如图8E所示，利用第二多晶硅结构740b为遮罩，植入P型掺杂于磊晶层710内，以形成本体区750环绕栅极多晶硅结构740a与第二多晶硅结构740b。由于第二沟槽720b周围的磊晶层710(即凹陷区域752下方处的磊晶层710)被第二多晶硅结构740b所覆盖，因此，邻近于第二多晶硅结构740b的本体区750的厚度会明显小于邻近于栅极多晶硅结构740a的本体区750的厚度。

接下来，如图8F所示，去除覆盖于凹陷区域752底面的多晶硅材料，使凹陷区域752的底面裸露于外。然后，植入N型掺杂于本体区750的表面区域以及凹陷区域752的底部，以形成源极掺杂区760a，760b分别环绕栅极多晶硅结构740a与第二多晶硅结构740b。

随后，如图8G所示，形成一层间介电层770于磊晶层710上方，覆盖栅极多晶硅结构740a与第二多晶硅结构740b。然后，形成多个接触窗772裸露源极掺杂区760a与760b之间的本体区750。随后，在这些接触窗772的底部植入P型掺杂，形成P型重掺杂区774于本体区750内。如图8F与图8G所示，本实施例直接利用位于凹陷区域752的层间介电层770厚度较厚的特性，在蚀刻形成接触窗772的同时，对凹陷区域752上方的层间介电层770进行蚀刻。因此，经过此蚀刻步骤后，如图8G所示，仅在凹陷区域752的底部留有部分层间介电层770覆盖第二多晶硅结构740b。

最后，如图8H所示，移除覆盖于凹陷区域752底面的层间介电层770。然后，沉积一源极金属层780于层间介电层770上方，并且填入接触窗772与凹陷区域752，以电性连接至源极掺杂区760a，760b。

图9A至图9C为本发明具有一场效整流元件的功率半导体结构的制造方法的一第八实施例。图9A的步骤承接第七实施例的图8E的步骤。如图9A所示，在形成本体区750之后，以斜向离子植入(tiltedimplant)的方式植入P型掺杂于磊晶层710的表面区域以及凹陷区域752的侧边，以形成P型重掺杂区874。接下来，如图9B所示，去除覆盖于凹陷区域752底面的多晶硅材料，使凹陷区域752的底面裸露于外。然后，植入N型掺杂于本体区750的表面区域以及凹陷区域752的底部。其中，植入本体区750的表面区域的N型掺杂足以改变原本位于本体区750表面的P型重掺杂区874的导电型，以形成N型源极掺杂区860a环绕栅极多晶硅结构740a。同时，在凹陷区域752的底部形成源极掺杂区860b环绕第二多晶硅结构740b。值得注意的是，经过此离子植入步骤后，在凹陷区域752的侧边仍然会留有部份的P型重掺杂区874。

随后，如图9C所示，形成一层间介电层770于磊晶层710上方。然后，去除位于磊晶层710的上表面以及凹陷区域752的底面的部份，留下覆盖栅极多晶硅结构740a与第二多晶硅结构740b的部份层间介电层770，使源极掺杂区860a，860b与P型重掺杂区874裸露于外。

如图10所示为本发明具有一场效整流元件的功率半导体结构的第九实施例。不同于前述各个实施例是将金氧半晶体管(MOSFET)与场效整流元件整合在一起，本实施例则是将绝缘闸双极性晶体管(IGBT)与场效整流元件整合在一起。如图中所示，在N型基板910的下表面以离子植入方式制作有多个P型掺杂区990，分别对应于N型基板910上表面的各个栅极多晶硅结构940a。覆盖于N型基板910上表面的金属层980作为绝缘闸双极性晶体管的射极(emitter)，覆盖于N型基板910下表面的金属层995作为绝缘闸双极性晶体管的集极(collector)。在N型基板910的上表面并制作有至少一个第二多晶硅结构940b，耦接至金属层980，作为场效整流元件的导电结构。在本体区950内邻接于栅极多晶硅结构940a处形成有一栅极通道CHG。在本体区950内邻接于第二多晶硅结构940b处则是形成有一分流通道CH_D。此分流通道CH_D并联于栅极通道CH_G，并且由源极掺杂区960向下延伸至N型基板910。

相较于萧特基二极管，本发明的场效整流元件更容易整合于既有的半导体制程中，同时能够发挥类似萧特基二极管所提供的功效。因而有助于避免制程的复杂度与成本的提高。

但是，以上所述，仅为本发明的较佳实施例而已，当不能以此限定本发明实施的范围，凡依本权利要求及发明说明内容所作的简单的等效变化与修改，皆属本发明专利涵盖的范围内。另外本发明的任一实施例或权利要求不须达到本发明所揭示的全部目的或优点或特点。此外，摘要部分和标题仅是用来辅助专利文件搜寻之用，并非用来限制本发明的权利要求保护范围。

Claims

1.一种具有一场效整流元件的功率半导体结构，其特征在于，包括：

一漏极区；

一本体区，位于该漏极区的上方；

一源极区，位于该本体区内；

一栅极通道，位于该本体区内，并且邻接于一栅极结构；以及

一分流通道，位于该本体区内，并且邻接于一导电结构，该导电结构是耦接该源极区，该分流通道是由该源极区向下延伸至该漏极区；

其中，该分流通道较该栅极通道为短。

2.如权利要求1所述的具有一场效整流元件的功率半导体结构，其特征在于，该导电结构位于一沟槽内，该沟槽由该源极区向下延伸。

3.如权利要求1所述的具有一场效整流元件的功率半导体结构，其特征在于，该栅极通道由该源极区向下延伸至该漏极区。

4.如权利要求3所述的具有一场效整流元件的功率半导体结构，其特征在于，该栅极通道与该分流通道分别位于该本体区的两侧，并且，该本体区在对应于该分流通道处的厚度小于该本体区在对应于该栅极通道处的厚度。

5.如权利要求4所述的具有一场效整流元件的功率半导体结构，其特征在于，该本体区在对应于该分流通道处的深度小于该本体区在对应于该栅极通道处的深度。

6.如权利要求4所述的具有一场效整流元件的功率半导体结构，其特征在于，该本体区的上表面具有一凹陷区域，该凹陷区域是对应于该导电结构。

7.一种具有一场效整流元件的功率半导体结构的制造方法，其特征在于，包括：

提供一基材，该基材具有一漏极区；

形成一导电结构于该漏极区上方；

形成一本体区环绕该导电结构；

形成一源极区于该本体区上方；以及

形成一源极金属层电性连接该源极区与该导电结构；

其中，邻接于该导电结构的该本体区内形成一分流通道，由该源极区向下延伸至该漏极区。

8.如权利要求7所述的具有一场效整流元件的功率半导体结构的制造方法，其特征在于，在形成该导电结构的同时，形成至少一栅极结构于该基材内。

9.如权利要求7所述的具有一场效整流元件的功率半导体结构的制造方法，其特征在于，在形成该本体区之后，更包括形成一凹陷于该本体区内且对应于该导电结构，使对应于该分流通道处的该本体区的厚度小于对应于该栅极通道处的该本体区的厚度。

10.如权利要求7所述的具有一场效整流元件的功率半导体结构的制造方法，其特征在于，该导电结构具有一水平部分，形成该本体区的步骤是以该导电结构为遮罩植入掺杂物于该基材内，该本体区在对应于该分流通道处的厚度小于该本体区在对应于该栅极通道处的厚度。

11.如权利要求7所述的具有一场效整流元件的功率半导体结构的制造方法，其特征在于，形成该导电结构的步骤包括：

形成至少一个沟槽于该基材内；

形成一介电层覆盖所述的沟槽的内侧表面；以及

于所述的沟槽中，分别填入该导电结构与该栅极结构。

12.如权利要求11所述的具有一场效整流元件的功率半导体结构的制造方法，其特征在于，制造至少一个沟槽于该基材的步骤包括：

以第一道微影蚀刻步骤，形成至少一个第一沟槽与至少一个第二沟槽于该基材内；以及

以第二道微影蚀刻步骤，加大该第二沟槽的上部份的宽度；

其中，该第一沟槽是用以容纳该栅极结构，该第二沟槽是用以容纳该导电结构，该分流通道是位于该第二沟槽的下部份的侧边。

13.如权利要求12所述的具有一场效整流元件的功率半导体结构的制造方法，其特征在于，形成该源极区于该本体区上方的步骤包括：

形成一第一源极区于该第二沟槽的该下部份的侧边；以及

形成一第二源极区于该第一沟槽与该第二沟槽间的该本体区的表面区域。

14.如权利要求13所述的具有一场效整流元件的功率半导体结构的制造方法，其特征在于，更包括斜向植入掺杂物至该第二沟槽的该上部份的侧边。