DE4112905A1 - Leitfaehigkeitsmodulations-mosfet und verfahren zu seiner herstellung - Google Patents
Leitfaehigkeitsmodulations-mosfet und verfahren zu seiner herstellungInfo
- Publication number
- DE4112905A1 DE4112905A1 DE4112905A DE4112905A DE4112905A1 DE 4112905 A1 DE4112905 A1 DE 4112905A1 DE 4112905 A DE4112905 A DE 4112905A DE 4112905 A DE4112905 A DE 4112905A DE 4112905 A1 DE4112905 A1 DE 4112905A1
- Authority
- DE
- Germany
- Prior art keywords
- region
- impurity concentration
- regions
- conductivity type
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000012535 impurity Substances 0.000 claims description 70
- 238000009792 diffusion process Methods 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 230000008569 process Effects 0.000 claims description 9
- 230000001681 protective effect Effects 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 239000002019 doping agent Substances 0.000 claims description 7
- 229910052796 boron Inorganic materials 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052733 gallium Inorganic materials 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims 1
- 238000002347 injection Methods 0.000 description 10
- 239000007924 injection Substances 0.000 description 10
- 239000002800 charge carrier Substances 0.000 description 7
- 230000001965 increasing effect Effects 0.000 description 5
- 239000000969 carrier Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- -1 boron ions Chemical class 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
Die vorliegende Erfindung bezieht sich auf ein Leitfähigkeitsmodulations-
MOSFET, wie etwa eine Leistungsschaltervorrichtung, und auf
ein Verfahren zu seiner Herstellung.
Ein Leitfähigkeitsmodulations-MOSFET, auch Bipolartransistor mit
isoliertem Gate (IFBT) genannt, ist so aufgebaut, daß der Drainbereich eines
vertikalen Leistungs-MOSFET als eine Kollektorschicht verwendet
wird, deren Leitfähigkeitstyp dem des Sourcebereichs entgegengesetzt ist.
Die Struktur des herkömmlichen Leitfähigkeitsmodulations-MOSFET
wird unter Verwendung eines N-Kanal-IGBT beschrieben, jedoch kann
auch ein P-Kanal IGBT verwendet werden. In Fig. 2 ist eine n⁺-Pufferschicht
2 mit mittlerer Verunreinigungskonzentration über einer p⁺-Kollektorschicht
1 angeordnet, und eine n--Schicht 3 hohen Widerstands ist
weiterhin über der Pufferschicht 2 angeordnet. P-Basisdiffusionsbereiche
4 sind jeweils im Oberflächenbereich der Schicht 3 hohen Widerstands gebildet.
Weiterhin sind n⁺-Emitterdiffusionsbereiche 5 selektiv auf den
Oberflächenbereichen der Basisdiffusionsbereiche 4 gebildet.
Gateelektroden 6 aus polykristallinem Silizium sind über der Oberfläche
der Struktur gebildet, wobei dazwischen Gateoxydfilme angeordnet
sind. Eine Emitterelektrode 9 kontaktiert sowohl die Basisdiffusionsbereiche
4 als auch die Emitterdiffusionsbereiche 5. Die Emitterelektrode 9 ist
von der Gateelektrode 6 durch isolierende Filme 8 isoliert. Eine Kollektorelektrode
10 ist in Kontakt mit der Kollektorschicht 1. Die Gateelektrode 6
ist mit einem Gateanschluß G verbunden; die Emitterelektrode 9 ist mit einem
Emitteranschluß E verbunden; und die Kollektorelektrode 10 ist mit
einem Kollektoranschluß C verbunden.
In dem so aufgebauten IGBT wird, wenn eine Spannung, positiv bezüglich
der Emitterelektrode 9, an die Gateelektrode 6 angelegt wird, eine
Inversionsschicht in einem Kanalbereich 11 des Basisbereichs 4 gebildet,
der sich zwischen dem Emitterdiffusionsbereich 5 und der n--Schicht 3
hohen Widerstands befindet. Elektronen von dem Emitterdiffusionsbereich
5 gehen durch den Kanal, um in die Schicht 3 hohen Widerstands injiziert
zu werden. Demzufolge fällt das Potential der Schicht 3 hohen Widerstands,
bis es gleich dem der Emitterelektrode 9 ist, und der Übergang
zwischen dem p⁺-Kollektor 1 und der n--Schicht 3 wird in Vorwärtsrichtung
vorgespannt. Unter diesen Bedingungen wird ein Löcherstrom von der
p⁺-Kollektorschicht 1 in die Schicht hohen Widerstands durch die n⁺-Schicht
injiziert. Die Injektion von Monoritätsladungsträgern verursacht
einen Leitfähigkeitsmodulationseffekts in der Struktur und verringert daher
den Widerstand der n--Schicht 3. Also besitzt der resultierende
Leitfähigkeitsmodulations-MOSFET einen viel niedrigeren An-Widerstand als
ein gewöhnlicher MOSFET.
Das Ausschalten eines MOSFET dieser Art wird durch Verringerung
der MOS-Gatespannung auf 0 V oder auf eine negative Spannung erreicht.
Der Aus-Zustand endet zu dem Augenblick, in dem die in der n--Schicht
3 hohen Widerstands akkumulierten Elektronen und Löcher vollständig
verschwinden. Die in der n--Schicht 3 hohen Widerstands akkumulierten
Löcher erreichen den Emitter 9 über die p-Typ Basisregion 4. Die Elektronen
rekombinieren entweder mit den Löchern in der n--Schicht 3 hohen
Widerstands oder werden zur p⁺-Kollektorschicht 1 gezogen.
Das Ausschalten des IGBT ähnelt dem eines Bipolartransistors mit
offener Basis und dauert relativ lange. Insbesondere ist der Ausschaltverlust,
der durch den exponentiell abfallenden Strom verursacht wird,
der sogenannte Schwanzstrom, sehr groß und ist einer der wesentlichen
Nachteile des Leitfähigkeitsmodulations-MOSFET. Das Einfügen oder die
Verwendung der n⁺-Pufferschicht 2, die eine Reduktion der Löcherinjektionseffizienz
bewirkt, ist eine der Maßnahmen, die gegen diesen Nachteil
ergriffen wird, wie es in "Extended Abstracts IEDM 83", Seite 79 (1983)
beschrieben ist. Um die Lebensdauer in der n--Schicht 3 hohen Widerstands
zu verringern, wurden verschiedene Lebensdauerkontrollverfahren
vorgeschlagen, wie in IEEE Trans. Electron Devices, ED-31, Seite 1790
(1985) vorgeschlagen. Um die Elektronen, die sich während der Ausschaltperiode
angesammelt haben, zu entfernen, werden die Elektronen durch
einen am Kollektor kurzgeschlossenen IGBT zum Kollektor gezogen, wo die
Kollektorelektrode 10 mit der Schicht 3 hohen Widerstands kurzgeschlossen
ist (Fig. 2), wie in PICM '88 Proc., Seite 189 (1988) vorgeschlagen
wurde. In diesem Vorschlag verringert der Kurzschluß der Kollektorelektrode
10 mit der Schicht 3 hohen Widerstands die Menge der injizierten
Löcher und sorgt für einen Pfad, der die Kollektorelektrode 10 anschließt.
Demzufolge werden die Ladungsträger schnell weggesogen und die Ausschaltzeit
wird reduziert.
Da jedoch der Vorschlag des Einfügens der Pufferschicht die Menge
der injizierten Löcher reduziert, wird der Leitfähigkeitsmodulationseffekt
verschlechtert und die Einschaltspannung wird erhöht. Ein Vorschlag zur
Lebensdauerkontrolle ist ebenfalls von Bedeutung für die Vergrößerung
des An-Widerstands zur Reduktion der Lebensdauer der dicken Schicht
hohen Widerstands.
Fig. 3 zeigt ein Beispiel eines am Kollektor kurzgeschlossenen IGBT
mit einer Durchbruchspannung von etwa 1200 V. In der Zeichnung, die
die Struktur und Dimensionen des IGBT zeigt, werden die n--Schicht 3
hohen Widerstands und die Kollektorelektrode 10 durch die an die p⁺-Schicht
1 angrenzende n⁺-Schicht 2 kurzgeschlossen. Die p⁺-Schicht 1
und die n⁺-Schicht 2 werden durch Diffusion einer Verunreinigung in ein
n--Substrat von 200 µm Dicke bis zu einer Tiefe von etwa 30 µm gebildet.
Zur Herstellung des IGBT in Fig. 2 wird zum Erreichen einer Durchbruchspannung
von etwa 1200 V, eine 100 µm dicke Epitaxieschicht, die
aus der n⁺-Schicht 2 und der n--Schicht 3 besteht, auf die p⁺-Substratschicht
10 von 500 µm Dicke aufgewachsen. Um eine derart dünne n--Schicht
in der Struktur in Fig. 3 zu erzeugen, muß ein dünnes Substrat
verwendet werden. Jedoch muß die Dicke des Substrats wenigstens 200 µm
betragen wegen der geometrischen Erfordernisse an das Substrat während
des Diffusionsprozesses. Daher wird die Bewegung der in der dicken
n--Schicht 3 hohen Widerstands akkumulierten Ladungsträger langsam
und der Schwanzstrom dauert lange. Um diesen Nachteil zu verbessern,
kann eine Lebensdauerkontrolle verwendet werden. Die Reduktion der Lebensdauer
der dicken n--Schicht 3 hohen Widerstands führt zu einem
beträchtlichen Anstieg der An-Spannung.
Ausschaltwellenformen des IGBT für verschiedene, damit verbundene
Lasten sind in den Fig. 4(a)-4(c) gezeigt. Fig. 4(a) zeigt die Ausschaltwellenform
für eine Widerstandslast (R); Fig. 4(b) zeigt eine Ausschaltwellenform
für eine induktive Last (L); und Fig. 4(c) zeigt eine
Ausschaltwellenform für einen Resonanz-Lastschaltkreis. Bei der in Fig. 4(b)
gezeigten Ausschaltwellenform, die erzeugt wird, wenn die Last L
ausgeschaltet wird, ändert sich die Kollektor-Emitter-Spannung im
Schwanzbereich der Wellenform wenig. Eine hohe Spannung wird an den
Kollektor angelegt. Daher zieht die Kollektorelektrode die Elektronen
schnell aus der Schicht hohen Widerstands und der abfallende Strom fällt
relativ schnell. Bei der Ausschaltwellenform der Fig. 4(c) für einen Resonanz-Lastschaltkreis
beginnt, wenn der abfallende Strom sich seinem Ende
nähert, die Kollektor-Emitterspannung schnell zu steigen. Die schnell zunehmende
Änderung dV/dt erzeugt CdV/dt, also einen Übergangskapazitätsverschiebestrom,
und Elektronen werden aus einer wachsenden Verarmungszone
entladen und zur Kollektorelektrode gezogen. Die in der n--Schicht
hohen Widerstands angehäuften Löcher werden zur Verarmungszone
gezogen. Der aus der Verarmungszone entladene Elektronenstrom
veranlaßt wie ein Basisstrom die Injektion von Löchern aus der p⁺-Kollektorschicht.
Diese Vorgänge erzeugen zusammen mit dem CdV/dt-Strom,
wie gezeigt, einen relativ großen Strom If, der zu einem großen Ausschaltverlust
führt, wobei der Ausschaltverlust durch
nach
dem Ausschalten gegeben ist. Um den Ausschaltverlust zu verringern, ist
es notwendig, den durch CdV/dt verursachten Löcherstrom zu verringern.
Es ist mit anderen Worten notwendig, den Löcherstrom so schnell wie
möglich zu eliminieren. Um dies zu erreichen, sind das Bilden eines Leitungspfads
für den Elektronenstrom zum Kollektor und die Reduktion der
Lebensdauer in der Schicht hohen Widerstands wesentlich. Bei dem IGBT
mit einem kurzgeschlossenen Kollektor mit dem Leitfähigkeitspfad für den
Elektronenstrom zur Kollektorelektrode ist es unmöglich, die Lebensdauer
zu verringern, da die Schicht hohen Widerstands zu dick ist.
Ähnliche Probleme bestehen im p-Kanal IGBT, wo der Leitfähigkeitstyp
und daher die Ladungsträgerbewegungsrichtungen denen des n-Kanal
IGBT entgegengesetzt sind.
Die vorliegende Erfindung wurde mit Hinblick auf die obigen Umstände
durchgeführt und daher ist es eine Aufgabe der vorliegenden Erfindung,
die oben erwähnten Probleme zu lösen.
Eine weitere Aufgabe der vorliegenden Erfindung ist es, einen
Leitfähigkeitsmodulations-MOSFET und ein Verfahren zu seiner Herstellung
zur Verfügung zu stellen, bei dem ein Leitfähigkeitspfad für die in der
Schicht hohen Widerstands vorhandenen Majoritätsladungsträger während
der Ausschaltperiode zur gebildet wird.
Eine weitere Aufgabe der vorliegenden Erfindung ist es, die Lebensdauer
in der Schicht hohen Widerstands des Leitfähigkeitsmodulations-MOSFET
zu verringern.
Weitere Aufgaben und Vorteile der Erfindung werden im folgenden
Teil der Beschreibung und in dem Teil, der aus der Beschreibung offensichtlich
ist, auseinandergesetzt oder können beim Ausführen der Erfindung
erfaßt werden. Diese Aufgaben und Vorteile der Erfindung können
mit den insbesondere in den beigefügten Patentansprüchen ausgeführten
Vorrichtungen und Kombinationen ausgeführt und erreicht werden.
Um die Aufgaben der vorliegenden Erfindung, die hierin ausgeführt
und ausführlich beschrieben ist, zu lösen, umfaßt der erfindungsgemäße
Leitfähigkeitsmodulations-MOSFET einen ersten Bereich eines ersten Leitfähigkeittyps
mit einer niedrigen Verunreinigungskonzentration, eine
Mehrzahl von zweiten Bereichen eines zweiten Leitfähigkeitstyps, die selektiv
auf dem Oberflächenbereich einer Seite des ersten Bereichs gebildet
sind, eine Mehrzahl von dritten Bereichen des ersten Leitfähigkeitstyps,
die selektiv auf dem Oberflächenbereich der zweiten Bereiche gebildet
sind, eine Mehrzahl von Gateelektroden, die jeweils auf dem Oberflächenbereich
der zweiten Bereiche zwischen dem ersten und dritten Bereich
angeordnet sind, eine Mehrzahl von Gateisolationsfilmen, die zwischen
den Gateelektroden und dem Oberflächenbereich der zweiten Bereiche
angeordnet sind, eine Emitterelektrode, die in Kontakt sowohl mit den
zweiten Bereichen als auch mit den dritten Bereichen steht, einen vierten
Bereich, des zweiten Leitfähigkeitstyps mit einer hohen Verunreinigungskonzentration,
der angrenzend an eine andere Seite des ersten Bereichs
gebildet ist, eine Mehrzahl von fünften Bereichen des zweiten Leitfähigkeitstyps,
die selektiv so geformt sind, daß sie den vierten Bereich umrunden
und eine niedrigere Verunreinigungskonzentration als der vierte
Bereich besitzen, und eine Kollektorelektrode in Kontakt sowohl mit dem
vierten Bereich als auch den fünften Bereichen.
Die obigen Aufgaben der Erfindung können auch gelöst werden
durch einen Leitfähigkeitsmodulations-MOSFET, der umfaßt: einen ersten
Bereich eines ersten Leitfähigkeitstyps mit einer niedrigen Verunreinigungskonzentration,
eine Mehrzahl von zweiten Bereichen eines zweiten
Leitfähigkeitstyps, die selektiv auf dem Oberflächenbereich einer Seite
des ersten Bereichs gebildet sind, eine Mehrzahl von dritten Bereichen
des ersten Leitfähigkeitstyps, die selektiv auf dem Oberflächenbereich der
zweiten Bereiche gebildet sind, eine Mehrzahl von Gateelektroden, die jeweils
auf dem Oberflächenbereich der zweiten Bereiche zwischen dem ersten
und dritten Bereich angeordnet sind, eine Mehrzahl von Gateisolationsfilmen,
die zwischen den Gateelektroden und dem Oberflächenbereich
der zweiten Bereiche angeordnet sind, eine Emitterelektrode, die in Kontakt
sowohl mit den zweiten Bereichen als auch mit den dritten Bereichen
steht, einen vierten Bereich, des ersten Leitfähigkeitstyps, der angrenzend
an eine andere Seite des ersten Bereichs gebildet ist und eine höhere
Verunreinigungskonzentration besitzt als der erste Bereich, eine
Mehrzahl von fünften Bereichen, die selektiv im vierten Bereich gebildet
sind und eine höhere Verunreinigungskonzentration als der vierte Bereich
besitzen, einen sechsten Bereich des zweiten Leitfähigkeitstyps, der an
die Seiten des vierten Bereichs und der fünften Bereiche angrenzt und
den Seiten der im Kontakt mit dem ersten Bereich stehenden Bereiche gegenüberliegt,
wobei die Verunreinigungskonzentration des sechsten Bereichs
niedriger als die Verunreinigungskonzentration des fünften Bereichs
ist, und eine Kollektorelektrode in Kontakt mit dem sechsten Bereich.
Die vorliegende Erfindung umfaßt außerdem ein Verfahren zum Herstellen
eines Leitfähigkeitsmodulations-MOSFET mit folgenden Verfahrensschritten:
Abscheiden eines Diffusionsschutzfilms auf eine erste Oberfläche
einer Siliziumscheibe eines ersten Leitfähigkeitstyps mit einer bestimmten
Verunreinigungskonzentration, Bilden von Öffnungen in dem abgeschiedenen
Schutzfilm, Dotieren mit einem Dotierstoff durch die erste Oberfläche
in die Siliziumscheibe bis zu einer gegebenen Tiefe, wobei der Dotierstoff
von einem zweiten Leitfähigkeitstyp ist und eine höhere Verunreinigungskonzentration
besitzt als die Verunreinigungskonzentration der Siliziumscheibe,
Abschleifen einer zweiten Oberfläche, die der ersten Oberfläche
gegenüberliegt, um die Siliziumscheibe bis zu einer vorgegebenen Dicke
wegzuschneiden, Polieren der zweiten Oberfläche, Ausführen eines IGBT-
Herstellungsprozesses für die Scheibe und Anbringen einer Emitterelektrode,
einer Gateelektrode und einer Kollektorelektrode.
Die vorliegende Erfindung umfaßt außerdem ein Verfahren zum Herstellen
eines Leitfähigkeitsmodulations-MOSFET mit folgenden Verfahrensschritten:
Aufwachsen einer ersten Epitaxieschicht eines ersten Leitfähigkeitstyps
auf einem Siliziumsubstrat eines zweiten Leitfähigkeitstyps, wobei
die erste Epitaxieschicht eine bestimmte Verunreinigungskonzentration
besitzt, Abscheiden eines Diffusionsschutzfilms über die erste Epitaxieschicht,
selektives Bilden von Öffnungen in dem Schutzfilm durch einen
Ätzprozeß, Diffusion einer Verunreinigung in die Epitaxieschicht durch die
Öffnungen, wodurch eine Mehrzahl von Bereichen mit einer höheren Verunreinigungskonzentration
als die Verunreinigungskonzentration der Epitaxieschicht
oder der Siliziumscheibe gebildet werden, Aufwachsen einer
zweiten Epitaxieschicht des ersten Leitfähigkeitstyps bis zu einer bestimmten
Dicke auf der ersten Epitaxieschicht, wobei die zweite Epitaxieschicht
eine geringere Verunreinigungskonzentration besitzt als die erste
Epitaxieschicht, und Ausführen eines IGBT-Herstellungsprozesses.
Die beigefügten Zeichnungen, die in diese Patentschrift eingefügt
sind und ein Bestandteil derselben sind, zeigen Ausführungsbeispiele der
vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum
Erklären der Aufgaben, Vorteile und Prinzipien der Erfindung.
Fig. 1 ist ein Querschnitt, der einen Hauptbereich eines IGBT nach
einem Ausführungsbeispiel der vorliegenden Erfindung zeigt.
Fig. 2 ist ein Querschnitt, der den Hauptbereich eines herkömmlichen
IGBT zeigt.
Fig. 3 ist ein Querschnitt, der die Struktur eines IGBT mit kurzgeschlossenem
Kollektor zeigt.
Die Fig. 4(a) bis 4(c) sind Diagramme, die Ausschaltwellenformen
für verschiedene Lasten zeigen, wobei Fig. 4(a) die Ausschaltwellenform
für eine Widerstandslast zeigt, Fig. 4(b) die Ausschaltwellenform für eine
induktive Last zeigt, und Fig. 4(c) die Ausschaltwellenform für einen Resonanzschaltkreis
zeigt.
Die Fig. 5(a) und 5(b) sind Querschnitte, die Prozeßschritte zur
Herstellung des IGBT aus Fig. 1 zeigen.
Fig. 6 ist ein Querschnitt, der einen Hauptbereich eines IGBT nach
einem weiteren Ausführungsbeispiel der vorliegenden Erfindung zeigt.
Fig. 7 ist ein Querschnitt, der einen Hauptbereich eines IGBT nach
einem weiteren Ausführungsbeispiel der vorliegenden Erfindung zeigt.
Die Fig. 8(a) und 8(c) sind Querschnitte, die Prozeßschritte zur
Herstellung des IGBT aus Fig. 7 zeigen.
Die Fig. 9(a) und 9(d) sind Ansichten zum Erklären der Prozeßschritte
zur Herstellung des IGBT.
Es wurde ein Verfahren vorgeschlagen, bei dem die Majoritätsladungsträger
im ersten Bereich mit hohen Widerstand zur Kollektorschicht
gezogen werden, also die Majoritätsträger ohne Verwendung der Kollektor-
Kurzschlußstruktur wieder in den Kollektor injiziert werden. Bei Betrachtung
des Verfahrens unter Verwendung des n-Kanal IGBT als Beispiel,
wie von J.G. Fossum et al. in IEEE Trans. Electron Devices, ED-33,
No. 9 (1986) analysiert, kann die Reinjektion von Elektronen aus der n--Schicht
hohen Widerstands in den p⁺-Kollektor durch Vergrößern eines
Sättigungsstroms JNO, der sich auf die Elektroneninjektion in den p⁺-Kollektorschicht
und die Rekombination der Elektronen bezieht, erreicht
werden.
Bei der vorliegenden Erfindung kann der Sättigungsstrom durch
Verbessern der Effiziens der Elektronen-Reinjektion vergrößert werden,
was durch Verringern der p⁺-Verunreinigungskonzentration erreicht werden
kann. Das Verfahren zum Bilden der Struktur erzeugt in den vierten
Bereichen des zweiten Leitfähigkeitstyps neben der Kollektorseite des ersten
Bereichs, deren Leitfähigkeitskonzentration hoch ist, einen fünften
Bereich des zweiten Leitfähigkeitstyps mit einer Verunreinigungskonzentration,
die geringer ist als die des vierten Bereichs. Die Kollektorelektrode
kontaktiert beide Bereiche. Die beiden Bereiche können derart hergestellt
werden, daß die vierten Bereiche, lokale, tief diffundierte Bereiche
sind und daß der fünfte Bereich eine durch laterale Diffusion erzeugte,
niedrige Verunreinigungskonzentration besitzt. Die vierten Bereiche
werden auf dem Oberflächenbereich einer der Seiten des dicken Substrats
des ersten Leitfähigkeitstyps erzeugt, und der verbleibende Substratbereich
des ersten Leitfähigkeitstyps wird als erster Bereich des ersten
Leitfähigkeitstyps verwendet. Die zweiten und dritten Bereiche werden
auf dem Oberflächenbereich auf der anderen Seite des Substrats gebildet.
Demzufolge kann der erste Bereich dünner als das Substrat sein und daher
ist eine Lebensdauerkontrolle im ersten Bereich möglich.
Alternativ können die n++-Bereiche teilweise in der n⁺-Pufferschicht,
die in einem herkömmlichen n--Kanal IGBT enthalten ist, gebildet
werden. Bei dieser Struktur sind die Elektronen schnell zu den n++-Pufferbereichen
beweglich. Wenn die Verunreinigungskonzentration der n++-Bereiche
höher eingestellt ist als die des p⁺-Kollektorbereichs, können
Elektronen schnell in die p⁺-Kollektorbereiche injiziert werden, wo sie mit
Löchern rekombinieren und verschwinden. In der Struktur, bei der im
vierten Bereich des ersten Leitfähigkeitstyps als Pufferbereich zwischen
dem ersten Bereich, dessen Emitterseitenstruktur dieselbe ist wie bei einem
herkömmlichen MOSFET, und dem sechsten Bereich des zweiten Leitfähigkeitstyps,
wobei der vierte Bereich in Kontakt mit der Kollektorelektrode
ist und eine höhere Verunreinigungskonzentration besitzt als der
erste Bereich, sind die fünften Bereiche teilweise mit einer höheren Ver
unreinigungskonzentration gebildet als der sechste Bereich. Eine erste
Epitaxieschicht des ersten Leitfähigkeitstyps wird auf dem Substrat des
zweiten Leitfähigkeitstyps gebildet und eine Verunreinigung wird lokal in
die erste Epitaxieschicht diffundiert, um die vierten und fünften Bereiche
zu bilden. Eine zweite Epitaxieschicht des ersten Leitfähigkeitstyps mit
einer geringen Verunreinigungskonzentration, die als erster Bereich dient,
wird auf die vierten und fünften Bereiche aufgewachsen. Daher kann in
der alternativen Struktur der erste Bereich wie bei dem IGBT in Fig. 2
dünner gemacht werden, und daher kann ebenfalls eine Lebensdauerkontrolle
erreicht werden.
Bevorzugte Ausführungsbeispiele eines Leitfähigkeitsmodulations-
MOSFET nach der vorliegenden Erfindung werden unter Bezugnahme auf
die beigefügten Zeichnungen beschrieben. In den Zeichnungen werden
ähnliche oder äquivalente Teile mit denselben Bezugszeichen bezeichnet.
Fig. 1 zeigt ein Ausführungsbeispiel eines Leitfähigkeitsmodulations-
MOSFET nach der vorliegenden Erfindung. In der Fig. 1 ist die Seite der
MOSFET-Struktur einschließlich der Emitterelektrode 9 vereinfacht. In dem
Ausführungsbeispiel existiert eine p-Typ Kollektorschicht direkt zwischen
der n--Schicht 3 hohen Widerstands und der Kollektorelektrode 10. Die
Kollektorschicht besteht aus einem p⁺-Diffusionsbereich 1, der die Kollektorelektrode
10 kontaktiert und einer p--Diffusionsschicht 12 einer niedrigen
Verunreinigungskonzentration (etwa 10¹⁵ cm-3), die den Diffusionsbereich
1 umgibt und in Bereichen außerhalb des Diffusionsbereichs 1 mit
der Kollektorelektrode 10 in Kontakt ist.
Die Fig. 5(a) und 5(b) zeigen Querschnitte, die den Herstellungsprozeß
der Struktur aus Fig. 1 erklären. In Fig. 5(a) wird ein Bordiffusions-
Schutzfilm 13 auf einer der Oberflächen einer n--Siliziumscheibe
von etwa 300 µm Dicke abgeschieden und Öffnungen 14 werden in
dem abgeschiedenen Schutzfilm 13 durch einen Photoätzprozeß erzeugt.
Eine hohe Konzentration (etwa 10¹⁸ cm-3) eines Dotierstoffs, wie etwa Bor,
Aluminium oder Gallium, wird dann durch die bearbeitete Oberfläche in die
Struktur bis zu einer gewünschten Tiefe Xj (z. B. Xj=100 µm) mit einer
Eintreib-Diffusionstechnik dotiert. In diesem Fall wird die Breite I₁ des
Diffusionsschutzfilms so gewählt, daß er vorzugsweise im Bereich zwischen
Xj und 2Xj liegt. Wenn sie so ausgewählt ist, überlappen die diffundierten
Bereiche und entfernen die freiliegenden Bereiche der n--Schicht.
Die Kollektorbereiche 1 einer hohen Verunreinigungskonzentration
werden jeweils durch den Diffusionsprozeß in den Bereichen der n--Schicht,
wo die Öffnungen 14 gebildet sind, geformt. Ein Kollektorbereich
12 niedriger Verunreinigungskonzentration wird über den Kollektorbereich
1 geformt. Im Kollektorbereich 12 ist, auch wenn aneinandergrenzende
Bereiche sich überlappen, die Verunreinigungskonzentration dieser
überlappenden Bereiche am niedrigsten, und daher bleibt die aufsummierte
Verunreinigungskonzentration der überlappenden Bereiche niedrig.
Danach wird die Oberfläche der Siliziumscheibe gegenüber der bearbeiteten
Oberfläche abgeschliffen, um die Scheibe bis zu einer Dicke von etwa
100 µm abzuschneiden, dann wird die Oberfläche spiegelpoliert. Auf diese
Weise wird die p⁺-n-Scheibe von 200 µm Dicke mit einer n-Schicht von
100 µm Dicke gebildet.
Der IGBT-Herstellungsprozeß wird auf die so gebildete Scheibe angewandt,
um die in Fig. 5(b) gezeigte Struktur zu erzeugen. Der IGBT-Herstellungsprozeß
umfaßt die Schritte zum Abscheiden eines SiO₂-Films 7′
und eines Polysiliziumfilms 6′ auf der abgeschliffenen Oberfläche (Fig. 9(a)),
zum Entfernen einiger Teile des Films durch Ätzen (Fig. 9(b)), zum
Implantieren von Borionen unter Verwendung des Filmmusters und zum
Diffundieren der Ionen (Fig. 9(c)), zum Implantieren von As-Ionen unter
Verwendung eines Photolackfilms 21 (Fig. 9(d)), zum Entfernen des Photolackmusters
und zum Abscheiden eines isolierenden Films 8, um die in
Fig. 5(b) gezeigte Struktur zu erzeugen. Durch das zusätzliche Anbringen
der Emitterelektroden, der Gateelektroden und der Kollektorelektroden auf
der Struktur, wird die in Fig. 1 gezeigte Struktur vervollständigt.
Der oben geschilderte Herstellungsprozeß minimiert die Dicke der n--Schicht
3 hohen Widerstands. Da die Dicke der n--Schicht 3 hohen Widerstands
minimiert wird, ist eine Lebensdauerkontrolle zur Verringerung
der Lebensdauer von Löchern möglich. Der Kollektorbereich 12 niedriger
Verunreinigungskonzentration erlaubt die Rückwärtsinjektion der akkumulierten
Elektronen, was die Schaltgeschwindigkeit des resultierenden MOSFET
vergrößert. Weiterhin kann durch Verbinden der Struktur mit der
Resonanzschaltkreis-Last der Ausschaltverlust verringert werden. Außerdem
werden die Herstellungskosten verringert, da für den MOSFET keine
epitaxiale Scheibe verwendet wird. Falls erforderlich, kann die Rückwärtsinjektion
von Elektronen durch lokale Bildung von n⁺-Bereichen 15
im Kollektorbereich 12 niedriger Verunreinigungskonzentration, wie in Fig. 6
gezeigt, erleichtert werden. In Fig. 6 werden während des Ausschaltprozesses
die in der n--Schicht 3 hohen Widerstands angehäuften Elektronen
rückwärts in die Bereiche 12 niedriger Verunreinigungskonzentration
injiziert und erreichen leicht die n⁺-Bereiche 15, um mit Löchern zu
rekombinieren und in der Kollektorelektrode 10 zu verschwinden. Die n⁺-Bereiche
15 können ähnlich erzeugt werden, wie die p⁺-Verunreinigungen
in Fig. 5 diffundiert wurden, indem Fenster in den Bordiffusions-Schutzfilm
13 gebildet werden und die n⁺-Verunreinigungen dadurch in die
Struktur diffundiert werden.
In Fig. 7 ist ein weiteres Ausführungsbeispiel eines Leitfähigkeitsmodulations-MOSFET nach der vorliegenden Erfindung gezeigt. In dem
MOSFET sind n++-Pufferbereiche 16 hoher Verunreinigungskonzentration
(etwa 10¹⁸ cm-3) lokal in der n⁺-Pufferschicht 2 in der Struktur von Fig. 2
gebildet. Ein Verfahren zum Herstellen des MOSFET mit einer solchen
Struktur ist in den Fig. 8(a) bis 8(c) gezeigt. Zu Beginn wird eine
n⁺-Epitaxieschicht 2 auf einem p⁺-Siliziumsubstrat 1 aufgewachsen, wie in
Fig. 8(a) gezeigt. Wie in Fig. 8(b) gezeigt, wird ein Diffusionsschutzfilm 17
über der Epitaxieschicht 2 gebildet, Fenster 18 werden selektiv durch ein
Ätzverfahren in dem Diffusionsschutzfilm gebildet und die geeignete Verunreinigung
wird durch die Fenster 18 in die Struktur diffundiert. Als
Ergebnis werden die n++-Bereiche 16 gebildet, deren Verunreinigungskonzentration
höher ist als die der n⁺-Pufferschicht 2 und die des p⁺-Substrats
1.
Wie in Fig. 8(c) gezeigt, wird dann eine n--Epitaxieschicht 3 hohen
Widerstands mit einer geeigneten Dicke auf der Oberfläche der so bearbeiteten
Struktur aufgewachsen. Schließlich wird an der erhaltenen
Struktur der IGBT-Herstellungsprozeß durchgeführt, um die in Fig. 7 gezeigte
Struktur zu bilden. Wegen der Pufferschicht kann der MOSFET des
in Fig. 7 gezeigten Ausführungsbeispiels eine hohe Durchbruchspannung
erreichen, wobei die n--Schicht 3 hohen Widerstands dünner ist als die
entsprechende der Struktur aus Fig. 1. Bei der Struktur der Fig. 7 bewegen
sich in der n--Schicht akkumulierte Elektronen während des Ausschaltprozesses
schnell in die n⁺-Pufferschicht 2. Die Verunreinigungskonzentration
der n++-Bereiche 16, die lokal in der Pufferschicht vorhanden
sind, ist höher als die des p⁺-Substrats 1 der Kollektorschicht. Daher
kann schnell die umgekehrte Injektion der Elektronen in die Kollektorschicht
erreicht werden. Die injizierten Elektronen rekombinieren mit Löchern
und verschwinden in der Kollektorschicht 1.
Wie oben beschrieben, sind bei der Kollektorschicht des zweiten
Leitfähigkeitstyps mit einer hohen Verunreinigungskonzentration, die auf
der Kollektorseite der Schicht hohen Widerstands des ersten Leitfähigkeitstyps
gebildet ist, die Kollektorbereiche des zweiten Leitfähigkeitstyps
so geformt, daß sie lokal eine niedrige Verunreinigungskonzentration
besitzen als die Kollektorschicht. Alternativ sind die Bereiche des ersten
Leitfähigkeitstyps mit einer höheren Verunreinigungskonzentration als die
der Kollektorschicht lokal in der Pufferschicht des ersten Leitfähigkeitstyps
mit mittlerer Verunreinigungskonzentration gebildet, die zwischen
der Schicht hohen Widerstands des ersten Leitfähigkeitstyps und der
Kollektorschicht des zweiten Leitfähigkeitstyps angeordnet ist. Mit einer
solchen Struktur wird unter Verwendung der Rückwärtsinjektion ein
Leitfähigkeitspfad für in der Schicht hohen Widerstands akkumulierte
Majoritätsladungsträger, der zum Kollektor führt, erzeugt. Außerdem kann
die Dicke der Schicht hohen Widerstands in einem solchen Maße verringert
werden, daß eine Zunahme der An-Spannung zur Reduktion der Lebensdauer
beträchtlich verringert wird. Daher sind sowohl die Bildung
eines Leitfähigkeitspfads für die Majoritätsladungsträger und die Verwendung
der Lebensdauerkontrolle verfügbar. Daher kann die vorliegende
Erfindung einen Leitfähigkeitsmodulations-MOSFET zur Verfügung stellen,
dessen Ausschaltverlust für jeden Lastschaltkreis beträchtlich reduziert
ist.
Im folgenden wird der Prozeß dargestellt, mit dem die Schicht hohen
Widerstands des MOSFET gedünnt wird, um die Lebensdauer zu reduzieren
und dadurch die Lebensdauerkontrolle in der vorliegenden Erfindung
zu erzeugen.
Ein Verfahren wurde vorgeschlagen, bei dem die Majoritätsladungsträger,
die im ersten Bereich hohen Widerstands vorhanden sind, zur
Kollektorschicht gezogen werden, also die Majoritätsladungsträger in den
Kollektor reinjiziert werden, ohne die Kollektorkurzschlußstruktur zu
verwenden. Bei Betrachtung des Verfahrens, wobei der n-Kanal IGBT als
Beispiel genommen wird, wie es von J.G. Fossum et al. in IEEE Trans.
Electron Devices, ED-33, No. 9 (1986) analysiert wurde, kann die Reinjektion
von Elektronen von der n--Schicht hohen Widerstands in die p⁺-Kollektorschicht
durch Vergrößern eines Sättigungsstromes JNO, der sich auf
die Elektroneninjektion in die p⁺-Kollektorschicht und die Rekombination
der Elektronen bezieht, erreicht werden. In der vorliegenden Erfindung
kann der Sättigungsstrom durch Verbessern werden der Effiziens der
Elektronenreinjektion erhöht werden, was aus einer Verringerung der p⁺-Verunreinigungskonzentration
resultieren kann. In der Struktur der Fig. 1,
ist die p⁺-Kollektorschicht 1 mit einer hohen Verunreinigungskonzentration
angrenzend an die Kollektorseite der n--Schicht hohen Widerstands
gebildet. Um die p⁺-Kollektorschicht 1 ist eine p--Diffusionsschicht
12 mit einer geringen Verunreinigungskonzentration als die p⁺-Kollektorschicht
1 gebildet. Die p⁺-Kollektorschicht 1 und die p--Diffusionsschicht
12 sind so geformt, daß die Kollektorelektrode 10 beide Schichten
kontaktiert, wobei die p⁺-Kollektorschicht 1 ein tiefer Diffusionsbereich
und die p--Diffusionsschicht 12 ein lateraler Diffusionsbereich ist. Die p⁺-Kollektorschicht
wird ursprünglich auf der Oberfläche des dicken n--Substrats
geformt. Das verbleibende n--Substrat ist die n--Schicht 3 hohen
Widerstands. P-Basisdiffusionsbereiche 4 und n⁺-Emitterdiffusionsbereiche
5 werden auf der der Kollektorschicht 1 gegenüberliegenden Seite der n--Schicht
hohen Widerstands gebildet. Daher ist die n--Schicht hohen Widerstands
dünner als das Substrat und die Lebensdauerkontrolle für die
n--Schicht kann durchgeführt werden.
Alternativ können, wie in Fig. 7 gezeigt, n++-Bereiche 16 teilweise
in der n⁺-Pufferschicht 2 gebildet werden. Mit dieser Struktur sind
Elektronen schnell in Richtung der n++-Bereiche 16 beweglich. Wenn die
Verunreinigungskonzentration der n++-Bereiche 16 so eingestellt ist, daß
sie höher ist als die des p⁺-Kollektorbereichs 1, werden Elektronen
schnell rückwärts in die p⁺-Kollektorbereiche 1 injiziert, wo sie mit Löchern
rekombinieren und verschwinden. In der in Fig. 7 gezeigten
Struktur ist die n⁺-Pufferschicht 2 zwischen der n--Schicht 3 hohen Widerstands
und der p⁺-Kollektorschicht 1 angeordnet. Die Emitterseite der
n--Schicht 3 hohen Widerstands ist die gleiche wie bei einem herkömmlichen
MOSFET. Die n⁺-Pufferschicht 2 ist in Kontakt mit der Kollektorelektrode
und besitzt eine höhere Verunreinigungskonzentration als die
n--Schicht 3 hohen Widerstands. Innerhalb der n⁺-Pufferschicht 2 sind
die n++-Bereiche 16 mit einer höheren Verunreinigungskonzentration als
die der p⁺-Kollektorschicht 1 gebildet. Zu Beginn wird eine n-Typ Epitaxieschicht
auf einem p-Typ Substrat geformt. Die n⁺-Pufferschicht 2 und
die n++-Bereiche 16 werden durch lokale Diffusion der Verunreinigungen
in die n-Typ Epitaxieschicht erzeugt. Eine weitere n-Typ Epitaxieschicht
einer geringeren Verunreinigungskonzentration wird auf die n⁺-Pufferschicht
2 und die n++-Bereiche 16 aufgewachsen. Demzufolge wird die n--Schicht
hohen Widerstands gedünnt, wie bei dem IGBT in Fig. 2, und daher
wird eine Lebensdauerkontrolle erreicht.
Die obenstehende Beschreibung der bevorzugten Ausführungsbeispiele
der Erfindung wurde zum Zwecke der Illustration und der Beschreibung
gegeben. Es ist nicht beabsichtigt, erschöpfend zu sein oder
die Erfindung auf die exakte, offengelegte Form zu beschränken. Modifikationen
und Änderungen im Bereich der oben stehenden Lehre sind
möglich oder können beim Ausführen der Erfindung erhalten werden. Die
Ausführungsbeispiele wurden ausgewählt und beschrieben, um die Prinzipien
der Erfindung und ihre praktische Anwendung zu beschreiben und
um einen Fachmann in die Lage zu versetzen, die Erfindung in verschiedenen
Ausführungsformen und mit verschiedenen Modifikationen, wie es in
der speziellen Situation geeignet ist, anzuwenden. Es ist beabsichtigt, daß
der Schutzumfang der Erfindung durch die beigefügten Patentansprüche
und ihre Äquivalente bestimmt wird.
Claims (14)
1. Leitfähigkeitsmodulations-MOSFET mit:
einem ersten Bereich (3) eines ersten Leitfähigkeitstyps mit einer niedrigen Verunreinigungskonzentration,
einer Mehrzahl von zweiten Bereichen (4) eines zweiten Leitfähigkeitstyps, die selektiv auf dem Oberflächenbereich einer Seite des ersten Bereichs gebildet sind,
einer Mehrzahl von dritten Bereichen (5) des ersten Leitfähigkeitstyps, die selektiv auf dem Oberflächenbereich der zweiten Bereiche gebildet sind,
einer Mehrzahl von Gateelektroden (8), die jeweils auf dem Oberflächenbereich der zweiten Bereiche zwischen dem ersten und dritten Bereich angeordnet sind,
einer Mehrzahl von Gateisolationsfilmen (7), die zwischen den Gateelektroden und dem Oberflächenbereich der zweiten Bereiche angeordnet sind,
einer Emitterelektrode (9), die in Kontakt sowohl mit den zweiten Bereichen als auch mit den dritten Bereichen steht,
einem vierten Bereich (1), des zweiten Leitfähigkeitstyps mit einer hohen Verunreinigungskonzentration, der angrenzend an eine andere Seite des ersten Bereichs gebildet ist,
dadurch gekennzeichnet, daß er außerdem umfaßt:
eine Mehrzahl von fünften Bereichen (12) des zweiten Leitfähigkeitstyps, die selektiv so geformt sind, daß sie den vierten Bereich umrunden und eine niedrigere Verunreinigungskonzentration als der vierte Bereich besitzen, und
eine Kollektorelektrode (10) in Kontakt sowohl mit dem vierten Bereich als auch den fünften Bereichen.
einem ersten Bereich (3) eines ersten Leitfähigkeitstyps mit einer niedrigen Verunreinigungskonzentration,
einer Mehrzahl von zweiten Bereichen (4) eines zweiten Leitfähigkeitstyps, die selektiv auf dem Oberflächenbereich einer Seite des ersten Bereichs gebildet sind,
einer Mehrzahl von dritten Bereichen (5) des ersten Leitfähigkeitstyps, die selektiv auf dem Oberflächenbereich der zweiten Bereiche gebildet sind,
einer Mehrzahl von Gateelektroden (8), die jeweils auf dem Oberflächenbereich der zweiten Bereiche zwischen dem ersten und dritten Bereich angeordnet sind,
einer Mehrzahl von Gateisolationsfilmen (7), die zwischen den Gateelektroden und dem Oberflächenbereich der zweiten Bereiche angeordnet sind,
einer Emitterelektrode (9), die in Kontakt sowohl mit den zweiten Bereichen als auch mit den dritten Bereichen steht,
einem vierten Bereich (1), des zweiten Leitfähigkeitstyps mit einer hohen Verunreinigungskonzentration, der angrenzend an eine andere Seite des ersten Bereichs gebildet ist,
dadurch gekennzeichnet, daß er außerdem umfaßt:
eine Mehrzahl von fünften Bereichen (12) des zweiten Leitfähigkeitstyps, die selektiv so geformt sind, daß sie den vierten Bereich umrunden und eine niedrigere Verunreinigungskonzentration als der vierte Bereich besitzen, und
eine Kollektorelektrode (10) in Kontakt sowohl mit dem vierten Bereich als auch den fünften Bereichen.
2. Leitfähigkeitsmodulation-MOSFET nach Anspruch 1, dadurch gekennzeichnet,
daß er außerdem eine Mehrzahl von sechsten Bereichen (15)
des ersten Leitfähigkeitstyps mit einer höheren Verunreinigungskonzentration
als die des ersten Bereichs (3) zwischen den vierten Bereichen
und umgeben von den fünften Bereichen umfaßt.
3. Leitfähigkeitsmodulations-MOSFET nach Anspruch 1, dadurch gekennzeichnet,
daß die niedrige Verunreinigungskonzentration etwa 10¹⁵ cm-3
und die hohe Verunreinigungskonzentration etwa 10¹⁸ cm-3 beträgt.
4. Leitfähigkeitsmodulations-MOSFET mit:
einem ersten Bereich (3) eines ersten Leitfähigkeitstyps mit einer niedrigen Verunreinigungskonzentration,
einer Mehrzahl von zweiten Bereichen (4) eines zweiten Leitfähigkeitstyps, die selektiv auf dem Oberflächenbereich einer Seite des ersten Bereichs gebildet sind.
einer Mehrzahl von dritten Bereichen (5) des ersten Leitfähigkeitstyps, die selektiv auf dem Oberflächenbereich der zweiten Bereiche gebildet sind,
einer Mehrzahl von Gateelektroden (8), die jeweils auf dem Oberflächenbereich der zweiten Bereiche zwischen dem ersten und dritten Bereich angeordnet sind,
einer Mehrzahl von Gateisolationsfilmen (7), die zwischen den Gateelektroden und dem Oberflächenbereich der zweiten Bereiche angeordnet sind,
einer Emitterelektrode (9), die in Kontakt sowohl mit den zweiten Bereichen als auch mit den dritten Bereichen steht,
einem vierten Bereich (2), des ersten Leitfähigkeitstyps, der angrenzend an eine andere Seite des ersten Bereichs gebildet ist und eine höhere Verunreinigungskonzentration besitzt als der erste Bereich,
dadurch gekennzeichnet, daß er außerdem umfaßt:
eine Mehrzahl von fünften Bereichen (16), die selektiv im vierten Bereich gebildet sind und eine höhere Verunreinigungskonzentration als der vierte Bereich besitzen,
einen sechsten Bereich (1) des zweiten Leitfähigkeitstyps, der an die Seiten des vierten Bereichs und der fünften Bereiche angrenzt und den Seiten der im Kontakt mit dem ersten Bereich stehenden Bereiche gegenüberliegt, wobei die Verunreinigungskonzentration des sechsten Bereichs niedriger als die Verunreinigungskonzentration des fünften Bereichs ist, und
eine Kollektorelektrode (10) in Kontakt mit dem sechsten Bereich.
einem ersten Bereich (3) eines ersten Leitfähigkeitstyps mit einer niedrigen Verunreinigungskonzentration,
einer Mehrzahl von zweiten Bereichen (4) eines zweiten Leitfähigkeitstyps, die selektiv auf dem Oberflächenbereich einer Seite des ersten Bereichs gebildet sind.
einer Mehrzahl von dritten Bereichen (5) des ersten Leitfähigkeitstyps, die selektiv auf dem Oberflächenbereich der zweiten Bereiche gebildet sind,
einer Mehrzahl von Gateelektroden (8), die jeweils auf dem Oberflächenbereich der zweiten Bereiche zwischen dem ersten und dritten Bereich angeordnet sind,
einer Mehrzahl von Gateisolationsfilmen (7), die zwischen den Gateelektroden und dem Oberflächenbereich der zweiten Bereiche angeordnet sind,
einer Emitterelektrode (9), die in Kontakt sowohl mit den zweiten Bereichen als auch mit den dritten Bereichen steht,
einem vierten Bereich (2), des ersten Leitfähigkeitstyps, der angrenzend an eine andere Seite des ersten Bereichs gebildet ist und eine höhere Verunreinigungskonzentration besitzt als der erste Bereich,
dadurch gekennzeichnet, daß er außerdem umfaßt:
eine Mehrzahl von fünften Bereichen (16), die selektiv im vierten Bereich gebildet sind und eine höhere Verunreinigungskonzentration als der vierte Bereich besitzen,
einen sechsten Bereich (1) des zweiten Leitfähigkeitstyps, der an die Seiten des vierten Bereichs und der fünften Bereiche angrenzt und den Seiten der im Kontakt mit dem ersten Bereich stehenden Bereiche gegenüberliegt, wobei die Verunreinigungskonzentration des sechsten Bereichs niedriger als die Verunreinigungskonzentration des fünften Bereichs ist, und
eine Kollektorelektrode (10) in Kontakt mit dem sechsten Bereich.
5. Leitfähigkeitsmodulations-MOSFET nach Anspruch 4, dadurch gekennzeichnet,
daß die niedrige Verunreinigungskonzentration etwa 10¹⁵ cm-3
beträgt.
6. Verfahren zum Herstellen eines Leitfähigkeitsmodulations-MOSFET,
dadurch gekennzeichnet, daß es folgende Verfahrensschritte umfaßt:
Abscheiden eines Diffusionsschutzfilms (13) auf eine erste Oberfläche einer Siliziumscheibe eines ersten Leitfähigkeitstyps mit einer bestimmten Verunreinigungskonzentration
Bilden von Öffnungen (14) in dem abgeschiedenen Schutzfilm,
Dotieren mit einem Dotierstoff durch die erste Oberfläche in die Siliziumscheibe bis zu einer gegebenen Tiefe (Xj), wobei der Dotierstoff von einem zweiten Leitfähigkeitstyp ist und eine höhere Verunreinigungskonzentration besitzt als die Verunreinigungskonzentration der Siliziumscheibe,
Abschleifen einer zweiten Oberfläche, die der ersten Oberfläche gegenüberliegt, um die Siliziumscheibe bis zu einer vorgegebenen Dicke wegzuschneiden,
Polieren der zweiten Oberfläche,
Ausführen eines IGBT-Herstellungsprozesses für die Scheibe und
Anbringen einer Emitterelektrode (9), einer Gateelektrode (8) und einer Kollektorelektrode (10).
Abscheiden eines Diffusionsschutzfilms (13) auf eine erste Oberfläche einer Siliziumscheibe eines ersten Leitfähigkeitstyps mit einer bestimmten Verunreinigungskonzentration
Bilden von Öffnungen (14) in dem abgeschiedenen Schutzfilm,
Dotieren mit einem Dotierstoff durch die erste Oberfläche in die Siliziumscheibe bis zu einer gegebenen Tiefe (Xj), wobei der Dotierstoff von einem zweiten Leitfähigkeitstyp ist und eine höhere Verunreinigungskonzentration besitzt als die Verunreinigungskonzentration der Siliziumscheibe,
Abschleifen einer zweiten Oberfläche, die der ersten Oberfläche gegenüberliegt, um die Siliziumscheibe bis zu einer vorgegebenen Dicke wegzuschneiden,
Polieren der zweiten Oberfläche,
Ausführen eines IGBT-Herstellungsprozesses für die Scheibe und
Anbringen einer Emitterelektrode (9), einer Gateelektrode (8) und einer Kollektorelektrode (10).
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß es außerdem
einen Schritt zum Bilden von Öffnungen in den abgeschiedenen
Schutzfilm durch ein Photoätzverfahren umfaßt.
8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der
Schritt zum Abscheiden des Diffusionsschutzfilms einen Schritt zum Abscheiden
von Bor umfaßt.
9. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der
Schritt zum Abscheiden des Diffusionsschutzfilms einen Schritt zum Abscheiden
des Diffusionsschutzfilmes bis zu einer Dicke von etwa 300 µm
umfaßt.
10. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der
Dotierstoff Bor, Aluminium oder Gallium ist.
11. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die
vorgegebene Tiefe (Xj) etwa 100 µm beträgt.
12. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der
Dotierstoff durch die Oberfläche in die Siliziumscheibe durch eine Eintreib-
Diffusionstechnik eingebracht wird.
13. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die
vorgegebene Dicke etwa 100 µm beträgt.
14. Verfahren zum Herstellen eines Leitfähigkeitsmodulations-MOSFET,
dadurch gekennzeichnet, daß es folgende Verfahrensschritte aufweist:
Aufwachsen einer ersten Epitaxieschicht (2) eines ersten Leitfähigkeitstyps auf einem Siliziumsubstrat (1) eines zweiten Leitfähigkeitstyps, wobei die erste Epitaxieschicht eine bestimmte Verunreinigungskonzentration besitzt,
Abscheiden eines Diffusionsschutzfilms (17) über die erste Epitaxieschicht,
selektives Bilden von Öffnungen (18) in dem Schutzfilm durch einen Ätzprozeß,
Diffusion einer Verunreinigung in die Epitaxieschicht durch die Öffnungen, wodurch eine Mehrzahl von Bereichen mit einer höheren Verunreinigungskonzentration als die Verunreinigungskonzentration der Epitaxieschicht oder der Siliziumscheibe gebildet werden,
Aufwachsen einer zweiten Epitaxieschicht (3) des ersten Leitfähigkeitstyps bis zu einer bestimmten Dicke auf der ersten Epitaxieschicht, wobei die zweite Epitaxieschicht eine geringere Verunreinigungskonzentration besitzt als die erste Epitaxieschicht, und
Ausführen eines IGBT-Herstellungsprozesses.
Aufwachsen einer ersten Epitaxieschicht (2) eines ersten Leitfähigkeitstyps auf einem Siliziumsubstrat (1) eines zweiten Leitfähigkeitstyps, wobei die erste Epitaxieschicht eine bestimmte Verunreinigungskonzentration besitzt,
Abscheiden eines Diffusionsschutzfilms (17) über die erste Epitaxieschicht,
selektives Bilden von Öffnungen (18) in dem Schutzfilm durch einen Ätzprozeß,
Diffusion einer Verunreinigung in die Epitaxieschicht durch die Öffnungen, wodurch eine Mehrzahl von Bereichen mit einer höheren Verunreinigungskonzentration als die Verunreinigungskonzentration der Epitaxieschicht oder der Siliziumscheibe gebildet werden,
Aufwachsen einer zweiten Epitaxieschicht (3) des ersten Leitfähigkeitstyps bis zu einer bestimmten Dicke auf der ersten Epitaxieschicht, wobei die zweite Epitaxieschicht eine geringere Verunreinigungskonzentration besitzt als die erste Epitaxieschicht, und
Ausführen eines IGBT-Herstellungsprozesses.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2104838A JP2663679B2 (ja) | 1990-04-20 | 1990-04-20 | 伝導度変調型mosfet |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4112905A1 true DE4112905A1 (de) | 1991-10-24 |
Family
ID=14391496
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4112905A Withdrawn DE4112905A1 (de) | 1990-04-20 | 1991-04-19 | Leitfaehigkeitsmodulations-mosfet und verfahren zu seiner herstellung |
Country Status (3)
Country | Link |
---|---|
US (1) | US5200632A (de) |
JP (1) | JP2663679B2 (de) |
DE (1) | DE4112905A1 (de) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0528349A1 (de) * | 1991-08-12 | 1993-02-24 | Kabushiki Kaisha Toshiba | Bipolartransistor mit isoliertem Gate mit einer hohen Durchbruchspannung |
EP0594049A1 (de) * | 1992-10-20 | 1994-04-27 | Mitsubishi Denki Kabushiki Kaisha | Bipolarer Transistor mit isolierter Steuerelektrode und Verfahren zur Herstellung desselben |
EP0665597A1 (de) * | 1994-01-27 | 1995-08-02 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe | IGBT und Herstellungsverfahren dafür |
DE10117483A1 (de) * | 2001-04-07 | 2002-10-17 | Bosch Gmbh Robert | Halbleiterleistungsbauelement und entsprechendes Herstellungsverfahren |
DE10333556A1 (de) * | 2003-07-23 | 2005-03-03 | Infineon Technologies Ag | Halbleiterbauelement |
US7250639B1 (en) | 2001-07-17 | 2007-07-31 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate bipolar transistor |
US8614448B2 (en) | 2011-01-24 | 2013-12-24 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing a semiconductor device having a maximal carrier concentration at multiple carrier concentration peak positions |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0163875B1 (ko) * | 1994-11-30 | 1998-12-01 | 윤종용 | 반도체장치 및 그 제조방법 |
US5552720A (en) * | 1994-12-01 | 1996-09-03 | Quicklogic Corporation | Method for simultaneous programming of multiple antifuses |
US5495181A (en) * | 1994-12-01 | 1996-02-27 | Quicklogic Corporation | Integrated circuit facilitating simultaneous programming of multiple antifuses |
JP3488772B2 (ja) * | 1996-01-16 | 2004-01-19 | 三菱電機株式会社 | 半導体装置 |
JP3352592B2 (ja) * | 1996-05-16 | 2002-12-03 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
AU3220597A (en) * | 1996-06-06 | 1998-01-05 | Board Of Trustees Of The University Of Illinois, The | Insulated gate bipolar transistor with reduced losses |
US6081009A (en) * | 1997-11-10 | 2000-06-27 | Intersil Corporation | High voltage mosfet structure |
JP3727827B2 (ja) * | 2000-05-15 | 2005-12-21 | 株式会社東芝 | 半導体装置 |
JP2005057235A (ja) * | 2003-07-24 | 2005-03-03 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路 |
US7157785B2 (en) * | 2003-08-29 | 2007-01-02 | Fuji Electric Device Technology Co., Ltd. | Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices |
JP2005354031A (ja) * | 2004-05-13 | 2005-12-22 | Mitsubishi Electric Corp | 半導体装置 |
JP2008042013A (ja) * | 2006-08-08 | 2008-02-21 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP5439763B2 (ja) | 2008-08-14 | 2014-03-12 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
US8809902B2 (en) | 2011-10-17 | 2014-08-19 | Infineon Technologies Austria Ag | Power semiconductor diode, IGBT, and method for manufacturing thereof |
JP2013229547A (ja) * | 2012-03-26 | 2013-11-07 | Toshiba Corp | 半導体装置および半導体モジュール |
DE112019007365T5 (de) * | 2019-05-29 | 2022-02-17 | Mitsubishi Electric Corporation | Halbleitereinheit und verfahren zur herstellung der halbleitereinheit |
CN118216005A (zh) * | 2022-05-18 | 2024-06-18 | 富士电机株式会社 | 半导体装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4040993A1 (de) * | 1990-02-15 | 1991-08-29 | Mitsubishi Electric Corp | Halbleiterbauelement und herstellungsverfahren dafuer |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4292646A (en) * | 1977-01-07 | 1981-09-29 | Rca Corporation | Semiconductor thyristor device having integral ballast means |
GB2050694B (en) * | 1979-05-07 | 1983-09-28 | Nippon Telegraph & Telephone | Electrode structure for a semiconductor device |
GB2150753B (en) * | 1983-11-30 | 1987-04-01 | Toshiba Kk | Semiconductor device |
JPS60189260A (ja) * | 1984-03-09 | 1985-09-26 | Toshiba Corp | 逆阻止型ゲートターンオフサイリスタ |
JPS61208268A (ja) * | 1985-03-13 | 1986-09-16 | Toshiba Corp | 伝導度変調型半導体装置 |
DE3628857A1 (de) * | 1985-08-27 | 1987-03-12 | Mitsubishi Electric Corp | Halbleitereinrichtung |
US4918509A (en) * | 1986-04-12 | 1990-04-17 | Licentia Patent-Verwaltungs-Gmbh | Gate turn-off thyristor |
US4888627A (en) * | 1987-05-19 | 1989-12-19 | General Electric Company | Monolithically integrated lateral insulated gate semiconductor device |
JPH01282872A (ja) * | 1988-05-09 | 1989-11-14 | Matsushita Electron Corp | 半導体装置 |
-
1990
- 1990-04-20 JP JP2104838A patent/JP2663679B2/ja not_active Expired - Lifetime
-
1991
- 1991-04-18 US US07/686,937 patent/US5200632A/en not_active Expired - Lifetime
- 1991-04-19 DE DE4112905A patent/DE4112905A1/de not_active Withdrawn
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4040993A1 (de) * | 1990-02-15 | 1991-08-29 | Mitsubishi Electric Corp | Halbleiterbauelement und herstellungsverfahren dafuer |
Non-Patent Citations (3)
Title |
---|
Extended Abstracts IEDM 1983, p. 79 * |
IEEE Tr.o.El.Dev., Vol. ED-31, p. 1790, 1985 * |
PICM, Proc., p. 189, 1988 * |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0528349A1 (de) * | 1991-08-12 | 1993-02-24 | Kabushiki Kaisha Toshiba | Bipolartransistor mit isoliertem Gate mit einer hohen Durchbruchspannung |
US5331184A (en) * | 1991-08-12 | 1994-07-19 | Kabushiki Kaisha Toshiba | Insulated gate bipolar transistor having high breakdown voltage |
EP0594049A1 (de) * | 1992-10-20 | 1994-04-27 | Mitsubishi Denki Kabushiki Kaisha | Bipolarer Transistor mit isolierter Steuerelektrode und Verfahren zur Herstellung desselben |
US5569941A (en) * | 1992-10-20 | 1996-10-29 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate semiconductor device with a buried gapped semiconductor region |
EP0665597A1 (de) * | 1994-01-27 | 1995-08-02 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe | IGBT und Herstellungsverfahren dafür |
US5723349A (en) * | 1994-01-27 | 1998-03-03 | Consorzio Pre La Ricerca Sulla Microelettronica Nel Mezzogiorno | Process for manufacturing a high conductivity insulated gate bipolar transistor integrater structure |
DE10117483A1 (de) * | 2001-04-07 | 2002-10-17 | Bosch Gmbh Robert | Halbleiterleistungsbauelement und entsprechendes Herstellungsverfahren |
US7250639B1 (en) | 2001-07-17 | 2007-07-31 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate bipolar transistor |
DE10226908B4 (de) * | 2001-07-17 | 2014-03-13 | Mitsubishi Denki K.K. | Isolierschicht-Bipolartransistor |
DE10333556A1 (de) * | 2003-07-23 | 2005-03-03 | Infineon Technologies Ag | Halbleiterbauelement |
DE10333556B4 (de) * | 2003-07-23 | 2006-07-06 | Infineon Technologies Ag | Halbleiterbauelement mit verbesserter Kommutierung |
US8614448B2 (en) | 2011-01-24 | 2013-12-24 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing a semiconductor device having a maximal carrier concentration at multiple carrier concentration peak positions |
DE102011088624B4 (de) * | 2011-01-24 | 2016-06-02 | Mitsubishi Electric Corp. | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung |
Also Published As
Publication number | Publication date |
---|---|
US5200632A (en) | 1993-04-06 |
JPH043981A (ja) | 1992-01-08 |
JP2663679B2 (ja) | 1997-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69821105T2 (de) | Bipolar mos-leistungstransistor ohne latch-up | |
DE4112905A1 (de) | Leitfaehigkeitsmodulations-mosfet und verfahren zu seiner herstellung | |
DE69319549T2 (de) | Spannungsgesteuerte Halbleiteranordnung | |
DE69938562T3 (de) | Leistungshalbleiterbauelemente mit verbesserten Hochfrequenzschaltung- und Durchbruch-Eigenschaften | |
DE69633310T2 (de) | PIN-Diode mit isoliertem Gate. | |
DE3856480T2 (de) | MOS-Feldeffekt-Transistor mit Leitfähigkeitsmodulation | |
DE69107949T2 (de) | MOS-gesteuerter Thyristor und Verfahren zu dessen Herstellung. | |
DE69629069T2 (de) | Bipolare Halbleiteranordnung mit isoliertem Gate und Verfahren zur Herstellung | |
DE3738670C2 (de) | Leitfähigkeitsmodulierter MOSFET | |
DE69512021T2 (de) | DMOS-Anordnung-Struktur und Verfahren zur Herstellung | |
DE68908281T2 (de) | Halbleiteranordnung mit hoher Durchbruchspannung und Verfahren für ihre Herstellung. | |
DE19523172A1 (de) | Bidirektionaler Thyristor | |
DE4114174A1 (de) | Leistungstransistorbauteil sowie verfahren zu seiner herstellung | |
DE112006000522T5 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE19811568A1 (de) | Hochspannungs-Leistungshalbleitergerät | |
DE19710487A1 (de) | Halbleitervorrichtung | |
DE2824133A1 (de) | Feldgesteuerter thyristor | |
DE112005003720T5 (de) | SOI-Trench-Lateral-IGBT | |
DE4040993A1 (de) | Halbleiterbauelement und herstellungsverfahren dafuer | |
DE69017348T2 (de) | Thyristor und Verfahren zu dessen Herstellung. | |
DE69327320T2 (de) | Integrierte aktive Klammerungsstruktur für den Schutz von Leistungsanordnungen gegen Überspannungen, und Verfahren zu ihrer Herstellung | |
DE4424738C2 (de) | Halbleitereinrichtung des Typs mit hoher Durchbruchspannung | |
DE3737790C2 (de) | ||
DE69430881T2 (de) | SOI-Halbleitervorrichtung und Verfahren zu dessen Herstellung | |
DE69028161T2 (de) | Halbleiteranordnung mit isoliertem Gate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8101 | Request for examination as to novelty | ||
8105 | Search report available | ||
8110 | Request for examination paragraph 44 | ||
8139 | Disposal/non-payment of the annual fee |