DE4424738C2 - Halbleitereinrichtung des Typs mit hoher Durchbruchspannung - Google Patents

Halbleitereinrichtung des Typs mit hoher Durchbruchspannung

Info

Publication number
DE4424738C2
DE4424738C2 DE4424738A DE4424738A DE4424738C2 DE 4424738 C2 DE4424738 C2 DE 4424738C2 DE 4424738 A DE4424738 A DE 4424738A DE 4424738 A DE4424738 A DE 4424738A DE 4424738 C2 DE4424738 C2 DE 4424738C2
Authority
DE
Germany
Prior art keywords
region
conductivity type
main electrode
type
impurity region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE4424738A
Other languages
English (en)
Other versions
DE4424738A1 (de
Inventor
Tomohide Terashima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4424738A1 publication Critical patent/DE4424738A1/de
Application granted granted Critical
Publication of DE4424738C2 publication Critical patent/DE4424738C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Description

Die vorliegende Erfindung betrifft eine Halbleitereinrich­ tung des Typs mit hoher Durchbruchspannung und insbesondere eine Halbleitereinrichtung des Typs mit hoher Durchbruch­ spannung mit einem verbesserten Aufbau, welcher eine größere Leistungsfähigkeit ermöglicht.
In letzter Zeit finden sowohl Halbleitereinrichtungen des Typs mit hoher Durchbruchspannung als auch Bipolartran­ sistoren und Thyristoren als Leistungsschalteinrichtungen Beachtung, da eine Einrichtung des Typs mit hoher Durch­ bruchspannung derartige Vorteile aufweist wie eine große Schaltgeschwindigkeit, ein weites Gebiet sicheren Betriebs und eine Fähigkeit zu Paralleloperationen.
Eine Halbleitereinrichtung des Typs mit hoher Durchbruch­ spannung wird beispielsweise in "IEEE TRANSACTION ON ELECTRON DEVICES", Band Eb-33, Nr. 12, Dezember 1986, Seiten 2008-2015 offenbart.
Der Aufbau und Betrieb einer herkömmlichen Halbleiterein­ richtung des Typs mit hoher Durchbruchspannung wird unter Bezugnahme auf Fig. 45 beschrieben werden. Zunächst ist eine epitaktische n--Schicht 2 auf einem p--Halbleiter­ substrat 1 ausgebildet. Auf einem vorgeschriebenen Gebiet auf der Oberfläche der epitaktischen n--Schicht 2 ist ein p--Störstellengebiet 5 ausgebildet. Auf einer Seite des p-- Störstellengebiets 5 ist ein p-Typ-Sourcegebiet 3 in einem vorgeschriebenen Abstand zum Vorsehen eines Kanalgebiets 20 ausgebildet. Auf dieser Seite des Sourcegebiets 3, das dem Kanalgebiet 20 gegenüberliegt, ist ein n-Typ-Störstellen­ gebiet 4 in Kontakt mit dem Sourcegebiet 3 ausgebildet.
Über dem Kanalgebiet 20 ist eine Gateelektrode 9 mit einem dazwischen ausgebildeten Gate-Oxidfilm 21 vorgesehen. Auf dem Sourcegebiet 3, dem n-Typ-Störstellengebiet 4, der epi­ taktischen n--Schicht 2 und der Gateelektrode 9 ist eine Sourceelektrode 11 ausgebildet. Zwischen der epitaktischen n--Schicht 2 und der Sourceelektrode 11 und zwischen der Gateelektrode 9 und der Sourceelektrode 11 ist ein Oxidfilm 10 ausgebildet. Indessen ist auf der anderen Seite des p-- Störstellengebiets 5 ein p-Typ-Draingebiet 6 in Kontakt mit dem p--Störstellengebiet 5 ausgebildet. Auf dem p-Typ-Drain­ gebiet 6 und der epitaktischen n--Schicht 2 ist eine Drain­ elektrode 12 ausgebildet, wobei der Oxidfilm 10 zwischen der epitaktischen n--Schicht 2 und der Drainelektrode 12 ausgebildet ist.
Auf der dem p--Störstellengebiet 5 gegenüberliegenden Seite des Draingebiets 6 ist ein p-Typ-Isoliergebiet 7 ausgebil­ det, welches sich von der Oberfläche der epitaktischen n-- Schicht 2 zur Oberfläche des p--Halbleitersubstrats 1 er­ streckt. An der Grenzfläche zwischen der epitaktischen n-- Schicht 2 und dem p--Halbleitersubstrat 1 ist unterhalb der Gateelektrode 9, des Sourcegebiets 3 und des n-Typ-Stör­ stellengebiets 4 eine vergrabene Schicht vom n+-Typ 8 ausge­ bildet. Ferner ist auf der Rückseite des p--Halbleiter­ substrats 1 eine Substratelektrode 13 vorgesehen.
Das Betriebsprinzip der Halbleitereinrichtung des Typs mit hoher Durchbruchspannung mit dem vorstehenden Aufbau wird unter Bezugnahme auf die Fig. 46 bis 48 beschrieben werden. Zunächst sind unter Bezugnahme auf Fig. 46 die Drainelektrode 12 und die Substratelektrode 13 auf 0 V ge­ legt. Die Gateelektrode 9 und die Sourceelektrode 11 sind kurzgeschlossen, und an sie wird eine Spannung +V gelegt.
Zu dieser Zeit erstreckt sich eine im Halbleitersubstrat erzeugte Verarmungsschicht von einem Übergang B zwischen der epitaktischen n--Schicht 2 und dem p--Halbleitersubstrat 1, einem Übergang A zwischen der epitaktischen n--Schicht 2 und dem p-Typ-Isolationsgebiet 7 und einem Übergang C zwischen der epitaktischen Schicht 2 und dem p--Störstellen­ gebiet 5. Die sich vom Übergang A erstreckende Verarmungs­ schicht a neigt dazu, sich aufgrund des Einflusses der sich vom Übergang B erstreckenden Verarmungsschicht b leicht auszudehnen. Demgemäß kann das elektrische Feld am Übergang A auf einem relativ kleinen Wert gehalten werden. Dieser Effekt wird im allgemeinen als RESURF(REduced SURface Field)-Effekt (Effekt eines verkleinerten Oberflächen­ feldes) bezeichnet.
Was die sich vom Übergang C erstreckende Verarmungsschicht c betrifft, erstreckt sie sich zur Seite der epitaktischen n--Schicht 2, während das p--Störstellengebiet 5 verarmt, da die Störstellenkonzentration des p--Störstellengebiets 5 klein ist. Die Sourceelektrode 11 und die Gateelektrode 9, welche oberhalb eines Teils des p--Störstellengebiets 5 übereinandergreifend ausgebildet sind, stellen zwei Feld­ elektroden zur Verfügung, welche eine Verarmung des p--Stör­ stellengebiets 5 unterstützen und eine Feldkonzentration des Übergangs C nahe der Gateelektrode 9 ausgleichen.
Wenn danach unter Bezugnahme auf Fig. 48 die Spannung +V vergrößert wird, ist die Durchbruchspannung schließlich durch den Übergang zwischen der vergrabenen n+-Schicht 8 und dem p--Halbleitersubstrat 1 bestimmt. Zu dieser Zeit sind die epitaktische n--Schicht 2 und das p--Störstellengebiet 5 nahezu verarmt, wie in Fig. 47 dargestellt. In diesem Zu­ stand kann die Halbleitereinrichtung im "AUS"-Zustand ge­ halten werden.
Unter Bezugnahme auf Fig. 48 wird angenommen, daß das Potential an der Gateelektrode 9 bezüglich der Source­ elektrode 11 verkleinert wird. Zu dieser Zeit wird das Kanalgebiet 20 unmittelbar unter der Gateelektrode 9 in­ vertiert, und ein Löcherstrom fließt in der Richtung des Pfeils in der Figur aus dem Sourcegebiet 3 durch das p-- Störstellengebiet 5 hindurch zum Draingebiet 6. Folglich kann die Halbleitereinrichtung im "EIN"-Zustand gehalten werden. Wie vorstehend beschrieben, wird der größte Anteil des Widerstands in der Halbleitereinrichtung im "EIN"-Zu­ stand durch den Störstellendiffusionswiderstand des p-- Störstellengebiets 5 gebildet. Um daher die Halbleiterein­ richtung in den "EIN"-Zustand mit kleinem Widerstand zu versetzen, sollte das p--Störstellengebiet 5 möglichst einen kleinen Widerstand aufweisen. Um jedoch eine hohe Durch­ bruchspannung vorzusehen, muß das p--Störstellengebiet 5 im "AUS"-Zustand verarmt sein, und zu diesem Zweck sollte das p--Störstellengebiet 5 eine relativ hohe Störstellenkonzen­ tration aufweisen.
Ein diesen widersprüchlichen Forderungen genügender Aufbau ist beispielsweise in den "Proceedings of the 5th Inter­ national Symposium on Power Semiconductor Devices and ICS, EXPSD '93", Seiten 224-229, offenbart.
Der Aufbau dieser Halbleitereinrichtung wird unter Bezug­ nahme auf Fig. 49 beschrieben werden. Im Vergleich zu der in Fig. 45 dargestellten Einrichtung weist diese Halblei­ tereinrichtung einen ähnlichen Aufbau auf, abgesehen davon, daß ein Feldoxidfilm 14 auf der oberen Oberfläche des p-- Störstellengebiets 5 vorgesehen ist.
Das Betriebsprinzip der Halbleitereinrichtung mit dem vor­ stehenden Aufbau wird unter Bezugnahme auf die Fig. 50 bis 52 beschrieben werden. Zunächst werden unter Bezugnahme auf Fig. 50 die Drainelektrode 12 und die Substratelek­ trode 13 auf 0 V gelegt. Die Gateelektrode 9 und die Sourceelektrode sind kurzgeschlossen, und an sie wird eine Spannung +V gelegt. Die zu dieser Zeit in der Halbleiter­ einrichtung erzeugte Verarmungsschicht erstreckt sich vom Übergang B zwischen der epitaktischen n--Schicht 2 und dem p--Halbleitersubstrat 1, vom Übergang A zwischen der epi­ taktischen n--Schicht 2 und dem p-Typ-Isolationsgebiet 7 und vom Übergang C zwischen der epitaktischen n--Schicht 2 und dem p--Störstellengebiet 5. Die sich vom Übergang A er­ streckende Verarmungsschicht a neigt dazu, sich aufgrund des Einflusses der sich vom Übergang B erstreckenden Ver­ armungsschicht b infolge des vorstehend genannten RESURF- Effekts weiter auszudehnen, und das elektrische Feld am Übergang A wird auf einem relativ kleinen Wert gehalten.
Indessen erstreckt sich die vom Übergang C erstreckende Verarmungsschicht c zur Seite der epitaktischen n--Schicht 2, während gleichzeitig das p--Störstellengebiet 5 verarmt, da das p--Störstellengebiet 5 eine kleine Konzentration auf­ weist. Da ferner das p--Störstellengebiet 5 gleichzeitig mit einer Oxidation des Feldoxidfilms 14 gebildet wird, ist die Oberflächenkonzentration des p--Störstellengebiets 5 auf­ grund einer Ausscheidung verkleinert worden. Selbst wenn der Widerstandswert des p--Störstellengebiets 5 dem vor­ stehend beschriebenen herkömmlichen Beispiel ähnlich ist, ist es daher geeigneter verarmt. Ferner stellt die über den Feldoxidfilm 14 greifend ausgebildete Gateelektrode 9 eine Feldelektrode zur Verfügung. Der Abstand zwischen der Gate­ elektrode 9 und dem p--Störstellengebiet 5 nimmt allmählich zu. Daher unterstützt sie die Verarmung des p--Störstellen­ gebiets 5 und gleicht die Feldkonzentration des Übergangs C nahe der Gateelektrode wirksam aus.
Wenn die Spannung +V weiter zunimmt, dann ist unter Bezug­ nahme auf Fig. 51 die Durchbruchspannung schließlich durch den Übergang zwischen der vergrabenen n+-Schicht 8 und dem p--Halbleitersubstrat 1 bestimmt. Zu dieser Zeit sind die epitaktischen-Schicht 2 und das p--Störstellengebiet 5 nahezu verarmt. In diesem Zustand kann die Halbleiterein­ richtung im "AUS"-Zustand gehalten werden.
Wenn dann unter Bezugnahme auf Fig. 52 das Potential an der Gateelektrode 9 bezüglich der Sourceelektrode 11 ver­ kleinert wird, dann wird das Kanalgebiet 20 unmittelbar unter der Gateelektrode invertiert, und ein Löcherstrom fließt in der Richtung des Pfeils in der Figur aus dem Sourcegebiet 3 durch das p--Störstellengebiet 5 hindurch zum Draingebiet 6. Folglich kann die Halbleitereinrichtung im "EIN"-Zustand gehalten werden.
Ein Verfahren zum Herstellen der Halbleitereinrichtung mit dem vorstehenden Aufbau wird unter Bezugnahme auf die Fig. 53 bis 61 beschrieben werden. Unter Bezugnahme auf Fig. 53 wird in ein vorgeschriebenes Gebiet eines p--Halb­ leitersubstrats 1 Antimon eingeführt, ein Ausheilen ausge­ führt und somit eine vergrabene n+-Schicht 8 gebildet. Dann wird eine epitaktische n--Schicht 2 auf der Oberfläche des p--Halbleitersubstrats 1 durch epitaktisches Aufwachsen ge­ bildet.
Unter Bezugnahme auf Fig. 54 wird ein Oxidfilm 21 auf der Oberfläche der epitaktischen n--Schicht 2 gebildet und der­ art strukturiert, daß seine Dicke nur in einem vorge­ schriebenen Gebiet verkleinert wird. Anschließend wird unter Verwendung des Oxidfilms 21 als Maske in das p-- Halbleitersubstrat 1 Bor eingeführt und ausgeheilt, um ein p-Typ-Isolationsgebiet 7 zu bilden. Dann wird unter Bezug­ nahme auf Fig. 55 der Oxidfilm 21 entfernt, wird wieder ein Oxidfilm 22 auf der epitaktischen n--Schicht 2 und ein Nitridfilm 23 auf dem Oxidfilm 22 gebildet. Danach wird ein Resistfilm 24 mit einer vorgeschriebenen Struktur auf dem Nitridfilm 23 gebildet und der Nitridfilm 23 unter Verwen­ dung des Resistfilms 24 als Maske strukturiert.
Anschließend wird unter Verwendung des Resistfilms 24 und des Oxidfilms 23 als Maske in die epitaktischen-Schicht 2 Bor eingeführt. Unter Bezugnahme auf Fig. 56 wird der Resistfilm 24 entfernt und anschließend eine selektive Oxidation unter Verwendung des Nitridfilms 23 als Maske ausgeführt und somit ein Feldoxidfilm 14 gebildet. Zu dieser Zeit wird gleichzeitig ein p--Störstellengebiet 5 in einem Gebiet unter dem Feldoxidfilm 14 gebildet. Dann werden der Nitridfilm 23 und der Oxidfilm 22 entfernt.
Dann werden unter Bezugnahme auf Fig. 57 ein Oxidfilm 21 und eine polykristalline Siliziumschicht 9 auf der Ober­ fläche der epitaktischen n--Schicht 2 gebildet. Anschließend wird ein Resistfilm 25 mit einer vorgeschriebenen Form auf der polykristallinen Siliziumschicht 9 gebildet, wird die polykristalline Siliziumschicht 9 unter Verwendung des Resistfilms 25 als Maske strukturiert und somit eine Gate­ elektrode 9 ausgebildet.
Dann wird unter Bezugnahme auf Fig. 58 ein Resistfilm 26 mit einer vorgeschriebenen Struktur auf der epitaktischen n--Schicht 2 gebildet. Unter Verwendung des Resistfilms 26 als Maske wird in ein vorgeschriebenes Gebiet der epitak­ tischen n--Schicht 2 Bor eingeführt. Unter Bezugnahme auf Fig. 59 wird der Resistfilm 26 entfernt, dann werden ein Sourcegebiet 3 und ein Draingebiet 4 durch Ausheilen gebil­ det, und anschließend wird ein Oxidfilm 10 gebildet, um die Gateelektrode 9 zu bedecken. Dann wird unter Bezugnahme auf Fig. 60 ein an das Sourcegebiet 3 grenzendes Gebiet des Oxidfilms 10 strukturiert, wird Phosphor eingeführt und an­ schließend ein Ausheilen ausgeführt, um ein n-Typ-Stör­ stellengebiet 4 zu bilden.
Anschließend wird unter Bezugnahme auf Fig. 61 der Oxid­ film 10 wieder auf der ganzen Oberfläche der epitaktischen n--Schicht 2 abgeschieden. Danach werden Kontaktlöcher zum Kontaktieren des Sourcegebiets 3 und des Draingebiets 6 im Oxidfilm 10 geöffnet, Al-Si wird durch Sputtern abge­ schieden, und dann wird ein Strukturieren durch Ätzen durchgeführt, derart daß eine Sourceelektrode 11 und eine Drainelektrode 12 gebildet werden. Anschließend wird auf der rückseitigen Oberfläche des p--Halbleitersubstrats 1 eine Metallabscheidung ausgeführt, um eine Substratelek­ trode 13 zu bilden. Nach den vorstehend beschriebenen Schritten ist die Halbleitereinrichtung des Typs mit hoher Durchbruchspannung der Fig. 50 fertiggestellt.
Die Halbleitereinrichtung des Typs mit hoher Durchbruch­ spannung mit dem vorstehend beschriebenen Aufbau und Her­ stellungsverfahren weist jedoch folgende Probleme auf. Zu­ nächst verlaufen unter Bezugnahme auf Fig. 26 die Ver­ armungsschichten an einem Eckabschnitt der Planarstruktur des Kanalgebiets 20 im Vergleich zum Linearabschnitt andersartig. Die Art und Weise des Verlaufs der Verarmungs­ schichten a, b und c am Eckabschnitt wird unter Bezugnahme auf Fig. 63 beschrieben werden, welche einen Querschnitt längs der Linie X-X der Fig. 62 darstellt.
Aufgrund der durch die Form am Eckabschnitt vorgesehenen Wirkung, erstecken sich die Verarmungsschichten a, b und c leichter zum Sourcegebiet 3 hin, wogegen sich die Ver­ armungsschicht c nahe des p--Störstellengebiets 5 nicht wesentlich ausdehnt. Daher ist es am Eckabschnitt wahr­ scheinlich, daß eine Durchschlagserscheinung zwischen dem Sourcegebiet 3 und dem p--Störstellengebiet 5 auftritt, wenn sich die Verarmungsschicht zum Sourcegebiet 3 erstreckt.
Ferner wird beim vorstehend beschriebenen herkömmlichen Aufbau die Verarmung des p--Störstellengebiets 5 unter­ stützt. Der Widerstand der Halbleitereinrichtung ist jedoch nicht geändert, wenn sie im "EIN"-Zustand ist, so daß eine große Leistung verbraucht worden ist.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Halbleitereinrichtung des Typs mit hoher Durchbruchspannung vorzusehen, welche eine hohe Durchbruchspannung bereit­ stellt, wenn sie im "AUS"-Zustand ist, und welche mit kleinem Widerstand betrieben werden kann, wenn sie im "EIN"-Zustand ist, durch Verbessern des Aufbaus der Halb­ leitereinrichtung des Typs mit hoher Durchbruchspannung.
Diese Aufgabe wird durch eine Halbleitereinrichtung nach Anspruch 1, 4 oder 6 gelöst.
Gemäß einem Aspekt wird die vorstehend beschriebene Aufgabe der vorliegenden Erfindung durch eine Halbleitereinrichtung des Typs mit hoher Durchbruchspannung gelöst, welche um­ faßt: eine Halbleiterschicht von einem ersten Leit­ fähigkeitstyp; ein Störstellengebiet niedriger Konzen­ tration von einem zweiten Leitfähigkeitstyp, welches an einer vorgeschriebenen Stelle der Halbleiterschicht ausge­ bildet ist; ein erstes Hauptelektrodengebiet vom zweiten Leitfähigkeitstyps, welches in einem vorgeschriebenen Ab­ stand von einem Endabschnitt des Störstellengebiets niedriger Konzentration vom zweiten Leitfähigkeitstyp entfernt ausgebildet ist, um auf einer Seite des Stör­ stellengebiets niedriger Konzentration vom zweiten Leit­ fähigkeitstyp ein Kanalgebiet vorzusehen; eine Steuer­ elektrode, die über dem Kanalgebiet auf der Halbleiter­ schicht mit einem Isolierfilm dazwischen ausgebildet ist und sich über einen Teil einer oberen Oberfläche des Stör­ stellengebiets niedriger Konzentration vom zweiten Leit­ fähigkeitstyp erstreckt; ein Störstellengebiet vom ersten Leitfähigkeitstyp, welches auf der Oberfläche der Halb­ leiterschicht ausgebildet ist, um mit dem ersten Haupt­ elektrodengebiet an einer dem Kanalgebiet gegenüber­ liegenden Seite des ersten Hauptelektrodengebiets in Kontakt zu sein; eine erste Hauptelektrode, die auf der Halbleiterschicht und der Steuerelektrode mit einem da­ zwischen ausgebildeten Isolierfilm und auf der ersten Hauptelektrode und dem Störstellengebiet vom ersten Leit­ fähigkeitstyp ausgebildet ist; ein zweites Hauptelektroden­ gebiet vom zweiten Leitfähigkeitstyp, das im Kontakt mit dem Störstellengebiet niedriger Konzentration vom zweiten Leitfähigkeitstyp an der anderen Seite des Störstellen­ gebiets niedriger Konzentration vom zweiten Leitfähigkeits­ typ an der Oberfläche der Halbleiterschicht ausgebildet ist; und eine zweite Hauptelektrode, die auf der Halblei­ terschicht mit einem dazwischen angeordneten Isolierfilm und auf dem zweiten Hauptelektrodengebiet ausgebildet ist.
Hinsichtlich der Breite des Kanalgebiets ist die Breite des Kanalgebiets bezüglich der Planarstruktur der Steuerelek­ trode an einem Eckabschnitt breiter als jene an einem Linearabschnitt. Vorzugsweise ist das Störstellengebiet niedriger Konzentration vom zweiten Leitfähigkeitstyp aus­ gebildet, um mit einem Gebiet an der unteren Oberfläche des an der Oberfläche der Halbleiterschicht ausgebildeten Feld­ isolierfilms in Kontakt zu sein. Besonders vorzugsweise ist das Störstellengebiet vom ersten Leitfähigkeitstyp ausge­ bildet, um das erste Hauptelektrodengebiet zu bedecken.
Folglich kann eine Ausdehnung der Verarmungsschicht zum ersten Elektrodengebiet hin am Eckabschnitt unterdrückt werden. Im Ergebnis kann eine Durchbrucherscheinung zwischen dem ersten Hauptelektrodengebiet und dem Stör­ stellengebiet vom zweiten Leitfähigkeitstyp verhindert werden. Ferner kann eine Verarmung der Halbleiterschicht vom ersten Leitfähigkeitstyp unterstützt werden. Daher kann eine Halbleitereinrichtung des Typs mit hoher Durchbruch­ spannung realisiert werden, welche eine hohe Durchbruch­ spannung aufweist, wenn sie im "EIN"-Zustand ist.
Gemäß einem anderen Aspekt wird die vorstehend beschriebene Aufgabe der vorliegenden Erfindung durch eine Halbleiter­ einrichtung des Typs mit hoher Durchbruchspannung gelöst, welche umfaßt: eine Halbleiterschicht von einem ersten Leitfähigkeitstyp; ein Störstellengebiet niedriger Kon­ zentration von einem zweiten Leitfähigkeitstyp, welches an einer vorgeschriebenen Stelle der Halbleiterschicht ausge­ bildet ist; ein erstes Hauptelektrodengebiet vom zweiten Leitfähigkeitstyp, welches auf einer Seite des Störstellen­ gebiets niedriger Konzentration vom zweiten Leitfähigkeits­ typ an der Oberfläche der Halbleiterschicht in einem vorge­ schriebenen Abstand von einem Endabschnitt des Störstellen­ gebiets niedriger Konzentration vom zweiten Leitfähigkeits­ typ ausgebildet ist, um ein Kanalgebiet vorzusehen; eine Steuerelektrode, die über dem Kanalgebiet auf der Ober­ fläche der Halbleiterschicht mit einem Isolierfilm da­ zwischen ausgebildet ist und sich über einen Teil einer oberen Oberfläche des Störstellengebiets niedriger Konzen­ tration vom zweiten Leitfähigkeitstyp erstreckt; ein Stör­ stellengebiet vom ersten Leitfähigkeitstyp, welches auf einem dem Kanalgebiet des ersten Hauptelektrodengebiets gegenüberliegenden Gebiet auf der Oberfläche der Halb­ leiterschicht ausgebildet ist, um mit dem ersten Hauptelek­ trodengebiet in Kontakt zu sein; eine erste Hauptelektrode, welche auf der Halbleiterschicht und der Steuerelektrode mit einem dazwischen angeordneten Isolierfilm und auf der ersten Hauptelektrode und dem Störstellengebiet vom ersten Leitfähigkeitstyp ausgebildet ist; ein zweites Hauptelek­ trodengebiet, das auf der anderen Seite des Störstellen­ gebiets niedriger Konzentration vom zweiten Leitfähigkeits­ typ an der Oberfläche der Halbleiterschicht ausgebildet ist, um mit dem Störstellengebiet niedriger Konzentration vom zweiten Leitfähigkeitstyp in Kontakt zu sein; ein stör­ stellendiffundiertes Gebiet vom ersten Leitfähigkeitstyp, welches im zweiten Hauptelektrodengebiet ausgebildet ist; und eine zweite Hauptelektrode, die auf der Halbleiter­ schicht und auf dem zweiten Hauptelektrodengebiet mit einem Isolierfilm dazwischen und auf dem störstellendiffundierten Gebiet ausgebildet ist.
Vorzugsweise ist das Störstellengebiet niedriger Konzen­ tration vom zweiten Leitfähigkeitstyp ausgebildet, um mit einem Gebiet an der unteren Oberfläche eines an der Ober­ fläche der Halbleiterschicht ausgebildeten Feldisolierfilms in Kontakt zu sein.
Gemäß diesem Aspekt ist bei der Halbleitereinrichtung mit hoher Durchbruchspannung das störstellendiffundierte Gebiet vom ersten Leitfähigkeitstyp im zweiten Hauptelektroden­ gebiet ausgebildet. Ferner ist das zweite Hauptelektroden­ gebiet mit dem störstellendiffundierten Gebiet vom ersten Leitfähigkeitstyp verbunden.
Folglich wird ein Löcherstrom, der das zweite Hauptelek­ trodengebiet erreicht hat, in das störstellendiffundierte Gebiet vom ersten Leitfähigkeitstyp geleitet. Im Ergebnis fließt ein Elektronenstrom aus dem störstellendiffundierten Gebiet vom ersten Leitfähigkeitstyp zur Halbleiterschicht des ersten Leitfähigkeitstyps durch das zweite Haupt­ elektrodengebiet. Folglich schaltet die Halbleitereinrich­ tung des Typs mit hoher Durchbruchspannung "EIN", wobei der Löcherstrom und der Elektronenstrom zwischen der ersten Hauptelektrode und der zweiten Hauptelektrode gleichzeitig fließt, was zu einer wesentlichen Verkleinerung des Wider­ stands führt, wenn die Einrichtung im "EIN"-Zustand ist.
Gemäß einem weiteren Aspekt kann die vorstehend beschrie­ bene Aufgabe durch eine Halbleitereinrichtung des Typs mit hoher Durchbruchspannung gelöst werden, welche umfaßt: eine Halbleiterschicht von einem ersten Leitfähigkeitstyp; ein Störstellengebiet niedriger Konzentration von einem zweiten Leitfähigkeitstyp, welches an einer vorgeschriebenen Stelle der Halbleiterschicht ausgebildet ist; ein erstes Haupt­ elektrodengebiet vom zweiten Leitfähigkeitstyp, welches auf einer Seite des Störstellengebiets niedriger Konzentration vom zweiten Leitfähigkeitstyp an der Oberfläche der Halb­ leiterschicht in einem vorgeschriebenen Abstand von einem Endabschnitt des Störstellengebiets niedriger Konzentration vom zweiten Leitfähigkeitstyp ausgebildet ist, um ein Kanalgebiet vorzusehen; eine Steuerelektrode, die über dem Kanalgebiet und auf einer Oberfläche der Halbleiterschicht mit einem Isolierfilm dazwischen ausgebildet ist und sich über einen Teil einer oberen Oberfläche des Störstellen­ gebiets niedriger Konzentration vom zweiten Leitfähigkeits­ typ erstreckt; ein Störstellengebiet vom ersten Leitfähig­ keitstyp, welches in einem dem Kanalgebiet des ersten Hauptelektrodengebiets gegenüberliegenden Gebiet auf der Halbleiterschicht ausgebildet ist, um mit dem ersten Haupt­ elektrodengebiet in Kontakt zu sein; eine erste Hauptelek­ trode, welche auf der Halbleiterschicht und der Steuer­ elektrode mit einem dazwischen ausgebildeten Isolierfilm und auf der ersten Hauptelektrode und dem Störstellengebiet vom ersten Leitfähigkeitstyp ausgebildet ist; ein zweites Hauptelektrodengebiet, das auf der anderen Seite des Stör­ stellengebiets niedriger Konzentration vom zweiten Leit­ fähigkeitstyp an der Oberfläche der Halbleiterschicht aus­ gebildet ist, um mit dem Störstellengebiet niedriger Kon­ zentration vom zweiten Leitfähigkeitstyp in Kontakt zu sein; ein störstellendiffundiertes Gebiet vom ersten Leit­ fähigkeitstyp, welches im zweiten Hauptelektrodengebiet ge­ bildet ist; und eine zweite Hauptelektrode, die auf der Halbleiterschicht mit einem Isolierfilm dazwischen und auf dem zweiten Hauptelektrodengebiet und dem störstellen­ diffundierten Gebiet ausgebildet ist.
Vorzugsweise ist das Störstellengebiet niedriger Konzen­ tration vom zweiten Leitfähigkeitstyp ausgebildet, um mit einem Gebiet an der unteren Oberfläche eines an der Ober­ fläche der Halbleiterschicht ausgebildeten Feldisolierfilms in Kontakt zu sein.
Gemäß diesem Aspekt ist bei der Halbleitereinrichtung mit hoher Durchbruchspannung das störstellendiffundierte Gebiet vom ersten Leitfähigkeitstyp im zweiten Hauptelektrodenge­ biet ausgebildet und die zweite Hauptelektrode mit dem zweiten Hauptelektrodengebiet und dem störstellen­ diffundierten Gebiet vom ersten Leitfähigkeitstyp ver­ bunden.
Folglich fließt der Löcherstrom in das zweite Hauptelek­ trodengebiet. Der das zweite Hauptelektrodengebiet er­ reichende Löcherstrom fließt zum zweiten Hauptelektroden­ gebiet durch einen Pinchwiderstandsabschnitt hindurch, welcher unter dem störstellendiffundierten Gebiet vom ersten Leitfähigkeitstyp ausgebildet ist. Wenn der Löcher­ strom daher einen vorgeschriebenen Wert überschreitet, dann wird aufgrund eines am Pinchwiderstand erzeugten Spannungs­ abfalls eine Vorwärtsspannung zwischen dem zweiten Haupt­ elektrodengebiet und dem störstellendiffundierten Gebiet vom ersten Leitfähigkeitstyp erzeugt.
Im Ergebnis beginnt der Elektronenstrom aus dem stör­ stellendiffundierten Gebiet vom ersten Leitfähigkeitstyp zur Halbleiterschicht des ersten Leitfähigkeitstyps durch das zweite Hauptelektrodengebiet hindurch zu fließen. Da die Einrichtung auf "EIN" schaltet, wobei der Löcherstrom und der Elektronenstrom zwischen der zweiten Hauptelektrode und der ersten Hauptelektrode gleichzeitig fließt, kann der Widerstand wesentlich verkleinert werden, wenn die Einrich­ tung im "EIN"-Zustand ist.
Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben. Es folgt die Beschreibung von Ausführungsbeispielen anhand der Figuren.
Von den Figuren zeigen:
Fig. 1 einen Querschnitt, welcher den Aufbau einer Halbleitereinrichtung des Typs mit hoher Durchbruchspannung gemäß einer ersten Ausführungsform der vorliegenden Erfindung darstellt;
Fig. 2 eine Teildraufsicht der Halbleitereinrich­ tung des Typs mit hoher Durchbruchspannung gemäß der ersten Ausführungsform der vor­ liegenden Erfindung;
Fig. 3 eine schematische Darstellung, welche das Betriebsprinzip der Halbleitereinrichtung des Typs mit hoher Durchbruchspannung gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 4 bis 12 Querschnittansichten, welche erste bis neunte Schritte zum Herstellen der Halb­ leitereinrichtung mit hoher Durchbruch­ spannung gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellen;
Fig. 13 eine Querschnittansicht, welche den Aufbau einer Halbleitereinrichtung des Typs mit hoher Durchbruchspannung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung darstellt;
Fig. 14 eine erste schematische Darstellung, welche das Betriebsprinzip der Halbleitereinrich­ tung des Typs mit hoher Durchbruchspannung gemäß der zweiten Ausführungsform der vor­ liegenden Erfindung zeigt;
Fig. 15 eine zweite schematische Darstellung, welche das Betriebsprinzip der Halbleitereinrich­ tung des Typs mit hoher Durchbruchspannung gemäß der zweiten Ausführungsform der vor­ liegenden Erfindung zeigt;
Fig. 16 eine dritte schematische Darstellung, welche das Betriebsprinzip der Halbleitereinrich­ tung des Typs mit hoher Durchbruchspannung gemäß der zweiten Ausführungsform der vor­ liegenden Erfindung zeigt;
Fig. 17 ein Äquivalenzschaltbild der Halbleiterein­ richtung des Typs mit hoher Durchbruch­ spannung gemäß der zweiten Ausführungsform der vorliegenden Erfindung;
Fig. 18 und 19 Querschnittansichten, welche den ersten und zweiten Schritt zum Herstellen der Halb­ leitereinrichtung des Typs mit hoher Durch­ bruchspannung gemäß der zweiten Ausführungs­ form der vorliegenden Erfindung darstellen;
Fig. 20 eine Querschnittansicht, welche den Aufbau einer Halbleitereinrichtung des Typs mit hoher Durchbruchspannung gemäß einer dritten Ausführungsform der vorliegenden Erfindung darstellt;
Fig. 21 eine erste schematische Darstellung, welche das Betriebsprinzip der Halbleitereinrich­ tung des Typs mit hoher Durchbruchspannung gemäß der dritten Ausführungsform der vor­ liegenden Erfindung zeigt;
Fig. 22 eine zweite schematische Darstellung, welche das Betriebsprinzip der Halbleitereinrich­ tung des Typs mit hoher Durchbruchspannung gemäß der dritten Ausführungsform der vor­ liegenden Erfindung zeigt;
Fig. 23 eine dritte schematische Darstellung, welche das Betriebsprinzip der Halbleitereinrich­ tung des Typs mit hoher Durchbruchspannung gemäß der dritten Ausführungsform der vor­ liegenden Erfindung zeigt;
Fig. 24 ein Äquivalenzschaltbild der Halbleiterein­ richtung des Typs mit hoher Durchbruch­ spannung gemäß der dritten Ausführungsform der vorliegenden Erfindung;
Fig. 25 und 26 Querschnittansichten, welche den ersten und zweiten Schritt zum Herstellen der Halb­ leitereinrichtung des Typs mit hoher Durch­ bruchspannung gemäß der dritten Ausführungs­ form der vorliegenden Erfindung darstellen;
Fig. 27 ein Querschnitt, welcher den Aufbau einer Halbleitereinrichtung des Typs mit hoher Durchbruchspannung gemäß einer vierten Ausführungsform der vorliegenden Erfindung darstellt;
Fig. 28 eine erste schematische Darstellung, welche das Betriebsprinzip der Halbleitereinrich­ tung des Typs mit hoher Durchbruchspannung gemäß der vierten Ausführungsform der vor­ liegenden Erfindung zeigt;
Fig. 29 eine zweite schematische Darstellung, welche das Betriebsprinzip der Halbleitereinrich­ tung des Typs mit hoher Durchbruchspannung gemäß der vierten Ausführungsform der vor­ liegenden Erfindung zeigt;
Fig. 30 eine dritte schematische Darstellung, welche das Betriebsprinzip der Halbleitereinrich­ tung des Typs mit hoher Durchbruchspannung gemäß der vierten Ausführungsform der vor­ liegenden Erfindung zeigt;
Fig. 31 bis 41 Querschnittansichten, welche den ersten bis elften Schritt zum Herstellen der Halb­ leitereinrichtung des Typs mit hoher Durch­ bruchspannung gemäß der vierten Ausführungs­ form der vorliegenden Erfindung darstellen;
Fig. 42 einen ersten Querschnitt, welcher den Aufbau einer Halbleitereinrichtung des Typs mit hoher Durchbruchspannung gemäß einer fünften Ausführungsform der vorliegenden Erfindung darstellt;
Fig. 43 einen zweiten Querschnitt, welcher den Aufbau einer Halbleitereinrichtung des Typs mit hoher Durchbruchspannung gemäß einer fünften Ausführungsform der vorliegenden Erfindung darstellt;
Fig. 44 ein Äquivalenzschaltbild der Halbleiterein­ richtung des Typs mit hoher Durchbruch­ spannung gemäß der fünften Ausführungsform der vorliegenden Erfindung;
Fig. 45 ein Querschnitt, welcher den Aufbau einer ersten herkömmlichen Halbleitereinrichtung des Typs mit hoher Durchbruchspannung darstellt;
Fig. 46 bis 48 erste bis dritte schematische Darstellungen, welche das Betriebsprinzip der ersten her­ kömmlichen Halbleitereinrichtung des Typs mit hoher Durchbruchspannung zeigen;
Fig. 49 ein Querschnitt, welcher den Aufbau einer zweiten herkömmlichen Halbleitereinrichtung des Typs mit hoher Durchbruchspannung dar­ stellt;
Fig. 50 bis 52 erste bis dritte schematische Darstellungen, welche das Betriebsprinzip der zweiten her­ kömmlichen Halbleitereinrichtung des Typs mit hoher Durchbruchspannung zeigen;
Fig. 53 bis 61 Querschnitte, welche den ersten bis neunten Schritt zum Herstellen der zweiten her­ kömmlichen Halbleitereinrichtung des Typs mit hoher Durchbruchspannung darstellen;
Fig. 62 eine Draufsicht, welche einen Nachteil der herkömmlichen Halbleitereinrichtung des Typs mit hoher Durchbruchspannung darstellt; und
Fig. 63 einen Querschnitt, welcher einen Nachteil der herkömmlichen Halbleitereinrichtung des Typs mit hoher Durchbruchspannung zeigt.
Die erste Ausführungsform
Im folgenden wird eine erste Ausführungsform der vor­ liegenden Erfindung beschrieben werden. Zunächst ist unter Bezugnahme auf Fig. 1 eine epitaktische n--Schicht 2 auf einem p--Halbleitersubstrat 1 ausgebildet. In einem vorge­ schriebenen Gebiet an der Oberfläche der epitaktischen n-- Schicht 2 ist ein p--Störstellengebiet 5 ausgebildet. An einer Endseite des p--Störstellengebiets 5 ist in einem vorgeschriebenen Abstand ein p-Typ-Sourcegebiet 3 ausgebil­ det, um ein Kanalgebiet 20 vorzusehen. Auf der dem Kanal­ gebiet 20 gegenüberliegenden Seite des Sourcegebiets 3 ist ein n--Störstellengebiet 4 in Kontakt mit dem Sourcegebiet 3 ausgebildet.
Über dem Kanalgebiet 20 ist eine Gateelektrode 9 mit einem dazwischen angeordneten Gate-Oxidfilm 21 ausgebildet. Auf dem Sourcegebiet 3 und dem n-Typ-Störstellengebiet 4 und auf der epitaktischen n--Schicht 2 und der Gateelektrode 9 ist eine Sourceelektrode 11 vorgesehen, wobei zwischen der Sourceelektrode und der epitaktischen n--Schicht 2 und der Gateelektrode 9 jeweils ein Oxidfilm 10 ausgebildet ist. Indessen ist auf der anderen Seite des p--Störstellengebiets 5 ein p-Typ-Draingebiet 6 in Kontakt mit dem p--Störstellen­ gebiet 5 ausgebildet. Auf dem p-Typ-Draingebiet 6 und auf der epitaktischen n--Schicht 2 ist eine Drainelektrode 12 vorgesehen. Der Oxidfilm 10 ist zwischen der epitaktischen n--Schicht 2 und der Drainelektrode 12 angeordnet.
In einem Gebiet auf der dem p--Störstellengebiet 5 gegen­ überliegenden Seite des Draingebiets 6 ist ein p-Typ-Iso­ lationsgebiet 7 ausgebildet, welches sich von der Ober­ fläche der epitaktischen n--Schicht 2 zur Oberfläche des p-- Halbleitersubstrats 1 erstreckt. An einer Grenzfläche zwischen der epitaktischen n--Schicht 2 und dem p--Halblei­ tersubstrat 1 ist unterhalb der Gateelektrode 9, des Sourcegebiets 3 und des n-Typ-Störstellengebiets 4 eine vergrabene n+-Schicht 8 ausgebildet. Auf der rückseitigen Oberfläche des p--Halbleitersubstrats 1 ist eine Substrat­ elektrode 13 vorgesehen.
Die Kanalbreite der Halbleitereinrichtung des Typs mit hoher Durchbruchspannung mit der vorstehend beschriebenen Querschnittsstruktur wird unter Bezugnahme auf Fig. 2 be­ schrieben werden. Gemäß dieser Ausführungsform ist die Breite W des Kanalgebiets 20 derart, daß die Breite W1 an einem Linearabschnitt und die Breite W2 an einem Eckab­ schnitt die Beziehung W1 < W2 erfüllen. Fig. 3 ist ein Querschnitt längs der Linie X-X der Fig. 2. Unter Bezug­ nahme auf Fig. 3 kann der Abstand zum Sourcegebiet 3 ver­ größert werden, da die Breite des Kanalgebiets 20 derart festgelegt ist, daß die Beziehung W1 < W2 erfüllt ist, und daher kann eine Durchschlagserscheinung verhindert werden, welche durch die das Sourcegebiet 3 erreichende Verarmungs­ schicht verursacht wird.
Ein Verfahren zum Herstellen der Halbleitereinrichtung des Typs hoher Durchbruchspannung mit dem vorstehend beschrie­ benen Aufbau wird unter Bezugnahme auf die Fig. 4 bis 12 beschrieben werden. Zunächst wird unter Bezugnahme auf Fig. 4 in einem vorgeschriebenen Gebiet des p--Halbleiter­ substrats 1 mit einem Substratwiderstand von 30 bis 100 Ωcm Antimon eingeführt oder abgeschieden, wird ein Ausheilen ausgeführt und somit eine vergrabene n+-Schicht 8 gebildet. Anschließend wird auf der Oberfläche des p--Halbleiter­ substrats 1 eine epitaktische n--Schicht 2 mit einem Substratwiderstand von 2 bis 5 Ωcm und einer Dicke von 5 bis 20 µm durch epitaktisches Aufwachsen gebildet. Dann wird unter Bezugnahme auf Fig. 5 ein Oxidfilm 21 auf der Oberfläche der epitaktischen n--Schicht 2 gebildet und ein Sputtern ausgeführt, um den Oxidfilm auf vorgeschriebenen Gebieten zu entfernen. Danach wird unter Verwendung des Oxidfilms 21 als Maske Bor mit einer Energie von etwa 670 kV mit einer Dosis von 1 × 1012 bis 1 × 1013 cm-2 in die epitaktische n--Schicht 2 eingeführt, ein Ausheilen ausge­ führt und somit ein p-Typ-Isolationsgebiet 7 gebildet.
Anschließend wird unter Bezugnahme auf Fig. 6 der Oxidfilm 21 entfernt, ein Oxidfilm 22 wieder auf der epitaktischen n--Schicht 2 und ein Nitridfilm 23 auf dem Oxidfilm 22 gebildet. Danach wird ein Resistfilm 24 mit einer vorge­ schriebenen Struktur auf dem Nitridfilm 23 gebildet und der Nitridfilm 23 durch Verwenden des Resistfilms 24 als Maske strukturiert. Unter Verwendung des Resistfilms 24 und des Nitridfilms 23 als Maske wird Bor mit einer Energie von etwa 50 bis 60 kV mit einer Dosis von 1 × 1012 bis 1 × 1013 cm-2 in die epitaktischen-Schicht 2 eingeführt.
Dann wird unter Bezugnahme auf Fig. 7 der Resistfilm 24 entfernt, und anschließend wird unter Verwendung des Nitridfilms 23 als Maske eine selektive Oxidation ausge­ führt, um einen Feldoxidfilm 14 zu bilden. Zu dieser Zeit wird gleichzeitig ein p--Störstellengebiet 5 in einem Gebiet an der unteren Oberfläche des Feldoxidfilms 14 gebildet. Anschließend werden der Nitridfilm 23 und der Oxidfilm 22 entfernt.
Dann werden unter Bezugnahme auf Fig. 8 ein Oxidfilm 21 und eine Polysiliziumschicht 9 auf der Oberfläche der epi­ taktischen n--Schicht 2 gebildet. Anschließend wird ein Resistfilm 25 von einer vorgeschriebenen Form auf der Poly­ siliziumschicht 9 gebildet, die Polysiliziumschicht 9 unter Verwendung des Resistfilms 25 als Maske strukturiert und somit eine Gateelektrode 9 gebildet. Zu dieser Zeit, wenn die Gateelektrode 9 strukturiert wird, ist das Zentrum des inneren Krümmungsradius gegenüber dem Zentrum des äußeren Krümmungsradius am Eckabschnitt der Planarform verschoben, so daß das Kanalgebiet, welches später gebildet wird, am Eckabschnitt eine andere Breite annimmt. Dann wird unter Bezugnahme auf Fig. 9 ein Resistfilm 26 mit einer vorge­ schriebenen Struktur auf der epitaktischen n--Schicht 2 ge­ bildet. Anschließend wird unter Verwendung des Resistfilms 26 als Maske Bor mit einer Energie von etwa 50 kV mit einer Dosis von 5 × 1013 bis 5 × 1015 cm-2 in ein vorgeschriebenes Gebiet der epitaktischen n--Schicht 2 eingeführt.
Anschließend wird unter Bezugnahme auf Fig. 10 der Resist­ film 26 entfernt, und dann werden durch Ausheilen ein Sourcegebiet 3 und ein Draingebiet 6 gebildet, und ferner wird ein Oxidfilm 10 gebildet, um die Gateelektrode 9 zu bedecken. Danach wird unter Bezugnahme auf Fig. 11 jenes Gebiet des Oxidfilms 10 strukturiert, welches an das Sourcegebiet 3 grenzt, wird Phosphor eingeführt oder abge­ schieden, ein Ausheilen ausgeführt und somit ein n-Typ- Störstellengebiet 4 gebildet.
Dann wird unter Bezugnahme auf Fig. 12 der Oxidfilm 10 wieder auf der ganzen Oberfläche der epitaktischen n-- Schicht 2 abgeschieden. Danach werden Kontaktlöcher im Oxidfilm 10 vorgesehen, welche das Sourcegebiet 3 und das Draingebiet 6 enthalten, wird Al-Si durch Sputtern abge­ schieden, wird ein Strukturieren durch Ätzen durchgeführt und somit eine Sourceelektrode 11 und eine Drainelektrode 12 gebildet. Dann wird auf der rückseitigen Oberfläche des p--Halbleitersubstrats 1 eine Metallabscheidung ausgeführt, um eine Substratelektrode 13 zu bilden. Nach den vor­ stehenden Schritten ist die in Fig. 1 dargestellte Halb­ leitereinrichtung des Typs mit hoher Durchbruchspannung fertiggestellt.
Wie vorstehend bei dieser Ausführungsform beschrieben, ist die Breite des Kanalgebiets in der Planarstruktur der Gate­ elektrode derart hergestellt, daß die Breite am Linearab­ schnitt breiter als die Breite am Eckabschnitt ist. Dies verhindert eine Ausdehnung der Verarmungsschicht zum Sourcegebiet hin. Im Ergebnis kann die Durchschlagser­ scheinung zwischen dem Sourcegebiet und dem p--Störstellen­ gebiet verhindert werden.
Die zweite Ausführungsform
Eine zweite Ausführungsform der vorliegenden Erfindung wird beschrieben werden. Fig. 13 ist eine Querschnittansicht, welche den Aufbau einer Halbleitereinrichtung des Typs mit hoher Durchbruchspannung gemäß der zweiten Ausführungsform darstellt.
Unter Bezugnahme auf Fig. 13 ist eine epitaktische n-- Schicht 2 auf einem p--Halbleitersubstrat 1 ausgebildet. In einem vorgeschriebenen Gebiet auf der Oberfläche der epi­ taktischen n--Schicht 2 ist ein Feldoxidfilm 14 ausgebildet.
Ein p--Störstellengebiet 5 ist in Kontakt mit der unteren Oberfläche des Feldoxidfilms 14 ausgebildet. An der Seite von einem Ende des Feldoxidfilms 14 ist ein p-Typ-Emitter­ gebiet 33 in einem vorgeschriebenen Abstand ausgebildet, um ein Kanalgebiet 20 vorzusehen. In einem dem Kanalgebiet 20 gegenüberliegenden Gebiet ist ein n-Typ-Störstellengebiet 4 in Kontakt mit dem Emittergebiet 33 ausgebildet.
Über dem Kanalgebiet 20 ist eine Gateelektrode 9 mit einem dazwischen ausgebildeten Gate-Oxidfilm 21 vorgesehen. Auf dem Emittergebiet 33, dem n-Typ-Störstellengebiet 4, der epitaktischen n--Schicht 2 und der Gateelektrode 9 ist eine Emitterelektrode 41 vorgesehen. Zwischen der epitaktischen n--Schicht und der Emitterelektrode 41 sowie zwischen der Gateelektrode 9 und der Emitterelektrode 41 ist ein Oxid­ film 10 angeordnet.
Indessen ist auf der anderen Seite des Feldoxidfilms 14 ein p-Typ-Kollektorgebiet 36 ausgebildet, um mit dem p--Stör­ stellengebiet 5 in Kontakt zu sein. Im p-Typ-Kollektor­ gebiet 36 ist ein n-Typ-Störstellengebiet 15 ausgebildet. Auf dem p-Typ-Kollektorgebiet 36, dem n-Typ-Störstellenge­ biet 15 und der epitaktischen n--Schicht 2 ist eine Kollektorelektrode 42 vorgesehen. Zwischen der epitakti­ schen n--Schicht 2 und der Kollektorelektrode 42 sowie zwischen dem p-Typ-Kollektorgebiet 36 und der Kollektor­ elektrode 42 ist der Oxidfilm 10 angeordnet.
Auf der dem Feldoxidfilm 14 gegenüberliegenden Seite des Kollektorgebiets 36 ist ein p-Typ-Isolationsgebiet 7 ausge­ bildet, welches sich von der Oberfläche der epitaktischen n--Schicht 2 zur Oberfläche des p--Halbleitersubstrats 1 er­ streckt. An der Grenzfläche zwischen der epitaktischen n-- Schicht 2 und dem p--Halbleitersubstrat 1 ist unter dem Emittergebiet 33 und dem n-Typ-Störstellengebiet 4 eine vergrabene n+-Schicht 8 ausgebildet. Auf der rückseitigen Oberfläche des p--Halbleitersubstrats 1 ist eine Substrat­ elektrode 13 vorgesehen.
Das Betriebsprinzip der Halbleitereinrichtung des Typs mit hoher Durchbruchspannung mit dem vorstehend beschriebenen Aufbau wird unter Bezugnahme auf die Fig. 14 bis 16 be­ schrieben werden. Zunächst werden unter Bezugnahme auf Fig. 14 die Kollektorelektrode 42 und die Substratelek­ trode 43 auf 0 V gelegt. Die Gateelektrode 9 und die Emitterelektrode 41 sind kurzgeschlossen, und an sie ist eine Spannung +V gelegt.
Zu dieser Zeit erstreckt sich die in der Halbleitereinrich­ tung erzeugte Verarmungsschicht von einem Übergang B zwischen der epitaktischen n--Schicht 2 und dem p--Halblei­ tersubstrat 1, einem Übergang A zwischen der epitaktischen n--Schicht 2 und dem p-Typ-Isolationsgebiet 7 und von einem Übergang C zwischen der epitaktischen n--Schicht 2 und dem p--Störstellengebiet 5. Die sich vom Übergang A erstreckende Verarmungsschicht a neigt dazu, sich aufgrund des Ein­ flusses der sich vom Übergang B erstreckenden Verarmungs­ schicht b mehr auszudehnen. Aus diesem Grund wird das elek­ trische Feld am Übergang A im allgemeinen auf einem kleinen Wert gehalten. Dieser Effekt wird im allgemeinen als RESURF-Effekt bezeichnet.
Indessen dehnt sich die vom Übergang C erstreckende Ver­ armungsschicht c zur Seite der epitaktischen n--Schicht 2 aus und verarmt gleichzeitig das p--Störstellengebiet 5, da die Konzentration des p--Störstellengebiets 5 klein ist. Da das p--Störstellengebiet 5 gleichzeitig mit der Oxidation des Feldoxidfilms 14 gebildet ist, ist die Oberflächen­ konzentration des p--Störstellengebiets 5 aufgrund einer Ausscheidung verringert worden. Selbst wenn der Widerstand des p--Störstellengebiets 5 der gleiche wie beim Stand der Technik ist, kann es daher gemäß der vorliegenden Aus­ führungsform leichter verarmt werden.
Die über den Feldoxidfilm 14 greifend ausgebildete Gate­ elektrode 9 bildet eine Feldelektrode. Da der Abstand zwischen dem p--Störstellengebiet 5 und der Feldelektrode allmählich zunimmt, unterstützt sie die Verarmung des p-- Störstellengebiets 5 und gleicht das elektrische Feld des Übergangs C nahe der Gateelektrode 9 wirksam aus.
Wenn dann unter Bezugnahme auf Fig. 15 die Spannung +V weiter vergrößert wird, wird die Durchbruchspannung schließlich durch den Übergang zwischen der vergrabenen n+- Schicht 8 und dem p--Halbleitersubstrat 1 bestimmt. Zu dieser Zeit sind die epitaktische n--Schicht 2 und das p-- Störstellengebiet 5 nahezu verarmt. In diesem Zustand kann die Halbleitereinrichtung im "AUS"-Zustand gehalten werden.
Wenn unter Bezugnahme auf Fig. 16 das Potential an der Gateelektrode 9 bezüglich der Emitterelektrode 41 ver­ kleinert wird, dann wird das Kanalgebiet 20 unmittelbar unter der Gateelektrode 9 einer p-Inversion unterworfen, so daß ein Löcherstrom aus dem Emittergebiet 33 durch das p-- Störstellengebiet hindurch zum Kollektorgebiet 36 fließt. Der Löcherstrom, der das Kollektorgebiet 36 erreicht hat, wird in das n-diffundierte Gebiet 15 injiziert, und daher beginnt der Elektronenstrom aus dem n-störstellen­ diffundierten Gebiet 15 durch das Kollektorgebiet 36 hin­ durch zur epitaktischen n--Schicht 2 zu fließen. Daher schaltet die Einrichtung "EIN", wobei der Löcherstrom und der Elektronenstrom zwischen der Emitterelektrode 41 und der Kollektorelektrode 42 gleichzeitig fließt, wodurch der Widerstand im "EIN"-Zustand wesentlich verkleinert werden kann.
Fig. 17 ist ein Äquivalenzschaltbild der in Fig. 13 dar­ gestellten Halbleitereinrichtung des Typs mit hoher Durch­ bruchspannung. Unter Bezugnahme auf Fig. 17 ist der Wider­ stand der epitaktischen n--Schicht 2 vom Kollektorgebiet 36 bis unmittelbar unter das Emittergebiet 33 durch R1 und der Widerstand der epitaktischen n--Schicht 2 von unmittelbar unter dem Emittergebiet 33 bis zum n-Typ-Störstellengebiet 4 durch R2 dargestellt. MOS1 stellt einen p-Kanal-MOS-Tran­ sistor dar, welcher sowohl die Gebiete 33 und 5 als auch die Gateelektrode 9 umfaßt, wogegen Bip1 einen npn-Transi­ stor darstellt, welcher das n-Typ-Störstellendiffusions­ gebiet 15 als Emittergebiet, das Gebiet 36 als Basisgebiet und die epitaktische n--Schicht 2 als Kollektorgebiet um­ faßt. Bip2 stellt einen parasitären pnp-Transistor dar, welcher das Emittergebiet 33, die epitaktische n--Schicht 2 als Basisgebiet und das p--Halbleitersubstrat 1 als Kollektorgebiet umfaßt. Fig. 15 zeigt den Verlauf der ver­ armungsschicht, wenn die Einrichtung im "AUS"-Zustand ist. Da das Kollektorgebiet 36 zu dieser Zeit in einem hoch­ liegenden Zustand ist, ist die Durchbruchspannung zwischen dem Kollektorgebiet 36 und der epitaktischen n--Schicht 2 ebensogroß wie die BVCEO des Bip1. Daher ist es notwendig, den RESURF-Effekt bei einem derartigen Pegel wirken zu lassen, der vom Einfluß der BVCEO frei ist.
Wenn der MOS1 einschaltet, dann wird der Basis des Bip1 ein Löcherstrom zugeführt, so daß der Bip1 einschaltet, und im Ergebnis fließt ein Elektronenstrom zur epitaktischen n-- Schicht 2. Da der Löcherstrom des MOS1 und der Elektronen­ strom des Bip1 gleichzeitig fließen, kann der Einschalt­ widerstand wesentlich verkleinert werden.
Ein Verfahren zum Herstellen der Halbleitereinrichtung des Typs mit hoher Durchbruchspannung mit dem vorstehend be­ schriebenen Aufbau wird unter Bezugnahme auf die Fig. 18 und 19 beschrieben werden. Die in den Fig. 4 bis 10 dar­ gestellten Schritte der ersten Ausführungsform sind die gleichen wie diejenigen in der zweiten Ausführungsform, und daher wird die Beschreibung derselben nicht wiederholt.
Zunächst werden unter Bezugnahme auf Fig. 18 nach der Bil­ dung des Oxidfilms 10 jene Gebiete des Oxidfilms 10 struk­ turiert, welche an das Emittergebiet 33 und das Kollektor­ gebiet 36 grenzen, wird Phosphor implantiert und ein Aus­ heilen ausgeführt, so daß gleichzeitig ein n-Typ-Stör­ stellengebiet 4 und ein n-Typ-Störstellendiffusionsgebiet 15 im Kollektorgebiet 36 gebildet werden.
Unter Bezugnahme auf Fig. 19 wird der Oxidfilm 10 wieder auf der ganzen Oberfläche der epitaktischen n--Schicht 2 abgeschieden. Danach werden Kontaktlöcher im Oxidfilm 10 vorgesehen, welche bis zum Emittergebiet 33 und zum Kollektorgebiet 36 reichen, wird Al-Si durch Sputtern abge­ schieden, wird ein Strukturieren durch Ätzen durchgeführt und somit eine Emitterelektrode 41 und eine Kollektorelek­ trode 42 gebildet. Danach wird auf der rückseitigen Ober­ fläche des p--Halbleitersubstrats 1 eine Metallabscheidung ausgeführt, um eine Substratelektrode 13 zu bilden. Nach diesen Schritten ist die in Fig. 13 dargestellte Halblei­ tereinrichtung des Typs mit hoher Durchbruchspannung fertiggestellt.
Wie vorstehend beschrieben, wird bei dieser Ausführungsform das n-Typ-Störstellendiffusionsgebiet im Kollektorgebiet gebildet, und die Kollektorelektrode ist mit dem n-Typ- Störstellendiffusionsgebiet verbunden. Folglich wird der Löcherstrom, der das Kollektorgebiet erreicht hat, in das n-Typ-Störstellendiffusionsgebiet eingeleitet. Im Ergebnis beginnt ein Elektronenstrom aus dem n-Typ-Störstellen­ diffusionsgebiet durch das Kollektorgebiet hindurch zur epitaktischen n--Schicht 2 zu fließen. Folglich schaltet die Halbleitereinrichtung des Typs mit hoher Durchbruchspannung "EIN", wobei der Löcherstrom und der Elektronenstrom zwischen der Emitterelektrode und der Kollektorelektrode gleichzeitig fließen, und somit kann der Widerstand im "EIN"-Zustand wesentlich verkleinert werden.
Die dritte Ausführungsform
Eine dritte Ausführungsform gemäß der vorliegenden Erfin­ dung wird beschrieben werden. Fig. 20 ist eine Quer­ schnittansicht, welche den Aufbau einer Halbleiterein­ richtung des Typs mit hoher Durchbruchspannung gemäß der dritten Ausführungsform darstellt. Unter Bezugnahme auf Fig. 20 ist eine epitaktische n--Schicht 2 auf einem p-- Halbleitersubstrat 1 ausgebildet. In einem vorgeschriebenen Gebiet auf der Oberfläche der epitaktischen n--Schicht 2 ist ein Feldoxidfilm 14 ausgebildet. Ein p--Störstellengebiet 5 ist in Kontakt mit der unteren Oberfläche des Feldoxidfilms 14 ausgebildet. Auf einer Seite des Feldoxidfilms 14 ist ein p-Typ-Emittergebiet 33 in einem vorgeschriebenen Ab­ stand vorgesehen, um ein Kanalgebiet 20 vorzusehen. Auf der dem Kanalgebiet 20 gegenüberliegenden Seite des Emitter­ gebiets 33 ist ein n-Typ-Störstellengebiet 4 in Kontakt mit dem Emittergebiet 33 ausgebildet.
Über dem Kanalgebiet 20 ist eine Gateelektrode 9 mit einem dazwischen angeordneten Gate-Oxidfilm 21 ausgebildet. Auf dem Emittergebiet 33, dem n-Typ-Störstellengebiet 4, der epitaktischen n--Schicht 2 und der Gateelektrode 9 ist eine Emitterelektrode 41 vorgesehen. Zwischen der epitaktischen n--Schicht und der Emitterelektrode 41 sowie zwischen der Gateelektrode 9 und der Emitterelektrode 41 ist ein Oxid­ film 10 ausgebildet.
Indessen ist auf der anderen Seite des Feldoxidfilms 14 ein p-Typ-Kollektorgebiet 36 ausgebildet, um mit dem p--Stör­ stellengebiet 5 in Kontakt zu sein. Im p-Typ-Kollektor­ gebiet 36 ist ein n-Typ-Störstellengebiet 15 ausgebildet. Auf dem p-Typ-Kollektorgebiet 36, dem n-Typ-Störstellen­ gebiet 15 und der epitaktischen n--Schicht 2 ist eine Kollektorelektrode 42 vorgesehen. Zwischen der epitakti­ schen n--Schicht 2 und der Kollektorelektrode 42 ist der Oxidfilm 10 angeordnet.
Das Betriebsprinzip der Halbleitereinrichtung des Typs mit hoher Durchbruchspannung mit dem vorstehend beschriebenen Aufbau wird unter Bezugnahme auf die Fig. 21 bis 23 beschrieben werden. Zunächst werden unter Bezugnahme auf Fig. 21 die Kollektorelektrode 42 und die Substratelek­ trode 13 auf 0 V gelegt. Die Gateelektrode 9 und die Emitterelektrode 41 sind kurzgeschlossen, und an sie ist eine Spannung +V gelegt.
Zu dieser Zeit erstreckt sich die in der Halbleitereinrich­ tung erzeugte Verarmungsschicht von einem Übergang B zwischen der epitaktischen n--Schicht 2 und dem p--Halblei­ tersubstrat 1, einem Übergang A zwischen der epitaktischen n--Schicht 2 und dem p-Typ-Isolationsgebiet 7 und von einem Übergang C zwischen der epitaktischen n--Schicht 2 und dem p--Störstellengebiet 5.
Die sich vom Übergang A erstreckende Verarmungsschicht a neigt dazu, sich durch den Einfluß der sich vom Übergang B erstreckenden Verarmungsschicht b aufgrund der RESURF- Effekte mehr auszudehnen, wie in der zweiten Ausführungs­ form, und daher wird das elektrische Feld am Übergang A auf einem relativ kleinen Wert gehalten.
Indessen dehnt sich die vom Übergang C erstreckende Ver­ armungsschicht c zur epitaktischen n--Schicht 2 hin aus und verarmt gleichzeitig das p--Störstellengebiet 5, da das p-- Störstellengebiet 5 eine kleine Konzentration aufweist. Da ferner das p--Störstellengebiet 5 gleichzeitig mit der Oxidation des Feldoxidfilms 14 gebildet ist, ist die Ober­ flächenkonzentration des p--Störstellengebiets 5 aufgrund einer Ausscheidung verringert worden. Selbst wenn der Widerstandswert des p--Störstellengebiets 5 der gleiche wie beim Stand der Technik ist, wird es daher leichter verarmt.
Die über den Feldoxidfilm 14 greifend ausgebildete Gate­ elektrode 9 bildet eine Feldelektrode. Der Abstand zwischen dem p--Störstellengebiet 5 und der Gateelektrode 9 nimmt allmählich zu. Daher unterstützt sie die Verarmung des p-- Störstellengebiets 5 und gleicht eine Konzentration des elektrischen Felds des Übergangs C nahe der Gateelektrode 9 wirksam aus.
Wenn nun unter Bezugnahme auf Fig. 22 die Spannung +V weiter vergrößert wird, dann wird die Durchbruchspannung schließlich durch den Übergang zwischen der vergrabenen n+- Schicht 8 und dem p--Halbleitersubstrat 1 bestimmt. Zu dieser Zeit sind die epitaktische n--Schicht 2 und das p-- Störstellengebiet 5 nahezu verarmt. In diesem Zustand kann die Halbleitereinrichtung im "AUS"-Zustand gehalten werden.
Wenn dann unter Bezugnahme auf Fig. 22 das Potential an der Gateelektrode 9 bezüglich der Emitterelektrode 41 ver­ kleinert wird, dann wird das Kanalgebiet 20 unmittelbar unter der Gateelektrode 9 einer p-Inversion unterworfen, so daß ein Löcherstrom aus dem Emittergebiet 33 durch das p-- Störstellengebiet 5 hindurch zum Kollektorgebiet 36 fließt.
Der Löcherstrom, der das Kollektorgebiet 36 erreicht hat, fließt in der Kollektorelektrode 42 durch einen unter dem n-Typ-Störstellendiffusionsgebiet 15 ausgebildeten Pinch­ widerstandsabschnitt R.
Wenn der Löcherstrom daher einen bestimmten Wert über­ schreitet, dann wird aufgrund eines am Pinchwiderstand R erzeugten Spannungsabfalls eine Vorwärtsspannung zwischen dem Kollektorgebiet 36 und dem n-Typ-Störstellendiffusions­ gebiet 15 erzeugt, so daß der Elektronenstrom aus dem n- Typ-Störstellendiffusionsgebiet 15 durch das Kollektorge­ biet 36 hindurch zur epitaktischen n--Schicht 2 fließt. Da die Einrichtung auf "EIN" schaltet, wobei der Löcherstrom und der Elektronenstrom zwischen der Emitterelektrode 41 und der Kollektorelektrode 42 gleichzeitig fließen, kann der Widerstand im "EIN"-Zustand wesentlich verkleinert werden.
Fig. 24 ist ein Äquivalenzschaltbild der in Fig. 20 dar­ gestellten Halbleitereinrichtung des Typs mit hoher Durch­ bruchspannung. Unter Bezugnahme auf Fig. 24 ist der Wider­ stand der epitaktischen n--Schicht 2 vom Kollektorgebiet 36 bis unmittelbar unter das Emittergebiet 33 durch R1 darge­ stellt, der Widerstand der epitaktischen n--Schicht 2 von unmittelbar unter dem Emittergebiet 33 bis zum n-Typ-Stör­ stellengebiet 4 ist durch R2 dargestellt, und der Pinch­ widerstand im Kollektorgebiet 36 ist durch R3 dargestellt. MOS1 stellt einen p-Kanal-MOS-Transistor dar, welcher das Gebiet 33 als Sourcegebiet, das Gebiet 5 als Drain und die Gateelektrode 9 umfaßt. Bip1 bezeichnet einen npn-Transi­ stor, der das n-Typ-Störstellendiffusionsgebiet 15 als Emittergebiet, das Basisgebiet 36 und die epitaktischen- Schicht 2 als Kollektorgebiet umfaßt. Bip2 stellt einen parasitären pnp-Transistor dar, welcher das Emittergebiet 33, die epitaktischen-Schicht 2 als Basisgebiet und das p--Halbleitersubstrat 1 als Kollektorgebiet umfaßt.
Fig. 22 zeigt den Verlauf der Verarmungsschicht, wenn die Einrichtung im "AUS"-Zustand ist. Da das Kollektorgebiet 36 zu dieser Zeit im Kontakt mit der Kollektorelektrode 42 ist, ist die Durchbruchspannung zwischen dem Kollektorge­ biet 36 und der epitaktischen n--Schicht 2 etwa gleich BVCEO. Daher kann im Vergleich zur Spannung BVCEO bei der vorstehend beschriebenen zweiten Ausführungsform die Durch­ bruchspannung in diesem Abschnitt vergrößert werden, wobei der Grenzbereich des RESURF-Effekts erweitert wird.
Wenn der MOS1 einschaltet, dann wird dem Kollektorgebiet 36 des Bip1 ein Löcherstrom zugeführt. Wenn der Löcherstrom zunimmt, dann schaltet der Bip1 aufgrund des am Pinch­ widerstand R3 erzeugten Spannungsabfalls ein, wodurch verursacht wird, daß der Elektronenstrom durch die epi­ taktische n--Schicht 2 fließt. Da der Löcherstrom des MOS1 und der Elektronenstrom des Bip1 gleichzeitig fließen, kann der Einschaltwiderstand wesentlich verkleinert werden.
Ein Verfahren zum Herstellen der Halbleitereinrichtung des Typs mit hoher Durchbruchspannung mit dem vorstehenden Auf­ bau wird unter Bezugnahme auf die Fig. 25 und 26 be­ schrieben werden. Wie bei der zweiten Ausführungsform sind die in den Fig. 4 bis 10 dargestellten Schritte die gleichen wie diejenigen bei der ersten Ausführungsform, und daher wird die Beschreibung derselben nicht wiederholt.
Unter Bezugnahme auf Fig. 25 werden jene Gebiete des Oxid­ films 10 strukturiert, welche sich in Nähe des Emitterge­ biets 33 und oberhalb des Kollektorgebiets 36 befinden, wird Phosphor implantiert, ein Ausheilen ausgeführt und so­ mit gleichzeitig ein n-Typ-Störstellengebiet 4 und ein n- Typ-Störstellendiffusionsgebiet 15 gebildet.
Unter Bezugnahme auf Fig. 26 wird dann der Oxidfilm 10 wieder auf der ganzen Oberfläche der epitaktischen n-- Schicht 2 abgeschieden. Danach werden Kontaktlöcher im Oxidfilm 10 vorgesehen, welche bis zum Emittergebiet 33 und zum n-Typ-Störstellengebiet 4 und bis zum Kollektorgebiet 36 und zum n-Typ-Störstellendiffusionsgebiet 15 reichen, wird Al-Si durch Sputtern abgeschieden, wird ein Struktu­ rieren durch Ätzen durchgeführt und somit eine Emitter­ elektrode 41 und eine Kollektorelektrode 42 gebildet. Da­ nach wird auf der rückseitigen Oberfläche des p--Halbleiter­ substrats 1 eine Metallabscheidung ausgeführt, um eine Sub­ stratelektrode 13 zu bilden. Nach diesen Schritten ist die in Fig. 20 dargestellte Halbleitereinrichtung des Typs mit hoher Durchbruchspannung fertiggestellt.
Wie vorstehend beschrieben, wird bei dieser Halbleiter­ einrichtung des Typs mit hoher Durchbruchspannung und bei dem verfahren zum Herstellen derselben gemäß dieser Aus­ führungsform das n-Typ-Störstellendiffusionsgebiet im Kollektorgebiet gebildet und wird ferner die Kollektor­ elektrode mit dem Kollektorgebiet und dem n-Typ-Stör­ stellendiffusionsgebiet verbunden.
Daher fließt ein Löcherstrom zum Kollektorgebiet. Der Löcherstrom, der das Kollektorgebiet erreicht hat, fließt in der Kollektorelektrode durch den unter dem n-Typ-Stör­ stellendiffusionsgebiet ausgebildeten Pinchwiderstandsab­ schnitt. Wenn daher der Löcherstrom einen vorgeschriebenen Wert überschreitet, dann liegt aufgrund des am Pinchwider­ stand verursachten Spannungsabfalls zwischen dem Kollektor­ gebiet und dem n-Typ-Störstellendiffusionsgebiet eine Vor­ wärtsspannung.
Im Ergebnis fließt ein Elektronenstrom aus dem n-Typ-Stör­ stellendiffusionsgebiet durch das Kollektorgebiet hindurch zur epitaktischen n--Schicht 2. Da die Einrichtung auf "EIN" schaltet, wobei der Löcherstrom und der Elektronenstrom zwischen der Kollektorelektrode und der Emitterelektrode gleichzeitig fließen, kann der Widerstand im "EIN"-Zustand wesentlich verkleinert werden.
Die vierte Ausführungsform
Eine vierte Ausführungsform gemäß der vorliegenden Erfin­ dung wird beschrieben werden. Fig. 27 ist ein Querschnitt, welcher den Aufbau einer Halbleitereinrichtung des Typs mit hoher Durchbruchspannung gemäß der vierten Ausführungsform darstellt. Unter Bezugnahme auf Fig. 27 ist ein Silizium­ oxidfilm 17 auf einem p--Halbleitersubstrat 16 ausgebildet. Auf dem Siliziumoxidfilm 17 ist eine epitaktische n-- Schicht 2 ausgebildet.
In einem vorgeschriebenen Gebiet auf der Oberfläche der epitaktischen n--Schicht 2 ist ein Feldoxidfilm 14 ausge­ bildet. Ein p--Störstellengebiet 5 ist in Kontakt mit der unteren Oberfläche des Feldoxidfilms 14 ausgebildet. Auf einer Seite des Feldoxidfilms 14 ist ein n-Typ-Störstellen­ gebiet 4 in einem vorgeschriebenen Abstand ausgebildet, um ein Kanalgebiet 20 vorzusehen. Über dem Kanalgebiet 20 ist eine Gateelektrode 9 mit einem dazwischen angeordneten Gate-Oxidfilm 21 ausgebildet. Auf dem Sourcegebiet 3, dem n-Typ-Störstellengebiet 4, der epitaktischen n--Schicht 2 und der Gateelektrode 9 ist eine Sourceelektrode 11 ausge­ bildet. Zwischen der epitaktischen n--Schicht und der Sourceelektrode 11 sowie zwischen der Gateelektrode 9 und der Sourceelektrode 11 ist ein Oxidfilm 10 angeordnet.
Indessen ist auf der anderen Seite des Feldoxidfilms 14 ein p-Typ-Draingebiet 6 ausgebildet, um mit dem p--Störstellen­ gebiet 5 in Kontakt zu sein. Auf dem p-Typ-Draingebiet 6 und der epitaktischen n--Schicht 2 ist eine Drainelektrode 12 vorgesehen. Zwischen der epitaktischen n--Schicht 2 und der Drainelektrode 12 ist der Oxidfilm 10 angeordnet.
Das Betriebsprinzip der Halbleitereinrichtung des Typs mit hoher Durchbruchspannung mit dem vorstehenden Aufbau wird unter Bezugnahme auf die Fig. 28 bis 30 beschrieben werden. Zunächst werden unter Bezugnahme auf Fig. 28 die Drainelektrode 12 und die Substratelektrode 13 auf 0 V ge­ legt. Die Gateelektrode 9 und die Sourceelektrode 41 sind kurzgeschlossen, und an sie ist eine Spannung +V gelegt.
Zu dieser Zeit erstreckt sich die in der Halbleitereinrich­ tung erzeugte Verarmungsschicht von einem Übergang A zwischen der epitaktischen n--Schicht 2 und dem Draingebiet 6 und von einem Übergang C zwischen der epitaktischen n-- Schicht 2 und dem p-Typ-Isolationsgebiet 5. Da zu dieser Zeit das Potential am p-Typ-Halbleitersubstrat 16 ebenso­ groß ist wie jenes des Draingebiets 6, übt es den Feldelek­ trodeneffekt auf die sich vom Übergang A erstreckende Ver­ armungsschicht a aus. Daher erstreckt sich die Verarmungs­ schicht b vom Übergang B zwischen dem Oxidfilm 17 und der epitaktischen n--Schicht 2.
Da die sich vom Übergang A erstreckende Verarmungsschicht a dazu neigt, sich aufgrund des Einflusses der sich vom Über­ gang B erstreckenden Verarmungsschicht b weiter auszu­ dehnen, wird das elektrische Feld am Übergang B auf einem relativ kleinen Wert gehalten. Dieser Effekt wird im allge­ meinen als RESURF-Effekt bezeichnet. Die sich vom Übergang C erstreckende Verarmungsschicht c dehnt sich zur epitakti­ schen n--Schicht 2 hin aus und verarmt gleichzeitig das p-- Störstellengebiet 5, da das p--Störstellengebiet 5 eine kleine Konzentration aufweist.
Da das p--Störstellengebiet 5 gleichzeitig mit der Oxidation des Feldoxidfilms 14 gebildet wird, ist die Oberflächen­ konzentration des p--Störstellengebiets 5 aufgrund des Ein­ flusses einer Ausscheidung verringert worden. Selbst wenn der Widerstand des p--Störstellengebiets 5 der gleiche wie beim Stand der Technik ist, wird es daher in der vor­ liegenden Ausführungsform geeigneter verarmt.
Die über den Feldoxidfilm 14 greifend ausgebildete Elek­ trode 9 stellt eine Feldelektrode zur Verfügung. Da der Ab­ stand zwischen der Feldelektrode und dem p--Störstellen­ diffusionsgebiet 5 allmählich zunimmt, unterstützt sie die Verarmung des p--Störstellendiffusionsgebiets 5 und gleicht das elektrische Feld des Übergangs C nahe der Gateelektrode 9 wirksam aus.
Wenn dann unter Bezugnahme auf Fig. 29 die Spannung +V vergrößert wird, wird die Durchbruchspannung schließlich durch den Übergang zwischen dem Oxidfilm 17 und dem p-- Halbleitersubstrat 16 bestimmt. Zu dieser Zeit sind die epitaktische n--Schicht 2 und das p--Störstellengebiet 5 nahezu verarmt. In diesem Zustand kann die Einrichtung im "AUS"-Zustand gehalten werden.
Wenn unter Bezugnahme auf Fig. 30 das Potential der Gate­ elektrode 9 bezüglich der Sourceelektrode 11 verkleinert wird, dann wird das Kanalgebiet 20 unmittelbar unter der Gateelektrode 9 einer p-Inversion unterworfen, und ein Löcherstrom fließt aus dem Sourcegebiet 3 durch das p-- Diffusionsgebiet 5 hindurch zum Draingebiet 6, womit die Einrichtung auf "EIN" geschaltet wird.
Ein Verfahren zum Herstellen der Halbleitereinrichtung des Typs mit hoher Durchbruchspannung mit dem vorstehenden Auf­ bau wird unter Bezugnahme auf die Fig. 31 bis 41 be­ schrieben werden. Zunächst wird unter Bezugnahme auf Fig. 31 ein Oxidfilm 17 auf einem p--Halbleitersubstrat 16 gebil­ det. Der Oxidfilm 17 und eine epitaktische n--Schicht 2 werden durch epitaktisches Aufwachsen gebildet.
Unter Bezugnahme auf Fig. 32 wird ein Oxidfilm 10 mit einer vorgeschriebenen Struktur auf der epitaktischen n-- Schicht 2 gebildet. Dann wird unter Bezugnahme auf Fig. 33 die epitaktische n--Schicht 2 unter Verwendung des Oxidfilms 10 als Maske geätzt.
Unter Bezugnahme auf Fig. 34 wird nach einem Entfernen des Oxidfilms 10 ein Siliziumoxidfilm 18 auf der ganzen Ober­ fläche der epitaktischen n--Schicht 2 beispielsweise durch ein CVD-Verfahren abgeschieden. Dann wird unter Bezugnahme auf Fig. 35 der Siliziumoxidfilm 18 abgeätzt, um einen vergrabenen Oxidfilm 18 zu bilden.
Unter Bezugnahme auf Fig. 36 wird wieder ein Oxidfilm 22 auf der epitaktischen n--Schicht 2 und ein Nitridfilm 23 auf dem Oxidfilm 22 gebildet. Danach wird ein Resistfilm 24 mit einer vorgeschriebenen Struktur auf dem Nitridfilm 23 ge­ bildet und der Nitridfilm 23 unter Verwendung des Resist­ films 24 als Maske strukturiert. Dann wird unter Verwendung des Resistfilms 24 und des Nitridfilms 23 als Maske in die epitaktische n--Schicht 2 Bor implantiert.
Unter Bezugnahme auf Fig. 37 wird dann, nachdem der Resistfilm 24 entfernt ist, eine selektive Oxidation unter Verwendung des Nitridfilms 23 als Maske ausgeführt und so­ mit ein Feldoxidfilm 14 gebildet. Zu dieser Zeit wird in einem Gebiet unter der unteren Oberfläche des Feldoxidfilms 14 ein p--Störstellengebiet 5 gebildet. Danach werden der Nitridfilm 23 und der Oxidfilm 22 entfernt.
Dann werden unter Bezugnahme auf Fig. 38 auf der Ober­ fläche der epitaktischen n--Schicht 2 ein Oxidfilm 21 und ein Polysiliziumfilm 9 gebildet. Anschließend wird ein Resistfilm 25 mit einer vorgeschriebenen Form auf dem Poly­ silizium 9 gebildet und der Polysiliziumfilm 9 unter Ver­ wendung des Resistfilms 25 als Maske strukturiert, um eine Gateelektrode 9 zu bilden.
Dann wird unter Bezugnahme auf Fig. 39 ein Resistfilm 26 mit einer vorgeschriebenen Struktur auf der epitaktischen n--Schicht 2 gebildet, unter Verwendung des Resistfilms 26 und des Resistfilms 25 als Maske wird in die epitaktische n--Schicht 2 Phosphor eingeführt, ein Ausheilen ausgeführt und somit ein n-Typ-Störstellengebiet 4 gebildet. Unter Be­ zugnahme auf Fig. 40 wird dann nach einem Entfernen der Resistfilme 25 und 26 ein Oxidfilm 10 gebildet, um die Gateelektrode 9 zu bedecken.
Unter Bezugnahme auf Fig. 41 werden jenes Gebiet des Oxidfilms 10, das an die Gateelektrode 9 grenzt, und das Gebiet auf der dem Oxidfilm 9 gegenüberliegenden Seite des Feldisolierfilms 14 strukturiert, wird Bor implantiert und ein Ausheilen ausgeführt, so daß ein Sourcegebiet 3 und ein Draingebiet 6 gleichzeitig gebildet werden. Anschließend wird auf der ganzen Oberfläche der epitaktischen n--Schicht 2 ein Oxidfilm abgeschieden.
Im Oxidfilm 10 sind Kontaktlöcher vorgesehen, welche bis zum Sourcegebiet 3 und zum Draingebiet 6 reichen, Al-Si wird durch Sputtern abgeschieden, und dann wird ein Strukturieren durch Ätzen durchgeführt, derart daß eine Sourceelektrode 11 und eine Drainelektrode 12 gebildet werden. Danach wird auf der rückseitigen Oberfläche des p-- Halbleitersubstrats 16 eine Metallabscheidung ausgeführt, um eine Substratelektrode 13 zu bilden. Somit ist die in Fig. 27 dargestellte Halbleitereinrichtung des Typs mit hoher Durchbruchspannung fertiggestellt.
Wie vorstehend beschrieben, ist bei der Halbleitereinrich­ tung des Typs mit hoher Durchbruchspannung gemäß dieser Ausführungsform das n--Störstellendiffusionsgebiet ausge­ bildet, um das Sourcegebiet zu bedecken. Das unterstützt die Verarmung der epitaktischen n--Schicht. Daher kann eine Halbleitereinrichtung des Typs mit hoher Durchbruchspannung zur Verfügung gestellt werden, welche eine hohe Durchbruch­ spannung vorsieht, wenn sie im "AUS"-Zustand ist.
Die fünfte Ausführungsform
Eine fünfte Ausführungsform gemäß der vorliegenden Erfin­ dung wird beschrieben werden. Fig. 42 ist ein Querschnitt, welcher den Aufbau einer Halbleitereinrichtung des Typs mit hoher Durchbruchspannung gemäß der fünften Ausführungsform darstellt. Der Aufbau der Halbleitereinrichtung des Typs mit hoher Durchbruchspannung der fünften Ausführungsform wird durch Vorsehen des Aufbaus der zweiten Ausführungsform auf einem SOI-Substrat erhalten.
Fig. 52 zeigt die Halbleitereinrichtung des Typs mit hoher Durchbruchspannung der fünften Ausführungsform, wenn sie im "AUS"-Zustand ist, wogegen Fig. 43 die Einrichtung der fünften Ausführungsform darstellt, wenn sie im "EIN"-Zu­ stand ist. Fig. 44 ist ein Äquivalenzschaltbild der Halb­ leitereinrichtung des Typs mit hoher Durchbruchspannung der fünften Ausführungsform. Der Betrieb der Einrichtung ist sowohl im "EIN"- als auch im "AUS"-Zustand der gleiche wie bei der zweiten Ausführungsform. Wie dem Äquivalenzschalt­ bild der Fig. 44 zu entnehmen ist, ist jedoch der parasi­ täre Transistor Bip2 nicht vorhanden. Daher kann das Problem des vergrößerten Einschaltwiderstands, wenn der Elektronenstrom zunimmt, verhindert werden.
Ähnliche Wirkungen können durch Kombinieren der vorstehend beschriebenen Ausführungsformen erreicht werden. Ähnliche Wirkungen können ferner erzielt werden, wenn die Leit­ fähigkeitstypen jeder der vorstehend beschriebenen Aus­ führungsformen umgekehrt werden.
Bei jeder der vorstehenden Ausführungsformen ist das p-Typ- Isolationsgebiet 5 in Kontakt mit der unteren Oberfläche des Feldoxidfilms 14 als Beispiel eines bevorzugten Aufbaus ausgebildet. Er ist jedoch nicht auf diesen Aufbau be­ schränkt, und die vorstehend beschriebenen Wirkungen können selbst dann erreicht werden, wenn der Feldoxidfilm 14 nicht vorhanden ist.
Obwohl die vorliegende Erfindung detailliert beschrieben und dargestellt worden ist, ist es selbstverständlich, daß dieselbe nur veranschaulichend und beispielhaft ist und keiner Beschränkung unterliegt, wobei der Inhalt und der Bereich der vorliegenden Erfindung nur durch die beigefüg­ ten Ansprüche beschränkt ist.

Claims (6)

1. Halbleitereinrichtung des Typs mit hoher Durchbruch­ spannung, welche umfaßt:
eine Halbleiterschicht (2) von einem ersten Leitfähigkeits­ typ;
ein Störstellengebiet niedriger Konzentration (5) von einem zweiten Leitfähigkeitstyp, welches an einer vorgeschriebe­ nen Stelle der Halbleiterschicht (2) ausgebildet ist;
ein erstes Hauptelektrodengebiet (3, 33) vom zweiten Leit­ fähigkeitstyps, welches in einem Abstand von einem Endab­ schnitt des Störstellengebiets niedriger Konzentration (5) vom zweiten Leitfähigkeitstyp ausgebildet ist, um ein Kanalgebiet (20) vorzusehen;
eine Steuerelektrode (9), die über dem Kanalgebiet (20) und auf der Halbleiterschicht (2) mit einem Isolierfilm (21) dazwischen ausgebildet ist und sich über einen Teil einer oberen Oberfläche des Störstellengebiets niedriger Konzen­ tration (5) vom zweiten Leitfähigkeitstyp erstreckt;
ein Störstellengebiet (4) vom ersten Leitfähigkeitstyp, welches auf der Oberfläche der Halbleiterschicht (2) ausge­ bildet ist, um mit dem ersten Hauptelektrodengebiet (3, 33) auf einer dem Kanalgebiet (20) gegenüberliegenden Seite des ersten Hauptelektrodengebiets (3, 33) in Kontakt zu sein;
eine erste Hauptelektrode (11, 41), die auf der Halbleiter­ schicht (2) und der Steuerelektrode (9) mit einem da­ zwischen angeordneten Isolierfilm (10) und auf dem ersten Hauptelektrodengebiet (3, 33) und dem Störstellengebiet (4) vom ersten Leitfähigkeitstyp vorgesehen ist;
ein zweites Hauptelektrodengebiet (6, 36), das auf einer anderen Seite des Störstellengebiets niedriger Konzen­ tration (5) vom zweiten Leitfähigkeitstyp an der Oberfläche der Halbleiterschicht (2) ausgebildet ist, um mit dem Stör­ stellengebiet niedriger Konzentration (5) vom zweiten Leit­ fähigkeitstyp in Kontakt zu sein; und
eine zweite Hauptelektrode (12, 42), die auf der Halb­ leiterschicht (2) mit einem dazwischen angeordneten Iso­ lierfilm (10) und auf dem zweiten Hauptelektrodengebiet (6, 36) vorgesehen ist; bei welcher
in einer Planarstruktur der Steuerelektrode (9) die Breite (W2) des Kanalgebiets (20) an einem Eckabschnitt breiter als die Breite (W1) des Kanalgebiets (20) an einem Linear­ abschnitt ist.
2. Halbleitereinrichtung des Typs mit hoher Durchbruch­ spannung nach Anspruch 1, bei welcher das Störstellengebiet niedriger Konzentration (5) vom zweiten Leitfähigkeitstyp gebildet ist, um mit einem an der Oberfläche der Halbleiterschicht (2) ausgebildeten Feld­ isolierfilm (14) in Kontakt zu sein.
3. Halbleitereinrichtung des Typs mit hoher Durchbruch­ spannung nach Anspruch 1, bei welcher das Störstellengebiet (4) vom ersten Leitfähigkeitstyp ge­ bildet ist, um das erste Hauptelektrodengebiet (3, 33) zu bedecken.
4. Halbleitereinrichtung des Typs mit hoher Durchbruch­ spannung, welche umfaßt:
eine Halbleiterschicht (2) von einem ersten Leitfähigkeits­ typ;
ein Störstellengebiet niedriger Konzentration (5) von einem zweiten Leitfähigkeitstyp, welches an einer vorgeschriebe­ nen Stelle der Halbleiterschicht (2) ausgebildet ist;
eine erste Hauptelektrode (11, 41), welche auf einer Seite des Störstellengebiets niedriger Konzentration (5) vom zweiten Leitfähigkeitstyp an einer Oberfläche der Halb­ leiterschicht (2) in einem vorgeschriebenen Abstand von einem Endabschnitt des Störstellengebiets niedriger Kon­ zentration (5) vom zweiten Leitfähigkeitstyp ausgebildet ist, um ein Kanalgebiet (20) vorzusehen;
eine Steuerelektrode (9), die über dem Kanalgebiet (20) und auf der Oberfläche der Halbleiterschicht (2) mit einem da­ zwischen angeordneten Isolierfilm (21) ausgebildet ist und sich über einen Teil einer oberen Oberfläche des Stör­ stellengebiets niedriger Konzentration (5) vom zweiten Leitfähigkeitstyp erstreckt;
ein Störstellengebiet (4) vom ersten Leitfähigkeitstyp, welches an der Oberfläche der Halbleiterschicht (2) ausge­ bildet ist, um mit dem ersten Hauptelektrodengebiet (3, 33) auf einer dem Kanalgebiet (20) gegenüberliegenden Seite des ersten Hauptelektrodengebiets (3, 33) in Kontakt zu sein;
eine erste Hauptelektrode (11, 41), welche an die Halb­ leiterschicht (2) und die Steuerelektrode (9) mit einem dazwischen angeordneten Isolierfilm (10) und an das erste Hauptelektrodengebiet (3, 33) und das Störstellengebiet (4) vom ersten Leitfähigkeitstyp angeschlossen ist;
ein zweites Hauptelektrodengebiet (6, 36) vom zweiten Leit­ fähigkeitstyp, das ausgebildet ist, um mit dem Störstellen­ gebiet niedriger Konzentration (5) vom zweiten Leit­ fähigkeitstyp auf der anderen Seite des Störstellengebiets niedriger Konzentration (5) vom zweiten Leitfähigkeitstyp an der Oberfläche der Halbleiterschicht (2) in Kontakt zu sein;
ein störstellendiffundiertes Gebiet (15) vom ersten Leit­ fähigkeitstyp, welches auf dem zweiten Hauptelektroden­ gebiet (6, 36) ausgebildet ist; und
eine zweite Hauptelektrode (12, 42), die auf der Halb­ leiterschicht (2) und dem zweiten Hauptelektrodengebiet (6, 36) mit einem dazwischen angeordneten Isolierfilm (10) und auf dem störstellendiffundierten Gebiet (15) ausgebildet ist.
5. Halbleitereinrichtung des Typs mit hoher Durchbruch­ spannung nach Anspruch 4, bei welcher das Störstellengebiet niedriger Konzentration (5) vom zweiten Leitfähigkeitstyp ausgebildet ist, um mit einer unteren Oberfläche eines an der Oberfläche der Halbleiter­ schicht (2) ausgebildeten Feldisolierfilms (14) in Kontakt zu sein.
6. Halbleitereinrichtung des Typs mit hoher Durchbruch­ spannung, welche umfaßt:
eine Halbleiterschicht (2) von einem ersten Leitfähigkeits­ typ;
ein Störstellengebiet niedriger Konzentration (5) von einem zweiten Leitfähigkeitstyp, welches an einer vorgeschriebe­ nen Stelle der Halbleiterschicht (2) ausgebildet ist;
ein erstes Hauptelektrodengebiet (3, 33), welches auf einer Seite des Störstellengebiets niedriger Konzentration (5) vom zweiten Leitfähigkeitstyp an der Oberfläche der Halb­ leiterschicht (2) in einem vorgeschriebenen Abstand von einem Endabschnitt des Störstellengebiets niedriger Kon­ zentration (5) vom zweiten Leitfähigkeitstyp ausgebildet ist, um ein Kanalgebiet (20) vorzusehen;
eine Steuerelektrode (9), die über dem Kanalgebiet (20) und auf der Oberfläche der Halbleiterschicht (2) mit einem da­ zwischen angeordneten Isolierfilm (21) ausgebildet ist und sich über einen Teil einer oberen Oberfläche des Stör­ stellengebiets niedriger Konzentration (5) vom zweiten Leitfähigkeitstyp erstreckt;
ein Störstellengebiet (4) vom ersten Leitfähigkeitstyp, welches an der Oberfläche der Halbleiterschicht (2) auf einer dem Kanalgebiet (20) gegenüberliegenden Seite des ersten Hauptelektrodengebiets (3, 33) ausgebildet ist, um mit dem ersten Hauptelektrodengebiet (3, 33) in Kontakt zu sein;
eine erste Hauptelektrode (11, 41), welche auf der Halb­ leiterschicht (2) und der Steuerelektrode (9) mit einem dazwischen angeordneten Isolierfilm (10) und auf dem ersten Hauptelektrodengebiet (3, 33) und dem Störstellengebiet (4) vom ersten Leitfähigkeitstyp ausgebildet ist;
ein zweites Hauptelektrodengebiet (6, 36), das auf einer anderen Seite des Störstellengebiets niedriger Kon­ zentration (5) vom zweiten Leitfähigkeitstyp an der Ober­ fläche der Halbleiterschicht (2) ausgebildet ist, um mit dem Störstellengebiet niedriger Konzentration (5) vom zweiten Leitfähigkeitstyp in Kontakt zu sein;
ein störstellendiffundiertes Gebiet (15) vom ersten Leit­ fähigkeitstyp, welches im zweiten Hauptelektrodengebiet (6, 36) ausgebildet ist; und
eine zweite Hauptelektrode (12, 42), die auf der Halb­ leiterschicht (2) mit einem dazwischen angeordneten Iso­ lierfilm (10) und auf dem zweiten Hauptelektrodengebiet (6, 36) und dem störstellendiffundierten Gebiet (15) ausgebil­ det ist.
DE4424738A 1993-07-16 1994-07-13 Halbleitereinrichtung des Typs mit hoher Durchbruchspannung Expired - Lifetime DE4424738C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP17705993 1993-07-16
JP33307793A JP3802935B2 (ja) 1993-07-16 1993-12-27 高耐圧型半導体装置

Publications (2)

Publication Number Publication Date
DE4424738A1 DE4424738A1 (de) 1995-03-02
DE4424738C2 true DE4424738C2 (de) 1998-11-12

Family

ID=26497734

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4424738A Expired - Lifetime DE4424738C2 (de) 1993-07-16 1994-07-13 Halbleitereinrichtung des Typs mit hoher Durchbruchspannung

Country Status (3)

Country Link
US (1) US5428241A (de)
JP (1) JP3802935B2 (de)
DE (1) DE4424738C2 (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3581447B2 (ja) * 1995-08-22 2004-10-27 三菱電機株式会社 高耐圧半導体装置
US5714784A (en) * 1995-10-19 1998-02-03 Winbond Electronics Corporation Electrostatic discharge protection device
US5874767A (en) * 1996-05-14 1999-02-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including a lateral power device
KR100468342B1 (ko) * 1996-05-15 2005-06-02 텍사스 인스트루먼츠 인코포레이티드 자기-정렬resurf영역을가진ldmos장치및그제조방법
JP3488797B2 (ja) * 1997-02-19 2004-01-19 三菱電機株式会社 半導体装置
US5889310A (en) * 1997-04-21 1999-03-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with high breakdown voltage island region
US6531355B2 (en) 1999-01-25 2003-03-11 Texas Instruments Incorporated LDMOS device with self-aligned RESURF region and method of fabrication
US6392274B1 (en) * 2000-04-04 2002-05-21 United Microelectronics Corp. High-voltage metal-oxide-semiconductor transistor
EP1482560A4 (de) * 2002-03-01 2008-02-27 Sanken Electric Co Ltd Halbleiterbauelemente
DE10320239B4 (de) * 2003-05-07 2006-06-01 Infineon Technologies Ag DRAM-Speicherzelle und Verfahren zum Herstellen einer solchen DRAM-Speicherzelle
JP5410012B2 (ja) * 2007-09-28 2014-02-05 ローム株式会社 半導体装置
JP4767264B2 (ja) * 2008-01-15 2011-09-07 三菱電機株式会社 高耐圧半導体装置
CN101299439B (zh) * 2008-06-24 2011-06-22 广州南科集成电子有限公司 耐高压恒流源器件及制造方法
JP2010278312A (ja) * 2009-05-29 2010-12-09 Sanyo Electric Co Ltd 半導体装置
US8618627B2 (en) 2010-06-24 2013-12-31 Fairchild Semiconductor Corporation Shielded level shift transistor
CN103165460B (zh) * 2011-12-16 2016-05-04 中芯国际集成电路制造(上海)有限公司 Ldnmos及ldpmos的制造方法
WO2013179784A1 (ja) 2012-05-28 2013-12-05 富士電機株式会社 半導体装置および半導体装置の製造方法
KR102007174B1 (ko) * 2013-04-22 2019-08-05 에스케이하이닉스 주식회사 인코더, 디코더 및 이를 포함하는 반도체 장치
US20150048452A1 (en) * 2013-08-16 2015-02-19 Macronix International Co., Ltd. Ultra-high voltage semiconductor having an isolated structure for high side operation and method of manufacture
US9583612B1 (en) 2016-01-21 2017-02-28 Texas Instruments Incorporated Drift region implant self-aligned to field relief oxide with sidewall dielectric
JP7102934B2 (ja) * 2018-05-22 2022-07-20 株式会社デンソー 半導体装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IEEE Tr.o.El.Dev., Vol. 33, No. 12, Dec. 1986, pp 2008-2015 *
Proc. of the 5th Int.Symp.o. Power Semicond. Dev. and ICS, EAPSD, pp 224-229 *

Also Published As

Publication number Publication date
DE4424738A1 (de) 1995-03-02
JPH0778990A (ja) 1995-03-20
JP3802935B2 (ja) 2006-08-02
US5428241A (en) 1995-06-27

Similar Documents

Publication Publication Date Title
DE4424738C2 (de) Halbleitereinrichtung des Typs mit hoher Durchbruchspannung
DE3816002C2 (de)
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE4013643C2 (de) Bipolartransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE3823270C2 (de) Transistor, insbesondere Isoliergate-Bipolartransistor, und Verfahren zu seiner Herstellung
DE4111046C2 (de) MOS-Einrichtung mit einer als Kanal arbeitenden Anreicherungsschicht
DE2706623C2 (de)
DE1564411C3 (de) Feldeffekt-Transistor
DE2927560C2 (de) Feldeffekttransistor mit isolierter Gate-Elektrode
DE19649686A1 (de) Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET)
DE4212829A1 (de) Verfahren zur herstellung von metall-oxid-halbleiter-feldeffekttransistoren
DE3443854A1 (de) Halbleiteranordnung
DE19711729A1 (de) Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE2441432B2 (de) Verfahren zur Herstellung eines VMOS-Transistors
DE4112905A1 (de) Leitfaehigkeitsmodulations-mosfet und verfahren zu seiner herstellung
DE3737790C2 (de)
DE19722441C2 (de) IGBT mit Grabengatestruktur und Verfahren zu seiner Herstellung
DE19528998C2 (de) Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung
DE2607203A1 (de) Kantenloser transistor
DE4039012C2 (de) Mos-Halbleiterbauelement
DE4006299C2 (de) Stufenförmig geschnittener statischer Influenztransistor (SIT) mit isoliertem Gate und Verfahren zu seiner Herstellung
CH670173A5 (de)
DE2823629C2 (de) Planar-Halbleitervorrichtung
DE19518339C2 (de) Halbleitereinrichtung und ein Verfahren zur Benutzung derselben
DE4242578C2 (de) Emittergeschalteter Thyristor und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
R071 Expiry of right