JP3488797B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3488797B2 JP3488797B2 JP03481897A JP3481897A JP3488797B2 JP 3488797 B2 JP3488797 B2 JP 3488797B2 JP 03481897 A JP03481897 A JP 03481897A JP 3481897 A JP3481897 A JP 3481897A JP 3488797 B2 JP3488797 B2 JP 3488797B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity region
- region
- branch
- diffusion region
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 95
- 239000012535 impurity Substances 0.000 claims description 179
- 239000000758 substrate Substances 0.000 claims description 15
- 238000009792 diffusion process Methods 0.000 description 165
- 230000015556 catabolic process Effects 0.000 description 16
- 238000011156 evaluation Methods 0.000 description 9
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 4
- 241000905137 Veronica schmidtiana Species 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 240000004050 Pentaglottis sempervirens Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特に、ゲート電極の電圧によって電流導通状態と電流遮
断状態とが実現される半導体装置に関するものである。
特に、ゲート電極の電圧によって電流導通状態と電流遮
断状態とが実現される半導体装置に関するものである。
【０００２】
【従来の技術】従来の半導体装置の第１の例として横型
のＩＧＢＴ（Insulated Gate BipolarTransistor ）に
ついて図を用いて説明する。ＩＧＢＴは、高電圧高電流
を必要とする電動機等の制御などに用いられる。図１９
は従来のＩＧＢＴの一例を示す鳥瞰断面図である。図２
０は、図１９中Ａ−Ａ線における断面図を示す。
のＩＧＢＴ（Insulated Gate BipolarTransistor ）に
ついて図を用いて説明する。ＩＧＢＴは、高電圧高電流
を必要とする電動機等の制御などに用いられる。図１９
は従来のＩＧＢＴの一例を示す鳥瞰断面図である。図２
０は、図１９中Ａ−Ａ線における断面図を示す。
【０００３】図１９および図２０を参照して、半導体基
板１上に埋込酸化膜２が形成されている。この埋込酸化
膜２上にｎ- 層３が形成されている。ｎ- 層３の表面に
は、ｐチャネルＭＯＳトランジスタ５が形成されてい
る。ｐチャネルＭＯＳトランジスタ５は、ｐ- 拡散領域
７、ｐ+ 拡散領域９およびゲート電極１１を有してい
る。
板１上に埋込酸化膜２が形成されている。この埋込酸化
膜２上にｎ- 層３が形成されている。ｎ- 層３の表面に
は、ｐチャネルＭＯＳトランジスタ５が形成されてい
る。ｐチャネルＭＯＳトランジスタ５は、ｐ- 拡散領域
７、ｐ+ 拡散領域９およびゲート電極１１を有してい
る。
【０００４】ｐ+ 拡散領域９に隣接してｎ+ 拡散領域１
３が形成されている。ｐ+ 拡散領域９およびｎ+ 拡散領
域１３を取囲むようにｎウェル１５が形成されている。
ｐ+拡散領域９とｎ+ 拡散領域１３とに電気的に接続さ
れるようにソース電極１７が形成されている。ソース電
極１７は、酸化膜１９を介在して、ゲート電極１９およ
びｐ- 拡散領域７上に延在する。
３が形成されている。ｐ+ 拡散領域９およびｎ+ 拡散領
域１３を取囲むようにｎウェル１５が形成されている。
ｐ+拡散領域９とｎ+ 拡散領域１３とに電気的に接続さ
れるようにソース電極１７が形成されている。ソース電
極１７は、酸化膜１９を介在して、ゲート電極１９およ
びｐ- 拡散領域７上に延在する。
【０００５】ｐ- 拡散領域７の一方の端部と連なるよう
にｐ+ 拡散領域２３が形成されている。ｐ+ 拡散領域２
３によって取囲まれるようにｎ+ 拡散領域２１が形成さ
れている。ｎ+ 拡散領域２１とｐ+ 拡散領域２３とに電
気的に接続されるドレイン電極２５が形成されている。
一方、半導体基板１の裏面には基板電極（裏面電極）２
７が形成されている。
にｐ+ 拡散領域２３が形成されている。ｐ+ 拡散領域２
３によって取囲まれるようにｎ+ 拡散領域２１が形成さ
れている。ｎ+ 拡散領域２１とｐ+ 拡散領域２３とに電
気的に接続されるドレイン電極２５が形成されている。
一方、半導体基板１の裏面には基板電極（裏面電極）２
７が形成されている。
【０００６】次に、ＩＧＢＴの動作について説明する。
まず、オフ動作について説明する。図２１および図２２
は、ＩＧＢＴのオフ動作時の空乏層の状態を段階的に示
す図である。図２１および図２２を参照して、ドレイン
電極２５と基板電極２７の電位を０Ｖとし、ゲート電極
１１とソース電極１７とに正電位（＋Ｖ）を印加する。
まず、オフ動作について説明する。図２１および図２２
は、ＩＧＢＴのオフ動作時の空乏層の状態を段階的に示
す図である。図２１および図２２を参照して、ドレイン
電極２５と基板電極２７の電位を０Ｖとし、ゲート電極
１１とソース電極１７とに正電位（＋Ｖ）を印加する。
【０００７】これにより、ｐ- 拡散領域７とｎ- 層３と
の界面のｐｎ接合部Ｊ１およびｐ+拡散領域２３とｎ-
層３との界面Ｊ２のｐｎ接合部から主に空乏層が延び
る。ｐｎ接合部Ｊ１から延びる空乏層は、ｐ- 拡散領域
７が低濃度領域であるため、ｎ - 層３側に延びると同時
にｐ- 拡散領域７側にも延びる。このため、ｐ- 拡散領
域７も一部空乏化する。ｐ- 拡散領域７の上にオーバラ
ップして形成されたソース電極１７は、フィールドプレ
ートを形成する。これにより、ｐ- 拡散領域７の空乏化
が促進され、ｐｎ接合部Ｊ１のゲート電極１１近傍の電
界が緩和される。
の界面のｐｎ接合部Ｊ１およびｐ+拡散領域２３とｎ-
層３との界面Ｊ２のｐｎ接合部から主に空乏層が延び
る。ｐｎ接合部Ｊ１から延びる空乏層は、ｐ- 拡散領域
７が低濃度領域であるため、ｎ - 層３側に延びると同時
にｐ- 拡散領域７側にも延びる。このため、ｐ- 拡散領
域７も一部空乏化する。ｐ- 拡散領域７の上にオーバラ
ップして形成されたソース電極１７は、フィールドプレ
ートを形成する。これにより、ｐ- 拡散領域７の空乏化
が促進され、ｐｎ接合部Ｊ１のゲート電極１１近傍の電
界が緩和される。
【０００８】また、同時にｎ- 層３と埋込酸化膜２との
界面Ｊ３からも空乏層が延び始める。この空乏層の延び
によって各ｐｎ接合部近傍の電界が緩和される。さらに
高い正電位を印加することによって、ｎ- 層３とｐ- 拡
散領域７の一部とが空乏化される。このようにしてオフ
状態を保つことが可能となる。
界面Ｊ３からも空乏層が延び始める。この空乏層の延び
によって各ｐｎ接合部近傍の電界が緩和される。さらに
高い正電位を印加することによって、ｎ- 層３とｐ- 拡
散領域７の一部とが空乏化される。このようにしてオフ
状態を保つことが可能となる。
【０００９】次に、オン動作について説明する。図２３
を参照して、ゲート電極１１の電位をソース電極１７の
電位よりも低くする。これにより、ゲート電極１１直下
のｎ - 層３の表面がｐ型に反転して、チャネル領域が形
成される。これにより、ホール電流２８ａがｐ+ 拡散領
域９からチャネル領域、ｐ- 拡散領域７を通ってｐ+拡
散領域２３へ流れる。
を参照して、ゲート電極１１の電位をソース電極１７の
電位よりも低くする。これにより、ゲート電極１１直下
のｎ - 層３の表面がｐ型に反転して、チャネル領域が形
成される。これにより、ホール電流２８ａがｐ+ 拡散領
域９からチャネル領域、ｐ- 拡散領域７を通ってｐ+拡
散領域２３へ流れる。
【００１０】ｐ+ 拡散領域２３に達したホール電流２８
ａは、ｎ+ 拡散領域２１とｐ+ 拡散領域２３との界面に
生じるピンチ抵抗部分を通ってドレイン電極２５に流れ
る。ピンチ抵抗による電圧降下により、ｎ+ 拡散領域２
１とｐ+ 拡散領域２３との間に電位差が生じる。ホール
電流が増加し、この電位差がある一定の電位差に達する
と導電率変調が起こる。その結果、ｎ+ 拡散領域２１か
ら電子電流２８ｂがｐ + 拡散領域７とｎ- 層３に流れ出
す。これにより、オン状態が実現される。
ａは、ｎ+ 拡散領域２１とｐ+ 拡散領域２３との界面に
生じるピンチ抵抗部分を通ってドレイン電極２５に流れ
る。ピンチ抵抗による電圧降下により、ｎ+ 拡散領域２
１とｐ+ 拡散領域２３との間に電位差が生じる。ホール
電流が増加し、この電位差がある一定の電位差に達する
と導電率変調が起こる。その結果、ｎ+ 拡散領域２１か
ら電子電流２８ｂがｐ + 拡散領域７とｎ- 層３に流れ出
す。これにより、オン状態が実現される。
【００１１】次に、従来のＩＧＢＴの第２の例として、
特開平４−２１６９号公報に開示されたＩＧＢＴについ
て図を用いて説明する。図２４はＩＧＢＴの断面図であ
り、図２５は図２４に示すドレイン電極近傍の平面図を
示す。
特開平４−２１６９号公報に開示されたＩＧＢＴについ
て図を用いて説明する。図２４はＩＧＢＴの断面図であ
り、図２５は図２４に示すドレイン電極近傍の平面図を
示す。
【００１２】図２４および図２５を参照して、ｐ- 型半
導体基板１１１上にｎ- 型半導体層１１２がエピタキシ
ャル成長により形成されている。ｎ- 型半導体層１１２
にはｐ+ 型埋込層１１３、分離領域１１４が形成されて
いる。ｎ- 型半導体層１１２の表面の一部にｐ型ベース
領域１１５が形成されている。
導体基板１１１上にｎ- 型半導体層１１２がエピタキシ
ャル成長により形成されている。ｎ- 型半導体層１１２
にはｐ+ 型埋込層１１３、分離領域１１４が形成されて
いる。ｎ- 型半導体層１１２の表面の一部にｐ型ベース
領域１１５が形成されている。
【００１３】ｐ型ベース領域１１５の一部にｎ+ 型ソー
ス領域１１６が選択的に形成されている。ｎ+ 型ソース
領域１１６とｎ- 型半導体層１１２とに挟まれたｐ型ベ
ース領域１１５の表面にゲート絶縁膜１１８を介在させ
てゲート電極１１７が形成されている。ｎ+ 型ソース領
域１１６の表面にソース電極１１９が形成されている。
ス領域１１６が選択的に形成されている。ｎ+ 型ソース
領域１１６とｎ- 型半導体層１１２とに挟まれたｐ型ベ
ース領域１１５の表面にゲート絶縁膜１１８を介在させ
てゲート電極１１７が形成されている。ｎ+ 型ソース領
域１１６の表面にソース電極１１９が形成されている。
【００１４】ｎ- 型半導体層１１２の表面において、ｐ
型ベース領域１１５から間隔を隔てて一連に屈曲する形
状を有するｎ型バッファ領域１２０が形成されている。
ｎ型バッファ領域１２０内には、ｐ+ 型ドレイン領域１
２１が形成されている。ｐ+型ドレイン領域１２１の両
側部はその屈曲形状に倣うように形成されている。
型ベース領域１１５から間隔を隔てて一連に屈曲する形
状を有するｎ型バッファ領域１２０が形成されている。
ｎ型バッファ領域１２０内には、ｐ+ 型ドレイン領域１
２１が形成されている。ｐ+型ドレイン領域１２１の両
側部はその屈曲形状に倣うように形成されている。
【００１５】また、ｐ+ 型ドレイン領域１２１は相互に
並列する領域１２１ａ、１２１ａを有する。並列する領
域１２１ａ、１２１ａの間には、ｎ+ 型コンタクト領域
１２２が形成されている。領域１２１ａとｎ+ コンタク
ト領域１２２に電気的に接続されるドレイン電極１２３
が形成されている。
並列する領域１２１ａ、１２１ａを有する。並列する領
域１２１ａ、１２１ａの間には、ｎ+ 型コンタクト領域
１２２が形成されている。領域１２１ａとｎ+ コンタク
ト領域１２２に電気的に接続されるドレイン電極１２３
が形成されている。
【００１６】次に動作について説明する。ゲート電極１
１７に対して、そのしきい値以上の電圧を印加すること
により、ｐ型ベース領域１１５の表面に反転層が形成さ
れる。ｎ+ 型ソース領域１１６からこの反転層を経て、
ｎ- 型半導体層１１２に電子電流が流れる。
１７に対して、そのしきい値以上の電圧を印加すること
により、ｐ型ベース領域１１５の表面に反転層が形成さ
れる。ｎ+ 型ソース領域１１６からこの反転層を経て、
ｎ- 型半導体層１１２に電子電流が流れる。
【００１７】ｎ- 型半導体層１１２に流れた電子は、低
抵抗とされたｎ型バッファ領域１２０内を流れる。この
とき、ｎ型バッファ領域１２０およびｐ+ ドレイン領域
１２１は屈曲形状を有するため、直線の場合よりも長い
距離を電子が流れる。このため、少ない電流でより大き
な電圧降下が得られる。その結果、比較的低電流でも導
電率変調が起こりＩＧＢＴをオン状態にすることができ
る。
抵抗とされたｎ型バッファ領域１２０内を流れる。この
とき、ｎ型バッファ領域１２０およびｐ+ ドレイン領域
１２１は屈曲形状を有するため、直線の場合よりも長い
距離を電子が流れる。このため、少ない電流でより大き
な電圧降下が得られる。その結果、比較的低電流でも導
電率変調が起こりＩＧＢＴをオン状態にすることができ
る。
【００１８】
【発明が解決しようとする課題】上述した第１の例にお
けるＩＧＢＴでは、ｐ- 拡散領域７の抵抗値がオン動作
に移行する時のＩＧＢＴの抵抗値をほぼ決定する要因と
なる。このため、オン動作時により多くの電流を流すた
めには、このｐ- 拡散領域７の低抵抗化が望まれる。ｐ
- 拡散領域７の抵抗を下げる手段としては、ｐ型の不純
物濃度を上げる方法が一般的に考えられる。
けるＩＧＢＴでは、ｐ- 拡散領域７の抵抗値がオン動作
に移行する時のＩＧＢＴの抵抗値をほぼ決定する要因と
なる。このため、オン動作時により多くの電流を流すた
めには、このｐ- 拡散領域７の低抵抗化が望まれる。ｐ
- 拡散領域７の抵抗を下げる手段としては、ｐ型の不純
物濃度を上げる方法が一般的に考えられる。
【００１９】ところが、ｐ- 拡散領域７内のｐ型不純物
領域が高くなると、ｐｎ接合部Ｊ１から空乏層がｐ- 拡
散領域７へ向かって延びるのが抑制されてしまう。この
ため、図２２に示すドレイン電極２５側の空乏層端Ｅ
が、ソース電極１７側により近いところに位置するよう
になる。その結果、ソース電極１７とドレイン電極２５
間の耐圧が低下する問題が生じた。
領域が高くなると、ｐｎ接合部Ｊ１から空乏層がｐ- 拡
散領域７へ向かって延びるのが抑制されてしまう。この
ため、図２２に示すドレイン電極２５側の空乏層端Ｅ
が、ソース電極１７側により近いところに位置するよう
になる。その結果、ソース電極１７とドレイン電極２５
間の耐圧が低下する問題が生じた。
【００２０】また、オン動作時においてホール電流はｐ
+ 拡散領域９からチャネル領域を通ってｐ- 拡散領域７
へ流れる。ｐ- 拡散領域７へ流れたホール電流はｎ+ 拡
散領域２１下のｐ+ 拡散領域２３を通ってドレイン電極
２５へ達する。ｐ- 拡散領域７、ｎ+ 拡散領域２１、ド
レイン電極との短絡面２６は、図１９または図２６に示
す平面構造を有している。
+ 拡散領域９からチャネル領域を通ってｐ- 拡散領域７
へ流れる。ｐ- 拡散領域７へ流れたホール電流はｎ+ 拡
散領域２１下のｐ+ 拡散領域２３を通ってドレイン電極
２５へ達する。ｐ- 拡散領域７、ｎ+ 拡散領域２１、ド
レイン電極との短絡面２６は、図１９または図２６に示
す平面構造を有している。
【００２１】このため、ホール電流は矢印２９に示すよ
うに、ほぼ直線的に短絡面２６まで流れる。すなわち、
図２６および図２７に示すように、ｎ+ 拡散領域２１と
ｐ+拡散領域２３との界面で生じるピンチ抵抗３０によ
って生じる電圧降下がより小さくなるようにホール電流
が流れる。
うに、ほぼ直線的に短絡面２６まで流れる。すなわち、
図２６および図２７に示すように、ｎ+ 拡散領域２１と
ｐ+拡散領域２３との界面で生じるピンチ抵抗３０によ
って生じる電圧降下がより小さくなるようにホール電流
が流れる。
【００２２】このため、ｎ+ 拡散領域２１とｐ+ 拡散領
域２３との電位差が十分に取れず、電子電流がｎ+ 拡散
領域２１からｐ+ 拡散領域２３へ多く流れない。その結
果、オン状態での電流（オン駆動電流）を上げるのが困
難であった。
域２３との電位差が十分に取れず、電子電流がｎ+ 拡散
領域２１からｐ+ 拡散領域２３へ多く流れない。その結
果、オン状態での電流（オン駆動電流）を上げるのが困
難であった。
【００２３】第２の例におけるＩＧＢＴでは、ｎ−ｃｈ
ＭＯＳトランジスタが適用されている。この構成のＩＧ
ＢＴにｐ−ｃｈＭＯＳトランジスタを適用させる場合を
考える。この場合、ｎ- 層３をｐ- 層に置き換え、所定
の拡散領域を形成することが容易に想定される。しか
し、ｐ- 層にｎ型の不純物領域を形成することは、拡散
に非常に時間を要するなどの製造上の理由のため容易に
達成することができない。
ＭＯＳトランジスタが適用されている。この構成のＩＧ
ＢＴにｐ−ｃｈＭＯＳトランジスタを適用させる場合を
考える。この場合、ｎ- 層３をｐ- 層に置き換え、所定
の拡散領域を形成することが容易に想定される。しか
し、ｐ- 層にｎ型の不純物領域を形成することは、拡散
に非常に時間を要するなどの製造上の理由のため容易に
達成することができない。
【００２４】このため、図２８に示すように、ｎ- 層１
１２の表面に所定の拡散領域がそれぞれ形成される。特
に、ｎ型ベース領域２１５から間隔を隔てて一連に屈曲
する形状を有するｐ型バッファ領域２２０が形成され
る。そのｐ型バッファ領域２２０内に、ｎ+ 型ドレイン
領域２２１が形成される。ｎ+ 型ドレイン領域２２１
は、相互に並列する領域２２１ａを有する。並列する領
域２２１ａには、ｐ+ 型コンタクト領域２２２が形成さ
れている。この場合、ｐチャネルの長さが所定の長さを
有するように、屈曲形状のｐ型バッファ領域２２０はよ
りソース側に接近させて形成される。このため、ｐｎ接
合Ｊ４から延びる空乏層の端とｐｎ接合Ｊ５から延びる
空乏層の端との距離がより短くなる。その結果、ＩＧＢ
Ｔの耐圧が低下するという問題が生じた。
１２の表面に所定の拡散領域がそれぞれ形成される。特
に、ｎ型ベース領域２１５から間隔を隔てて一連に屈曲
する形状を有するｐ型バッファ領域２２０が形成され
る。そのｐ型バッファ領域２２０内に、ｎ+ 型ドレイン
領域２２１が形成される。ｎ+ 型ドレイン領域２２１
は、相互に並列する領域２２１ａを有する。並列する領
域２２１ａには、ｐ+ 型コンタクト領域２２２が形成さ
れている。この場合、ｐチャネルの長さが所定の長さを
有するように、屈曲形状のｐ型バッファ領域２２０はよ
りソース側に接近させて形成される。このため、ｐｎ接
合Ｊ４から延びる空乏層の端とｐｎ接合Ｊ５から延びる
空乏層の端との距離がより短くなる。その結果、ＩＧＢ
Ｔの耐圧が低下するという問題が生じた。
【００２５】またその対策として、空乏層をｐ型バッフ
ァ領域により広がりやすくするために、ｐ型バッファ領
域の不純物濃度を下げる手法が採られることがある。し
かしながら、ｐ型バッファ領域へ向かって伸びる空乏層
がｎ型ドレイン領域と接触してパンチスルーを起こし、
結局ＩＧＢＴの耐圧改善を図ることができないという問
題が生じた。
ァ領域により広がりやすくするために、ｐ型バッファ領
域の不純物濃度を下げる手法が採られることがある。し
かしながら、ｐ型バッファ領域へ向かって伸びる空乏層
がｎ型ドレイン領域と接触してパンチスルーを起こし、
結局ＩＧＢＴの耐圧改善を図ることができないという問
題が生じた。
【００２６】以上説明したように、従来のＩＧＢＴにお
いてはオフ動作時の耐圧を上げ、しかも、オン動作時の
オン駆動電流を上げることが困難であった。
いてはオフ動作時の耐圧を上げ、しかも、オン動作時の
オン駆動電流を上げることが困難であった。
【００２７】本発明は、このような問題点を解決するた
めになされたものであり、一つの目的は、オフ動作時の
耐圧の向上が図られる半導体装置を提供することであ
る。もう一つの目的は、オフ動作時の耐圧を向上すると
ともに、オン動作時の電流向上も図られる半導体装置を
提供することである。
めになされたものであり、一つの目的は、オフ動作時の
耐圧の向上が図られる半導体装置を提供することであ
る。もう一つの目的は、オフ動作時の耐圧を向上すると
ともに、オン動作時の電流向上も図られる半導体装置を
提供することである。
【００２８】
【課題を解決するための手段】本発明の１つの局面にお
ける半導体装置は、半導体基板上に形成された絶縁膜
と、半導体層と、第２導電型の第１不純物領域と、第１
導電型の第２不純物領域と、第１導電型の第３不純物領
域と、第２導電型の第４不純物領域と、第２導電型の第
５不純物領域と、第１電極と、第２電極と、第３電極と
を備えている。第１導電型の半導体層は、絶縁膜上に形
成されている。第２導電型の第１不純物領域は、半導体
層の主表面に形成されている。第１導電型の第２不純物
領域は、半導体層の主表面に形成され、第１不純物領域
によって囲まれている。第１導電型の第３不純物領域
は、半導体層の主表面に、第１不純物領域と距離を隔て
られて形成されている。第２導電型の第４不純物領域
は、半導体層の主表面に形成され、第３不純物領域によ
って囲まれている。第２導電型の第５不純物領域は、第
１不純物領域と電気的に接続され、主表面において、第
４不純物領域と所定の間隔を有して半導体層に形成され
ている。第１電極は、第５不純物領域と第４不純物領域
とによって挟まれた半導体層および第３不純物領域の表
面上に絶縁膜を介在させて形成されている。第２電極
は、第４不純物領域に電気的に接続されている。第３電
極は、第２不純物領域と電気的に接続され、かつ、第１
不純物領域と短絡面において電気的に接続されている。
また第５不純物領域は、複数の枝状領域を備えている。
主表面において各枝状領域の先端部と第４不純物領域と
の距離が所定の間隔となる。
ける半導体装置は、半導体基板上に形成された絶縁膜
と、半導体層と、第２導電型の第１不純物領域と、第１
導電型の第２不純物領域と、第１導電型の第３不純物領
域と、第２導電型の第４不純物領域と、第２導電型の第
５不純物領域と、第１電極と、第２電極と、第３電極と
を備えている。第１導電型の半導体層は、絶縁膜上に形
成されている。第２導電型の第１不純物領域は、半導体
層の主表面に形成されている。第１導電型の第２不純物
領域は、半導体層の主表面に形成され、第１不純物領域
によって囲まれている。第１導電型の第３不純物領域
は、半導体層の主表面に、第１不純物領域と距離を隔て
られて形成されている。第２導電型の第４不純物領域
は、半導体層の主表面に形成され、第３不純物領域によ
って囲まれている。第２導電型の第５不純物領域は、第
１不純物領域と電気的に接続され、主表面において、第
４不純物領域と所定の間隔を有して半導体層に形成され
ている。第１電極は、第５不純物領域と第４不純物領域
とによって挟まれた半導体層および第３不純物領域の表
面上に絶縁膜を介在させて形成されている。第２電極
は、第４不純物領域に電気的に接続されている。第３電
極は、第２不純物領域と電気的に接続され、かつ、第１
不純物領域と短絡面において電気的に接続されている。
また第５不純物領域は、複数の枝状領域を備えている。
主表面において各枝状領域の先端部と第４不純物領域と
の距離が所定の間隔となる。
【００２９】この構成によれば、第１電極と第２電極と
を所定の同電位に設定することによってオフ動作が行な
われる。オフ動作時において、第１導電型の半導体層と
第２導電型の第１不純物領域との接合面、第１導電型の
半導体層と第２導電型の第５不純物領域の枝状領域との
接合面、および、第１導電型の半導体層と絶縁膜との接
合面から空乏層が広がる。このようにして、第２電極側
近傍と第３電極側近傍とに空乏層端を有する空乏層が形
成され両電極が絶縁される。第５不純物領域の各枝状領
域の間には半導体層が位置している。このため、半導体
層側に伸びる空乏層が、より第１不純物領域に近い位置
まで広がることができる。この空乏層によって、空乏層
全体が第１不純物領域の近傍まで広がる。その結果、第
２電極と第３電極とを絶縁する空乏層の長さが長くなり
耐圧が向上する。
を所定の同電位に設定することによってオフ動作が行な
われる。オフ動作時において、第１導電型の半導体層と
第２導電型の第１不純物領域との接合面、第１導電型の
半導体層と第２導電型の第５不純物領域の枝状領域との
接合面、および、第１導電型の半導体層と絶縁膜との接
合面から空乏層が広がる。このようにして、第２電極側
近傍と第３電極側近傍とに空乏層端を有する空乏層が形
成され両電極が絶縁される。第５不純物領域の各枝状領
域の間には半導体層が位置している。このため、半導体
層側に伸びる空乏層が、より第１不純物領域に近い位置
まで広がることができる。この空乏層によって、空乏層
全体が第１不純物領域の近傍まで広がる。その結果、第
２電極と第３電極とを絶縁する空乏層の長さが長くなり
耐圧が向上する。
【００３０】好ましくは、各枝状領域は、第１不純物領
域をそれぞれ基端として第３不純物領域に向かって形成
され、短絡面は、隣合う枝状領域の間の半導体層が位置
する側とは反対側の第１不純物領域と第２不純物領域と
の境界近傍に形成されている。
域をそれぞれ基端として第３不純物領域に向かって形成
され、短絡面は、隣合う枝状領域の間の半導体層が位置
する側とは反対側の第１不純物領域と第２不純物領域と
の境界近傍に形成されている。
【００３１】この構成によれば、第１電極と第２電極と
を所定の電位差に設定することによってオン動作が行な
われる。オン動作時において第１電極下の第１導電型の
半導体層の表面に第２導電型の反転層が形成される。第
４不純物領域からこの反転層を通ってホール電流が第５
不純物領域へ流れる。第５不純物領域に流れたホール電
流は第１不純物領域へ流れ、短絡面にて第３電極へ流れ
込む。
を所定の電位差に設定することによってオン動作が行な
われる。オン動作時において第１電極下の第１導電型の
半導体層の表面に第２導電型の反転層が形成される。第
４不純物領域からこの反転層を通ってホール電流が第５
不純物領域へ流れる。第５不純物領域に流れたホール電
流は第１不純物領域へ流れ、短絡面にて第３電極へ流れ
込む。
【００３２】このとき、ホール電流は、半導体層が位置
する側とは反対側の第１不純物領域と第２不純物領域と
の境界近傍に形成された短絡面までより長い距離を流れ
る。これにより、第２不純物領域の伸延部と第１不純物
領域との界面で生じるピンチ抵抗が大きくなり、より大
きな電圧降下が得られる。このようにして、第２不純物
領域と第１不純物領域との電位差が大きくなり、第２不
純物領域から第１不純物領域へ向かってより多くの電子
電流が流れる。その結果、オン動作時におけるオン駆動
電流の向上を図ることができる。
する側とは反対側の第１不純物領域と第２不純物領域と
の境界近傍に形成された短絡面までより長い距離を流れ
る。これにより、第２不純物領域の伸延部と第１不純物
領域との界面で生じるピンチ抵抗が大きくなり、より大
きな電圧降下が得られる。このようにして、第２不純物
領域と第１不純物領域との電位差が大きくなり、第２不
純物領域から第１不純物領域へ向かってより多くの電子
電流が流れる。その結果、オン動作時におけるオン駆動
電流の向上を図ることができる。
【００３３】また好ましくは、第２不純物領域は、第１
不純物領域の表面近傍を除く第１不純物領域の内部にお
いて、第５不純物領域が位置する側と反対の方向に延び
る伸延部を有する。
不純物領域の表面近傍を除く第１不純物領域の内部にお
いて、第５不純物領域が位置する側と反対の方向に延び
る伸延部を有する。
【００３４】この構成によれば、オン動作時においてホ
ール電流は、第２不純物領域の伸延部に沿うように流れ
る。これにより、第２不純物領域の伸延部と第１不純物
領域との界面で生じるピンチ抵抗が大きくなり、さらに
大きな電圧降下が得られる。その結果、オン動作時にお
けるオン駆動電流の向上をさらに図ることができる。
ール電流は、第２不純物領域の伸延部に沿うように流れ
る。これにより、第２不純物領域の伸延部と第１不純物
領域との界面で生じるピンチ抵抗が大きくなり、さらに
大きな電圧降下が得られる。その結果、オン動作時にお
けるオン駆動電流の向上をさらに図ることができる。
【００３５】また好ましくは、各枝状領域は、複数の枝
状領域のうちの第１不純物領域の一方側を基端として第
３不純物領域へ向かって延びる１つの枝状領域から枝分
かれするようにそれぞれ形成され、短絡面は、第１不純
物領域の他方側近傍に形成されている。
状領域のうちの第１不純物領域の一方側を基端として第
３不純物領域へ向かって延びる１つの枝状領域から枝分
かれするようにそれぞれ形成され、短絡面は、第１不純
物領域の他方側近傍に形成されている。
【００３６】この構成によれば、オン動作時においてホ
ール電流が第４不純物領域から反転層を通って第５不純
物領域の枝状領域へ流れる。各枝状領域を流れるホール
電流は合流して１つの枝状領域を流れ第１不純物領域の
一方側に達する。第１不純物領域の一方側に達したホー
ル電流は、第１不純物領域の他方側に形成された短絡面
へ向かってより長い距離を流れる。
ール電流が第４不純物領域から反転層を通って第５不純
物領域の枝状領域へ流れる。各枝状領域を流れるホール
電流は合流して１つの枝状領域を流れ第１不純物領域の
一方側に達する。第１不純物領域の一方側に達したホー
ル電流は、第１不純物領域の他方側に形成された短絡面
へ向かってより長い距離を流れる。
【００３７】このとき、第１不純物領域と第２不純物領
域との界面で生じるピンチ抵抗が大きくなり、より大き
な電圧降下が得られる。このため、第２不純物領域から
第１不純物領域へ向かってより多くの電子電流が流れ
る。その結果、オン駆動電流の向上を図ることができ
る。
域との界面で生じるピンチ抵抗が大きくなり、より大き
な電圧降下が得られる。このため、第２不純物領域から
第１不純物領域へ向かってより多くの電子電流が流れ
る。その結果、オン駆動電流の向上を図ることができ
る。
【００３８】さらに好ましくは、各枝状領域は、第１不
純物領域から第３不純物領域に向かう方向成分を有して
それぞれ延びる。
純物領域から第３不純物領域に向かう方向成分を有して
それぞれ延びる。
【００３９】この構成によれば、オン動作時において、
ホール電流が第４不純物領域から反転層を通って第５不
純物領域の各枝状領域へ流れる。各枝状領域を流れるホ
ール電流は、合流して１つの枝状領域を流れ第１不純物
領域に達する。
ホール電流が第４不純物領域から反転層を通って第５不
純物領域の各枝状領域へ流れる。各枝状領域を流れるホ
ール電流は、合流して１つの枝状領域を流れ第１不純物
領域に達する。
【００４０】このとき、ホール電流が第５不純物領域内
を流れる総距離がより短くなる。これにより、ピンチ抵
抗が寄与しない第５不純物領域における抵抗が減少す
る。その結果、より低い電圧で半導体装置をオンさせる
ことができる。
を流れる総距離がより短くなる。これにより、ピンチ抵
抗が寄与しない第５不純物領域における抵抗が減少す
る。その結果、より低い電圧で半導体装置をオンさせる
ことができる。
【００４１】また好ましくは、第４不純物領域は、第５
不純物領域の枝状領域の先端部近傍を取囲むように形成
されている。
不純物領域の枝状領域の先端部近傍を取囲むように形成
されている。
【００４２】この構成によれば、第４不純物領域と枝状
領域の先端部近傍とによって挟まれるチャネル領域の長
さがより長くなる。これにより、オン動作においてより
多くのホール電流を第４不純物領域から枝状領域へ流す
ことができる。その結果、オン駆動電流の向上を図るこ
とができる。
領域の先端部近傍とによって挟まれるチャネル領域の長
さがより長くなる。これにより、オン動作においてより
多くのホール電流を第４不純物領域から枝状領域へ流す
ことができる。その結果、オン駆動電流の向上を図るこ
とができる。
【００４３】さらに好ましくは、隣り合う各枝状領域の
先端部近傍の間に、隣り合う枝状領域をそれぞれ電気的
に接続する第２導電型の第６不純物領域を有する。
先端部近傍の間に、隣り合う枝状領域をそれぞれ電気的
に接続する第２導電型の第６不純物領域を有する。
【００４４】この構成によれば、オン動作においてホー
ル電流は第４不純物領域から第６不純物領域をも通って
第５不純物領域へ流れる。これにより、より多くのホー
ル電流が流れることができ、結果としてオン駆動電流の
向上を図ることができる。
ル電流は第４不純物領域から第６不純物領域をも通って
第５不純物領域へ流れる。これにより、より多くのホー
ル電流が流れることができ、結果としてオン駆動電流の
向上を図ることができる。
【００４５】また好ましくは、各枝状領域は、所定の幅
と間隔とを有して次の条件を有するように形成されてい
る。各枝状領域の幅をＷSD、隣り合う枝状領域の間隔を
ＷSSとしたときに、ＷSD≦３．０μｍであり、α＝ＷSD
／（ＷSD＋ＷSS）×１００で与えられるαが、７５≦α
＜１００％である。
と間隔とを有して次の条件を有するように形成されてい
る。各枝状領域の幅をＷSD、隣り合う枝状領域の間隔を
ＷSSとしたときに、ＷSD≦３．０μｍであり、α＝ＷSD
／（ＷSD＋ＷSS）×１００で与えられるαが、７５≦α
＜１００％である。
【００４６】この場合、最も高い耐圧とオン駆動電流と
を有する半導体装置を得ることができる。
を有する半導体装置を得ることができる。
【００４７】
実施の形態１
実施の形態１に係るＩＧＢＴについて図を用いて説明す
る。図１はＩＧＢＴの鳥瞰断面図である。図１を参照し
て、半導体基板１上に絶縁膜としての埋込酸化膜２が形
成されている。埋込酸化膜２上に半導体層としてのｎ-
層３が形成されている。ｎ- 層３の表面には、ｐチャネ
ルＭＯＳトランジスタ５が形成されている。ｐチャネル
ＭＯＳトランジスタ５は、第５不純物領域としてのｐ-
拡散領域７、第４不純物領域としてのｐ+ 拡散領域９お
よび第１電極としてのゲート電極１１を有している。
る。図１はＩＧＢＴの鳥瞰断面図である。図１を参照し
て、半導体基板１上に絶縁膜としての埋込酸化膜２が形
成されている。埋込酸化膜２上に半導体層としてのｎ-
層３が形成されている。ｎ- 層３の表面には、ｐチャネ
ルＭＯＳトランジスタ５が形成されている。ｐチャネル
ＭＯＳトランジスタ５は、第５不純物領域としてのｐ-
拡散領域７、第４不純物領域としてのｐ+ 拡散領域９お
よび第１電極としてのゲート電極１１を有している。
【００４８】ｐ- 拡散領域７は、複数の枝状領域８を有
している。ゲート電極１１は、枝状領域８の一方の端と
ｐ+ 拡散領域９とによって挟まれるｎ- 層３とｎウェル
１５の表面上にゲート酸化膜を介在させて形成されてい
る。ｐ+ 拡散領域９に隣接してｎ+ 拡散領域１３が形成
されている。ｐ+ 拡散領域９およびｎ+ 拡散領域１３を
取囲むように第３不純物領域としてのｎウェル１５が形
成されている。ｐ+ 拡散領域９とｎ+ 拡散領域１３とに
電気的に接続されるように第２電極としてのソース電極
１７が形成されている。ソース電極１７は、酸化膜１９
を介在してゲート電極１１およびｐ- 拡散領域７上に延
在する。
している。ゲート電極１１は、枝状領域８の一方の端と
ｐ+ 拡散領域９とによって挟まれるｎ- 層３とｎウェル
１５の表面上にゲート酸化膜を介在させて形成されてい
る。ｐ+ 拡散領域９に隣接してｎ+ 拡散領域１３が形成
されている。ｐ+ 拡散領域９およびｎ+ 拡散領域１３を
取囲むように第３不純物領域としてのｎウェル１５が形
成されている。ｐ+ 拡散領域９とｎ+ 拡散領域１３とに
電気的に接続されるように第２電極としてのソース電極
１７が形成されている。ソース電極１７は、酸化膜１９
を介在してゲート電極１１およびｐ- 拡散領域７上に延
在する。
【００４９】枝状領域８の他方の端と電気的に繋がるよ
うに第１不純物領域としてのｐ+ 拡散領域２３が形成さ
れている。ｐ+ 拡散領域２３によって取込まれるように
第２不純物領域としてのｎ+ 拡散領域２１が形成されて
いる。ｐ+ 拡散領域２３と短絡面２６にて電気的に接続
され、かつ、ｎ+ 拡散領域２１と電気的に接続される第
３電極としてのドレイン電極２５が形成されている。一
方、半導体基板１の裏面には基板電極（裏面電極）２７
が形成されている。したがって、ｐ- 拡散領域７が枝状
領域８を有している点を除けば、本ＩＧＢＴは従来のＩ
ＧＢＴと同様の構造を有している。
うに第１不純物領域としてのｐ+ 拡散領域２３が形成さ
れている。ｐ+ 拡散領域２３によって取込まれるように
第２不純物領域としてのｎ+ 拡散領域２１が形成されて
いる。ｐ+ 拡散領域２３と短絡面２６にて電気的に接続
され、かつ、ｎ+ 拡散領域２１と電気的に接続される第
３電極としてのドレイン電極２５が形成されている。一
方、半導体基板１の裏面には基板電極（裏面電極）２７
が形成されている。したがって、ｐ- 拡散領域７が枝状
領域８を有している点を除けば、本ＩＧＢＴは従来のＩ
ＧＢＴと同様の構造を有している。
【００５０】なお、図では示されていないが、ソース電
極１７とドレイン電極２５との間の酸化膜１９上は、酸
化膜１９下の電界集中を緩和するためのマルチフィール
ドプレート構造が採用される。
極１７とドレイン電極２５との間の酸化膜１９上は、酸
化膜１９下の電界集中を緩和するためのマルチフィール
ドプレート構造が採用される。
【００５１】次に動作として特にオフ動作について説明
する。図２は、図１に示すｐ- 拡散領域７の枝状領域８
とｐ+ 拡散領域２３の平面図である。図１および図２を
参照して、ドレイン電極２５と基板電極２７の電位を０
Ｖとし、ゲート電極１１とソース電極１７とに正電位を
印加する。これにより、従来の技術の項の第１の例にお
いて説明したように、ｐ- 拡散領域７とｎ- 層３との界
面のｐｎ接合部Ｊ１およびｐ+ 拡散領域２３とｎ- 層３
との界面のｐｎ接合面Ｊ２、ｎ- 層３と埋込酸化膜２と
の界面Ｊ３から空乏層が広がり始める。
する。図２は、図１に示すｐ- 拡散領域７の枝状領域８
とｐ+ 拡散領域２３の平面図である。図１および図２を
参照して、ドレイン電極２５と基板電極２７の電位を０
Ｖとし、ゲート電極１１とソース電極１７とに正電位を
印加する。これにより、従来の技術の項の第１の例にお
いて説明したように、ｐ- 拡散領域７とｎ- 層３との界
面のｐｎ接合部Ｊ１およびｐ+ 拡散領域２３とｎ- 層３
との界面のｐｎ接合面Ｊ２、ｎ- 層３と埋込酸化膜２と
の界面Ｊ３から空乏層が広がり始める。
【００５２】特にｐｎ接合面Ｊ１からは、ｎ- 層３側と
ｐ- 拡散領域７側とに空乏層が広がる。この場合、ｐ-
拡散領域７は枝状領域８を有し、その各枝状領域８の間
にはｎ- 層３が存在する。このため、空乏層はよりｐ+
拡散領域２３の近傍まで広がる。したがって、この空乏
層の影響を受けて、空乏層全体がよりｐ+ 拡散領域２３
へ広がる。
ｐ- 拡散領域７側とに空乏層が広がる。この場合、ｐ-
拡散領域７は枝状領域８を有し、その各枝状領域８の間
にはｎ- 層３が存在する。このため、空乏層はよりｐ+
拡散領域２３の近傍まで広がる。したがって、この空乏
層の影響を受けて、空乏層全体がよりｐ+ 拡散領域２３
へ広がる。
【００５３】すなわち、図２および図３を参照して、断
面線Ｂ−Ｂにおいて、空乏層は図３に示すプロファイル
Ｄ２を有する。この影響を受けて、断面線Ａ−Ａにおけ
る空乏層は、従来のＩＧＢＴの場合のプロファイルＲよ
りもさらにｐ+ 拡散領域２３まで広がる。その結果、空
乏層は図３に示すプロファイルＤ１を示す。これによ
り、ソース電極１７とドレイン電極１５とを絶縁する空
乏層が、従来のＩＧＢＴの場合よりも広がり、ソース電
極１７とドレイン電極１５間の耐圧が向上する。
面線Ｂ−Ｂにおいて、空乏層は図３に示すプロファイル
Ｄ２を有する。この影響を受けて、断面線Ａ−Ａにおけ
る空乏層は、従来のＩＧＢＴの場合のプロファイルＲよ
りもさらにｐ+ 拡散領域２３まで広がる。その結果、空
乏層は図３に示すプロファイルＤ１を示す。これによ
り、ソース電極１７とドレイン電極１５とを絶縁する空
乏層が、従来のＩＧＢＴの場合よりも広がり、ソース電
極１７とドレイン電極１５間の耐圧が向上する。
【００５４】次にこのＩＧＢＴについて耐圧を評価した
結果を図４に示す。図４を参照して、このグラフの横軸
はｐ- 拡散領域を形成するときのｐ型不純物のドーズ量
を示し、縦軸は耐圧を示す。本構造を有するＩＧＢＴと
従来のＩＧＢＴとについてそれぞれ評価した。
結果を図４に示す。図４を参照して、このグラフの横軸
はｐ- 拡散領域を形成するときのｐ型不純物のドーズ量
を示し、縦軸は耐圧を示す。本構造を有するＩＧＢＴと
従来のＩＧＢＴとについてそれぞれ評価した。
【００５５】両ＩＧＢＴともｐ- 拡散領域の不純物濃度
が高くなるにつれて、耐圧が低下する傾向を示してい
る。これは、不純物濃度が高くなればｐ- 拡散領域に広
がる空乏層の広がり方が抑制されるためである。しかし
ながら、ｐ- 拡散領域の不純物濃度が同じであれば、本
ＩＧＢＴの耐圧が従来のＩＧＢＴよりも１００Ｖ以上向
上していることがわかる。たとえば、注入量が１．０×
１０13ｃｍ-2の場合では、耐圧は２５０Ｖ以上向上する
ことが判明した。
が高くなるにつれて、耐圧が低下する傾向を示してい
る。これは、不純物濃度が高くなればｐ- 拡散領域に広
がる空乏層の広がり方が抑制されるためである。しかし
ながら、ｐ- 拡散領域の不純物濃度が同じであれば、本
ＩＧＢＴの耐圧が従来のＩＧＢＴよりも１００Ｖ以上向
上していることがわかる。たとえば、注入量が１．０×
１０13ｃｍ-2の場合では、耐圧は２５０Ｖ以上向上する
ことが判明した。
【００５６】実施の形態２
実施の形態２に係るＩＧＢＴについて図を用いて説明す
る。図５は、図１に示す短絡面２６近傍の平面図であ
る。図１および図５を参照して、短絡面２６は、ｎ+ 拡
散領域２１を介し、枝状領域８、８の間のｎ- 層３と反
対側のｐ+ 拡散領域２３の表面に形成されている。この
短絡面２６において、ｐ+ 拡散領域２３とドレイン電極
２５とが電気的に接続される。これ以外の構成について
は、実施の形態１で説明した構成と同じなので詳しい説
明は省略する。
る。図５は、図１に示す短絡面２６近傍の平面図であ
る。図１および図５を参照して、短絡面２６は、ｎ+ 拡
散領域２１を介し、枝状領域８、８の間のｎ- 層３と反
対側のｐ+ 拡散領域２３の表面に形成されている。この
短絡面２６において、ｐ+ 拡散領域２３とドレイン電極
２５とが電気的に接続される。これ以外の構成について
は、実施の形態１で説明した構成と同じなので詳しい説
明は省略する。
【００５７】次に動作として特にオン動作について説明
する。図１および図５を参照して、ゲート電極１１の電
位をソース電極１７の電位よりも低くする。ゲート電極
１１直下のｎウェル１５およびｎ- 層３の表面がｐ型に
反転し、チャネル領域が形成される。これにより、ホー
ル電流２８ａがｐ+ 拡散領域９からチャネル領域を通っ
て各枝状領域８へ流れる。
する。図１および図５を参照して、ゲート電極１１の電
位をソース電極１７の電位よりも低くする。ゲート電極
１１直下のｎウェル１５およびｎ- 層３の表面がｐ型に
反転し、チャネル領域が形成される。これにより、ホー
ル電流２８ａがｐ+ 拡散領域９からチャネル領域を通っ
て各枝状領域８へ流れる。
【００５８】各枝状領域８に流れたホール電流２８ａ
は、ｐ+ 拡散領域２３へ入り短絡面２６へ向かって流れ
る。このとき、ｐ+ 拡散領域２３とｎ+ 拡散領域２１と
の界面に生ずるピンチ抵抗３０ａにより電圧が降下す
る。これにより、ｐ+ 拡散領域２３とｎ+ 拡散領域２１
との接合電位が所定の電位（ビルトイン電圧）を超え
る。ｎ+ 拡散領域２１からｐ+ 拡散領域２３へ電子電流
が注入され、ＩＧＢＴがオン動作する。
は、ｐ+ 拡散領域２３へ入り短絡面２６へ向かって流れ
る。このとき、ｐ+ 拡散領域２３とｎ+ 拡散領域２１と
の界面に生ずるピンチ抵抗３０ａにより電圧が降下す
る。これにより、ｐ+ 拡散領域２３とｎ+ 拡散領域２１
との接合電位が所定の電位（ビルトイン電圧）を超え
る。ｎ+ 拡散領域２１からｐ+ 拡散領域２３へ電子電流
が注入され、ＩＧＢＴがオン動作する。
【００５９】特に、短絡面２６が図５に示す位置に存在
することの優位性は、短絡面２６が図６に示す位置に存
在する場合と比較すると明らかになる。すなわち、ｐ+
拡散領域２３へ入ったホール電流が、短絡面２６に達す
るまでに進む距離は、図５に示す構成の場合の方が図６
に示す構成の場合よりも長くなる。このため、ピンチ抵
抗３０ａによる電圧降下がピンチ抵抗３１による電圧降
下よりも大きくなる。これにより、ｎ+ 拡散領域２１か
らｐ+ 拡散領域２３へより多くの電子電流が注入され
る。その結果、より多くのオン駆動電流を流すことが可
能となる。
することの優位性は、短絡面２６が図６に示す位置に存
在する場合と比較すると明らかになる。すなわち、ｐ+
拡散領域２３へ入ったホール電流が、短絡面２６に達す
るまでに進む距離は、図５に示す構成の場合の方が図６
に示す構成の場合よりも長くなる。このため、ピンチ抵
抗３０ａによる電圧降下がピンチ抵抗３１による電圧降
下よりも大きくなる。これにより、ｎ+ 拡散領域２１か
らｐ+ 拡散領域２３へより多くの電子電流が注入され
る。その結果、より多くのオン駆動電流を流すことが可
能となる。
【００６０】実施の形態３
実施の形態３に係るＩＧＢＴについて図を用いて説明す
る。本ＩＧＢＴは、図１に示すｎ+ 拡散領域２１が図７
に示す断面構造を有する。すなわち、図７を参照して、
ｎ+ 拡散領域２１は、ｐ+ 拡散領域２３の表面下におい
て、枝状領域８の位置する側と反対の側に延びる伸延部
２１ａを有する。これ以外の構成については、実施の形
態１において構成と同じなので詳しい説明は省略する。
る。本ＩＧＢＴは、図１に示すｎ+ 拡散領域２１が図７
に示す断面構造を有する。すなわち、図７を参照して、
ｎ+ 拡散領域２１は、ｐ+ 拡散領域２３の表面下におい
て、枝状領域８の位置する側と反対の側に延びる伸延部
２１ａを有する。これ以外の構成については、実施の形
態１において構成と同じなので詳しい説明は省略する。
【００６１】次に動作としてオン動作について説明す
る。オン動作は実施の形態２において説明した動作と同
様である。本ＩＧＢＴの場合、枝状領域８からｐ+ 拡散
領域２３へ入ったホール電流２８ａは、伸延部２１ａの
下部とｐ+ 拡散領域２３との界面近傍から伸延部２１ａ
の上部とｐ+ 拡散領域２３との界面近傍に沿って流れ
る。このとき、主にピンチ抵抗３０ｂ、３０ｃによる電
圧降下が生じる。
る。オン動作は実施の形態２において説明した動作と同
様である。本ＩＧＢＴの場合、枝状領域８からｐ+ 拡散
領域２３へ入ったホール電流２８ａは、伸延部２１ａの
下部とｐ+ 拡散領域２３との界面近傍から伸延部２１ａ
の上部とｐ+ 拡散領域２３との界面近傍に沿って流れ
る。このとき、主にピンチ抵抗３０ｂ、３０ｃによる電
圧降下が生じる。
【００６２】これによりｎ+ 拡散領域２１とｐ+ 拡散領
域２３との接合電位が所定の電位を超える。ｎ+ 拡散領
域２１からｐ+ 拡散領域２３へ電子電流が注入され、Ｉ
ＧＢＴがオン動作する。本ＩＧＢＴの場合、伸延部２１
ａの上部とｐ+ 拡散領域２３との界面に生じるピンチ抵
抗３０ｃによてさらに大きな電圧降下が得られる。その
結果、より多くのオン駆動電流を流すことができる。
域２３との接合電位が所定の電位を超える。ｎ+ 拡散領
域２１からｐ+ 拡散領域２３へ電子電流が注入され、Ｉ
ＧＢＴがオン動作する。本ＩＧＢＴの場合、伸延部２１
ａの上部とｐ+ 拡散領域２３との界面に生じるピンチ抵
抗３０ｃによてさらに大きな電圧降下が得られる。その
結果、より多くのオン駆動電流を流すことができる。
【００６３】実施の形態４
実施の形態４に係るＩＧＢＴについて図を用いて説明す
る。本ＩＧＢＴは、図１に示す枝状領域８とｐ+ 拡散領
域９が図８に示す平面構造を有する。すなわち、図８を
参照して、ｐ+ 拡散領域９が枝状領域８の先端近傍領域
を部分的に取囲むように形成されている。図８中断面線
Ａ−Ａにおける断面を図９に示す。これ以外の構成につ
いては、実施の形態１において説明した構成と同じなの
で詳しい説明は省略する。
る。本ＩＧＢＴは、図１に示す枝状領域８とｐ+ 拡散領
域９が図８に示す平面構造を有する。すなわち、図８を
参照して、ｐ+ 拡散領域９が枝状領域８の先端近傍領域
を部分的に取囲むように形成されている。図８中断面線
Ａ−Ａにおける断面を図９に示す。これ以外の構成につ
いては、実施の形態１において説明した構成と同じなの
で詳しい説明は省略する。
【００６４】次に動作としてオン動作について説明す
る。オン動作は実施の形態２において説明した動作と同
様である。図１および図８を参照して、ゲート電極１１
の電位をソース電極１７の電位よりも低くする。ゲート
電極１１直下のｎウェル１５およびｎ- 層３の表面にｐ
型のチャネル領域が形成される。これにより、ホール電
流２８ａがｐ+ 拡散領域９からチャネル領域を通って枝
状領域８へ流れる。
る。オン動作は実施の形態２において説明した動作と同
様である。図１および図８を参照して、ゲート電極１１
の電位をソース電極１７の電位よりも低くする。ゲート
電極１１直下のｎウェル１５およびｎ- 層３の表面にｐ
型のチャネル領域が形成される。これにより、ホール電
流２８ａがｐ+ 拡散領域９からチャネル領域を通って枝
状領域８へ流れる。
【００６５】本ＩＧＢＴの場合、ｐ+ 拡散領域９は枝状
領域８の先端近傍領域を部分的に取囲むように形成され
ている。このため、ホール電流２８ａが通過する実効的
なゲート長（チャネル長）がより長くなる。これによ
り、ｐ+ 拡散領域９から枝状領域８へより多くのホール
電流２８ａを流すことができる。枝状領域８へ流れたホ
ール電流は、ｐ+ 拡散領域２３へ流れ、短絡面２６へ達
する。
領域８の先端近傍領域を部分的に取囲むように形成され
ている。このため、ホール電流２８ａが通過する実効的
なゲート長（チャネル長）がより長くなる。これによ
り、ｐ+ 拡散領域９から枝状領域８へより多くのホール
電流２８ａを流すことができる。枝状領域８へ流れたホ
ール電流は、ｐ+ 拡散領域２３へ流れ、短絡面２６へ達
する。
【００６６】ｐ+ 拡散領域２３においては、ピンチ抵抗
により電圧が降下する。このとき、ホール電流の電流値
が高いほど電圧降下は大きくなる。したがってより多く
のホール電流を流すことによってｐ+ 拡散領域２３とｎ
+ 拡散領域２１との接合電位が大きくなる。その結果、
実施の形態２において説明したようにより多くの駆動電
流を流すことが可能となる。
により電圧が降下する。このとき、ホール電流の電流値
が高いほど電圧降下は大きくなる。したがってより多く
のホール電流を流すことによってｐ+ 拡散領域２３とｎ
+ 拡散領域２１との接合電位が大きくなる。その結果、
実施の形態２において説明したようにより多くの駆動電
流を流すことが可能となる。
【００６７】実施の形態５
実施の形態５に係るＩＧＢＴについて図を用いて説明す
る。本ＩＧＢＴは、図１に示す枝状領域８が図１０に示
す平面構造を有する。すなわち、図１０を参照して、隣
り合う枝状領域８、８の先端領域近傍の間にｐ- 横断領
域８ａが形成されている。この構造によると、ゲート長
は、実施の形態４において説明した構造よりさらに長く
なる。なお、図１０中断面線Ａ−Ａにおける断面を図１
１に示す。これ以外の構成については、実施の形態１に
おいて説明した構成と同じなので詳しい説明は省略す
る。
る。本ＩＧＢＴは、図１に示す枝状領域８が図１０に示
す平面構造を有する。すなわち、図１０を参照して、隣
り合う枝状領域８、８の先端領域近傍の間にｐ- 横断領
域８ａが形成されている。この構造によると、ゲート長
は、実施の形態４において説明した構造よりさらに長く
なる。なお、図１０中断面線Ａ−Ａにおける断面を図１
１に示す。これ以外の構成については、実施の形態１に
おいて説明した構成と同じなので詳しい説明は省略す
る。
【００６８】次に動作としてオン動作について説明す
る。本ＩＧＢＴのオン動作も実施の形態４で説明した動
作と同様である。特にこの場合、ホール電流が通過する
ゲート長（チャネル長）が実施の形態４の場合よりもさ
らに長くなる。このため、さらに多くのホール電流が流
れる。その結果、オン駆動電流をさらに向上させること
が可能となる。
る。本ＩＧＢＴのオン動作も実施の形態４で説明した動
作と同様である。特にこの場合、ホール電流が通過する
ゲート長（チャネル長）が実施の形態４の場合よりもさ
らに長くなる。このため、さらに多くのホール電流が流
れる。その結果、オン駆動電流をさらに向上させること
が可能となる。
【００６９】実施の形態６
実施の形態６に係るＩＧＢＴについて図を用いて説明す
る。本ＩＧＢＴは、図１２に示すように、枝状領域８と
ｐ+ 拡散領域９が実施の形態４および５においてそれぞ
れ説明した平面構造を併せた平面構造を有する。この場
合、ゲート長は実施の形態５で説明した構造よりもさら
に長くなる。その結果、既に説明したように、オン駆動
電流をさらに向上することができる。
る。本ＩＧＢＴは、図１２に示すように、枝状領域８と
ｐ+ 拡散領域９が実施の形態４および５においてそれぞ
れ説明した平面構造を併せた平面構造を有する。この場
合、ゲート長は実施の形態５で説明した構造よりもさら
に長くなる。その結果、既に説明したように、オン駆動
電流をさらに向上することができる。
【００７０】実施の形態７
実施の形態７に係るＩＧＢＴについて図を用いて説明す
る。本ＩＧＢＴは、図１に示すｐ- 拡散領域７が図１３
に示す平面構造を有する。すなわち、図１３を参照し
て、ｐ- 拡散領域７の各枝状領域８はｐ+ 拡散領域２３
に電気的に接続される直前でｐ- 横断領域８ｂにより隣
り合う枝状領域と電気的に接続されている。そして各枝
状領域８は、ｐ+ 拡散領域２３に電気的に接続された枝
状領域８ｃに電気的に接続される。
る。本ＩＧＢＴは、図１に示すｐ- 拡散領域７が図１３
に示す平面構造を有する。すなわち、図１３を参照し
て、ｐ- 拡散領域７の各枝状領域８はｐ+ 拡散領域２３
に電気的に接続される直前でｐ- 横断領域８ｂにより隣
り合う枝状領域と電気的に接続されている。そして各枝
状領域８は、ｐ+ 拡散領域２３に電気的に接続された枝
状領域８ｃに電気的に接続される。
【００７１】つまり、ｐ- 拡散領域７は、複数の枝状領
域のうちのｐ+ 拡散領域２３から延びる１本の枝状領域
がさらに枝分かれした形状を有している。枝状領域８ｃ
は、ｐ+ 拡散領域２３の一方側の位置にて電気的に接続
されている。短絡面２６がｐ + 拡散領域２３の他方側の
位置に形成されている。これ以外の構成については実施
の形態１において説明した構成と同じなので詳しい説明
は省略する。
域のうちのｐ+ 拡散領域２３から延びる１本の枝状領域
がさらに枝分かれした形状を有している。枝状領域８ｃ
は、ｐ+ 拡散領域２３の一方側の位置にて電気的に接続
されている。短絡面２６がｐ + 拡散領域２３の他方側の
位置に形成されている。これ以外の構成については実施
の形態１において説明した構成と同じなので詳しい説明
は省略する。
【００７２】次に動作としてオン動作について説明す
る。オン動作は実施の形態２において説明した動作と同
様である。図１および図１３を参照して、ゲート電極１
１およびソース電極１７に所定の電位を印加することに
より、ホール電流がｐ+ 拡散領域９からチャネル領域を
通って各枝状領域８へ流れる。各枝状領域８へ流れたホ
ール電流は、ｐ- 横断領域８ｂ、枝状領域８ｃを通って
ｐ+ 拡散領域２３に達する。さらに、ホール電流はｐ+
拡散領域２３を通って短絡面２６に達する。
る。オン動作は実施の形態２において説明した動作と同
様である。図１および図１３を参照して、ゲート電極１
１およびソース電極１７に所定の電位を印加することに
より、ホール電流がｐ+ 拡散領域９からチャネル領域を
通って各枝状領域８へ流れる。各枝状領域８へ流れたホ
ール電流は、ｐ- 横断領域８ｂ、枝状領域８ｃを通って
ｐ+ 拡散領域２３に達する。さらに、ホール電流はｐ+
拡散領域２３を通って短絡面２６に達する。
【００７３】このときホール電流は、ｐ+ 拡散領域２３
の一方側から他方側まで流れる。その間に、ピンチ抵抗
３０ｂによってより大きな電圧降下が生じる。その結
果、実施の形態２で説明したように、オン駆動電流を向
上することができる。また、本ＩＧＢＴでは大きな電圧
降下を得るためのピンチ抵抗を新たに形成する必要がな
いため、デバイスの面積を増加させることなくオン駆動
電流の向上を図ることが可能となる。
の一方側から他方側まで流れる。その間に、ピンチ抵抗
３０ｂによってより大きな電圧降下が生じる。その結
果、実施の形態２で説明したように、オン駆動電流を向
上することができる。また、本ＩＧＢＴでは大きな電圧
降下を得るためのピンチ抵抗を新たに形成する必要がな
いため、デバイスの面積を増加させることなくオン駆動
電流の向上を図ることが可能となる。
【００７４】実施の形態８
実施の形態８に係るＩＧＢＴについて図を用いて説明す
る。本ＩＧＢＴは、図１に示すｐ- 拡散領域７が図１４
に示す平面構造を有する。すなわち、図１４を参照し
て、各枝状領域８は、ｐ- 横断領域８ｂにより隣り合う
枝状領域と順次電気的に接続され、ｐ+ 拡散領域２３の
一方側の位置にてこのｐ+ 拡散領域２３と電気的に接続
されている。すなわち、ｐ- 拡散領域７は、複数の枝状
領域のうちのｐ+ 拡散領域２３から延びる１本の枝状領
域がさらに枝分かれした形状を有し、しかも、枝分かれ
する各枝状領域は、ｐ+ 拡散領域２３からｎウェル１５
へ向かう方向成分を有して延びる。短絡面２６がｐ+ 拡
散領域２３の他方側の位置に形成されている。これ以外
の構成については、実施の形態１において説明した構成
と同じなので詳しい説明は省略する。
る。本ＩＧＢＴは、図１に示すｐ- 拡散領域７が図１４
に示す平面構造を有する。すなわち、図１４を参照し
て、各枝状領域８は、ｐ- 横断領域８ｂにより隣り合う
枝状領域と順次電気的に接続され、ｐ+ 拡散領域２３の
一方側の位置にてこのｐ+ 拡散領域２３と電気的に接続
されている。すなわち、ｐ- 拡散領域７は、複数の枝状
領域のうちのｐ+ 拡散領域２３から延びる１本の枝状領
域がさらに枝分かれした形状を有し、しかも、枝分かれ
する各枝状領域は、ｐ+ 拡散領域２３からｎウェル１５
へ向かう方向成分を有して延びる。短絡面２６がｐ+ 拡
散領域２３の他方側の位置に形成されている。これ以外
の構成については、実施の形態１において説明した構成
と同じなので詳しい説明は省略する。
【００７５】次に動作としてオン動作について説明す
る。オン動作は実施の形態７において説明した動作と同
様である。各枝状領域８へ流れ込んだホール電流は、ｐ
+ 拡散領域２３へ達する。実施の形態７に示された構造
と比較すると、本ＩＧＢＴでは、ホール電流が各枝状領
域８からｐ+ 拡散領域２３に達するまでの全距離がより
短くなる。このため、ｐ+ 拡散領域２３のようにピンチ
抵抗として寄与する領域以外の領域において、抵抗成分
が減少する。その結果、より低い電圧でＩＧＢＴをオン
動作させることができる。
る。オン動作は実施の形態７において説明した動作と同
様である。各枝状領域８へ流れ込んだホール電流は、ｐ
+ 拡散領域２３へ達する。実施の形態７に示された構造
と比較すると、本ＩＧＢＴでは、ホール電流が各枝状領
域８からｐ+ 拡散領域２３に達するまでの全距離がより
短くなる。このため、ｐ+ 拡散領域２３のようにピンチ
抵抗として寄与する領域以外の領域において、抵抗成分
が減少する。その結果、より低い電圧でＩＧＢＴをオン
動作させることができる。
【００７６】また、図１３に示す構造と、図１４に示す
構造とを比較すると、図１４に示す構造の方がｎ- 層３
が表面に露出している面積の割合が高い。このため、各
枝状領域８とｎ- 層３との接触面積が減少し、オフ動作
において空乏層がより広がりやすくなる。その結果、Ｉ
ＧＢＴの耐圧がさらに向上する。
構造とを比較すると、図１４に示す構造の方がｎ- 層３
が表面に露出している面積の割合が高い。このため、各
枝状領域８とｎ- 層３との接触面積が減少し、オフ動作
において空乏層がより広がりやすくなる。その結果、Ｉ
ＧＢＴの耐圧がさらに向上する。
【００７７】実施の形態９
実施の形態９として、図１に示すＩＧＢＴの評価結果に
ついて説明する。まず第１の評価として枝状領域の幅と
オン駆動電流との関係について評価した。評価の対象と
したＩＧＢＴとして、図１に示すように枝状領域の幅を
ＷSD、隣り合う枝状領域の間隔をＷSSとしたときに、次
の式、 α＝ＷSD／（ＷSD＋ＷSS）×１００ （％） で与えられるαが５０％、７５％の２種類のＩＧＢＴを
用いた。ここで、ＷSDとして３〜１８μｍの範囲の値を
採用した。また、ｎ- 層３としてＳＯＩ（Silicon On I
nsulator）基板を用いた。ＳＯＩ基板の厚さを８．０μ
ｍ、比抵抗を１０Ωｃｍとした。また、埋込酸化膜の厚
さを８．３μｍとした。ｐ- 拡散領域を形成する際のド
ーズ量を７．０×１０12ｃｍ-2とした。
ついて説明する。まず第１の評価として枝状領域の幅と
オン駆動電流との関係について評価した。評価の対象と
したＩＧＢＴとして、図１に示すように枝状領域の幅を
ＷSD、隣り合う枝状領域の間隔をＷSSとしたときに、次
の式、 α＝ＷSD／（ＷSD＋ＷSS）×１００ （％） で与えられるαが５０％、７５％の２種類のＩＧＢＴを
用いた。ここで、ＷSDとして３〜１８μｍの範囲の値を
採用した。また、ｎ- 層３としてＳＯＩ（Silicon On I
nsulator）基板を用いた。ＳＯＩ基板の厚さを８．０μ
ｍ、比抵抗を１０Ωｃｍとした。また、埋込酸化膜の厚
さを８．３μｍとした。ｐ- 拡散領域を形成する際のド
ーズ量を７．０×１０12ｃｍ-2とした。
【００７８】従来のＩＧＢＴとしては、αの値が１００
％のＩＧＢＴ、すなわち、従来の技術の項において説明
した第１の例のＩＧＢＴを用いた。なお、電流値の目標
レベルとして最も高いオン駆動電流が得られるようにド
レイン電極直下に短絡面を有しない構造のものを用い
た。評価結果を図１５に示す。オン駆動電流は、ゲート
電極１１の電位Ｖｇ、ドレイン電極２５の電位ＶｄをＶ
ｇ＝Ｖｄ＝−５．０Ｖに設定したときのドレイン駆動電
流で定義されている。図１５に示すように、αの値が一
定であっても、ＷSDの値が小さくなるに従ってオン駆動
電流は増加する。そして、α＝７５％、ＷSD＝３．０μ
ｍの場合に目標レベルと同程度のオン駆動電流を得るこ
とができた。ＷSDの値が小さくなるに従ってオン駆動電
流が増加するのは、たとえば図５に示すピンチ抵抗３０
ａに相当する距離がより長くなるためであると考えられ
る。これにより、ピンチ抵抗３０ａによる電圧降下が大
きくなりオン駆動電流が増加すると考えられる。この結
果より、幅ＷSDとしては３．０μｍ以下であることが望
好ましい。また、αの値としては、７５％以上１００％
未満であることが好ましいことが判明した。
％のＩＧＢＴ、すなわち、従来の技術の項において説明
した第１の例のＩＧＢＴを用いた。なお、電流値の目標
レベルとして最も高いオン駆動電流が得られるようにド
レイン電極直下に短絡面を有しない構造のものを用い
た。評価結果を図１５に示す。オン駆動電流は、ゲート
電極１１の電位Ｖｇ、ドレイン電極２５の電位ＶｄをＶ
ｇ＝Ｖｄ＝−５．０Ｖに設定したときのドレイン駆動電
流で定義されている。図１５に示すように、αの値が一
定であっても、ＷSDの値が小さくなるに従ってオン駆動
電流は増加する。そして、α＝７５％、ＷSD＝３．０μ
ｍの場合に目標レベルと同程度のオン駆動電流を得るこ
とができた。ＷSDの値が小さくなるに従ってオン駆動電
流が増加するのは、たとえば図５に示すピンチ抵抗３０
ａに相当する距離がより長くなるためであると考えられ
る。これにより、ピンチ抵抗３０ａによる電圧降下が大
きくなりオン駆動電流が増加すると考えられる。この結
果より、幅ＷSDとしては３．０μｍ以下であることが望
好ましい。また、αの値としては、７５％以上１００％
未満であることが好ましいことが判明した。
【００７９】次に第２の評価として、オン駆動電流と耐
圧との関係を評価した。評価結果を図１６に示す。図１
６に示すように、本ＩＧＢＴでは、従来の構造のＩＧＢ
Ｔと同程度のオン駆動電流に対して、耐圧が３００Ｖ以
上向上していることがわかる。
圧との関係を評価した。評価結果を図１６に示す。図１
６に示すように、本ＩＧＢＴでは、従来の構造のＩＧＢ
Ｔと同程度のオン駆動電流に対して、耐圧が３００Ｖ以
上向上していることがわかる。
【００８０】実施の形態１０
上述した実施の形態１〜９においては、半導体装置とし
てＩＧＢＴの場合について説明した。この他、ＢＲＴ
（Base Resisitance Thyrister ）やＥＳＴ（Emitter
Switched Thyrister ）などのパワーデバイスにもこの
構造を適用することができる。そこで、実施の形態１０
に係る半導体装置として、まずＢＲＴについて図を用い
て説明する。
てＩＧＢＴの場合について説明した。この他、ＢＲＴ
（Base Resisitance Thyrister ）やＥＳＴ（Emitter
Switched Thyrister ）などのパワーデバイスにもこの
構造を適用することができる。そこで、実施の形態１０
に係る半導体装置として、まずＢＲＴについて図を用い
て説明する。
【００８１】図１７（ａ）を参照して、半導体基板１の
上には埋込酸化膜２を介してｎ- 層３が形成されてい
る。ｎ- 層３の表面にはｐ- 拡散領域７が形成されてい
る。このｐ- 拡散領域７の表面にはｎウェル１５ａ、１
５ｂとｎ+ 拡散領域２１とが間隔をあけて設けられてい
る。ｎウェル１５ａの表面にはｎ+ 拡散領域１３、ｐ+
拡散領域９ａがそれぞれ形成されている。
上には埋込酸化膜２を介してｎ- 層３が形成されてい
る。ｎ- 層３の表面にはｐ- 拡散領域７が形成されてい
る。このｐ- 拡散領域７の表面にはｎウェル１５ａ、１
５ｂとｎ+ 拡散領域２１とが間隔をあけて設けられてい
る。ｎウェル１５ａの表面にはｎ+ 拡散領域１３、ｐ+
拡散領域９ａがそれぞれ形成されている。
【００８２】ｎ+ 拡散領域１３とｐ+ 拡散領域９ａとの
双方に接触するようにソース電極１７ａが形成され、ｐ
+ 拡散領域９ｂと接触してソース電極１７ｂが形成され
ている。ｎウェル１５ａとｎウェル１５ｂの間に位置す
るｎウェル１５ａ，１５ｂおよびｐ- 拡散領域７の表面
上には、酸化膜１０を介在してゲート電極１１が形成さ
れている。また、ｎ+ 拡散領域２１の表面と接触してド
レイン電極２５が形成されている。
双方に接触するようにソース電極１７ａが形成され、ｐ
+ 拡散領域９ｂと接触してソース電極１７ｂが形成され
ている。ｎウェル１５ａとｎウェル１５ｂの間に位置す
るｎウェル１５ａ，１５ｂおよびｐ- 拡散領域７の表面
上には、酸化膜１０を介在してゲート電極１１が形成さ
れている。また、ｎ+ 拡散領域２１の表面と接触してド
レイン電極２５が形成されている。
【００８３】このような構成において、ｎウェル１５ｂ
とｎ+ 拡散領域２１の間に位置するｐ- 拡散領域７が枝
状領域を形成している。したがって、枝状領域と枝状領
域との間では、ｎ- 層３が位置しており、図１７（ｂ）
に示す断面構造を有している。
とｎ+ 拡散領域２１の間に位置するｐ- 拡散領域７が枝
状領域を形成している。したがって、枝状領域と枝状領
域との間では、ｎ- 層３が位置しており、図１７（ｂ）
に示す断面構造を有している。
【００８４】この構造により、オフ動作において特に、
ｎ- 層３とｐ- 拡散領域７の接合面からｎ- 層３へ向か
ってより空乏層が広がりやすくなる。その結果、ＢＲＴ
の耐圧を向上することができる。
ｎ- 層３とｐ- 拡散領域７の接合面からｎ- 層３へ向か
ってより空乏層が広がりやすくなる。その結果、ＢＲＴ
の耐圧を向上することができる。
【００８５】次にＥＳＴについて図を用いて説明する。
図１８を参照して、ＥＳＴの構造も、図１７（ａ）に示
すｐ+ 拡散領域９ｂがｎ+ 拡散領域１４に置き換えられ
ている点を除けばＢＲＴの構造と同じである。したがっ
て、この場合もＢＲＴと同様に耐圧の向上を図ることが
できる。
図１８を参照して、ＥＳＴの構造も、図１７（ａ）に示
すｐ+ 拡散領域９ｂがｎ+ 拡散領域１４に置き換えられ
ている点を除けばＢＲＴの構造と同じである。したがっ
て、この場合もＢＲＴと同様に耐圧の向上を図ることが
できる。
【００８６】なお、上記各実施の形態で説明したＩＧＢ
Ｔ等では、ＭＯＳトランジスタとしてはｐ−ｃｈＭＯＳ
トランジスタを示したが、各拡散領域の導電型を反転さ
せることによりｎ−ｃｈＭＯＳトランジスタを形成して
も同様の効果を得ることができる。
Ｔ等では、ＭＯＳトランジスタとしてはｐ−ｃｈＭＯＳ
トランジスタを示したが、各拡散領域の導電型を反転さ
せることによりｎ−ｃｈＭＯＳトランジスタを形成して
も同様の効果を得ることができる。
【００８７】また、今回開示された実施の形態はすべて
の点で例示であって制限的なものではないと考えられる
べきである。本発明の範囲は上記で説明した範囲ではな
くて特許請求の範囲によって示され、特許請求の範囲と
均等の意味および範囲でのすべての変更が含まれること
が意図される。
の点で例示であって制限的なものではないと考えられる
べきである。本発明の範囲は上記で説明した範囲ではな
くて特許請求の範囲によって示され、特許請求の範囲と
均等の意味および範囲でのすべての変更が含まれること
が意図される。
【００８８】
【発明の効果】本発明の１つの局面における半導体装置
によれば、第１電極と第２電極とを所定の同電位に設定
することによってオフ動作が行なわれる。オフ動作時に
おいて、第１導電型の半導体層と第２導電型の第１不純
物領域との接合面、第１導電型の半導体層と第２導電型
の第５不純物領域の枝状領域との接合面、および、第１
導電型の半導体層と絶縁膜との接合面から空乏層が広が
る。このようにして、第２電極側近傍と第３電極側近傍
とに空乏層端を有する空乏層が形成され両電極が絶縁さ
れる。第５不純物領域の各枝状領域の間には半導体層が
位置している。このため、半導体層側に伸びる空乏層
が、より第１不純物領域に近い位置まで広がることがで
きる。この空乏層によって、空乏層全体が第１不純物領
域の近傍まで広がる。その結果、第２電極と第３電極と
を絶縁する空乏層の長さが長くなり耐圧が向上する。
によれば、第１電極と第２電極とを所定の同電位に設定
することによってオフ動作が行なわれる。オフ動作時に
おいて、第１導電型の半導体層と第２導電型の第１不純
物領域との接合面、第１導電型の半導体層と第２導電型
の第５不純物領域の枝状領域との接合面、および、第１
導電型の半導体層と絶縁膜との接合面から空乏層が広が
る。このようにして、第２電極側近傍と第３電極側近傍
とに空乏層端を有する空乏層が形成され両電極が絶縁さ
れる。第５不純物領域の各枝状領域の間には半導体層が
位置している。このため、半導体層側に伸びる空乏層
が、より第１不純物領域に近い位置まで広がることがで
きる。この空乏層によって、空乏層全体が第１不純物領
域の近傍まで広がる。その結果、第２電極と第３電極と
を絶縁する空乏層の長さが長くなり耐圧が向上する。
【００８９】好ましくは、各枝状領域は、第１不純物領
域をそれぞれ基端として第３不純物領域に向かって形成
され、短絡面は、隣合う枝状領域の間の半導体層が位置
する側とは反対側の第１不純物領域と第２不純物領域と
の境界近傍に形成されている。
域をそれぞれ基端として第３不純物領域に向かって形成
され、短絡面は、隣合う枝状領域の間の半導体層が位置
する側とは反対側の第１不純物領域と第２不純物領域と
の境界近傍に形成されている。
【００９０】この構成によれば、オン動作時においてホ
ール電流が、半導体層が位置する側とは反対側の第１不
純物領域と第２不純物領域との境界近傍に形成された短
絡面までより長い距離を流れる。これにより、第２不純
物領域の伸延部と第１不純物領域との界面で生じるピン
チ抵抗が大きくなり、より大きな電圧降下が得られる。
このようにして、第２不純物領域と第１不純物領域との
電位差が大きくなり、第２不純物領域から第１不純物領
域へ向かってより多くの電子電流が流れる。その結果、
オン動作時におけるオン駆動電流の向上を図ることがで
きる。
ール電流が、半導体層が位置する側とは反対側の第１不
純物領域と第２不純物領域との境界近傍に形成された短
絡面までより長い距離を流れる。これにより、第２不純
物領域の伸延部と第１不純物領域との界面で生じるピン
チ抵抗が大きくなり、より大きな電圧降下が得られる。
このようにして、第２不純物領域と第１不純物領域との
電位差が大きくなり、第２不純物領域から第１不純物領
域へ向かってより多くの電子電流が流れる。その結果、
オン動作時におけるオン駆動電流の向上を図ることがで
きる。
【００９１】また好ましくは、第２不純物領域は、第１
不純物領域の表面近傍を除く第１不純物領域の内部にお
いて、第５不純物領域が位置する側と反対の方向に延び
る伸延部を有する。
不純物領域の表面近傍を除く第１不純物領域の内部にお
いて、第５不純物領域が位置する側と反対の方向に延び
る伸延部を有する。
【００９２】この構成によれば、オン動作時においてホ
ール電流は、第２不純物領域の伸延部に沿うように流れ
る。これにより、第２不純物領域の伸延部と第１不純物
領域との界面で生じるピンチ抵抗が大きくなり、さらに
大きな電圧降下が得られる。その結果、オン動作時にお
けるオン駆動電流の向上をさらに図ることができる。
ール電流は、第２不純物領域の伸延部に沿うように流れ
る。これにより、第２不純物領域の伸延部と第１不純物
領域との界面で生じるピンチ抵抗が大きくなり、さらに
大きな電圧降下が得られる。その結果、オン動作時にお
けるオン駆動電流の向上をさらに図ることができる。
【００９３】また好ましくは、各枝状領域は、第１不純
物領域の一方側を基端として第３不純物領域へ向かって
延びる１つの枝状領域から枝分かれするようにそれぞれ
形成され、短絡面は、第１不純物領域の他方側近傍に形
成されている。
物領域の一方側を基端として第３不純物領域へ向かって
延びる１つの枝状領域から枝分かれするようにそれぞれ
形成され、短絡面は、第１不純物領域の他方側近傍に形
成されている。
【００９４】この構成によれば、オン動作時においてホ
ール電流が第４不純物領域から反転層を通って第５不純
物領域の枝状領域へ流れる。各枝状領域を流れるホール
電流は合流して１つの枝状領域を流れ第１不純物領域の
一方側に達する。第１不純物領域の一方側に達したホー
ル電流は、第１不純物領域の他方側に形成された短絡面
へ向かってより長い距離を流れる。このとき、第１不純
物領域と第２不純物領域との界面で生じるピンチ抵抗が
大きくなり、より大きな電圧降下が得られる。このた
め、第２不純物領域から第１不純物領域へ向かってより
多くの電子電流が流れる。その結果、オン駆動電流の向
上を図ることができる。
ール電流が第４不純物領域から反転層を通って第５不純
物領域の枝状領域へ流れる。各枝状領域を流れるホール
電流は合流して１つの枝状領域を流れ第１不純物領域の
一方側に達する。第１不純物領域の一方側に達したホー
ル電流は、第１不純物領域の他方側に形成された短絡面
へ向かってより長い距離を流れる。このとき、第１不純
物領域と第２不純物領域との界面で生じるピンチ抵抗が
大きくなり、より大きな電圧降下が得られる。このた
め、第２不純物領域から第１不純物領域へ向かってより
多くの電子電流が流れる。その結果、オン駆動電流の向
上を図ることができる。
【００９５】さらに好ましくは、各枝状領域は、第１不
純物領域から第３不純物領域に向かう方向成分を有して
それぞれ延びる。
純物領域から第３不純物領域に向かう方向成分を有して
それぞれ延びる。
【００９６】この構成によれば、オン動作時において、
ホール電流が第４不純物領域から反転層を通って第５不
純物領域の各枝状領域へ流れる。各枝状領域を流れるホ
ール電流は、合流して１つの枝状領域を流れ第１不純物
領域に達する。このとき、ホール電流が第５不純物領域
内を流れる総距離がより短くなる。これにより、ピンチ
抵抗が寄与しない第５不純物領域における抵抗が減少す
る。その結果、より低い電圧で半導体装置をオンさせる
ことができる。
ホール電流が第４不純物領域から反転層を通って第５不
純物領域の各枝状領域へ流れる。各枝状領域を流れるホ
ール電流は、合流して１つの枝状領域を流れ第１不純物
領域に達する。このとき、ホール電流が第５不純物領域
内を流れる総距離がより短くなる。これにより、ピンチ
抵抗が寄与しない第５不純物領域における抵抗が減少す
る。その結果、より低い電圧で半導体装置をオンさせる
ことができる。
【００９７】また好ましくは、第４不純物領域は、第５
不純物領域の枝状領域の先端部近傍を取囲むように形成
されている。
不純物領域の枝状領域の先端部近傍を取囲むように形成
されている。
【００９８】この構成によれば、オン動作時においてよ
り多くのホール電流を第４不純物領域から枝状領域へ流
すことができる。その結果、オン駆動電流の向上を図る
ことができる。
り多くのホール電流を第４不純物領域から枝状領域へ流
すことができる。その結果、オン駆動電流の向上を図る
ことができる。
【００９９】さらに好ましくは、隣り合う各枝状領域の
先端部近傍の間に、隣り合う枝状領域をそれぞれ電気的
に接続する第２導電型の第６不純物領域を有する。
先端部近傍の間に、隣り合う枝状領域をそれぞれ電気的
に接続する第２導電型の第６不純物領域を有する。
【０１００】この構成によれば、オン動作時においてホ
ール電流は第４不純物領域から第６不純物領域をも通っ
て第５不純物領域へ流れる。これにより、より多くのホ
ール電流が流れることができ、結果としてオン駆動電流
の向上を図ることができる。
ール電流は第４不純物領域から第６不純物領域をも通っ
て第５不純物領域へ流れる。これにより、より多くのホ
ール電流が流れることができ、結果としてオン駆動電流
の向上を図ることができる。
【０１０１】また好ましくは、各枝状領域は、所定の幅
と間隔とを有して次の条件を有するように形成されてい
る。各枝状領域の幅をＷSD、隣り合う枝状領域の間隔を
ＷSSとしたときに、ＷSD≦３．０μｍであり、α＝ＷSD
／（ＷSD＋ＷSS）×１００で与えられるαが、７５≦α
＜１００％である。
と間隔とを有して次の条件を有するように形成されてい
る。各枝状領域の幅をＷSD、隣り合う枝状領域の間隔を
ＷSSとしたときに、ＷSD≦３．０μｍであり、α＝ＷSD
／（ＷSD＋ＷSS）×１００で与えられるαが、７５≦α
＜１００％である。
【０１０２】この場合、最も高い耐圧とオン駆動電流と
を有する半導体装置を得ることができる。
を有する半導体装置を得ることができる。
【図１】 本発明の実施の形態１に係る半導体装置の鳥
瞰部分断面図である。
瞰部分断面図である。
【図２】 図１に示す半導体装置の部分平面図である。
【図３】 同実施の形態において空乏層の広がり方を示
した断面図である。
した断面図である。
【図４】 同実施の形態における耐圧評価結果を示すグ
ラフである。
ラフである。
【図５】 本発明の実施の形態２に係る半導体装置の部
分平面図である。
分平面図である。
【図６】 本発明の実施の形態において図５に示す半導
体装置の利点を説明するための他の半導体装置の平面図
である。
体装置の利点を説明するための他の半導体装置の平面図
である。
【図７】 本発明の実施の形態３に係る半導体装置の部
分断面図である。
分断面図である。
【図８】 本発明の実施の形態４に係る半導体装置の部
分平面図である。
分平面図である。
【図９】 図８に示すＡ−Ａ線における部分断面図であ
る。
る。
【図１０】 本発明の実施の形態５に係る半導体装置の
部分平面図である。
部分平面図である。
【図１１】 図１０に示すＡ−Ａ線における部分断面図
である。
である。
【図１２】 本発明の実施の形態６に係る半導体装置の
部分平面図である。
部分平面図である。
【図１３】 本発明の実施の形態７に係る半導体装置の
部分平面図である。
部分平面図である。
【図１４】 本発明の実施の形態８に係る半導体装置の
部分平面図である。
部分平面図である。
【図１５】 本発明の実施の形態９に係る半導体装置の
第１の評価結果を示すグラフである。
第１の評価結果を示すグラフである。
【図１６】 同実施の形態における第２の評価結果を示
すグラフである。
すグラフである。
【図１７】 （ａ）は、本発明の実施の形態１０に係る
第１の半導体装置を１つの断面線で切断した断面図であ
り、（ｂ）は、他の断面線で切断した断面図である。
第１の半導体装置を１つの断面線で切断した断面図であ
り、（ｂ）は、他の断面線で切断した断面図である。
【図１８】 同実施の形態に係る第２の半導体装置の１
断面図である。
断面図である。
【図１９】 従来の半導体装置の第１の例を示す鳥瞰部
分断面図である。
分断面図である。
【図２０】 図１９に示す半導体装置のＡ−Ａ線におけ
る断面図である。
る断面図である。
【図２１】 図１９に示す半導体装置のオフ動作を説明
するための第１の断面図である。
するための第１の断面図である。
【図２２】 図１９に示す半導体装置のオフ動作を説明
するための第２の断面図である。
するための第２の断面図である。
【図２３】 図１９に示す半導体装置のオン動作を説明
するための断面図である。
するための断面図である。
【図２４】 従来の半導体装置の第２の例を示す断面図
である。
である。
【図２５】 図２４に示す半導体装置の部分平面図であ
る。
る。
【図２６】 従来の半導体装置の問題点を説明するため
の部分平面図である。
の部分平面図である。
【図２７】 従来の半導体装置の問題点を説明するため
の部分断面図である。
の部分断面図である。
【図２８】 従来の半導体装置の問題点を説明するため
の断面図である。
の断面図である。
１ 半導体基板、２ 埋込酸化膜、３ ｎ- 層、５ ｐ
チャネルＭＯＳトランジスタ、７ ｐ- 拡散領域、８
ｐ- 枝状領域、９ ｐ+ 拡散領域、１１ ゲート電極、
１３ ｎ+ 拡散領域、１５ ｎウェル、１７ ソース電
極、２１ ｎ+拡散領域、２３ ｐ+ 拡散領域、２５
ドレイン電極、２６ 短絡面。
チャネルＭＯＳトランジスタ、７ ｐ- 拡散領域、８
ｐ- 枝状領域、９ ｐ+ 拡散領域、１１ ゲート電極、
１３ ｎ+ 拡散領域、１５ ｎウェル、１７ ソース電
極、２１ ｎ+拡散領域、２３ ｐ+ 拡散領域、２５
ドレイン電極、２６ 短絡面。
Claims (8)
- 【請求項１】 半導体基板上に形成された絶縁膜と、 前記絶縁膜上に形成された第１導電型の半導体層と、 前記半導体層の主表面に形成された第２導電型の第１不
純物領域と、 前記半導体層の主表面に形成され、前記第１不純物領域
によって囲まれた、第１導電型の第２不純物領域と、 前記半導体層の主表面に、前記第１不純物領域と距離を
隔てられ形成された第１導電型の第３不純物領域と、 前記半導体層の主表面に形成され、前記第３不純物領域
によって囲まれた第２導電型の第４不純物領域と、 前記第１不純物領域と電気的に接続され、前記主表面に
おいて前記第４不純物領域と所定の間隔を有して前記半
導体層に形成された第２導電型の第５不純物領域と、 前記第５不純物領域と前記第４不純物領域とによって挟
まれた前記半導体層および前記第３不純物領域の表面上
に絶縁膜を介在させて形成された第１電極と、 前記第４不純物領域に電気的に接続された第２電極と、 前記第２不純物領域と電気的に接続され、かつ、前記第
１不純物領域と短絡面において電気的に接続された第３
電極とを備え、 前記第５不純物領域は、複数の枝状領域を有し、 前記主表面において、各前記枝状領域の先端部と前記第
４不純物領域との距離が前記所定の間隔である、半導体
装置。 - 【請求項２】 各前記枝状領域は、前記第１不純物領域
をそれぞれ基端として前記第３不純物領域に向かって形
成され、 前記短絡面は、隣合う前記枝状領域の間の前記半導体層
が位置する側とは反対側の前記第１不純物領域と前記第
２不純物領域との境界近傍に形成されている、請求項１
記載の半導体装置。 - 【請求項３】 前記第２不純物領域は、前記第１不純
物領域の表面近傍を除く前記第１不純物領域の内部にお
いて、前記第５不純物領域が位置する側と反対の方向に
延びる伸延部を有する、請求項１または２に記載の半導
体装置。 - 【請求項４】 各前記枝状領域は、前記複数の枝状領域
のうちの前記第１不純物領域の一方側を基端として前記
第３不純物領域に向かって延びる１つの枝状領域から枝
分かれするようにそれぞれ形成され、 前記短絡面は、前記第１不純物領域の他方側近傍に形成
されている、請求項１記載の半導体装置。 - 【請求項５】 前記各枝状領域は、前記第１不純物領域
から第３不純物領域へ向かう方向成分を有してそれぞれ
延びている、請求項４記載の半導体装置。 - 【請求項６】 前記第４不純物領域は、前記第５不純物
領域の各前記枝状領域の先端部領域を取囲むように形成
されている、請求項１〜５のいずれかに記載の半導体装
置。 - 【請求項７】 前記半導体層の主表面の隣り合う各前記
枝状領域の先端部近傍の間に、前記隣り合う枝状領域を
それぞれ電気的に接続する第２導電型の第６不純物領域
を有する、請求項１〜６のいずれかに記載の半導体装
置。 - 【請求項８】 前記各枝状領域は、所定の幅と間隔とを
有して形成され、 前記各枝状領域の幅をＷSD、隣り合う枝状領域の間隔を
ＷSSとしたときに、 ＷSD≦３．０μｍ であり、 α＝ＷSD／（ＷSD＋ＷSS）×１００ （％） で与えられるαが、 ７５％≦α＜１００％ である、請求項１〜７のいずれかに記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03481897A JP3488797B2 (ja) | 1997-02-19 | 1997-02-19 | 半導体装置 |
| US08/895,982 US6049095A (en) | 1997-02-19 | 1997-07-17 | Semiconductor device |
| DE19730957A DE19730957B4 (de) | 1997-02-19 | 1997-07-18 | Halbleitereinrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03481897A JP3488797B2 (ja) | 1997-02-19 | 1997-02-19 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10233502A JPH10233502A (ja) | 1998-09-02 |
| JP3488797B2 true JP3488797B2 (ja) | 2004-01-19 |
Family
ID=12424794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03481897A Expired - Fee Related JP3488797B2 (ja) | 1997-02-19 | 1997-02-19 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6049095A (ja) |
| JP (1) | JP3488797B2 (ja) |
| DE (1) | DE19730957B4 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5936513B2 (ja) * | 2012-10-12 | 2016-06-22 | 三菱電機株式会社 | 横型高耐圧トランジスタの製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH042169A (ja) * | 1990-04-19 | 1992-01-07 | Fuji Electric Co Ltd | 横形伝導度変調型半導体装置 |
| US5294824A (en) * | 1992-07-31 | 1994-03-15 | Motorola, Inc. | High voltage transistor having reduced on-resistance |
| JP3802935B2 (ja) * | 1993-07-16 | 2006-08-02 | 三菱電機株式会社 | 高耐圧型半導体装置 |
-
1997
- 1997-02-19 JP JP03481897A patent/JP3488797B2/ja not_active Expired - Fee Related
- 1997-07-17 US US08/895,982 patent/US6049095A/en not_active Expired - Lifetime
- 1997-07-18 DE DE19730957A patent/DE19730957B4/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6049095A (en) | 2000-04-11 |
| DE19730957A1 (de) | 1998-08-20 |
| JPH10233502A (ja) | 1998-09-02 |
| DE19730957B4 (de) | 2005-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100398532B1 (ko) | 절연 게이트 트랜지스터 | |
| US8120098B2 (en) | Semiconductor device and power converter using the same | |
| US6262470B1 (en) | Trench-type insulated gate bipolar transistor and method for making the same | |
| JP2942732B2 (ja) | 短絡アノード水平型絶縁ゲートバイポーラトランジスタ | |
| EP0865085A1 (en) | Insulated gate bipolar transistor with high dynamic ruggedness | |
| US6914298B1 (en) | Double diffusion MOSFET with N+ and P+ type regions at an equal potential | |
| US20030141542A1 (en) | Insulated gate semiconductor device and method of manufacturing the same | |
| US6133607A (en) | Semiconductor device | |
| JP2000228519A (ja) | トレンチ型絶縁ゲートバイポーラトランジスタ | |
| JP7250473B2 (ja) | 半導体装置 | |
| US20120119318A1 (en) | Semiconductor device with lateral element | |
| US20040256659A1 (en) | MOS-gated transistor with improved UIS capability | |
| JPH10294461A (ja) | 絶縁ゲート形半導体素子 | |
| US6404037B1 (en) | Insulated gate bipolar transistor | |
| JPH07109882B2 (ja) | バイポーラ型半導体スイッチング装置 | |
| JP4852188B2 (ja) | 半導体装置 | |
| US20130248926A1 (en) | Semiconductor device | |
| KR100759284B1 (ko) | 반도체 장치 | |
| JP3488797B2 (ja) | 半導体装置 | |
| KR0163928B1 (ko) | 이미터 스위치 사이리스터 | |
| KR100463028B1 (ko) | 베이스 저항제어 사이리스터 | |
| TWI788726B (zh) | 半導體裝置 | |
| JPH11330453A (ja) | 横形絶縁ゲート型トランジスタ | |
| JPH1140818A (ja) | 半導体装置 | |
| KR100505563B1 (ko) | 에미터 저항이 증가된 절연 게이트 바이폴라 트랜지스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031021 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071031 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101031 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131031 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |