JP5936513B2 - 横型高耐圧トランジスタの製造方法 - Google Patents

横型高耐圧トランジスタの製造方法 Download PDF

Info

Publication number
JP5936513B2
JP5936513B2 JP2012226555A JP2012226555A JP5936513B2 JP 5936513 B2 JP5936513 B2 JP 5936513B2 JP 2012226555 A JP2012226555 A JP 2012226555A JP 2012226555 A JP2012226555 A JP 2012226555A JP 5936513 B2 JP5936513 B2 JP 5936513B2
Authority
JP
Japan
Prior art keywords
region
voltage transistor
high voltage
semiconductor layer
interval
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012226555A
Other languages
English (en)
Other versions
JP2014078649A (ja
Inventor
学 吉野
学 吉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012226555A priority Critical patent/JP5936513B2/ja
Priority to US13/950,184 priority patent/US9099551B2/en
Priority to DE102013215378.3A priority patent/DE102013215378B4/de
Priority to KR1020130112975A priority patent/KR101440389B1/ko
Priority to CN201310476163.2A priority patent/CN103730503B/zh
Publication of JP2014078649A publication Critical patent/JP2014078649A/ja
Application granted granted Critical
Publication of JP5936513B2 publication Critical patent/JP5936513B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0808—Emitter regions of bipolar transistors of lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/27—ROM only
    • H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、横型高耐圧トランジスタの製造方法に関する。
高耐電圧性が要求される電力用途等の半導体素子として、横型ＭＯＳＦＥＴ等の横型高耐圧トランジスタが知られている。
従来の横型高耐圧トランジスタは、オフ状態で高電圧を印加した際に、ドリフト領域の空乏化が不十分であり、耐電圧性が低い問題があった。そこで、例えば特許文献１は、ストライプ状の拡散層によりドリフト領域を形成することで、ドリフト領域を確実に空乏化して、耐電圧性を向上させている。
特開２０００−１１４５２０号公報
従来の横型高耐圧トランジスタは、ドレイン・ソース間に高電圧を印加した状態で、ゲートに閾値電圧以上の電圧を印加してオン状態とした場合、チャネルを通過する電流が基板へリークして、ドレイン電流が減少する問題があった。
本発明は以上の課題を解決するためになされたものであり、高耐電圧性と低リーク電流を両立した横型高耐圧トランジスタの製造方法の提供を目的とする。
本発明に係る横型高耐圧トランジスタの製造方法において、横型高耐圧トランジスタは、第１導電型の半導体基板と、半導体基板の一方主面に設けられた第２導電型の半導体層と、当該半導体層の表面に選択的に設けられた第１導電型のソース領域と、当該半導体層の表面に選択的に、ソース領域と間隔を隔てて設けられた第１導電型のドレイン領域と、ソース領域とドレイン領域の間の前記半導体層上に、一端がソース領域と平面視重なって、ゲート絶縁膜を介して設けられたゲート電極と、半導体層の表面に選択的に、一端がドレイン領域と接続し、他端がゲート電極の他端と平面視重なって設けられた第１導電型のドリフト領域とを備え、ドリフト領域は、ドレイン領域からソース領域方向に平行に延びるストライプ状の拡散層から構成され、ストライプ状の拡散層を構成する線状の拡散層の各々は、互いに隣接しかつ隣接部分が２重に拡散するストライプ状の拡散領域により形成され、横型高耐圧トランジスタの製造方法は、（ａ）半導体基板を準備する工程と、（ｂ）半導体基板の一方主面に半導体層を形成する工程と、（ｃ）半導体層にマスクを被せてイオン注入を行う工程と、（ｄ）工程（ｃ）の後に熱処理により拡散層を形成する工程と、を備え、マスクは、間隔Ｌ２以上で形成される複数のスリット群を備え、スリット群の各々は、間隔Ｌ１以下で形成される複数のスリットを備え、間隔Ｌ１は、工程（ｄ）において、隣接するスリット間で拡散領域がつながる間隔であり、間隔Ｌ２は、工程（ｄ）において、隣接するスリット群間で拡散層がつながらない間隔であり、スリットの幅が、１μｍ以下であることを特徴とする。
本発明によれば、以上の構成とすることによって、ストライプ状の拡散層を構成する線状の拡散層の各々において、インパクトイオン化が起こり難くなるため、リーク電流を減らすことが可能である。本発明における横型高耐圧トランジスタによれば、耐電圧性を低下させることなくリーク電流を減少させることが可能であることが、実験によって確認されている。本発明における横型高耐圧トランジスタにおいて、インパクトイオン化が起こり難い理由としては、ドリフト領域を流れるドレイン電流は、不純物濃度の高い２重に拡散する領域の表面部分に集中する一方で、各拡散層にかかる電界はドレイン電流が集中する部分に集中しないためであると考えられる。
実施の形態１に係る横型高耐圧トランジスタを含む集積回路の部分的な平面図および断面図である。 実施の形態１に係る横型高耐圧トランジスタの断面斜視図である。 図２の線分Ａ−Ａ’における断面図である。 実施の形態１に係る横型高耐圧トランジスタの製造方法を説明するための図である。 実施の形態１に係る横型高耐圧トランジスタのドレイン電流と基板電流の測定方法を示す図である。 実施の形態１に係る横型高耐圧トランジスタのドレイン電流と基板電流のドレイン・ソース間電圧依存性を示す図である。 実施の形態１に係る横型高耐圧トランジスタの製造に用いるマスクのスリットの幅と耐圧の関係を示す図である。 実施の形態１に係る横型高耐圧トランジスタのドリフト領域における不純物濃度分布を示す図である。 図８よりもマスクのスリット間隔Ｌ１を大きくした場合の不純物濃度分布を示す図である。 前提技術に係る横型高耐圧トランジスタのドリフト領域における不純物濃度分布を示す図である。 実施の形態２に係る横型高耐圧トランジスタの構造および製造方法を示す図である。 実施の形態３に係る横型高耐圧トランジスタの製造方法を示す図と構造を示す図である。 実施の形態４に係る横型高耐圧トランジスタの断面斜視図である。 実施の形態５に係る横型高耐圧トランジスタの断面斜視図である。 前提技術としての横型高耐圧トランジスタの断面斜視図である。 図１５の線分Ｂ−Ｂ’における断面図である。 前提技術としての横型高耐圧トランジスタの動作を説明する図である。 前提技術としての横型高耐圧トランジスタの動作中の断面図である。
＜前提技術＞
＜構成＞
図１５に、前提技術としての横型高耐圧トランジスタの断面斜視図を示す。従来の横型高耐圧トランジスタの例として、ＰチャネルＭＯＳＦＥＴについて説明する。第１導電型、即ちＰ−型の半導体基板１の主面側には、リサーフ領域として第２導電型即ちＮ型の半導体層３が形成される。Ｎ型の半導体層３の表面には、Ｐ＋型拡散層としてのソース領域６およびドレイン領域５が、互いに距離を隔てて形成されている。
そして、ソース領域６とドレイン領域５の間の半導体層３上には、一端がソース領域６と平面視重なって、ゲート絶縁膜（図示せず）を介して設けられたゲート電極８が形成される。ゲート絶縁膜は、例えば、多結晶シリコンからなる。
さらに、一端がドレイン領域５と接続し、他端がゲート電極８の他端と平面視重なって設けられたＰ型のドリフト領域１３が形成される。ドリフト領域１３は、ドレイン領域５からソース領域６方向に平行に延びるストライプ状のＰ型の拡散層から構成され、このストライプ状の拡散層は、複数の線状の拡散層５ｆから構成される。また、半導体層３の表面には、ソース領域６に隣接してＮ＋型の拡散層７が形成される。
また、ドレイン領域５の、ドリフト領域１３と反対側の領域には、半導体基板１に達するＰ型の拡散層４が形成されている。また、半導体層３は、ソース領域６下部の、半導体基板１との間に、Ｎ＋型の埋め込み拡散層２を備える。
以上で説明した横型高耐圧トランジスタを覆うように絶縁層（図示せず）が形成されている。この絶縁層に設けられたコンタクトホールを通して、ソース電極１１がソース領域６およびＮ＋型の拡散層７と、ドレイン電極１０がドレイン領域５と、配線９がＰ型の拡散層４と、それぞれ電気的に接続されるように形成されている。ソース電極１１、ドレイン電極１０および配線９との電気的接続を行う。
図１６に、図１５に示す線分Ｂ−Ｂ’における断面図を示す。各拡散層５ｆは、拡散によりつながらない間隔で形成されている。
本前提技術における横型高耐圧トランジスタのドリフト領域１３は、図１５に示した様に、ストライプ状の拡散層で形成される。ドリフト領域１３をストライプ状とせずに、一様なＰ型拡散層で形成した場合と比べると、ストライプ状にすることで、ドリフト領域１３を完全空乏化し易くなる。このことは、拡散層５ｆの不純物濃度をより高くすることを可能とするもので、ソース・ドレイン間の抵抗を減らし、オン抵抗を低減することが可能である。
＜動作＞
図１７に示す様に、配線９とドレイン電極１０を同電位にした状態で、ソース電極１１に高電圧が印加されると、点線の内側領域に空乏領域２０が広がる。つまり、ドレイン領域５と、各拡散層５ｆと、半導体層３の大部分とが、空乏化されることにより、高耐圧が保持される。この状態で、ゲート電極８に閾値電圧以上の電圧が印加されると、ゲート絶縁膜直下の半導体層表面に反転層（チャネル）が形成されて、横型高耐圧トランジスタはオン状態となり、ドレイン電流が流れる。
オン状態におけるドリフト領域１３の断面図を図１８に示す。各拡散層５ｆにおいて、不純物濃度が高いため低抵抗となる拡散層５ｆ表面の中央部において電流密度が高くなる。一方、図中に矢印で示す様に、電界はＰＮ接合の界面に垂直方向に発生するため、拡散層５ｆの表面にかかる電界強度は、拡散層５ｆの中央部に集中する。このことは、各拡散層５ｆにおいて、高電流密度位置と、電界強度集中位置が一致していることを示すものである。
ここで、高電流および高電界のもとで電子・正孔対が発生する現象であるインパクトイオン化について説明する。インパクトイオン化によって発生する電子・正孔対の量Ｇは、以下の式で表される。
Ｇ＝Ａ・Ｊｅｘｐ（−Ｂ／Ｅ）
ここで、Ｊは電流密度、Ｅは電界強度を表す。また、Ａ，Ｂは物理定数である。上式から、電流密度と電界強度の高い領域が重なるとインパクトイオン化が起こり易いことがわかる。つまり、各拡散層５ｆの中央領域において、特にインパクトイオン化が起こり易い。
インパクトイオン化によって発生した電子・正孔対の正孔は、ドレイン領域５とソース領域６の間に印加された高電圧によって半導体基板１方向に加速され、リーク電流となる。
そのため、高電圧印加状態において、本前提技術における横型高耐圧トランジスタをオンさせると、オフ耐圧以下の電圧においても電流が半導体基板１へリークしてしまい、その結果、例えば耐圧が６００Ｖを超える横型高耐圧トランジスタにあっては、ドレイン電流が減少してしまう問題があった。本発明は以上の問題を解決するためになされたものである。
＜実施の形態１＞
＜構成＞
まず、本実施の形態における横型高耐圧トランジスタ１００の使用例について説明する。本実施の形態における横型高耐圧トランジスタ１００が形成される集積回路の部分的な平面図を図１（ａ）に示す。また、図１（ａ）の破線部における断面図を図１（ｂ）に示す。この集積回路は、低電位回路部５０と、高耐圧島領域３０内に形成される高電位回路部を１つのチップ内に備える集積回路である。
本実施の形態における横型高耐圧トランジスタ１００は、高電位回路部と低電位回路部５０の間の信号伝達に必要となるレベルシフト用のトランジスタとして用いられる。
横型高耐圧トランジスタ１００は図１（ａ）において、高耐圧分離領域４０の一部に形成され、高耐圧島領域３０内の高電位回路部と高耐圧分離領域４０の外側に設けられた低電位回路部との間の信号伝達を実現している。
高耐圧島領域３０内には、高電位回路部としてＮチャネルＭＯＳＦＥＴやＰチャネルＭＯＳＦＥＴなどが形成され、その下部には半導体基板１との間にＮ＋型の埋め込み拡散層２を備える。高耐圧島領域３０内の回路は、半導体基板１とＮ＋型の埋め込み拡散層２のＰＮ接合により、半導体基板１の電圧と高耐圧で電気的に分離されている。
また、横方向においては半導体層３の下部にＮ＋型の埋め込み拡散層２が存在しない領域、即ち高耐圧分離領域４０が高耐圧分離構造として高耐圧島領域３０の周りを囲い、この領域が空乏化することで半導体基板１およびＰ型拡散層４と高耐圧で電気的に分離されている。
通常、高電位回路部側から低電位回路部５０側への信号伝達におけるレベルシフト用トランジスタとしては高耐圧ＰチャネルＭＯＳＦＥＴが用いられる。一方、逆方向に信号を伝達する場合はＮチャネルＭＯＳＦＥＴが使用される。
高電位回路部が形成される高耐圧島領域３０には、高電圧が印加されるが、上述の高耐圧分離領域４０においてＰＮ接合が利用される関係で、高耐圧島領域３０にはＮ型の半導体層３が用いられる。そのため、高耐圧ＮチャネルＭＯＳＦＥＴを形成する場合、そのドリフト層はこのＮ型半導体層が利用される。一方、高耐圧ＰチャネルＭＯＳＦＥＴを形成する場合は、Ｎ型半導体層はドリフト層にはならないので、その表面にＰ型拡散層を設ける必要があり、本発明はこのような構造を有する横型高耐圧トランジスタを対象としている。
図２に、本実施の形態における横型高耐圧トランジスタ１００の断面斜視図を示す。本実施の形態における横型高耐圧トランジスタ１００は、ＰチャネルＭＯＳＦＥＴである。本実施の形態の横型高耐圧トランジスタ１００において、ドリフト領域１３以外の構成は、従来技術（図１５）と同じであるため、説明を省略する。
ドリフト領域１３は第１導電型、即ちＰ型であり、ドリフト領域１３の一端はドレイン領域５と接続し、他端はゲート電極８の他端と平面視重なって設けられる。ドリフト領域１３は、半導体層３上に形成された、ドレイン領域５からソース領域６方向に平行に延びるストライプ状のＰ型の拡散層から構成される。このストライプ状の拡散層は、複数の線状の拡散層５ｂから構成される。
図３に、図２に示す線分Ａ−Ａ’におけるドリフト領域１３の断面図を示す。図３に示す様に、各拡散層５ｂは、互いに隣接しかつ隣接部分がオーバーラップ拡散領域５ｄとなるストライプ状の拡散領域５ｅにより形成される。なお、本明細書において、オーバーラップ拡散領域５ｄとは、隣接する拡散領域５ｅが重なる領域、つまり２重に拡散する領域のことをいう。
＜製造方法＞
本実施の形態における横型高耐圧トランジスタ１００の製造方法を説明する。特に、ドリフト領域１３の製造工程について詳しく述べる。
まず、Ｐ型の半導体基板１として、例えば、Ｐ型のシリコン基板を準備する。次に、半導体基板１の主面に不純物をイオン注入し、第２導電型即ちＮ型の半導体層３を形成する。なお、Ｐ型シリコン基板上にエピタキシャル層を形成して、半導体層３としても良い。
次に、半導体層３の表面に、マスク１２を介して選択的にイオン注入を行い、続いて熱処理を行うことで、拡散層５ｂを形成する（図４参照）。この工程についてさらに説明する。
図４に示す様に、イオン注入に用いるマスク１２には、複数のスリット群１２ｂが一定の間隔Ｌ２で形成されている。各スリット群１２ｂは、一定の間隔Ｌ１で形成された２つのスリット１２ａから構成される。なお、各スリット１２ａは、図４の奥行き方向に、ドリフト領域１３の長さだけ連続して形成されているとする。
上述のマスク１２を介して、半導体層３にイオン注入を行う。その結果、半導体層３表面のスリット１２ａに対応する位置に、イオン注入領域５ｃが形成される。
次に、熱処理を行うことにより、イオン注入領域５ｃの不純物を拡散させて、図３に示したような拡散層５ｂを形成する。このとき、それぞれのイオン注入領域５ｃの不純物が拡散することにより、拡散領域５ｅを形成し、そしてそのの一部が重なり、オーバーラップ拡散領域５ｄを形成する。
つまり、各スリット群１２ｂにおけるスリット１２ａの間隔Ｌ１は、隣接する拡散領域５ｅがつながる間隔である。また、隣接するスリット群１２ｂの間隔Ｌ２は、隣接する拡散層５ｂがつながらない間隔である。
なお、本実施の形態では、隣接するスリット群１２ｂの間隔をＬ２で一定としたが、隣接する拡散層５ｂがつながらない間隔であれば、この間隔は一定でなくても良い。また、本実施の形態では、各スリット群１２ｂにおける隣接するスリット１２ａの間隔をＬ１で一定としたが、隣接する拡散領域５ｅがつながる間隔であれば、この間隔は一定でなくても良い。
なお、ドリフト領域１３以外の領域の製造工程については、従来一般のＰチャネルＭＯＳＦＥＴの製造工程と同様のため、説明を省略する。
＜動作＞
本実施の形態における横型高耐圧トランジスタ１００の動作について説明する。なお、横型高耐圧トランジスタ１００の基本動作は、従来技術で説明したため省略する。
図３および図４の各拡散層５ｂにおいて、オーバーラップ拡散領域５ｄは不純物濃度が高いため、オーバーラップ拡散領域５ｄの表面部分においてドレイン電流の電流密度が高くなると考えられる。一方、電界はＰＮ接合界面に対して垂直方向に発生するが、前提技術（図１８）と比較して、特定の領域への電界の集中が緩和されていると考えられる。
つまり、本実施の形態における横型高耐圧トランジスタ１００は、各拡散層５ｂにおいて、電流密度の高い領域に、電界が集中していないと推測されるため、前提技術と比較してインパクトイオン化が起こり難いと考えられる。よって、このような理由から、本実施の形態によれば、ドレイン電流が基板へリークすることを軽減することが可能であると考えられる。
発明者らは、上述した発明の効果を確かめるために、基板電流即ちリーク電流の測定を行った。図５に、測定方法の概略を示す。図５に示す様に、ソース領域６に対して、ドレイン領域５および半導体基板１へ同電位の高電圧を印加した状態で、ゲート電極８へパルス電圧を印加してＰチャネルＭＯＳＦＥＴをオンさせる。この際に、ドレイン領域５および拡散層５ｂを経由して流れるドレイン電流Ｉｄと、半導体基板１および拡散層４を経由して流れる基板電流Ｉｓｕｂ即ちリーク電流を測定した。
図６に、測定から得た、ドレイン電流Ｉｄおよび基板電流Ｉｓｕｂのドレイン・ソース間電圧Ｖｄｓ依存性を、本実施の形態と前提技術のそれぞれについて示す。
前提技術においては、ドレイン・ソース間電圧Ｖｄｓが５００Ｖを超えたあたりから、その増加に伴って、ドレイン電流Ｉｄが減少し、１０００Ｖ付近ではゼロとなることがわかる。また、ドレイン電流Ｉｄの減少に伴って基板電流Ｉｓｕｂ即ちリーク電流が増加している。
一方、本実施の形態においては、ドレイン・ソース間電圧Ｖｄｓが増加しても、前提技術のようにドレイン電流Ｉｄは減少していない。また、ドレイン・ソース間電圧Ｖｄｓにかかわらず、基板電流Ｉｓｕｂ即ちリーク電流は、ほぼゼロである。
以上の測定結果から、本実施の形態における横型高耐圧トランジスタ１００は、前提技術と比較して、ドレイン・ソース間電圧Ｖｄｓが例えば６００Ｖを超える高電圧の場合においてもリーク電流を低減させることが可能であることが確認された。
また、発明者らは、本実施の形態における横型高耐圧トランジスタ１００の製造に用いたマスク１２のスリット１２ａの幅と、横型高耐圧トランジスタ１００の耐圧の関係を調べるために測定を行った。その結果を図７に示す。
図７から、スリット１２ａの幅の減少に伴って耐圧が向上しており、スリット１２ａの幅を１μｍ以下とすれば、６００Ｖ以上の高い耐圧が得られることがわかる。
また、発明者らは、本実施の形態における横型高耐圧トランジスタ１００と、前提技術における横型高耐圧トランジスタとのそれぞれについて、ドリフト領域１３における拡散層１２ｂの不純物濃度分布をシミュレーションにより調べた。その結果を図８〜図１０に示す。
図８は、図３に対応した不純物濃度分布である。図８において、隣接する拡散領域５ｅがつながって拡散層５ｂとなり、かつオーバーラップ拡散領域５ｄ（図８において隣接するスリット１２ａの中間の領域）において不純物濃度が最も高くなるようにスリット１２ａの間隔Ｌ１が設定されている。また、白色領域と灰色領域の境界がＰＮ接合界面を表し、これは図９、図１０においても同じである。図８のような不純物濃度分布およびＰＮ接合界面形状となる場合に、良好なリーク電流の低減効果が得られる。
図９は、オーバーラップ拡散領域５ｄよりも、各スリット１２ａの下部の領域において不純物濃度が高くなるように、スリット１２ａの間隔Ｌ１を設定した場合の不純物濃度分布である。この場合、スリット１２ａの間隔Ｌ１は図８の場合よりも大きくなる。図９のような不純物濃度分布となる場合、リーク電流を低減する効果は得られるものの、図８のような不純物濃度分布となる場合に比べてその効果は小さくなる。よって、図８のような不純物濃度分布となるようにスリット１２ａの間隔Ｌ１を設定するのが望ましい。
また、図１０は、前提技術における横型高耐圧トランジスタのドリフト領域１３の不純物濃度分布である（図１６および図１８の模式図に対応）。前提技術においては、本実施の形態と異なり、１つのスリットによって１つの拡散層１２ｆが形成される。図１０のような濃度分布となる場合、前提技術において述べたように、例えば６００Ｖ以上の高電圧において、リーク電流が発生する。
＜効果＞
本実施の形態における高耐圧トランジスタは、第１導電型の半導体基板１と、半導体基板１の一方主面に設けられた第２導電型の半導体層３と、半導体層３の表面に選択的に設けられた第１導電型のソース領域６と、半導体層３の表面に、ソース領域６と間隔を隔てて選択的に設けられた第１導電型のドレイン領域５と、ソース領域６とドレイン領域５の間の半導体層３上に、一端がソース領域６と平面視重なって、ゲート絶縁膜を介して設けられたゲート電極８と、半導体層３の表面に、一端がドレイン領域５と接続し、他端がゲート電極８の他端と平面視重なって選択的に設けられた第１導電型のドリフト領域１３とを備え、ドリフト領域１３は、ドレイン領域５からソース領域６方向に平行に延びるストライプ状の拡散層から構成され、ストライプ状の拡散層を構成する線状の拡散層５ｂの各々は、互いに隣接しかつ隣接部分が２重に拡散するストライプ状の拡散領域５ｅにより形成されることを特徴とする。
従って、以上の構成とすることによって、各拡散層５ｂにおいてインパクトイオン化が起こり難くなるため、リーク電流を減らすことが可能である。耐電圧性を低下させることなくリーク電流を減少させる効果が得られることが、実験によって確認されている。本実施の形態における横型高耐圧トランジスタ１００において、インパクトイオン化が起こり難い理由としては、ドリフト領域１３の各拡散層５ｂを流れるドレイン電流は不純物濃度の高いオーバーラップ拡散領域５ｄの表面部分に集中する一方で、各拡散層５ｂにかかる電界はドレイン電流が集中する部分に集中しないためであると考えられる。
また、本実施の形態における高耐圧トランジスタにおいて、半導体層３は、前述の様にエピタキシャル層であってもよい。
従って、半導体層３をエピタキシャル層とした場合は、Ｐ型の半導体基板１上にＮ型の半導体層３を、イオン注入ではなく、エピタキシャル成長により形成するため、イオン注入工程を省くことが可能である。
また、本実施の形態における横型高耐圧トランジスタ１００において、第１導電型とは、Ｐ型であり、第２導電型とは、Ｎ型であることを特徴とする。
従って、本実施の形態における横型高耐圧トランジスタ１００は、Ｐチャネル型のトランジスタとなる。よって、高電位回路から低電位回路への信号伝達に適したトランジスタとして使用することが可能となる。このため、本実施の形態における横型高耐圧トランジスタ１００を利用可能な回路の範囲が拡大し、また回路構成の簡略化にもつなげられる。このことにより、幅広い回路構成を１つのチップに集積可能となるため、全体として部品点数の削減が可能であり、特に、横型高耐圧トランジスタ１００を高電位回路および低電位回路と同じチップに集積する場合に有用である。
また、本実施の形態における横型高耐圧トランジスタ１００の製造方法は、半導体基板１を準備する工程（ａ）と、半導体基板１の一方主面に半導体層３を形成する工程（ｂ）と、半導体層３にマスク１２を被せてイオン注入を行う工程（ｃ）と、工程（ｃ）の後に熱処理により拡散層５ｂを形成する工程（ｄ）とを備える。また、本実施の形態における横型高耐圧トランジスタの製造方法において、マスク１２は、間隔Ｌ２以上で形成される複数のスリット群１２ｂを備え、スリット群１２ｂの各々は、間隔Ｌ１以下で形成される複数のスリット１２ａを備え、間隔Ｌ１は、工程（ｄ）において、隣接するスリット１２ａ間で拡散領域５ｅがつながる間隔であり、間隔Ｌ２は、工程（ｄ）において、隣接するスリット群１２ｂ間で拡散層５ｂがつながらない間隔であることを特徴とする。
従って、上記工程により、ドリフト領域１３の形成が可能であるため、本実施の形態における横型高耐圧トランジスタの製造が可能である。
また、本実施の形態における横型高耐圧トランジスタ１００の製造方法において、スリット群１２ｂの間隔は、Ｌ２以上の一定値であり、スリット１２ａの間隔は、Ｌ１以下の一定値であることを特徴とする。
従って、スリット群１２ｂの間隔およびスリット１２ａの間隔を一定値とすることで、ドリフト領域１３において拡散層５ｂが周期的に形成される。よって、拡散層５ｂの間隔が一定でない場合と比較して、横型高耐圧トランジスタ１００の設計が容易となる。
また、本実施の形態における横型高耐圧トランジスタ１００の製造方法において、マスク１２に備わるスリット１２ａの幅が、１μｍ以下であることを特徴とする。
従って、前記スリットの幅を１μｍ以下とすることで、６００Ｖ以上の高耐電圧性を有する横型高耐圧トランジスタを製造することが可能である。
＜実施の形態２＞
＜構成＞
実施の形態１では、各拡散層５ｂは、隣接する２つのストライプ状の拡散領域５ｅから構成された。一方、本実施の形態では、各拡散層５ｂは、隣接する３つのストライプ状の拡散領域５ｅから構成される。その他の構成は実施の形態１（図２）と同じであるため、説明を省略する。
図１１に、本実施の形態における横型高耐圧トランジスタ１００のドリフト領域１３の断面図を示す。各拡散層５ｂは、ストライプ状の３つの拡散領域５ｅが隣接して形成される。隣接する拡散領域５ｅの間にはオーバーラップ拡散領域５ｄが存在する。
本実施の形態における高耐圧トランジスタ１００の製造工程において、イオン注入工程の際に用いるマスク１２には、実施の形態１と同様、複数のスリット群１２ｂが一定の間隔Ｌ２で形成されている。また、各スリット群１２ｂは、一定の間隔Ｌ１で形成された３つのスリット１２ａから構成される。その他の製造工程は、実施の形態１と同じであるため、説明を省略する。
なお、本実施の形態では、各拡散層５ｂにおける拡散領域５ｅの個数を３としたが、拡散領域５ｅの個数は、複数であればこれに限らない。以上の構成とした場合であっても、実施の形態１で述べた効果と同様の効果を得ることが可能である。
＜実施の形態３＞
＜構成＞
本実施の形態における横型高耐圧トランジスタ１００の製造工程において、ドリフト領域１３にイオンを注入する際に用いるマスク１２に形成される複数のスリット１２ａは、実施の形態１においてスリットが延びる方向、即ち図２のｘ方向に断続して形成されている。各スリット１２ａのスリットが延びる方向の断続間隔は、熱処理工程において、少なくとも拡散領域がスリットが延びる方向につながる間隔であることを特徴とする。
図１２（ａ）に、本実施の形態の高耐圧トランジスタ１００の製造工程におけるイオン注入工程後のドリフト領域１３の平面図を示す。イオン注入工程により、イオン注入領域５ｃが、スリットが延びる方向即ちｘ方向に断続的に形成される。この時、イオン注入領域５ｃの不純物濃度は、実施の形態１よりも高濃度である。また、イオン注入領域５ｃのｘ方向の間隔は、後の熱処理による拡散後に所望の濃度になるよう調整されている。
その後、熱処理を行うことによりイオン注入領域５ｃが拡散して、図１２（ｂ）に示す様に、ストライプ方向に拡散領域がつながり、拡散層５ｂを形成する。また、実施の形態１と同様、各拡散層５ｂにおいて、隣接する断続したストライプ状の拡散領域５ｃがつながり、オーバーラップ拡散領域５ｄが形成される。よって、図１２（ｂ）における線分Ｃ−Ｃ’の断面図は、実施の形態１における図３と同じとなる。
＜効果＞
本実施の形態における横型高耐圧トランジスタ１００の製造方法において、複数のスリット１２ａは、スリット１２ａが延びる方向に断続して形成されており、スリット１２ａが断続する間隔は、熱処理工程において、少なくとも拡散層５ｂが、スリット１２ａが延びる方向につながる間隔であることを特徴とする。従って、拡散層５ｂは、スリット１２ａが延びる方向につながっているため、実施の形態１で述べた効果と同様の効果を得ることが可能である。
＜実施の形態４＞
実施の形態１〜３における横型高耐圧トランジスタ１００においては、ソース領域６が形成される半導体層３と、高耐圧島領域（図１参照）は、同一の半導体層３で形成されているため、これらは電気的に分離されていなかった。
一方、本実施の形態では、図１３に示す様に、高耐圧島領域のＮ型の半導体層１５と、横型高耐圧トランジスタのＮ型の半導体層３は、エピタキシャル層としてのＰ型の半導体層１４によって分離されている。
つまり、半導体層３は、ソース領域６のゲート電極８とは反対側の領域において、第１導電型即ちＰ型の半導体層１４により分離されるため、ソース領域６と高耐圧島領域内の半導体層１５は電気的に分離される。
なお、Ｐ型の半導体層１４によって、半導体層３が分離されることで、半導体層３に備わるＮ＋型の埋め込み拡散層も、埋め込み拡散層２と埋め込み拡散層１６とに分離される。
本実施の形態における横型高耐圧トランジスタ１００において、半導体層３は、ソース領域６のゲート電極８とは反対側の領域において、第１導電型即ちＰ型の半導体層１４により分離されていることを特徴とする。
従って、半導体層１４を形成することにより、ソース領域６と高耐圧島領域３０内の半導体層１５（図１３）は電気的に分離されるため、本実施の形態における横型高耐圧トランジスタ１００を図１における高耐圧分離領域４０に形成した場合であっても、高耐圧島領域３０内に形成される高電圧回路部の電源電位と、横型高耐圧トランジスタ１００のソース電位とで、異なる電位を利用することができる。これによって、例えば、横型高耐圧トランジスタ１００のソース電極１１と高電位回路部の電源との間に、定電流源などの回路の挿入が可能となるため、集積回路における設計上の自由度が高くなる。また、このことにより、１つの集積回路により多くの半導体素子を集積可能となるため、全体として部品点数の削減が可能である。
＜実施の形態５＞
図１４に、本実施の形態における横型高耐圧トランジスタ１００の断面斜視図を示す。本実施の形態における横型高耐圧トランジスタは、ドレイン領域５の表面にＮ型の拡散層１７をさらに備える。それ以外の構成は、実施の形態１（図２）と同じであるため、説明を省略する。
図１４に示すように、Ｐ型のドレイン領域５の表面にＮ型の拡散層１７を設けて、ＰチャネルＩＧＢＴとすることで、導電率変調によりドレイン領域の抵抗を低減させ、横型高耐圧トランジスタのオン抵抗を低減させることができる。
本実施の形態における横型高耐圧トランジスタ１００は、ドレイン領域５の表面に第２導電型即ちＮ型の拡散層１７をさらに備えることを特徴とする。
従って、ドレイン領域５の表面に第２導電型即ちＮ型の拡散層１７を設けて、ＰチャネルＩＧＢＴとすることにより、オン抵抗を低減することが可能である。
なお、本発明の実施の形態として、ＰチャネルＭＯＳＦＥＴあるいはＰチャネルＩＧＢＴを例にその構造および製造方法を説明したが、導電型が反対の関係にあるＮチャネルＭＯＳＦＥＴあるいはＮチャネルＩＧＢＴにも本発明を適用することが可能である。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１ 半導体基板、２，１６ 埋め込み拡散層、３，１４，１５ 半導体層、４，５ｂ，５ｆ，７，１７ 拡散層、５ ドレイン領域、５ｃ イオン注入領域、５ｄ オーバーラップ拡散領域、５ｅ 拡散領域、６ ソース領域、８ ゲート電極、９ 配線、１０ ドレイン電極、１１ ソース電極、１２ マスク、１２ａ スリット、１２ｂ スリット群、１３ ドリフト領域、２０ 空乏領域、３０ 高耐圧島領域、４０ 高耐圧分離領域、５０ 低電位回路部、１００ 横型高耐圧トランジスタ。

Claims (7)

  1. 横型高耐圧トランジスタの製造方法であって、
    前記横型高耐圧トランジスタは、
    第１導電型の半導体基板と、
    前記半導体基板の一方主面に設けられた第２導電型の半導体層と、
    前記半導体層の表面に選択的に設けられた第１導電型のソース領域と、
    前記半導体層の表面に選択的に、前記ソース領域と間隔を隔てて設けられた第１導電型のドレイン領域と、
    前記ソース領域と前記ドレイン領域の間の前記半導体層上に、一端が前記ソース領域と平面視重なって、ゲート絶縁膜を介して設けられたゲート電極と、
    前記半導体層の表面に選択的に、一端が前記ドレイン領域と接続し、他端が前記ゲート電極の他端と平面視重なって設けられた第１導電型のドリフト領域とを備え、
    前記ドリフト領域は、前記ドレイン領域から前記ソース領域方向に平行に延びるストライプ状の拡散層から構成され、
    前記ストライプ状の拡散層を構成する線状の拡散層の各々は、互いに隣接しかつ隣接部分が２重に拡散するストライプ状の拡散領域により形成され、
    前記横型高耐圧トランジスタの製造方法は、
    （ａ）前記半導体基板を準備する工程と、
    （ｂ）前記半導体基板の一方主面に前記半導体層を形成する工程と、
    （ｃ）前記半導体層にマスクを被せてイオン注入を行う工程と、
    （ｄ）前記工程（ｃ）の後に熱処理により前記拡散層を形成する工程と、
    を備え、
    前記マスクは、間隔Ｌ２以上で形成される複数のスリット群を備え、
    前記スリット群の各々は、間隔Ｌ１以下で形成される複数のスリットを備え、
    前記間隔Ｌ１は、前記工程（ｄ）において、隣接する前記スリット間で前記拡散領域がつながる間隔であり、
    前記間隔Ｌ２は、前記工程（ｄ）において、隣接する前記スリット群間で前記拡散層がつながらない間隔であり、
    前記スリットの幅が、１μｍ以下であることを特徴とする、
    横型高耐圧トランジスタの製造方法。
  2. 前記半導体層は、エピタキシャル層であることを特徴とする、
    請求項１に記載の横型高耐圧トランジスタの製造方法。
  3. 前記半導体層は、前記ソース領域の前記ゲート電極とは反対側の領域において、第１導電型半導体層により分離されていることを特徴とする、
    請求項１または２に記載の横型高耐圧トランジスタの製造方法。
  4. 前記ドレイン領域の表面に第２導電型の拡散層をさらに備えることを特徴とする、
    請求項１〜３のいずれかに記載の横型高耐圧トランジスタの製造方法。
  5. 前記第１導電型とは、Ｐ型であり、
    前記第２導電型とは、Ｎ型であることを特徴とする、
    請求項１〜４のいずれかに記載の横型高耐圧トランジスタの製造方法。
  6. 前記スリット群の間隔は、Ｌ２以上の一定値であり、
    前記スリットの間隔は、Ｌ１以下の一定値であることを特徴とする、
    請求項１〜５のいずれかに記載の横型高耐圧トランジスタの製造方法。
  7. 前記複数のスリットは、前記スリットが延びる方向に断続して形成されており
    前記スリットが断続する間隔は、前記工程（ｄ）において、少なくとも前記拡散層が、前記スリットが延びる方向につながる間隔であることを特徴とする、
    請求項１〜６のいずれかに記載の横型高耐圧トランジスタの製造方法。
JP2012226555A 2012-10-12 2012-10-12 横型高耐圧トランジスタの製造方法 Active JP5936513B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012226555A JP5936513B2 (ja) 2012-10-12 2012-10-12 横型高耐圧トランジスタの製造方法
US13/950,184 US9099551B2 (en) 2012-10-12 2013-07-24 Lateral high-voltage transistor and method for manufacturing the same
DE102013215378.3A DE102013215378B4 (de) 2012-10-12 2013-08-05 Lateraler Hochspannungstransistor und Verfahren zu seiner Herstellung
KR1020130112975A KR101440389B1 (ko) 2012-10-12 2013-09-24 횡형 고내압 트랜지스터 및 그 제조방법
CN201310476163.2A CN103730503B (zh) 2012-10-12 2013-10-12 横向高耐压晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012226555A JP5936513B2 (ja) 2012-10-12 2012-10-12 横型高耐圧トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2014078649A JP2014078649A (ja) 2014-05-01
JP5936513B2 true JP5936513B2 (ja) 2016-06-22

Family

ID=50383388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012226555A Active JP5936513B2 (ja) 2012-10-12 2012-10-12 横型高耐圧トランジスタの製造方法

Country Status (5)

Country Link
US (1) US9099551B2 (ja)
JP (1) JP5936513B2 (ja)
KR (1) KR101440389B1 (ja)
CN (1) CN103730503B (ja)
DE (1) DE102013215378B4 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112018005451T5 (de) * 2017-11-13 2020-07-30 Mitsubishi Electric Corporation Siliciumcarbid-halbleitereinheit und verfahren zur herstellung einer siliciumcarbid-halbleitereinheit
TWI634658B (zh) * 2017-12-29 2018-09-01 新唐科技股份有限公司 半導體裝置
JP7129408B2 (ja) * 2018-04-16 2022-09-01 ヌヴォトンテクノロジージャパン株式会社 半導体装置
JP7030637B2 (ja) * 2018-07-23 2022-03-07 三菱電機株式会社 半導体装置の製造方法
US20230090314A1 (en) * 2020-02-14 2023-03-23 Rohm Co., Ltd. Semiconductor device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE1007283A3 (nl) * 1993-07-12 1995-05-09 Philips Electronics Nv Halfgeleiderinrichting met een most voorzien van een extended draingebied voor hoge spanningen.
DE19526183C1 (de) * 1995-07-18 1996-09-12 Siemens Ag Verfahren zur Herstellung von mindestens zwei Transistoren in einem Halbleiterkörper
JPH09266311A (ja) * 1996-01-22 1997-10-07 Fuji Electric Co Ltd 半導体装置及びその製造方法
JP3488797B2 (ja) * 1997-02-19 2004-01-19 三菱電機株式会社 半導体装置
JP3382163B2 (ja) 1998-10-07 2003-03-04 株式会社東芝 電力用半導体装置
JP2002151687A (ja) 2000-11-15 2002-05-24 Toshiba Corp 高耐圧ｍｏｓ電界効果トランジスタ
JP2004228466A (ja) * 2003-01-27 2004-08-12 Renesas Technology Corp 集積半導体装置およびその製造方法
JP2009277775A (ja) * 2008-05-13 2009-11-26 Sharp Corp 半導体装置及びその製造方法
JP4703769B2 (ja) * 2009-01-15 2011-06-15 株式会社東芝 半導体装置及びその製造方法
JP2011097080A (ja) * 2009-01-15 2011-05-12 Toshiba Corp 半導体装置の製造方法
JP2011100847A (ja) 2009-11-05 2011-05-19 Sharp Corp 半導体装置及びその製造方法
US8399924B2 (en) * 2010-06-17 2013-03-19 Texas Instruments Incorporated High voltage transistor using diluted drain

Also Published As

Publication number Publication date
CN103730503B (zh) 2016-08-17
US9099551B2 (en) 2015-08-04
KR20140047527A (ko) 2014-04-22
CN103730503A (zh) 2014-04-16
DE102013215378A1 (de) 2014-04-17
JP2014078649A (ja) 2014-05-01
DE102013215378B4 (de) 2020-02-13
KR101440389B1 (ko) 2014-09-15
US20140103430A1 (en) 2014-04-17

Similar Documents

Publication Publication Date Title
CN107996003B (zh) 绝缘栅开关器件及其制造方法
US7436024B2 (en) Semiconductor device and method of manufacturing the same
TWI458095B (zh) 半導體裝置
KR101941295B1 (ko) 반도체 소자
US20070148874A1 (en) Integrated semiconductor device and method of manufacturing thereof
US9064952B2 (en) Semiconductor device
JP5936513B2 (ja) 横型高耐圧トランジスタの製造方法
JP2017045884A (ja) 半導体装置および半導体装置の製造方法
EP3076425A1 (en) Semiconductor device
US9123549B2 (en) Semiconductor device
US8227314B2 (en) Semiconductor device and manufacturing method of the same
US11251299B2 (en) Silicon carbide semiconductor device and manufacturing method of same
US7008865B2 (en) Method of manufacturing a semiconductor device having a high breakdown voltage and low on-resistance
US20160181357A1 (en) Semiconductor device
JPH05343691A (ja) 縦型絶縁ゲート電界効果トランジスタ
JP2018046161A (ja) 半導体装置および半導体装置の製造方法
CN103545374A (zh) 半导体器件
JP4952042B2 (ja) 半導体装置
TWI385802B (zh) 高壓金氧半導體元件及其製作方法
JP2006310770A (ja) 高耐圧半導体装置及びその製造方法
US9035381B2 (en) Semiconductor device and method of fabricating the same
JP5456147B2 (ja) 半導体装置
JP4692455B2 (ja) 半導体装置およびその製造方法
KR101842318B1 (ko) 반도체 소자의 제조 방법
KR20100066964A (ko) Ｌｄｍｏｓ 소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160510

R150 Certificate of patent or registration of utility model

Ref document number: 5936513

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250