BE1007283A3 - Halfgeleiderinrichting met een most voorzien van een extended draingebied voor hoge spanningen. - Google Patents

Halfgeleiderinrichting met een most voorzien van een extended draingebied voor hoge spanningen. Download PDF

Info

Publication number
BE1007283A3
BE1007283A3 BE9300718A BE9300718A BE1007283A3 BE 1007283 A3 BE1007283 A3 BE 1007283A3 BE 9300718 A BE9300718 A BE 9300718A BE 9300718 A BE9300718 A BE 9300718A BE 1007283 A3 BE1007283 A3 BE 1007283A3
Authority
BE
Belgium
Prior art keywords
area
zones
region
drain
drain extension
Prior art date
Application number
BE9300718A
Other languages
English (en)
Inventor
Adrianus W Ludikhuize
Original Assignee
Philips Electronics Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics Nv filed Critical Philips Electronics Nv
Priority to BE9300718A priority Critical patent/BE1007283A3/nl
Priority to JP6177569A priority patent/JPH0738097A/ja
Priority to EP94201947A priority patent/EP0634798A1/en
Priority to HU9402061A priority patent/HU217491B/hu
Priority to CA002127645A priority patent/CA2127645A1/en
Priority to CN94108139A priority patent/CN1103206A/zh
Priority to US08/273,527 priority patent/US5473180A/en
Priority to AU67424/94A priority patent/AU679748B2/en
Application granted granted Critical
Publication of BE1007283A3 publication Critical patent/BE1007283A3/nl

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

De uitvinding heeft betrekking op een halfgeleiderinrichting met een halfgeleiderlichaam (1) bevattende een aan een oppervlak grenzend oppervlaktegebied (3) van een eerste geleidingstype waarin een veldeffecttransistor is aangebracht voorzien van een kanaalgebied (7) met daarboven een gate electrode (8), en een sourcegebied (4), een draingebied (5) en een drainextensiegebied (6). Het drainextensiegebied (6) dient om de draindoorslagspanning van de veldeffecttransistor te verbeteren. In de praktijk gaat een hoge doorslagspanning gepaard met een relatief hoge aanweerstand van de transistor. Volgens de uitvinding heeft het drainextensiegebied (6) een ander geometrie dan in bekende transistoren en wel omvat het drainextensiegebied (6) een aantal zones (25) van het tweede geleidingstype, waarbij de zones (25) lopen van het kanaalgebied (7) naar het draingebied (5) en waarbij de zones (25) een zodanige breedte (26) en doteringsconcentratie hebben, dat bij een verhoging van het spanningsverschil over de gesperde pn-overgang (28) tussen oppervlaktegebied (3) en drainextensiegebied (6) het drainextensiegebied (6) althans plaatselijk volledig gedepleerd is voordaat ....

Description


   <Desc/Clms Page number 1> 
 



  Halfgeleiderinrichting met een MOST voorzien van een extended draingebied voor hoge spanningen. 



   De uitvinding heeft betrekking op een halfgeleiderinrichting met een halfgeleiderlichaam bevattende een aan een oppervlak grenzend oppervlaktegebied van een eerste geleidingstype waarin een veldeffecttransistor met   geisoleerde   stuurelectrode is aangebracht, met in het oppervlaktegebied source-en draingebieden van het tweede, tegengestelde geleidingstype en een aan het draingebied en aan het oppervlak grenzend drainextensiegebied van het tweede geleidingstype met een lagere doteringsconcentratie dan het draingebied, welk drainextensiegebied zich met zijn lengte in de richting van het sourcegebied uitstrekt, een tussen het drainextensiegebied en het sourcegebied gelegen kanaalgebied van het eerste geleidingstype, en een boven het kanaalgebied gelegen stuurelectrode die door een isolerende laag van het kanaalgebied is gescheiden. 



   Een dergelijke halfgeleiderinrichting is in het bijzonder geschikt als schakelelement bij hoge spanningen, bijvoorbeeld voor toepassingen in auto's, in TV apparaten en in audio vermogensversterkers. 



   Uit het europese octrooi no. 69429 is een inrichting van de in aanhef genoemde soort bekend. In deze inrichting is tussen de stuurelectrode en het relatief hoog gedoteerde draingebied een drainextensiegebied van hetzelfde geleidingstype als, maar met een lagere doteringsconcentratie dan het hooggedoteerde draingebied aangebracht. Het oppervlaktegebied is elektrisch doorverbonden met het sourcegebied. Vanaf een bepaalde drainspanning, dat wil zeggen de spanning tussen source-en draingebied, wanneer de pn-overgang tussen oppervlaktegebied en drainextensiegebied gesperd is, wordt het drainextensiegebied afgeknepen door uitbreiding van een gedepleerde zone vanuit de gesperde pn-overgang, waardoor de oppervlakteveldsterkte aan de zijde van het draingebied wordt verlaagd en de draindoorslagspanning wordt verhoogd. 



   Ofschoon op deze wijze hoge draindoorslagspanningen bereikt kunnen worden, gaat in de praktijk een hoge doorslagspanning gepaard met een relatief hoge source-drainweerstand, ofwel de aanweerstand   (R.)   van de transistor is hoog. Dit komt 

 <Desc/Clms Page number 2> 

 omdat slechts een relatief lage dotering van het drainextensiegebied tot een voldoende depletie van het drainextensiegebied leidt. Deze lage dotering geeft echter een hoge weerstand van het drainextensie gebied. Bovendien is in de praktijk vaak een extra doteringsstap noodzakelijk om de gewenste lage dotering in het drainextensiegebied aan te brengen. Een dergelijke extra doteringsstap maakt de procesflow ingewikkelder en duurder en is daarom ongewenst. 



   De uitvinding beoogt onder meer een halfgeleiderinrichting aan te geven waarbij draindoorslagspanning en aanweerstand binnen grotere marges gevarieerd kunnen worden, bij voorkeur zonder dat extra processtappen noodzakelijk zijn. 



   De uitvinding berust op het inzicht dat dit bereikt kan worden door het drainextensiegebied een andere geometrie te geven. Daartoe heeft de inrichting, volgens de uitvinding, als kenmerk, dat het drainextensiegebied een aantal zones van het tweede geleidingstype omvat, waarbij de zones lopen van het kanaalgebied naar het draingebied en waarbij de zones een zodanige breedte en doteringsconcentratie hebben, dat bij een verhoging van het spanningsverschil over de gesperde pn-overgang tussen oppervlaktegebied en drainextensiegebied het drainextensiegebied althans plaatselijk volledig gedepleerd is voordat draindoorslag optreedt. 



  De maatregel volgens de uitvinding maakt het mogelijk het aantal en de breedte van de zones als extra parameter van de inrichting te kiezen. Verrassenderwijs blijkt dat inrichtingen volgens de uitvinding draindoorslagspanningen en aanweerstanden kunnen hebben, die met een aaneengesloten drainextensiegebied niet realiseerbaar zijn. 



  Vermoed wordt dat in een inrichting volgens de uitvinding depletie van de zones geschiedt zowel vanaf een onderkant van de zones in verticale richting, alsook vanaf zijkanten van de zones in laterale richting. Door deze zogenaamde meerdimensionale depletie kan bij een relatief hoge dotering van de zones toch een volledige depletie plaatsvinden, zodat elektrische velden nabij het drainextensiegebied relatief laag blijven en een relatief hoge draindoorslagspanning verkregen wordt. Door de relatief hoge dotering in de zones is de aanweerstand van de inrichting relatief laag. 



  De zones kunnen op relatief eenvoudige wijze zonder extra processtappen vervaardigd worden door in de doteringsstap van het drainextensiegebied in plaats van een aaneengesloten drainextensiegebied een drainextensiegebied met zones aan te brengen. Tijdens 

 <Desc/Clms Page number 3> 

 
 EMI3.1 
 het aanbrengen van de zones kan door laterale en verticale uitdiffusie van doteringsatomen een relatief laag doteringsniveau bereikt worden. Een dergelijke laag niveau verhoogt de draindoorslagspanning en geeft dus extra mogelijkheden om met een standaard doteringsstap, waarbij een relatief grote hoeveelheid doteringsatomen geimplanteerd wordt, toch een inrichting met een relatief hoge doorslagspanning te verkrijgen. De aanweerstand van de inrichting wordt door de uitdiffusie slechts in geringe mate beinvloed. 



  In een eerste uitvoeringsvorm is de breedte van de zones ongeveer gelijk aan de diepte van het drainextensiegebied, terwijl de doteringsconcentratie vanaf het midden van de zones naar een rand van de zones afneemt. Dergelijke zones kunnen op eenvoudige wijze gemaakt worden, bijvoorbeeld door aanbrengen van de doteringsatomen d. implantatie en door uitdiffusie. Door uitdiffusie uit de geimplanteerde zones treedt dan een verlaging van de doteringsconcentratie naar de randen van de zones op. 



  In het algemeen liggen de zones nagenoeg tegen elkaar. Bij deze geometrie van het drainextensiegebied wordt het oppervlak van het halfgeleiderlichaam optimaal benut. 



  Een relatief kleine tussenruimte tussen de zones geeft al meerdimensionale depletie en een verbetering van de draindoorslagspanning. 



  In een verdere uitvoeringsvorm neemt de breedte van de zones toe vanaf het kanaalgebied naar het draingebied. Deze uitvoeringsvorm biedt als voordeel dat de draindoorslagspanning toeneemt in vergelijking met zones met constante breedte. Door een toenemende breedte van de zones van kanaalgebied naar draingebied wordt het elektrische veld beter gespreid, zodat de maximale waarde van het elektrische veld gereduceerd wordt en draindoorslag bij hogere spanningen optreedt. Als verder voordeel neemt de aanweerstand van de transistor af, omdat door de toenemende breedte van de zones de weerstand in de zones lager is in vergelijking met zones met constante breedte. 



  In een verdere uitvoeringsvorm zijn in een deel van het drainextensiegebied grenzend aan het kanaalgebied de zones met elkaar verbonden door een gebied van het tweede geleidingstype. Het kanaalgebied is dan een continu gebied, d. stroom kan over de gehele breedte van het kanaal oversteken van source-naar drainextensiegebied en niet alleen ter plekke van de zones, hetgeen resulteert in een steilere transistor. 



  Om een hoge draindoorslagspanning te realiseren kan het gewenst zijn extra middelen te gebruiken om het drainextensiegebied grenzend aan het kanaalgebied te depleren. Dit 

 <Desc/Clms Page number 4> 

 kan gebeuren door het aanbrengen van een veldplaat boven dit deel van het drainextensiegebied, waarbij de veldplaat van het drainextensiegebied geisoleerd is en bijvoorbeeld elektrisch verbonden is met het sourcegebied of de stuurelectrode. Ook is het mogelijk dit deel van het drainextensiegebied te depleren door het aanbrengen van een hooggedoteerde laag van het eerste geleidingstype op een grens tussen substraat en oppervlaktegebied. Deze hooggedoteerde laag loopt dan door tot onder het deel van het drainextensiegebied grenzend aan het kanaalgebied.

   Vanuit het hooggedoteerde gebied wordt dan het deel van het drainextensiegebied grenzend aan het kanaalgebied extra gedepleerd, zodat in dit deel van het drainextensiegebied geen voortijdige doorslag optreedt. 



   In een verdere uitvoeringsvorm zijn in een deel van het drainextensiegebied grenzend aan het draingebied de zones met elkaar verbonden door een gebied van het tweede geleidingstype. De overgang tussen drainextensiegebied en draingebied is dan minder abrupt, waardoor geen pieken in elektrische velden optreden en er een hogere draindoorslagspanning gerealiseerd kan worden. 



   In een verdere uitvoeringsvorm is de hoeveelheid doteringsatomen in de zones ca. 6 x   1012 atomen/cm2. Ben dergelijke   hoeveelheid maakt het mogelijk een dotering voor een zogenaamde"well"in een CMOS (complementaire MOS) proces te gebruiken voor de dotering van de zones van het drainextensiegebied en toch een relatief hoge draindoorslagspanning te verkrijgen. 



   De uitvinding wordt in het navolgende, bij wijze van voorbeeld, nader toegelicht aan de hand van enkele uitvoeringsvoorbeelden met de bijgaande schematische tekening. Hierin tonen :
Fig. 1 een bovenaanzicht van de halfgeleiderinrichting volgens de uitvinding. 



   Fig. 2 een een dwarsdoorsnede van de halfgeleiderinrichting volgens lijn   I-I   in figuur 1. 



   Fig. 3,4 dwarsdoorsnedes van verschillende uitvoeringsvormen van de halfgeleiderinrichting volgens lijn   In-il   in figuur 1. 



   Fig. 5,6 bovenaanzichten van verdere uitvoeringsvormen van een halfgeleiderinrichting volgens de uitvinding. 



   De figuren zijn zuiver schematisch en niet op schaal getekend. Overeen- 

 <Desc/Clms Page number 5> 

 komstige delen zijn in de figuren in het algemeen met dezelfde verwijzingscijfers aangeduid. In de bovenaanzichten van figuren 2,5 en 6 zijn duidelijkheidshalve bedradingspatronen op het oppervlak weggelaten. 



  Figuur 1 toont een bovenaanzicht en figuren 2 en 3 twee dwarsdoorsnedes, resp. langs de lijnen   I-I   en   lI-lI   van figuur 1 van een halfgeleiderinrichting volgens de uitvinding. 



  De halfgeleiderinrichting omvat een halfgeleiderlichaam   1,   in dit voorbeeld van silicium, bevattende een aan een oppervlak 2 grenzend oppervlaktegebied 3 van een eerste geleidingstype, in dit geval n-type, waarin een veldeffecttransistor met   geiso-   leerde stuurelectrode is aangebracht. De veldeffecttransistor bevat in het oppervlaktegebied 3 source-en draingebieden 4 en 5 van het tweede, tegengestelde geleidingstype, dus in dit voorbeeld van het p-type. Verder een aan het draingebied 5 en aan het oppervlak 2 grenzend drainextensiegebied 6 van het tweede p-geleidingstype met een lagere doteringsconcentratie dan het draingebied 5. Het drainextensiegebied 6 strekt zieh met zijn lengte in de richting van het sourcegebied 4 uit.

   Tussen het drainextensiegebied 6 en het sourcegebied 4 is een kanaalgebied 7 van het eerste n-geleidingstype gelegen, dat een deel van het oppervlaktegebied 3 vormt. Boven het kanaalgebied is een stuurelectrode 8 van de veldeffecttransistor aanwezig, welke stuurelectrode door een isolerende laag, in dit voorbeeld een siliciumoxyde laag 9 met een dikte van 70 nm, van het kanaalgebied 7 is gescheiden. In dit voorbeeld is de stuurelectrode 8 van polykristallijn silicium, maar de electrode kan ook van bijvoorbeeld een metaal vervaardigd worden. 



  Het oppervlaktegebied 3 wordt gevormd door een n-type epitaxiale laag op een halfgeleiderlichaam 10 gevormd door een p-type halfgeleidersubstraat. Het oppervlaktegebied 3 wordt zijdelings begrensd door een p-type scheidingsgebied 12, dat zich uitstrekt van het oppervlak 2 naar het substraat 10. 



  Aansluitend aan het sourcegebied 4 bevindt zich een   n+ -type   gebied, het backgate contactgebied 13, dat als aansluitgebied van het oppervlaktegebied 3 functioneert. Boven het sourcegebied 4 en het backgate contactgebied 13 is een elektrische geleider 14 aangebracht, die fungeert als source electrode en die ook het sourcegebied 4 met het oppervlaktegebied 3 via het backgate contactgebied 13 kortsluit. Op het draingebied 5 bevindt zich de drainelectrode 15, terwijl op een onderkant van het halfgeleiderlichaam 

 <Desc/Clms Page number 6> 

 1 een aansluitelectrode 19 voor het substraat is aangebracht. 



   Een halfgeleiderinrichting als in dit voorbeeld, een p-channel MOST met drainextensie gebied, wordt ook wel EPMOS genoemd. Als halfgeleiderlichaam wordt een p-type silicium substraat 10 gebruikt met een doteringsconcentratie van 5 x   1014 auto-   men/cm3 (soortelijke weerstand ongeveer 30 O. cm).

   Het oppervlakte gebied 3 omvat een epitaxiaal op het halfgeleiderlichaam aangebrachte n-type laag met een doteringsconcentratie van 3 x   1015     atomen/cm3   en een dikte van 9 Am (soortelijke weerstand ongeveer 1,   5 O. cm).   Het backgate contactgebied 13 heeft een n-type doteringsconcentratie van 5 
 EMI6.1 
 x 10"atomen/cm'en het sourcegebied 4 en het draingebied 5 een p-type dotering van 2 x 1015 Het drainextensiegebied 6 heeft een dotering van 6 x 1012    atomen/cm2.men/cm2.   Het scheidingsgebied 12 heeft een p-type dotering van 1 x 1015 atomen/cm2. 



  De breedte van het kanaalgebied 7 is 50 cm en de lengte 8   gm.   Het drainextensiegebied 6 heeft een lengte van 18   jum   bij een breedte van 50 jim. 



   Een dergelijke   halfgeleiderinrichting   is in het bijzonder geschikt als schakelelement bij hoge spanningen, bijvoorbeeld in toepassingen in auto's, in TV apparaten en in audio vermogensversterkers. Teneinde de draindoorslagspanning van de veldeffecttransistor te verbeteren kunnen diverse maatregelen genomen worden, die ertoe dienen om de veldsterkte aan of nabij het oppervlak te verlagen op die plaatsen, waar gevaar bestaat voor het optreden van lawinedoorslag. 



   Zo wordt in de hiervoor beschreven halfgeleiderinrichting tussen de stuurelectrode 8 en het relatief hoog gedoteerde draingebied 5 een drainextensiegebied 6 van hetzelfde geleidingstype als, en een lagere doteringsconcentratie dan het hooggedoteerde draingebied 5 aangebracht. Wanneer op de drainelectrode 15 een hoge spanning t. o. v. de   source- en stuurelectrodes   14,8 gezet wordt, dan wordt door het drainextensie gebied 6 het elektrische veld bij een rand van het kanaalgebied 7 gereduceerd. Door deze reduktie vindt draindoorslag slechts bij hoge drainspanningen plaats. 



   Om de draindoorslagspanning te verhogen kan verder gebruik gemaakt worden van een veldplaat 16 boven het drainextensiegebied 6, die elektrisch verbonden is met het sourcegebied 4 of de stuurelectrode 8. De veldplaat 16 is door een getrapte isolerende laag 17, bijvoorbeeld van siliciumoxyde gescheiden van het drainextensiegebied 6. De draindoorslagspanning kan verder nog verhoogd worden door het aanbrengen van een hooggedoteerde laag 18 van het eerste geleidingstype op een grens van substraat 10 en oppervlaktegebied 3 onder het kanaalgebied 7 en het drainextensiegebied 6. De 

 <Desc/Clms Page number 7> 

 veldplaat 16 en de hooggedoteerde laag 18 zorgen voor een extra depletie van het drainextensiegebied 6. 



   Een EPMOS als hiervoor beschreven voorzien van een veldplaat 16, een begraven laag 18 met een dotering van 3 x   1015 atomen/cm2   en met een aaneengesloten drainextensiegebied 6 met een dotering van 6 x 1012 atomen/cm2 heeft een draindoorslagspanning van 45 Volt bij een aanweerstand van 4000 0 (bij 12 V gatespanning). 



  Wanneer in de praktijk een draindoorslagspanning met een hogere waarde gewenst is dan wordt de dotering van het drainextensiegebied 6 verlaagd, omdat slechts een relatief lage dotering van het drainextensiegebied 6 tot een volledige depletie van het drainextensiegebied 6 leidt. Deze lage dotering heeft een hoge weerstand van het drainextensie gebied 6 tot gevolg, terwijl bovendien een extra doteringsstap noodzakelijk is om de lage dotering van het drainextensiegebied 6 te realizeren. 



   Volgens de uitvinding heeft het drainextensiegebied een andere geometrie dan het bekende drainextensiegebied 6 en wel omvat het drainextensiegebied 6 een aantal zones 25 van het tweede geleidingstype, waarbij de zones 25 lopen van het kanaalgebied 7 naar het draingebied 5 en waarbij de zones 25 een zodanige breedte 26 en doteringsconcentratie hebben, dat bij een verhoging van het spanningsverschil over de gesperde pn-overgang 28 tussen oppervlaktegebied 3 en drainextensiegebied 6 het drainextensiegebied 6 althans plaatselijk volledig gedepleerd is voordat draindoorslag optreedt. De maatregel volgens de uitvinding maakt het mogelijk het aantal en de breedte 26 van de zones 25 als extra parameter van de inrichting te kiezen. 



   Vermoed wordt dat in een inrichting volgens de uitvinding depletie van de zones 25 geschiedt zowel vanaf een onderkant van de zones in verticale richting, d. w. z. dwars op het oppervlak 2, alsook vanaf de zijkanten 30 van de zones in laterale richting, d. w. z. evenwijdig aan het oppervlak 2. Door deze zogenaamde meerdimensionale depletie kan bij een relatief hoge dotering van de zones 25 toch een volledige depletie plaatsvinden, zodat elektrische velden nabij het drainextensiegebied 6 relatief laag blijven en een relatief hoge draindoorslagspanning verkregen wordt. Door de relatief hoge dotering in de zones 25 is de aanweerstand van de inrichting relatief laag. 



   Figuur 3 toont een eerste uitvoeringsvorm, waarin de breedte 26 van de zones 25 ongeveer gelijk is aan de diepte 27 van het drainextensiegebied 6, terwijl de doteringsconcentratie vanaf het midden van de zones 25 naar een rand 28 van de zones 25 afneemt. De zones 25 kunnen op relatief eenvoudige wijze zonder extra processtap- 

 <Desc/Clms Page number 8> 

 
 EMI8.1 
 pen vervaardigd worden door in de doteringsstap van het drainextensiegebied 6 in plaats van een aaneengesloten drainextensiegebied 6 een drainextensiegebied met zones 25 aan te brengen. Hiervoor hoeft slecht een belichtingsmasker voor definitie van het drainextensiegebied 6 aangepast te worden. Zo kan in het hiervoor beschreven voorbeeld het drainextensiegebied opgedeeld worden in bijvoorbeeld zes zones 25 (zie figuur 1).

   Het drainextensiegebied 6 wordt dan aangebracht op een bekende wijze door implantatie en diffusie via een venster, vervaardigd met het belichtingsmasker. Het venster had in dit voorbeeld een breedte van cm met tussen de vensters 6m ruimte. De zones 25 worden dan aangebracht door implantatie door het venster zodat dit resulteert in circa 6 x 1012 atomen/cm2 in de zones 25. 



  Een dergelijke concentratie doteringsatomen maakt het mogelijk een standaard dotering voor een p-well in een CMOS (complementaire MOS) proces te gebruiken voor de dotering van de zones 25 van het drainextensiegebied 6. Na implantatie wordt gedurende 6 uren op 1150 C een temperatuurbehandeling gegeven. De zones 25 hebben na uitdiffusie een breedte van circa cm bij een diepte van circa 5 ixm. Door laterale en verticale uitdiffusie van doteringsatomen wordt dan een relatief laag doteringsniveau in de zone 25 bereikt en treedt een verlaging van de doteringsconcentratie naar de randen 28 van de zones 25 op. Een laag doteringsniveau verhoogt de draindoorslagspanning en geeft dus extra mogelijkheden om met een standaard doteringsstap, waarbij een relatief grote hoeveelheid doteringsatomen geimplanteerd wordt, toch een inrichting met een relatief hoge doorslagspanning te verkrijgen.

   De aanweerstand van de inrichting wordt door de uitdiffusie slechts in geringe mate beinvloed. 



  De zones 25 kunnen nagenoeg tegen elkaar liggen, zoals getoond in figuur 4. Bij deze geometrie van het drainextensiegebied 6 wordt het oppervlak 2 van het halfgeleiderlichaam optimaal benut. Een relatief kleine tussenruimte tussen de zones 25 geeft al meerdimensionale depletie en een verbetering van de draindoorslagspanning. 



  Wanneer we een transistor met aaneengesloten drainextensiegebied 6 vergelijken met een transistor met een drainextensiegebied met zones 25 bij een gelijke concentratie van doteringsatomen van zones 25 en aaneengesloten gebied 6, dan heeft de inrichting volgens de uitvinding een veel grotere draindoorslagspanning bij een relatief geringe toename van de weerstand. De hiervoor beschreven halfgeleiderinrichting volgens de uitvinding heeft een doorslagspanning van 140 V bij een aanweerstand van circa 5600  . De draindoorslagspanning is dus meer dan drie keer zo hoog geworden, 

 <Desc/Clms Page number 9> 

 terwijl de aanweerstand slechts 40 % is toegenomen vergeleken met een bekende transistor.

   Wanneer we een transistor met aaneengesloten drainextensiegebied 6 met een relatief lage concentratie doteringsatomen vergelijken met een transistor met een drainextensiegebied met zones 25 met een hogere concentratie doteringsatomen in de zones 25 dan kan de inrichting volgens de uitvinding bij een gelijke draindoorslagspanning een veel lagere weerstand hebben. 



   Figuren 5 en 6 tonen hoe in een verdere uitvoeringsvorm de breedte 26 van de zones 25 toeneemt vanaf het kanaalgebied 7 naar het draingebied 5. Deze uitvoeringsvorm biedt als voordeel dat de draindoorslagspanning toeneemt in vergelijking met zones 25 met constante breedte 26. Door een toenemende breedte 26 van de zones 25 van kanaalgebied 7 naar draingebied 5 wordt het elektrische veld beter gespreid, zodat de maximale waarde van het elektrische veld gereduceerd wordt en draindoorslag bij hogere spanningen optreedt. Als verder voordeel neemt de aanweerstand van de transistor af, omdat door de toenemende breedte 26 van de zones 25 de weerstand van de zones 25 lager is in vergelijking met zones 25 met constante breedte 26. De breedte 26 van de zones kan vanaf het kanaalgebied 7 continue toenemen, zoals getoond in figuur 5.

   Ook kan de toename in breedte 26 stapsgewijs zijn als in figuur 6. Deze laatste uitvoeringsvorm is m. b. v. fotolithografische technieken eenvoudig te realizeren. 



  In de voorbeelden van figuren 5 en 6 heeft de zone 25 grenzend aan het kanaalgebied 7 een breedte van 6   gm   terwijl op een horizontale afstand van 10   jim   van het kanaalgebied de zones 25 elkaar raken. De totale lengte van het drainextensiegebied 6 is 18   jum.   



  Vergeleken met zones 25 met constante breedte neemt dan de draindoorslagspanning toe, terwijl de aanweerstand afneemt. 



   Figuur 1 toont een uitvoeringsvorm, waarbij in een deel van het drainextensiegebied 6 grenzend aan het kanaalgebied 7 de zones 25 met elkaar verbonden door een gebied 31 van het tweede geleidingstype. Het kanaalgebied 7 is dan een continue gebied, d. w. z. stroom kan over de gehele breedte van het kanaal 7 oversteken van sourcegebied 4 naar drainextensiegebied 6 en niet alleen ter plekke van de zones 25, hetgeen resulteert in een steilere transistor. D. w. z. dat de stroomverandering door de transistor bij een gatespanningsverandering groter is voor een transistor voorzien van gebied 31 dan voor een transistor zonder gebied 31.

   Om een hoge draindoorslagspanning te realiseren kan het gewenst zijn extra middelen te gebruiken om het drainextensiegebied 6 grenzend aan het kanaalgebied 7, en wel met name het gebied 31 te 

 <Desc/Clms Page number 10> 

 depleren door het aanbrengen van een veldplaat 16 boven dit deel van het drainextensiegebied 6. De veldplaat 16 is van het drainextensiegebied 6 geisoleerd door een isolerende laag 17, in dit voorbeeld van siliciumoxyde en is elektrisch verbonden met de source. Ook is het mogelijk dit deel van het drainextensiegebied 6 te depleren door het aanbrengen van een hooggedoteerde laag 18 van het eerste geleidingstype op een grens tussen substraat 10 en oppervlaktegebied 3. Deze hooggedoteerde laag 18 loopt dan door tot onder het deel 31 van het drainextensiegebied 6 grenzend aan het kanaalgebied 7.

   Vanuit het hooggedoteerde gebied 18 wordt dan het deel 31 van het drainextensiegebied 6 grenzend aan het kanaalgebied 7 extra gedepleerd, zodat in dit deel 31 van het drainextensiegebied 6 geen voortijdige doorslag optreedt. In het voorbeeld van figuur 1 is een gebied 31 met een dotering van 6 x   1012     atomen/cm2   aangebracht. 



   Figuren 1, 5 en 6 tonen een verdere uitvoeringsvorm, waarbij in een deel van het drainextensiegebied 6 grenzend aan het draingebied 5 de zones 25 met elkaar verbonden zijn door een gebied 29 van het tweede geleidingstype. De overgang tussen drainextensiegebied 6 en draingebied 5 is dan minder abrupt, waardoor geen pieken in elektrische velden optreden en er een hogere draindoorslagspanning gerealiseerd kan worden. Deze uitvoeringsvorm geeft een extra hoge draindoorslagspanning als het gebied 29 hoger gedoteerd wordt dan de rest van het drainextensiegebied 6. Een dergelijke hogere dotering kan op eenvoudige wijze gerealizeerd worden tijdens het vervaardigen van de zones 25. Door uitdiffusie tijdens fabricage van de zones 25 is de gemiddelde concentratie doteringsatomen in de zones 25 relatief laag.

   In het aaneengesloten gebied 29 vindt veel minder verlies aan doteringsatomen door uitdiffusie plaats, waardoor dit gebied 29 een hogere dotering krijgt dan de zones 25. In de voorbeelden van figuren 1, 5 en 6 is een gebied 29 met een breedte van 8 um aangebracht. Een dergelijk gebied 29 verhoogt de draindoorslagspanning en verlaagt de aanweerstand van de transistor volgens de uitvinding vergeleken met een transistor zonder gebied 29. 



   De uitvinding is niet beperkt tot de hiervoor beschreven uitvoeringsvoorbeelden. Zo kan bij voorbeeld in plaats van een silicium halfgeleiderlichaam een lichaam van een ander halfgeleidend materiaal gebruikt worden. Het oppervlaktegebied 3 kan niet alleen via epitaxiaal aangroeien, maar ook via diffusie of implantatie aangebracht worden. Ook kunnen de geleidingstypen van de gebieden uit de voorbeelden tegengesteld zijn.

Claims (6)

  1. Conclusies 1. Halfgeleiderinrichting met een halfgeleiderlichaam bevattende een aan een oppervlak grenzend oppervlaktegebied van een eerste geleidingstype waarin een veldeffecttransistor met gelsoleerde stuurelectrode is aangebracht, met in het oppervlaktegebied source-en draingebieden van het tweede, tegengestelde geleidingstype en een aan het draingebied en aan het oppervlak grenzend drainextensiegebied van het tweede geleidingstype met een lagere doteringsconcentratie dan het draingebied, welk drainextensiegebied zich met zijn lengte in de richting van het sourcegebied uitstrekt, een tussen het drainextensiegebied en het sourcegebied gelegen kanaalgebied van het eerste geleidingstype, en een boven het kanaalgebied gelegen stuurelectrode die door een isolerende laag van het kanaalgebied is gescheiden, met het kenmerk,
    dat het drainextensiegebied een aantal zones van het tweede geleidingstype omvat, waarbij de zones lopen van het kanaalgebied naar het draingebied en waarbij de zones een zodanige breedte en doteringsconcentratie hebben, dat bij een verhoging van het spanningsverschil over de gesperde pn-overgang tussen oppervlaktegebied en drainextensiegebied het drainextensiegebied althans plaatselijk volledig gedepleerd is voordat draindoorslag optreedt.
  2. 2. Halfgeleiderinrichting volgens conclusie 1 met het kenmerk, dat dat de breedte van de zones ongeveer gelijk is aan de diepte van het drainextensiegebied, terwijl de doteringsconcentratie vanaf het midden van de zones naar een rand van de zones afneemt.
  3. 3. Halfgeleiderinrichting volgens een der voorgaande conclusies met het kenmerk, dat de breedte van de zones toeneemt vanaf het kanaalgebied naar het draingebied.
  4. 4. Halfgeleiderinrichting volgens een der voorgaande conclusies met het kenmerk, dat in een deel van het drainextensiegebied grenzend aan het kanaalgebied de zones met elkaar verbonden zijn door een gebied van het tweede geleidingstype.
  5. 5. Halfgeleiderinrichting volgens een der voorgaande conclusies met het kenmerk, dat in een deel van het drainextensiegebied grenzend aan het draingebied de zones met elkaar verbonden zijn door een gebied van het tweede geleidingstype. <Desc/Clms Page number 12> 6. Halfgeleiderinrichting volgens een der voorgaande conclusies met het kenmerk, dat de hoeveelheid doteringsatomen in de zones ca.
  6. 6 x 1012 at/cm2 iso
BE9300718A 1993-07-12 1993-07-12 Halfgeleiderinrichting met een most voorzien van een extended draingebied voor hoge spanningen. BE1007283A3 (nl)

Priority Applications (8)

Application Number Priority Date Filing Date Title
BE9300718A BE1007283A3 (nl) 1993-07-12 1993-07-12 Halfgeleiderinrichting met een most voorzien van een extended draingebied voor hoge spanningen.
JP6177569A JPH0738097A (ja) 1993-07-12 1994-07-05 高電圧用に延長されたドレイン領域を持つｍｏｓトランジスタを有する半導体装置
EP94201947A EP0634798A1 (en) 1993-07-12 1994-07-06 Semiconductor device with an MOST provided with an extended drain region for high voltages
HU9402061A HU217491B (hu) 1993-07-12 1994-07-08 Nagyfeszültségű félvezető eszköz megnagyobbított draintartománnyal
CA002127645A CA2127645A1 (en) 1993-07-12 1994-07-08 Semiconductor device with an most provided with an extended drain region for high voltages
CN94108139A CN1103206A (zh) 1993-07-12 1994-07-08 带有含漏扩展区的most的高压半导体器件
US08/273,527 US5473180A (en) 1993-07-12 1994-07-11 Semiconductor device with an MOST provided with an extended drain region for high voltages
AU67424/94A AU679748B2 (en) 1993-07-12 1994-07-12 Semiconductor device with a MOST provided with an extended drain region for high voltages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
BE9300718A BE1007283A3 (nl) 1993-07-12 1993-07-12 Halfgeleiderinrichting met een most voorzien van een extended draingebied voor hoge spanningen.

Publications (1)

Publication Number Publication Date
BE1007283A3 true BE1007283A3 (nl) 1995-05-09

Family

ID=3887175

Family Applications (1)

Application Number Title Priority Date Filing Date
BE9300718A BE1007283A3 (nl) 1993-07-12 1993-07-12 Halfgeleiderinrichting met een most voorzien van een extended draingebied voor hoge spanningen.

Country Status (8)

Country Link
US (1) US5473180A (nl)
EP (1) EP0634798A1 (nl)
JP (1) JPH0738097A (nl)
CN (1) CN1103206A (nl)
AU (1) AU679748B2 (nl)
BE (1) BE1007283A3 (nl)
CA (1) CA2127645A1 (nl)
HU (1) HU217491B (nl)

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10506503A (ja) * 1995-07-19 1998-06-23 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ Ｈｖ−ｌｄｍｏｓｔ型の半導体装置
KR0167273B1 (ko) * 1995-12-02 1998-12-15 문정환 고전압 모스전계효과트렌지스터의 구조 및 그 제조방법
JP2006279064A (ja) * 1996-01-22 2006-10-12 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
DE59711481D1 (de) * 1996-02-05 2004-05-06 Infineon Technologies Ag Durch Feldeffekt steuerbares Halbleiterbauelement
GB9826291D0 (en) 1998-12-02 1999-01-20 Koninkl Philips Electronics Nv Field-effect semi-conductor devices
US6534829B2 (en) 1998-06-25 2003-03-18 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
DE19840032C1 (de) * 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
JP3059423B2 (ja) 1998-10-19 2000-07-04 松下電子工業株式会社 半導体装置の製造方法
US6204097B1 (en) 1999-03-01 2001-03-20 Semiconductor Components Industries, Llc Semiconductor device and method of manufacture
JP3971062B2 (ja) 1999-07-29 2007-09-05 株式会社東芝 高耐圧半導体装置
GB9929613D0 (en) 1999-12-15 2000-02-09 Koninkl Philips Electronics Nv Manufacture of semiconductor material and devices using that material
US6461918B1 (en) 1999-12-20 2002-10-08 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance
GB0006957D0 (en) 2000-03-23 2000-05-10 Koninkl Philips Electronics Nv A semiconductor device
GB0012137D0 (en) * 2000-05-20 2000-07-12 Koninkl Philips Electronics Nv A semiconductor device
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US6677641B2 (en) 2001-10-17 2004-01-13 Fairchild Semiconductor Corporation Semiconductor structure with improved smaller forward voltage loss and higher blocking capability
US6713813B2 (en) 2001-01-30 2004-03-30 Fairchild Semiconductor Corporation Field effect transistor having a lateral depletion structure
US6818513B2 (en) 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US7132712B2 (en) 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
US6593621B2 (en) * 2001-08-23 2003-07-15 Micrel, Inc. LDMOS field effect transistor with improved ruggedness in narrow curved areas
US7786533B2 (en) 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
US6573558B2 (en) * 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
US6635544B2 (en) * 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
US7221011B2 (en) * 2001-09-07 2007-05-22 Power Integrations, Inc. High-voltage vertical transistor with a multi-gradient drain doping profile
US6555873B2 (en) * 2001-09-07 2003-04-29 Power Integrations, Inc. High-voltage lateral transistor with a multi-layered extended drain structure
US7061066B2 (en) 2001-10-17 2006-06-13 Fairchild Semiconductor Corporation Schottky diode using charge balance structure
US6828609B2 (en) * 2001-11-09 2004-12-07 Infineon Technologies Ag High-voltage semiconductor component
US6819089B2 (en) 2001-11-09 2004-11-16 Infineon Technologies Ag Power factor correction circuit with high-voltage semiconductor component
KR100422393B1 (ko) * 2002-01-17 2004-03-11 한국전자통신연구원 격자형 표류 영역 구조를 갖는 이디모스 소자 및 그 제조방법
KR100859701B1 (ko) 2002-02-23 2008-09-23 페어차일드코리아반도체 주식회사 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US7033891B2 (en) 2002-10-03 2006-04-25 Fairchild Semiconductor Corporation Trench gate laterally diffused MOSFET devices and methods for making such devices
US6710418B1 (en) 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
DE10310552B4 (de) * 2003-03-11 2014-01-23 Infineon Technologies Ag Feldeffekttransistor und Halbleiterchip mit diesem Feldeffekttransistor
US7531875B2 (en) * 2003-05-13 2009-05-12 Cambridge Semiconductor Limited Lateral SOI semiconductor device
US7652326B2 (en) 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
KR100994719B1 (ko) 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
US7265415B2 (en) 2004-10-08 2007-09-04 Fairchild Semiconductor Corporation MOS-gated transistor with reduced miller capacitance
AT504998A2 (de) 2005-04-06 2008-09-15 Fairchild Semiconductor Trenched-gate-feldeffekttransistoren und verfahren zum bilden derselben
US7385248B2 (en) 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric
TW200735361A (en) * 2005-12-14 2007-09-16 Koninkl Philips Electronics Nv MOS transistor and a method of manufacturing a MOS transistor
JP5307973B2 (ja) * 2006-02-24 2013-10-02 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
US7554154B2 (en) * 2006-07-28 2009-06-30 Alpha Omega Semiconductor, Ltd. Bottom source LDMOSFET structure and method
US7808102B2 (en) * 2006-07-28 2010-10-05 Alpha & Omega Semiconductor, Ltd. Multi-die DC-DC boost power converter with efficient packaging
US7825508B2 (en) * 2006-07-28 2010-11-02 Alpha Omega Semiconductor, Inc. Multi-die DC-DC buck power converter with efficient packaging
US7468536B2 (en) 2007-02-16 2008-12-23 Power Integrations, Inc. Gate metal routing for transistor with checkerboarded layout
US7557406B2 (en) 2007-02-16 2009-07-07 Power Integrations, Inc. Segmented pillar layout for a high-voltage vertical transistor
US7859037B2 (en) 2007-02-16 2010-12-28 Power Integrations, Inc. Checkerboarded high-voltage vertical transistor layout
US8653583B2 (en) 2007-02-16 2014-02-18 Power Integrations, Inc. Sensing FET integrated with a high-voltage transistor
US7595523B2 (en) * 2007-02-16 2009-09-29 Power Integrations, Inc. Gate pullback at ends of high-voltage vertical transistor structure
US7790589B2 (en) * 2007-04-30 2010-09-07 Nxp B.V. Method of providing enhanced breakdown by diluted doping profiles in high-voltage transistors
KR101630734B1 (ko) 2007-09-21 2016-06-16 페어차일드 세미컨덕터 코포레이션 전력 소자
EP2058862B1 (en) * 2007-11-09 2018-09-19 ams AG Field-effect transistor and method for producing a field-effect transistor.
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
JP2008294458A (ja) * 2008-07-10 2008-12-04 Mitsubishi Electric Corp 高耐圧半導体装置
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
US8482065B2 (en) * 2008-11-25 2013-07-09 Newport Fab, Llc MOS transistor with a reduced on-resistance and area product
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
JP2009164651A (ja) * 2009-04-24 2009-07-23 Sanyo Electric Co Ltd 半導体装置
US8236640B2 (en) * 2009-12-18 2012-08-07 Intel Corporation Method of fabricating a semiconductor device having gate finger elements extended over a plurality of isolation regions formed in the source and drain regions
JP2011249728A (ja) * 2010-05-31 2011-12-08 Toshiba Corp 半導体装置および半導体装置の製造方法
US8399924B2 (en) * 2010-06-17 2013-03-19 Texas Instruments Incorporated High voltage transistor using diluted drain
US8319290B2 (en) 2010-06-18 2012-11-27 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
DE102011108651B4 (de) * 2011-07-26 2019-10-17 Austriamicrosystems Ag Hochvolttransistorbauelement und Herstellungsverfahren
US8872278B2 (en) 2011-10-25 2014-10-28 Fairchild Semiconductor Corporation Integrated gate runner and field implant termination for trench devices
KR20140029027A (ko) * 2012-08-31 2014-03-10 에스케이하이닉스 주식회사 반도체 장치
JP5936513B2 (ja) * 2012-10-12 2016-06-22 三菱電機株式会社 横型高耐圧トランジスタの製造方法
US9490322B2 (en) * 2013-01-23 2016-11-08 Freescale Semiconductor, Inc. Semiconductor device with enhanced 3D resurf
US10325988B2 (en) 2013-12-13 2019-06-18 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped field plates
US9543396B2 (en) 2013-12-13 2017-01-10 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped regions

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4115793A (en) * 1976-11-30 1978-09-19 Zaidan Hojin Handotai Kenkyu Shinkokai Field effect transistor with reduced series resistance
JPS56120163A (en) * 1980-02-27 1981-09-21 Nec Corp Semiconductor device
EP0069429A2 (en) * 1981-07-06 1983-01-12 Koninklijke Philips Electronics N.V. Insulated gate field effect transistor
JPH04107867A (ja) * 1990-08-27 1992-04-09 Matsushita Electron Corp 半導体装置
US5216275A (en) * 1991-03-19 1993-06-01 University Of Electronic Science And Technology Of China Semiconductor power devices with alternating conductivity type high-voltage breakdown regions

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4115793A (en) * 1976-11-30 1978-09-19 Zaidan Hojin Handotai Kenkyu Shinkokai Field effect transistor with reduced series resistance
JPS56120163A (en) * 1980-02-27 1981-09-21 Nec Corp Semiconductor device
EP0069429A2 (en) * 1981-07-06 1983-01-12 Koninklijke Philips Electronics N.V. Insulated gate field effect transistor
JPH04107867A (ja) * 1990-08-27 1992-04-09 Matsushita Electron Corp 半導体装置
US5216275A (en) * 1991-03-19 1993-06-01 University Of Electronic Science And Technology Of China Semiconductor power devices with alternating conductivity type high-voltage breakdown regions

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 16, no. 347 (E - 1240) 27 July 1992 (1992-07-27) *
PATENT ABSTRACTS OF JAPAN vol. 5, no. 198 (E - 87) 16 December 1981 (1981-12-16) *

Also Published As

Publication number Publication date
HU217491B (hu) 2000-02-28
HUT68222A (en) 1995-06-28
EP0634798A1 (en) 1995-01-18
CN1103206A (zh) 1995-05-31
AU6742494A (en) 1995-01-19
JPH0738097A (ja) 1995-02-07
AU679748B2 (en) 1997-07-10
CA2127645A1 (en) 1995-01-13
HU9402061D0 (en) 1994-09-28
US5473180A (en) 1995-12-05

Similar Documents

Publication Publication Date Title
BE1007283A3 (nl) Halfgeleiderinrichting met een most voorzien van een extended draingebied voor hoge spanningen.
US6111297A (en) MOS-technology power device integrated structure and manufacturing process thereof
US4422089A (en) Semiconductor device having a reduced surface field strength
US5883413A (en) Lateral high-voltage DMOS transistor with drain zone charge draining
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
EP0735591B1 (en) Improved DMOS device structure, and related manufacturing process
US7397084B2 (en) Semiconductor device having enhanced performance and method
US20060240625A1 (en) Power semiconductor device having improved performance and method
US6989567B2 (en) LDMOS transistor
JP3259330B2 (ja) 半導体装置の製造方法
US20040108544A1 (en) High voltage mosfet with laterally varying drain doping and method
JP3509896B2 (ja) 半導体装置
US20070141783A1 (en) Trench field effect transistor and method of making it
JP2000505956A (ja) 高電圧ｌｄｍｏｓトランジスタ装置
KR100518506B1 (ko) 트랜치 게이트형 전력용 모스 소자 및 그 제조방법
US5750416A (en) Method of forming a lateral field effect transistor having reduced drain-to-source on-resistance
US7579649B2 (en) Trench field effect transistor and method of making it
DE19638437C2 (de) Durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
EP0729186B1 (en) MOS-technology power device integrated structure and manufacturing process thereof
DE102022102333A1 (de) Feldeffekttransistor mit dielektrikumsstruktur
JPS6027193B2 (ja) 半導体回路装置
KR980012620A (ko) 폴리 레지스터를 갖는 디모스

Legal Events

Date Code Title Description
RE Patent lapsed

Owner name: PHILIPS ELECTRONICS N.V.

Effective date: 19970731