HU217491B - Nagyfeszültségű félvezető eszköz megnagyobbított draintartománnyal - Google Patents

Nagyfeszültségű félvezető eszköz megnagyobbított draintartománnyal Download PDF

Info

Publication number
HU217491B
HU217491B HU9402061A HU9402061A HU217491B HU 217491 B HU217491 B HU 217491B HU 9402061 A HU9402061 A HU 9402061A HU 9402061 A HU9402061 A HU 9402061A HU 217491 B HU217491 B HU 217491B
Authority
HU
Hungary
Prior art keywords
region
drain
zones
type
semiconductor device
Prior art date
Application number
HU9402061A
Other languages
English (en)
Other versions
HUT68222A (en
HU9402061D0 (en
Inventor
Adrianus Willem Ludikhuize
Original Assignee
Koninklijke Philips Electronics N.V.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics N.V. filed Critical Koninklijke Philips Electronics N.V.
Publication of HU9402061D0 publication Critical patent/HU9402061D0/hu
Publication of HUT68222A publication Critical patent/HUT68222A/hu
Publication of HU217491B publication Critical patent/HU217491B/hu

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

A megőldás nagyfeszültségű félvezető eszköz megnagyőbbítőttdraintartőmánnyal (5), amely egy őlyan félvezető alaptestben vankialakítva, amelyben egy, a felszínig tartó, p és n ellentétesvezetési típűsők közül választőtt valamely első vezetési típűsú,rétegszerű felületi tartőmány (3) van, amelyben egy szigetelt gate-elektródős (8) térvezérelt tranzisztőr van kialakítva, és amelyben vanegy, az elsővel ellentétes másődik vezetési típűsú draintartőmány (5),sőűrce-tartőmány (4), és egy szintén másődik vezetési típűsúdrainbővítő tartőmány (6), amely űtóbbi a draintartőmányhőz (5)csatlakőzik, felülről a felszín határőlja, adalékkőncentrációjaalacsőnyabb, mint a draintartőmányé (5) és hősszirányában a sőűrce-tartőmány (4) felé nyúlik, tővábbá van egy első vezetési típűsúcsatőrnatartőmány a sőűrce- tartőmány (4) és a drainbővítő tartőmány(6) között, valamint a gate-elektród (8) a csatőrnatartőmány felett,attól szigetelőréteggel elválasztva helyezkedik el. A találmányértelmében a drainbővítő tartőmánynak (6) másődik vezetési típűsúzónái (25) vannak, amely zónák (25) az első vezetési típűsú felületitartőmányban (3) különállóan, a csatőrnatartőmány és a draintartőmány(5) között helyezkednek el, és amely zónák (25) szélessége (26) ésadalékkőncentrációja akkőra, hőgy a felületi tartőmány (3) és adrainbővítő tartőmány (6) közötti határ lezárt p–n átmenetén eső záró,de a drainletörés bekövetkezténél kisebb pőtenciálkülönbségnél adrainbővítő tartőmány (6) legalább egyes zónáknál (25) teljeskiürítésben van. ŕ

Description

A találmány tárgya olyan nagyfeszültségű használatra szánt félvezető eszköz, amely egy olyan félvezető alaptestben van kialakítva, amelyben egy, a felszínig tartó, p és n ellentétes vezetési típusok közül választott valamely első vezetési típusú, rétegszerű felületi tartomány van, és amelyben egy szigetelt gate-elektródos térvezérelt tranzisztor van kialakítva, és amelyben van egy, az elsővel ellentétes második vezetési típusú draintartomány, source-tartomány, és egy szintén második vezetési típusú drainbővítő tartomány, amely a draintartományhoz csatlakozik és felülről a félvezető alaptest felszíne határolja, adalékkoncentrációja alacsonyabb, mint a draintartományé, és hosszirányával a sourcetartomány felé nyúlik, továbbá egy első vezetési típusú csatomatartomány van a source-tartomány és a drainbővítő tartomány között, valamint a gate-elektród a csatomatartomány felett, attól szigetelőréteggel elválasztva helyezkedik el.
Az ilyen félvezető eszközök különösen alkalmasak nagyfeszültségű kapcsolóelemnek, például gépjárművekben, tv-vevőkészülékekben, hangfrekvenciás teljesítményerősítőkben való alkalmazásokhoz.
A 69429 számú európai szabadalom éppen a bevezető szakaszban körülírt fajtájú eszközt mutat be. Itt egy drainbővítő tartományt alkalmaztak a viszonylag erősen adalékolt drainelektród és a gate-elektród között, amely a drainnel azonos vezetési típusú, csak annál kisebb mértékben adalékolt. A felszíni tartomány elektromos összeköttetésben áll a draintartománnyal. Kiindulva egy bizonyos drainfeszültségből, azaz a source-elektród és a drainelektród közötti feszültségértékből, amikor a drainbővítő tartomány és a felszíni tartomány közötti pn-átmenet le van zárva, a drainbővítő tartomány leválik a lezárt pn-átmenetnél levő kiürített zóna expanziójának következtében, ahol is a felszíni térerő a draintartomány széleinél erősen lecsökken, és a source-elektród és a drainelektród közötti azon feszültség, amelynél lavinaletörés mutatkozik, azaz a drainletörési feszültség számottevően megemelkedik.
Habár így a drainletörési feszültség kellően magas értéke érhető el, azonban a nagy drainletörési feszültség együtt jár a source-elektród és a drainelektród közötti nagy ellenállással, vagyis a tranzisztor vezető állapotában mutatkozó túlságosan nagy Ron bekapcsolási maradék-ellenállással. Ez annak köszönhető, hogy a drainbővítő tartomány viszonylag gyenge adalékolása esetén is létrejön a kellő kiürítés magában a drainbővítő tartományban. Azonban ez a viszonylag gyenge adalékolás egyúttal nagy maradék-ellenálláshoz vezet a bekapcsolt állapotban. További hátrány, hogy a gyakorlatban általában szükség van egy további technológiai lépés végrehajtására gyártáskor, hogy ez a viszonylag gyenge adalékolás létrejöjjön. Ez a pluszlépés költségben és bonyolultságban nem kívánt többletet jelent. Szintén ez mondható el például a JP 4,107,867 számú japán irat ismertette félvezető eszköz struktúráról is. Itt egy összefüggő kialakítású drainbővítő zónát láthatunk, amelybe mély, első típusú zónák vannak beágyazva, amelyek a félvezető lapka felső felszínéig érnek. Ez a struktúra jó villamos paraméterekkel rendelkező tranzisztort eredményez, azonban a mély, első típusú zónák kialakítása egy többletmaszkolási és implantációs technológiai lépést igényel.
Az US 5,216,275 számú iratban közölt laterális MOS tranzisztorstruktúra abban különbözik az előzőekben ismertetettől, hogy a drainkontaktus a félvezető lapka alsó oldalán van. A felső oldali kivezetésnek a találmányunk szerinti és a későbbiekben részletezésre kerülő előnyeit itt nem ismerték fel.
Találmányunk egyik fő célkitűzése ennek jegyében az volt, hogy találjunk egy olyan struktúrát, amelynek drainletörési feszültsége és bekapcsolási maradék-ellenállása széles határok között változtatható, hasonló paraméterekkel, mint a JP 4,107,867 számú japán irat szerinti megoldás rendelkezik, de nincsen szükség plusz egy-egy maszkolási és implantációs lépésre.
A találmány azon a felismerésen alapul, hogy egy speciális, eltérő geometriájú, több különálló sávból összetevődő drainbővítő tartományt kell alkalmazni.
Általános megoldásként azt mondhatjuk, hogy ez egy olyan, a bevezető szerinti struktúra, ahol a drainbővítő tartománynak második vezetési típusú zónái vannak, amely zónák az első vezetési típusú felületi tartományban, különállóan, a csatomatartomány és a draintartomány között helyezkednek el, és amely zónák szélessége és adalékkoncentrációja akkora, hogy a felületi tartomány és a drainbővítő tartomány közötti határ lezárt p-n átmenetén eső záró, de a drainletörés bekövetkezténél kisebb potenciálkülönbségnél a drainbővítő tartomány legalább egyes zónáknál teljes kiürítésben van.
Ez lehetővé teszi, hogy a zónák számát és szélességét megválaszthassuk. Meglepő módon az ilyen struktúrával olyan drainletörési feszültség és bekapcsolási maradékellenállás érhető el, amely összefüggő, folyamatos geometriájú drainbővítő tartomány által nem realizálható. Feltehetően ennek magyarázata abban rejlik, hogy ez egyes zónák alsó részénél, azok mélységi irányában és oldalsó, a felülettel párhuzamos irányában egyaránt létrejön a kiürítési jelenség, amit úgynevezett többdimenziós kiürítésnek hívunk. így viszonylag magas adalékkoncentráció mellett is bekövetkezik a teljes kiürítés, és a draintartomány közelében a felületi elektromos térerő viszonylag alacsony marad, és nagy drainletörési feszültséget kapunk. A bekapcsolási maradék-ellenállás kicsi lesz a zónákbeli erős adalékoltság következtében. A zónákat meglehetősen egyszerű technológiával el tudjuk készíteni, járulékos technológiai lépés igénye nélkül, azáltal, hogy nem folytonos, hanem ehelyett zónákra osztott alakzatban visszük be az adalékot egyetlen lépésben a drainbővítő tartományba. A viszonylag alacsony adalékszint az adalékanyag atomjainak laterális és vertikális diffúziójával alakítható ki. Ez az alacsony adalékszint megnöveli a drainletörési feszültséget, és mégis csupán egy közönséges adalékbeviteli technológiai lépés alkalmazására van szükség, amely lépésben viszonylag nagy mennyiségű adalékanyag-atomot implantálunk be. A bekapcsolási maradék-ellenállást a diffúzió csak csekély mértékben befolyásolja.
Az első kiviteli alakunk esetében a zónák szélessége azonos a drainbővítő tartomány mélységével, míg az
HU 217 491 Β adalékkoncentráció a zónák közepétől a széle felé csökken. Ilyen zónákat egyszerű készíteni, például implantáljuk az adalék atomjait és ezután hajtunk végre egy diffúziós lépést. Az implantált zónák diffúziója a zónák közepétől a széle felé csökkenő adalékkoncentrációra vezet. Általánosságban ebben az elrendezésben a zónák egymással szemközt helyezkednek el. Ezen geometria lehetővé teszi a félvezető felületének optimális kihasználását. A zónák közötti kicsiny osztásköz elegendő a többdimenziós kiürítés és a nagy drainletörési feszültség eléréséhez.
Egy további kivitelben a zónák szélessége a csatornától a drain irányában növekszik. Ez azt az előnyt kínálja, hogy a drainletörési feszültség megnövekszik az egyenletes szélességű zónák esetéhez képest. A csatornától a drain irányában növekvő szélességű zónáknál az elektromos mező egyenletesebb lesz, így a lavinaletörés még magasabb feszültségnél következik be. Továbbá a növekvő szélességű zónák az egyenletes szélességűekhez képest kisebb bekapcsolási maradék-ellenállást adnak.
Egy még további kivitelben a drainbővítő tartomány csatomatartományhoz csatlakozó részén a zónák egymással egy második vezetési típusú tartomány által össze vannak kötve. így a csatorna összefüggő tartományt képez, és az áram áthaladása a source-ból a drainbővítő tartományba a csatorna teljes szélességében létrejöhet, nem csak a zónáknál, amely jobb erősítési hatásfokot, nagyobb meredekségű tranzisztort eredményez. Ahhoz, hogy nagy drainletörési feszültséget valósítsunk meg, célszerű további megoldások segítségül vétele. Ilyen lehet a drainbővítő tartomány egy része felett elhelyezett, az elektromos erőteret terelő lemezke alkalmazása, amely elektromosan a drainbővítő tartománytól el van szigetelve, és a source-tartományhoz vagy a gate-elektródhoz van hozzákötve. További lehetőség a kiürítés minél teljesebb elérésére az, ha egy első típusú erősen adalékolt réteget alakítunk ki a félvezető hordozója és a felületi réteg között. Ez azután benyúlik a csatornával érintkező drainbővítő tartomány alá, ahol is a kiürítési jelenség fokozása révén a véletlen letörés kialakulási lehetőségét még jobban csökkenti.
Egy még további kivitel esetében a drainbővítő tartomány draintartománnyal érintkező részén a zónák egy második vezetési típusú tartománnyal vannak összekötve. Ekkor a drainbővítő tartomány és maga a draintartomány közötti átmenet kevésbé éles, kevésbé abrupt, így az elektromos mezőben nem fordulnak elő olyan kiugró csúcsok, és ezáltal a letörés ismét csak magasabb feszültségen következik be.
Előnyös esetben a zónákban jellemzően 6xl012 atom/cm2 az adaléksűrűség. Ez a nagyságrend lehetővé teszi a CMOS-technikában az úgynevezett „zseb” néven ismeretes struktúrák létrehozásához megszokott technológia alkalmazását a drainbővítő tartományban kiképezendő zónákhoz, így növelve meg a letörési feszültséget.
A találmányt a következőkben néhány ábra segítségével igyekszünk alaposabban bemutatni. Ábráink rendre a következőket illusztrálják.
1. ábra a találmány szerinti félvezető eszköz síkbeli elrendezésének felülnézete;
2. ábra az 1. ábra szerinti félvezető eszköz I-I vonal mentén vett keresztmetszete;
3. ábra és 4. ábra az 1. ábra szerinti félvezető eszköz különböző kiviteli alakjainak Π-II vonal mentén vett keresztmetszete;
5. ábra és 6. ábra a találmány szerinti félvezető eszköz további különböző kiviteli alakjainak síkbeli elrendezési felülnézete.
Az ábrák pusztán szemléltetőek és nem méretarányosak. Az azonos funkciójú részek a különböző ábrákon azonos hivatkozási számokkal vannak jelölve. A hozzávezetéseket az áttekinthetőség érdekében mellőztük.
Az 1. ábra a találmány szerinti félvezető eszköz síkbeli elrendezésének felülnézete, a 2. és 3. ábra pedig az 1. ábra szerinti félvezető eszköznek rendre az I-I vonal és a II—II vonal mentén vett keresztmetszete. A félvezető eszköz áll egy 1 félvezető alaplemezből, ami példánkban szilícium, amelynek a 2 felszínnel érintkező 3 felületi tartománya van, amely egy első vezetési típusú, esetünkben n-típusú, és egy szigetelt gate-elektródás térvezérelt tranzisztort alkot. Ez a térvezérelt tranzisztor a 3 felületi tartományban 4 source-tartományt és 5 draintartományt foglal magában, amelyek az említett elsővel ellentétes második vezetési típusúak, esetünkben p-típusúak. Tartalmaz a struktúra továbbá egy 6 drainbővítő tartományt, amely szintén második vezetési típusú, tehát esetünkben p-tipusú és az 5 draintartománynál kisebb adalékoltságú, és a 2 felszínen érintkezik magával az 5 draintartománnyal. A 6 drainbővítő tartomány hosszirányban nyúlik a 4 source-tartomány felé. Az első vezetési típusú, tehát esetünkben n-típusú 7 csatomatartomány a 3 felületi tartományban található, a 4 source-tartomány és a 6 drainbővítő tartomány között. A 7 csatomatartomány felett egy 8 gate-elektród van, amely egy szigetelőréteggel, esetünkben egy 70 nm vastagságú 9 szilícium-oxidréteggel van a 7 csatomatartománytól elválasztva. A 8 gate-elektródot a számos alternatív megoldás közül polikristályos szilíciumból alakítottuk ki.
Megjegyezzük, hogy a két ismeretes (p és n) ellentétes vezetési típus közül választott valamely tetszőleges vezetési típusról van szó, amiket megkülönböztetés végett itt és a továbbiakban első és második vezetési típusként fogunk nevezni. Ebből adódóan az itt első és második névvel illetett vezetési típusokhoz rendelt tényleges vezetési típusok egymással elvileg felcserélhetőek.
A 3 felületi tartomány a p-típusú 10 szubsztrátban létrehozott n-típusú epitaxiális réteg. Ez oldalról körül van véve a 12 elválasztótartománnyal, amely a 10 szubsztráttól egészen a 2 felszínig terjed.
A 4 source-tartományhoz kapcsolódóan egy 13 gatekontaktus-tartományt találunk, amely a 3 felületi tartományhoz rendelt elektromos érintkezést megvalósító tartomány. A 4 source-tartomány és a 13 gate-kontaktustartomány felett a 14 elektromos vezető van, ez a sourceelektród, ami egyben a 4 source-tartományt a 3 felületi tartományhoz képest a 13 gate-kontaktus-tartományon keresztül záqa. Az 5 draintartományhoz a 15 drain3
HU217491 Β elektród, míg a 10 szubsztráthoz az 1 félvezető alaplemez alsó oldalán csatlakozik egy kivezető 19 elektród.
Jelen példánk félvezető eszközét, a 6 drainbővítő tartománnyal ellátott p-csatornás MOST eszközt EPMOS névvel is szokták titulálni. A p-típusú szilícium 10 szubsztrát adalékkoncentrációja 5xl014 atom/cm3 (körülbelül 30 ohmxcm ellenállásnak felel meg). Az n-típusú epitaxiális 3 felületi tartomány 3χ 1015 atom/cm3 adalékkoncentrációjú és 9 pm vastagságú (körülbelül 1,5 ohmxcm ellenállásnak felel meg). A 13 gate-kontaktus-tartomány n-típusú adalékkoncentrációja 5χ 1015 atom/cm2, továbbá a 4 sourcetartomány és az 5 draintartomány p-típusú adalékkoncentrációja 2xl015 atom/cm2. A 6 drainbővítő tartomány hossza 18 pm, szélessége 50 gm.
Az ilyen módon elkészített félvezető eszköz különösen nagyfeszültségű kapcsoló alkalmazásokhoz ideális, így például gépjárművekben, tv-vevőkészülékekben és audio-teljesítményerősítőkben. Különböző effektusokat vehetünk figyelembe ahhoz, hogy a térvezérlésű tranzisztor kritikus régióiban a lavinaletörés keletkezésének veszélyét jelentő térerősség nagyságát minél inkább lecsökkentsük.
Ilyen intézkedés lehet az azonos vezetési típusú, azonban az 5 draintartománynál alacsonyabb adalékoltságú 6 drainbővítő tartomány elhelyezése a 8 gateelektród és a viszonylag erősen adalékolt 5 draintartomány között való elhelyezése. így mikor nagyfeszültséget kapcsolunk a 15 drainelektródra a 8 gate-elektródhoz mérten, akkor a 7 csatomatartomány éleinél keletkező elektromos térerőt a 6 drainbővítő tartomány csökkenti. Ezért letörés csak igen nagy drainfeszültségek esetén állhat elő.
Azon célból, hogy tovább növeljük a drainletörési feszültséget, a 6 drainbővítő tartomány felett egy térerőnövelő lemezt alakíthatunk ki, amelyet a 4 source-tartományhoz vagy a 8 gate-elektródhoz köthetünk. A 16 térerőnövelő lemez elektromosan el van szigetelve a 6 drainbővítő tartománytól egy lépcsőzött szigetelőréteggel, amely lehet például szilíciumoxidból. A drainletörési feszültséget az is növelheti, ha első vezetési típusú, erősen adalékolt 18 eltemetett réteget képezünk a 10 szubsztrát és a 3 felületi tartomány határán, a 6 drainbővítő tartomány és a 7 csatornatartomány alatt. A 16 térerőnövelő lemez és az erősen adalékolt 18 eltemetett réteg együttesen egy további, járulékos kiürítést kelt a 6 drainbővítő tartományban.
A fentebb vázolt EPMOS esetében a 16 térerőnövelő lemezzel, 3χ 1015 atom/cm2 adalékoltságú 18 eltemetett réteggel és 6xl012 atom/cm2 adalékoltságú 6 drainbővítő tartománnyal 45 V drainletörési feszültséget tudunk elérni, és körülbelül 4000 ohm bekapcsolási maradékimpedanciát (12 V gate-feszültség mellett). Amennyiben magasabb drainletörési feszültséget szeretnénk elérni, úgy szükséges a 6 drainbővítő tartomány adalékkoncentrációját csökkenteni, mert csak így lép fel teljes kiürítés ebben a zónában. Ezen gyenge adalékoltság viszont nagy ellenállásra vezet a 6 drainbővítő tartományban.
A jelen találmány szerint a 6 drainbővítő tartomány a szokásosan eddig alkalmazottakétól eltérő geometriai kialakítású, egy sor 25 zónát tartalmaz, amelyek második vezetési típusúak, és a 7 csatomatartománytól az draintartományig húzódnak, 26 szélességüek, továbbá adalékkoncentrációjuk olyan mértékű, hogy amikor a 3 felületi tartomány és a 6 drainbővítő tartomány közötti 28 határon, egy lezárt pn-átmeneten eső feszültség növekszik, akkor a drainletörés bekövetkezését megelőzően a 6 drainbővítő tartomány teljes kiürítettségbe kerül, legalábbis lokálisan. A találmány szerinti nagyságrendek lehetőséget nyitnak arra, hogy a 25 zónák számát és 26 szélességét mint az eszköz kiegészítő paramétereit választhassuk meg.
Joggal feltételezhető, hogy a találmány szerinti eszközben a 25 zónák kiürítési folyamata mind alulról, a 2 felszínre merőleges irányban, mind pedig a 25 zónák 30 széleitől, a 2 felszínnel párhuzamos irányban is egyidejűleg végbemegy. Ezen úgynevezett többdimenziós kiürítés következtében viszonylag magas adalékoltság mellett is teljes kiürítés jön létre a 25 zónákban, az elektromos térerő a 6 drainbővítő tartománynál viszonylag csekély marad, a drainletörési feszültség magas lesz. Ugyanakkor a bekapcsolási maradék-ellenállás igen kicsi lesz.
A 3. ábra egy olyan kivitelt mutat, amelyben a 25 zónák 26 szélessége nagyjából megegyezik a drainbővítő tartomány 27 mélységével, míg az adalékkoncentráció minden egyes 25 zóna szélső 28 határa felé azok közepétől kezdve csökken. A 25 zónák viszonylag egyszerűen kialakíthatóak, nem szükséges további technológiai lépés hozzá, csak a folytonos 6 drainbővítő tartomány helyett kell csak kialakítani a 25 zónákból állót. Ehhez mindössze egy maszk szükséges a 6 drainbővítő tartomány levilágításakor. Az itt leírt példában a 6 drainbővítő tartományt hat részre osztottuk, az 1. ábrának megfelelően. A 6 drainbővítő tartomány egyébiránt a továbbiakban a megszokott módon készül, megvilágítási maszk révén kialakított ablakokban történő implantációs és diffúziós műveletekkel. Az ablak példánkban 3 pm széles, a köztük levő osztásközök 6 pm méretűek. A 25 zónákat ezután implantációval állítottuk elő, amelynek eredményeképpen körülbelül 6xl012 atom/cm2 adalékoltság jött létre a 25 zónákban. Ez a koncentráció lehetővé teszi, hogy a CMOS (komplementer MOS) technológiában a pzsebek kialakításához szokásosnak számító adalékolási lépést hajtsunk végre a 6 drainbővítő tartomány 25 zónáinak megvalósítása céljából. Ezen lépés után 1150 °C-on hat órán át tartó hőkezelést hajtunk végre. A diffúzió után a 25 zónák szélessége körülbelül 6 pm, mélysége körülbelül 5 pm. A viszonylag alacsony adalékszint úgy alakul ki, hogy oldalirányban és mélységi irányban egyaránt diffúzió történik. A 25 zónák szélső 28 határa felé a diffúziós szint csökken. Az alacsony szennyezőatom-diffúzió mellett nagy drainletörési feszültség alakul ki. A bekapcsolási maradék-ellenállás mindazonáltal csekély marad, alig változik.
A 25 zónák lényegében közvetlenül egymás mellett felehetnek, amint az a 4. ábrán látható. A 6 drainbővítő
HU 217 491 Β tartománynak ezen geometriai kialakítása mellett a 2 felszínre vonatkozóan optimális kihasználtságot nyerünk. Viszonylag kicsi osztásköz a 25 zónák között már elegendő a többdimenziós kiürítés bekövetkezéséhez, és a nagy drainletörési feszültség kialakulásához.
Ha összehasonlítunk egy olyan tranzisztort, amelynek folyamatos 6 drainbővítő tartománya van, és egy olyan tranzisztort, amelynek 25 zónákkal kiképzett drainbővítő tartománya van, azzal a feltevéssel, hogy az adalékkoncentráció mind a 25 zónákban, mind a folyamatos 6 drainbővítő tartományban azonos, akkor azt tapasztaljuk, hogy a találmányunk szerinti eszköznek jóval nagyobb drainletörési feszültsége van, míg a bekapcsolási maradék-ellenállásban alig mutatkozik némi növekedés. A fent leírt félvezető eszköz drainletörési feszültsége 140 V és a bekapcsolási maradék-ellenállása 5600 ohm. A drainletörési feszültség így több mint háromszorosára növekedett, ugyanakkor a bekapcsolási maradék-ellenállás csupán 40%-kal nőtt meg a hagyományos szerkezetű tranzisztorhoz képest. Összevetve a folyamatos 6 drainbővítő tartományú, kis adalékkoncentrációjú és a 25 zónákkal kiképzett, nagy adalékkoncentrációval rendelkező 6 drainbővítő tartományú tranzisztort, a találmányunk szerinti eszköznek azonos drainletörési feszültség mellett lényegesen kisebb a bekapcsolási maradék-ellenállása.
Az 5. és 6. ábrák azt mutatják, hogy hogyan nő egy további kiviteli formában a 25 zónák 26 szélessége a csatomatartománytól az 5 draintartomány felé. Ennél a drainletörési feszültség nagyobb, mintha a 25 zónáknak konstans 26 szélessége lenne. A csatornától a drain irányában növekvő 26 szélességű 25 zónáknál az elektromos mező egyenletesebb eloszlású lesz, így a letörés magasabb feszültségnél következik be. Továbbá a növekvő 26 szélességű 25 zónák az egyenletes 26 szélességűekhez képest kisebb bekapcsolási maradék-ellenállást adnak. A 26 szélesség a 7 csatomatartománytól kezdődően egyenletesen növekszik, mint az az 5. ábrán látható. Ugyanakkor alternatív módon a 26 szélesség változása lehet lépcsőzetes is, a 6. ábrán látható módon. Ezt fotolitográfiás technológiával valósíthatjuk meg. A 6. ábrán a 25 zónák szélessége 6 pm ott, ahol a 7 csatornatartományhoz kapcsolódnak, és innen 10 pm távolságra egymással már összeérnek. A 6 drainbővítő tartomány teljes hossza 18 pm. Összevetve az egyenletes 25 zónák használatával, a drainletörési feszültség nagyobb, a bekapcsolási maradék-ellenállás kisebb.
Az 1. ábrán olyan kivitelt látunk, amelyben a 25 zónák egy második vezetési típusú 31 tartománnyal vannak összekötve a 6 drainbővítő tartomány 7 csatornatartománnyal érintkező részén. A 7 csatomatartomány egy folytonos tartomány, azaz a 4 source-tartományból a 6 drainbővítő tartományba nemcsak a 25 zónáknál, hanem a 7 csatomatartomány teljes szélességében tud áram folyni, és ez nagyobb meredekségű tranzisztort eredményez. Más szavakkal ez azt jelenti, hogy a 31 tartománnyal rendelkező tranzisztor adott gate-feszültség hatására bekövetkező áramváltozása nagyobb, mint a hasonló, de 31 tartománnyal nem rendelkező tranzisztoré. Ahhoz, hogy a drainletörési feszültséget minél magasabbra növeljük, a 6 drainbővítő tartomány csatomatartománnyal érintkező részén, különösen a 31 tartományon a kiürítést javítsuk, előnyös lehet, ha a 6 drainbővítő tartomány egy része felett egy 16 erőtérnövelő lemezkét helyezünk el. Ez elektromosan a 6 drainbővítő tartománytól el van szigetelve egy szigetelőréteggel, amely példánk esetében szilícium-oxid, és a source-elektródhoz van hozzákötve. További alternatív lehetőség a kiürítés minél jobb bekövetkezésének elérésére az, ha egy első típusú, erősen adalékolt 18 eltemetett réteget alakítunk ki a félvezető 10 szubsztrátja és a 3 felületi tartomány között. Ez a eltemetett réteg azután benyúlik a 7 csatomatartománnyal érintkező 6 drainbővítő tartomány részét alkotó 31 tartomány alá. Itt pedig a kiürítési jelenség fokozása révén a véletlen letörés kialakulási lehetőségét még jobban lecsökkenti a 31 tartományban. Az 1. ábra 31 tartományának adalékkoncentrációja 6xl012 atom/cm2.
Az 1., 5. és 6. ábrák további olyan kivitelt mutatnak, amelyben a 25 zónák egy második vezetési típusú 29 tartománnyal vannak összekötve a 6 drainbővítő tartomány 5 draintartománnyal érintkező részén. Ekkor a 6 drainbővítő tartomány és az 5 draintartomány között az átmenet kevésbé éles, kevésbé abrupt, így az elektromos mezőben nem fordulnak elő olyan kiugró csúcsok, és ezáltal a letörés ugyancsak magasabb feszültségen következik be. így különösen magas letörési feszültség érhető el, ha a 29 tartományt a 6 drainbővítő tartomány maradék részénél erősebben adalékoljuk. Ez az erősebb adalékolás könnyen megvalósítható a 25 zónák kialakítási lépésében. A 25 zónákban az átlagos adalékkoncentráció viszonylag alacsony a gyártáskor alkalmazott diffúzióból fakadóan. Az összefüggően folytonos 29 tartományban jóval kisebb az adalékkoncentráció diffúzióból fakadó vesztesége, így az erősebb adalékoltság a 29 tartományban már meg is valósul. Az L, 5. és 6. ábrák esetében a 29 tartomány szélessége pm. Az ilyen 29 tartomány alkalmazása esetén a tranzisztor drainletörési feszültsége nagyobb, a bekapcsolási maradék-ellenállása kisebb, mint e nélkül.
A fentebb leírt példák műszaki paraméterei természetesen nem tekintendőek kizárólagosan követendőnek a jelen találmány alapgondolatának maradéktalan megvalósításához. így például nem csak kizárólag szilíciumalapú félvezetőnél lehet ilyen struktúrát kialakítani, továbbá az 1 félvezető alaplemez 3 felületi tartományát is lehet az említett epitaxiális növesztés helyett más módon, például diffúzióval vagy implantációval létrehozni.

Claims (6)

  1. SZABADALMI IGÉNYPONTOK
    1. Nagyfeszültségű félvezető eszköz megnagyobbított draintartománnyal (5), amely egy olyan félvezető alaptestben (1) van kialakítva, amelyben egy, a felszínig (2) tartó, p és n ellentétes vezetési típusok közül választott valamely első vezetési típusú, rétegszerű felületi tartomány (3) van, amelyben egy szigetelt gate5
    HU 217 491 Β elektródos (8) térvezérelt tranzisztor van kialakítva, és amelyben van egy, az elsővel ellentétes második vezetési típusú draintartomány (5), source-tartomány (4), és egy szintén második vezetési típusú drainbővítő tartomány (6), amely utóbbi a draintartományhoz (5) csatlakozik, felülről a felszín (2) határolja, adalékkoncentrációja alacsonyabb, mint a draintartományé (5), és hoszszirányában a source-tartomány (4) felé nyúlik, továbbá van egy első vezetési típusú csatomatartomány (7) a source-tartomány (4) és a drainbővítő tartomány (6) között, valamint a gate-elektród (8) a csatomatartomány (7) felett, attól szigetelőréteggel (17) elválasztva helyezkedik el, azzal jellemezve, hogy a drainbővítő tartománynak (6) második vezetési típusú zónái (25) vannak, amely zónák (25) az első vezetési típusú felületi tartományban (3), különállóan, a csatomatartomány (7) és a draintartomány (5) között helyezkednek el, és amely zónák (25) szélessége (26) és adalékkoncentrációja akkora, hogy a felületi tartomány (3) és a drainbővítő tartomány (6) közötti határ (28) lezárt p-n átmenetén eső záró, de a drainletörés bekövetkezténél kisebb potenciálkülönbségnél a drainbővítő tartomány (6) legalább egyes zónáknál (25) teljes kiürítésben van.
  2. 2. Az 1. igénypont szerinti félvezető eszköz, azzal jellemezve, hogy a zónák (25) szélessége (26) azonos a drainbővítő tartomány (6) mélységével (27), és az adalékkoncentráció a zónákban (25) azok közepétől a szélső határuk (28) felé csökken.
  3. 3. Az előző igénypontok bármelyike szerinti félvezető eszköz, azzal jellemezve, hogy a zónák (25) szélessége (26) a csatomatartománytól (7) és a draintartomány (5) felé növekszik.
  4. 4. Az előző igénypontok bármelyike szerinti félvezető eszköz, azzal jellemezve, hogy a zónák (25) a drainbővítő tartomány (6) csatomatartományhoz (7) csatlakozó részén egy második vezetési típusú további tartománnyal (31) vannak összekötve.
  5. 5. Az előző igénypontok bármelyike szerinti félvezető eszköz, azzal jellemezve, hogy a zónák (25) a drainbővítő tartomány (6) draintartományhoz (5) csatlakozó részén egy második vezetési típusú további tartománnyal (29) vannak összekötve.
  6. 6. Az előző igénypontok bármelyike szerinti félvezető eszköz, azzal jellemezve, hogy a zónákban (25) az adalékkoncentráció 6xl012 atom/cm2 nagyságrendjében van.
HU9402061A 1993-07-12 1994-07-08 Nagyfeszültségű félvezető eszköz megnagyobbított draintartománnyal HU217491B (hu)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
BE9300718A BE1007283A3 (nl) 1993-07-12 1993-07-12 Halfgeleiderinrichting met een most voorzien van een extended draingebied voor hoge spanningen.

Publications (3)

Publication Number Publication Date
HU9402061D0 HU9402061D0 (en) 1994-09-28
HUT68222A HUT68222A (en) 1995-06-28
HU217491B true HU217491B (hu) 2000-02-28

Family

ID=3887175

Family Applications (1)

Application Number Title Priority Date Filing Date
HU9402061A HU217491B (hu) 1993-07-12 1994-07-08 Nagyfeszültségű félvezető eszköz megnagyobbított draintartománnyal

Country Status (8)

Country Link
US (1) US5473180A (hu)
EP (1) EP0634798A1 (hu)
JP (1) JPH0738097A (hu)
CN (1) CN1103206A (hu)
AU (1) AU679748B2 (hu)
BE (1) BE1007283A3 (hu)
CA (1) CA2127645A1 (hu)
HU (1) HU217491B (hu)

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69616013T2 (de) * 1995-07-19 2002-06-06 Koninklijke Philips Electronics N.V., Eindhoven Halbleiteranordnung vom hochspannungs-ldmos-typ
KR0167273B1 (ko) * 1995-12-02 1998-12-15 문정환 고전압 모스전계효과트렌지스터의 구조 및 그 제조방법
JP2006279064A (ja) * 1996-01-22 2006-10-12 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
DE59707158D1 (de) * 1996-02-05 2002-06-06 Infineon Technologies Ag Durch feldeffekt steuerbares halbleiterbauelement
GB9826291D0 (en) 1998-12-02 1999-01-20 Koninkl Philips Electronics Nv Field-effect semi-conductor devices
US6534829B2 (en) 1998-06-25 2003-03-18 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
DE19840032C1 (de) 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
JP3059423B2 (ja) 1998-10-19 2000-07-04 松下電子工業株式会社 半導体装置の製造方法
US6204097B1 (en) 1999-03-01 2001-03-20 Semiconductor Components Industries, Llc Semiconductor device and method of manufacture
JP3971062B2 (ja) 1999-07-29 2007-09-05 株式会社東芝 高耐圧半導体装置
GB9929613D0 (en) 1999-12-15 2000-02-09 Koninkl Philips Electronics Nv Manufacture of semiconductor material and devices using that material
US6461918B1 (en) 1999-12-20 2002-10-08 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance
GB0006957D0 (en) 2000-03-23 2000-05-10 Koninkl Philips Electronics Nv A semiconductor device
GB0012137D0 (en) * 2000-05-20 2000-07-12 Koninkl Philips Electronics Nv A semiconductor device
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
US6677641B2 (en) 2001-10-17 2004-01-13 Fairchild Semiconductor Corporation Semiconductor structure with improved smaller forward voltage loss and higher blocking capability
US6803626B2 (en) * 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US7132712B2 (en) 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6818513B2 (en) * 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US6713813B2 (en) 2001-01-30 2004-03-30 Fairchild Semiconductor Corporation Field effect transistor having a lateral depletion structure
US6593621B2 (en) * 2001-08-23 2003-07-15 Micrel, Inc. LDMOS field effect transistor with improved ruggedness in narrow curved areas
US6635544B2 (en) * 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
US6555873B2 (en) * 2001-09-07 2003-04-29 Power Integrations, Inc. High-voltage lateral transistor with a multi-layered extended drain structure
US6573558B2 (en) * 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
US7786533B2 (en) 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
US7221011B2 (en) 2001-09-07 2007-05-22 Power Integrations, Inc. High-voltage vertical transistor with a multi-gradient drain doping profile
US7061066B2 (en) 2001-10-17 2006-06-13 Fairchild Semiconductor Corporation Schottky diode using charge balance structure
US6828609B2 (en) * 2001-11-09 2004-12-07 Infineon Technologies Ag High-voltage semiconductor component
US6819089B2 (en) 2001-11-09 2004-11-16 Infineon Technologies Ag Power factor correction circuit with high-voltage semiconductor component
KR100422393B1 (ko) * 2002-01-17 2004-03-11 한국전자통신연구원 격자형 표류 영역 구조를 갖는 이디모스 소자 및 그 제조방법
KR100859701B1 (ko) 2002-02-23 2008-09-23 페어차일드코리아반도체 주식회사 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US7033891B2 (en) 2002-10-03 2006-04-25 Fairchild Semiconductor Corporation Trench gate laterally diffused MOSFET devices and methods for making such devices
US6710418B1 (en) 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
DE10310552B4 (de) * 2003-03-11 2014-01-23 Infineon Technologies Ag Feldeffekttransistor und Halbleiterchip mit diesem Feldeffekttransistor
AU2003227926A1 (en) * 2003-05-13 2004-12-03 Cambridge Semiconductor Limited Lateral soi semiconductor device
US7652326B2 (en) 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
KR100994719B1 (ko) 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
US7265415B2 (en) 2004-10-08 2007-09-04 Fairchild Semiconductor Corporation MOS-gated transistor with reduced miller capacitance
CN102867825B (zh) 2005-04-06 2016-04-06 飞兆半导体公司 沟栅场效应晶体管结构及其形成方法
US7385248B2 (en) 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric
TW200735361A (en) * 2005-12-14 2007-09-16 Koninkl Philips Electronics Nv MOS transistor and a method of manufacturing a MOS transistor
JP5307973B2 (ja) * 2006-02-24 2013-10-02 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
US7808102B2 (en) * 2006-07-28 2010-10-05 Alpha & Omega Semiconductor, Ltd. Multi-die DC-DC boost power converter with efficient packaging
US7554154B2 (en) * 2006-07-28 2009-06-30 Alpha Omega Semiconductor, Ltd. Bottom source LDMOSFET structure and method
US7825508B2 (en) * 2006-07-28 2010-11-02 Alpha Omega Semiconductor, Inc. Multi-die DC-DC buck power converter with efficient packaging
US7557406B2 (en) 2007-02-16 2009-07-07 Power Integrations, Inc. Segmented pillar layout for a high-voltage vertical transistor
US7595523B2 (en) 2007-02-16 2009-09-29 Power Integrations, Inc. Gate pullback at ends of high-voltage vertical transistor structure
US7859037B2 (en) 2007-02-16 2010-12-28 Power Integrations, Inc. Checkerboarded high-voltage vertical transistor layout
US7468536B2 (en) 2007-02-16 2008-12-23 Power Integrations, Inc. Gate metal routing for transistor with checkerboarded layout
US8653583B2 (en) 2007-02-16 2014-02-18 Power Integrations, Inc. Sensing FET integrated with a high-voltage transistor
US7790589B2 (en) * 2007-04-30 2010-09-07 Nxp B.V. Method of providing enhanced breakdown by diluted doping profiles in high-voltage transistors
JP2010541212A (ja) 2007-09-21 2010-12-24 フェアチャイルド・セミコンダクター・コーポレーション 電力デバイスのための超接合構造及び製造方法
EP2058862B1 (en) 2007-11-09 2018-09-19 ams AG Field-effect transistor and method for producing a field-effect transistor.
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
JP2008294458A (ja) * 2008-07-10 2008-12-04 Mitsubishi Electric Corp 高耐圧半導体装置
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
US8482065B2 (en) * 2008-11-25 2013-07-09 Newport Fab, Llc MOS transistor with a reduced on-resistance and area product
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
JP2009164651A (ja) * 2009-04-24 2009-07-23 Sanyo Electric Co Ltd 半導体装置
US8236640B2 (en) * 2009-12-18 2012-08-07 Intel Corporation Method of fabricating a semiconductor device having gate finger elements extended over a plurality of isolation regions formed in the source and drain regions
JP2011249728A (ja) * 2010-05-31 2011-12-08 Toshiba Corp 半導体装置および半導体装置の製造方法
US8399924B2 (en) * 2010-06-17 2013-03-19 Texas Instruments Incorporated High voltage transistor using diluted drain
US8432000B2 (en) 2010-06-18 2013-04-30 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
DE102011108651B4 (de) * 2011-07-26 2019-10-17 Austriamicrosystems Ag Hochvolttransistorbauelement und Herstellungsverfahren
US8872278B2 (en) 2011-10-25 2014-10-28 Fairchild Semiconductor Corporation Integrated gate runner and field implant termination for trench devices
KR20140029027A (ko) * 2012-08-31 2014-03-10 에스케이하이닉스 주식회사 반도체 장치
JP5936513B2 (ja) * 2012-10-12 2016-06-22 三菱電機株式会社 横型高耐圧トランジスタの製造方法
US9490322B2 (en) * 2013-01-23 2016-11-08 Freescale Semiconductor, Inc. Semiconductor device with enhanced 3D resurf
US10325988B2 (en) 2013-12-13 2019-06-18 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped field plates
US9543396B2 (en) 2013-12-13 2017-01-10 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped regions
JP7569144B2 (ja) * 2018-12-19 2024-10-17 エイブリック株式会社 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5368178A (en) * 1976-11-30 1978-06-17 Handotai Kenkyu Shinkokai Fet transistor
JPS56120163A (en) * 1980-02-27 1981-09-21 Nec Corp Semiconductor device
NL8103218A (nl) * 1981-07-06 1983-02-01 Philips Nv Veldeffekttransistor met geisoleerde stuurelektrode.
JP2599493B2 (ja) * 1990-08-27 1997-04-09 松下電子工業株式会社 半導体装置
CN1019720B (zh) * 1991-03-19 1992-12-30 电子科技大学 半导体功率器件

Also Published As

Publication number Publication date
HUT68222A (en) 1995-06-28
AU679748B2 (en) 1997-07-10
US5473180A (en) 1995-12-05
EP0634798A1 (en) 1995-01-18
JPH0738097A (ja) 1995-02-07
HU9402061D0 (en) 1994-09-28
BE1007283A3 (nl) 1995-05-09
CN1103206A (zh) 1995-05-31
CA2127645A1 (en) 1995-01-13
AU6742494A (en) 1995-01-19

Similar Documents

Publication Publication Date Title
HU217491B (hu) Nagyfeszültségű félvezető eszköz megnagyobbított draintartománnyal
EP0788660B1 (en) Semiconductor device of hv-ldmost type
US6084268A (en) Power MOSFET device having low on-resistance and method
US6818947B2 (en) Buried gate-field termination structure
US6025237A (en) Methods of forming field effect transistors having graded drain region doping profiles therein
US6518127B2 (en) Trench DMOS transistor having a double gate structure
JP3082671B2 (ja) トランジスタ素子及びその製造方法
US6091086A (en) Reverse blocking IGBT
US5411901A (en) Method of making high voltage transistor
US6310365B1 (en) Surface voltage sustaining structure for semiconductor devices having floating voltage terminal
US4101922A (en) Field effect transistor with a short channel length
KR20030005385A (ko) 전계 효과 트랜지스터의 구조 및 제조 방법
JPH09107094A (ja) 高ブレークダウン電圧炭化珪素トランジスタ
KR20070091259A (ko) 절연 기판 상에 형성된 전계 효과 트랜지스터
JP4634546B2 (ja) 半導体デバイスの製造方法
WO2000010204A1 (en) Trench-gate semiconductor device
US6087697A (en) Radio frequency power MOSFET device having improved performance characteristics
US5977588A (en) Radio frequency power MOSFET device having improved performance characteristics
US5910670A (en) Semiconductor device with improved breakdown voltage characteristics
EP0115098B1 (en) Lateral dmos transistor device having an injector region
KR100518506B1 (ko) 트랜치 게이트형 전력용 모스 소자 및 그 제조방법
JPH06188372A (ja) 集積半導体回路
KR20040058255A (ko) 횡형 절연 게이트 바이폴라 트랜지스터 디바이스
JP2004513512A (ja) 電圧供給回路
US6552392B2 (en) MOS integrated circuit with reduced ON resistance

Legal Events

Date Code Title Description
MM4A Lapse of definitive patent protection due to non-payment of fees