JP7030637B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP7030637B2
JP7030637B2 JP2018137714A JP2018137714A JP7030637B2 JP 7030637 B2 JP7030637 B2 JP 7030637B2 JP 2018137714 A JP2018137714 A JP 2018137714A JP 2018137714 A JP2018137714 A JP 2018137714A JP 7030637 B2 JP7030637 B2 JP 7030637B2
Authority
JP
Japan
Prior art keywords
region
semiconductor
semiconductor substrate
conductive type
semiconductor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018137714A
Other languages
English (en)
Other versions
JP2020017564A (ja
Inventor
成範 城戸
秀紀 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2018137714A priority Critical patent/JP7030637B2/ja
Priority to US16/444,953 priority patent/US10892329B2/en
Priority to DE102019210329.4A priority patent/DE102019210329B4/de
Priority to CN201910650698.4A priority patent/CN110828315B/zh
Publication of JP2020017564A publication Critical patent/JP2020017564A/ja
Application granted granted Critical
Publication of JP7030637B2 publication Critical patent/JP7030637B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Description

本発明は半導体装置の製造方法に関し、特に、埋め込み拡散層を備えた半導体装置の製造方法に関する。
高電位の主電源端子と低電位の主電源端子との間に、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などのスイッチングデバイスをトーテムポール接続し、その接続ノードが出力端子となるインバータでは、高電位側のスイッチングデバイスを制御する制御回路は、いわゆるＨＶＩＣ（高電圧集積回路：High Voltage Integrated Circuit）であり、低電位側のスイッチングデバイスを制御する制御回路、いわゆるＬＶＩＣ（低電圧集積回路：Low Voltage Integrated Circuit）よりも、高い電位を基準電位として動作する。
ＨＶＩＣに使用するシリコン（Ｓｉ）ウエハは、Ｐ型不純物を含むＰ型基板を用いる場合が多く、Ｐ型基板とＰ型ウエル領域との電気的な分離および寄生バイポーラトランジスタの動作抑制のため、例えば、特許文献１に開示されるように、Ｐ型ウエル領域の下に埋め込み不純物領域または埋め込み拡散層と呼称されるＮ型の拡散層が形成される。
特開２００４－３４９２９６号公報
一般的には、Ｐ型基板の表面内に埋め込み拡散層を形成した後、Ｐ型基板上にＭＯＳＦＥＴ等を形成するエピタキシャル層を成長させることとなる。このため、プロセスフローが長くなり、製造コストが増加する問題があった。
本発明は上記のような問題を解決するためになされたものであり、埋め込み拡散層を備えた半導体装置において、プロセスフローを短縮した製造方法を提供することを目的とする。
本発明に係る半導体装置の製造方法は、第１導電型の半導体基板と、前記半導体基板の第１の主面上に設けられた第１導電型のエピタキシャル層と、前記エピタキシャル層の最表面から内部にかけて設けられた第１導電型の第１の半導体領域と、前記第１の半導体領域の側面に接して設けられた第２導電型の第２の半導体領域と、前記第１の半導体領域の上層部に選択的に設けられた第２導電型のソース領域およびドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記第１の半導体領域上に、ゲート絶縁膜を介して設けられたゲート電極と、前記第１の半導体領域の底面から前記半導体基板の内部にかけて設けられた第２導電型の第３の半導体領域と、を備えた半導体装置の製造方法であって、少なくとも前記ソース領域、前記ドレイン領域および前記ゲート電極が形成された状態の前記半導体基板を、前記第１の主面とは反対側の第２の主面を研磨して、前記半導体基板の厚みを薄くする工程（ａ）と、研磨後の前記半導体基板の前記第２の主面側から第２導電型の不純物のイオン注入を行い、前記第３の半導体領域を形成する工程（ｂ）と、を備え、前記工程（ｂ）は、前記第３の半導体領域の第２導電型の不純物濃度が、前記第２の半導体領域の不純物濃度よりも高くなるようにイオン注入を行う工程（ｂ－１）を含んでいる。
ウエハプロセスの最終段階で半導体基板の裏面側から第２導電型の不純物のイオン注入を行って第３の半導体領域を形成するので、プロセスフローが簡略化され、製造コストを低減できる。
本発明に係る実施の形態１の半導体装置の構成を示す断面図である。 本発明に係る実施の形態１の半導体装置の製造方法を説明する断面図である。 本発明に係る実施の形態１の半導体装置の製造方法を説明する断面図である。 本発明に係る実施の形態１の半導体装置の製造方法を説明する断面図である。 本発明に係る実施の形態２の半導体装置の構成を示す断面図である。 本発明に係る実施の形態２の半導体装置の製造方法を説明する断面図である。 本発明に係る実施の形態２の半導体装置の製造方法を説明する断面図である。 本発明に係る実施の形態２の半導体装置の製造方法を説明する断面図である。 本発明に係る実施の形態３の半導体装置の構成を示す断面図である。 本発明に係る実施の形態３の半導体装置の製造方法を説明する断面図である。 本発明に係る実施の形態３の半導体装置の製造方法を説明する断面図である。 本発明に係る実施の形態３の半導体装置の製造方法を説明する断面図である。 本発明に係る実施の形態３の半導体装置の製造方法を説明する断面図である。 本発明に係る実施の形態４の半導体装置の構成を示す断面図である。 本発明に係る実施の形態４の半導体装置の製造方法を説明する断面図である。 本発明に係る実施の形態４の半導体装置の製造方法を説明する断面図である。 本発明に係る実施の形態４の半導体装置の製造方法を説明する断面図である。 本発明に係る実施の形態４の半導体装置の製造方法を説明する断面図である。 本発明に係る実施の形態５の電力変換システムの構成を示すブロック図である。
＜実施の形態１＞
図１は、本発明に係る実施の形態１のＭＯＳＦＥＴ１００の構成を示す断面図である。図１に示すようにＭＯＳＦＥＴ１００は、Ｐ型（第１導電型）不純物を比較的低濃度（Ｐ－）に含むシリコン基板等の半導体基板１上に形成されたＰ型のエピタキシャル層３上に設けられている。
エピタキシャル層３の最表面から内部にかけてＰ型不純物を含むウエル領域５（第１の半導体領域）が選択的に設けられ、ウエル領域５の側面に接するようにＮ型（第２導電型）不純物を含むウエル領域４（第２の半導体領域）が設けられている。また、ウエル領域５の底面から半導体基板１の内部にかけて、Ｎ型不純物を比較的高濃度（Ｎ＋）に含む埋め込み拡散層２（第３の半導体領域）が設けられている。なお、埋め込み拡散層２の不純物濃度は、ウエル領域４よりも高く、５×１０１３～５×１０１４／ｃｍ３となっている。
ウエル領域５の上層部には、Ｎ型不純物を比較的高濃度（Ｎ＋）に含むソース領域２１およびドレイン領域２２が選択的に設けられ、ドレイン領域２２は、Ｎ型不純物を比較的高濃度（Ｎ＋）に含む素子分離領域２４の上層部に設けられている。また、ウエル領域５の上層部には、Ｐ型不純物を比較的高濃度（Ｐ＋）に含むバックゲート領域２３が選択的に設けられている。なお、上記では、不純物の導電型に関して、Ｐ型を「第１導電型」、Ｎ型を「第２導電型」として定義したが、逆の定義でも構わない。
また、エピタキシャル層３上には、素子分離のための素子分離絶縁膜７が選択的に形成され、ソース領域２１、ドレイン領域２２およびバックゲート領域２３は、素子分離絶縁膜７によって分離されている。素子分離絶縁膜７は、ＬＯＣＯＳ(Local Oxidation of Silicon)法またはＳＴＩ(Shallow Trench Isolation)法によって形成することができるが、素子分離絶縁膜７は必須ではない。
素子分離領域２４は、ドレイン領域２２を含むと共に、ソース領域２１とドレイン領域２２との間の素子分離絶縁膜７の下部も含むように設けられている。また、ソース領域２１とドレイン領域２２との間の素子分離絶縁膜７の一部上部からソース領域２１の一部上部にかけてはゲート電極１５が設けられている。ゲート電極１５は、ウエル領域５の上部ではゲート絶縁膜１６を介して設けられており、ゲート絶縁膜１６は、素子分離領域２４の端縁部からソース領域２１の端縁部にかけて延在している。ＭＯＳＦＥＴ１００の動作時には、ゲート絶縁膜１６の下部の素子分離領域２４の端縁部とソース領域２１の端縁部との間のウエル領域５の内部にチャネルが形成されることとなる。
なお、素子分離絶縁膜７を設けない場合は、ソース領域２１とドレイン領域２２との間のウエル領域５上に、ゲート絶縁膜１６を介してゲート電極１５が設けられることとなり、ゲート絶縁膜１６の下部のソース領域２１の端縁部とドレイン領域２２の端縁部との間のウエル領域５の内部にチャネルが形成されることとなる。
エピタキシャル層３上には、ゲート電極１５および素子分離絶縁膜７を覆うように層間絶縁膜８が設けられ、層間絶縁膜８を貫通してソース領域２１、ドレイン領域２２およびバックゲート領域２３にそれぞれ達するように、ソース電極９、ドレイン電極１０およびバックゲート電極１１が設けられている。
そして、ソース電極９、ドレイン電極１０およびバックゲート電極１１上を含め、層間絶縁膜８上には、絶縁膜のパッシベーション膜１２が設けられている。また、パッシベーション膜１２が設けられた側とは反対側の半導体基板１の裏面には、空乏層の伸びをストップさせてパンチスルーを防止するパンチスルーストッパーとして、Ｐ型不純物を比較的高濃度（Ｐ＋）に含む半導体層６が設けられている。
半導体層６を設けることで、耐圧を確保することができる。なお、半導体層６のＰ型不純物の不純物濃度は、半導体基板１の不純物濃度よりも高く、１×１０１６～１×１０１７／ｃｍ３となっている。
埋め込み拡散層２は、エピタキシャル層３の最表面から１０μｍ程度の深さの位置に形成されており、エピタキシャル層３の中に形成されたウエル領域４と繋がっている。これにより、エピタキシャル層３の中に形成されたウエル領域５と半導体基板１とが電気的に分離されている。
次に、ＭＯＳＦＥＴ１００の製造方法について図２～図４を用いて説明する。まず、図２に示す工程において、Ｐ型の半導体基板１の第１の主面（前面）上に、Ｐ型のエピタキシャル層３を形成する。エピタキシャル層３の厚さは１０μｍ程度とし、エピタキシャル層３の上面から、イオン注入によりＰ型不純物を選択的に注入して、Ｐ型のウエル領域５を形成し、さらに、イオン注入によりＮ型不純物を選択的に注入して、ウエル領域５の側面に接するＮ型のウエル領域４を形成する。
その後、ウエル領域５の上層部にイオン注入により選択的に素子分離領域２４を形成し、エピタキシャル層３上にＬＯＣＯＳ法またはＳＴＩ法によって素子分離絶縁膜７を選択的に形成する。そして、素子分離絶縁膜７が形成されていない領域に、イオン注入により選択的にソース領域２１、ドレイン領域２２およびバックゲート領域２３を形成する。なお、素子分離絶縁膜７形成後に、エピタキシャル層３上にシリコン酸化膜を形成し、ソース領域２１の形成後に、素子分離領域２４の端縁部からソース領域２１の端縁部にかけてシリコン酸化膜が残るようにシリコン酸化膜を選択的に除去して、ゲート絶縁膜１６を形成する。
次に、ゲート絶縁膜１６上から素子分離絶縁膜７の一部上部にかけてゲート電極１５を形成した後、ゲート電極１５および素子分離絶縁膜７を覆うように、例えばシリコン酸化膜で層間絶縁膜８を形成する。
次に、層間絶縁膜８を貫通してソース領域２１、ドレイン領域２２およびバックゲート領域２３に達するコンタクトホールを形成し、コンタクトホールを埋め込むように層間絶縁膜８上に導体膜を形成する。この際、ゲート電極１５に達するコンタクトホールも形成され、そこにも導体膜が埋め込まれるが、図示は省略している。
次に、導体膜をパターニングして、ソース電極９、ドレイン電極１０およびバックゲート電極１１を形成し、これらを覆うように、例えば、シリコン酸化膜でパッシベーション膜１２を形成する。層間絶縁膜８およびパッシベーション膜１２の合計の厚さは、１０μｍ程度である。
なお、上述したＭＯＳＦＥＴ１００の各構成の製造には半導体装置の分野で公知の従来技術を用いることができ、不純物の種類、不純物濃度、不純物層の厚さ等も、当業者であれば適宜に決定することができるので、詳細な説明は省略する。
次に、パッシベーション膜１２上を粘着テープなどで保護して、極薄ウェハ形成技術を用いて半導体基板１の第２の主面（裏面）を研磨することで、図３に示すように半導体基板１の厚さを５～１０μｍ程度とする。
その後、図４に示す工程において、半導体基板１の裏面側からＮ型不純物のイオン注入を行い、半導体基板１の裏面から１０μｍ程度の位置に、埋め込み拡散層２を選択的に形成する。このイオン注入においては、Ｎ型不純物として例えばリン（Ｐ）を使用し、注入エネルギーは、５ＭｅＶ程度は必要である。
なお、Ｎ型不純物として水素（プロトン）を使用する場合、約２ＭｅＶの注入エネルギーでシリコン基板中のプロトンの飛程距離は３０μｍ程度なので、半導体基板１の厚さは３０μｍ程度とし、半導体基板１の裏面から３０μｍ程度の位置に、埋め込み拡散層２を形成するようにしても良い。
最後に、半導体基板１の裏面側からＰ型不純物のイオン注入を行い、半導体基板１の裏面の表面内にパンチスルーストッパーとしての半導体層６を形成することで、図１に示したＭＯＳＦＥＴ１００を得る。
以上説明した実施の形態１の半導体装置の製造方法では、ＭＯＳＦＥＴ１００の各構成を形成した後、ウエハプロセスの最終段階で半導体基板１の裏面側からＮ型不純物のイオン注入を行い、埋め込み拡散層２を形成するので、プロセスフローが簡略化され、製造コストを低減できる。また、半導体基板１の前面からの距離が深い位置に埋め込み拡散層２を形成する必要がある場合には、従来の製造方法ではエピタキシャル層を厚く形成することが必要となり、プロセスフローがさらに長くなるが、半導体基板１の裏面側からイオン注入によって埋め込み拡散層２を形成する方法では、プロセスフローが長くなることはない。このように従来の製造方法を採用できない場合の代替の製造方法としても、本実施の形態１の製造方法は有効である。
また、図１に示したＭＯＳＦＥＴ１００では、埋め込み拡散層２を有することで、ウエル領域５と半導体基板１とが電気的に分離され、基板電位とは独立したバックゲート電位を与えることができる。
＜実施の形態２＞
図５は、本発明に係る実施の形態２のＭＯＳＦＥＴ２００の構成を示す断面図である。なお、図５においては、図１を用いて説明したＭＯＳＦＥＴ１００と同一の構成については同一の符号を付し、重複する説明は省略する。
図５に示すようにＭＯＳＦＥＴ２００は、半導体基板１上にはエピタキシャル層３を有さず、ＭＯＳＦＥＴ２００の各構成は、半導体基板１上に設けられている。すなわち、半導体基板１の第１の主面（前面）の最表面から内部にかけてＰ型不純物を含むウエル領域５が選択的に設けられ、ウエル領域５の側面に接するようにＮ型不純物を含むウエル領域４が設けられている。また、ウエル領域５の底面に接するように、半導体基板１の内部には、Ｎ型不純物を比較的高濃度（Ｎ＋）に含む埋め込み拡散層２が設けられている。ウエル領域５の上層部には、ソース領域２１、ドレイン領域２２、バックゲート領域２３および素子分離領域２４が設けられている。
また、半導体基板１の第１の主面上には、素子分離のための素子分離絶縁膜７が選択的に形成され、ソース領域２１、ドレイン領域２２およびバックゲート領域２３は、素子分離絶縁膜７によって分離されている。
半導体基板１上には、ゲート電極１５および素子分離絶縁膜７を覆うように層間絶縁膜８が設けられ、層間絶縁膜８を貫通してソース領域２１、ドレイン領域２２およびバックゲート領域２３にそれぞれ達するように、ソース電極９、ドレイン電極１０およびバックゲート電極１１が設けられている。
埋め込み拡散層２は、半導体基板１の第１の主面の最表面から１０μｍ程度の深さの位置に形成されており、半導体基板１の中に形成されたウエル領域４と繋がっている。これにより、半導体基板１の中に形成されたウエル領域５と埋め込み拡散層２の下部の半導体基板１とが電気的に分離されている。
次に、ＭＯＳＦＥＴ２００の製造方法について図６～図８を用いて説明する。まず、図６に示す工程において、Ｐ型の半導体基板１の第１の主面（前面）から、イオン注入によりＰ型不純物を選択的に注入して、Ｐ型のウエル領域５を形成し、さらに、イオン注入によりＮ型不純物を選択的に注入して、ウエル領域５の側面に接するＮ型のウエル領域４を形成する。
なお、ウエル領域５の上層部に形成されるソース領域２１等の不純物領域および半導体基板１の第１の主面上に形成される層間絶縁膜８、ソース電極９等の形成工程は、図２を用いて説明したＭＯＳＦＥＴ１００の形成工程と同じであるので、説明は省略する。
次に、パッシベーション膜１２上を粘着テープなどで保護して、極薄ウェハ形成技術を用いて半導体基板１の第２の主面（裏面）を研磨することで、図７に示すように半導体基板１の厚さを２０μｍ程度とする。
その後、図８に示す工程において、半導体基板１の裏面側からＮ型不純物のイオン注入を行い、半導体基板１の裏面から１０μｍ程度の位置に、埋め込み拡散層２を選択的に形成する。このイオン注入においては、Ｎ型不純物として例えばリン（Ｐ）を使用し、注入エネルギーは、５ＭｅＶ程度は必要である。
なお、Ｎ型不純物として水素（プロトン）を使用する場合、約２ＭｅＶの注入エネルギーでシリコン基板中のプロトンの飛程距離は３０μｍ程度なので、半導体基板１の厚さは３０μｍ程度とし、半導体基板１の裏面から３０μｍ程度の位置に、埋め込み拡散層２を形成するようにしても良い。
最後に、半導体基板１の裏面側からＰ型不純物のイオン注入を行い、半導体基板１の裏面の表面内にパンチスルーストッパーとしての半導体層６を形成することで、図５に示したＭＯＳＦＥＴ２００を得る。
以上説明した実施の形態２の半導体装置の製造方法では、ＭＯＳＦＥＴ２００の各構成を形成した後、ウエハプロセスの最終段階で半導体基板１の裏面側からＮ型不純物のイオン注入を行い、埋め込み拡散層２を形成するので、プロセスフローが簡略化され、製造コストを低減できる。
また、半導体基板１上にエピタキシャル層を形成しないので、プロセスフローがさらに簡略化され、製造コストをさらに低減できる。
また、従来の製造方法を採用できない場合の代替の製造方法としても、本実施の形態２の製造方法は有効であることは、実施の形態１と同じである。
また、図５に示したＭＯＳＦＥＴ２００では、埋め込み拡散層２を有することで、ウエル領域５と半導体基板１とが電気的に分離され、基板電位とは独立したバックゲート電位を与えることができる。
＜実施の形態３＞
図９は、本発明に係る実施の形態３のＭＯＳＦＥＴ２００の構成を示す断面図である。なお、図９においては、図１を用いて説明したＭＯＳＦＥＴ１００と同一の構成については同一の符号を付し、重複する説明は省略する。
図９に示すようにＭＯＳＦＥＴ３００の各構成は、半導体基板１の第１の主面（前面）上に設けたエピタキシャル層３上に設けられており、この点において、実施の形態１のＭＯＳＦＥＴ１００と同様である。
そして、ウエル領域５の底面から半導体基板１の内部にかけて、Ｎ型不純物を比較的高濃度（Ｎ＋）に含む埋め込み拡散層２が設けられると共に、エピタキシャル層３内のウエル領域４の底面に接するように、Ｎ型不純物を比較的高濃度（Ｎ＋）に含む埋め込み拡散層１３（第４の半導体領域）が設けられている。
埋め込み拡散層２は、半導体基板１の第１の主面の最表面から１０μｍ程度の深さの位置に形成され、埋め込み拡散層１３は、埋め込み拡散層２よりもエピタキシャル層３の最表面からの距離が浅い位置に形成され、埋め込み拡散層２と繋がっている。これにより、エピタキシャル層３の中に形成されたウエル領域５と半導体基板１とが電気的に分離されている。なお、埋め込み拡散層２および１３の不純物濃度は、ウエル領域４よりも高く、５×１０１３～５×１０１４／ｃｍ３となっている。
次に、ＭＯＳＦＥＴ３００の製造方法について図１０～図１３を用いて説明する。まず、図１０に示す工程において、Ｐ型の半導体基板１の第１の主面（前面）上に、Ｐ型のエピタキシャル層３を形成する。エピタキシャル層３の厚さは１０μｍ程度とし、エピタキシャル層３の上面から、イオン注入によりＰ型不純物を選択的に注入して、Ｐ型のウエル領域５を形成する。
次に、イオン注入によりＮ型不純物を選択的に注入して、ウエル領域５の側面に接するＮ型のウエル領域４を形成する。この場合、ウエル領域４の形成領域は、エピタキシャル層３の厚み方向の全域に及ぶ必要はなく、ウエル領域４の下部にはエピタキシャル層３が残っていても良い。
なお、この後に、ウエル領域５の上層部に形成されるソース領域２１等の不純物領域および半導体基板１の第１の主面上に形成される層間絶縁膜８、ソース電極９等を形成して図１１に示す構成を得る。なお、これらの形成工程は、図２を用いて説明したＭＯＳＦＥＴ１００の形成工程と同じであるので、説明は省略する。
次に、パッシベーション膜１２上を粘着テープなどで保護して、極薄ウェハ形成技術を用いて半導体基板１の第２の主面（裏面）を研磨することで、図１２に示すように半導体基板１の厚さを５～１０μｍ程度とする。
その後、図１３に示す工程において、半導体基板１の裏面側からＮ型不純物のイオン注入を行い、半導体基板１の裏面から１０μｍ程度の位置に、埋め込み拡散層２を選択的に形成する。このイオン注入においては、Ｎ型不純物として例えばリン（Ｐ）を使用し、注入エネルギーは、５ＭｅＶ程度は必要である。
なお、Ｎ型不純物として水素（プロトン）を使用する場合、約２ＭｅＶの注入エネルギーでシリコン基板中のプロトンの飛程距離は３０μｍ程度なので、半導体基板１の厚さは３０μｍ程度とし、半導体基板１の裏面から３０μｍ程度の位置に、埋め込み拡散層２を形成するようにしても良い。
また、同様に半導体基板１の裏面側からＮ型不純物のイオン注入を行い、半導体基板１の裏面から十数μｍ程度の位置に、埋め込み拡散層１３を選択的に形成する。この場合、埋め込み拡散層１３は、ウエル領域４に繋がると共に、埋め込み拡散層２にも繋がるように形成する。このイオン注入においては、Ｎ型不純物として例えばリン（Ｐ）を使用し、注入エネルギーは、５ＭｅＶ程度は必要である。
最後に、半導体基板１の裏面側からＰ型不純物のイオン注入を行い、半導体基板１の裏面の表面内にパンチスルーストッパーとしての半導体層６を形成することで、図９に示したＭＯＳＦＥＴ３００を得る。
以上説明した実施の形態３の半導体装置の製造方法では、ＭＯＳＦＥＴ３００の各構成を形成した後、ウエハプロセスの最終段階で半導体基板１の裏面側からＮ型不純物のイオン注入を行い、埋め込み拡散層２および１３を形成するので、プロセスフローが簡略化され、製造コストを低減できる。
また、埋め込み拡散層１３を形成するので、ウエル領域４の形成領域がエピタキシャル層３の厚み方向の全域に及ぶ必要がなく、ウエル領域４の形成が容易となる。また、ウエル領域４の形成に使用する注入イオンの加速エネルギーが下げられるため、結晶欠陥を低減できる効果もある。
また、従来の製造方法を採用できない場合の代替の製造方法としても、本実施の形態３の製造方法は有効であることは、実施の形態１と同じである。
また、図９に示したＭＯＳＦＥＴ３００では、埋め込み拡散層２および１３を有することで、ウエル領域５と半導体基板１とが電気的に分離され、基板電位とは独立したバックゲート電位を与えることができる。
＜実施の形態４＞
図１４は、本発明に係る実施の形態４のＭＯＳＦＥＴ４００の構成を示す断面図である。なお、図１４においては、図９を用いて説明したＭＯＳＦＥＴ３００と同一の構成については同一の符号を付し、重複する説明は省略する。
図１４に示すようにＭＯＳＦＥＴ４００は、半導体基板１上にはエピタキシャル層３を有さず、ＭＯＳＦＥＴ４００の各構成は、半導体基板１上に設けられている。すなわち、半導体基板１の第１の主面（前面）の最表面から内部にかけてＰ型不純物を含むウエル領域５が選択的に設けられ、ウエル領域５の側面に接するようにＮ型不純物を含むウエル領域４が設けられている。また、ウエル領域５の底面に接するように、半導体基板１の内部には、Ｎ型不純物を比較的高濃度（Ｎ＋）に含む埋め込み拡散層２および１３が設けられている。ウエル領域５の上層部には、ソース領域２１、ドレイン領域２２、バックゲート領域２３および素子分離領域２４が設けられている。
また、半導体基板１の第１の主面上には、素子分離のための素子分離絶縁膜７が選択的に形成され、ソース領域２１、ドレイン領域２２およびバックゲート領域２３は、素子分離絶縁膜７によって分離されている。
半導体基板１上には、ゲート電極１５および素子分離絶縁膜７を覆うように層間絶縁膜８が設けられ、層間絶縁膜８を貫通してソース領域２１、ドレイン領域２２およびバックゲート領域２３にそれぞれ達するように、ソース電極９、ドレイン電極１０およびバックゲート電極１１が設けられている。
埋め込み拡散層２は、半導体基板１の第１の主面の最表面から１０μｍ程度の深さの位置に形成され、埋め込み拡散層１３は、埋め込み拡散層２よりも半導体基板１の第１の主面の最表面からの距離が浅い位置に形成され、埋め込み拡散層２と繋がっている。これにより、半導体基板１の中に形成されたウエル領域５と埋め込み拡散層２の下部の半導体基板１とが電気的に分離されている。
次に、ＭＯＳＦＥＴ４００の製造方法について図１５～図１８を用いて説明する。まず、図１５に示す工程において、Ｐ型の半導体基板１の第１の主面（前面）から、イオン注入によりＰ型不純物を選択的に注入して、Ｐ型のウエル領域５を形成する。
次に、イオン注入によりＮ型不純物を選択的に注入して、ウエル領域５の側面に接するＮ型のウエル領域４を形成する。この場合、ウエル領域４の形成領域は、ウエル領域５の厚みと同じである必要はない。
なお、この後に、ウエル領域５の上層部に形成されるソース領域２１等の不純物領域および半導体基板１の第１の主面上に形成される層間絶縁膜８、ソース電極９等を形成して、図１６の構成を得る。なお、これらの形成工程は、図２を用いて説明したＭＯＳＦＥＴ１００の形成工程と同じであるので、説明は省略する。
次に、パッシベーション膜１２上を粘着テープなどで保護して、極薄ウェハ形成技術を用いて半導体基板１の第２の主面（裏面）を研磨することで、図１７に示すように半導体基板１の厚さを２０μｍ程度とする。
その後、図１８に示す工程において、半導体基板１の裏面側からＮ型不純物のイオン注入を行い、半導体基板１の裏面から１０μｍ程度の位置に、埋め込み拡散層２を選択的に形成する。このイオン注入においては、Ｎ型不純物として例えばリン（Ｐ）を使用し、注入エネルギーは、５ＭｅＶ程度は必要である。
なお、Ｎ型不純物として水素（プロトン）を使用する場合、約２ＭｅＶの注入エネルギーでシリコン基板中のプロトンの飛程距離は３０μｍ程度なので、半導体基板１の厚さは３０μｍ程度とし、半導体基板１の裏面から３０μｍ程度の位置に、埋め込み拡散層２を形成するようにしても良い。
また、同様に半導体基板１の裏面側からＮ型不純物のイオン注入を行い、半導体基板１の裏面から十数μｍ程度の位置に、埋め込み拡散層１３を選択的に形成する。この場合、埋め込み拡散層１３は、ウエル領域４に繋がると共に、埋め込み拡散層２にも繋がるように形成する。このイオン注入においては、Ｎ型不純物として例えばリン（Ｐ）を使用し、注入エネルギーは、５ＭｅＶ程度は必要である。
最後に、半導体基板１の裏面側からＰ型不純物のイオン注入を行い、半導体基板１の裏面の表面内にパンチスルーストッパーとしての半導体層６を形成することで、図１４に示したＭＯＳＦＥＴ４００を得る。
以上説明した実施の形態４の半導体装置の製造方法では、ＭＯＳＦＥＴ４００の各構成を形成した後、ウエハプロセスの最終段階で半導体基板１の裏面側からＮ型不純物のイオン注入を行い、埋め込み拡散層２および１３を形成するので、プロセスフローが簡略化され、製造コストを低減できる。
また、半導体基板１上にエピタキシャル層を形成しないので、プロセスフローがさらに簡略化され、製造コストをさらに低減できる。
また、埋め込み拡散層１３を形成するので、ウエル領域４の形成領域がウエル領域５の厚みと同じである必要がなく、ウエル領域４の形成が容易となる。また、ウエル領域４の形成に使用する注入イオンの加速エネルギーが下げられるため、結晶欠陥を低減できる効果もある。
また、従来の製造方法を採用できない場合の代替の製造方法としても、本実施の形態４の製造方法は有効であることは、実施の形態１と同じである。
また、図１４に示したＭＯＳＦＥＴ４００では、埋め込み拡散層２および１３を有することで、ウエル領域５と半導体基板１とが電気的に分離され、基板電位とは独立したバックゲート電位を与えることができる。
＜実施の形態５＞
本実施の形態は、実施の形態１～４で説明した半導体装置を電力変換装置に適用したものである。実施の形態１～４で説明した半導体装置は、特定の電力変換装置に限定されるものではないが、以下、実施の形態５として、実施の形態１～４の半導体装置を、三相のインバータに適用した場合について説明する。
図１９は、本実施の形態に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。
図１９に示す電力変換システムは、電源５００、電力変換装置６００、負荷７００で構成される。電源５００は、直流電源であり、電力変換装置６００に直流電力を供給する。電源５００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができ、また、交流系統に接続された整流回路およびＡＣ／ＤＣコンバータで構成しても良い。また、電源５００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成しても良い。
電力変換装置６００は、電源５００と負荷７００の間に接続された三相のインバータであり、電源５００から供給された直流電力を交流電力に変換し、負荷７００に交流電力を供給する。電力変換装置６００は、図１９に示すように、直流電力を交流電力に変換して出力する主変換回路６０１と、主変換回路６０１の各スイッチングデバイスを駆動する駆動信号を出力する駆動回路６０２と、駆動回路６０２を制御する制御信号を駆動回路６０２に出力する制御回路６０３とを備えている。
負荷７００は、電力変換装置６００から供給された交流電力によって駆動される三相の電動機である。なお、負荷７００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置６００の詳細を説明する。主変換回路６０１は、スイッチングデバイスと還流ダイオードを備えており（図示せず）、スイッチングデバイスがスイッチングすることによって、電源５００から供給される直流電力を交流電力に変換し、負荷７００に供給する。主変換回路６０１の具体的な回路構成は種々のものがあるが、本実施の形態に係る主変換回路６０１は２レベルの三相フルブリッジ回路であり、６つのスイッチングデバイスとそれぞれのスイッチングデバイスに逆並列された６つの還流ダイオードで構成することができる。主変換回路６０１の各スイッチングデバイスには、上述した実施の形態１～４の何れかで説明した半導体装置を適用する。６つのスイッチングデバイスは２つのスイッチングデバイスごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路６０１の３つの出力端子は、負荷７００に接続される。
駆動回路６０２は、主変換回路６０１のスイッチングデバイスを駆動する駆動信号を生成し、主変換回路６０１のスイッチングデバイスの制御電極に供給する。具体的には、後述する制御回路６０３からの制御信号に従い、スイッチングデバイスをオン状態にする駆動信号とスイッチングデバイスをオフ状態にする駆動信号とを各スイッチングデバイスの制御電極に出力する。スイッチングデバイスをオン状態に維持する場合、駆動信号はスイッチングデバイスの閾値電圧以上の電圧信号（オン信号）であり、スイッチングデバイスをオフ状態に維持する場合、駆動信号はスイッチングデバイスの閾値電圧未満の電圧信号（オフ信号）となる。

制御回路６０３は、負荷７００に所望の電力が供給されるよう主変換回路６０１のスイッチングデバイスを制御する。具体的には、負荷７００に供給すべき電力に基づいて主変換回路６０１の各スイッチングデバイスがオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチングデバイスのオン時間を変調するＰＷＭ制御によって主変換回路６０１を制御することができる。そして、各時点においてオン状態となるべきスイッチングデバイスにはオン信号を、オフ状態となるべきスイッチングデバイスにはオフ信号が出力されるよう、駆動回路６０２に制御指令（制御信号）を出力する。駆動回路６０２は、この制御信号に従い、各スイッチングデバイスの制御電極にオン信号またはオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置では、主変換回路６０１のスイッチングデバイスとして実施の形態１～４の何れかで説明した半導体装置を適用するため、ウエル領域５と半導体基板１とが電気的に分離され、基板電位とは独立したバックゲート電位を与えることができる。
本実施の形態では、２レベルの三相インバータに実施の形態１～４の半導体装置を適用する例を説明したが、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルおよびマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータであっても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに適用することも可能である。
また、電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機およびレーザー加工機、または誘導加熱調理器や非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１ 半導体基板、２，１３ 埋め込み拡散層、３ エピタキシャル層、４，５ ウエル領域、６ 不純物層。

Claims (4)

  1. 第１導電型の半導体基板と、
    前記半導体基板の第１の主面上に設けられた第１導電型のエピタキシャル層と、
    前記エピタキシャル層の最表面から内部にかけて設けられた第１導電型の第１の半導体領域と、
    前記第１の半導体領域の側面に接して設けられた第２導電型の第２の半導体領域と、
    前記第１の半導体領域の上層部に選択的に設けられた第２導電型のソース領域およびドレイン領域と、
    前記ソース領域と前記ドレイン領域との間の前記第１の半導体領域上に、ゲート絶縁膜を介して設けられたゲート電極と、
    前記第１の半導体領域の底面から前記半導体基板の内部にかけて設けられた第２導電型の第３の半導体領域と、を備えた半導体装置の製造方法であって、
    （ａ）少なくとも前記ソース領域、前記ドレイン領域および前記ゲート電極が形成された状態の前記半導体基板を、前記第１の主面とは反対側の第２の主面を研磨して、前記半導体基板の厚みを薄くする工程と、
    （ｂ）研磨後の前記半導体基板の前記第２の主面側から第２導電型の不純物のイオン注入を行い、前記第３の半導体領域を形成する工程と、を備え、
    前記工程（ｂ）は、
    （ｂ－１）前記第３の半導体領域の第２導電型の不純物濃度が、前記第２の半導体領域の不純物濃度よりも高くなるようにイオン注入を行う工程を含む、半導体装置の製造方法。
  2. 第１導電型の半導体基板と、
    前記半導体基板の第１の主面の最表面から内部にかけて設けられた第１導電型の第１の半導体領域と、
    前記第１の半導体領域の側面に接して設けられた第２導電型の第２の半導体領域と、
    前記第１の半導体領域の上層部に選択的に設けられた第２導電型のソース領域およびドレイン領域と、
    前記ソース領域と前記ドレイン領域との間の前記第１の半導体領域上に、ゲート絶縁膜を介して設けられたゲート電極と、
    前記第１の半導体領域の底面から前記半導体基板の内部にかけて設けられた第２導電型の第３の半導体領域と、備えた半導体装置の製造方法であって、
    （ａ）少なくとも前記ソース領域、前記ドレイン領域および前記ゲート電極が形成された状態の前記半導体基板を、前記第１の主面とは反対側の第２の主面を研磨して、前記半導体基板の厚みを薄くする工程と、
    （ｂ）研磨後の前記半導体基板の前記第２の主面側から第２導電型の不純物のイオン注入を行い、前記第３の半導体領域を形成する工程と、を備え、
    前記工程（ｂ）は、
    （ｂ－１）前記第３の半導体領域の第２導電型の不純物濃度が、前記第２の半導体領域の不純物濃度よりも高くなるようにイオン注入を行う工程を含む、半導体装置の製造方法。
  3. 前記半導体装置は、
    前記第２の半導体領域の底面に接すると共に、前記第３の半導体領域の端縁部に接する第２導電型の第４の半導体領域を備え、
    前記工程（ｂ）は、
    前記第３の半導体領域を形成すると共に、前記第４の半導体領域を形成する工程を含み、
    前記工程（ｂ－１）は、
    前記第４の半導体領域の第２導電型の不純物濃度が、前記第２の半導体領域の不純物濃度よりも高くなるようにイオン注入を行う工程を含む、請求項１または請求項２記載の半導体装置の製造方法。
  4. 前記半導体装置は、
    研磨後の前記半導体基板の前記第２の主面の最表面から内部にかけて設けられた第１導電型の半導体層を、さらに備え、
    （ｃ）研磨後の前記半導体基板の前記第２の主面側から第１導電型の不純物のイオン注入を行い、前記第２の主面の表面内に前記半導体基板よりも不純物濃度が高い前記半導体層形成する工程をさらに備える、請求項１から請求項３の何れか１項に記載の半導体装置の製造方法。
JP2018137714A 2018-07-23 2018-07-23 半導体装置の製造方法 Active JP7030637B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018137714A JP7030637B2 (ja) 2018-07-23 2018-07-23 半導体装置の製造方法
US16/444,953 US10892329B2 (en) 2018-07-23 2019-06-18 Method for manufacturing semiconductor device, and power conversion device
DE102019210329.4A DE102019210329B4 (de) 2018-07-23 2019-07-12 Verfahren zum Herstellen einer Halbleitervorrichtung und Leistungsumwandlungsvorrichtung
CN201910650698.4A CN110828315B (zh) 2018-07-23 2019-07-18 半导体装置的制造方法及电力转换装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018137714A JP7030637B2 (ja) 2018-07-23 2018-07-23 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020017564A JP2020017564A (ja) 2020-01-30
JP7030637B2 true JP7030637B2 (ja) 2022-03-07

Family

ID=69148029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018137714A Active JP7030637B2 (ja) 2018-07-23 2018-07-23 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US10892329B2 (ja)
JP (1) JP7030637B2 (ja)
CN (1) CN110828315B (ja)
DE (1) DE102019210329B4 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191263A (ja) 2003-12-25 2005-07-14 Fuji Electric Device Technology Co Ltd 半導体装置
JP2008177543A (ja) 2006-12-21 2008-07-31 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2015201500A (ja) 2014-04-07 2015-11-12 セイコーエプソン株式会社 半導体装置
JP2016015514A (ja) 2012-03-30 2016-01-28 富士電機株式会社 半導体装置の製造方法
WO2016132417A1 (ja) 2015-02-18 2016-08-25 富士電機株式会社 半導体集積回路
JP2017130478A (ja) 2016-01-18 2017-07-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191460B1 (en) * 1999-09-07 2001-02-20 Integrated Device Technology, Inc. Identical gate conductivity type static random access memory cell
US6777317B2 (en) * 2001-08-29 2004-08-17 Ultratech Stepper, Inc. Method for semiconductor gate doping
JP4277481B2 (ja) * 2002-05-08 2009-06-10 日本電気株式会社 半導体基板の製造方法、半導体装置の製造方法
JP4326835B2 (ja) 2003-05-20 2009-09-09 三菱電機株式会社 半導体装置、半導体装置の製造方法及び半導体装置の製造プロセス評価方法
US6924531B2 (en) * 2003-10-01 2005-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. LDMOS device with isolation guard rings
JP2009059963A (ja) * 2007-08-31 2009-03-19 Toshiba Corp 半導体装置およびその製造方法
JP5925991B2 (ja) * 2010-05-26 2016-05-25 三菱電機株式会社 半導体装置
JP5565134B2 (ja) * 2010-06-24 2014-08-06 富士電機株式会社 半導体装置の製造方法
US9379109B1 (en) * 2012-04-04 2016-06-28 Xilinx, Inc. Integrated circuit having improved radiation immunity
JP5936513B2 (ja) * 2012-10-12 2016-06-22 三菱電機株式会社 横型高耐圧トランジスタの製造方法
JP2014212156A (ja) 2013-04-17 2014-11-13 セイコーエプソン株式会社 半導体装置及びその製造方法
CN107251232B (zh) 2015-12-11 2020-10-09 马克斯半导体股份有限公司 横向半导体功率组件
US10446567B2 (en) * 2017-03-31 2019-10-15 Asahi Kasei Microdevices Corporation Nonvolatile storage element and reference voltage generation circuit
US10177044B2 (en) * 2017-05-05 2019-01-08 Newport Fab, Llc Bulk CMOS RF switch with reduced parasitic capacitance

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191263A (ja) 2003-12-25 2005-07-14 Fuji Electric Device Technology Co Ltd 半導体装置
JP2008177543A (ja) 2006-12-21 2008-07-31 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2016015514A (ja) 2012-03-30 2016-01-28 富士電機株式会社 半導体装置の製造方法
JP2015201500A (ja) 2014-04-07 2015-11-12 セイコーエプソン株式会社 半導体装置
WO2016132417A1 (ja) 2015-02-18 2016-08-25 富士電機株式会社 半導体集積回路
JP2017130478A (ja) 2016-01-18 2017-07-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN110828315A (zh) 2020-02-21
CN110828315B (zh) 2023-04-11
US10892329B2 (en) 2021-01-12
DE102019210329B4 (de) 2023-01-26
DE102019210329A1 (de) 2020-01-23
US20200027952A1 (en) 2020-01-23
JP2020017564A (ja) 2020-01-30

Similar Documents

Publication Publication Date Title
CN110337725B (zh) 碳化硅半导体装置以及电力变换装置
CN107342329B (zh) 二极管以及使用了二极管的电力变换装置
US8324691B2 (en) Power semiconductor device
CN110098253B (zh) 半导体装置、电力变换装置以及半导体装置的制造方法
US11239350B2 (en) Semiconductor device, method of manufacturing semiconductor device, power conversion device
CN110246887B (zh) 半导体装置及电力变换装置
US10601337B2 (en) Semiconductor device and power conversion device
US10121908B2 (en) High withstand voltage diode and power conversion device
US20210013308A1 (en) Silicon carbide semiconductor device
JP2023007491A (ja) 半導体デバイスならびに関連するチップおよび作成方法
JP2019149477A (ja) 半導体装置およびその製造方法並びに電力変換装置
US9991336B2 (en) Semiconductor device, method for manufacturing the same, and power conversion system
JP7030637B2 (ja) 半導体装置の製造方法
JPWO2020188862A1 (ja) 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
CN113557607B (zh) 碳化硅半导体装置以及电力变换装置
CN116325176A (zh) 碳化硅半导体装置以及电力变换装置
US20240234570A1 (en) Semiconductor device, power conversion apparatus, and method of manufacturing semiconductor device
JP7207512B2 (ja) 半導体装置、電力変換装置及び半導体装置の製造方法
JP2019110226A (ja) ＳｉＣ半導体装置、電力変換装置およびＳｉＣ半導体装置の製造方法
JP7076222B2 (ja) 半導体装置およびその製造方法、電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220222

R150 Certificate of patent or registration of utility model

Ref document number: 7030637

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150