JP2023007491A - 半導体デバイスならびに関連するチップおよび作成方法 - Google Patents

半導体デバイスならびに関連するチップおよび作成方法 Download PDF

Info

Publication number
JP2023007491A
JP2023007491A JP2022102603A JP2022102603A JP2023007491A JP 2023007491 A JP2023007491 A JP 2023007491A JP 2022102603 A JP2022102603 A JP 2022102603A JP 2022102603 A JP2022102603 A JP 2022102603A JP 2023007491 A JP2023007491 A JP 2023007491A
Authority
JP
Japan
Prior art keywords
impurity particles
type
layer
implantation
density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022102603A
Other languages
English (en)
Inventor
ウェンタオ・ヤン
Wentao Yang
ロウチェン・ダイ
Loucheng Dai
チャオファン・ソン
Chaofan Song
ボニン・フアン
Boning Huang
ジフア・リウ
Zhihua Liu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of JP2023007491A publication Critical patent/JP2023007491A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material

Abstract

【課題】フィールドストップ層がプロトン（Ｈ＋）注入によって形成される半導体デバイスが、寄生インダクタンスが大きい回路内で過度に高いピーク電圧を生成する状況を緩和するための半導体デバイス、関連するチップ及び作成方法を提供する。【解決手段】半導体デバイスは、Ｎ型ドリフト層２０８と、Ｎ型ドリフト層に隣接するＮ型フィールドストップ層２０９とを含む。Ｎ型フィールドストップ層における自由電子の密度は、Ｎ型ドリフト層における自由電子の密度より高い。半導体デバイスがオフにされたときに、半導体デバイスが、寄生インダクタンスが大きい回路内で過度に高いピーク電圧を生成する状況を効果的に緩和する。【選択図】図１

Description

本出願の実施形態は、半導体技術の分野に関し、特に半導体デバイス、関連するチップ、および作成方法に関する。
絶縁ゲート型バイポーラ電界効果トランジスタ（ｉｎｓｕｌａｔｅｄ ｇａｔｅ ｂｉｐｏｌａｒ ｔｒａｎｓｉｓｔｏｒ、ＩＧＢＴ）は、バイポーラ接合トランジスタ（ｂｉｐｏｌａｒ ｊｕｎｃｔｉｏｎ ｔｒａｎｓｉｓｔｏｒ、ＢＪＴ）と金属酸化物半導体トランジスタ（ｍｅｔａｌ－ｏｘｉｄｅ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ－ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ、ＭＯＳＦＥＴ）とを含む、複合型完全制御電圧駆動パワー半導体デバイスである。ＢＪＴは、飽和電圧降下が小さく、かつ電流搬送能力が高いが、駆動電流は大きい。ＭＯＳＦＥＴは、駆動電力が極めて小さくスイッチング速度が速いが、オン状態の電圧降下が大きく、電流搬送能力が低い。ＩＧＢＴは、ＭＯＳＦＥＴとＢＪＴとの利点を併せ持ち、入力インピーダンスが高い、スイッチング速度が速い、熱安定性がよい、駆動回路が簡素、駆動電流が小さい、飽和電圧降下が小さい、電圧抵抗が高い、電流搬送能力が高い、などの利点がある。したがって、ＩＧＢＴは直流電圧６００ Ｖ以上のコンバータシステム、例えば、交流モータ、周波数コンバータ、スイッチング電源、点灯回路、ならびにトラクションおよび伝送などの分野に適用可能である。
ノンパンチスルーＩＧＢＴ（すなわちＮＰＴ－ＩＧＢＴ）と比較して、Ｎ型フィールドストップ層（Ｎ型バッファ層とも呼ばれる）は、フィールドストップ層を有するＩＧＢＴ（すなわちＦＳ－ＩＧＢＴ）の背面に追加され、Ｎ型フィールドストップ層のドーピング密度は、ＦＳ－ＩＧＢＴの基板のドーピング密度よりわずかに大きい。この場合は、電界の強度を迅速に低減でき、その結果電界全体が台形になって、電界を停止し、Ｎ型ドリフト領域の必要な厚さを大幅に削減する。加えて、Ｎ型フィールドストップ層は、エミッタの伝送効率を調節するためにさらに使用されてもよく、ＩＧＢＴがオフにされたときに存在するテーリング電流および損失を改善する。
従来の技術では、プロトン（Ｈ＋）注入などによってフィールドストップ層を形成して、フィールドストップ層の幅を増加させることができる。しかしながら、対応するＩＧＢＴは寄生インダクタンスが大きい回路内で、周波数が高く、振幅が非常に大きく、かつ幅が非常に狭いピーク電圧を生成し、ＩＧＢＴ自体、または回路内の他のコポーネントが、過電圧のために破損したり損傷したりしやすくなる。
本出願の実施形態は、フィールドストップ層がプロトン（Ｈ＋）注入によって形成される半導体デバイスが、寄生インダクタンスが大きい回路内で過度に高いピーク電圧を生成する状況を緩和するための、半導体デバイスと、関連するチップと、作成方法とを提供する。
本出願の実施形態における第１の態様は半導体デバイスを提供し、半導体デバイスは、Ｎ型ドリフト層と、Ｎ型ドリフト層に隣接するＮ型フィールドストップ層とを含む。
ＩＧＢＴにおいて、フィールドストップ層における自由電子の密度は、Ｎ型ドリフト層における自由電子の密度より高く、その結果、電界強度を急速に低減できて電界全体が台形になり、これにより電界を迅速に停止する。フィールドストップ領域は、２種類の不純物粒子をドープすることによって形成されてもよく、第１の不純物粒子の半径は第２の不純物粒子の半径より小さく、Ｎ型ドリフト層に隣接する領域内の第１の不純物粒子の注入密度は、その他の領域の第１の不純物粒子の注入密度より高い。
前述した半導体では、フィールドストップ層は、第１の不純物粒子と第２の不純物粒子とをドープすることによって形成される。第１の不純物粒子はサイズが小さいため必要とされる注入エネルギーが小さく、厚さが大きいフィールドストップ層が容易に形成される。第２の不純物粒子は半径が大きいため必要とされる注入深さが比較的浅く、高いアニーリング温度は必要とされない。したがって、Ｎ型基板の前面にあるＭＯＳＦＥＴ構造に対する、高温アニーリングによる損傷を回避することができる。加えて、Ｎ型ドリフト層の表面に隣接する領域内の第１の不純物粒子の注入密度が最も高く、その結果、デバイスがオフにされたときに存在するピーク電圧を効果的に低減でき、ＩＧＢＴ性能を大幅に向上させることができる。
任意選択の一実施態様では、第１の不純物粒子は、水素イオンまたはヘリウムイオンであってよく、第２の不純物粒子は、リン原子またはヒ素原子であってよい。水素イオンまたはヘリウムイオンは、比較的少ない注入エネルギーでＮ型基板に深く注入され、これによりフィールドストップ層の厚さを大幅に増加させ得ることを理解されたい。加えて、リン原子またはヒ素原子の注入深さは比較的浅く、高いアニーリング温度が必要とされないことにより、高温アニーリングによってＩＧＢＴ構造が損傷するのを防止する。
任意選択の一実施態様では、フィールドストップ領域において、第１の不純物粒子の注入密度は、フィールドストップ層からＮ型ドリフト層に向かって連続的に増加する。フィールドストップ層で不純物粒子の注入密度が高いことは、電界の変化率が大きいことを示す。したがって、不純物粒子が前述した勾配方式で注入される場合は、ＩＧＢＴがオフにされたときは、フィールドストップ層における電界の変化率はまず最大に達した後で徐々に減少し、ここで電界の変化率は、Ｎ型ドリフト層に隣接する領域で最大になり、その結果、電界は短時間で急速に減少し得る。このように、デバイスがオフにされたときに存在するピーク電圧を効果的に低減でき、ＩＧＢＴ性能を大幅に向上させることができる。
任意選択の一実施態様では、フィールドストップ領域において、第１の不純物粒子の注入密度は低下し、その後、フィールドストップ層からＮ型ドリフト層に向かって上昇する。フィールドストップ層で不純物粒子の注入密度が高いことは、電界の変化率が大きいことを示す。したがって、前述した勾配注入が使用される場合は、ＩＧＢＴがオフにされたときに、フィールドストップ層における電界の電界変化率は、Ｎ型ドリフト層に隣接する領域で最大に達し、その結果、電界は短時間で急速に減少し得る。このように、デバイスがオフにされたときに存在するピーク電圧を効果的に低減でき、ＩＧＢＴ性能を大幅に向上させることができる。
任意選択の一実施態様では、フィールドストップ領域において、第１の不純物粒子の注入密度はランダムであり、その後、フィールドストップ層からＮ型ドリフト層に向かって上昇する。フィールドストップ層で不純物粒子の注入密度が高いことは、電界の変化率が大きいことを示す。したがって、前述した勾配注入が使用される場合は、ＩＧＢＴがオフにされたときに、フィールドストップ層における電界の電界変化率は、Ｎ型ドリフト層に隣接する領域で最大に達し、その結果、電界は短時間で急速に減少し得る。このように、デバイスがオフにされたときに存在するピーク電圧を効果的に低減でき、ＩＧＢＴ性能を大幅に向上させることができる。
前述した３つの事例では、Ｎ型ドリフト層に隣接する領域内の第１の不純物粒子の注入密度が、その他の領域内の第１の不純物粒子の注入密度より高ければ、電界強度を短時間で迅速に低減できることにより、ピーク電圧が過度に高くなるのを回避する。
任意選択の一実施態様では、Ｎ型フィールドストップ領域は、２種類の不純物粒子をドープすることによって形成され、これにより、Ｎ型ドリフト層の表面に連続的に配置された、第１のドープ領域と第２のドープ領域とを形成する。第１のドープ領域は、半径が小さい第１の不純物粒子をドープすることによって形成され、第２のドープ領域は、半径が大きい第２の不純物粒子をドープすることによって形成され、第１のドープ領域の厚さは、第２のドープ領域の厚さより大きい。
前述した半導体において、第１の不純物粒子は半径が小さいため、第１の不純物粒子は、比較的小さい注入エネルギーでＮ型基板の奥深くに注入することができる。加えて、第１のドープ領域の厚さが大きいことは、フィールドストップ領域の厚さが大きいことを示す。このようにして、ＩＧＢＴがオフにされたときに存在する、テーリング電流および損失を低減することができる。
任意選択の一実施態様では、半導体は、
フィールドストップ層の表面であって、Ｎ型ドリフト層から離れる方向に面する表面に配置された、Ｐ型コレクタ層と、
Ｎ型ドリフト層の表面であって、フィールドストップ層から離れる方向に面する表面に配置された、Ｐ型ベース層と、Ｐ型ベース層の表面であって、Ｎ型ドリフト層から離れる方向に面する表面に配置された、Ｎ型エミッタ層と、酸化物層を介してＰ型ベース層に結合された、ゲートと
をさらに含む。
任意選択の一実施態様では、半導体において、ゲートは、Ｎ型エミッタ層とＰ型ベース層とを貫通し得る、またはＰ型ベース層の表面であって、Ｎ型ドリフト層から離れる方向に面する表面に配置され得る。
本出願の実施形態の第２の態様は、以下のことを含む半導体作成方法を提供する。
Ｎ型基板が提供され、Ｎ型基板は、対向して配置された第１の表面と第２の表面とを含む。
Ｐ型ベース層、Ｎ型エミッタ層、酸化物層、およびゲートは第１の表面に形成され、Ｐ型ベース層はＮ型基板の第１の表面に配置され、Ｎ型エミッタ層は、Ｐ型ベース層の表面であって、Ｎ型基板から離れる方向に向かう表面に配置され、ゲートは、酸化物層を介してＰ型ベース層に結合される。
第１の不純物粒子および第２の不純物粒子は、Ｎ型基板の第２の表面から注入され、第１の不純物粒子の粒子半径は、第２の不純物粒子の粒子半径より小さく、第１の不純物粒子の注入深さは、第２の不純物粒子の注入深さより大きい。第１の不純物粒子を注入するプロセスにおいて、Ｎ型基板の第１の表面に隣接する領域内の第１の不純物粒子の注入密度は、その他の領域内の第１の不純物粒子の注入密度より高い。
Ｐ型コレクタ層は、Ｎ型基板の第２の表面に形成される。
任意選択の一実施態様では、第１の不純物粒子は、水素イオンまたはヘリウムイオンであってよく、第２の不純物粒子は、リン原子またはヒ素原子であってよい。水素イオンまたはヘリウムイオンは、比較的少ない注入エネルギーでＮ型基板に深く注入され、これによりフィールドストップ層の厚さを大幅に増加させ得ることを理解されたい。加えて、リン原子またはヒ素原子の注入深さは比較的浅く、高いアニーリング温度が必要とされないことにより、高温アニーリングによってＩＧＢＴ構造が損傷するのを防止する。
任意選択の一実施態様では、第１の不純物粒子は、第１の注入エネルギーで第２の表面から注入されてよく、第２の不純物粒子は、第２の注入エネルギーで第２の表面から注入されてよく、その結果、第１の注入エネルギーおよび第２の注入エネルギーは、第１の不純物粒子の注入深さが、第２の不純物粒子の注入深さより大きくなるようにすることができる。
第１の不純物粒子の半径は、第２の不純物粒子の半径より小さい。したがって、第１の注入エネルギーと第２の注入エネルギーとが同じであれば、第１の不純物粒子の注入深さは第２の不純物粒子の注入深さより大きくなり、言い換えれば、第１の不純物粒子は、より小さい注入エネルギーでより深く注入することができる。したがって、前述の勾配密度注入方式を使用して、注入エネルギーを削減することができる。
任意選択の一実施態様では、フィールドストップ領域において、第１の不純物粒子の注入密度は、フィールドストップ層からＮ型ドリフト層に向かって連続的に増加する。フィールドストップ層で不純物粒子の注入密度が高いことは、電界の変化率が大きいことを示す。したがって、不純物粒子が前述した勾配方式で注入される場合は、ＩＧＢＴがオフにされたときは、フィールドストップ層における電界の変化率はまず最大に達した後で徐々に減少し、ここで電界の変化率は、Ｎ型ドリフト層に隣接する領域で最大になり、その結果、電界は短時間で急速に減少し得る。このように、デバイスがオフにされたときに存在するピーク電圧を効果的に低減でき、ＩＧＢＴ性能を大幅に向上させることができる。
任意選択の一実施態様では、フィールドストップ領域において、第１の不純物粒子の注入密度は低下し、その後、フィールドストップ層からＮ型ドリフト層に向かって上昇する。フィールドストップ層で不純物粒子の注入密度が高いことは、電界の変化率が大きいことを示す。したがって、前述した勾配注入が使用される場合は、ＩＧＢＴがオフにされたときに、フィールドストップ層における電界の電界変化率は、Ｎ型ドリフト層に隣接する領域で最大に達し、その結果、電界は短時間で急速に減少し得る。このように、デバイスがオフにされたときに存在するピーク電圧を効果的に低減でき、ＩＧＢＴ性能を大幅に向上させることができる。
任意選択の一実施態様では、フィールドストップ領域において、第１の不純物粒子の注入密度はランダムであり、その後、フィールドストップ層からＮ型ドリフト層に向かって上昇する。フィールドストップ層で不純物粒子の注入密度が高いことは、電界の変化率が大きいことを示す。したがって、前述した勾配注入が使用される場合は、ＩＧＢＴがオフにされたときに、フィールドストップ層における電界の電界変化率は、Ｎ型ドリフト層に隣接する領域で最大に達し、その結果、電界は短時間で急速に減少し得る。このように、デバイスがオフにされたときに存在するピーク電圧を効果的に低減でき、ＩＧＢＴ性能を大幅に向上させることができる。
任意選択の一実施態様では、第２の表面から第１の不純物粒子および第２の不純物粒子が注入された後で、第１の不純物粒子および第２の不純物粒子が注入されるＮ型基板で、アニーリングが行われることがさらに必要になる。
本出願の実施形態の第３の態様は、パワーモジュールを提供し、第１の態様または第１の態様の任意の実施態様によれば、パワーモジュールは、少なくとも１つの半導体デバイスを含んでよく、あるいは少なくとも１つの半導体デバイスは、第２の態様または第２の態様の任意の実施態様による方法を使用して作成される。
例えば、パワーモジュールは、ダイオードデバイスと基板とをさらに含む。半導体デバイスとダイオードデバイスとは並列で接続され、半導体デバイスとダイオードデバイスとは互いに絶縁され、基板は半導体デバイスおよびダイオードデバイスをパッケージングするために使用される。
半導体デバイスはＩＧＢＴであり、パワーモジュールは、ＩＧＢＴディスクリートデバイス、ＩＧＢＴモジュール、インテリジェントパワーモジュール（ｉｎｔｅｌｌｉｇｅｎｔ ｐｏｗｅｒ ｍｏｄｕｌｅ、ＩＰＭ）などであってもよい。
本出願の実施形態の第４の態様は、第１の態様または第１の態様の任意の実施態様による少なくとも１つの半導体デバイスを含む、電力変換回路を提供し、あるいは少なくとも１つの半導体デバイスは、第２の態様または第２の態様の任意の実施態様による方法を使用して作成される。
電力変換回路は、周波数変換、電圧変換、位相変更、整流、反転、および電圧／電流のスイッチングなどの機能を実施するように構成された回路である。電力変換回路は、インバータ回路（ｉｎｖｅｒｔｅｒ ｃｉｒｃｕｉｔ）、整流回路（ｒｅｃｔｉｆｉｅｒ）、コンバータ回路などであってもよい。
本出願の一実施形態によるＩＧＢＴの概略断面図である。 本出願の一実施形態による別のＩＧＢＴの概略断面図である。 本出願の一実施形態によるさらに別のＩＧＢＴの概略断面図である。 本出願の一実施形態によるＩＧＢＴ作成方法の概略的流れ図である。 本出願の一実施形態によるＩＧＢＴの構造の概略図である。 本出願の一実施形態による別のＩＧＢＴの構造の概略図である。 本出願の一実施形態によるさらに別のＩＧＢＴの構造の概略図である。 本出願の一実施形態によるさらに別のＩＧＢＴの構造の概略図である。 本出願の一実施形態による、Ｎ型基板の第１の表面にＮチャネルＭＯＳＦＥＴ構造を形成する概略的流れ図である。 本出願の一実施形態による、深さを有するフィールドストップ層における、不純物のドーピング密度の分布を示す概略図である。 本出願の一実施形態による、深さを有するフィールドストップ層における、不純物のドーピング密度の別の分布を示す概略図である。 本出願の一実施形態による、深さを有するフィールドストップ層における、不純物のドーピング密度のさらに別の分布を示す概略図である。 本出願の一実施形態による、ＩＧＢＴの電界の概略図である。 本出願の一実施形態による、ＩＧＢＴに対応するピーク電圧の電圧変換図である。
本出願の実施形態は、フィールドストップ層がプロトン（Ｈ＋）注入によって形成される半導体デバイスが、寄生インダクタンスが大きい回路内で過度に高いピーク電圧を生成する状況を緩和するための、半導体デバイスと、関連するチップと、作成方法とを提供する。
スイッチングデバイスとして、ＩＧＢＴは、ＢＪＴおよびＭＯＳＦＥＴを含む、複合型完全制御電圧駆動のパワー半導体デバイスである。ＩＧＢＴは、エネルギー変換および伝送回路などの分野で使用でき、例えば、周波数変換、電圧変換、位相変更、整流、反転、および電圧／電流のスイッチングに使用することができる。ＢＪＴは、飽和電圧降下が小さく、かつ電流搬送能力が高いが、駆動電流は比較的大きい。ＭＯＳＦＥＴは、駆動電力が極めて小さくスイッチング速度が速いが、オン状態の電圧降下が大きく、電流搬送能力が低い。ＩＧＢＴは、ＭＯＳＦＥＴとＢＪＴとの利点を併せ持ち、入力インピーダンスが高い、スイッチング速度が速い、熱安定性がよい、駆動回路が簡素、駆動電流が小さい、飽和電圧降下が小さい、電圧抵抗が高い、電流搬送能力が高い、などの利点がある。
したがって、ＩＧＢＴは、周波数変換、電圧変換、位相変更、整流、反転、および電圧／電流のスイッチングなどの機能を実施する、インバータ回路（ｉｎｖｅｒｔｅｒ ｃｉｒｃｕｉｔ）、整流回路（ｒｅｃｔｉｆｉｅｒ）、およびコンバータ回路などの電力変換回路に適用され得る。以下で各回路およびその適用シナリオについて個別に説明する。
１．インバータ回路は、直流の電気エネルギーを、周波数が一定でかつ電圧が一定の交流電源、もしくは周波数が調整されかつ電圧が調整された交流電源に変換する回路であり、通常はインバータブリッジ、論理制御、フィルタ回路などを含む。前述のＩＧＢＴデバイスは、インバータブリッジのスイッチングデバイスとして使用される。本出願で提供される半導体デバイスがスイッチングデバイスとして使用されるインバータ回路は、電力供給が直流電源であり、交流負荷に電力が供給される必要があるシナリオに適用され得る。例えば、電気自動車のバッテリが交流モータに電力を供給するときは、インバータ回路を使用して電気エネルギーが変換されなければならない。別の例では、太陽電池が交流送電網に提供される前に、インバータ回路を使用して、電気エネルギーが変換される必要がある。
２．整流回路は、交流の電気エネルギーを直流の電気エネルギーに変換する回路であり、通常は主回路と、フィルタと、コンバータとを含む。主回路は、整流ダイオードと、本出願で提供されるＩＧＢＴデバイスとを使用して形成され得る。フィルタは、主回路と負荷との間に接続され、パルス直流電圧内の交流成分を濾過するように構成される。トランスが配置されるかどうかは、実際の状況による。トランスは、交流入力電圧と直流出力電圧とを一致させ、交流グリッドと整流回路との間でガルバニック絶縁を実施するように構成される。本出願で提供される、ＩＧＢＴデバイスがスイッチングデバイスとして使用される整流回路は、交流電源が直流電源に変換される必要があるシナリオに適用され得る。例えば、電気自動車がバッテリを充電するときは、整流回路を含む充電パイルまたは充電器を使用して、交流電源が、定格電圧を有しかつ電気自動車に必要とされる直流電源に変換され得る。
３．コンバータ回路は、昇圧コンバータ（Ｂｏｏｓｔ Ｃｏｎｖｅｒｔｅｒ）または降圧変換回路（Ｂｕｃｋ Ｃｏｎｖｅｒｔｅｒ）であってよい。
昇圧コンバータは、昇圧ができる直流－直流コンバータであり、昇圧コンバータの出力（負荷）電圧は、入力（電源）電圧より大きい。昇圧コンバータは、少なくとも１つのダイオードと、少なくとも１つのトランジスタと、少なくとも１つのエネルギー貯蔵素子（インダクタ）とを主に含む。本出願で提供されるＩＧＢＴデバイスは、トランジスタとして使用されてもよい。
降圧変換回路は降圧コンバータとも呼ばれ、電圧を降圧できる直流－直流コンバータである。降圧コンバータの出力（負荷）電圧は、入力（電源）電圧より小さいが、降圧コンバータの出力電流は入力電流より大きい。降圧コンバータは、少なくとも１つのダイオードと、少なくとも１つのトランジスタと、少なくとも１つのエネルギー貯蔵素子（キャパシタおよび／またはインダクタ）とを主に含む。任意選択で、電圧リップルを低減するために、キャパシタに基づくフィルタが、出力端と入力端とにさらに追加されてもよい。本出願で提供されるＩＧＢＴデバイスは、トランジスタとして使用されてもよい。
本出願で提供される半導体デバイスは、スイッチングデバイスとして使用されてよく、かつパワー半導体デバイスを必要とする、直流昇圧回路および直流降圧回路などの別の回路に代替的に適用されてもよい。これは特に限定されない。
ＩＧＢＴの構造は以下で詳細に説明される。図１は、本出願の一実施形態によるＩＧＢＴの概略断面図である。図１に示されるように、ＩＧＢＴはトレンチ型ＩＧＢＴであり、連続的に上から下に向かって、エミッタ２０１、絶縁層２０２、Ｎ＋型エミッタ層２０３、Ｐ＋型ベース領域２０４、酸化物層２０５、ゲート２０６、Ｐ型ベース層２０７、Ｎ－型ドリフト層２０８、フィールドストップ層２０９、Ｐ＋型コレクタ層２１０、およびコレクタ２１１などの、一部またはすべての層構造を含む。
ＩＧＢＴの層構造が説明される前に、Ｎ型半導体およびＰ型半導体が最初に説明される。
（１）Ｎ（負）型半導体は、電子型半導体とも呼ばれ、電子伝導を有する半導体である。具体的には、Ｎ型半導体は、真性半導体にドナー不純物をドープして得られる。例えば、純粋なシリコンに少量の５価元素（リン、ヒ素など）がドープされ、リンが周囲の４価シリコン原子に共有結合されると、余分な自由電子が存在することになる。Ｎ型は、Ｎ＋型（多電子型）と、Ｎ－型（低電子型）とに分けることができる。Ｎ＋型半導体内の不純物粒子のドーピング密度は、Ｎ－型半導体の不純物粒子のドーピング密度より大きい。Ｎ＋型（多電子型）とＮ－型（低電子型）とは相対的であることが理解されよう。
本出願のこの実施形態では、Ｎ＋型エミッタ層２０３、Ｎ－型ドリフト層２０８、フィールドストップ層２０９、Ｎ型基板などは、すべてＮ型半導体である。
（２）Ｐ（正）型半導体は、正孔型半導体とも呼ばれ、正孔伝導を有する半導体である。具体的には、Ｐ型半導体は、真性半導体にアクセプタ不純物をドープして得られる。例えば、純粋なシリコンに少量の３価元素（ホウ素、インジウムなど）がドープされ、周囲の４価シリコン原子とホウ素を共有結合させると、電子が欠落して正孔が形成される。Ｐ型は、Ｐ＋型（多正孔型）と、Ｐ－型（低正孔型）とに分けることができる。Ｐ＋型半導体内の不純物粒子のドーピング密度は、Ｐ－型半導体の不純物粒子のドーピング密度より大きい。
本出願のこの実施形態では、Ｐ＋型ベース領域２０４、Ｐ型ベース層２０７、Ｐ＋型コレクタ層２１０などは、すべてＰ型半導体である。
Ｎ－型ドリフト層２０８およびフィールドストップ層２０９は、両方ともＮ型基板に属する。フィールドストップ層２０９は、Ｎ型基板の背面（コレクタ１１１に隣接する表面）に不純物粒子を注入することによって形成され、Ｎ－型ドリフト層２０８よりドーピング密度が高い。したがって、フィールドストップ層２０９は、Ｎ＋フィールドストップ層とも呼ばれる。
Ｎ－型ドリフト層２０８はＮ型基板の一部であり、対向して配置された第１の表面と第２の表面とを有する。Ｐ型ベース層２０７は、Ｎ－型ドリフト層２０８の第１の表面の上に配置される。Ｎ－型ドリフト層２０８の第１の表面は、Ｎ型基板の第１の表面または前面であってもよく、Ｐ型ベース層２０７は、Ｎ型基板のエピタキシャル層であってもよい。あるいは、Ｎ型基板の前面は、Ｐ型ベース層２０７の表面であって、Ｎ－型ドリフト層２０８から遠い方の表面であってもよい。この場合、Ｐ型ベース層２０７は、Ｎ型基板の前面から不純物を注入することによって形成される。本明細書では、Ｎ型基板の表面であって、コレクタ２１１に隣接する表面は、Ｎ型基板の第２の表面または背面と呼ばれる。Ｎ型基板の第１の表面および第２の表面は、Ｎ型基板に対向して配置された２つの表面である。
Ｎ＋型エミッタ層２０３は、Ｐ型ベース層２０７の表面であって、Ｎ－型ドリフト層２０８から離れる方向に面する表面の上に配置され、不純物を注入することによって形成され得る。Ｎ＋型エミッタ層２０３は、Ｐ型ベース層２０７で離間されている。任意選択で、Ｐ型ベース層２０７において、ＩＧＢＴの２つのＮ＋型エミッタ層２０３同士の間に、Ｐ＋型ベース領域２０４がさらに含まれてもよい。この場合、Ｐ型ベース層２０７は、Ｐ－型ベース層と呼ばれてもよい。
酸化物層２０５はＰ型ベース層２０７を覆い、ゲート２０６は酸化物層２０５を介してＰ型ベース層２０７に結合されている。このように、ゲート２０６とエミッタ２０１との間に印加される電圧ＶＧＳが臨界値ＶＧＥＳより大きいと、Ｐ型ベース層２０７にあって、かつ酸化物層２０５に隣接する位置がチャネルを形成でき、これを通じてＮ＋型エミッタ層２０３とＮ－型ドリフト層２０８とが導通する。
Ｐ＋型コレクタ層２１０は、フィールドストップ層２０９の表面であって、Ｎ－型ドリフト層２０８から離れる方向に面する表面に配置される。コレクタ２１１は、Ｐ＋型コレクタ層２１０の表面であって、フィールドストップ層２０９から離れる方向に面する表面に配置される。
前述のＩＧＢＴにおいて、前面のＮ＋型エミッタ層２０３はソース領域を形成し、これに取り付けられた電極がエミッタ２０１であり、Ｐ＋型コレクタ層２１０から引き出された背面にある電極がコレクタ２１１である。ＩＧＢＴデバイスの制御領域はゲート２０６であり、チャネルはゲート領域境界に近接して形成される。Ｎ＋型エミッタ層２０３はチャネルの片側にあり、Ｎ－型ドリフト層２０８はチャネルのもう一方の側にある。ＩＧＢＴが正常に動作しているときは、Ｐ型ベース層２０７の表面に導電性チャネルが形成される。電子はＮ－型ドリフト層を通ってエミッタ層からコレクタ層に流れ、正孔はコレクタ層からＮ－型ドリフト層に継続的に注入される。この場合、外部から見るとＩＧＢＴには負荷電流が存在し、ＩＧＢＴはオン状態になっている。Ｎ－型ドリフト層２０８の幅が比較的大きいために、ここでは正孔の一部が電子の導電率変調を有し、これによりデバイスのオン状態の電圧降下を低減し、残りの正孔は、Ｐ型ベース層２０７とＮ－型ドリフト層２０８とによって形成されたＰＮ接合に拡散し、最終的にエミッタ層２０３によって収集される。
前述したＩＧＢＴでは、フィールドストップ層２０９のドーピング密度は、Ｎ型基板のドーピング密度よりわずかに高い。したがって、フィールドストップ層２０９の導入により、電界強度を迅速に低減して電界全体が勾配になるようにすることができ、これによって電界を停止し、Ｎ－型ドリフト層２０８に必要とされる厚さを大幅に削減する。加えて、フィールドストップ層２０９は、Ｐ＋型ベース領域２０４の伝送効率をさらに調節して、オフの際に存在するテーリング電流および損失を変化させることができる。特定の範囲内で、フィールドストップ層がさらに厚ければ、ＩＧＢＴをオフにするプロセスで存在する電圧ストレスを緩和でき、デバイスの電圧抵抗が向上する。
フィールドストップ層２０９を形成するための従来の処理方法は、以下のいくつかの方法を主に含んでおり、１つの方法では、フィールドストップ層は、エピタキシャル基板を直接使用することによって形成される。しかしながら、この方法はエピタキシャル工程を必要とし、基板に比較的コストがかかる。別の方法では、Ｎ型基板の背面からリンイオンを注入し、その後アニーリングを行うことによってフィールドストップ層が形成される。この解決法では、リンイオンがＮ型基板の背面から注入されるため、リンイオンの注入深さが注入エネルギーの影響を受け、リンイオンを奥深く注入することが困難である。加えて、注入エネルギーが増加するとフラグメントが生じやすく、工程がかなり難しくなる。別の方法では、プロトン（Ｈ＋）注入によってフィールドストップ層が形成される。プロトン（Ｈ＋）注入によって、正孔／水素関連錯体が形成されて、フィールドストップ領域でドナーとして提供され、ここでは体積当たりのドナーの量によってドーピング密度が決まる。この技術の短所は、ＩＧＢＴ製品が高温下にあると、ＩＧＢＴ製品の対応するリーク電流が非常に大きくなることである。高温下でリーク電流が大きい場合、待機モードになっているデバイスのリーク損失が直接影響を受け、デバイスが焼損することもある。加えて、デバイスの熱抵抗がデバイスの周囲温度と一致していると、デバイスの対応する電力消費および対応する接合温度がより高くなる。さらに、前述した工程を使用して作られたＩＧＢＴ製品は、オフプロセスで極めて大きいピーク単一電圧を生成する。これにより、ＩＧＢＴ製品自体、または回路内の他のコンポーネントが、過電圧のために破損したり損傷したりする場合がある。
ＩＧＢＴを迅速にオンおよびオフにすればスイッチング時間を短縮し、スイッチング損失を低減するのに役立つが、ＩＧＢＴをオンおよびオフにするのが速すぎると、寄生インダクタンスが大きい回路にとって有害である。その理由は、寄生インダクタがない場合は、ＩＧＢＴがオンからオフにされたときに、還流ダイオードの還流によって形成された電流ループがあり、電圧が、バス電圧より高いダイオード電圧降下値の値に達するまで、ＩＧＢＴの電圧がゆっくりと上昇するためである。寄生インダクタがある場合は、負荷回路は、還流ダイオードへのスイッチングが防止され、インダクタの両端でバス電流の増加を防止する電圧が生成され、電圧はＩＧＢＴの両端のピーク電圧の形態で、電源電圧で重畳される。これは、ピーク電圧の急激な上昇、およびオーバーシュート現象につながる。この場合、ＩＧＢＴはより強い衝撃に耐え、ＩＧＢＴ自体、または回路内の他のコンポーネントに、過電圧による破損や損傷が生じやすい。したがって、ＩＧＢＴの製造工程を改善することによって、ＩＧＢＴ性能を大幅に改善し、デバイスがオフにされたときに存在するピーク電圧を緩和することができる。
前述の説明に基づき、本出願の一実施形態は、図２に示す新しいフィールドストップ領域構造を提供する。図２は、本出願の一実施形態による別のＩＧＢＴの概略断面図である。ＩＧＢＴはやはりトレンチ型ＩＧＢＴであり、連続的に上から下に向かって、エミッタ２０１、絶縁層２０２、Ｎ＋型エミッタ層２０３、Ｐ＋型ベース層２０４、酸化物層２０５、ゲート２０６、Ｐ型ベース層２０７、Ｎ－型ドリフト層２０８、フィールドストップ層２０９、Ｐ＋型コレクタ層２１０、およびコレクタ２１１などの、一部またはすべての層構造を含む。前述した層は、図１に示した実施形態における層と同様の構造および機能を有していることが理解されよう。本明細書では、詳細は重ねて記載されない。
フィールドストップ層２０９は、第１の不純物粒子と第２の不純物粒子とを含む２種類の不純物粒子をドープすることによって形成される。第１の不純物粒子は、第２の不純物粒子とは半径が異なる。半径が小さい第１の不純物粒子は、少ない注入エネルギーでフィールドストップ層２０９のより深い領域に注入でき、半径が大きい第２の不純物粒子は注入深さが比較的小さく、より低いアニーリング温度を提供して、高温アニーリング中にＩＧＢＴ構造が損傷するのを防止する。フィールドストップ層２０９の自由電子の密度は、Ｎ－型ドリフト層２０８の自由電子の密度より高く、第１の不純物粒子および第２の不純物粒子は、Ｎ型基板の背面から注入される方式で、両方ともフィールドストップ領域２０９に入ることが理解されよう。
第１の不純物粒子は粒子半径が比較的小さく、第２の不純物粒子は粒子半径が比較的大きく、そして第１の不純物粒子はサイズが小さい。したがって、同じ注入深さに必要とされる注入エネルギーが小さく、厚さが大きいフィールドストップ層を実装することができる。第１の不純物粒子と第２の不純物粒子とを含むフィールドストップ領域によりＮ型電子層の厚さが増加し、ＩＧＢＴのコレクタとエミッタとの間で漏電が低減され得る。
例えば、第１の不純物粒子は水素イオン（Ｈ＋）またはヘリウムイオン（Ｈｅ＋）であり、第２のドープ領域の不純物は、リン原子やヒ素原子などの、５価または高原子価の原子である。本出願の一実施形態では、水素イオン（Ｈ＋）またはヘリウムイオン（Ｈｅ＋）は、Ｎ型基板１の奥深くに注入される必要があり、その理由は、その注入深さに必要なエネルギーが、リン原子およびヒ素原子の注入深さに必要なエネルギーよりはるかに小さいためである。フィールドストップ層の厚さは、多量の水素イオン（Ｈ＋）またはヘリウムイオン（Ｈｅ＋）を注入することによって大幅に増加させることができる。フィールドストップ層が厚ければ、ＩＧＢＴがオフにされたときに存在するテーリング電流および損失がより小さくなり、ＩＧＢＴ性能が高まることが理解されよう。
第１の不純物粒子が注入されるときは、Ｎ－型ドリフト層２０８の表面に隣接する領域内の第１の不純物粒子の注入密度が、その他の領域内の第１の不純物粒子の注入密度よりも確実に高くなるようにすることが必要になる。このように、電界変化率はＮ－型ドリフト層２０８の表面に隣接する領域内で最大に達し、電界強度は短時間で急速に減少し、その結果、デバイスがオフにされたときに存在するピーク電圧を効果的に低減でき、ＩＧＢＴ性能を大幅に向上させることができる。注入深さとは、不純物粒子とＮ型基板の背面との間の距離のことをいう。
以下でＮ型ドリフト層に隣接する領域について説明する。図２に示すように、Ｎ型ドリフト層に隣接する領域が図２ではマーキングされており、これはつまり、Ｎ－型ドリフト層２０８の表面に近接する領域の一部である。第１の不純物粒子の注入方式は、第１の不純物粒子が異なる注入エネルギーで異なる深さに次第に注入され、かつ第１の不純物粒子がＮ型基板の背面から注入されることであることが理解されよう。したがって、Ｎ型ドリフト層に隣接する領域は、最大注入深さに相当する。Ｎ型基板の中に注入された後で、第１の不純物粒子は拡散移動を行うが、常に注入深さの周囲で拡散する。したがって、Ｎ型ドリフト層に隣接する領域は、最大注入深さに基づいて決定される。特定の領域のサイズが実際の状況に基づいて決定され得るが、具体的には決定されない。
Ｎ型ドリフト層に隣接する領域内の第１の不純物粒子の注入密度が、その他の領域内の第１の不純物粒子の注入密度より高いことは、絶対ではないことを理解されたい。粒子の拡散移動は不規則な移動である。Ｎ型ドリフト層に隣接する領域では、異なる位置における第１の不純物粒子の密度は、完全に同じではない。したがって、第１の不純物粒子の注入密度は、やはり最大注入深さに相当する。言い換えれば、第１の不純物粒子が注入されるときは、注入密度が最大の位置に、第１の不純物粒子の最大用量が注入される。粒子が拡散移動を行った後は、同じ領域サイズの条件下で、Ｎ型ドリフト層に隣接する領域内の第１の不純物粒子の平均密度は、別の領域内の第１の不純物粒子の平均密度より高い。このようにして、デバイスがオフにされたときに存在するピーク電圧を効果的に低減することができる。
任意選択の一実施態様では、フィールドストップ領域において、第１の不純物粒子の注入密度は、フィールドストップ層からＮ型ドリフト層に向かって連続的に増加する。フィールドストップ層で不純物粒子の注入密度が高いことは、電界の変化率が大きいことを示す。したがって、不純物粒子が前述した勾配方式で注入される場合は、ＩＧＢＴがオフにされたときは、フィールドストップ層における電界の変化率はまず最大に達した後で徐々に減少し、ここで電界の変化率は、Ｎ型ドリフト層に隣接する領域で最大になり、電界は短時間で急速に減少する。このように、デバイスがオフにされたときに存在するピーク電圧を効果的に低減でき、ＩＧＢＴ性能を大幅に向上させることができる。
例えば、フィールドストップ層２０９において、第１の不純物粒子の注入密度は、注入深さの増加に伴って連続的に増加する。言い換えれば、第１の不純物粒子の注入密度は、フィールドストップ層２０９からＮ－型ドリフト層２０８に向かって連続的に増加し、注入密度は、Ｎ－型ドリフト層２０８に隣接する領域で最大に達する。
例えば、フィールドストップ層２０９において、第１の不純物粒子の注入密度は、注入深さが増加するにつれて、低下した後に上昇して、注入密度は、Ｎ－型ドリフト層２０８に隣接する領域で確実に最大に達する。言い換えれば、第１の不純物粒子の注入密度は低下し、その後、フィールドストップ層２０９からＮ－型ドリフト層２０８に向かって上昇し、第１の不純物粒子の注入密度は、フィールドストップ層２０９に隣接する領域で最大に達する。
例えば、フィールドストップ層２０９において、第１の不純物粒子の注入密度は、注入深さが増加するにつれて、ランダムになった後に上昇して、Ｎ－型ドリフト層２０８に隣接する領域で注入密度が確実に最大に達する。言い換えれば、フィールドストップ層２０９からＮ－型ドリフト層２０８に向かって、第１の不純物粒子の注入密度は制限されず、Ｎ－型ドリフト層２０８に隣接する領域で第１の不純物粒子の注入密度が最大に達するならば、注入密度はランダムに分布し得る。
前述した３つの事例において、ＩＧＢＴがオフにされたとき、フィールドストップ層２０９における電界の電界変化率は、Ｎ型ドリフト層に隣接する領域で最大に達し、その結果、電界は短時間で急速に減少する。このように、デバイスがオフにされたときに存在するピーク電圧を効果的に低減でき、ＩＧＢＴ性能を大幅に向上させることができる。
以下では、第２の不純物粒子のドーピングについて簡単に説明する。
図３は、本出願の一実施形態によるさらに別のＩＧＢＴの概略断面図である。ＩＧＢＴはやはりトレンチ型ＩＧＢＴであり、連続的に上から下に向かって、エミッタ２０１、絶縁層２０２、Ｎ＋型エミッタ層２０３、Ｐ＋型ベース領域２０４、酸化物層２０５、ゲート２０６、Ｐ型ベース層２０７、Ｎ－型ドリフト層２０８、フィールドストップ層２０９、Ｐ＋型コレクタ層２１０、およびコレクタ２１１などの、一部またはすべての層構造を含む。前述した層は、図２に示した実施形態における層と同様の構造および機能を有していることが理解されよう。本明細書では、詳細は重ねて記載されない。フィールドストップ層２０９は２種類の不純物粒子をドープすることによって形成され、２種類の不純物粒子の注入深さは異なる。したがって、フィールドストップ層２０９は、Ｎ－型ドリフト層２０８の第２の表面に連続的に積層された、第１のドープ領域２０９１と第２のドープ領域２０９２とを含む。
第１のドープ領域２０９１における不純物粒子（第１の不純物粒子）の半径は、第２のドープ領域２０９２における不純物粒子（第２の不純物粒子）の半径より小さく、第１のドープ領域２０９１のドーピング密度と第２のドープ領域２０９２のドーピング密度とは両方とも、Ｎ－型ドリフト層２０８のドーピング密度より高い。第１のドープ領域２０９１は、Ｎ型基板の背面から第１の不純物粒子を注入する方式で形成され、第２のドープ領域２０９２の不純物は、Ｎ型基板の背面から第２の不純物粒子を注入する方式で形成される。
第１の不純物粒子は半径が比較的小さく、比較的小さい注入エネルギーで比較的大きい注入深さが達成され得る。したがって、第１のドープ領域２０９１の厚さは、第２のドープ領域２０９２の厚さより大きい。例えば、第１のドープ領域２０９１の厚さは５～５０マイクロメートルであり、第２のドープ領域２０９２の厚さは２～１０マイクロメートルである。第１のドープ領域２０９１の厚さが大きいことは、フィールドストップ層の厚さが大きいことを示す。これにより、ＩＧＢＴがオフにされたときに存在する、テーリング電流および損失を低減し得る。
図３に示すように、厚さとはフィールドストップ層２０９の長さのことをいい、これはつまり、フィールドストップ層２０９からＮ－型ドリフト層２０８へ向かう方向における、フィールドストップ層２０９の２つの表面同士の間の距離である。実際のＩＧＢＴトランジスタでは、粒子の不規則な拡散のために、第１のドープ領域２０９１および第２のドープ領域２０９２は両方とも厚さが不均一な場合がある。したがって、第１のドープ領域２０９１の厚さが第２のドープ領域２０９２の厚さより大きいことは絶対ではなく、第１のドープ領域２０９１の平均厚さが第２のドープ領域２０９２の平均厚さより大きければ、第１のドープ領域２０９１の一部の厚さが、第２のドープ領域２０９２の一部の厚さより小さいことが許容される。
第１のドープ領域２０９１における第１の不純物粒子の注入密度とは、図２に示す実施形態における第１の不純物粒子の注入密度のことをいい、Ｎ－型ドリフト層２０８の表面に近接する領域で第１の不純物粒子の注入密度が最大になるものとする。第２のドープ領域２０９２では、第２の不純物粒子の注入密度は、Ｐ＋型コレクタ層２１０から離れる方向に向かって小さくなる、または実質的に小さくなる。言い換えれば、第２の不純物粒子の注入密度は、フィールドストップ層２０９からＮ－型ドリフト層２０８へ向かう方向に、注入深さが増加するにつれて減少する、または実質的に減少する。
不純物粒子のドーピング密度が大きい場合は、フィールドストップ層２０９にさらに多くの自由電子があり、ＩＧＢＴがオフにされたときに、単位時間あたりにコレクタ２１１においてはるかに多くの電子と正孔との再結合があることを理解されたい。この場合、電流は速やかに変化し、結果として電圧ストレスが大きくなる。電圧ストレスが大きいことにより、デバイスの電圧抵抗が不十分になる場合がある。勾配ドーピングが使用されると、Ｐ＋型コレクタ層１１０からフィールドストップ層２０９へ向かう方向にドーピング密度が連続的に減少し、その結果、電流はまず急速に変化し、その後、ゆっくりと変化することができる。これにより、オフ速度に影響を及ぼすことなく、ＩＧＢＴがオフにされたときに存在する電圧ストレスが低減されて、デバイスの電圧抵抗が向上する。
前述したＩＧＢＴでは、フィールドストップ層を形成するために複数の種類の不純物粒子を注入することによって、半導体デバイスのリーク電流が大きい問題を効果的に改善することができる。加えて、フィールドストップ層における第１の不純物粒子の注入密度が、フィールドストップ層とＮ－型ドリフト層との交点で最大に達する必要があることが指定される。このように、半導体デバイスが、寄生インダクタンスが大きい回路内で過度に高いピーク電圧を生成する状況を緩和でき、半導体デバイスの動作性能を大幅に向上させることができる。
以下、ＩＧＢＴを作成する方法を詳しく説明する。図４は、本出願の一実施形態によるＩＧＢＴ作成方法の概略的流れ図である。この方法は、図２に示すＩＧＢＴの作成に使用される。方法は、以下のステップを含むことができるが、それらに限定されない。
４０１．Ｎ型基板が提供され、Ｎ型基板は対向して配置された第１の表面と第２の表面とを含む。
Ｎ型基板は、電子伝導を有する半導体である。具体的には、Ｎ型半導体は、真性半導体にドナー不純物をドープして得られる。例えば、純粋なシリコンに少量の５価元素（リン、ヒ素など）がドープされ、リンが周囲の４価シリコン原子に共有結合されると、余分な自由電子が存在することになる。具体的構造については、図５Ａを参照されたい。
４０２．Ｎ型基板の第１の表面にＮチャネルＭＯＳＦＥＴ構造を形成する。
図５Ｂに示すように、Ｎ型基板の第１の表面にＮチャネルＭＯＳＦＥＴ構造が形成されるときは、第１の表面にＰ型ベース層２０７が確立される必要があり、Ｐ型ベース層２０７にＮ領域、具体的にはＮ＋型エミッタ層２０３が形成され、熱酸化プロセスを使用して酸化物層２０５が決定され、最後に、ゲート２０６、エミッタ２０１などが個別に引き出される。図５Ｂでは、絶縁層２０２およびエミッタ層２０３は、ＮチャネルＭＯＳＦＥＴ構造の必須の層構造ではない。いくつかの実施形態では、半導体デバイスは、絶縁層２０２またはエミッタ層２０３を含んでいなくてもよい。
本願におけるこの実施形態では、作成される半導体デバイスはトレンチ型ＩＧＢＴである。図６は、本出願の一実施形態による、Ｎ型基板の第１の表面にＮチャネルＭＯＳＦＥＴ構造を形成する概略的流れ図である。流れ図は以下のステップを含む。
６０１．Ｎ型基板の第１の表面にＰ型ベース層２０７を形成する。
Ｐ型ベース層２０７の複数の作成方式が存在してもよい。例えば、Ｐ型ベース層２０７は、Ｎ型基板の第１の表面で、エピタキシャル成長方式で形成されてもよく、あるいはＰウェルが、Ｎ型基板の第１の表面で不純物を注入することによって形成され、ここでＰウェルはＰ型ベース層２０７である。特定の形態は限定されない。
６０２．Ｐ型ベース層２０７の表面であって、Ｎ型基板から離れる方向に面する表面の一部から不純物を注入して、離間されたＮ＋型エミッタ層２０３を形成する。Ｎ＋型エミッタ層２０３は、ＩＧＢＴのソース領域を構成する。
６０３．Ｐ型ベース層２０７を貫通する溝を形成する。
６０４．溝の内壁に酸化物層２０５を形成し、酸化物層２０５を含む溝に導電性材料を充填してゲート２０６を形成する。この場合、ゲート２０６は酸化物層２０５を介してＰ型ベース層２０７に結合されている。このように、ゲート２０６とＮ＋型エミッタ層２０３との間に印加される電圧ＶＧＳが臨界値ＶＧＥＳより大きいと、Ｐ型ベース層２０７にあって、かつ酸化物層２０５に隣接する位置がチャネルを形成でき、これを通じてＮ＋型エミッタ層２０３とＮ型ドリフト層とが導通する。
６０５．ゲート２０６の表面に絶縁層２０２とエミッタ２０１とを形成し、絶縁層２０２は、ゲート２０６とエミッタ２０１とを分離するために使用され、エミッタ２０１は、Ｎ＋型エミッタ層２０３に結合される。
任意選択で、Ｐ型ベース層２０７の表面であって、Ｎ型基板から離れる方向に面する表面に、Ｐ＋型ベース層２０４がさらに形成されてもよく、Ｐ＋型ベース層２０４は、２つの隣接するＮ＋型エミッタ層２０３同士の間に配置されてもよい。
前述した層構造は、フォトリソグラフィ技術および薄膜作成技術を使用して作成され得ることに留意されたい。これは本明細書では限定されない。
半導体デバイスは、図５Ｂに示す前述した内容に限定されず、別の構造および別の作成方法をさらに含んでもよいことにさらに留意されたい。これは、本出願のこの実施形態では限定されない。
４０３．Ｎ型基板の第２の表面から、第１の不純物粒子を第１の注入エネルギーで注入する。
４０４．Ｎ型基板の第２の表面から、第２の不純物粒子を第２の注入エネルギーで注入する。
ステップ４０３およびステップ４０４の目的は、ＩＧＢＴのフィールドストップ層を確立することである。具体的には、複数のドープ領域を含むフィールドストップ層２０９は、複数の種類の不純物粒子を注入することによって形成され、半導体デバイスのリーク電流が大きい問題を効果的に緩和する。加えて、半導体デバイスが、寄生インダクタンスが大きい回路内で過度に高いピーク電圧を生成する状況を緩和するため、およびＩＧＢＴ性能を向上させるために、第１の不純物粒子のドーピング密度を指定する必要がある。
図５Ｃに示されるように、２種類の不純物粒子を注入することにより、フィールドストップ層２０９で第１のドープ領域２０９１と、第２のドープ領域２０９２とが形成されてよく、Ｐ型ベース層２０７とフィールドストップ層２０９との間のＮ型基板は、Ｎ－型ドリフト層２０８と呼ばれてもよい。Ｎ＋エミッタ層２０３と比較して、Ｎ－型ドリフト層２０８は不純物粒子のドーピング密度が低い。
第１の不純物粒子の粒子半径は、第２の不純物粒子の粒子半径より小さく、第１の不純物粒子の注入深さは、第２の不純物粒子の注入深さより大きい。形成された第１のドープ領域の深さは、第２のドープ領域の深さより大きく、深さとは、フィールドストップ層２０９からＮ－型ドリフト層２０８へ向かう方向における、不純物粒子の第２の表面に対する距離である。
第１の不純物粒子は水素イオン（Ｈ＋）またはヘリウムイオン（Ｈｅ＋）であり、第２の不純物粒子はリン原子、ヒ素原子、その２つの両方などである。半導体材料の中に水素イオン（Ｈ＋）が注入されると、アニーリング手順後に、正孔／水素関連錯体が形成され、水素関連錯体はドナーとして存在する。
第１の注入エネルギーおよび第２の注入エネルギーは、第１の不純物粒子の注入深さが、第２の不純物粒子の注入深さより大きくなるようにすることができる。第１の注入エネルギーおよび／または第２の注入エネルギーはエネルギー値であってよく、あるいはエネルギー範囲であってもよい。任意選択で、第１の注入エネルギーは５０ ＫｅＶ～５ ＭｅＶであり、第２の注入エネルギーは５０ ＫｅＶ～５ ＭｅＶである。
以下、第１の不純物粒子および第２の不純物粒子の注入プロセスについて詳しく説明する。第１の不純物粒子または第２の不純物粒子は、一段階注入方式でドープ領域を形成し得る、あるいは多段階注入方式でドープ領域を形成し得ることが理解されよう。これは本明細書では限定されない。加えて、ステップ４０３とステップ４０４との間に実行順序は存在しなくてよく、ステップ４０３とステップ４０４とは、あるいは同時に実行されてもよい。
リン原子（第２の不純物粒子）および水素イオン（第１の不純物粒子）は、例として使用されている。リン原子および水素イオンの両方に一段階注入方式が使用されるときは、Ｎ－型ドリフト層２０８に隣接する領域内の水素イオンの密度が確実に最大になるように、リン原子のドーピング密度は深さとともに減少させる必要があり、水素イオンのドーピング密度は深さとともに増加する。
リン原子および水素イオンの両方に多段階注入方式が使用されるときは、リン原子および水素イオンはそれぞれ複数の注入深さに対応し、ここでリン原子の注入密度は深さとともに減少させる必要があり、具体的には、リン原子が注入されるとき、深さが小さい位置では注入量が多く、深さが大きい位置では注入量が少ない。しかしながら、水素イオンの注入密度については、Ｎ型ドリフト層に隣接する領域内の第１の不純物粒子の注入密度が、その他の領域内の第１の不純物粒子の注入密度より高いことのみが確実であればよい。
図７Ａは、本出願の一実施形態による、深さを有するフィールドストップ層における、不純物粒子のドーピング密度の分布を示す概略図である。図７Ａに示されるように、リン原子および水素イオンの両方に多段階注入方式が使用され、水素イオンは４段階で注入され、リン原子は２段階で注入される。曲線で各ピークに対応する深さが注入深さである。リン原子と水素イオンとの注入深さは異なっており、各注入深さにおける注入密度もまた変化することが図からわかる。各注入深さにおいて、リン原子の注入密度に対する注入ピークがある。注入ピークに対応する密度は、深さが増加するとともに減少する。水素イオンの注入密度もまた、深さの変化とともに変化する。具体的には、４つのピークに対応する深さが４つの注入深さであり、４つのピークは、注入深さが増加するとともに増加している。第４の注入深さで、水素イオンの注入密度は最大に達する。
図７Ａに示す水素イオン注入プロセスでは、Ｎ－型ドリフト領域に近接するピークに対応する注入密度が最大になり、残りのピークに対応する注入密度が最大ピークより小さくなることのみが確実であればよい。４つのピークに対応する密度がそれぞれ（１）、（２）、（３）、および（４）で示されており、ピーク値（４）が最大とされる。例えば、ここではこれに限定されないが、（１）、（２）、および（３）がすべて（４）より小さければ、４つのピークに対応する密度は、（１）＞（２）＞（３）、（１）＝（２）＞（３）、（１）＝（３）＞（２）、（１）＝（２）＝（３）、（１）＜（２）＜（３）、（２）＞（１）＞（３）、（３）＞（１）＞（２）などになり得る。
前述の説明に基づき、図７Ｂは、本出願の一実施形態による、深さを有するフィールドストップ層における、不純物粒子のドーピング密度の別の分布を示す概略図である。図７Ｂでは、リン原子および水素イオンの両方にやはり多段階注入方式が使用され、リン原子は２段階で注入され、水素イオンは４段階で注入される。しかしながら、水素イオンの注入密度は、深さが増加するにつれて、低下した後に上昇する。第４の注入深さで、水素イオンの注入密度は最大に達する。このようにして、電界強度もまた迅速に低減でき、ＩＧＢＴトランジスタがオフにされたときに存在するピーク電圧を低減することができる。
同様に、図７Ｃは、本出願の一実施形態による、深さを有するフィールドストップ層における、不純物粒子のドーピング密度のさらに別の分布を示す概略図である。図７Ｃでは、リン原子および水素イオンの両方にやはり多段階注入方式が使用され、リン原子は２段階で注入され、水素イオンは４段階で注入される。しかしながら、注入深さが増加するにつれて、水素イオンの注入密度は最初はランダムであり、第４段階の注入中に注入密度が最大に達する。このようにして、電界強度もまた迅速に低減でき、ＩＧＢＴトランジスタがオフにされたときに存在するピーク電圧を低減することができる。
任意選択で、第１の不純物粒子の注入深さｄ１は５マイクロメートル～５０マイクロメートルであり、第２の不純物粒子の注入深さｄ２は２マイクロメートル～１０マイクロメートルである。特定の不純物粒子では、注入エネルギーが大きいことは、Ｎ型基板への注入深さが大きいことを示し、注入時間が長いこと、注入量が多いことは、不純物のドーピング密度が大きいことを示していることが理解されよう。この場合、不純物の注入深さは注入エネルギーを制御することによって制御でき、ドーピング密度は、注入時間または注入量を制御することによって制御され得る。
任意選択で、第１の不純物粒子の注入量は５Ｅ１１～１Ｅ１６であり、第２の不純物粒子の注入量は５Ｅ１１～１Ｅ１６である。１回分の用量は、単位面積当たりに注入される不純物粒子の総量であり、深さに対する、不純物粒子のドーピング密度の積分である。
注入エネルギーが同じである場合、異なる不純物粒子は注入深さが異なることをさらに理解されたい。不純物粒子の粒子半径が大きいことは、注入深さが小さいことを示す。反対に、不純物粒子の粒子半径が小さいことは、注入深さが大きいことを示す。したがって、不純物粒子の粒子半径が小さい場合は、不純物粒子をＮ型基板の深さに注入するのが容易になる。言い換えると、粒子が同じ深さに注入される必要があるときは、水素イオン（Ｈ＋）よりもヘリウムイオン（Ｈｅ＋）の注入により大きいエネルギーが必要とされる。
フィールドストップ層の幅が同じである場合は、Ｐを注入してフィールドストップ層を形成する方法と比較して、水素イオン（Ｈ＋）またはヘリウムイオン（Ｈｅ＋）を注入してフィールドストップ層を形成する方法では、注入エネルギーを大きくすることなく大きい注入深さが得られ、幅が大きいフィールドストップ層がより容易に得られることを理解されたい。
任意選択で、第１の注入エネルギーが大きいほど第１の不純物粒子のドーピング密度が低くなるように、第１の不純物粒子の第１の注入エネルギーおよび注入時間（または注入量）が制御されてもよい。この方法によれば、第１の不純物粒子の勾配ドーピング、または大まかな勾配ドーピングを実施するために、第１の不純物粒子のドーピング密度は、第２の表面から離れる方向に向かって実質的に上昇する。勾配ドーピングは、ＩＧＢＴトランジスタがオフにされたときに存在する電圧ストレスを低減でき、電圧抵抗を向上させることができる。加えて、Ｎ型基板でのドーピングによって生じたストレスを低減でき、ＩＧＢＴの性能および歩留まりを向上させることができる。
任意選択で、第２の注入エネルギーが大きいほど第２の不純物粒子のドーピング密度が低くなるように、第２の不純物粒子の第２の注入エネルギーおよび注入時間（または注入量）が制御されてもよい。この方法によれば、第２の不純物粒子の勾配ドーピング、または大まかな勾配ドーピングを実施するために、第２の不純物粒子のドーピング密度は、第２の表面から離れる方向に向かって実質的に低下する。このようにして、Ｎ型基板でのドーピングによって生じたストレスが低減され、ＩＧＢＴの性能および歩留まりが改善される。
エピタキシャル成長によって第２のドープ領域を形成する方法と比較して、前述した第２の不純物粒子を注入する方法では、作成コストを削減でき、かつ作成効率を向上させることができる。加えて、第１の不純物粒子および第２の不純物粒子が個別に注入されるので、第２の不純物粒子の注入深さが低減され、ウェハが破棄されるリスクを低減することができる。
４０５．第２の表面にＰ＋型コレクタ層２１０を形成する。
図５Ｄに示すように、Ｐ＋型コレクタ層２１０は、第２の表面でのエピタキシャル成長によって形成されてもよく、あるいはＰ＋型コレクタ層２１０は、第２の表面から不純物を注入することによって形成されてもよい。
４０６．Ｐ＋型コレクタ層２１０の表面にコレクタ２１１を形成する。
いくつかの実施形態では、ステップ４０３、４０４、４０５、または４０６の後でアニーリング処理が実行されてもよい。アニーリング処理は、第１の不純物粒子および第２の不純物粒子が注入されるＮ型基板のアニーリングであり得ることを理解されたい。
本出願のこの実施形態では、格子構造を復元し、不利益を低減するためにアニーリング処理が使用されてよく、格子間不純物原子を代わりの不純物原子に変更してもよい。したがって、アニーリング処理は必要なプロセスである。
任意選択で、アニーリングの最大温度は、２００°Ｃ～５００°Ｃである。その理由は、シリコン（Ｓｉ）にＨ＋が注入されると、Ｈ＋は直ちにＳｉ内の不純物、欠点、およびダングリングボンドと結合する可能性があり、複数の水素関連錯体（Ｈ関連錯体）が形成されるためである。正孔と水素関連錯体とは、フィールドストップ領域にドナーを形成する。ドーピング密度は、体積単位当たりのドナーの量に依存する。アニーリングが約２００°Ｃで行われるときは、正孔および水素関連錯体の分布はほとんど変化しない。
Ｐ原子がフィールドストップ層に深く注入されるときは、通常は高いアニーリング温度が必要とされることが理解されよう。しかしながら、Ｐを注入することによってフィールドストップ層が形成されるＩＧＢＴの場合、高アニーリング温度はＮ型基板の前面のＭＯＳＦＥＴ構造を破壊する。本出願のこの実施形態で提供される、フィールドストップ層がＨとＰとの両方を注入して形成されるＩＧＢＴによれば、Ｐの注入深さは浅く、それほど高いアニーリング温度は必要とされない。したがって、Ｎ型基板の前面のＭＯＳＦＥＴ構造が損傷するのを防止することができる。加えて、Ｈ＋を注入することによって導入される大量の有益な欠点が減少するのを回避でき、ＩＧＢＴのコレクタ－エミッタ間のリーク電流を低減することができる。
図８は、本出願の一実施形態による、ＩＧＢＴの電界の概略図である。フィールドストップ領域に対応する電界曲線の傾斜は徐々に減少しており、その結果、電圧強度がフィールドストップ領域で急速に低下していることが図８からわかる。このように、過度に高いピーク電圧は生成されない。これにより、過度に高いピーク電圧を回避し、ＩＧＢＴ自体、または回路内の他のコンポーネントが、過電圧により破損したり損傷したりするのを防止する。
図９は、本出願の一実施形態による、ＩＧＢＴに対応する電圧変化図である。同図に示すように、曲線１は、別のＩＧＢＴトランジスタがオフにされたときに生じる電圧曲線であり、曲線２は、本出願のこの実施形態のＩＧＢＴトランジスタがオフにされたときに生じる電圧曲線であり、曲線１および２のピークに対応する電圧値がピーク電圧値である。本出願のこの実施形態のＩＧＢＴトランジスタがオフにされたときに生成されるピーク電圧は明らかに低下しており、ＩＧＢＴトランジスタの性能が効果的に改善されていることが図９からわかる。
最終的に、適用プロセスにおいて、ＩＧＢＴデバイスは、ＩＧＢＴディスクリートデバイス、ＩＧＢＴモジュール、およびインテリジェントパワーモジュール（ｉｎｔｅｌｌｉｇｅｎｔ ｐｏｗｅｒ ｍｏｄｕｌｅ、ＩＰＭ）などのパワーモジュールにパッケージングされてもよい。ＩＧＢＴディスクリートデバイスは単管ＩＧＢＴであってもよく、あるいは単管ＩＧＢＴと逆並列ダイオードとを含むデバイスであってもよい。ＩＧＢＴモジュールは、複数のＩＧＢＴチップとダイオードチップとを、絶縁して組み立ててＤＢＣ基板にし、その後カプセル化を行うことによって得られる。ＩＰＭは「複合型」デバイスであり、駆動回路、過電圧および過電流保護回路、ならびに温度監視および過熱保護回路などの周辺回路を有する、ＩＧＢＴなどのパワーデバイスを統合している。
本発明の実施形態において使用される技術用語は、具体的な実施形態を記載するために使用されるにすぎず、本発明を限定するものではない。本明細書では、単数形「１つ」、「これ」、および「その」は、文脈において他に明確に規定されていない限り、複数形を同時に含むものである。さらに、本明細書で使用される「含む」および／または「含んでいる」という用語は、特徴、全体、ステップ、動作、要素、および／または構成要素の存在を指すが、１つまたは複数の他の特徴、全体、ステップ、動作、要素、および／または構成要素の存在または追加を排除しない。
添付の特許請求の範囲では、すべての装置またはステップおよび機能要素の対応する構造、材料、動作、および（もしあれば）等価な形態は、他の明示的に必要な要素を参照して機能を実行するために使用されるあらゆる構造、材料、または動作を含むものである。本発明の説明は、実施形態および説明の目的のために与えられるが、網羅的であるか、または本発明を開示された形態に限定するものではない。
２０１ エミッタ
２０２ 絶縁層
２０３ Ｎ＋型エミッタ層
２０４ Ｐ＋型ベース領域、Ｐ＋型ベース層
２０５ 酸化物層
２０６ ゲート
２０７ Ｐ型ベース層
２０８ Ｎ－型ドリフト層
２０９ フィールドストップ層
２０９１ 第１のドープ領域
２０９２ 第２のドープ領域
２１０ Ｐ＋型コレクタ層
２１１ コレクタ

Claims (20)

  1. 半導体デバイスであって、前記半導体デバイスは、
    Ｎ型ドリフト層と、前記Ｎ型ドリフト層に隣接するＮ型フィールドストップ層とを含み、前記Ｎ型フィールドストップ層における自由電子の密度が前記Ｎ型ドリフト層における自由電子の密度よりも高く、
    前記Ｎ型フィールドストップ層は、第１の不純物粒子と、前記第１の不純物粒子でドープされた第２の不純物粒子とを含み、前記第２の不純物粒子の半径は、前記第１の不純物粒子の半径よりも大きく、
    前記Ｎ型フィールドストップ層において、前記Ｎ型ドリフト層に隣接する領域内の前記第１の不純物粒子の注入密度は、その他の領域内の前記第１の不純物粒子の注入密度よりも高い、
    半導体デバイス。
  2. 前記第１の不純物粒子は水素イオンまたはヘリウムイオンであり、前記第２の不純物粒子はリン原子またはヒ素原子である、請求項１に記載の半導体デバイス。
  3. 前記第１の不純物粒子の前記注入密度は、前記フィールドストップ層から前記Ｎ型ドリフト層に向かって連続的に増加する、請求項１に記載の半導体デバイス。
  4. 前記第１の不純物粒子の前記注入密度は低下し、その後、前記フィールドストップ層から前記Ｎ型ドリフト層に向かって上昇し、その結果、前記Ｎ型フィールドストップ層では、前記Ｎ型ドリフト層に隣接する前記領域内の前記第１の不純物粒子の前記注入密度が最も高くなる、請求項１に記載の半導体デバイス。
  5. 前記第１の不純物粒子の前記注入密度はランダムであり、その後、前記フィールドストップ層から前記Ｎ型ドリフト層に向かって上昇し、その結果、前記Ｎ型フィールドストップ層では、前記Ｎ型ドリフト層に隣接する前記領域内の前記第１の不純物粒子の前記注入密度が最も高くなる、請求項１に記載の半導体デバイス。
  6. 前記第１の不純物粒子は、第１のドープ領域を形成するために使用され、前記第２の不純物粒子は、第２のドープ領域を形成するために使用され、前記第１のドープ領域の厚さは、前記第２のドープ領域の厚さより大きい、請求項１に記載の半導体デバイス。
  7. 前記半導体デバイスは、
    前記フィールドストップ層の表面であって、前記Ｎ型ドリフト層から離れる方向に面する表面に配置された、Ｐ型コレクタ層と、
    前記Ｎ型ドリフト層の表面であって、前記フィールドストップ層から離れる方向に面する表面に配置された、Ｐ型ベース層と、
    前記Ｐ型ベース層の表面であって、前記Ｎ型ドリフト層から離れる方向に面する表面に配置された、Ｎ型エミッタ層と、
    酸化物層を介して前記Ｐ型ベース層に結合された、ゲートと
    をさらに含む、請求項１に記載の半導体デバイス。
  8. 前記ゲートは、前記Ｎ型エミッタ層と前記Ｐ型ベース層とを貫通する、または
    前記ゲートは、前記Ｐ型ベース層の表面であって、前記Ｎ型ドリフト層から離れる方向に面する前記表面に配置される、
    請求項７に記載の半導体デバイス。
  9. 半導体デバイス作成方法であって、
    Ｎ型基板を提供するステップであって、前記Ｎ型基板は、対向して配置された第１の表面と第２の表面とを備える、ステップと、
    前記第１の表面にＰ型ベース層と、Ｎ型エミッタ層と、酸化物層と、ゲートとを形成するステップであって、前記Ｐ型ベース層は、前記Ｎ型基板の前記第１の表面に配置され、前記Ｎ型エミッタ層は、前記Ｐ型ベース層の表面であって、前記Ｎ型基板から離れる方向に面する表面に配置され、前記ゲートは、前記酸化物層を介して前記Ｐ型ベース層に結合される、ステップと、
    前記第２の表面から第１の不純物粒子と第２の不純物粒子とを注入するステップであって、前記第１の不純物粒子の粒子半径は、前記第２の不純物粒子の粒子半径より大きく、前記第１の不純物粒子の注入深さは、前記第２の不純物粒子の注入深さより深く、前記第１の不純物粒子を注入するプロセスにおいて、前記Ｎ型基板の前記第１の表面に隣接する領域内の、前記第１の不純物粒子の注入密度は、その他の領域内の前記第１の不純物粒子の注入密度より高い、ステップと、
    前記第２の表面にＰ型コレクタ層を形成するステップと
    を含む方法。
  10. 前記第１の不純物粒子は水素イオンまたはヘリウムイオンであり、前記第２の不純物粒子はリン原子またはヒ素原子である、請求項９に記載の方法。
  11. 前記第２の表面から第１の不純物粒子および第２の不純物粒子を注入する前記ステップは、
    第１の注入エネルギーで、前記第２の表面から前記第１の不純物粒子を注入するステップと、
    第２の注入エネルギーで、前記第２の表面から前記第２の不純物粒子を注入するステップとを含み、
    前記第１の注入エネルギーおよび前記第２の注入エネルギーは、前記第１の不純物粒子の前記注入深さが、前記第２の不純物粒子の前記注入深さよりも深くなることを可能にする、請求項９に記載の方法。
  12. 前記第１の不純物粒子の前記注入密度は、前記第２の表面から前記第１の表面に向かって低下した後で上昇し、その結果、前記Ｎ型基板の前記第１の表面に隣接する前記領域内の、前記第１の不純物粒子の前記注入密度が最も高くなる、請求項９に記載の方法。
  13. 前記第１の不純物粒子の前記注入密度は、前記第２の表面から前記第１の表面に向かって低下した後で上昇し、その結果、前記Ｎ型基板の前記第１の表面に隣接する前記領域内の、前記第１の不純物粒子の前記注入密度が最も高くなる、請求項９に記載の方法。
  14. 前記第１の不純物粒子の前記注入密度はランダムであり、その後、前記第２の表面から前記第１の表面に向かって上昇し、その結果、前記Ｎ型基板の前記第１の表面に隣接する前記領域内の、前記第１の不純物粒子の前記注入密度が最も高くなる、請求項９に記載の方法。
  15. 前記第２の表面から第１の不純物粒子と第２の不純物粒子とを注入する前記ステップの後で、前記方法が、
    前記第１の不純物粒子と前記第２の不純物粒子とが注入される前記Ｎ型基板で、アニーリングを行うステップ
    をさらに含む、請求項９に記載の方法。
  16. 少なくとも１つの半導体デバイスと、ダイオードデバイスと、基板とを含むパワーモジュールであって、前記半導体デバイスは、
    Ｎ型ドリフト層と、前記Ｎ型ドリフト層に隣接するＮ型フィールドストップ層とを含み、前記Ｎ型フィールドストップ層における自由電子の密度が前記Ｎ型ドリフト層における自由電子の密度よりも高く、
    前記Ｎ型フィールドストップ層は、第１の不純物粒子と、前記第１の不純物粒子でドープされた第２の不純物粒子とを含み、前記第２の不純物粒子の半径は、前記第１の不純物粒子の半径よりも大きく、
    前記Ｎ型フィールドストップ層において、前記Ｎ型ドリフト層に隣接する領域内の前記第１の不純物粒子の注入密度は、その他の領域内の前記第１の不純物粒子の注入密度よりも高く、
    前記半導体デバイスと前記ダイオードデバイスとは並列に接続され、前記半導体デバイスと前記ダイオードデバイスとは互いに絶縁され、前記基板は前記半導体デバイスと前記ダイオードデバイスとをパッケージングするために使用される、パワーモジュール。
  17. 前記第１の不純物粒子は水素イオンまたはヘリウムイオンであり、前記第２の不純物粒子はリン原子またはヒ素原子である、請求項１６に記載の半導体デバイス。
  18. 前記第１の不純物粒子の前記注入密度は、前記フィールドストップ層から前記Ｎ型ドリフト層に向かって連続的に増加する、請求項１６に記載の半導体デバイス。
  19. 前記第１の不純物粒子の前記注入密度は低下し、その後、前記フィールドストップ層から前記Ｎ型ドリフト層に向かって上昇し、その結果、前記Ｎ型フィールドストップ層では、前記Ｎ型ドリフト層に隣接する前記領域内の前記第１の不純物粒子の前記注入密度が最も高くなる、請求項１６に記載の半導体デバイス。
  20. 前記第１の不純物粒子の前記注入密度はランダムであり、その後、前記フィールドストップ層から前記Ｎ型ドリフト層に向かって上昇し、その結果、前記Ｎ型フィールドストップ層では、前記Ｎ型ドリフト層に隣接する前記領域内の前記第１の不純物粒子の前記注入密度が最も高くなる、請求項１６に記載の半導体デバイス。
JP2022102603A 2021-06-28 2022-06-27 半導体デバイスならびに関連するチップおよび作成方法 Pending JP2023007491A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110721082.9A CN113644123A (zh) 2021-06-28 2021-06-28 半导体器件及相关芯片和制备方法
CN202110721082.9 2021-06-28

Publications (1)

Publication Number Publication Date
JP2023007491A true JP2023007491A (ja) 2023-01-18

Family

ID=78416244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022102603A Pending JP2023007491A (ja) 2021-06-28 2022-06-27 半導体デバイスならびに関連するチップおよび作成方法

Country Status (4)

Country Link
US (1) US20220416063A1 (ja)
EP (1) EP4113624A1 (ja)
JP (1) JP2023007491A (ja)
CN (1) CN113644123A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024060740A1 (zh) * 2022-09-23 2024-03-28 苏州华太电子技术股份有限公司 一种igbt器件
CN117219663B (zh) * 2023-08-31 2024-04-05 海信家电集团股份有限公司 半导体装置
CN117577676B (zh) * 2024-01-16 2024-04-19 苏州华太电子技术股份有限公司 一种igbt器件

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2045844A1 (en) * 2007-10-03 2009-04-08 ABB Technology AG Semiconductor Module
CN102687277B (zh) * 2009-11-02 2016-01-20 富士电机株式会社 半导体器件以及用于制造半导体器件的方法
DE112014003712T5 (de) * 2013-12-16 2016-04-28 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
WO2016080288A1 (ja) * 2014-11-17 2016-05-26 富士電機株式会社 炭化珪素半導体装置の製造方法
DE112015006307T5 (de) * 2015-03-13 2017-12-21 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren einer Fertigung derselben
DE112016000168T5 (de) * 2015-06-17 2017-08-03 Fuji Electric Co., Ltd. Halbleitervorrichtung
CN105206516B (zh) * 2015-08-21 2018-01-12 中国东方电气集团有限公司 一种在半导体器件中形成场截止层的方法
US20190006461A1 (en) * 2017-06-29 2019-01-03 Alpha And Omega Semiconductor (Cayman) Ltd. Semiconductor device incorporating epitaxial layer field stop zone
JP7099541B2 (ja) * 2018-11-16 2022-07-12 富士電機株式会社 半導体装置および製造方法
WO2020149354A1 (ja) * 2019-01-18 2020-07-23 富士電機株式会社 半導体装置および半導体装置の製造方法
CN113054010A (zh) * 2021-02-07 2021-06-29 华为技术有限公司 半导体器件及相关模块、电路、制备方法

Also Published As

Publication number Publication date
US20220416063A1 (en) 2022-12-29
EP4113624A1 (en) 2023-01-04
CN113644123A (zh) 2021-11-12

Similar Documents

Publication Publication Date Title
JP2023007491A (ja) 半導体デバイスならびに関連するチップおよび作成方法
CN110098253B (zh) 半导体装置、电力变换装置以及半导体装置的制造方法
JP6846119B2 (ja) ダイオード、およびそれを用いた電力変換装置
JP5754545B2 (ja) 半導体装置および半導体装置の製造方法
JP4657578B2 (ja) 絶縁ゲート型バイポーラトランジスタ、半導体装置、絶縁ゲート型バイポーラトランジスタの製造方法、および半導体装置の製造方法
US20190371936A1 (en) Silicon carbide semiconductor device and power converter
JP7461975B2 (ja) 半導体デバイス、並びに関連するモジュール、回路、及び製造方法
US20070194346A1 (en) Semiconductor device and inverter device using the same
US10763760B2 (en) Semiconductor device and power converter
CN110197826B (zh) 半导体装置及其制造方法以及电力变换装置
US10601337B2 (en) Semiconductor device and power conversion device
US10121908B2 (en) High withstand voltage diode and power conversion device
WO2023185712A1 (zh) 半导体器件及相关电路、芯片、电子设备、制备方法
US20180090564A1 (en) Semiconductor device, method for manufacturing the same, and power conversion system
JP6584940B2 (ja) 半導体装置の製造方法
JP7094439B2 (ja) 炭化珪素半導体装置および電力変換装置
JP7207512B2 (ja) 半導体装置、電力変換装置及び半導体装置の製造方法
JP7030637B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220805

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231113

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240122