DE112016000168T5 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112016000168T5
DE112016000168T5 DE112016000168.1T DE112016000168T DE112016000168T5 DE 112016000168 T5 DE112016000168 T5 DE 112016000168T5 DE 112016000168 T DE112016000168 T DE 112016000168T DE 112016000168 T5 DE112016000168 T5 DE 112016000168T5
Authority
DE
Germany
Prior art keywords
impurity concentration
conductivity type
semiconductor layer
type semiconductor
peak
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112016000168.1T
Other languages
English (en)
Inventor
Tetsutaro Imagawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE112016000168T5 publication Critical patent/DE112016000168T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Es ist schwierig, sowohl das Ziel des Reduzierens der Oszillation, die zur Zeit des Schaltens auftreten kann, als auch das Ziel des Verbesserns der Widerstandsfähigkeit gegen durch großen Strom induzierten Kurzschluss zu erreichen, ohne dass ein Kompromiss dazwischen erforderlich ist. Es wird eine Halbleitervorrichtung geschaffen, die eine Halbleiterschicht von einem ersten Leitfähigkeitstyp, die eine erste Oberfläche und eine zweite Oberfläche, die gegenüber der ersten Oberfläche positioniert ist, aufweist, und eine Halbleiterschicht von einem zweiten Leitfähigkeitstyp, der in Kontakt mit der ersten Oberfläche der Halbleiterschicht vom ersten Leitfähigkeitstyp ist, enthält. Hier weist die Halbleiterschicht vom ersten Leitfähigkeitstyp mehrere Störstellenkonzentrationsspitzen auf, die in einer ersten Richtung, die sich von der ersten Oberfläche zu der zweiten Oberfläche erstreckt, unterschiedlich positioniert sind, und eine integrierte Konzentration, die durch Integrieren eines Störstellenkonzentrationswerts in der ersten Richtung von (i) der ersten Oberfläche, die eine Übergangsgrenzfläche zwischen der Halbleiterschicht vom ersten Leitfähigkeitstyp und der Halbleiterschicht vom zweiten Leitfähigkeitstyp ist, zu (ii) einer Grenze zwischen der ersten Störstellenkonzentrationsspitze aus den mehreren Störstellenkonzentrationsspitzen, die der ersten Oberfläche am nächsten ist, und einer zweiten Störstellenkonzentrationsspitze aus den mehreren Störstellenkonzentrationsspitzen, die der ersten Oberfläche am zweitnächsten ist, erhalten wird, gleich einer oder niedriger als eine kritische integrierte Konzentration ist.

Description

  • HINTERGRUND
  • 1. Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung.
  • In der herkömmlichen Technik weist eine Vorrichtung mit einem Bipolartransistor mit isoliertem Gate (IGBT-Vorrichtung) ein Gebiet auf, das mit Wasserstoffionen und dergleichen dotiert ist, das als eine Feldstoppschicht (FS-Schicht) dienen kann (siehe beispielsweise Patentdokumente 1 und 2).
  • Dokument des Standes der Technik
  • Patentdokumente
    • Patentdokument 1: Japanische Patentveröffentlichung Nr. 2010-541266
    • Patentdokument 2: Japanische Patentveröffentlichung Nr. 2010-541266 und 2014-99643
  • In dem IGBT ist die FS-Schicht normalerweise in der Nähe der Kollektorelektrode vorgesehen. Falls die FS-Schicht näher als normal an der Emitterelektrode positioniert ist, wird es jedoch möglich, die Oszillation, die zur Zeit des Schaltens auftreten kann, und die Leckströme, die zwischen dem Kollektor und dem Emitter auftreten können, wenn die Gate-Spannung null ist, zu reduzieren und außerdem den sicheren Arbeitsbereich bei Rückwärtsvorspannung (RBSOA) zu verbessern. Der Effekt zum Reduzieren der Oszillation, der zur Zeit des Schaltens und dergleichen auftreten kann, wird insbesondere verbessert, wenn die Konzentration der FS-Schicht ansteigt. Andererseits, wenn die FS-Schicht nahe an der Kollektorelektrode positioniert ist, weist die Driftschicht eine größere Dicke auf als dann, wenn die FS-Schicht näher als normal an der Emitterelektrode positioniert ist. Das verbessert die Widerstandsfähigkeit gegen durch großen Strom induzierten Kurzschluss und die Durchbruchspannung. Der Effekt zum Verbessern der Widerstandsfähigkeit gegen durch großen Strom induzierten Kurzschluss und dergleichen ist insbesondere gesteigert, wenn die Konzentration der FS-Schicht abnimmt. Wie vorstehend diskutiert ist es schwierig, die Effekte sowohl zum Reduzieren der Oszillation, die zur Zeit des Schaltens und dergleichen auftreten kann, als auch zum Verbessern der Widerstandsfähigkeit gegen durch großen Strom induzierten Kurzschluss und dergleichen zu erreichen, da sie widersprüchliche Eigenschaften für die FS-Schicht erfordern.
  • Hier ist die Widerstandsfähigkeit gegen durch großen Strom induzierten Kurzschluss definiert als die Menge der Ströme, die fließen, wenn der IGBT als ein Ergebnis des allmählichen Erhöhens der Gate-Spannung durchbricht. Die Widerstandsfähigkeit gegen durch großen Strom induzierten Kurzschluss wird auf die folgende Weise gemessen. Die Dauer der Einschaltzeitspanne ist fest, und der IGBT wird mehrfach an- und abgeschaltet, und die Gate-Spannung, die in den IGBT eingegeben wird, wird jedes Mal, wenn der IGBT angeschaltet wird, zunehmend erhöht. Auf diese Weise werden dem IGBT große Ströme zugeführt. Falls die FS-Schicht näher als normal an der Emitterelektrode positioniert ist und eine höhere Konzentration als normal aufweist, reduziert das die Löcher, die sich von der Kollektorseite bewegen. Als ein Ergebnis wird der Anteil der Elektronen höher als der der Löcher in den Komponenten der Ströme, die durch den IGBT fließen, und die elektrischen Felder auf der Kollektorseite steigen an. Falls die elektrischen Felder der Kollektorseite zu sehr ansteigen, bricht der IGBT letztlich durch.
  • Zusammenfassung
  • Ein erster Aspekt der hier vorliegenden Innovationen stellt eine Halbleitervorrichtung bereit. Die Halbleitervorrichtung kann eine Halbleiterschicht von einem ersten Leitfähigkeitstyp und eine Halbleiterschicht von einem zweiten Leitfähigkeitstyp enthalten. Die Halbleiterschicht vom ersten Leitfähigkeitstyp kann eine erste Oberfläche und eine zweite Oberfläche aufweisen. Die zweite Oberfläche kann der ersten Oberfläche gegenüber positioniert sein. Die Halbleiterschicht vom zweiten Leitfähigkeitstyp kann in Kontakt mit der ersten Oberfläche der Halbleiterschicht vom ersten Leitfähigkeitstyp sein. Die Halbleiterschicht vom ersten Leitfähigkeitstyp kann mehrere Störstellenkonzentrationsspitzen aufweisen, die in einer ersten Richtung unterschiedlich positioniert sind. Die erste Richtung kann sich von der ersten Oberfläche zu der zweiten Oberfläche erstrecken. Eine integrierte Konzentration, die durch Integrieren eines Störstellenkonzentrationswerts von (i) der ersten Oberfläche zu (ii) einer Grenze zwischen einer ersten Störstellenkonzentrationsspitze aus den mehreren Störstellenkonzentrationsspitzen, die der ersten Oberfläche am nächsten ist, und einer zweiten Störstellenkonzentrationsspitze aus den mehreren Störstellenkonzentrationsspitzen, die der ersten Oberfläche am zweitnächsten ist, erhalten wird, kann gleich einer oder niedriger als eine kritische integrierte Konzentration sein. Die erste Oberfläche kann eine Übergangsgrenzfläche in der ersten Richtung zwischen der Halbleiterschicht vom ersten Leitfähigkeitstyp und der Halbleiterschicht vom zweiten Leitfähigkeitstyp sein.
  • Eine integrierte Konzentration, die durch Integrieren des Störstellenkonzentrationswerts in der ersten Richtung von der ersten Oberfläche bis zu einer Grenze zwischen der zweiten Störstellenkonzentrationsspitze und einer dritten Störstellenkonzentrationsspitze aus den mehreren Störstellenkonzentrationsspitzen, die der ersten Oberfläche am drittnächsten ist, erhalten wird, kann gleich der oder niedriger als die kritische integrierte Konzentration sein.
  • Die Halbleiterschicht vom ersten Leitfähigkeitstyp kann eine Störstellenkonzentrationsspitze für Störstellen, die keine Protonen sind, an einer Position näher an der zweiten Oberfläche als die dritte Störstellenkonzentrationsspitze aus den mehreren Störstellenkonzentrationsspitzen aufweisen.
  • Eine integrierte Konzentration, die durch Integrieren des Störstellenkonzentrationswerts in der ersten Richtung von der ersten Oberfläche bis zu einer Grenze zwischen der dritten Störstellenkonzentrationsspitze und der Störstellenkonzentrationsspitze für die Störstellen, die nicht die Protonen sind, erhalten wird, kann gleich der oder niedriger als die kritische integrierte Konzentration sein.
  • Eine integrierte Konzentration, die durch Integrieren des Störstellenkonzentrationswerts in der ersten Richtung von der ersten Oberfläche bis zu der dritten Störstellenkonzentrationsspitze erhalten wird, kann gleich der oder niedriger als die kritische integrierte Konzentration sein.
  • Die Halbleiterschicht vom ersten Leitfähigkeitstyp kann zwischen der zweiten Oberfläche und der Störstellenkonzentrationsspitze für die Störstellen, die nicht die Protonen sind, eine Störstellenkonzentrationsspitze für Störstellen vom zweiten Leitfähigkeitstyp aufweisen, an der eine Störstellenkonzentration höher ist als die Störstellenkonzentrationsspitze für die Störstellen, die nicht die Protonen sind.
  • Ein prozentualer Anteil (i) einer Länge von einer Vorderseite der Halbleiterschicht vom zweiten Leitfähigkeitstyp, die gegenüber der Übergangsgrenzfläche positioniert ist, zu einer Position der ersten Störstellenkonzentrationsspitze in Bezug auf (ii) eine Länge in der ersten Richtung der Halbleiterschicht vom ersten Leitfähigkeitstyp und der Halbleiterschicht vom zweiten Leitfähigkeitstyp kann in einem Bereich fallen, der höher als 85% und niedriger als 89% ist. Ein prozentualer Anteil (i) einer Länge von der Vorderseite zu einer Position der zweiten Störstellenkonzentrationsspitze in Bezug auf (ii) die Länge in der ersten Richtung der Halbleiterschicht vom ersten Leitfähigkeitstyp und der Halbleiterschicht vom zweiten Leitfähigkeitstyp kann in einen Bereich fallen, der höher als 89% und niedriger als 91% ist. Ein prozentualer Anteil (i) einer Länge von der Vorderseite zu einer Position der dritten Störstellenkonzentrationsspitze in Bezug auf (ii) die Länge in der ersten Richtung der Halbleiterschicht vom ersten Leitfähigkeitstyp und der Halbleiterschicht vom zweiten Leitfähigkeitstyp kann in einen Bereich fallen, der höher als 96% und niedriger als 98% ist. Ein prozentualer Anteil (i) einer Länge von der Vorderseite zu einer Position der Störstellenkonzentrationsspitze für die Störstellen, die keine Protonen sind, in Bezug auf (ii) die Länge in der ersten Richtung der Halbleiterschicht vom ersten Leitfähigkeitstyp und der Halbleiterschicht vom zweiten Leitfähigkeitstyp kann in einen Bereich fallen, der höher als 98% und niedriger als 100% ist.
  • Die erste Störstellenkonzentrationsspitze kann um einen Abstand in einem Bereich größer als 94 μm und kleiner als 97 μm entfernt von einer Vorderseite der Halbleiterschicht vom zweiten Leitfähigkeitstyp, die der Übergangsgrenzfläche gegenüber positioniert ist, positioniert sein. Die zweite Störstellenkonzentrationsspitze kann um einen Abstand in einem Bereich größer als 97 μm und kleiner als 100 μm entfernt von der Vorderseite positioniert sein. Die dritte Störstellenkonzentrationsspitze kann um einen Abstand in einem Bereich größer als 105 μm und kleiner als 108 μm entfernt von der Vorderseite positioniert sein. Die Störstellenkonzentrationsspitze für die Störstellen, die nicht die Protonen sind, kann um einen Abstand in einem Bereich größer als 108 μm und kleiner als 110 μm entfernt von der Vorderseite positioniert sein.
  • Ein prozentualer Anteil (i) einer Länge von einer Vorderseite der Halbleiterschicht vom zweiten Leitfähigkeitstyp, die gegenüber der Übergangsgrenzfläche positioniert ist, zu einer Position der ersten Störstellenkonzentrationsspitze in Bezug auf (ii) eine Länge in der ersten Richtung der Halbleiterschicht vom ersten Leitfähigkeitstyp und der Halbleiterschicht vom zweiten Leitfähigkeitstyp kann in einem Bereich fallen, der höher als 77% und niedriger als 81% ist. Ein prozentualer Anteil (i) einer Länge von der Vorderseite zu einer Position der zweiten Störstellenkonzentrationsspitze in Bezug auf (ii) die Länge in der ersten Richtung der Halbleiterschicht vom ersten Leitfähigkeitstyp und der Halbleiterschicht vom zweiten Leitfähigkeitstyp kann in einen Bereich fallen, der höher als 81% und niedriger als 86% ist. Ein prozentualer Anteil (i) einer Länge von der Vorderseite zu einer Position der dritten Störstellenkonzentrationsspitze in Bezug auf (ii) die Länge in der ersten Richtung der Halbleiterschicht vom ersten Leitfähigkeitstyp und der Halbleiterschicht vom zweiten Leitfähigkeitstyp kann in einen Bereich fallen, der höher als 93% und niedriger als 97% ist. Ein prozentualer Anteil (i) einer Länge von der Vorderseite zu einer Position der Störstellenkonzentrationsspitze für die Störstellen, die keine Protonen sind, in Bezug auf (ii) die Länge in der ersten Richtung der Halbleiterschicht vom ersten Leitfähigkeitstyp und der Halbleiterschicht vom zweiten Leitfähigkeitstyp kann in einen Bereich fallen, der höher als 97% und niedriger als 100% ist.
  • Die erste Störstellenkonzentrationsspitze kann um einen Abstand in einem Bereich größer als 54 μm und kleiner als 57 μm entfernt von der Vorderseite der Halbleiterschicht vom zweiten Leitfähigkeitstyp, die der Übergangsgrenzfläche gegenüber positioniert ist, positioniert sein. Die zweite Störstellenkonzentrationsspitze kann um einen Abstand in einem Bereich größer als 57 μm und kleiner als 60 μm entfernt von der Vorderseite positioniert sein. Die dritte Störstellenkonzentrationsspitze kann um einen Abstand in einem Bereich größer als 65 μm und kleiner als 68 μm entfernt von der Vorderseite positioniert sein. Die Störstellenkonzentrationsspitze für die Störstellen, die nicht die Protonen sind, kann um einen Abstand in einem Bereich größer als 68 μm und kleiner als 70 μm entfernt von der Vorderseite positioniert sein.
  • Die Halbleitervorrichtung kann ferner einen Gate-Isolierfilm und eine Gate-Elektrode enthalten. Der Gate-Isolierfilm kann als ein Graben in wenigstens einem Teil der Halbleiterschicht vom zweiten Leitfähigkeitstyp gebildet sein. Die Gate-Elektrode kann in Kontakt mit dem Gate-Isolierfilm sein.
  • Die erste bis dritte Störstellenkonzentrationsspitze können Donatorkomplexe aus Wasserstoff, Leerstellen und Sauerstoff enthalten.
  • Der Zusammenfassungsabschnitt beschreibt nicht notwendigerweise alle notwendigen Merkmale der Ausführungsformen der vorliegenden Erfindung. Die vorliegende Erfindung kann auch eine Teilkombination der vorstehend beschriebenen Merkmale sein.
  • Kurzbeschreibung der Zeichnungen
  • 1 zeigt den Querschnitt eines IGBT 100, der sich auf eine Ausführungsform der vorliegenden Erfindung bezieht.
  • 2A bis 2D zeigen den Herstellungsprozess des IGBT 100.
  • 3 zeigt die Störstellenkonzentrationsspitzen (Px) und Grenzen (Vy) zwischen den Störstellenkonzentrationsspitzen in dem Gebiet zwischen A1 und A2 in einer ersten Ausführungsform.
  • 4 ist eine vergrößerte Ansicht, die das Gebiet von einer Position von 80 μm bis zu einer Position von 110 μm, die in 3 angegeben sind, zeigt.
  • 5 zeigt die Beziehung zwischen den Störstellenkonzentrationsspitzen (Px) und einer kritischen integrierten Konzentration in dem Gebiet zwischen A1 und A2 in der ersten Ausführungsform.
  • 6 ist eine vergrößerte Ansicht, die das Gebiet von einer Position von 80 μm bis zu einer Position von 110 μm, die in 5 angegeben sind, zeigt.
  • 7 zeigt die Störstellenkonzentrationsspitzen (Px) und Grenzen (Vy) zwischen den Störstellenkonzentrationsspitzen in dem Gebiet zwischen A1 und A2 in einer zweiten Ausführungsform.
  • 8 ist eine vergrößerte Ansicht, die das Gebiet von einer Position von 40 μm bis zu einer Position von 70 μm, die in 6 angegeben sind, zeigt.
  • 9 zeigt die Beziehung zwischen den Störstellenkonzentrationsspitzen (Px) und einer kritischen integrierten Konzentration in dem Gebiet zwischen A1 und A2 in der zweiten Ausführungsform.
  • 10 zeigt die Beziehung zwischen einer kritischen elektrischen Feldstärke Ec und einer Donatorenkonzentration und die Beziehung zwischen einer kritischen integrierten Konzentration nc und der Donatorenkonzentration.
  • Beschreibung der beispielhaften Ausführungsformen
  • Nachstehend werden einige Ausführungsformen der vorliegenden Erfindung beschrieben. Die Ausführungsformen schränken die Erfindung gemäß den Ansprüchen nicht ein, und alle Kombinationen der Merkmale, die in den Ausführungsformen beschrieben sind, sind nicht notwendigerweise wesentlich für Mittel, die durch Aspekte der Erfindung bereitgestellt sind.
  • Wie hier verwendet bedeuten die Buchstaben ”n” bzw. ”p”, dass die Elektronen und Löcher die Majoritätsladungsträger sind. Zusätzlich können die Buchstaben ”n” und ”p” von hochgestelltem ”+” und ”–” begleitet sein, die eine höhere Ladungsträgerkonzentration, als wenn sie nicht hinzugefügt sind, bzw. eine niedrigere Ladungsträgerkonzentration, als wenn sie nicht hinzugefügt sind, bedeuten. In den hier beschriebenen Beispielen bedeutet ein erster Leitfähigkeitstyp den n-Typ, und ein zweiter Leitfähigkeitstyp bedeutet den p-Typ. In anderen Beispielen kann der erste Leitfähigkeitstyp jedoch den p-Typ bedeuten, und der zweite Leitfähigkeitstyp kann den n-Typ bedeuten.
  • 1 zeigt den Querschnitt eines IGBT 100, der sich auf eine Ausführungsform der vorliegenden Erfindung bezieht. Der IGBT 100, der als eine beispielhafte Halbleitervorrichtung gezeigt ist, enthält ein Halbleitersubstrat 10, eine Emitterelektrode 52 und einen Zwischenschichtdielektrikumfilm 36, die auf und in Kontakt mit einer Vorderseite 19 des Halbleitersubstrats 10 vorgesehen sind, und eine Kollektorelektrode 54, die auf und in Kontakt mit der Rückseite des Halbleitersubstrats 10 vorgesehen ist.
  • Das Halbleitersubstrat 10 enthält eine Driftschicht 12 vom n–-Typ, die als eine beispielhafte Halbleiterschicht vom ersten Leitfähigkeitstyp gezeigt ist, und eine Basisschicht 18 vom p-Typ, die als eine beispielhafte Halbleiterschicht vom zweiten Leitfähigkeitstyp gezeigt ist. Die Driftschicht 12 weist eine erste Oberfläche 14 und eine zweite Oberfläche 16 auf. Die erste Oberfläche 14 ist auch eine pn-Übergangsgrenzfläche zwischen der Driftschicht 12 und der Basisschicht 18 bezeichnet. Die zweite Oberfläche 16 ist gegenüber der ersten Oberfläche 14 positioniert und auch als die Rückseite des vorstehend genannten Halbleitersubstrats 10 bezeichnet. Die Basisschicht 18 ist auf und in Kontakt mit der ersten Oberfläche 14 vorgesehen. Die Basisschicht 18 weist eine Vorderseite 19 auf, die gegenüber der ersten Oberfläche 14 (der Übergangsgrenzfläche) positioniert ist. Wie in 1 gezeigt ist, sind ein Kontaktgebiet 42 und ein Emittergebiet 44 in der Basisschicht 18 auf der Seite der Vorderseite 19 vorgesehen. Die Vorderseite 19 ist auch die Vorderseite des Halbleitersubstrats 10.
  • Die Driftschicht 12 weist darin eine Halbleiterschicht 20 auf der Seite der zweiten Oberfläche 16 auf. Die Halbleiterschicht 20 ist durch Implantieren von Störstellen durch die zweite Oberfläche 16 der Driftschicht 12 gebildet. Die Halbleiterschicht 20 weist darin mehrere Störstellenkonzentrationsspitzen auf, die in einer ersten Richtung unterschiedlich positioniert sind. Wie hier verwendet bedeutet der Begriff ”Spitze” die Spitze der Konzentration von Störstellen vom ersten oder zweiten Leitfähigkeitstyp. Die Halbleiterschicht 20 enthält eine FS-Schicht 22 vom ersten Leitfähigkeitstyp, eine Pufferschicht 24 vom ersten Leitfähigkeitstyp und eine Kollektorschicht 26 vom zweiten Leitfähigkeitstyp. Die FS-Schicht 22, die Pufferschicht 24 und die Kollektorschicht 26 sind in der genannten Reihenfolge in der ersten Richtung angeordnet. Die erste Richtung ist von der ersten Oberfläche 14 zu der zweiten Oberfläche 16 gerichtet. Mit anderen Worten kann die erste Richtung so betrachtet werden, dass sie die Dickenrichtung des Halbleitersubstrats 10 ist, die von der Emitterelektrode 52 zu der Kollektorelektrode 54 gerichtet ist.
  • Die FS-Schicht 22 vom ersten Leitfähigkeitstyp weist darin drei Störstellenkonzentrationsspitzen auf, die in der ersten Richtung unterschiedlich positioniert sind. In dem vorliegenden Beispiel ist die FS-Schicht 22 imstande zu verhindern, dass sich die Depletionsschicht weiter ausdehnt. Spezifisch ist die FS-Schicht 22 imstande zu verhindern, dass die Depletionsschicht, die sich in der Nähe der ersten Oberfläche 14 auszudehnen beginnt, die zweite Oberfläche 16 erreicht. In dem vorliegenden Beispiel ist die FS-Schicht 22 ein Gebiet, das mit Protonen (H+) dotiert ist und drei Störstellenkonzentrationsspitzen aufweist, die aus der Implantation der Protonen (H+) resultieren und die in der ersten Richtung unterschiedlich positioniert sind. Die Donatoren, die die Störstellenkonzentrationsspitzen, die aus der Implantation von Protonen resultieren, bilden, enthalten Verbindungsdefekte von Wasserstoff (H), der als ein Ergebnis der Implantation der Protonen eingeführt wird, der Leerstellen (V), die Kristalldefekte sind, die während derselben Implantation gebildet werden, und von Sauerstoff (O), der ursprünglich in dem Halbleitersubstrat 10 vorhanden ist, mit anderen Worten Donatorkomplexe, die durch die VOH-Defekte erzeugt sind. Die Donatorkomplexe, die durch die VOH-Defekte erzeugt sind, sind auch als wasserstoffbezogene Donatoren bezeichnet.
  • Die Pufferschicht 24 vom ersten Leitfähigkeitstyp ist eine Schicht, die eine höherer Konzentration von Störstellen, die den ersten Leitfähigkeitstyp produzieren, als die FS-Schicht 22 aufweist. Mit anderen Worten ist in dem vorliegenden Beispiel die FS-Schicht 22 vom n-Typ, und die Pufferschicht 24 ist vom n+-Typ. Die Pufferschicht 24 kann außerdem imstande sein zu verhindern, dass sich die Depletionsschicht weiter ausdehnt, wie die FS-Schicht 22. In dem vorliegenden Beispiel weist die Pufferschicht 24 eine Spitze der Konzentration von Störstellen vom ersten Leitfähigkeitstyp, die nicht die Protonen sind, auf. In dem vorliegenden Beispiel ist die Pufferschicht 24 ein Gebiet, das mit Phosphor (P) dotiert ist. Die Pufferschicht 24 kann jedoch alternativ eine Schicht sein, die mit Protonen (H+) anstelle von Phosphor (P) dotiert ist, um eine höhere Störstellenkonzentration als die FS-Schicht 22 zu erreichen.
  • Die Kollektorschicht 26 vom zweiten Leitfähigkeitstyp ist imstande, Löcher aus dem Halbleitersubstrat 10 zuzuführen. Die Störstellenkonzentrationsspitze in der Kollektorschicht 26 ist höher als die Störstellenkonzentrationsspitze in der Pufferschicht 24. In dem vorliegenden Beispiel ist die Kollektorschicht 26 ein Gebiet, das mit Bor (B) dotiert ist.
  • Das Halbleitersubstrat 10 enthält ferner eine Gate-Elektrode 32 vom Grabentyp, einen Gate-Isolierfilm 34, ein Emittergebiet 44 vom ersten Leitfähigkeitstyp und ein Kontaktgebiet 42 vom zweiten Leitfähigkeitstyp. Der Gate-Isolierfilm 34 ist als ein Graben in wenigstens einem Teil der Basisschicht 18 bereitgestellt. Die Gate-Elektrode 32 ist auf und in Kontakt mit dem Gate-Isolierfilm 34 vorgesehen.
  • Es wird darauf hingewiesen, dass in anderen Beispielen der IGBT 100 eine Gate-Elektrode und einen Gate-Isolierfilm vom planaren Typ enthalten kann. Wenn die Graben-Gate-Technologie eingesetzt wird, werden mehr Elektronen aus der Emitterelektrode 52 in die Kollektorelektrode 54 eingeführt, als wenn die planare Gate-Technologie verwendet wird. Aus diesem Grund produziert die Halbleiterschicht 20 des vorliegenden Beispiels, die so konfiguriert ist, dass die Konzentration der elektrischen Felder auf der Seite der Kollektorelektrode 54 durch Zuführen der Löcher aus der Kollektorschicht 26 reduziert ist, stärkere Effekte, wenn die Graben-Gate-Technologie verwendet wird, als wenn die planare Gate-Technologie eingesetzt wird.
  • Die Gate-Elektrode 32 ist von der Emitterelektrode 52 durch einen Zwischenschichtdielektrikumfilm 36, der auf und in Kontakt mit der Vorderseite 19 vorgesehen ist, elektrisch getrennt. Eine Spannung wird an mehrere Gate-Elektroden 32 über einen Gate-Anschluss 50 angelegt. Ein Emitteranschluss 51 ist mit der Emitterelektrode 52 elektrisch verbunden, und ein Kollektoranschluss 53 ist mit der Kollektorelektrode 54 elektrisch verbunden.
  • Wenn die Gate-Elektrode 32 angeschaltet wird, wird ein Kanalgebiet in der Basisschicht 18 und in der Nähe der Gate-Elektrode 32 gebildet. Hier fließen, wenn eine geeignete Potentialdifferenz zwischen der Emitterelektrode 52 und der Kollektorelektrode 54 gebildet ist, Ströme von der Kollektorelektrode 54 zu der Emitterelektrode 52. Das Emittergebiet 44 ist konfiguriert, einen Pfad von Strömen, der mit dem Kanalbildungsgebiet verbunden ist, bereitzustellen.
  • Das Kontaktgebiet 42 ist konfiguriert, einen niedrigen Kontaktwiderstand zwischen der Emitterelektrode 52 und dem Halbleitersubstrat 10 bereitzustellen. Wenn Ströme durch den IGBT 10 fließen, fließen die Ströme von der Kollektorelektrode 54 zu der Emitterelektrode 52 durch das Emittergebiet 44 und das Kontaktgebiet 42.
  • Die 2A bis 2D zeigen den Herstellungsprozess des IGBT 100. 2A zeigt einen Schritt zum Bilden der Basisschicht 18 auf der Vorderseite 19 des Halbleitersubstrats 10, das die Driftschicht 12 enthält. Das Halbleitersubstrat 10 kann ein einkristallines Substrat vom n-Typ sein, das durch eine Schmelzzonen-Technik (FZ-Technik) bereitgestellt ist, ein einkristallines Substrat, das durch die Czochralski-Technik (Cz-Technik) bereitstellt ist, oder ein einkristallines Substrat, das durch die Czochralski-Technik mit angelegtem Magnetfeld (MCZ-Technik) bereitgestellt ist, sein. Das Halbleitersubstrat 10 kann eine Dicke von 100 μm oder mehr und einen spezifischen Widerstand von 50 Ωcm oder mehr aufweisen. In dem vorliegenden Beispiel weist das Halbleitersubstrat 10 eine Dicke von 110 μm und einen spezifischen Widerstand von 70 Ωcm oder mehr auf.
  • 2B zeigt einen Schritt zum Bilden der Gate-Elektrode 32, des Gate-Isolierfilms 34, des Kontaktgebiets 42 und des Emittergebiets 44 und nachfolgendem Bilden des Zwischenschichtdielektrikumfilms 36 und der Emitterelektrode 52 auf der Vorderseite 19 des Halbleitersubstrats 10. Die Gate-Elektrode 32 kann aus Polysilizium hergestellt sein, und der Gate-Isolierfilm 34 kann aus Siliziumoxid hergestellt sein. Das Kontaktgebiet 42 kann ein Gebiet sein, das mit den Störstellen vom zweiten Leitfähigkeitstyp wie z. B. Bor (B) dotiert ist. Das Emittergebiet 44 kann ein Gebiet sein, das mit den Störstellen vom ersten Leitfähigkeitstyp wie z. B. Arsen (As) oder Phosphor (P) dotiert ist. Der Zwischenschichtdielektrikumfilm 36 kann aus Siliziumoxid hergestellt sein, und die Emitterelektrode 52 kann aus einer Legierung aus Aluminium und Silizium (Al-Si) hergestellt sein.
  • 2C zeigt einen Schritt zum Bilden der FS-Schicht 22, der Pufferschicht 24 und der Kollektorschicht 26 durch Implantieren von Störstellen durch die zweite Oberfläche 16 der Driftschicht 12. Gemäß dem vorliegenden Beispiel werden in dem in 2C gezeigten Schritt zuerst Protonen (H+) implantiert, um die FS-Schicht 22 zu bilden, die drei Spitzen aufweist, die in der ersten Richtung unterschiedlich positioniert sind. Die Positionen der Störstellenkonzentrationsspitzen können durch Regulieren der Beschleunigungsspannung für die Protonen gesteuert werden.
  • In dem vorliegenden Beispiel werden die Protonen (H+) mit der Dosis, die auf 1,0E13 cm–2 eingestellt ist, und mit der Beschleunigungsspannung, die auf 1,00 MeV eingestellt ist, implantiert, um eine erste Spitze an einer Position zu bilden, die 15 μm von der zweiten Oberfläche 16 entfernt ist. Darüber hinaus werden die Protonen (H+) mit der Dosis, die auf 7,0E12 cm–2 eingestellt ist, und mit der Beschleunigungsspannung, die auf 0,80 MeV eingestellt ist, implantiert, um eine zweite Spitze an einer Position zu bilden, die 10 μm von der zweiten Oberfläche 16 entfernt ist. Zusätzlich werden die Protonen (H+) mit der Dosis, die auf 1,0E13 cm–2 eingestellt ist, und mit der Beschleunigungsspannung, die auf 0,40 MeV eingestellt ist, implantiert, um eine dritte Spitze an einer Position zu bilden, die 4,2 μm von der zweiten Oberfläche 16 entfernt ist. Es wird darauf hingewiesen, dass Positionen, an denen die Spitzen tatsächlich gebildet werden, nach dem Tempern zur Aktivierung geringfügig von den vorstehend beschriebenen ursprünglich zugewiesenen Positionen abweichen. Hier bedeutet der Buchstabe ”E” Potenzen von 10, und 1,0E13 bedeutet beispielsweise 1,0 × 1013.
  • Nachdem die FS-Schicht 22 gebildet worden ist, wird Phosphor (P) implantiert, um die Pufferschicht 24 zu bilden. In dem vorliegenden Beispiel wird Phosphor (P) mit der Dosis, die auf 1,7E12 cm–2 eingestellt ist, und mit der Beschleunigungsspannung, die auf 640 keV eingestellt ist, implantiert, um eine Spitze an einer Position zu bilden, die 0,7 μm von der zweiten Oberfläche 16 entfernt ist. Nachdem die Pufferschicht 24 gebildet worden ist, wird Bor (B) mit der Dosis von 2,0E13 cm–2 implantiert, um die Kollektorschicht 26 zu bilden.
  • 2D zeigt einen Schritt zum Bilden der Kollektorelektrode 54, die in Kontakt mit der zweiten Oberfläche 16 ist. Die Kollektorelektrode 54 kann durch Stapeln von Titan (Ti), Nickel (Ni) und Gold (Au) in der genannten Reihenfolge gebildet werden. Danach werden der Gate-Anschluss 50, der Emitteranschluss 51 und der Kollektoranschluss 53 bereitgestellt. Auf diese Weise wird der IGBT 100 fertiggestellt.
  • 3 zeigt die Störstellenkonzentrationsspitzen (Px) und Grenzen (Vy) zwischen den Störstellenkonzentrationsspitzen in dem Gebiet zwischen A1 und A2 in einer ersten Ausführungsform. Wie hier verwendet bezeichnet Px (x = 1 bis 5) die Störstellenkonzentrationsspitze. An der Spitze Px nimmt die Störstellenkonzentration einen lokalen Maximalwert an. Die Position und Höhe der Spitze Px kann durch Variieren der Beschleunigungsspannung für die Störstellen, die implantiert werden sollen, und der Störstellenkonzentration gesteuert werden. Hier bezeichnet Vy (y = 1 bis 4) die Grenze zwischen zwei Spitzen Px. An der Grenze Vy nimmt die Störstellenkonzentration einen Minimalwert zwischen zwei Spitzen Px an.
  • In 3 repräsentiert die vertikale Achse die Störstellenkonzentration [/cm3], insbesondere die Netto-Störstellenkonzentration (Netto-Dotierung), die durch Addieren der Störstellenkonzentrationen vom ersten und zweiten Leitfähigkeitstyp erhalten wird. 3 zeigt die Störstellenkonzentration, die zwischen A1 und A2 beobachtet wird, die in 1 angegeben sind. Die horizontale Achse repräsentiert die Position in dem Halbleitersubstrat 10, die in der ersten Richtung definiert ist. Eine Position 0 μm bezeichnet die Vorderseite 19, und eine Position 110 μm bezeichnet die zweite Oberfläche 16. Zwischen der Position 0 μm und der Position 10 μm ist die erste Oberfläche 14 der Driftschicht 12 positioniert.
  • Das vorliegende Beispiel zeigt das Störstellendotierungsmuster in dem IGBT 100, der eine Durchbruchspannung von 1200 V aufweist. In dem vorliegenden Beispiel bezeichnet A1-A2 das Gebiet, das sich in der ersten Richtung von der Vorderseite 19 zu der zweiten Oberfläche 16 erstreckt.
  • Wie hier verwendet bedeutet eine erste Spitze P1 eine erste aus mehreren Störstellenkonzentrationsspitzen, die der ersten Oberfläche 14 am nächsten ist. Ähnlich bezeichnen eine zweite Spitze P2, eine dritte Spitze P3 und eine vierte Spitze P4 jeweils die Störstellenkonzentrationsspitzen, die der ersten Oberfläche 14 am zweit-, dritt- und viertnächsten sind. Darüber hinaus bezeichnet eine fünfte Spitze P5 die Spitze, die der zweiten Oberfläche 16 am nächsten ist. In dem vorliegenden Beispiel sind die Spitzen P1 bis P3 die Protonen-Konzentrationsspitzen (H+-Konzentrationsspitzen) in der Konzentrationsverteilung. Die vierte Spitze P4, die näher als die dritte Spitze P3 an der zweiten Oberfläche 16 positioniert ist, ist eine Konzentrationsspitze von Störstellen, die nicht die Protonen sind. Die fünfte Spitze P5 ist zwischen der zweiten Oberfläche 16 und der vierten Spitze P4 positioniert und weist eine höhere Störstellenkonzentration auf als die vierte Spitze P4.
  • Eine Grenze V1 ist zwischen der Spitze P1 und der Spitze P2 positioniert. Ähnlich ist eine Grenze V2 zwischen der Spitze P2 und der Spitze P3 positioniert, eine Grenze V3 ist zwischen der der Spitze P3 und der Spitze P4 positioniert, und eine Grenze V4 ist zwischen der Spitze P4 und der Spitze P5 positioniert.
  • In dem vorliegenden Beispiel werden erste bis vierte Dotierungsmuster beobachtet, die in aufsteigender Reihenfolge der Störstellenkonzentration an der Spitze P3 nummeriert sind. Es wird darauf hingewiesen, dass die integrierte Konzentration, die später beschrieben wird, in der Reihenfolge von dem ersten bis vierten Dotierungsmuster abnimmt. Obwohl sie an der Spitze P3 unterschiedliche Störstellenkonzentrationen aufweisen, weisen das erste bis vierte Dotierungsmuster alle die Spitze P3 an derselben Position auf.
  • 3 zeigt vier unterschiedliche Typen von Dotierungsmustern in dem einzigen Diagramm. Die mehreren unterschiedlichen Typen von Dotierungsmustern entsprechen unterschiedlichen IGBTs 100. Ein einziger fertiggestellter IGBT 100 weist einen einzigen Typ von Dotierungsmuster auf. Wenn die gesamte Dosis für das erste Dotierungsmuster als 1 repräsentiert ist, sind das zweite, dritte und vierte Dotierungsmuster jeweils als 1,4, 2,6 und 4,5 repräsentiert. Der Unterschied der gesamten Dosis ist besonders eminent an der dritten Spitze und in der Nähe der dritten Grenze zu sehen.
  • Die vier unterschiedlichen Typen des ersten bis vierten Dotierungsmusters weisen unterschiedliche Störstellenkonzentrationen an den dritten Spitzen P3-1, P3-2, P3-3 und P3-4 und in der Nähe der dritten Grenzen V3-1, V3-2, V3-3 und V3-4 auf. Die vier unterschiedlichen Typen von Dotierungsmustern fallen jedoch in den verbleibenden Gebieten miteinander zusammen. Beispielsweise fallen in dem Gebiet von der Position 0 μm bis zu der Position 100 μm die vier unterschiedlichen Typen von Dotierungsmustern miteinander zusammen. Beispielsweise fallen das erste bis vierte Dotierungsmuster an der Spitze P4, der Grenze V4 und der Spitze P5 miteinander zusammen. Die Störstellenkonzentrationen an den dritten Spitzen nehmen in der Reihenfolge der dritten Spitzen P3-1, P3-2, P3-3 und P3-4 zu, und die Störstellenkonzentrationen an den dritten Grenzen nehmen in der Reihenfolge der dritten Grenzen V3-1, V3-2, V3-3 und V3-4 zu.
  • 4 ist eine vergrößerte Ansicht, die das Gebiet von einer Position 80 μm bis zu einer Position 110 μm, die in 3 angegeben sind, zeigt. Wie aus 4 zu erkennen ist, fallen die vier unterschiedlichen Typen von Dotierungsmustern in dem Gebiet, das das Gebiet von der zweiten Grenze V2 bis zu der vierten Spitze P4 ausschließt, perfekt miteinander zusammen.
  • Zwischen der zweiten Grenze V2 und der dritten Spitze P3-1 des ersten Dotierungsmusters werden lokale Maximal- und Minimalwerte der Störstellenkonzentration beobachtet, die niedriger sind als die Störstellenkonzentration der dritten Spitze P3-1. Die lokalen Maximal- und Minimalwerte der Störstellenkonzentration zwischen der zweiten Grenze V2 und der dritten Spitze V3-1 sind jedoch nicht gewollt durch Regulieren der Beschleunigungsspannung für die Störstellen, die implantiert werden sollen, und der Störstellenkonzentration gebildet. Deshalb werden diese hier nicht als eine Spitze P und eine Grenze V betrachtet.
  • In dem vorliegenden Beispiel fällt die Position der Spitze P1 in den Bereich von größer als 94 μm und kleiner als 97 μm. Die Position der Spitze P2 fällt in den Bereich von größer als 97 μm und kleiner als 100 μm. Die Position der Spitze P3 fällt in den Bereich von größer als 105 μm und kleiner als 108 μm. Die Position der Spitze P4 fällt in den Bereich von größer als 108 μm und kleiner als 110 μm.
  • In dem vorliegenden Beispiel können die vorstehend genannten Bereiche auch auf die folgende Weise ausgedrückt werden, wenn L die Substratlänge oder die Länge der Driftschicht 12 und der Basisschicht 18 in der ersten Richtung bezeichnet. Der prozentuale Anteil der Länge von der Position 0 μm bis zu der Position der Spitze P1 in Bezug auf die Substratlänge L fällt in den Bereich von mehr als 85% und weniger als 89%. Der prozentuale Anteil der Länge von der Position 0 μm bis zu der Position der Spitze P2 in Bezug auf die Substratlänge L fällt in den Bereich von mehr als 89% und weniger als 91%. Der prozentuale Anteil der Länge von der Position 0 μm bis zu der Position der Spitze P3 in Bezug auf die Substratlänge L fällt in den Bereich von mehr als 96% und weniger als 98%. Der prozentuale Anteil der Länge von der Position 0 μm bis zu der Position der Spitze P4 in Bezug auf die Substratlänge L fällt in den Bereich von mehr als 98% und weniger als 100%.
  • 5 zeigt die Beziehung zwischen den Störstellenkonzentrationsspitzen (Px) und der kritischen integrierten Konzentration in dem Gebiet zwischen A1 und A2 in der ersten Ausführungsform. Die vertikale Achse repräsentiert die integrierte Konzentration [/cm2], und die horizontale Achse repräsentiert die Position in dem Halbleitersubstrat 10 definiert hinsichtlich der ersten Richtung, wie in den 3 und 4. In dem vorliegenden Beispiel ist das Diagramm, das die Werte in der Nähe der Position von 110 μm zeigt, aus Gründen der Skalierung weggelassen.
  • Wie er hier verwendet ist, bezieht sich der Begriff ”integrierte Konzentration” auf den Wert, der durch Integrieren des Störstellenkonzentrationswerts in der ersten Richtung von der ersten Oberfläche 14, die die Übergangsgrenzfläche zwischen der Driftschicht 12 und der Basisschicht 18 ist, zu einer spezifischen Position in der Driftschicht 12 erhalten wird. Darüber hinaus erreicht, wie er hier verwendet ist, der integrierte Störstellenkonzentrationswert eine kritische integrierte Konzentration an der spezifischen Position, falls eine Vorwärtsvorspannung zwischen der Kollektorelektrode 54 und der Emitterelektrode 52 angelegt ist, der Maximalwert der elektrischen Feldstärke erreicht die kritische elektrische Feldstärke, Lawinendurchbruch tritt auf und Depletion tritt in dem Bereich auf, der sich in der ersten Richtung von der ersten Oberfläche 14 zu der spezifischen Position in der Driftschicht 12 erstreckt. Das Anlegen der Vorwärtsvorspannung zwischen der Kollektorelektrode 54 und der Emitterelektrode 52 in dem IGBT 100 bedeutet, dass das Potential der Kollektorelektrode 54 höher ist als das Potential der Emitterelektrode 52.
  • Das Anlegen der Vorwärtsvorspannung verursacht, dass Depletion in der Driftschicht 12 bis hinunter zu der spezifischen Position, an der die kritische integrierte Konzentration erreicht ist, auftritt, die Depletion jedoch in dem Gebiet jenseits der spezifischen Position in der ersten Richtung nicht auftritt. In dem vorliegenden Beispiel kann die Position in der Driftschicht 12, an der die kritische integrierte Konzentration erreicht ist, durch Regulieren der Positionen der Spitzen in der FS-Schicht 22 (der Spitzen P1 bis P3) der vier Dotierungsmuster gesteuert werden. Die kritische integrierte Konzentration kann in den Bereich von 1,2E12/cm2 bis 2,0E12/cm2 fallen. In dem vorliegenden Beispiel ist die kritische integrierte Konzentration ungefähr 1,4E12/cm2.
  • In dem vorliegenden Beispiel ist die integrierte Konzentration, die durch Integrieren des Störstellenkonzentrationswerts in der ersten Richtung von der ersten Oberfläche 14 zu der Grenze V1 erhalten wird, gleich der oder niedriger als die kritische integrierte Konzentration in dem ersten bis vierten Dotierungsmuster. Zusätzlich ist die integrierte Konzentration, die durch Integrieren des Störstellenkonzentrationswerts in der ersten Richtung von der ersten Oberfläche 14 zu der Grenze V2 erhalten wird, gleich der oder niedriger als die kritische integrierte Konzentration in dem ersten bis vierten Dotierungsmuster.
  • In dem vorliegenden Beispiel ist die integrierte Konzentration, die durch Integrieren des Störstellenkonzentrationswerts in der ersten Richtung von der ersten Oberfläche 14 zu der Grenze V3-1 erhalten wird, gleich der oder niedriger als die kritische integrierte Konzentration in dem ersten Dotierungsmuster. Außerdem ist die integrierte Konzentration, die durch Integrieren des Störstellenkonzentrationswerts in der ersten Richtung von der ersten Oberfläche 14 zu der Grenze V3-2 erhalten wird, gleich der oder niedriger als die kritische integrierte Konzentration in dem zweiten Dotierungsmuster. In dem dritten und vierten Dotierungsmuster übersteigt jedoch die integrierte Konzentration, die durch Integrieren des Störstellenkonzentrationswerts in der ersten Richtung von der ersten Oberfläche 14 zu der Grenze V3 erhalten wird, die kritische integrierte Konzentration. In dem zweiten Dotierungsmuster ist die integrierte Konzentration, die durch Integrieren des Störstellenkonzentrationswerts in der ersten Richtung von der ersten Oberfläche 14 zu der Spitze P3-2 erhalten wird, gleich der oder niedriger als die kritische integrierte Konzentration.
  • 6 ist eine vergrößerte Ansicht, die das Gebiet von einer Position von 80 μm bis zu einer Position von 110 μm, die in 5 angegeben sind, zeigt. In dem vorliegenden Beispiel sind die drei Spitzen P1, P2 und P3 in der FS-Schicht 22 vorhanden. An der ersten Spitze P1 in der FS-Schicht 22 ist die kritische integrierte Konzentration nicht erreicht. Somit kann die FS-Schicht 22 relativ näher zu der Emitterelektrode 52 positioniert sein und eine relativ höhere Konzentration aufweisen. Das kann zu der Reduktion der Oszillation beitragen, die zur Zeit des Schaltens auftreten kann. In dem vorliegenden Beispiel ist die kritische integrierte Konzentration in der FS-Schicht 22 oder Pufferschicht 24 erreicht. Somit kann die FS-Schicht 22 oder die Pufferschicht 24 verhindern, dass sich die Depletionsschicht weiter ausdehnt.
  • Darüber hinaus weist in dem vorliegenden Beispiel die Pufferschicht 24 (die Spitze P4) eine höhere Konzentration auf als die FS-Schicht 22, und die Kollektorschicht 26 (die Spitze P5) weist eine höhere Konzentration auf als die Pufferschicht 24. Während die FS-Schicht 22 eine Störstellenkonzentration von 1,0E14 bis 1,0E16 aufweist, ist die Störstellenkonzentration an der Spitze P4 1,0E16 bis 1,0E17, und die Störstellenkonzentration an der Spitze P5 ist 1,0E17 bis 1,0E18. Somit sind die Spitzen P4 und P5 in 6 nicht angegeben. In dem vorliegenden Beispiel können die Pufferschicht 24 und die Kollektorschicht 26 konfiguriert sein, die Ladungsträgerimplantierungseigenschaften zu steuern. Beispielsweise kann die Kollektorschicht 26 dazu beitragen, die Eigenschaften zum Implantieren der Löcher in die Driftschicht 12 zu verbessern. Das ermöglicht es, dass die Ladungsträger in die Depletionsschicht eingespeist werden, während der IGBT 100 abgeschaltet ist, und kann somit den Anstieg des elektrischen Felds auf der Kollektorseite reduzieren. Auf diese Weise kann die Widerstandsfähigkeit gegen durch großen Strom induzierten Kurzschluss verbessert sein. Wie vorstehend beschrieben kann die Struktur des vorliegenden Beispiels sowohl das Ziel zum Reduzieren der Oszillation, die zur Zeit des Schaltens und dergleichen auftreten kann, als auch das Ziel zum Verbessern der Widerstandsfähigkeit gegen durch großen Strom induzierten Kurzschluss und dergleichen erreichen, ohne einen Kompromiss dazwischen zu erfordern.
  • In dem vorliegenden Beispiel wurde ein Test durchgeführt, um die Widerstandsfähigkeit gegen durch großen Strom induzierten Kurzschluss unter solchen Bedingungen zu untersuchen, dass die Kollektorspannung Vcc = 680 V, der Gate-Anschaltwiderstand Rgon = 4,1 Ω, der Gate-Abschaltwiderstand Rgoff = 20 Ω, die Gate-Eingangsimpulsdauer = 2 μs, die Chip-Übergangstemperatur Tj = 25°C waren und das Gate-Emitter-Potential Vge allmählich von 15 V gesteigert wurde. Der IGBT 100 des vorliegenden Beispiels brach nicht durch, selbst wenn der Kollektor-Emitter-Strom Ic = 4300 A/cm2 war. Aufgrund der Begrenzungen der Vorrichtung wurden die Ströme gegen Fließen gesperrt, wenn Ic = 4300 A/cm2 war. Die Kollektorspannung Vcc gibt die Spannung an, die an den Kollektoranschluss 53 angelegt ist. Das Gate-Emitter-Potential Vge gibt die Differenz des Potentials zwischen dem Gate-Anschluss 50 und dem Emitteranschluss 51 an. Der Kollektor-Emitter-Strom Ic gibt den Strom an, der zwischen dem Kollektoranschluss 53 und dem Emitteranschluss 51 fließt.
  • Zusätzlich wurde in dem vorliegenden Beispiel ein Test durchgeführt, um den Abschaltstromstoß unter solchen Bedingungen zu untersuchen, dass die Kollektorspannung Vcc = 870 V, der Kollektor-Emitter-Strom Ice = 300 A/cm2, der Gate-Anschaltwiderstand Rgon = 1 Ω, der Gate-Abschaltwiderstand Rgoff = 1 Ω, die schwebende Induktivität Ls = 70 [nH], die Chip-Übergangstemperatur Tj = 25°C waren und das Gate-Emitter-Potential Vge durch Absenken des Potentials von 15 V auf 0 V abgeschaltet wurde. Wie für den IGBT 100 des vorliegenden Beispiels erreichte die Kollektor-Emitter-Spannung Vce bei 1125 V eine Spitze, wenn das Gate abgeschaltet war. Das gibt an, dass das Spannungsüberschwingen, das auftreten kann, wenn das Gate abgeschaltet wird, niedriger ist als üblich. Zusätzlich ist die Oszillation, die auftreten kann, wenn das Gate abgeschaltet wird, ebenfalls niedriger als üblich.
  • 7 zeigt die Störstellenkonzentrationsspitzen (Px) und die Grenzen (Vy) zwischen den Störstellenkonzentrationsspitzen in dem Gebiet zwischen A1 und A2 in einer zweiten Ausführungsform. Die vertikale und die horizontale Achse repräsentieren dieselben Parameter wie in 3. In dem vorliegenden Beispiel ist die zweite Oberfläche 16 äquivalent der Position von 70 μm. In dem IGBT 100 des vorliegenden Beispiels weist die Driftschicht 12 eine kleinere Dicke als in der ersten Ausführungsform und eine Durchbruchspannung von 600 V auf. In dem vorliegenden Beispiel sind die Spitzen Px anders als in der ersten Ausführungsform positioniert. Abgesehen davon kann die zweite Ausführungsform gleich der ersten Ausführungsform sein. In dem vorliegenden Beispiel ist ein Typ eines Dotierungsmusters gezeigt.
  • 8 ist eine vergrößerte Ansicht, die das Gebiet von einer Position von 40 μm bis zu einer Position von 70 μm, die in 6 angegeben sind, zeigt. In dem vorliegenden Beispiel fällt die Position der Spitze P1 in den Bereich von größer als 54 μm und kleiner als 57 μm. Die Position der Spitze P2 fällt in den Bereich von größer als 57 μm und kleiner als 60 μm. Die Position der Spitze P3 fällt in den Bereich von größer als 65 μm und kleiner als 68 μm. Die Position der Spitze P4 fällt in den Bereich von größer als 68 μm und kleiner als 70 μm.
  • In dem vorliegenden Beispiel können die vorstehend genannten Bereiche auch auf die folgende Weise ausgedrückt werden, wenn L die Substratlänge oder die Länge der Driftschicht 12 und der Basisschicht 18 in der ersten Richtung bezeichnet. Der prozentuale Anteil der Länge von der Position von 0 μm bis zu der Position der Spitze P1 in Bezug auf die Substratlänge L fällt in den Bereich von mehr als 77% und weniger als 81%. Der prozentuale Anteil der Länge von der Position von 0 μm bis zu der Position der Spitze P2 in Bezug auf die Substratlänge L fällt in den Bereich von mehr als 81% und weniger als 86%. Der prozentuale Anteil der Länge von der Position von 0 μm bis zu der Position der Spitze P3 in Bezug auf die Substratlänge L fällt in den Bereich von mehr als 93% und weniger als 97%. Der prozentuale Anteil der Länge von der Position von 0 μm bis zu der Position der Spitze P4 in Bezug auf die Substratlänge L fällt in den Bereich von mehr als 97% und weniger als 100%.
  • 9 zeigt die Beziehung zwischen den Störstellenkonzentrationsspitzen (Px) und der kritischen integrierten Konzentration in dem Gebiet zwischen A1 und A2 in der zweiten Ausführungsform. In dem vorliegenden Beispiel ist die integrierte Konzentration, die durch Integrieren des Störstellenkonzentrationswerts in der ersten Richtung von der ersten Oberfläche 14 zu der Grenze V1 erhalten wird, gleich der oder niedriger als die kritische integrierte Konzentration. Die integrierte Konzentration, die durch Integrieren des Störstellenkonzentrationswerts in der ersten Richtung von der ersten Oberfläche 14 zu der Spitze P2 erhalten wird, ist gleich der oder niedriger als die kritische integrierte Konzentration. Zusätzlich ist die integrierte Konzentration, die durch Integrieren des Störstellenkonzentrationswerts in der ersten Richtung von der ersten Oberfläche 14 zu der Grenze V2 erhalten wird, gleich der oder niedriger als die kritische integrierte Konzentration. Die integrierte Konzentration, die durch Integrieren des Störstellenkonzentrationswerts in der ersten Richtung von der ersten Oberfläche 14 zu der Spitze P3 erhalten wird, übersteigt jedoch die kritische integrierte Konzentration.
  • Der Herstellungsprozess des IGBT 100, der sich auf die zweite Ausführungsform bezieht, ist im Wesentlichen gleich dem in der ersten Ausführungsform. Das Folgende zählt die Unterschiede auf. In der zweiten Ausführungsform kann das Halbleitersubstrat 10 eine Dicke von weniger als 100 μm und einen spezifischen Widerstand von weniger als 50 Ω aufweisen. In dem vorliegenden Beispiel weist das Halbleitersubstrat 10 eine Dicke von 70 μm und einen spezifischen Widerstand von 30 Ωcm auf. Wenn die FS-Schicht 22 hergestellt wird, werden Protonen mit der Dosis, die auf 1,0E14 cm–2 eingestellt ist, und mit der Beschleunigungsspannung, die auf 0,40 MeV eingestellt ist, implantiert, um die dritte Spitze an einer Position zu bilden, die 4,2 μm von der zweiten Oberfläche 16 entfernt ist. Abgesehen davon ist die zweite Ausführungsform gleich der ersten Ausführungsform. Das vorliegende Beispiel kann dieselben Effekte wie die erste Ausführungsform produzieren.
  • In dem vorliegenden Beispiel wurde ein Test durchgeführt, um die Widerstandsfähigkeit gegen durch großen Strom induzierten Kurzschluss unter solchen Bedingungen zu untersuchen, dass die Kollektorspannung Vcc = 360 V, der Gate-Anschaltwiderstand Rgon = 1 Ω, der Gate-Abschaltwiderstand Rgoff = 90 Ω, die Gate-Eingangsimpulsdauer = 2 μs, die Chip-Übergangstemperatur Tj = 40°C waren und das Gate-Emitter-Potential Vge allmählich von 15 V gesteigert wurde. Der IGBT 100 des vorliegenden Beispiels brach nicht durch, selbst wenn der Kollektor-Emitter-Strom Ic = 4300 A/cm2 war. Aufgrund der Begrenzungen der Testausrüstung wurden die Ströme gegen Fließen gesperrt, wenn Ic = 4300 A/cm2 war.
  • Zusätzlich wurde in dem vorliegenden Beispiel ein Test durchgeführt, um den Abschaltstromstoß unter solchen Bedingungen zu untersuchen, dass die Kollektorspannung Vcc = 410 V, der Kollektor-Emitter-Strom Ice = 310 A/cm2, der Gate-Anschaltwiderstand Rgon = 3,9 Ω, der Gate-Abschaltwiderstand Rgoff = 3,9 Ω, die schwebende Induktivität Ls = 70 nH, die Chip-Übergangstemperatur Tj = 175°C waren und das Gate-Emitter-Potential Vge durch Absenken des Potentials von 15 V auf 0 V abgeschaltet wurde. Wie für den IGBT 100 des vorliegenden Beispiels erreichte die Kollektor-Emitter-Spannung Vce bei ungefähr 700 V eine Spitze, wenn das Gate abgeschaltet war. Das Spannungsüberschwingen, das auftreten kann, wenn das Gate abgeschaltet wird, ist niedriger als üblich. Zusätzlich ist die Oszillation, die auftreten kann, wenn das Gate abgeschaltet wird, ebenfalls niedriger als üblich.
  • Darüber hinaus wurde in dem vorliegenden Beispiel ein Test durchgeführt, um den Abschaltstromstoß unter solchen Bedingungen zu untersuchen, dass die Kollektorspannung Vcc = 350 V, der Kollektor-Emitter-Strom Ice = 490 A/cm2 waren und die anderen Parameter auf die gleiche Weise eingestellt waren wie in dem vorstehend beschriebenen Abschaltstromstoß-Test. Wie für den IGBT 100 des vorliegenden Beispiels erreichte die Kollektor-Emitter-Spannung Vce bei ungefähr 750 V eine Spitze, wenn das Gate abgeschaltet war. Das Spannungsüberschwingen, das auftreten kann, wenn das Gate abgeschaltet wird, ist niedriger als üblich. Zusätzlich ist die Oszillation, die auftreten kann, wenn das Gate abgeschaltet wird, ebenfalls niedriger als üblich.
  • 10 zeigt die Beziehung zwischen der kritischen elektrischen Feldstärke Ec und der Donatorenkonzentration und die Beziehung zwischen der kritischen integrierten Konzentration nc und der Donatorenkonzentration. Die horizontal Achse repräsentiert die Donatorenkonzentration (die Störstellenkonzentration vom n-Typ) [/cm3], die linke vertikale Achse repräsentiert die kritische elektrische Feldstärke Ec [V/cm], und die rechte vertikale Achse repräsentiert die kritische integrierte Konzentration nc [/cm2]. Das Folgende beschreibt, dass eine Korrelation zwischen der kritischen elektrischen Feldstärke Ec und der kritischen integrierten Konzentration nc im Zusammenhang mit der Donatorenkonzentration vorhanden ist.
  • Hier ist ein planarer pn-Übergang betrachtet. Insbesondere ist hier ein einseitiger abrupter Übergang diskutiert, in dem die Konzentration der Schicht vom p-Typ mehrere Größenordnungen höher ist als die Konzentration der Schicht vom n-Typ. In dem Fall eines einseitigen abrupten Übergangs kann das Anlegen einer Rückwärtsvorspannung an den pn-Übergang berücksichtigt werden, um die Ausdehnung der Depletionsschicht auf nur die Schicht vom n-Typ zu begrenzen. Als ein Ergebnis des Anlegens der Rückwärtsvorspannung erweitert sich die Depletionsschicht, und die elektrische Feldstärke nimmt den Maximalwert in der Nähe des pn-Übergangs an. Falls der Maximalwert der elektrischen Feldstärke einen vorbestimmten Wert erreicht, verursacht die Stoßionisation Lawinendurchbruch.
  • In der ersten und zweiten Ausführungsform ist die Driftschicht 12 so betrachtet, dass sie die Schicht vom n-Typ ist, und die Basisschicht 18 ist so betrachtet, dass sie die Schicht vom p-Typ ist. Zusätzlich entspricht das Anlegen der Rückwärtsvorspannung an den pn-Übergang dem Anlegen einer Vorwärtsvorspannung an den IGBT 100 auf eine solche Weise, dass das Potential der Kollektorelektrode 54 höher ist als das Potential der Emitterelektrode 52.
  • Die kritische elektrische Feldstärke gibt den Wert der elektrischen Feldstärke an, der verursacht, dass Lawinendurchbruch auftritt. Der Lawinendurchbruch hängt von Elementzusammensetzung der Halbleiter, den Störstellen, die in die Halbleiter implantiert sind, und den Konzentrationen der Störstellen ab. Wenn ND und Ec die Donatorenkonzentration bzw. die kritische elektrische Feldstärke repräsentieren und der Stoßionisationskoeffizient von Silizium (Si) verwendet wird, um das Ionisationsintegral zu berechnen, wird die kritische Feldstärke Ec durch Ausdruck 1 repräsentiert.
  • Ausdruck 1
    • Ec = 4010·(ND)1/8
  • Wie aus Ausdruck 1 zu erkennen ist, ist die kritische elektrische Feldstärke Ec fest, sobald die Donatorenkonzentration ND fest ist. Die Poisson-Gleichung kann durch Ausdruck 2 ausgedrückt werden, wenn nur die eindimensionale Richtung (die als die x-Richtung angenommen ist) berücksichtigt wird.
  • Ausdruck 2
    • dE/dx = (q/εrε0)(p – n + ND – NA)
  • In dem Ausdruck bezeichnet q die Elementarladung (1,062 × 1015 C), ε0 bezeichnet die Dielektrizitätskonstante des Vakuums oder 8,854 × 10–14 F/cm und εr bezeichnet die relative Dielektrizitätskonstante der Substanz. Silizium weist eine relative Dielektrizitätskonstante εr = 11,9 auf. Zusätzlich bezeichnet p die Lochkonzentration, n bezeichnet die Elektronenkonzentration und NA bezeichnet die Akzeptorenkonzentration. Da nur die Schicht vom p-Typ des einseitigen abrupten Übergangs berücksichtigt ist, sind keine Akzeptoren vorhanden (NA = 0). Zusätzlich ist eine perfekt abgereicherte Schicht angenommen, in der keine Löcher oder Elektronen vorhanden sind (n = p = 0). In diesem Fall wird Ausdruck 3 durch Integrieren von Ausdruck 2 über die Tiefe x erhalten.
  • Ausdruck 3
    • E = (q/εrε0)∫NDdx
  • Die Position des pn-Übergangs ist als der Ursprung O ausgedrückt, und die Position des Endes der Depletionsschicht in der Schicht vom n-Typ, die gegenüber dem pn-Übergang positioniert ist, ist als x0 ausgedrückt. Hier nimmt, falls die gesamte Depletionsschicht von 0 bis x0 integriert wird, E in Ausdruck 3 den Maximalwert in der elektrischen Feldstärkenverteilung an. Der Maximalwert in der elektrischen Feldstärkenverteilung ist als Em ausgedrückt, was durch Ausdruck 4 ausgedrückt ist. Ausdruck 4
    Figure DE112016000168T5_0002
  • Falls der Maximalwert Em in der elektrischen Feldstärkenverteilung die kritische elektrische Feldstärke Ec erreicht, wird Ausdruck 4 in Ausdruck 5 transformiert. Ausdruck 5
    Figure DE112016000168T5_0003
  • Beide Seiten von Ausdruck 5 geben konstante Werte an. Die rechte Seite von Ausdruck 5 bezeichnet das perfekt abgereicherte Gebiet in der Schicht vom n-Typ und ist somit als die kritische integrierte Konzentration nc in Übereinstimmung mit der hier beschriebenen Definition ausgedrückt. Somit wird der folgende Ausdruck 6 erhalten. Ausdruck 6 zeigt, dass die kritische integrierte Konzentration nc mit der kritischen elektrischen Feldstärke Ec korreliert. Wie hier erläutert ist die kritische integrierte Konzentration nc ein konstanter Wert, der mit der kritischen elektrischen Feldstärke Ec korreliert.
  • Ausdruck 6
    • Ec(εrε0/q) = nc
  • In 10 ist angenommen, dass die Donatorenkonzentration ND eine gleichmäßige Konzentrationsverteilung in der x-Richtung in der Schicht vom n-Typ aufweist. Da die kritische elektrische Feldstärke Ec von der Donatorenkonzentration ND der Schicht vom n-Typ abhängt (siehe Ausdruck 5), hängt die kritische integrierte Konzentration nc ebenfalls von der Donatorenkonzentration ND der Schicht vom n-Typ ab. Wenn die Donatorenkonzentration ND in dem Bereichs von 1 × 1013 bis 1 × 1015/cm3 abfällt, ist die kritische integrierte Konzentration nc im Bereich von 1,1 × 1012 bis 2,0 × 1012/cm2. Wenn es aus der Tatsache beurteilt wird, dass die Donatorenkonzentration im Bereich von mehrere Größenordnungen ist, kann die kritische integrierte Konzentration nc im Wesentlichen als ein konstanter Wert betrachtet werden.
  • In einem beispielhaften Fall, in dem der IGBT 100 eine Durchbruchspannung von 1200 V wie in der ersten Ausführungsform aufweist, kann die kritische integrierte Konzentration nc so bewertet werden, dass sie ungefähr 1,4 × 1012/cm2 ist, basierend auf Ausdruck 6, wenn die Donatorenkonzentration ND der Driftschicht 12 gleich 6,1 × 1013/cm3 ist (siehe 3 und 4). In einem weiteren beispielhaften Fall, in dem der IGBT 100 eine Durchbruchspannung von 600 V wie in der zweiten Ausführungsform aufweist, kann die kritische integrierte Konzentration nc so bewertet werden, dass sie ungefähr 1,55 × 100/cm2 ist, basierend auf Ausdruck 6, wenn die Donatorenkonzentration ND der Driftschicht 12 gleich 1,4 × 1014/cm3 ist (siehe 7 und 8).
  • In der ersten und der zweiten Ausführungsform wird die Position, an der die kritische integrierte Konzentration nc erreicht wird, durch Regulieren der Positionen der Spitzen Px gesteuert. Da die kritische integrierte Konzentration nc in der FS-Schicht 22 erreicht wird, kann die FS-Schicht 22 relativ näher an der Emitterelektrode 52 positioniert sein und so gebildet sein, dass sie eine relativ höhere Konzentration aufweist. Das kann dazu beitragen, die Oszillation, die zur Zeit des Schaltens auftreten kann, zu reduzieren. Das kann außerdem die Leckströme reduzieren und den RBSOA verbessern. Zusätzlich kann durch Steuern der Eigenschaften zum Implantieren der Löcher unter Verwendung der Kollektorschicht 26, die eine höhere Störstellenkonzentration als die FS-Schicht 22 aufweist, die kritische elektrische Feldstärke Ec an der Position, an der die kritische integrierte Konzentration nc erreicht wird, erniedrigt werden. Als ein Ergebnis kann die Widerstandsfähigkeit gegen durch großen Strom induzierten Kurzschluss verbessert werden, ohne zu erfordern, dass die FS-Schicht 22 näher an der Kollektorelektrode 54 als üblich positioniert ist und dass die FS-Schicht 22 eine niedrigere Konzentration als üblich aufweist. Darüber hinaus kann die Durchbruchspannung ebenfalls verbessert sein. Wie vorstehend beschrieben erfordern die vorstehenden Beispiele keinen Kompromiss dazwischen und können sowohl das Ziel zum Reduzieren der Oszillation, die zur Zeit des Schaltens und dergleichen auftreten kann, als auch das Ziel zum Verbessern der Widerstandsfähigkeit gegen durch großen Strom induzierten Kurzschluss erreichen.
  • Es wird darauf hingewiesen, dass dann, wenn der IGBT 100 die FS-Schicht 22 enthält, die darin mehrere Störstellenkonzentrationsspitzen aufweist, wie hier beschrieben, die Driftschicht 12 keine gleichmäßige Donatorenkonzentration ND in der FS-Schicht 22 aufweisen kann. Die kritische integrierte Konzentration nc bezeichnet jedoch das Integral in der ersten Richtung, in der sich die Depletionsschicht ausdehnt. Somit werden die Fluktuationen der Störstellenkonzentration in der FS-Schicht 22 in das Integral aufgenommen.
  • Die vorstehend beschriebenen Einschränkungen für die kritische gesamte Störstellenmenge kann außerdem nicht nur auf Silizium angewandt werden, sondern auch auf Halbleiter mit großem Bandabstand wie z. B. Siliziumcarbid (SiC), Galliumnitrid (GaN), Diamant und Galliumoxid (Ga2O3). Spezifisch kann der Stoßionisationskoeffizient jeder Substanz verwendet werden, um Ausdruck 1 abzuleiten, und die relative Dielektrizitätskonstante der verwendeten Substanz wird in Ausdruck 2 eingesetzt.
  • Obwohl die Ausführungsformen der Erfindung beschrieben worden sind, ist der technische Schutzbereich der Erfindung nicht auf die vorstehend beschriebenen Ausführungsformen beschränkt. Es ist für Fachleute offensichtlich, dass verschiedene Veränderungen und Verbesserungen zu den vorstehend beschriebenen Ausführungsformen hinzugefügt werden können. Es ist außerdem aus dem Schutzbereich der Ansprüche offensichtlich, dass die Ausführungsformen, denen solche Veränderungen oder Verbesserungen hinzugefügt sind, in dem technischen Schutzbereich der Erfindung enthalten sein können.
  • Die Operationen, Prozeduren, Schritte und Stufen jedes Prozesses, der durch eine Einrichtung, ein System, ein Programm und ein Verfahren, die/das in den Ansprüchen, Ausführungsformen oder Diagrammen gezeigt ist, ausgeführt werden, können in irgendeiner Reihenfolge ausgeführt werden, solange sie nicht durch ”vor”, ”vorher” oder dergleichen angegeben ist und solange die Ausgabe aus einem vorhergehenden Prozess nicht in einem späteren Prozess verwendet wird. Selbst wenn der Prozessablauf unter Verwendung von Formulierungen wie z. B. ”zuerst” oder ”als nächstes” in den Ansprüchen, Ausführungsformen oder Diagrammen beschrieben ist, bedeutet das nicht notwendigerweise, dass der Prozess in dieser Reihenfolge ausgeführt werden muss.
  • ERLÄUTERUNG DER BEZUGSZEICHEN
    • 10 ... Halbleitersubstrat, 12 ... Driftschicht, 14 ... erste Oberfläche, 16 ... zweite Oberfläche, 18 ... Basisschicht, 19 ... Vorderseite, 20 ... Halbleiterschicht, 22 ... FS-Schicht, 24 ... Pufferschicht, 26 ... Kollektorschicht, 32 ... Gate-Elektrode, 34 ... Gate-Isolierfilm, 36 ... Zwischenschichtdielektrikumfilm, 42 ... Kontaktgebiet, 44 ... Emittergebiet, 50 ... Gate-Anschluss, 51 ... Emitteranschluss, 52 ... Emitterelektrode, 53 ... Kollektoranschluss, 54 ... Kollektorelektrode, 100 ... IGBT

Claims (12)

  1. Halbleitervorrichtung, die umfasst: eine Halbleiterschicht von einem ersten Leitfähigkeitstyp, die eine erste Oberfläche und eine zweite Oberfläche, die gegenüber der ersten Oberfläche positioniert ist, aufweist; und eine Halbleiterschicht von einem zweiten Leitfähigkeitstyp, die in Kontakt mit der ersten Oberfläche der Halbleiterschicht vom ersten Leitfähigkeitstyp ist, wobei die Halbleiterschicht vom ersten Leitfähigkeitstyp mehrere Störstellenkonzentrationsspitzen aufweist, die in einer ersten Richtung, die sich von der ersten Oberfläche zu der zweiten Oberfläche erstreckt, unterschiedlich positioniert sind, eine integrierte Konzentration, die durch Integrieren eines Störstellenkonzentrationswerts in der ersten Richtung von (i) der ersten Oberfläche, die eine Übergangsgrenzfläche zwischen der Halbleiterschicht vom ersten Leitfähigkeitstyp und der Halbleiterschicht vom zweiten Leitfähigkeitstyp ist, zu (ii) einer Grenze zwischen der ersten Störstellenkonzentrationsspitze aus den mehreren Störstellenkonzentrationsspitzen, die der ersten Oberfläche am nächsten ist, und einer zweiten Störstellenkonzentrationsspitze aus den mehreren Störstellenkonzentrationsspitzen, die der ersten Oberfläche am zweitnächsten ist, erhalten wird, gleich einer oder niedriger als eine kritische integrierte Konzentration ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei eine integrierte Konzentration, die durch Integrieren des Störstellenkonzentrationswerts in der ersten Richtung von der ersten Oberfläche bis zu einer Grenze zwischen der zweiten Störstellenkonzentrationsspitze und einer dritten Störstellenkonzentrationsspitze aus den mehreren Störstellenkonzentrationsspitzen, die der ersten Oberfläche am drittnächsten ist, erhalten wird, gleich der oder niedriger als die kritische integrierte Konzentration ist.
  3. Halbleitervorrichtung nach Anspruch 2, wobei die Halbleiterschicht vom ersten Leitfähigkeitstyp eine Störstellenkonzentrationsspitze für Störstellen, die keine Protonen sind, an einer Position näher an der zweiten Oberfläche als die dritte Störstellenkonzentrationsspitze aus den mehreren Störstellenkonzentrationsspitzen aufweist.
  4. Halbleitervorrichtung nach Anspruch 3, wobei eine integrierte Konzentration, die durch Integrieren des Störstellenkonzentrationswerts in der ersten Richtung von der ersten Oberfläche bis zu einer Grenze zwischen der dritten Störstellenkonzentrationsspitze und der Störstellenkonzentrationsspitze für die Störstellen, die nicht die Protonen sind, erhalten wird, gleich der oder niedriger als die kritische integrierte Konzentration ist.
  5. Halbleitervorrichtung nach Anspruch 3, wobei eine integrierte Konzentration, die durch Integrieren des Störstellenkonzentrationswerts in der ersten Richtung von der ersten Oberfläche bis zu der dritten Störstellenkonzentrationsspitze, erhalten wird, gleich der oder niedriger als die kritische integrierte Konzentration ist.
  6. Halbleitervorrichtung nach Anspruch 3, wobei die Halbleiterschicht vom ersten Leitfähigkeitstyp zwischen der zweiten Oberfläche und der Störstellenkonzentrationsspitze für die Störstellen, die nicht die Protonen sind, eine Störstellenkonzentrationsspitze für Störstellen vom zweiten Leitfähigkeitstyp aufweist, an der eine Störstellenkonzentration höher ist als die Störstellenkonzentrationsspitze für die Störstellen, die nicht die Protonen sind.
  7. Halbleitervorrichtung nach Anspruch 3, wobei ein prozentualer Anteil von (i) einer Länge von einer Vorderseite der Halbleiterschicht vom zweiten Leitfähigkeitstyp, die gegenüber der Übergangsgrenzfläche positioniert ist, zu einer Position der ersten Störstellenkonzentrationsspitze in Bezug auf (ii) eine Länge in der ersten Richtung der Halbleiterschicht vom ersten Leitfähigkeitstyp und der Halbleiterschicht vom zweiten Leitfähigkeitstyp in einen Bereich fällt, der höher als 85% und niedriger als 89% ist, ein prozentualer Anteil (i) einer Länge von der Vorderseite zu einer Position der zweiten Störstellenkonzentrationsspitze in Bezug auf (ii) die Länge in der ersten Richtung der Halbleiterschicht vom ersten Leitfähigkeitstyp und der Halbleiterschicht vom zweiten Leitfähigkeitstyp in einen Bereich fällt, der höher als 89% und niedriger als 91% ist %, ein prozentualer Anteil (i) einer Länge von der Vorderseite zu einer Position der dritten Störstellenkonzentrationsspitze in Bezug auf (ii) die Länge in der ersten Richtung der Halbleiterschicht vom ersten Leitfähigkeitstyp und der Halbleiterschicht vom zweiten Leitfähigkeitstyp in einen Bereich fällt, der höher als 96% und niedriger als 98% ist, und ein prozentualer Anteil (i) einer Länge von der Vorderseite zu einer Position der Störstellenkonzentrationsspitze für die Störstellen, die keine Protonen sind, in Bezug auf (ii) die Länge in der ersten Richtung der Halbleiterschicht vom ersten Leitfähigkeitstyp und der Halbleiterschicht vom zweiten Leitfähigkeitstyp in einen Bereich fällt, der höher als 98% und niedriger als 100% ist.
  8. Halbleitervorrichtung nach Anspruch 3, wobei die erste Störstellenkonzentrationsspitze um einen Abstand in einem Bereich größer als 94 μm und kleiner als 97 μm entfernt von einer Vorderseite der Halbleiterschicht vom zweiten Leitfähigkeitstyp, die der Übergangsgrenzfläche gegenüber positioniert ist, positioniert ist, die zweite Störstellenkonzentrationsspitze um einen Abstand in einem Bereich größer als 97 μm und kleiner als 100 μm entfernt von der Vorderseite positioniert ist, die dritte Störstellenkonzentrationsspitze um einen Abstand in einem Bereich größer als 105 μm und kleiner als 108 μm entfernt von der Vorderseite positioniert ist, und die Störstellenkonzentrationsspitze für die Störstellen, die nicht die Protonen sind, um einen Abstand in einem Bereich größer als 108 μm und kleiner als 110 μm entfernt von der Vorderseite positioniert ist.
  9. Halbleitervorrichtung nach Anspruch 3, wobei ein prozentualer Anteil von (i) einer Länge von einer Vorderseite der Halbleiterschicht vom zweiten Leitfähigkeitstyp, die gegenüber der Übergangsgrenzfläche positioniert ist, zu einer Position der ersten Störstellenkonzentrationsspitze in Bezug auf (ii) eine Länge in der ersten Richtung der Halbleiterschicht vom ersten Leitfähigkeitstyp und der Halbleiterschicht vom zweiten Leitfähigkeitstyp in einen Bereich fällt, der höher als 77% und niedriger als 81% ist %, ein prozentualer Anteil (i) einer Länge von der Vorderseite zu einer Position der zweiten Störstellenkonzentrationsspitze in Bezug auf (ii) die Länge in der ersten Richtung der Halbleiterschicht vom ersten Leitfähigkeitstyp und der Halbleiterschicht vom zweiten Leitfähigkeitstyp in einen Bereich fällt, der höher als 81% und niedriger als 86% ist, ein prozentualer Anteil (i) einer Länge von der Vorderseite zu einer Position der dritten Störstellenkonzentrationsspitze in Bezug auf (ii) die Länge in der ersten Richtung der Halbleiterschicht vom ersten Leitfähigkeitstyp und der Halbleiterschicht vom zweiten Leitfähigkeitstyp in einen Bereich fällt, der höher als 93% und niedriger als 97% ist, und ein prozentualer Anteil (i) einer Länge von der Vorderseite zu einer Position der Störstellenkonzentrationsspitze für die Störstellen, die keine Protonen sind, in Bezug auf (ii) die Länge in der ersten Richtung der Halbleiterschicht vom ersten Leitfähigkeitstyp und der Halbleiterschicht vom zweiten Leitfähigkeitstyp in einen Bereich fällt, der höher als 97% und niedriger als 100% ist.
  10. Halbleitervorrichtung nach Anspruch 3, wobei die erste Störstellenkonzentrationsspitze um einen Abstand in einem Bereich größer als 54 μm und kleiner als 57 μm entfernt von einer Vorderseite der Halbleiterschicht vom zweiten Leitfähigkeitstyp, die der Übergangsgrenzfläche gegenüber positioniert ist, positioniert ist, die zweite Störstellenkonzentrationsspitze um einen Abstand in einem Bereich größer als 57 μm und kleiner als 60 μm entfernt von der Vorderseite positioniert ist, die dritte Störstellenkonzentrationsspitze um einen Abstand in einem Bereich größer als 65 μm und kleiner als 68 μm entfernt von der Vorderseite positioniert ist, und die Störstellenkonzentrationsspitze für die Störstellen, die nicht die Protonen sind, um einen Abstand in einem Bereich größer als 68 μm und kleiner als 70 μm entfernt von der Vorderseite positioniert ist.
  11. Halbleitervorrichtung nach Anspruch 1, die ferner umfasst: einen Gate-Isolierfilm, der als ein Graben in wenigstens einem Teil der Halbleiterschicht vom zweiten Leitfähigkeitstyp gebildet ist; und eine Gate-Elektrode in Kontakt mit dem Gate-Isolierfilm.
  12. Halbleitervorrichtung nach Anspruch 1, wobei die erste bis dritte Störstellenkonzentrationsspitze Donatorkomplexe aus Wasserstoff, Leerstellen und Sauerstoff enthalten.
DE112016000168.1T 2015-06-17 2016-06-13 Halbleitervorrichtung Pending DE112016000168T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-122037 2015-06-17
JP2015122037 2015-06-17
PCT/JP2016/067597 WO2016204126A1 (ja) 2015-06-17 2016-06-13 半導体装置

Publications (1)

Publication Number Publication Date
DE112016000168T5 true DE112016000168T5 (de) 2017-08-03

Family

ID=57545874

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016000168.1T Pending DE112016000168T5 (de) 2015-06-17 2016-06-13 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US10229972B2 (de)
JP (3) JP6292349B2 (de)
CN (2) CN112490281A (de)
DE (1) DE112016000168T5 (de)
WO (1) WO2016204126A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110838517A (zh) * 2018-08-17 2020-02-25 三菱电机株式会社 半导体装置及其制造方法
DE102018132236A1 (de) * 2018-12-14 2020-06-18 Infineon Technologies Ag Leistungshalbleiterbauelement

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016051970A1 (ja) * 2014-09-30 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6820738B2 (ja) * 2016-12-27 2021-01-27 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
CN109417093B (zh) 2017-01-17 2021-08-31 富士电机株式会社 半导体装置
DE102017126853B4 (de) * 2017-11-15 2019-11-21 Infineon Technologies Dresden Gmbh Halbleitervorrichtung mit Puffergebiet
JP6664446B2 (ja) * 2018-08-10 2020-03-13 ローム株式会社 ＳｉＣ半導体装置
DE112019004619T5 (de) 2018-08-10 2021-06-02 Rohm Co., Ltd. SiC-HALBLEITERBAUTEIL
JP6993946B2 (ja) * 2018-08-21 2022-01-14 株式会社東芝 半導体素子
JP7010184B2 (ja) * 2018-09-13 2022-01-26 株式会社デンソー 半導体装置
JP7375340B2 (ja) * 2019-06-12 2023-11-08 サンケン電気株式会社 半導体装置
JP7272454B2 (ja) 2019-10-17 2023-05-12 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7129437B2 (ja) * 2020-02-17 2022-09-01 ローム株式会社 ＳｉＣ半導体装置
WO2021177422A1 (ja) 2020-03-04 2021-09-10 富士電機株式会社 半導体装置、半導体装置の製造方法および半導体装置を備えた電力変換装置
JP7374054B2 (ja) 2020-08-20 2023-11-06 三菱電機株式会社 半導体装置
JP7528628B2 (ja) * 2020-08-20 2024-08-06 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP7415913B2 (ja) * 2020-12-28 2024-01-17 三菱電機株式会社 半導体装置及びその製造方法
CN116978937A (zh) * 2021-02-07 2023-10-31 华为技术有限公司 半导体器件及相关模块、电路、制备方法
CN116569307A (zh) * 2021-06-17 2023-08-08 富士电机株式会社 半导体装置以及制造半导体装置的方法
CN113644123B (zh) * 2021-06-28 2024-09-06 华为技术有限公司 半导体器件及相关芯片和制备方法
WO2023042886A1 (ja) * 2021-09-15 2023-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2024064037A (ja) * 2022-10-27 2024-05-14 株式会社デンソー 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6482681B1 (en) 2000-05-05 2002-11-19 International Rectifier Corporation Hydrogen implant for buffer zone of punch-through non epi IGBT
JP4093042B2 (ja) * 2002-12-09 2008-05-28 富士電機デバイステクノロジー株式会社 半導体装置
JP2006049473A (ja) * 2004-08-03 2006-02-16 Toyota Central Res & Dev Lab Inc 縦型半導体装置
DE102004047749B4 (de) * 2004-09-30 2008-12-04 Infineon Technologies Austria Ag Halbleiterbauteil Diode und IGBT sowie dafür geeignetes Herstellungsverfahren
US7538412B2 (en) * 2006-06-30 2009-05-26 Infineon Technologies Austria Ag Semiconductor device with a field stop zone
US7989888B2 (en) * 2006-08-31 2011-08-02 Infineon Technologies Autria AG Semiconductor device with a field stop zone and process of producing the same
EP2045844A1 (de) * 2007-10-03 2009-04-08 ABB Technology AG Halbleitermodul
US7960222B1 (en) * 2007-11-21 2011-06-14 National Semiconductor Corporation System and method for manufacturing double EPI N-type lateral diffusion metal oxide semiconductor transistors
JP5365009B2 (ja) * 2008-01-23 2013-12-11 富士電機株式会社 半導体装置およびその製造方法
KR101794182B1 (ko) * 2009-11-02 2017-11-06 후지 덴키 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
JP6006918B2 (ja) * 2011-06-06 2016-10-12 ルネサスエレクトロニクス株式会社 半導体装置、半導体装置の製造方法、及び電子装置
WO2013073623A1 (ja) * 2011-11-15 2013-05-23 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5817686B2 (ja) * 2011-11-30 2015-11-18 株式会社デンソー 半導体装置
JP5741712B2 (ja) * 2011-12-15 2015-07-01 富士電機株式会社 半導体装置の製造方法
CN104145326B (zh) * 2012-03-30 2017-11-17 富士电机株式会社 半导体装置的制造方法
KR102070959B1 (ko) * 2012-04-24 2020-01-30 온세미컨덕터코리아 주식회사 파워 소자 및 그 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110838517A (zh) * 2018-08-17 2020-02-25 三菱电机株式会社 半导体装置及其制造方法
CN110838517B (zh) * 2018-08-17 2024-02-06 三菱电机株式会社 半导体装置及其制造方法
DE102018132236A1 (de) * 2018-12-14 2020-06-18 Infineon Technologies Ag Leistungshalbleiterbauelement
US11264459B2 (en) 2018-12-14 2022-03-01 Infineon Technologies Ag Power semiconductor device
DE102018132236B4 (de) 2018-12-14 2023-04-27 Infineon Technologies Ag Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
CN107004716B (zh) 2020-12-18
CN107004716A (zh) 2017-08-01
JP2018082191A (ja) 2018-05-24
US10229972B2 (en) 2019-03-12
JP6562066B2 (ja) 2019-08-21
JP2019096897A (ja) 2019-06-20
JPWO2016204126A1 (ja) 2017-09-14
JP6725015B2 (ja) 2020-07-15
CN112490281A (zh) 2021-03-12
US20170278929A1 (en) 2017-09-28
JP6292349B2 (ja) 2018-03-14
WO2016204126A1 (ja) 2016-12-22

Similar Documents

Publication Publication Date Title
DE112016000168T5 (de) Halbleitervorrichtung
DE102010064560B3 (de) Halbleitervorrichtung
DE102015101124B4 (de) Halbleitervorrichtung mit wellenförmigem profil der nettodotierung in einer driftzone und verfahren zu deren herstellung
DE102008024464B4 (de) Halbleitervorrichtung
DE102013216195B4 (de) Verfahren zur Nachdotierung einer Halbleiterscheibe
DE112019000094T5 (de) Halbleitervorrichtung und verfahren zum herstellen einerhalbleitervorrichtung
DE102005049506B4 (de) Vertikales Halbleiterbauelement
DE69828588T2 (de) Struktur zur erhöhung der maximalen spannung von siliziumkarbid-leistungstransistoren
DE102019119020A1 (de) Siliziumcarbid-vorrichtung mit kompensationsschicht und verfahren zur herstellung
DE102017131354A1 (de) Ein Halbleiterbauelement mit breitem Bandabstand und ein Verfahren zum Bilden eines Halbleiterbauelements mit breitem Bandabstand
DE102014101164A1 (de) Halbleitervorrichtung mit einem randbereich und verfahren zur herstellung einer halbleitervorrichtung
DE102015100340A1 (de) Bipolare halbleitervorrichtung und herstellungsverfahren dafür
DE102017128243B4 (de) Bipolartransistor mit isoliertem gate, aufweisend erste und zweite feldstoppzonenbereiche, und herstellungsverfahren
DE112015000670T5 (de) Halbleitervorrichtungsverfahren zur Herstellung einer Halbleitervorrichtung
DE112020002227T5 (de) Halbleitervorrichtung
DE102017219159A1 (de) Halbleitervorrichtung und Fertigungsverfahren dafür
DE102016122787B4 (de) Ein Verfahren zum Bilden eines Halbleiterbauelements
DE112021002169T5 (de) Halbleitervorrichtung
DE102015105718A1 (de) Halbleiterdiode
DE102015118550B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102022102521A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102014118664B4 (de) Leistungshalbleitervorrichtung mit verbesserter Stabilität und Verfahren zur Herstellung derselben
DE102018123439B4 (de) Leistungshalbleitertransistor, Verfahren zum Verarbeiten eines Leistungshalbleitertransistors und Verfahren zum Produzieren eines Leistungshalbleitertransistors
CH707901B1 (de) SIC-Vorrichtung mit hoher Sperrspannung, abgeschlossen durch einen Abflachungskantenabschluss.
DE112017007524T5 (de) Halbleitereinheit

Legal Events

Date Code Title Description
R012 Request for examination validly filed