CN112490281A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN112490281A
CN112490281A CN202011371539.XA CN202011371539A CN112490281A CN 112490281 A CN112490281 A CN 112490281A CN 202011371539 A CN202011371539 A CN 202011371539A CN 112490281 A CN112490281 A CN 112490281A
Authority
CN
China
Prior art keywords
impurity concentration
peak
layer
semiconductor layer
concentration peak
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011371539.XA
Other languages
English (en)
Inventor
今川铁太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN112490281A publication Critical patent/CN112490281A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Abstract

难以兼顾开关时振荡的抑制和大电流短路耐量的提高。提供一种半导体装置，其具备：第一导电型的半导体层，具有第一面和第二面，第二面位于第一面的相反侧；以及第二导电型的半导体层，以与第一导电型的半导体层的第一面接触的方式设置，第一导电型的半导体层在从第一面向第二面的第一方向的不同位置处具有多个杂质浓度峰，第一方向上的从作为第一导电型的半导体层与第二导电型的半导体层的接合界面的第一面起，到多个杂质浓度峰中距第一面最近的第一个杂质浓度峰与距第一面第二近的第二个杂质浓度峰的边界为止的积分浓度为临界积分浓度以下。

Description

半导体装置
本申请是国际申请日为2016年6月13日、国际申请号为PCT/JP2016/067597、进入中国申请号为201680003832.6、发明名称为“半导体装置”的申请的分案申请。
技术领域
本发明涉及一种半导体装置。
背景技术
以往，在IGBT(绝缘栅双极型晶体管)装置设置有作为场截止层(FS层)发挥作用的掺杂有氢离子等的区域(例如，参照专利文献1和专利文献2)。
现有技术文献
专利文献
专利文献1：日本特表2010-541266号公报
专利文献2：日本特开2014-99643号公报
发明内容
技术问题
通常，FS层设置于IGBT的集电极附近。但是，如果将FS层设置在与通常相比更靠近发射极的位置，则能够抑制开关时的振荡和栅极电压为零时的集电极-发射极间的泄漏电流，且能够改进RBSOA(反向偏压安全工作区)。特别地，为了抑制开关时的振荡等，FS层的浓度越大越有效果。与此相对，如果将FS层设置在靠近集电极的位置，则与设置在靠近发射极的位置的情况相比，漂移层变厚，因此提高大电流短路耐量和耐压。特别地，为了提高大电流短路耐量等，FS层的浓度越小越有效果。这样，抑制开关时的振荡等与提高大电流短路耐量等对FS层的要求相反，因此难以兼顾。
这里，大电流短路耐量是通过使栅极电压逐渐上升，而破坏IGBT时的通电电流量来定义的耐量。为了测定大电流短路耐量，将开关导通时间的时间宽度固定，并将IGBT多次导通关断，随着开关导通次数的增加而逐渐增大输入的栅极电压，由此在IGBT流通大电流。在FS层设置在与通常相比更靠近发射极的位置，且FS层的浓度与通常相比更大的情况下，抑制空穴从集电极侧移动。由此，在IGBT的电流成分中，电子的比率变得比空穴多，集电极侧的电场上升。如果集电极侧的电场过于上升，则导致IGBT损坏。
技术方案
在本发明的第一形态中，提供一种半导体装置。半导体装置可以具备：第一导电型的半导体层和第二导电型的半导体层。第一导电型的半导体层可以具有第一面和第二面。第二面可以位于第一面的相反侧。第二导电型的半导体层可以以与第一导电型的半导体层的第一面接触的方式设置。第一导电型的半导体层可以在第一方向上的不同位置处具有多个杂质浓度峰。第一方向可以是从第一面朝向第二面的方向。从第一面起到多个杂质浓度峰中距第一面最近的第一个杂质浓度峰与距第一面第二近的第二个杂质浓度峰的边界为止的积分浓度可以为临界积分浓度以下。第一面可以是第一方向上的第一导电型的半导体层与第二导电型的半导体层的接合界面。第一个杂质浓度峰的杂质浓度可以比第二个杂质浓度峰的杂质浓度高。
第一方向上的从第一面起，到第二个杂质浓度峰与多个杂质浓度峰中距第一面第三近的第三个杂质浓度峰的边界为止的积分浓度可以为临界积分浓度以下。
第一导电型的半导体层在与多个杂质浓度峰中第三个杂质浓度峰相比更靠向第二面侧的位置具有质子以外的杂质浓度峰。
第一方向上的从第一面起，到第三个杂质浓度峰与质子以外的杂质浓度峰的边界为止的积分浓度可以为临界积分浓度以下。
第一方向上的从第一面起，到第三个杂质浓度峰为止的积分浓度可以为临界积分浓度以下。
第一导电型的半导体层可以在第二面与质子以外的杂质浓度峰之间具有杂质浓度比质子以外的杂质浓度峰高的第二导电型的杂质浓度峰。
从第二导电型的半导体层的位于与接合界面相反一侧的正面到第一个杂质浓度峰的位置为止，相对于第一导电型的半导体层和第二导电型的半导体层的第一方向上的总长度的百分比可以为大于85％且小于89％的范围。从正面到第二个杂质浓度峰的位置为止，相对于第一导电型的半导体层和第二导电型的半导体层的所述第一方向上的总长度的百分比可以为大于89％且小于91％的范围。从正面到第三个杂质浓度峰的位置为止，相对于第一导电型的半导体层和第二导电型的半导体层的第一方向上的总长度的百分比可以为大于96％且小于98％的范围。从正面到质子以外的杂质浓度峰的位置为止，相对于第一导电型的半导体层和第二导电型的半导体层的第一方向上的总长度的百分比可以为大于98％且小于100％的范围。
第一个杂质浓度峰的位置可以处于从第二导电型的半导体层的位于与接合界面相反一侧的正面起算大于94μm且小于97μm的范围。第二个杂质浓度峰的位置可以处于从正面起算大于97μm且小于100μm的范围。第三个杂质浓度峰的位置可以处于从正面起算大于105μm且小于108μm的范围。质子以外的杂质浓度峰的位置可以处于从正面起算大于108μm且小于110μm的范围。
从第二导电型的半导体层的位于与接合界面相反一侧的正面到第一个杂质浓度峰的位置为止，相对于第一导电型的半导体层和第二导电型的半导体层的第一方向上的总长度的百分比可以为大于77％且小于81％的范围。从正面到第二个杂质浓度峰的位置为止，相对于第一导电型的半导体层和第二导电型的半导体层的第一方向上的总长度的百分比可以为大于81％且小于86％的范围。从正面到第三个杂质浓度峰的位置为止，相对于第一导电型的半导体层和第二导电型的半导体层的第一方向上的总长度的百分比可以为大于93％且小于97％的范围。从正面到质子以外的杂质浓度峰的位置为止，相对于第一导电型的半导体层和第二导电型的半导体层的第一方向上的总长度的百分比可以为大于97％且小于100％的范围。
第一个杂质浓度峰的位置可以处于从第二导电型的半导体层的位于与接合界面相反一侧的正面起算大于54μm且小于57μm的范围。第二个杂质浓度峰的位置可以处于从正面起算大于57μm且小于60μm的范围。第三个杂质浓度峰的位置可以处于从正面起算大于65μm且小于68μm的范围。质子以外的杂质浓度峰的位置可以处于从正面起算大于68μm且小于70μm的范围。
半导体装置还可以具有栅极绝缘膜和栅极。栅极绝缘膜可以以沟槽状至少设置在第二导电型的半导体层的一部分。栅极可以以与栅极绝缘膜接触的方式设置。
构成第一个杂质浓度峰、第二个杂质浓度峰和第三个杂质浓度峰的施主可以包括基于氢、空位和氧而成的复合施主。
在与第二个杂质浓度峰和多个杂质浓度峰中距第一面第三近的第三个杂质浓度峰的边界相比更靠向第二面侧的位置，积分浓度可以达到临界积分浓度。
在本发明的第二形态中，提供一种半导体装置。半导体装置可以具备：第一导电型的半导体层和第二导电型的半导体层。第一导电型的半导体层可以具有第一面和第二面。第二面可以位于第一面的相反侧。第二导电型的半导体层可以以与第一导电型的半导体层的第一面接触的方式设置。第一导电型的半导体层可以在第一方向上的不同位置处具有多个杂质浓度峰。第一方向可以是从第一面朝向第二面的方向。在多个杂质浓度峰中距第一面最近的第一个杂质浓度峰与多个杂质浓度峰中距第二面最近的第二个杂质浓度峰之间，还可以具有多个第一杂质浓度峰，多个第一杂质浓度峰的杂质浓度可以比第一个杂质浓度峰的杂质浓度和第二个杂质浓度峰的杂质浓度低。
应予说明，上述的技术方案并未列举本发明的全部必要特征。此外，这些特征组的重新组合也可构成发明。
附图说明
图1是示出本发明的实施方式中的IGBT100的截面的图。
图2的(a)～(d)是示出IGBT100的制造工序的图。
图3是示出第一实施方式中的A1-A2间的杂质浓度峰(Px)与杂质浓度峰间的边界(Vy)的图。
图4是示出图3的从位置80[μm]到位置110[μm]的放大图。
图5是示出第一实施方式中的A1-A2间的杂质浓度峰(Px)与临界积分浓度之间的关系的图。
图6是示出图5的从位置80[μm]到位置110[μm]的放大图。
图7是示出第二实施方式中的A1-A2间的杂质浓度峰(Px)与杂质浓度峰间的边界(Vy)的图。
图8是示出图7的从位置40[μm]到位置70[μm]的放大图。
图9是示出第二实施方式中的A1-A2间的杂质浓度峰(Px)与临界积分浓度之间的关系的图。
图10是示出相对于施主浓度的临界电场强度Ec和临界积分浓度nc的关系的图。
符号说明
10：半导体基板
12：漂移层
14：第一面
16：第二面
18：基层
19：正面
20：半导体层
22：FS层
24：缓冲层
26：集电极层
32：栅极
34：栅极绝缘膜
36：层间绝缘膜
42：接触区
44：发射极区
50：栅极端子
51：发射极端子
52：发射极
53：集电极端子
54：集电极
100：IGBT
具体实施方式
以下，通过发明的实施方式来说明本发明，但以下实施方式并不限定权利要求书所涉及的发明。此外，实施方式中所说明的特征的全部组合不一定是发明的解决方案所必须的。
在本说明书中，n或p分别表示电子或空穴为多数载流子。此外，对于标记于n或p的右上的+或-，+表示载流子浓度比未标记+的载流子浓度高，-表示载流子浓度比未标记-的载流子浓度低。此外，在本说明书所记载的例子中，第一导电型表示n型，第二导电型表示p型，但是在其他例子中，也可以是第一导电型表示p型，第二导电型表示n型。
图1是示出本发明的实施方式中的IGBT100的截面的图。作为半导体装置的IGBT100具备：半导体基板10、以与半导体基板10的正面19接触的方式设置的发射极52和层间绝缘膜36、以及以与半导体基板10的背面接触的方式设置的集电极54。
半导体基板10具有作为第一导电型的半导体层的n-型的漂移层12、和作为第二导电型的半导体层的p型的基层18。漂移层12具有第一面14和第二面16。第一面14也是漂移层12与基层18的接合界面。应予说明，第二面16位于第一面14的相反侧，与上述的半导体基板10的背面一致。基层18以与第一面14接触的方式设置。基层18具有位于与第一面14(接合界面)相反一侧的正面19。应予说明，在图1中，接触区42和发射极区44位于基层18的正面19。正面19也是半导体基板10的正面。
漂移层12在第二面16一侧具有半导体层20。半导体层20通过从漂移层12的第二面16掺入杂质而形成。半导体层20在第一方向的不同位置处具有多个杂质浓度峰。在本说明书中，峰表示第一导电型或第二导电型的杂质浓度的峰。半导体层20具有第一导电型的FS层22、第一导电型的缓冲层24、和第二导电型的集电极层26。FS层22、缓冲层24和集电极层26以FS层22、缓冲层24和集电极层26的顺序在第一方向上并排设置。第一方向是指从第一面14朝向第二面16的方向。第一方向也可称为从发射极52朝向集电极54的半导体基板10的厚度方向。
第一导电型的FS层22在第一方向的不同位置处具有三个杂质浓度峰。本例的FS层22具有阻止耗尽层扩张的功能。即，FS层22具有使从第一面14附近起延伸的耗尽层不延伸到第二面16的功能。本例的FS层22为掺杂有质子(H+)的区域，且为在第一方向的不同位置处具有由质子(H+)的掺杂引起的三个杂质浓度峰的区域。由质子的掺杂引起的构成杂质浓度峰的施主为复合施主，该复合施主是基于通过质子的注入而导入的氢(H)、相同地在注入时作为晶体缺陷而形成的空位(V)、和存在于半导体基板10内的氧(O)的复合缺陷而成的复合施主，即基于VOH缺陷而成的复合施主。也将由该VOH缺陷得到的复合施主称为氢相关施主。
第一导电型的缓冲层24为具有与FS层22相比高的第一导电型的杂质浓度的层。即，在本例中，FS层22为n型，缓冲层24为n+型。缓冲层24也可以与FS层22同样地具有阻止耗尽层扩张的功能。本例的缓冲层24具有质子以外的第一导电型的杂质浓度峰。本例的缓冲层24为掺杂有磷(P)的区域。但是，缓冲层24也可以是以具有与FS层22相比高的杂质浓度的方式掺杂质子(H+)来代替磷(P)而成的层。
第二导电型的集电极层26具有从半导体基板10供应空穴的功能。集电极层26为具有与缓冲层24的杂质浓度峰相比高的杂质浓度峰的层。本例的集电极层26为掺杂有硼(B)的区域。
半导体基板10还具有：沟槽型的栅极32、栅极绝缘膜34、第一导电型的发射极区44和第二导电型的接触区42。栅极绝缘膜34以沟槽状至少设置在基层18的一部分。栅极32以与栅极绝缘膜34接触的方式设置。
应予说明，在其他例子中，IGBT100也可以具有平面型的栅极和栅极绝缘膜。与平面型相比，沟槽型的IGBT100中，从发射极52进入集电极54的电子的量更多。因此，与平面型相比，从集电极层26供应空穴而缓和集电极54侧的电场集中的本例的半导体层20的构成在沟槽型中更有效。
栅极32通过以与正面19接触的方式设置的层间绝缘膜36来与发射极52电隔离。在多个栅极32通过栅极端子50施加电压。在发射极52电连接有发射极端子51，在集电极54电连接有集电极端子53。
如果栅极32成为导通状态，则在栅极32附近的基层18形成沟道区。此时，如果在发射极52和集电极54之间形成适当的电位差，则电流从集电极54流到发射极52。发射极区44为提供与沟道形成区连接的电流通路的区域。
接触区42为提供发射极52与半导体基板10的低接触电阻的区域。在IGBT100通电的情况下，电流从集电极54经由发射极区44和接触区42流到发射极52。
图2的(a)～(d)是示出IGBT100的制造工序的图。(a)示出在具有漂移层12的半导体基板10的正面19形成基层18的工序。半导体基板10可以是n型的由浮区(FZ)法得到的单晶基板、由直拉(Czochralski，CZ)法得到的单晶基板、由磁场直拉(MCZ)法得到的单晶基板。此外，半导体基板10可以是厚度为100[μm]以上，且比电阻为50[Ωcm]以上。本例的半导体基板10是厚度为110[μm]，且比电阻为70[Ωcm]以上。
(b)示出形成栅极32、栅极绝缘膜34、接触区42和发射极区44，然后在半导体基板10的正面19形成层间绝缘膜36和发射极52的工序。栅极32可以是多晶硅，栅极绝缘膜34可以是氧化硅。此外，接触区42可以是第二导电型的掺杂有作为杂质的硼(B)的区域。发射极区44可以是第一导电型的掺杂有作为杂质的砷(As)或磷(P)的区域。层间绝缘膜36可以是氧化硅，发射极52可以是铝和硅的合金(Al-Si)。
(c)示出通过从漂移层12的第二面16掺入杂质，而形成FS层22、缓冲层24和集电极层26的工序。在本例的(c)所示的工序中，首先通过掺入质子(H+)而形成在第一方向的不同位置处具有三个峰的FS层22。通过调整质子的加速电压，能够调整杂质浓度的峰位置。
在本例中，为了在从第二面16起算距离15μm的位置形成第一峰，以剂量为1.0E13cm-2和加速电压为1.00MeV来掺入质子(H+)。此外，为了在从第二面16起算距离10μm的位置形成第二峰，以剂量为7.0E12cm-2和加速电压为0.80MeV来掺入质子(H+)。进一步地，为了在从第二面16起算距离4.2μm的位置形成第三峰，以剂量为1.0E13cm-2和加速电压为0.40MeV来掺入质子(H+)。但是，在经过活化退火后，形成峰的位置稍微从上述的设定位置偏离。应予说明，E表示10的幂，例如1.0E13表示1.0×1013。
在形成了FS层22之后，通过掺入磷(P)来形成缓冲层24。在本例中，为了在从第二面16起算距离0.7μm的位置形成峰，以剂量为1.7E12cm-2和加速电压为640keV来掺入磷(P)。在形成了缓冲层24之后，通过以2.0E13cm-2掺入硼(B)从而形成集电极层26。
(d)示出以与第二面16接触的方式形成集电极54的工序。集电极54可以通过将钛(Ti)、镍(Ni)和金(Au)以钛(Ti)、镍(Ni)和金(Au)的顺序层叠而形成。然后，设置栅极端子50、发射极端子51和集电极端子53。由此，完成IGBT100。
图3是示出第一实施方式中的A1-A2间的杂质浓度峰(Px)与杂质浓度峰间的边界(Vy)的图。在本说明书中，Px(x＝1～5)表示杂质浓度的峰。峰Px为杂质浓度的极大值。峰Px的位置和杂质浓度的高度可以根据掺入的杂质的加速电压和杂质浓度来设定。Vy(y＝1～4)表示两个P间的边界。边界Vy为在两个峰Px间的杂质浓度的最小值。
在图3中，纵轴表示杂质浓度[/cm3]，并表示结合了第一导电型和第二导电型的净杂质浓度(净掺杂)。图3对应于图1的A1-A2上的杂质浓度。横轴表示半导体基板10的在第一方向上的位置。将正面19设为位置0[μm]，将第二面16设为位置110[μm]。漂移层12的第一面14位于位置0[μm]与位置10[μm]之间。
本例为耐压1200V的IGBT100中的杂质浓度的掺杂图案。在本例中，A1-A2为从正面19起到达第二面16为止的沿着第一方向的区域。
在本说明书中，将多个杂质浓度峰中距第一面14最近的第一个杂质浓度峰称为第一峰P1。同样地，将距第一面14第二近的杂质浓度峰称为第二峰P2，将距第一面14第三近的杂质浓度峰称为第三峰P3，将距第一面14第四近的杂质浓度峰称为第四峰P4。进一步地，将距第二面16最近的峰设为第五峰P5。在本例中，峰P1～P3为质子(H+)的峰。比第三峰P3更靠向第二面16侧的第四峰P4为质子以外的峰。此外，第五峰P5位于第二面16与第四峰P4之间，具有与第四峰P4相比高的杂质浓度峰P5。
此外，峰P1与P2之间具有边界V1。同样地，峰P2与P3之间具有边界V2，峰P3与P4之间具有边界V3，峰P4与P5之间具有边界V4。
在本例中，在峰P3处按杂质浓度从低到高的顺序称为第一掺杂图案～第四掺杂图案。应予说明，后述的积分浓度按第一掺杂图案～第四掺杂图案的顺序从低到高。峰P3的杂质浓度在第一掺杂图案～第四掺杂图案处不同，但是峰P3的位置在第一掺杂图案～第四掺杂图案处相同。
图3是将四种不同的掺杂图案显示在一个曲线图中的图。不同种类的掺杂图案对应不同的IGBT100。作为成品的一个IGBT100具有一种掺杂图案。在将第一掺杂图案的总剂量设为1的情况下，第二掺杂图案的总剂量为1.4，第三掺杂图案的总剂量为2.6，第四掺杂图案的总剂量为4.5。总剂量的差别在第三峰和第三边界附近特别显著。
四种不同的第一掺杂图案～第四掺杂图案在第三峰P3-1、P3-2、P3-3和P3-4以及第三边界V3-1、V3-2、V3-3和V3-4附近具有不同的杂质浓度。但是，四种不同的掺杂图案在其他区域中一致。例如，在从位置0[μm]到位置100[μm]的区域中，四种不同的掺杂图案一致。例如，在P4、V4和P5处，第一掺杂图案～第四掺杂图案也一致。应予说明，第三峰的杂质浓度按P3-1、P3-2、P3-3和P3-4的顺序变高，第三边界的杂质浓度按V3-1、V3-2、V3-3和V3-4的顺序变高。
图4示出图3的从位置80[μm]到位置110[μm]的放大图。由图4可知，四种不同的掺杂图案在除了从第二边界V2到第四峰P4以外的范围内完全一致。
应予说明，在第二边界V2与第一掺杂图案中的第三峰P3-1之间可观察到比第三峰P3-1小的杂质浓度的极大值和杂质浓度的最小值。然而，在第二边界V2与第三峰P3-1之间的杂质浓度的极小值和极大值并不是根据掺入的杂质的加速电压和杂质浓度而有意图地形成的。因此，在本说明书中，不将他们作为峰P和边界V。
在本例中，峰P1的位置位于大于94[μm]且小于97[μm]的范围。此外，峰P2的位置位于大于97[μm]且小于100[μm]的范围。进一步地，峰P3的位置位于大于105[μm]且小于108[μm]的范围。除此之外，峰P4的位置位于大于108[μm]且小于110[μm]的范围。
在本例中，如果将漂移层12和基层18的在第一方向上的长度称为基板长度L，则上述的范围可以换种方式描述如下。从0[μm]位置到峰P1的位置相对于基板长度L的百分比为大于85％且小于89％的范围。此外，从0[μm]位置到峰P2的位置相对于基板长度L的百分比为大于89％且小于91％的范围。进一步地，从0[μm]位置到峰P3的位置相对于基板长度L的百分比为大于96％且小于98％的范围。除此之外，从0[μm]位置到峰P4的位置相对于基板长度L的百分比为大于98％且小于100％的范围。
图5是示出第一实施方式中的A1-A2间的杂质浓度峰(Px)与临界积分浓度之间的关系的图。纵轴表示积分浓度[/cm2]，横轴与图3和图4相同，表示半导体基板10的在第一方向上的位置。在本例中，由于比例尺的关系，将110[μm]附近的曲线省略。
在本说明书中，将从漂移层12与基层18的接合界面即第一面14起到漂移层12的特定的位置为止沿第一方向对杂质浓度进行积分而得到的值称为积分浓度。进一步地，在本说明书中，在正向偏压施加到集电极54与发射极52之间，且电场强度的最大值达到临界电场强度而发生了雪崩击穿的情况下，在从第一面14耗尽到漂移层12的第一方向上的特定位置时，称在该特定位置处的杂质浓度的积分得到的值达到临界积分浓度。应予说明，在IGBT100中，正向偏压施加到集电极54与发射极52之间表示集电极54的电位比发射极52的电位高。
在施加正向偏压时，达到临界积分浓度的特定位置为止的漂移层12耗尽，但与该特定位置相比第一方向的前方区域未耗尽。在本例中，通过调节四个掺杂图案中的FS层22的峰位置(峰P1～峰P3)，能够调节漂移层12中的临界积分浓度的位置。临界积分浓度可以处于1.2E12[/cm2]与2.0E12[/cm2]之间。本例的临界积分浓度约为1.4E12[/cm2]。
在本例中，在第一掺杂图案～第四掺杂图案中，第一方向上的从第一面14起到边界V1为止的积分浓度为临界积分浓度以下。此外，在第一掺杂图案～第四掺杂图案中，第一方向上的从第一面14起到边界V2为止的积分浓度为临界积分浓度以下。
进一步地，在本例中，在第一掺杂图案中，第一方向上的从第一面14起到边界V3-1为止的积分浓度为临界积分浓度以下。此外，在第二掺杂图案中，第一方向上的从第一面14起到边界V3-2为止的积分浓度也为临界积分浓度以下。但是，在第三掺杂图案～第四掺杂图案中，第一方向上的从第一面14起到边界V3-3或边界V3-4为止的积分浓度超过临界积分浓度。应予说明，在第二掺杂图案中，第一方向上的从第一面14起到峰P3-2为止的积分浓度为临界积分浓度以下。
图6是示出图5的从位置80[μm]到位置110[μm]的放大图。在本例中，由峰P1、P2和P3这三个峰形成FS层22。由于在FS层22的第一峰P1处未达到临界积分浓度，所以能够将FS层22以比较靠近发射极52且比较高浓度的方式设置。由此，能够抑制开关时的振荡。此外，在本例中，由于在FS层22或缓冲层24达到临界积分浓度，所以能够在FS层22或缓冲层24抑制耗尽层的延伸。
在本例中，还具有浓度比FS层22高的缓冲层24(峰P4)、和浓度比缓冲层24高的集电极层26(峰P5)。相对于FS层22的杂质浓度为1.0E14～1.0E16，峰P4的杂质浓度为1.0E16～1.0E17，峰P5的杂质浓度为1.0E17～1.0E18。因此，在图6中未图示峰P4和峰P5。在本例中通过缓冲层24和集电极层26能够控制载流子的注入特性。例如，通过集电极层26能够提高向漂移层12注入空穴的特性。由此，由于能够在关断时将载流子供应给耗尽层，所以能够缓和在集电极侧的电场的上升。因此，能够提高大电流短路耐量。这样，通过采用本例的结构，能够兼顾开关时振荡的抑制等和大电流短路耐量的提高等。
在本例中，设集电极电压Vcc＝680[V]、栅极导通电阻Rgon＝4.1[Ω]、栅极关断电阻Rgoff＝20[Ω]、栅极输入脉冲时间＝2[μs]、芯片接合温度Tj＝25[℃]，并将栅极-发射极间电位Vge从15[V]逐渐上升而进行了大电流短路耐量试验。本例的IGBT100在集电极-发射极间电流Ic＝4300[A/cm2]的情况下也没有被破坏。应予说明，由于装置限制而在Ic＝4300[A/cm2]停止通电。集电极电压Vcc为施加到集电极端子53的电压。栅极-发射极间电位Vge为栅极端子50与发射极端子51之间的电位差。集电极-发射极间电流Ic为在集电极端子53与发射极端子51之间流通的电流。
此外，在本例中，设集电极电压Vcc＝870[V]、集电极-发射极间电流Ice＝300[A/cm2]、栅极导通电阻Rgon＝1[Ω]、栅极关断电阻Rgoff＝1[Ω]、浮地电感(floatinginductance)Ls＝70[nH]、芯片接合温度Tj＝25[℃]，并将栅极-发射极间电位Vge从15[V]关断为0[V]而进行了关断浪涌试验。本例的IGBT100在关断时的集电极-发射极间电压Vce的峰成为1125[V]。这表示关断时的浪涌电压比以往得到抑制。除此之外，关断振动也比以往得到抑制。
图7是示出第二实施方式中的A1-A2间的杂质浓度峰(Px)与杂质浓度峰间的边界(Vy)的图。纵轴和横轴与图3相同。在本例中，第二面16对应于位置70[μm]。本例的IGBT100中，漂移层12的厚度比第一实施方式薄，且具有耐压600V。在本例中，峰Px的位置与第一实施方式不同。其他方面可以与第一实施方式相同。应予说明，本例示出一种掺杂图案。
图8是示出图7的从位置40[μm]到位置70[μm]的放大图。在本例中，峰P1的位置位于大于54[μm]且小于57[μm]的范围。此外，峰P2的位置位于大于57[μm]且小于60[μm]的范围。进一步地，峰P3的位置位于大于65[μm]且小于68[μm]的范围。除此之外，峰P4的位置位于大于68[μm]且小于70[μm]的范围。
在本例中，如果将漂移层12和基层18的在第一方向上的长度称为基板长度L，则上述的范围可以换种方式描述如下。从0[μm]位置到峰P1的位置相对于基板长度L的百分比为大于77％且小于81％的范围。此外，从0[μm]位置到峰P2的位置相对于基板长度L的百分比为大于81％且小于86％的范围。进一步地，从0[μm]位置到峰P3的位置相对于基板长度L的百分比为大于93％且小于97％的范围。除此之外，从0[μm]位置到峰P4的位置相对于基板长度L的百分比为大于97％且小于100％的范围。
图9是示出第二实施方式中的A1-A2间的杂质浓度峰(Px)与临界积分浓度之间的关系的图。在本例中，第一方向上的从第一面14起到边界V1为止的积分浓度为临界积分浓度以下。此外，第一方向上的从第一面14起到峰P2为止的积分浓度为临界积分浓度以下。除此之外，第一方向上的从第一面14起到边界V2为止的积分浓度也为临界积分浓度以下。但是，第一方向上的从第一面14起到峰P3为止的积分浓度超过临界积分浓度。
第二实施方式中的IGBT100的制造工序基本上与第一实施方式相同。不同点列举如下：第二实施方式中的半导体基板10可以是厚度小于100[μm]，且比电阻小于50[Ωcm]。本例的半导体基板10的厚度为70[μm]，且比电阻为30[Ωcm]。在FS层22的制造工序中，为了在从第二面16起算距离4.2μm的位置形成第三峰，以剂量1.0E14cm-2和加速电压0.40MeV来掺入质子。其他方面与第一实施方式相同。在本例中，也能够得到与第一实施方式相同的效果。
在本例中，设集电极电压Vcc＝360[V]、栅极导通电阻Rgon＝1[Ω]、栅极关断电阻Rgoff＝90[Ω]、栅极输入脉冲时间＝2[μs]、芯片接合温度Tj＝-40[℃]，并将栅极-发射极间电位Vge从15[V]逐渐上升而进行了大电流短路耐量试验。本例的IGBT100在集电极-发射极间电流Ic＝4300[A/cm2]的情况下也没有被破坏。应予说明，由于装置限制而在Ic＝4300[A/cm2]停止通电。
此外，在本例中，设集电极电压Vcc＝410[V]、集电极-发射极间电流Ice＝310[A/cm2]、栅极导通电阻Rgon＝3.9[Ω]、栅极关断电阻Rgoff＝3.9[Ω]、浮地电感Ls＝70[nH]、芯片接合温度Tj＝175[℃]，并将栅极-发射极间电位Vge从15[V]关断为0[V]而进行了关断浪涌试验。本例的IGBT100在关断时的集电极-发射极间电压Vce的峰约为700[V]。关断时的浪涌电压比以往得到抑制。除此之外，关断振动也比以往得到抑制。
进一步地，在本例中，设集电极电压Vcc＝350[V]、集电极-发射极间电流Ice＝490[A/cm2]，并使其他条件与上述的关断浪涌试验相同而进行了关断浪涌试验。本例的IGBT100在关断时的集电极-发射极间电压Vce的峰约为750[V]。关断时的浪涌电压比以往得到抑制。除此之外，关断振动也比以往得到抑制。
图10是示出相对于施主浓度的临界电场强度Ec和临界积分浓度nc的关系的图。横轴为施主浓度(n型的杂质浓度)[/cm3]，纵轴左侧为临界电场强度Ec[V/cm]，纵轴右侧为临界积分浓度nc[/cm2]。以下，对相对于施主浓度的临界电场强度Ec与临界积分浓度nc的对应关系进行说明。
在平面pn结中，考虑p型层的浓度比n型层的浓度高多个数量级的单侧突变结。在单侧突变结的情况下，如果向pn结施加反向偏置电压，则可看作耗尽层仅在n型层扩张。由于反向偏置电压的施加使得耗尽层扩张，并且在pn结附近电场强度成为最大值。如果该电场强度的最大值达到预定值，则由于碰撞电离而产生雪崩击穿。
应予说明，在第一实施方式和第二实施方式中，该n型层对应于漂移层12，该p型层对应于基层18。此外，向pn结施加反向偏置电压对应于将集电极54的电位比发射极52的电位高的正向偏压施加于IGBT100。
产生雪崩击穿的电场强度的值称为临界电场强度(Critical Electric FieldStrength)。雪崩击穿依赖于半导体的构成元素、被掺入半导体的杂质、杂质的浓度。如果将施主浓度设为ND，将临界电场强度设为EC，并利用硅(Si)的碰撞电离系数进行电离积分，则临界电场强度由式1来表示。
[式1]
EC＝4010·(ND)1/8
由式1可知，如果确定了施主浓度ND，则临界电场强度EC确定。此外，在只考虑一维方向(设为x方向)的情况下，泊松方程由式2来表示。
[式2]
dE/dx＝(q/εrε0)(p-n+ND-NA)
这里，q为元电荷(1.602×10-19[C])，ε0为真空介电常数(8.854×10-14[F/cm])，εr为物质的相对介电常数。在硅的情况下，εr＝11.9。p为空穴浓度，n为电子浓度，NA为受主浓度。由于在单侧突变结只考虑n型层，所以不存在受主(NA＝0)。进一步地，如果假定为不存在空穴和电子的完全耗尽(n＝p＝0)了的耗尽层，则用深度x对式2进行积分，可得到式3。
[式3]
E＝(q/εrε0)∫NDdx
将pn结的位置设为原点0，并将在n型层中位于与pn结相反一侧的位置的耗尽层的端部的位置设为x0。并且，如果对整个耗尽层从0到x0进行积分，则式3的E成为电场强度分布的最大值。如果将电场强度分布的最大值设为Em，则Em由式4来表示。
[式4]
Figure BDA0002806214680000151
如果电场强度分布的最大值Em达到临界电场强度Ec，则式4由式5来表示。
[式5]
Figure BDA0002806214680000152
式5的两边都是常数。式5的右边为在n型层中完全耗尽了的范围，因此根据本说明书中记载的定义，表示临界积分浓度nc。由此得到下面的式6。式6表示临界积分浓度nc与临界电场强度Ec的对应关系。这样，临界积分浓度nc成为与临界电场强度Ec对应的常数。
[式6]
Ec(εrε0/q)＝nc
应予说明，在图10中，假定施主浓度ND在n型层的x方向的浓度分布是均匀的。由于临界电场强度Ec依赖于n型层的施主浓度ND(参照式5)，所以临界积分浓度nc也依赖于n型层的施主浓度ND。在施主浓度ND为1×1013～1×1015(/cm3)的范围时，临界积分浓度nc成为1.1×1012～2.0×1012(/cm2)。如果施主浓度为遍及多个数量级的浓度范围，则可以看作临界积分浓度nc几乎为常数。
例如，在第一实施方式的1200V的例子中，如果将漂移层12的施主浓度ND设为6.1×1013(/cm3)(参照图3和图4)，则根据式6可评价为临界积分浓度nc约为1.4×1012(/cm2)。此外，在第二实施方式的600V的例子中，如果将漂移层12的施主浓度ND设为1.4×1014(/cm3)(参照图7和图8)，则根据式6可评价为临界积分浓度nc约为1.55×1012(/cm2)。
在第一实施方式和第二实施方式中，通过调节峰Px的位置来调节临界积分浓度nc的位置。由于在FS层22的第一峰P1处未达到临界积分浓度nc，所以能够将FS层22以比较靠近发射极52且比较高浓度的方式设置。由此，能够抑制开关时的振荡。此外，也能够抑制泄漏电流，也能够改进RBSOA。进一步地，通过由杂质浓度比FS层22的杂质浓度高的集电极层26来控制空穴注入特性，能够抑制临界积分浓度nc的位置处的临界电场强度Ec。由此，无需使FS层22比以往更靠近集电极54，且无需使FS层22的浓度比以往低，能够提高大电流短路耐量。此外，也能够提高耐压。这样，能够兼顾大电流短路耐量的提高和开关时振荡等的抑制。
应予说明，在如本申请这样具备具有多个杂质浓度的峰的FS层22的情况下，漂移层12的施主浓度ND无法在FS层22内均匀。但是，由于临界积分浓度nc为耗尽层扩张的第一方向上的积分量，所以在FS层22中的杂质浓度的增减被积分量吸收。
此外，上述的临界总杂质量的讨论不限于硅，也可以应用于碳化硅(SiC)、氮化镓(GaN)、金刚石、氧化镓(Ga2O3)等宽带隙半导体。即，对于用于导出式1的碰撞电离系数、式2中的相对介电常数，只要使用各物质的值即可。
以上，使用实施方式对本发明进行了说明，但是本发明的技术范围并不限于上述实施方式所记载的范围。可以对上述实施方式进行各种变更或改进对本领域技术人员来说是显而易见的。根据权利要求书的记载，进行了那样的变更或改进的方式显然也可以包括在本发明的技术范围内。
应注意，权利要求书、说明书及附图中示出的装置、系统、程序及方法中的动作、过程、步骤和阶段等各处理的执行顺序只要未特别明示“早于”、“预先”等，另外，未在后续处理中使用之前的处理结果，则可以以任意顺序来实现。关于权利要求书、说明书及附图中的动作流程，即使为方便起见使用“首先”、“接下来”等进行了说明，也并不意味着必须以这一顺序来实施。

Claims (12)

1.一种半导体装置，其特征在于，具备：
第一导电型的第一半导体层，具有第一面和第二面，所述第二面位于所述第一面的相反侧；以及
第二导电型的第二半导体层，设置于所述第一半导体层的所述第一面侧，
所述第一半导体层具有：
第一导电型的漂移层，以与所述第一面接触的方式设置；
第一导电型的三个以上的杂质浓度峰，在比所述漂移层更靠所述第二面侧设置在从所述第一面向所述第二面的第一方向上的不同位置，且杂质浓度比所述漂移层的杂质浓度高；以及
第二导电型的第三半导体层，以与所述第二面接触的方式设置，
从所述第一面起到所述杂质浓度峰中距所述第二面第二近的第二个杂质浓度峰为止的积分浓度比临界积分浓度小，
所述临界积分浓度由下式来定义：
Ec(εrε0/q)＝nc
其中，nc为临界积分浓度，Ec为临界电场强度，ε0为真空介电常数，εr为半导体的相对介电常数，q为元电荷。
2.根据权利要求1所述的半导体装置，其特征在于，
所述三个以上的杂质浓度峰中距所述第二面第一近的第一个杂质浓度峰具有质子以外的杂质。
3.根据权利要求2所述的半导体装置，其特征在于，
所述三个以上的杂质浓度峰在所述第一个杂质浓度峰与距所述第一面第一近的杂质浓度峰之间包含多个杂质浓度峰，
所述多个杂质浓度峰的杂质浓度比所述第一个杂质浓度峰和距所述第一面第一近的杂质浓度峰中的任一个的杂质浓度低。
4.根据权利要求2所述的半导体装置，其特征在于，
所述三个以上的杂质浓度峰中，距所述第一面第一近的杂质浓度峰的杂质浓度比距所述第一面第二近的杂质浓度峰的杂质浓度高。
5.根据权利要求2所述的半导体装置，其特征在于，
所述第一方向上的从所述第一面起，到所述第二个杂质浓度峰与所述质子以外的杂质浓度峰之间的边界为止的积分浓度比所述临界积分浓度小。
6.根据权利要求2所述的半导体装置，其特征在于，
所述第一导电型的半导体层在所述第二面与所述第一个杂质浓度峰之间具有杂质浓度比所述第一个杂质浓度峰高的第二导电型的杂质浓度峰。
7.根据权利要求2～6中任一项所述的半导体装置，其特征在于，
所述第二半导体层具有位于与所述第一半导体层相反侧的正面，
所述三个以上的杂质浓度峰具有距所述第二面第三近的第三个杂质浓度峰和距所述第二面第四近的第四个杂质浓度峰，
从所述正面到所述第四个杂质浓度峰的位置为止的长度，相对于所述第一半导体层和所述第二半导体层的所述第一方向上的第一长度的百分比为大于85％且小于89％的范围，
从所述正面到所述第三个杂质浓度峰的位置为止的长度，相对于所述第一长度的百分比为大于89％且小于91％的范围，
从所述正面到所述第二个杂质浓度峰的位置为止的长度，相对于所述第一长度的百分比为大于96％且小于98％的范围，
从所述正面到所述第一个杂质浓度峰的位置为止的长度，相对于所述第一长度的百分比为大于98％且小于100％的范围。
8.根据权利要求2～6中任一项所述的半导体装置，其特征在于，
所述三个以上的杂质浓度峰具有距所述第二面第三近的第三个杂质浓度峰和距所述第二面第四近的第四个杂质浓度峰，
从所述第二面到所述第四个杂质浓度峰的位置为止的长度处于小于16μm且大于13μm的范围，
从所述第二面到所述第三个杂质浓度峰的位置为止的长度处于小于13μm且大于10μm的范围，
从所述第二面到所述第二个杂质浓度峰的位置为止的长度处于小于5μm且大于2μm的范围，
从所述第二面到所述第一个杂质浓度峰的位置为止的长度处于小于2μm且大于0μm的范围。
9.根据权利要求2～6中任一项所述的半导体装置，其特征在于，
所述第二半导体层具有位于与所述第一半导体层相反侧的正面，
所述三个以上的杂质浓度峰具有距所述第二面第三近的第三个杂质浓度峰和距所述第二面第四近的第四个杂质浓度峰，
从所述正面到所述第四个杂质浓度峰的位置为止的长度，相对于所述第一半导体层和所述第二半导体层的所述第一方向上的第一长度的百分比为大于77％且小于81％的范围，
从所述正面到所述第三个杂质浓度峰的位置为止的长度，相对于所述第一长度的百分比为大于81％且小于86％的范围，
从所述正面到所述第二个杂质浓度峰的位置为止的长度，相对于所述第一长度的百分比为大于93％且小于97％的范围，
从所述正面到所述第一个杂质浓度峰的位置为止的长度，相对于所述第一长度的百分比为大于97％且小于100％的范围。
10.根据权利要求1～6中任一项所述的半导体装置，其特征在于，还具有：
栅极绝缘膜，以沟槽状至少设置在所述第二半导体层的一部分；以及
栅极，以与所述栅极绝缘膜接触的方式设置。
11.根据权利要求2～6中任一项所述的半导体装置，其特征在于，
所述三个以上的杂质浓度峰中，除了所述第一个杂质浓度峰以外的所述杂质浓度峰包括基于氢、空位和氧而成的复合施主。
12.根据权利要求1～6中任一项所述的半导体装置，其特征在于，
所述漂移层是施主浓度为1×1013/cm3～1×1015/cm3的区域。
CN202011371539.XA 2015-06-17 2016-06-13 半导体装置 Pending CN112490281A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015122037 2015-06-17
JP2015-122037 2015-06-17
CN201680003832.6A CN107004716B (zh) 2015-06-17 2016-06-13 半导体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201680003832.6A Division CN107004716B (zh) 2015-06-17 2016-06-13 半导体装置

Publications (1)

Publication Number Publication Date
CN112490281A true CN112490281A (zh) 2021-03-12

Family

ID=57545874

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201680003832.6A Active CN107004716B (zh) 2015-06-17 2016-06-13 半导体装置
CN202011371539.XA Pending CN112490281A (zh) 2015-06-17 2016-06-13 半导体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201680003832.6A Active CN107004716B (zh) 2015-06-17 2016-06-13 半导体装置

Country Status (5)

Country Link
US (1) US10229972B2 (zh)
JP (3) JP6292349B2 (zh)
CN (2) CN107004716B (zh)
DE (1) DE112016000168T5 (zh)
WO (1) WO2016204126A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6237921B2 (ja) * 2014-09-30 2017-11-29 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6820738B2 (ja) * 2016-12-27 2021-01-27 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
JP6708266B2 (ja) * 2017-01-17 2020-06-10 富士電機株式会社 半導体装置
DE102017126853B4 (de) * 2017-11-15 2019-11-21 Infineon Technologies Dresden Gmbh Halbleitervorrichtung mit Puffergebiet
US11621319B2 (en) 2018-08-10 2023-04-04 Rohm Co., Ltd. SiC semiconductor device
JP6664446B2 (ja) * 2018-08-10 2020-03-13 ローム株式会社 ＳｉＣ半導体装置
JP6964566B2 (ja) * 2018-08-17 2021-11-10 三菱電機株式会社 半導体装置およびその製造方法
JP6993946B2 (ja) * 2018-08-21 2022-01-14 株式会社東芝 半導体素子
JP7010184B2 (ja) * 2018-09-13 2022-01-26 株式会社デンソー 半導体装置
DE102018132236B4 (de) 2018-12-14 2023-04-27 Infineon Technologies Ag Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
JP7375340B2 (ja) * 2019-06-12 2023-11-08 サンケン電気株式会社 半導体装置
WO2021075330A1 (ja) 2019-10-17 2021-04-22 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7129437B2 (ja) * 2020-02-17 2022-09-01 ローム株式会社 ＳｉＣ半導体装置
JP7323049B2 (ja) 2020-03-04 2023-08-08 富士電機株式会社 半導体装置および半導体装置を備えた電力変換装置
JP7374054B2 (ja) 2020-08-20 2023-11-06 三菱電機株式会社 半導体装置
JP2022035157A (ja) * 2020-08-20 2022-03-04 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP7415913B2 (ja) 2020-12-28 2024-01-17 三菱電機株式会社 半導体装置及びその製造方法
CN116978937A (zh) * 2021-02-07 2023-10-31 华为技术有限公司 半导体器件及相关模块、电路、制备方法
WO2022265061A1 (ja) * 2021-06-17 2022-12-22 富士電機株式会社 半導体装置および半導体装置の製造方法
CN113644123A (zh) * 2021-06-28 2021-11-12 华为技术有限公司 半导体器件及相关芯片和制备方法
CN116918073A (zh) * 2021-09-15 2023-10-20 富士电机株式会社 半导体装置和半导体装置的制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6482681B1 (en) 2000-05-05 2002-11-19 International Rectifier Corporation Hydrogen implant for buffer zone of punch-through non epi IGBT
JP4093042B2 (ja) * 2002-12-09 2008-05-28 富士電機デバイステクノロジー株式会社 半導体装置
JP2006049473A (ja) * 2004-08-03 2006-02-16 Toyota Central Res & Dev Lab Inc 縦型半導体装置
DE102004047749B4 (de) * 2004-09-30 2008-12-04 Infineon Technologies Austria Ag Halbleiterbauteil Diode und IGBT sowie dafür geeignetes Herstellungsverfahren
US7538412B2 (en) * 2006-06-30 2009-05-26 Infineon Technologies Austria Ag Semiconductor device with a field stop zone
EP2045844A1 (en) * 2007-10-03 2009-04-08 ABB Technology AG Semiconductor Module
US7960222B1 (en) * 2007-11-21 2011-06-14 National Semiconductor Corporation System and method for manufacturing double EPI N-type lateral diffusion metal oxide semiconductor transistors
JP5365009B2 (ja) 2008-01-23 2013-12-11 富士電機株式会社 半導体装置およびその製造方法
CN102687277B (zh) * 2009-11-02 2016-01-20 富士电机株式会社 半导体器件以及用于制造半导体器件的方法
JP6006918B2 (ja) * 2011-06-06 2016-10-12 ルネサスエレクトロニクス株式会社 半導体装置、半導体装置の製造方法、及び電子装置
EP2782121B1 (en) * 2011-11-15 2021-01-06 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP5817686B2 (ja) * 2011-11-30 2015-11-18 株式会社デンソー 半導体装置
EP2790209B1 (en) * 2012-03-30 2019-09-25 Fuji Electric Co., Ltd. Manufacturing method for semiconductor device

Also Published As

Publication number Publication date
WO2016204126A1 (ja) 2016-12-22
CN107004716B (zh) 2020-12-18
US20170278929A1 (en) 2017-09-28
JP6725015B2 (ja) 2020-07-15
JPWO2016204126A1 (ja) 2017-09-14
JP6292349B2 (ja) 2018-03-14
JP2018082191A (ja) 2018-05-24
US10229972B2 (en) 2019-03-12
DE112016000168T5 (de) 2017-08-03
JP2019096897A (ja) 2019-06-20
CN107004716A (zh) 2017-08-01
JP6562066B2 (ja) 2019-08-21

Similar Documents

Publication Publication Date Title
CN107004716B (zh) 半导体装置
US9882038B2 (en) Method of manufacturing a bipolar semiconductor switch
CN107424928B (zh) 具有充电平衡设计的功率半导体器件
US10497801B2 (en) Method of manufacturing a semiconductor device having an undulated profile of net doping in a drift zone
US9620630B2 (en) Injection control in semiconductor power devices
CN110036486B (zh) 具有栅极沟槽和掩埋的终端结构的功率半导体器件及相关方法
JP6090329B2 (ja) 半導体装置およびその製造方法
CN104733519A (zh) 半导体器件
JP6139312B2 (ja) 半導体装置
US20190165151A1 (en) Insulated Gate Bipolar Transistor Having First and Second Field Stop Zone Portions and Manufacturing Method
US20190198607A1 (en) Semiconductor device, and manufacturing method for same
JP2022160610A (ja) 半導体装置
JP7246983B2 (ja) 半導体装置
CN109564939B (zh) 半导体装置
US20200273970A1 (en) Semiconductor device
JP7361634B2 (ja) 半導体装置及び半導体装置の製造方法
US11545564B2 (en) Semiconductor device
JPH0982955A (ja) 半導体装置の製法
CN113838915B (zh) 一种沟槽栅电荷存储型igbt及其制作方法
US11574998B2 (en) Semiconductor device and manufacturing method thereof
KR101748141B1 (ko) 절연 게이트 양극성 트랜지스터
CN115472668A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination