JP7323049B2 - 半導体装置および半導体装置を備えた電力変換装置 - Google Patents

半導体装置および半導体装置を備えた電力変換装置 Download PDF

Info

Publication number
JP7323049B2
JP7323049B2 JP2022504466A JP2022504466A JP7323049B2 JP 7323049 B2 JP7323049 B2 JP 7323049B2 JP 2022504466 A JP2022504466 A JP 2022504466A JP 2022504466 A JP2022504466 A JP 2022504466A JP 7323049 B2 JP7323049 B2 JP 7323049B2
Authority
JP
Japan
Prior art keywords
concentration
concentration peak
peak
region
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022504466A
Other languages
English (en)
Other versions
JPWO2021177422A5 (ja
JPWO2021177422A1 (ja
Inventor
由晴 加藤
洋輔 桜井
晴司 野口
尚 吉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2021177422A1 publication Critical patent/JPWO2021177422A1/ja
Publication of JPWO2021177422A5 publication Critical patent/JPWO2021177422A5/ja
Application granted granted Critical
Publication of JP7323049B2 publication Critical patent/JP7323049B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Description

本発明は、半導体装置、半導体装置の製造方法および半導体装置を備えた電力変換装置に関する。
従来、「ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）装置に、フィールドストップ層（ＦＳ層）」を設けた構成が知られている（例えば、特許文献１参照）。
特許文献１ ＷＯ２０１６／２０４１２６号
 解決しようとする課題
ＩＧＢＴ装置等の半導体装置においては、ラッチアップ耐量等の特性が改善されることが好ましい。
一般的開示
上記課題を解決するために、本発明の第１の態様においては、上面および下面を有し、第１導電型のドリフト領域が設けられた半導体基板を備える半導体装置を提供する。半導体装置は、ドリフト領域と下面との間に配置され、半導体基板の深さ方向におけるドーピング濃度分布が３個以上の濃度ピークを有する、第１導電型のバッファ領域を備えてよい。半導体装置は、バッファ領域と下面との間に配置された第２導電型のコレクタ領域を備えてよい。バッファ領域における３個以上の濃度ピークは、下面に最も近い第１濃度ピークを有してよい。バッファ領域における３個以上の濃度ピークは、第１濃度ピークの次に下面に近い第２濃度ピークを有してよい。第２濃度ピークは、深さ方向において下面から５μｍ以上の距離に配置されてよい。第２濃度ピークは、第１濃度ピークよりもドーピング濃度が低くてよい。第２濃度ピークは、ドーピング濃度が１．０×１０１５／ｃｍ３未満であってよい。バッファ領域における３個以上の濃度ピークは、第２濃度ピークよりも下面から離れて配置された高濃度ピークを有してよい。高濃度ピークは、第２濃度ピークよりもドーピング濃度が高くてよい。
高濃度ピークは、バッファ領域における３個以上の濃度ピークのうち、下面から最も離れたピークであってよい。
高濃度ピークは、バッファ領域における３個以上の濃度ピークのうち、第１濃度ピークを除いて、ドーピング濃度が最大の濃度ピークであってよい。
バッファ領域における３個以上の濃度ピークのうち、第１濃度ピーク以外の各濃度ピークのドーピング濃度が、１．０×１０１５／ｃｍ３未満であってよい。
バッファ領域における３個以上の濃度ピークのうち、第１濃度ピーク以外の各濃度ピークのドーピング濃度が、３．０×１０１４／ｃｍ３以上、５．０×１０１４／ｃｍ３以下であってよい。
バッファ領域は、それぞれの濃度ピークの間に、ドーピング濃度が極小値となる谷部を有してよい。それぞれの谷部のドーピング濃度が、２．０×１０１４／ｃｍ３以上、５．０×１０１４／ｃｍ３以下であってよい。
コレクタ領域における第２導電型のドーパントのドーズ量が、８×１０１２／ｃｍ２以下であってよい。
第１濃度ピークのドーピング濃度が、コレクタ領域のドーピング濃度の０．１倍以上、１０倍以下であってよい。
第２濃度ピークのドーピング濃度が、第１濃度ピークのドーピング濃度の０．１倍以下であってよい。
高濃度ピークのドーピング濃度が、第１濃度ピークのドーピング濃度の０．１倍以下であってよい。
第２濃度ピークのドーピング濃度が、高濃度ピークのドーピング濃度の０．６倍以上、０．８倍以下であってよい。
バッファ領域における３個以上の濃度ピークは、第２濃度ピークと高濃度ピークとの間に配置され、第２濃度ピークよりもドーピング濃度が低い第３濃度ピークを含んでよい。
第３濃度ピークのドーピング濃度が、高濃度ピークのドーピング濃度の０．４倍以上、０．６倍以下であってよい。
第２濃度ピークの半値全幅が、高濃度ピークの半値全幅よりも大きくてよい。
第２濃度ピークの半値全幅が、他のいずれの濃度ピークの半値全幅よりも大きくてよい。
高濃度ピークの半値全幅が、第１濃度ピークの半値全幅の２倍以上であってよい。
第２濃度ピークの半値全幅が、第１濃度ピークの半値全幅の２倍以上であってよい。
バッファ領域における３個以上の濃度ピークは、第２濃度ピークと高濃度ピークとの間に配置された第３濃度ピークを含んでよい。第３濃度ピークの半値全幅が、第１濃度ピークの半値全幅の２倍以上であってよい。
高濃度ピークは、ドーピング濃度が極大値を示す深さ位置を含んで、深さ方向におけるドーピング濃度分布が平坦な平坦部分を有してよい。
第３濃度ピークは、ドーピング濃度が極大値を示す深さ位置を含んで、深さ方向におけるドーピング濃度分布が平坦な平坦部分を有してよい。
本発明の第２の態様においては、上面および下面を有し、第１導電型のドリフト領域が設けられた半導体基板を備える半導体装置を提供する。半導体装置は、ドリフト領域と下面との間に配置され、半導体基板の深さ方向におけるドーピング濃度分布が３個以上の濃度ピークを有する、第１導電型のバッファ領域を備えてよい。半導体装置は、バッファ領域と下面との間に配置された第２導電型のコレクタ領域を備えてよい。バッファ領域における３個以上の濃度ピークは、下面に最も近い第１濃度ピークと、下面から最も離れて配置され、第１濃度ピークよりもドーピング濃度が低く、且つ、第１濃度ピークの半値全幅の２倍以上の半値全幅を有する高濃度ピークとを含んでよい。
本発明の第３の態様においては、上面および下面を有し、第１導電型のドリフト領域が設けられた半導体基板を備える半導体装置を提供する。半導体装置は、ドリフト領域と下面との間に配置され、半導体基板の深さ方向におけるドーピング濃度分布が３個以上の濃度ピークを有する、第１導電型のバッファ領域を備えてよい。半導体装置は、バッファ領域と下面との間に配置された第２導電型のコレクタ領域を備えてよい。バッファ領域における３個以上の濃度ピークは、下面に最も近くに配置された第１濃度ピークを有してよい。第１濃度ピークは、ドーピング濃度がコレクタ領域の０．１倍以上、１０倍以下であってよい。バッファ領域における３個以上の濃度ピークは、第１濃度ピークの次に下面の近くに配置された第２濃度ピークを有してよい。第２濃度ピークは、ドーピング濃度が、第１濃度ピークの０．１倍以下であってよい。
本発明の第４の態様においては、キャリア周波数が１０ｋＨｚ以上である第１または第２の態様に係る半導体装置を備えた電力変換装置を提供する。
本発明の第５の態様においては、半導体装置の製造方法を提供する。製造方法は、第１導電型のドリフト領域が設けられた半導体基板の下面から、３個以上の深さ位置に水素イオンを注入するイオン注入段階を備えてよい。イオン注入段階において、３個以上の深さ位置のうち下面に最も近い第１の深さ位置に、第１の装置を用いて水素イオンを注入し、且つ、３個以上の深さ位置のうち下面から最も離れた最深深さ位置に、第１の装置とは異なる第２の装置を用いて水素イオンを注入してよい。最深深さ位置における水素化学濃度の濃度ピークの半値全幅は、第１の深さ位置における水素化学濃度の濃度ピークの半値全幅の２倍以上であってよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
半導体装置１００の一例を示す上面図である。 図１における領域Ｄの拡大図である。 図２におけるｅ－ｅ断面の一例を示す図である。 図３のＦ－Ｆ線の位置における、深さ方向のドーピング濃度分布の一例を示す図である。 バッファ領域２０におけるドーピング濃度分布の拡大図である。 バッファ領域２０におけるドーピング濃度分布の他の例を示す図である。 バッファ領域２０におけるドーピング濃度分布の他の例を示す図である。 バッファ領域２０におけるドーピング濃度分布の他の例を示す図である。 比較例に係るバッファ領域２０におけるドーピング濃度分布を示す図である。 比較例に係るバッファ領域２０におけるドーピング濃度分布を示す図である。 半導体装置のターンオフ時における、コレクタ・エミッタ間電圧Ｖｃｅおよびコレクタ電流の時間波形の一例を示す図である。 比較例および実施例に係る半導体装置のラッチアップ耐量の一例を示す図である。 バッファ領域２０におけるドーピング濃度分布の他の例を示す図である。 高濃度濃度ピーク２５－４の拡大図である。 第１濃度ピーク２５－１を形成するときの水素イオンの加速電圧と、アバランシェ破壊電圧との関係を示す図である。 バッファ領域２０におけるドーピング濃度分布の他の例を示す図である。 半導体装置１００の製造工程の一部の工程を示す図である。 熱処理段階Ｓ１５０３の後の、バッファ領域２０における水素化学濃度分布の一例を示す図である。 図１から図１２において説明した半導体装置１００を用いた電力変換装置１３０２を説明する図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。
本明細書では、半導体基板の上面および下面に平行な直交軸をＸ軸およびＹ軸とする。また、半導体基板の上面および下面と垂直な軸をＺ軸とする。本明細書では、Ｚ軸の方向を深さ方向と称する場合がある。また、本明細書では、Ｘ軸およびＹ軸を含めて、半導体基板の上面および下面に平行な方向を、水平方向と称する場合がある。
また、半導体基板の深さ方向における中心から、半導体基板の上面までの領域を、上面側と称する場合がある。同様に、半導体基板の深さ方向における中心から、半導体基板の下面までの領域を、下面側と称する場合がある。本明細書では、半導体基板の深さ方向における中心位置をＺｃと称する場合がある。
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
本明細書においては、不純物がドーピングされたドーピング領域の導電型をＰ型またはＮ型として説明している。本明細書においては、不純物とは、特にＮ型のドナーまたはＰ型のアクセプタのいずれかを意味する場合があり、ドーパントと記載する場合がある。本明細書においては、ドーピングとは、半導体基板にドナーまたはアクセプタを導入し、Ｎ型の導電型を示す半導体またはＰ型の導電型を示す半導体とすることを意味する。
本明細書においては、ドーピング濃度とは、熱平衡状態におけるドナーの濃度またはアクセプタの濃度を意味する。本明細書においては、ネット・ドーピング濃度とは、ドナー濃度を正イオンの濃度とし、アクセプタ濃度を負イオンの濃度として、電荷の極性を含めて足し合わせた正味の濃度を意味する。一例として、ドナー濃度をＮＤ、アクセプタ濃度をＮＡとすると、任意の位置における正味のネット・ドーピング濃度はＮＤ－ＮＡとなる。本明細書では、ネット・ドーピング濃度を単にドーピング濃度と記載する場合がある。
ドナーは、半導体に電子を供給する機能を有している。アクセプタは、半導体から電子を受け取る機能を有している。ドナーおよびアクセプタは、不純物自体には限定されない。例えば、半導体中に存在する空孔（Ｖ）、酸素（Ｏ）および水素（Ｈ）が結合したＶＯＨ欠陥は、電子を供給するドナーとして機能する。本明細書では、ＶＯＨ欠陥を水素ドナーと称する場合がある。
本明細書においてＰ＋型またはＮ＋型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が高いことを意味し、Ｐ－型またはＮ－型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が低いことを意味する。また、本明細書においてＰ＋＋型またはＮ＋＋型と記載した場合には、Ｐ＋型またはＮ＋型よりもドーピング濃度が高いことを意味する。本明細書の単位系は、特に断りがなければＳＩ単位系である。長さの単位をｃｍで表示することがあるが、諸計算はメートル（ｍ）に換算してから行ってよい。
本明細書において化学濃度とは、電気的な活性化の状態によらずに測定される不純物の原子密度を指す。化学濃度（原子密度）は、例えば二次イオン質量分析法（ＳＩＭＳ）により計測できる。上述したネット・ドーピング濃度は、電圧－容量測定法（ＣＶ法）により測定できる。また、拡がり抵抗測定法（ＳＲ法）により計測されるキャリア濃度を、ネット・ドーピング濃度としてよい。ＣＶ法またはＳＲ法により計測されるキャリア濃度は、熱平衡状態における値としてよい。また、Ｎ型の領域においては、ドナー濃度がアクセプタ濃度よりも十分大きいので、当該領域におけるキャリア濃度を、ドナー濃度としてもよい。同様に、Ｐ型の領域においては、当該領域におけるキャリア濃度を、アクセプタ濃度としてもよい。本明細書では、Ｎ型領域のドーピング濃度をドナー濃度と称する場合があり、Ｐ型領域のドーピング濃度をアクセプタ濃度と称する場合がある。
また、ドナー、アクセプタまたはネット・ドーピングの濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度としてよい。ドナー、アクセプタまたはネット・ドーピングの濃度がほぼ均一な場合等においては、当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度の平均値をドナー、アクセプタまたはネット・ドーピングの濃度としてよい。本明細書において、単位体積当りの濃度表示にａｔоｍｓ／ｃｍ３、または、／ｃｍ３を用いる。この単位は、半導体基板内のドナーまたはアクセプタ濃度、または、化学濃度に用いられる。ａｔоｍｓ表記は省略してもよい。
ＳＲ法により計測されるキャリア濃度が、ドナーまたはアクセプタの濃度より低くてもよい。拡がり抵抗を測定する際に電流が流れる範囲において、半導体基板のキャリア移動度が結晶状態の値よりも低い場合がある。キャリア移動度の低下は、格子欠陥等による結晶構造の乱れ（ディスオーダー）により、キャリアが散乱されることで生じる。
ＣＶ法またはＳＲ法により計測されるキャリア濃度から算出したドナーまたはアクセプタの濃度は、ドナーまたはアクセプタを示す元素の化学濃度よりも低くてよい。一例として、シリコンの半導体においてドナーとなるリンまたはヒ素のドナー濃度、あるいはアクセプタとなるボロン（ホウ素）のアクセプタ濃度は、これらの化学濃度の９９％程度である。一方、シリコンの半導体においてドナーとなる水素のドナー濃度は、水素の化学濃度の０．１％から１０％程度である。本明細書における各濃度は、室温における値でよい。室温における値は、一例として３００Ｋ（ケルビン）（約２６．９℃）における値を用いてよい。
図１は、半導体装置１００の一例を示す上面図である。図１においては、各部材を半導体基板１０の上面に投影した位置を示している。図１においては、半導体装置１００の一部の部材だけを示しており、一部の部材は省略している。
半導体装置１００は、半導体基板１０を備えている。半導体基板１０は、半導体材料で形成された基板である。一例として半導体基板１０はシリコン基板であるが、半導体基板１０の材料はシリコンに限定されない。
半導体基板１０は、上面視において端辺１６２を有する。本明細書で単に上面視と称した場合、半導体基板１０の上面側から見ることを意味している。本例の半導体基板１０は、上面視において互いに向かい合う２組の端辺１６２を有する。図１においては、Ｘ軸およびＹ軸は、いずれかの端辺１６２と平行である。またＺ軸は、半導体基板１０の上面と垂直である。
半導体基板１０には活性部１６０が設けられている。活性部１６０は、半導体装置１００が動作した場合に半導体基板１０の上面と下面との間で、深さ方向に主電流が流れる領域である。活性部１６０の上方には、エミッタ電極が設けられているが図１では省略している。
活性部１６０には、ＩＧＢＴ等のトランジスタ素子を含むトランジスタ部７０と、還流ダイオード（ＦＷＤ）等のダイオード素子を含むダイオード部８０の少なくとも一方が設けられている。図１の例では、トランジスタ部７０およびダイオード部８０は、半導体基板１０の上面における所定の配列方向（本例ではＸ軸方向）に沿って、交互に配置されている。他の例では、活性部１６０には、トランジスタ部７０およびダイオード部８０の一方だけが設けられていてもよい。
図１においては、トランジスタ部７０が配置される領域には記号「Ｉ」を付し、ダイオード部８０が配置される領域には記号「Ｆ」を付している。本明細書では、上面視において配列方向と垂直な方向を延伸方向（図１ではＹ軸方向）と称する場合がある。トランジスタ部７０およびダイオード部８０は、それぞれ延伸方向に長手を有してよい。つまり、トランジスタ部７０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。同様に、ダイオード部８０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。トランジスタ部７０およびダイオード部８０の延伸方向と、後述する各トレンチ部の長手方向とは同一であってよい。
ダイオード部８０は、半導体基板１０の下面と接する領域に、Ｎ＋型のカソード領域を有する。本明細書では、カソード領域が設けられた領域を、ダイオード部８０と称する。つまりダイオード部８０は、上面視においてカソード領域と重なる領域である。半導体基板１０の下面には、カソード領域以外の領域には、Ｐ＋型のコレクタ領域が設けられてよい。本明細書では、ダイオード部８０を、後述するゲート配線までＹ軸方向に延長した延長領域８１も、ダイオード部８０に含める場合がある。延長領域８１の下面には、コレクタ領域が設けられている。
トランジスタ部７０は、半導体基板１０の下面と接する領域に、Ｐ＋型のコレクタ領域を有する。また、トランジスタ部７０は、半導体基板１０の上面側に、Ｎ型のエミッタ領域、Ｐ型のベース領域、ゲート導電部およびゲート絶縁膜を有するゲート構造が周期的に配置されている。
半導体装置１００は、半導体基板１０の上方に１つ以上のパッドを有してよい。本例の半導体装置１００は、ゲートパッド１６４を有している。半導体装置１００は、アノードパッド、カソードパッドおよび電流検出パッド等のパッドを有してもよい。各パッドは、端辺１６２の近傍に配置されている。端辺１６２の近傍とは、上面視における端辺１６２と、エミッタ電極との間の領域を指す。半導体装置１００の実装時において、各パッドは、ワイヤ等の配線を介して外部の回路に接続されてよい。
ゲートパッド１６４には、ゲート電位が印加される。ゲートパッド１６４は、活性部１６０のゲートトレンチ部の導電部に電気的に接続される。半導体装置１００は、ゲートパッド１６４とゲートトレンチ部とを接続するゲート配線を備える。図１においては、ゲート配線に斜線のハッチングを付している。
本例のゲート配線は、外周ゲート配線１３０と、活性側ゲート配線１３１とを有している。外周ゲート配線１３０は、上面視において活性部１６０と半導体基板１０の端辺１６２との間に配置されている。本例の外周ゲート配線１３０は、上面視において活性部１６０を囲んでいる。上面視において外周ゲート配線１３０に囲まれた領域を活性部１６０としてもよい。また、外周ゲート配線１３０は、ゲートパッド１６４と接続されている。外周ゲート配線１３０は、半導体基板１０の上方に配置されている。外周ゲート配線１３０は、アルミニウム等を含む金属配線であってよい。
活性側ゲート配線１３１は、活性部１６０に設けられている。活性部１６０に活性側ゲート配線１３１を設けることで、半導体基板１０の各領域について、ゲートパッド１６４からの配線長のバラツキを低減できる。
活性側ゲート配線１３１は、活性部１６０のゲートトレンチ部と接続される。活性側ゲート配線１３１は、半導体基板１０の上方に配置されている。活性側ゲート配線１３１は、不純物がドープされたポリシリコン等の半導体で形成された配線であってよい。
活性側ゲート配線１３１は、外周ゲート配線１３０と接続されてよい。本例の活性側ゲート配線１３１は、Ｙ軸方向の略中央で一方の外周ゲート配線１３０から他方の外周ゲート配線１３０まで、活性部１６０を横切るように、Ｘ軸方向に延伸して設けられている。活性側ゲート配線１３１により活性部１６０が分割されている場合、それぞれの分割領域において、トランジスタ部７０およびダイオード部８０がＸ軸方向に交互に配置されてよい。
また、半導体装置１００は、ポリシリコン等で形成されたＰＮ接合ダイオードである不図示の温度センス部や、活性部１６０に設けられたトランジスタ部の動作を模擬する不図示の電流検出部を備えてもよい。
本例の半導体装置１００は、上面視において、活性部１６０と端辺１６２との間に、エッジ終端構造部９０を備える。本例のエッジ終端構造部９０は、外周ゲート配線１３０と端辺１６２との間に配置されている。エッジ終端構造部９０は、半導体基板１０の上面側の電界集中を緩和する。エッジ終端構造部９０は、活性部１６０を囲んで環状に設けられたガードリング、フィールドプレートおよびリサーフのうちの少なくとも一つを備えていてよい。
図２は、図１における領域Ｄの拡大図である。領域Ｄは、トランジスタ部７０、ダイオード部８０、および、活性側ゲート配線１３１を含む領域である。本例の半導体装置１００は、半導体基板１０の上面側の内部に設けられたゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。ゲートトレンチ部４０およびダミートレンチ部３０は、それぞれがトレンチ部の一例である。また、本例の半導体装置１００は、半導体基板１０の上面の上方に設けられたエミッタ電極５２および活性側ゲート配線１３１を備える。エミッタ電極５２および活性側ゲート配線１３１は互いに分離して設けられる。
エミッタ電極５２および活性側ゲート配線１３１と、半導体基板１０の上面との間には層間絶縁膜が設けられるが、図２では省略している。本例の層間絶縁膜には、コンタクトホール５４が、当該層間絶縁膜を貫通して設けられる。図２においては、それぞれのコンタクトホール５４に斜線のハッチングを付している。
エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に設けられる。エミッタ電極５２は、コンタクトホール５４を通って、半導体基板１０の上面におけるエミッタ領域１２、コンタクト領域１５およびベース領域１４と接触する。また、エミッタ電極５２は、層間絶縁膜に設けられたコンタクトホールを通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２は、Ｙ軸方向におけるダミートレンチ部３０の先端において、ダミートレンチ部３０のダミー導電部と接続されてよい。
活性側ゲート配線１３１は、層間絶縁膜に設けられたコンタクトホールを通って、ゲートトレンチ部４０と接続する。活性側ゲート配線１３１は、Ｙ軸方向におけるゲートトレンチ部４０の先端部４１において、ゲートトレンチ部４０のゲート導電部と接続されてよい。活性側ゲート配線１３１は、ダミートレンチ部３０内のダミー導電部とは接続されない。
エミッタ電極５２は、金属を含む材料で形成される。図２においては、エミッタ電極５２が設けられる範囲を示している。例えば、エミッタ電極５２の少なくとも一部の領域はアルミニウムまたはアルミニウム‐シリコン合金、例えばＡｌＳｉ、ＡｌＳｉＣｕ等の金属合金で形成される。エミッタ電極５２は、アルミニウム等で形成された領域の下層に、チタンやチタン化合物等で形成されたバリアメタルを有してよい。さらにコンタクトホール内において、バリアメタルとアルミニウム等に接するようにタングステン等を埋め込んで形成されたプラグを有してもよい。
ウェル領域１１は、活性側ゲート配線１３１と重なって設けられている。ウェル領域１１は、活性側ゲート配線１３１と重ならない範囲にも、所定の幅で延伸して設けられている。本例のウェル領域１１は、コンタクトホール５４のＹ軸方向の端から、活性側ゲート配線１３１側に離れて設けられている。ウェル領域１１は、ベース領域１４よりもドーピング濃度の高い第２導電型の領域である。本例のベース領域１４はＰ－型であり、ウェル領域１１はＰ＋型である。
トランジスタ部７０およびダイオード部８０のそれぞれは、配列方向に複数配列されたトレンチ部を有する。本例のトランジスタ部７０には、配列方向に沿って１以上のゲートトレンチ部４０と、１以上のダミートレンチ部３０とが交互に設けられている。本例のダイオード部８０には、複数のダミートレンチ部３０が、配列方向に沿って設けられている。本例のダイオード部８０には、ゲートトレンチ部４０が設けられていない。
本例のゲートトレンチ部４０は、配列方向と垂直な延伸方向に沿って延伸する２つの直線部分３９（延伸方向に沿って直線状であるトレンチの部分）と、２つの直線部分３９を接続する先端部４１を有してよい。図２における延伸方向はＹ軸方向である。
先端部４１の少なくとも一部は、上面視において曲線状に設けられることが好ましい。２つの直線部分３９のＹ軸方向における端部どうしを先端部４１が接続することで、直線部分３９の端部における電界集中を緩和できる。
トランジスタ部７０において、ダミートレンチ部３０はゲートトレンチ部４０のそれぞれの直線部分３９の間に設けられる。それぞれの直線部分３９の間には、１本のダミートレンチ部３０が設けられてよく、複数本のダミートレンチ部３０が設けられていてもよい。ダミートレンチ部３０は、延伸方向に延伸する直線形状を有してよく、ゲートトレンチ部４０と同様に、直線部分２９と先端部３１とを有していてもよい。図２に示した半導体装置１００は、先端部３１を有さない直線形状のダミートレンチ部３０と、先端部３１を有するダミートレンチ部３０の両方を含んでいる。
ウェル領域１１の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０のＹ軸方向の端部は、上面視においてウェル領域１１に設けられる。つまり、各トレンチ部のＹ軸方向の端部において、各トレンチ部の深さ方向の底部は、ウェル領域１１に覆われている。これにより、各トレンチ部の当該底部における電界集中を緩和できる。
配列方向において各トレンチ部の間には、メサ部が設けられている。メサ部は、半導体基板１０の内部において、トレンチ部に挟まれた領域を指す。一例としてメサ部の上端は半導体基板１０の上面である。メサ部の下端の深さ位置は、トレンチ部の下端の深さ位置と同一である。本例のメサ部は、半導体基板１０の上面において、トレンチに沿って延伸方向（Ｙ軸方向）に延伸して設けられている。本例では、トランジスタ部７０にはメサ部６０が設けられ、ダイオード部８０にはメサ部６１が設けられている。本明細書において単にメサ部と称した場合、メサ部６０およびメサ部６１のそれぞれを指している。
それぞれのメサ部には、ベース領域１４が設けられる。メサ部において半導体基板１０の上面に露出したベース領域１４のうち、活性側ゲート配線１３１に最も近く配置された領域をベース領域１４－ｅとする。図２においては、それぞれのメサ部の延伸方向における一方の端部に配置されたベース領域１４－ｅを示しているが、それぞれのメサ部の他方の端部にもベース領域１４－ｅが配置されている。それぞれのメサ部には、上面視においてベース領域１４－ｅに挟まれた領域に、第１導電型のエミッタ領域１２および第２導電型のコンタクト領域１５の少なくとも一方が設けられてよい。本例のエミッタ領域１２はＮ＋型であり、コンタクト領域１５はＰ＋型である。エミッタ領域１２およびコンタクト領域１５は、深さ方向において、ベース領域１４と半導体基板１０の上面との間に設けられてよい。
トランジスタ部７０のメサ部６０は、半導体基板１０の上面に露出したエミッタ領域１２を有する。エミッタ領域１２は、ゲートトレンチ部４０に接して設けられている。ゲートトレンチ部４０に接するメサ部６０は、半導体基板１０の上面に露出したコンタクト領域１５が設けられていてよい。
メサ部６０におけるコンタクト領域１５およびエミッタ領域１２のそれぞれは、Ｘ軸方向における一方のトレンチ部から、他方のトレンチ部まで設けられる。一例として、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿って交互に配置されている。
他の例においては、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿ってストライプ状に設けられていてもよい。例えばトレンチ部に接する領域にエミッタ領域１２が設けられ、エミッタ領域１２に挟まれた領域にコンタクト領域１５が設けられる。
ダイオード部８０のメサ部６１には、エミッタ領域１２が設けられていない。メサ部６１の上面には、ベース領域１４およびコンタクト領域１５が設けられてよい。メサ部６１の上面においてベース領域１４－ｅに挟まれた領域には、それぞれのベース領域１４－ｅに接してコンタクト領域１５が設けられてよい。メサ部６１の上面においてコンタクト領域１５に挟まれた領域には、ベース領域１４が設けられてよい。ベース領域１４は、コンタクト領域１５に挟まれた領域全体に配置されてよい。
それぞれのメサ部の上方には、コンタクトホール５４が設けられている。コンタクトホール５４は、ベース領域１４－ｅに挟まれた領域に配置されている。本例のコンタクトホール５４は、コンタクト領域１５、ベース領域１４およびエミッタ領域１２の各領域の上方に設けられる。コンタクトホール５４は、ベース領域１４－ｅおよびウェル領域１１に対応する領域には設けられない。コンタクトホール５４は、メサ部６０の配列方向（Ｘ軸方向）における中央に配置されてよい。
ダイオード部８０において、半導体基板１０の下面と隣接する領域には、Ｎ＋型のカソード領域８２が設けられる。半導体基板１０の下面において、カソード領域８２が設けられていない領域には、Ｐ＋型のコレクタ領域２２が設けられてよい。カソード領域８２およびコレクタ領域２２は、半導体基板１０の下面２３と、バッファ領域２０との間に設けられている。図２においては、カソード領域８２およびコレクタ領域２２の境界を点線で示している。
カソード領域８２は、Ｙ軸方向においてウェル領域１１から離れて配置されている。これにより、比較的にドーピング濃度が高く、且つ、深い位置まで形成されているＰ型の領域（ウェル領域１１）と、カソード領域８２との距離を確保して、耐圧を向上できる。本例のカソード領域８２のＹ軸方向における端部は、コンタクトホール５４のＹ軸方向における端部よりも、ウェル領域１１から離れて配置されている。他の例では、カソード領域８２のＹ軸方向における端部は、ウェル領域１１とコンタクトホール５４との間に配置されていてもよい。
図３は、図２におけるｅ－ｅ断面の一例を示す図である。ｅ－ｅ断面は、エミッタ領域１２およびカソード領域８２を通過するＸＺ面である。本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。
層間絶縁膜３８は、半導体基板１０の上面に設けられている。層間絶縁膜３８は、ホウ素またはリン等の不純物が添加されたシリケートガラス等の絶縁膜、熱酸化膜、および、その他の絶縁膜の少なくとも一層を含む膜である。層間絶縁膜３８には、図２において説明したコンタクトホール５４が設けられている。
エミッタ電極５２は、層間絶縁膜３８の上方に設けられる。エミッタ電極５２は、層間絶縁膜３８のコンタクトホール５４を通って、半導体基板１０の上面２１と接触している。コレクタ電極２４は、半導体基板１０の下面２３に設けられる。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成されている。本明細書において、エミッタ電極５２とコレクタ電極２４とを結ぶ方向（Ｚ軸方向）を深さ方向と称する。
半導体基板１０は、Ｎ型またはＮ－型のドリフト領域１８を有する。ドリフト領域１８は、トランジスタ部７０およびダイオード部８０のそれぞれに設けられている。
トランジスタ部７０のメサ部６０には、Ｎ＋型のエミッタ領域１２およびＰ－型のベース領域１４が、半導体基板１０の上面２１側から順番に設けられている。ベース領域１４の下方にはドリフト領域１８が設けられている。メサ部６０には、Ｎ＋型の蓄積領域１６が設けられてもよい。蓄積領域１６は、ベース領域１４とドリフト領域１８との間に配置される。
エミッタ領域１２は半導体基板１０の上面２１に露出しており、且つ、ゲートトレンチ部４０と接して設けられている。エミッタ領域１２は、メサ部６０の両側のトレンチ部と接していてよい。エミッタ領域１２は、ドリフト領域１８よりもドーピング濃度が高い。
ベース領域１４は、エミッタ領域１２の下方に設けられている。本例のベース領域１４は、エミッタ領域１２と接して設けられている。ベース領域１４は、メサ部６０の両側のトレンチ部と接していてよい。
蓄積領域１６は、ベース領域１４の下方に設けられている。蓄積領域１６は、ドリフト領域１８よりもドーピング濃度が高いＮ＋型の領域である。蓄積領域１６は、リンまたは水素ドナー等のドナーの濃度ピークを有してよい。ドリフト領域１８とベース領域１４との間に高濃度の蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、オン電圧を低減できる。蓄積領域１６は、各メサ部６０におけるベース領域１４の下面全体を覆うように設けられてよい。
ダイオード部８０のメサ部６１には、半導体基板１０の上面２１に接して、Ｐ－型のベース領域１４が設けられている。ベース領域１４の下方には、ドリフト領域１８が設けられている。メサ部６１において、ベース領域１４の下方に蓄積領域１６が設けられていてもよい。
トランジスタ部７０およびダイオード部８０のそれぞれにおいて、ドリフト領域１８の下にはＮ＋型のバッファ領域２０が設けられてよい。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ドリフト領域１８よりもドーピング濃度の高い濃度ピーク２５を有する。濃度ピーク２５のドーピング濃度とは、濃度ピーク２５の頂点におけるドーピング濃度を指す。また、ドリフト領域１８のドーピング濃度は、ドーピング濃度分布がほぼ平坦な領域におけるドーピング濃度の平均値を用いてよい。
本例のバッファ領域２０では、半導体基板１０の深さ方向（Ｚ軸方向）におけるドーピング濃度分布が、３個以上の濃度ピーク２５を有する。バッファ領域２０の濃度ピーク２５は、水素（プロトン）またはリン等のＮ型ドーパントをイオン注入することで形成してよい。バッファ領域２０の濃度ピーク２５は、例えば水素（プロトン）またはリンの濃度ピークと同一の深さ位置に設けられていてよい。バッファ領域２０は、ベース領域１４の下端から広がる空乏層が、Ｐ＋型のコレクタ領域２２およびＮ＋型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。
トランジスタ部７０において、バッファ領域２０の下には、Ｐ＋型のコレクタ領域２２が設けられる。コレクタ領域２２のアクセプタ濃度は、ベース領域１４のアクセプタ濃度より高い。コレクタ領域２２は、ベース領域１４と同一のアクセプタを含んでよく、異なるアクセプタを含んでもよい。コレクタ領域２２のアクセプタは、例えばボロンである。
ダイオード部８０において、バッファ領域２０の下には、Ｎ＋型のカソード領域８２が設けられる。カソード領域８２のドナー濃度は、ドリフト領域１８のドナー濃度より高い。カソード領域８２のドナーは、例えば水素またはリンである。なお、各領域のドナーおよびアクセプタとなる元素は、上述した例に限定されない。コレクタ領域２２およびカソード領域８２は、半導体基板１０の下面２３に露出しており、コレクタ電極２４と接続している。コレクタ電極２４は、半導体基板１０の下面２３全体と接触してよい。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成される。
半導体基板１０の上面２１側には、１以上のゲートトレンチ部４０、および、１以上のダミートレンチ部３０が設けられる。各トレンチ部は、半導体基板１０の上面２１から、ベース領域１４を貫通して、ドリフト領域１８に到達している。エミッタ領域１２、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられている領域においては、各トレンチ部はこれらのドーピング領域も貫通して、ドリフト領域１８に到達している。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
上述したように、トランジスタ部７０には、ゲートトレンチ部４０およびダミートレンチ部３０が設けられている。ダイオード部８０には、ダミートレンチ部３０が設けられ、ゲートトレンチ部４０が設けられていない。本例においてダイオード部８０とトランジスタ部７０のＸ軸方向における境界は、カソード領域８２とコレクタ領域２２の境界である。
ゲートトレンチ部４０は、半導体基板１０の上面２１に設けられたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に設けられる。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
ゲート導電部４４は、深さ方向において、ベース領域１４よりも長く設けられてよい。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われる。ゲート導電部４４は、ゲート配線に電気的に接続されている。ゲート導電部４４に所定のゲート電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層に電子の反転層によるチャネルが形成される。
ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、半導体基板１０の上面２１に設けられたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー導電部３４は、エミッタ電極５２に電気的に接続されている。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー導電部３４は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜３２よりも内側に設けられる。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えばダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。
本例のゲートトレンチ部４０およびダミートレンチ部３０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われている。なお、ダミートレンチ部３０およびゲートトレンチ部４０の底部は、下側に凸の曲面状（断面においては曲線状）であってよい。
図４は、図３のＦ－Ｆ線の位置における、深さ方向のドーピング濃度分布の一例を示す図である。図４の縦軸は、対数軸である。図４においては、半導体基板１０の深さ方向における中央位置をＺｃとしている。
エミッタ領域１２は、Ｎ型ドーパントの濃度ピークを有する。Ｎ型ドーパントは例えばリンであるが、これに限定されない。ベース領域１４は、Ｐ型ドーパントの濃度ピークを有する。Ｐ型ドーパントは例えばボロンであるが、これに限定されない。蓄積領域１６は、Ｎ型ドーパントの濃度ピークを有する。Ｎ型ドーパントは、例えば水素またはリンであるが、これに限定されない。
ドリフト領域１８は、ドーピング濃度がほぼ一定の平坦領域を有してよい。平坦領域は、ドーピング濃度が、所定の最大値ｍａｘと所定の最小値ｍｉｎとの間となっている領域が、深さ方向において連続している部分である。最大値ｍａｘは、当該領域におけるドーピング濃度の最大値を用いてよい。最小値ｍｉｎは、最大値ｍａｘの５０％の値であってよく、７０％の値であってよく、９０％の値であってもよい。
あるいは、平坦領域は、深さ方向の所定範囲におけるドーピング濃度分布の平均濃度に対して、ドーピング濃度分布の値が、当該ドーピング濃度分布の平均濃度の±５０％以内にあってよく、±３０％以内にあってよく、±１０％以内にあってよい。
ドリフト領域１８のドーピング濃度は、バルク・ドナー濃度と一致していてよい。本例の半導体基板１０は、Ｎ型のバルク・ドナーが全体に分布している。バルク・ドナーは、半導体基板１０の元となるインゴットの製造時に、インゴット内に略一様に含まれたドーパントによるドナーである。本例のバルク・ドナーは、水素以外の元素である。バルク・ドナーのドーパントは、例えばＶ族、ＶＩ族の元素であり、例えばリン、アンチモン、ヒ素、セレンまたは硫黄であるが、これに限定されない。本例のバルク・ドナーは、リンである。バルク・ドナーは、Ｐ型の領域にも含まれている。半導体基板１０は、半導体のインゴットから切り出したウエハであってよく、ウエハを個片化したチップであってもよい。半導体のインゴットは、チョクラルスキー法（ＣＺ法）、磁場印加型チョクラルスキー法（ＭＣＺ法）、フロートゾーン法（ＦＺ法）のいずれかで製造されよい。本例におけるインゴットは、ＭＣＺ法で製造されている。
ＭＣＺ法で製造された基板に含まれる酸素化学濃度は一例として１×１０１７～７×１０１７ａｔｏｍｓ／ｃｍ３である。ＦＺ法で製造された基板に含まれる酸素化学濃度は一例として１×１０１５～５×１０１６ａｔｏｍｓ／ｃｍ３である。バルク・ドナー濃度は、半導体基板１０の全体に分布しているバルク・ドナーの化学濃度を用いてよく、当該化学濃度の９０％から１００％の間の値であってもよい。リンなどのＶ族、ＶＩ族のドーパントがドープされた半導体基板では、バルク・ドナー濃度は、１×１０１１／ｃｍ３以上、３×１０１４／ｃｍ３以下であってよい。Ｖ族、ＶＩ族のドーパントがドープされた半導体基板のバルク・ドナー濃度は、好ましくは１×１０１２／ｃｍ３以上、２×１０１４／ｃｍ３以下である。また、半導体基板１０は、リン等のドーパントを含まないノンドープ基板を用いてもよい。その場合、ノンドーピング基板のバルク・ドナー濃度（ＮＢ０）は例えば１×１０１０／ｃｍ３以上、５×１０１２／ｃｍ３以下である。ノンドーピング基板のバルク・ドナー濃度（ＮＢ０）は、好ましくは１×１０１１／ｃｍ３以上である。ノンドーピング基板のバルク・ドナー濃度（ＮＢ０）は、好ましくは５×１０１２／ｃｍ３以下である。
ドリフト領域１８は、バルク・ドナー濃度よりもドーピング濃度が高い領域を有していてもよい。半導体基板１０に、ヘリウムイオン、水素イオンまたは電子等の荷電粒子を照射すると、荷電粒子が通過した通過領域には、荷電粒子が通過したことにより、単原子空孔（Ｖ）、複原子空孔（ＶＶ）等の、空孔を主体とする格子欠陥が形成される。空孔に隣接する原子は、ダングリング・ボンドを有する。格子欠陥には格子間原子や転位等も含まれ、広義ではドナーやアクセプタも含まれ得るが、本明細書では空孔を主体とする格子欠陥を空孔型格子欠陥、空孔型欠陥、あるいは単に格子欠陥と称する場合がある。また、半導体基板１０への荷電粒子注入により、格子欠陥が多く形成されることで、半導体基板１０の結晶性が強く乱れることがある。本明細書では、この結晶性の乱れをディスオーダーと称する場合がある。
また、半導体基板１０の全体には酸素が含まれる。当該酸素は、半導体のインゴットの製造時において、意図的にまたは意図せずに導入される。また、荷電粒子の通過領域の少なくとも一部の領域には、水素が含まれてよい。当該水素は、半導体基板１０の内部に意図的に注入されてよい。例えば、バッファ領域２０の濃度ピーク２５を形成するために、水素イオンが注入されてよい。熱処理等によりバッファ領域２０に注入された水素が拡散することで、半導体基板１０の内部では、水素（Ｈ）、空孔（Ｖ）および酸素（Ｏ）が結合し、ＶＯＨ欠陥が形成される。
ＶＯＨ欠陥は、電子を供給するドナーとして機能する。本明細書では、ＶＯＨ欠陥を単に水素ドナーと称する場合がある。半導体基板１０に水素ドナーを形成することで、荷電粒子の通過領域におけるドナー濃度を、バルク・ドナー濃度よりも高くできる。通常は、半導体基板１０に形成すべき素子の特性、特に定格電圧または耐圧に対応させて、所定のバルク・ドナー濃度を有する半導体基板１０を準備しなければならない。これに対して、水素ドナーを形成する場合、荷電粒子のドーズ量を制御することで、半導体基板１０のドナー濃度を調整できる。このため、素子の特性等に対応していないバルク・ドナー濃度の半導体基板を用いて、半導体装置１００を製造できる。半導体基板１０の製造時におけるバルク・ドナー濃度のバラツキは比較的に大きいが、荷電粒子のドーズ量は比較的に高精度に制御できる。このため、荷電粒子を注入することで生じる格子欠陥の濃度も高精度に制御でき、通過領域のドナー濃度を高精度に制御できる。
本例のバッファ領域２０におけるドーピング濃度分布は、深さ方向において異なる位置に設けられた複数の濃度ピーク２５を有する。濃度ピーク２５は、ドナー濃度のピークである。濃度ピーク２５は、不純物として水素を有してよく、ドナーとして水素ドナーを有してよい。複数の濃度ピーク２５を設けることで、空乏層がコレクタ領域２２に達することを、より抑制できる。
図４の例では、最も下面２３に近い濃度ピーク２５－１、次に下面２３に近い濃度ピーク２５－２、次に下面２３に近い濃度ピーク２５－３、最も下面２３から離れた濃度ピーク２５－４を示している。他の例では、濃度ピーク２５の個数は３個であってよく、５個以上であってもよい。
コレクタ領域２２は、Ｐ型ドーパントの濃度ピークを有する。Ｐ型ドーパントは例えばボロンであるがこれに限定されない。コレクタ領域２２の濃度ピークの値をＣ１とする。濃度Ｃ１は、下面２３に接する位置におけるドーピング濃度の値であってもよい。
図５は、バッファ領域２０におけるドーピング濃度分布の拡大図である。バッファ領域２０は、第１濃度ピーク２５－１、第２濃度ピーク２５－２および高濃度ピーク２５－４を有する。
第１濃度ピーク２５－１は、深さ方向において下面２３に最も近い濃度ピーク２５である。第１濃度ピーク２５－１は、複数の濃度ピーク２５のうち、ドーピング濃度Ｐ１が最大のピークであってもよい。なお、各濃度ピーク２５のドーピング濃度は、ドーピング濃度分布における頂点のドーピング濃度である。ドーピング濃度Ｐ１は、１．０×１０１５／ｃｍ３以上であってよく、５．０×１０１５／ｃｍ３以上であってよく、１．０×１０１６／ｃｍ３以上であってもよい。ドーピング濃度Ｐ１を高濃度にすることで、ベース領域１４の下端から伸びる空乏層が、コレクタ領域２２に達することを抑制できる。
第１濃度ピーク２５－１のドーピング濃度Ｐ１は、コレクタ領域２２のドーピング濃度Ｃ１の０．１倍以上、１０倍以下であってよい。ドーピング濃度Ｐ１は、ドーピング濃度Ｃ１の０．２倍以上であってよく、０．５倍以上であってよく、１倍以上であってもよい。ドーピング濃度Ｐ１は、ドーピング濃度Ｃ１の５倍以下であってよく２倍以下であってよく、１倍以下であってよく、０．５倍以下であってもよい。
コレクタ領域２２における第２導電型のドーパントの実効ドーズ量は、８×１０１２／ｃｍ２以下であってよい。実効ドーズ量とは、所定の深さ範囲においてドーピング濃度を積分した積分値のことである。コレクタ領域２２の実効ドーズ量は、コレクタ領域２２以外の領域とコレクタ領域２２とのｐｎ接合から、コレクタ領域２２が露出する下面２３までのドーピング濃度の積分値である。実効ドーズ量は、ドーパントのイオン注入の注入ドーズ量と一致してよく、注入ドーズ量より小さくてもよい。本例では略一致している。当該実効ドーズ量は、コレクタ領域２２におけるドーピング濃度を、下面２３からバッファ層とのｐｎ接合までの範囲で積分して算出してよく、ピークのドーピング濃度に半値全幅を掛けて算出してもよい。当該ドーズ量は、６×１０１２／ｃｍ２以下であってよく、５×１０１２／ｃｍ２以下であってもよく、３×１０１２／ｃｍ２以下であってよく、２×１０１２／ｃｍ２以下であってよく、１×１０１２／ｃｍ２以下であってよい。一方、オン電圧のばらつきを減らす観点から、当該ドーズ量は、３×１０１１／ｃｍ２以上であってよく、５×１０１１／ｃｍ２以上であってよく、８×１０１１／ｃｍ２以上であってよく、１×１０１２／ｃｍ２以上であってよい。コレクタ領域２２の深さ範囲は、０．１μｍ以上０．５μｍ以下であってよい。
第１濃度ピーク２５－１の深さ位置Ｚ１は、下面２３から４μｍ以下に配置されてよく、３μｍ以下に配置されてよく、２μｍ以下に配置されてもよい。半導体基板１０の深さ方向の厚みをＴ（μｍ）とした場合、深さ位置Ｚ１と下面２３との距離は、０．０４×Ｔ以下であってよく、０．０３×Ｔ以下であってよく、０．０２×Ｔ以下であってもよい。
第２濃度ピーク２５－２は、深さ方向において第１濃度ピーク２５－１の次に下面２３に近い濃度ピーク２５である。第２濃度ピーク２５－２の深さ位置Ｚ２は、半導体基板１０の深さ方向において下面２３から５μｍ以上離れて配置されている。深さ位置Ｚ２は、下面２３から７μｍ以上離れて配置されてよく、１０μｍ以上離れて配置されていてもよい。また、半導体基板１０の深さ方向の厚みをＴ（μｍ）とした場合、深さ位置Ｚ２は、下面２３から０．０５×Ｔ以上離れて配置されてよく、０．０７×Ｔ以上離れて配置されてよく、０．１×Ｔ以上離れて配置されてもよい。
第２濃度ピーク２５－２のドーピング濃度Ｐ２は、第１濃度ピーク２５－１のドーピング濃度Ｐ１より低い。具体的には、ドーピング濃度Ｐ２は、１．０×１０１５／ｃｍ３未満である。ドーピング濃度Ｐ２は、７．０×１０１４／ｃｍ３以下であってよく、５．０×１０１４／ｃｍ３以下であってもよい。ドーピング濃度Ｐ２は、第１濃度ピーク２５－１のドーピング濃度Ｐ１の０．１倍以下であってよい。ドーピング濃度Ｐ２は、第１濃度ピーク２５－１のドーピング濃度Ｐ１の０．０７倍以下であってよく、０．０５倍以下であってもよい。
第２濃度ピーク２５－２のドーピング濃度Ｐ２が高いと、半導体装置１００のターンオフ時等において空乏層が第２濃度ピーク２５－２に到達したときに、コレクタ－エミッタ間電圧Ｖｃｅの時間波形の傾きｄＶｃｅ／ｄｔが大きくなる。空乏層が第２濃度ピーク２５－２に到達するときは、Ｖｃｅが電源電圧Ｖｃｃ程度の場合がある。Ｖｃｅが十分高いときにｄＶｃｅ／ｄｔが大きくなると、室温等におけるラッチアップ耐量が低下してしまう。ラッチアップ耐量は、ターンオフ時に半導体装置１００がラッチアップしない上限のコレクタ電流量である。本例では、ドーピング濃度Ｐ２を１．０×１０１５／ｃｍ３未満とすることで、空乏層が第２濃度ピーク２５－２に到達したときのｄＶｃｅ／ｄｔの増大を抑制でき、ラッチアップ耐量を向上できる。
高濃度ピーク２５－４は、第２濃度ピーク２５－２よりも下面２３から離れて配置されている。つまり高濃度ピーク２５－４は、第２濃度ピーク２５－２よりも上面２１側に配置されている。高濃度ピーク２５－４のドーピング濃度Ｐ４は、第２濃度ピーク２５－２のドーピング濃度Ｐ２よりも高い。ただし、高濃度ピーク２５－４のドーピング濃度Ｐ４は、第１濃度ピーク２５－１のドーピング濃度Ｐ１よりも低い。高濃度ピーク２５－４を設けることで、第２濃度ピーク２５－２のドーピング濃度Ｐ２を低くしても、バッファ領域２０におけるドーピング濃度の積分値を維持しやすくなる。このため、バッファ領域２０において、空乏層の広がりを抑制する機能を維持できる。
ドーピング濃度Ｐ４は、１．０×１０１５／ｃｍ３未満であってよい。ドーピング濃度Ｐ４は、８．０×１０１４／ｃｍ３以下であってよく、６．０×１０１４／ｃｍ３以下であってもよい。ドーピング濃度Ｐ４は、第１濃度ピーク２５－１のドーピング濃度Ｐ１の０．１倍以下であってよい。ドーピング濃度Ｐ４は、第１濃度ピーク２５－１のドーピング濃度Ｐ１の０．０８倍以下であってよく、０．０６倍以下であってもよい。
また、高濃度ピーク２５－４を第２濃度ピーク２５－２よりも上面２１側に配置しているので、より上面２１側で空乏層の広がりを抑制できる。また、後述するように、空乏層が広がるベース領域１４に近い濃度ピーク２５のほうが、空乏層が到達したときのｄＶｃｅ／ｄｔへの影響が小さい。このため、高濃度ピーク２５－４を第２濃度ピーク２５－２よりも上面２１側に配置することで、ｄＶｃｅ／ｄｔの増加も抑制できる。
高濃度ピーク２５－４は、バッファ領域２０の複数の濃度ピーク２５のうち、下面２３から最も離れた濃度ピークであってよい。この場合、高濃度ピーク２５－４は、ドリフト領域１８と接していてよい。高濃度ピーク２５－４の深さ位置Ｚ４は、下面２３から１５μｍ以上離れて配置されてよく、２０μｍ以上離れて配置されてよく、２５μｍ以上離れて配置されてもよい。半導体基板１０の深さ方向の厚みをＴ（μｍ）とした場合、深さ位置Ｚ４は、下面２３から０．１５×Ｔ以上離れて配置されてよく、０．２×Ｔ以上離れて配置されてよく、０．２５×Ｔ以上離れて配置されてもよい。なお、深さ位置Ｚ４は、半導体基板１０の下面２３側に配置されてよい。つまり、深さ位置Ｚ４は、下面２３と深さ位置Ｚｃとの間に配置されてよい。深さ位置Ｚ４と下面２３との距離は、４０μｍ以下であってよく、３０μｍ以下であってもよい。深さ位置Ｚ４と下面２３との距離は、０．４×Ｔ以下であってよく、０．３Ｔ以下であってもよい。
第２濃度ピーク２５－２と、高濃度ピーク２５－４との間に、１つ以上の濃度ピーク２５が設けられていてもよい。図５の例では、第２濃度ピーク２５－２と、高濃度ピーク２５－４との間に、第３濃度ピーク２５－３が設けられている。高濃度ピーク２５－４は、複数の濃度ピーク２５のうち、第１濃度ピーク２５－１を除いてドーピング濃度が最大となる濃度ピークであってよい。つまり、第３濃度ピーク２５－３のドーピング濃度Ｐ３は、高濃度ピーク２５－４のドーピング濃度Ｐ４よりも低い。第３濃度ピーク２５－３のドーピング濃度Ｐ３は、第２濃度ピーク２５－２のドーピング濃度Ｐ２よりも低くてよく、高くてもよい。
第３濃度ピーク２５－３の深さ位置Ｚ３は、下面２３から１０μｍ以上離れて配置されてよく、１５μｍ以上離れて配置されてもよい。半導体基板１０の深さ方向の厚みをＴ（μｍ）とした場合、深さ位置Ｚ３は、下面２３から０．１×Ｔ以上離れて配置されてよく、０．１５×Ｔ以上離れて配置されてもよい。深さ位置Ｚ３と下面２３との距離は、２５μｍ以下であってよく、２０μｍ以下であってもよい。深さ位置Ｚ３と下面２３との距離は、０．２５×Ｔ以下であってよく、０．２×Ｔ以下であってもよい。
第２濃度ピーク２５－２の深さ位置Ｚ２と深さ位置Ｚ１との距離（｜Ｚ２－Ｚ１｜）は、深さ位置Ｚ２と深さ位置Ｚ３との距離（｜Ｚ３－Ｚ２｜）よりも大きくてよい。つまり、第２濃度ピーク２５－２は、第１濃度ピーク２５－１と第３濃度ピーク２５－３の間において、第３濃度ピーク２５－３寄りに配置されてよい。また、第３濃度ピーク２５－３の深さ位置Ｚ３と深さ位置Ｚ４との距離は、深さ位置Ｚ３と深さ位置Ｚ２との距離よりも大きくてよい。つまり、第３濃度ピーク２５－３は、第２濃度ピーク２５－２と高濃度ピーク２５－４との間において、第２濃度ピーク２５－２寄りに配置されてよい。これにより、ｄＶｃｅ／ｄｔが比較的に大きくなりやすい濃度ピーク２５を、他の濃度ピーク２５から離れて配置できる。
バッファ領域２０における複数の濃度ピーク２５のうち、第１濃度ピーク２５－１以外の各濃度ピーク２５のドーピング濃度が、１．０×１０１５／ｃｍ３未満であってよい。これにより、第１濃度ピーク２５－１以外の濃度ピーク２５におけるｄＶｃｅ／ｄｔの傾き増大を抑制できる。第１濃度ピーク２５－１以外の濃度ピーク２５のドーピング濃度は、０．９×１０１５／ｃｍ３以下であってよく、０．８×１０１５／ｃｍ３以下であってよく、０．７×１０１５／ｃｍ３以下であってよく、０．６×１０１５／ｃｍ３以下であってよく、０．５×１０１５／ｃｍ３以下であってもよい。
また、第１濃度ピーク２５－１以外の濃度ピーク２５のドーピング濃度は、３．０×１０１４／ｃｍ３以上であってよい。各濃度ピーク２５のドーピング濃度を一定以上とすることで、バッファ領域２０における空乏層の広がり抑制機能を維持しやすくなる。第１濃度ピーク２５－１以外の濃度ピーク２５のドーピング濃度は、４．０×１０１４／ｃｍ３以上であってよく、５．０×１０１４／ｃｍ３以上であってもよい。一例として、第１濃度ピーク２５－１以外の濃度ピーク２５のドーピング濃度は、３．０×１０１４／ｃｍ３以上、５．０×１０１４／ｃｍ３以下ある。
第２濃度ピーク２５－２のドーピング濃度Ｐ２は、高濃度ピーク２５－４のドーピング濃度Ｐ４の０．６倍以上、０．８倍以下であってよい。第３濃度ピーク２５－３のドーピング濃度Ｐ３は、高濃度ピーク２５－４のドーピング濃度Ｐ４の０．４倍以上、０．６倍以下であってよい。高濃度ピーク２５－４以外の濃度ピーク２５のドーピング濃度を一定以上に維持することで、空乏層の広がりを抑制しやすくなる。また、高濃度ピーク２５－４以外の濃度ピーク２５のドーピング濃度を一定以下に維持することで、ｄＶｃｅ／ｄｔの傾き増大を抑制できる。
なお、バッファ領域２０におけるドーピング濃度分布は、それぞれの濃度ピーク２５から下面２３に向かってドーピング濃度が減少する下側裾２７と、それぞれの濃度ピーク２５から上面２１に向かってドーピング濃度が減少する上側裾２８とを有する。図５においては、第２濃度ピーク２５－２に対して下側裾２７および上側裾２８の符号を付しているが、他の濃度ピーク２５も下側裾２７および上側裾２８を有している。
本例の濃度ピーク２５は、下面２３から水素等のＮ型ドーパントをイオン注入することで形成する。この場合、Ｎ型ドーパントは、注入位置と上面２１との間の領域に比べて、注入位置と下面２３との間の領域に比較的に多く存在する。このため本例のドーピング濃度分布の下側裾２７は、上側裾２８よりもなだらかにドーピング濃度が減少する。
図６は、バッファ領域２０におけるドーピング濃度分布の他の例を示す図である。本例では、各濃度ピーク２５の間においてドーピング濃度が極小値となる箇所を、谷部２６と称する。谷部２６以外のドーピング濃度分布は、図５の例と同一であってよく、異なっていてもよい。第１濃度ピーク２５－１と第２濃度ピーク２５－２との間には、深さＺＶ１の位置に濃度Ｖ１の第１谷部２６－１が配置されており、第２濃度ピーク２５－２と第３濃度ピーク２５－３との間には、深さＺＶ２の位置に濃度Ｖ２の第２谷部２６－２が配置されており、第３濃度ピーク２５－３と高濃度ピーク２５－４との間には、深さＺＶ３の位置に濃度Ｖ３の第３谷部２６－３が配置されている。なお、高濃度ピーク２５－４とドリフト領域１８との間には、深さＺＶ３から上面２１に向かう方向において、ドーピング濃度がほぼバルク・ドナー濃度ＮＢとなる最初の位置Ｚｄに、第４谷部２６－４が配置されているとしてよい。
それぞれの谷部２６のドーピング濃度Ｖ１、Ｖ２、Ｖ３は、１．０×１０１４／ｃｍ３以上であってよい。谷部２６のドーピング濃度を、比較的に高く維持することで、第２濃度ピーク２５－２のドーピング濃度Ｐ２を小さくしても、バッファ領域２０における総ドーズ量を維持して空乏層の広がり抑制機能を維持しやすくなる。本例の各濃度ピーク２５のドーピング濃度の大小関係および比率、ならびに、深さ位置の関係は、図５の例と同一であってよい。
第２濃度ピーク２５－２の実効ドーズ量Ｎ２は、第１濃度ピーク２５－１の実効ドーズ量Ｎ１より低い。具体的には、実効ドーズ量Ｎ２は、２．０×１０１１／ｃｍ２未満である。実効ドーズ量Ｎ２は、１．５×１０１１／ｃｍ２以下であってよく、１．０×１０１１／ｃｍ２以下であってもよい。実効ドーズ量Ｎ２は、第１濃度ピーク２５－１の実効ドーズ量Ｎ１の０．１倍以下であってよい。実効ドーズ量Ｎ２は、第１濃度ピーク２５－１の実効ドーズ量Ｎ２の０．０７倍以下であってよく、０．０５倍以下であってもよい。第ｎ番目の濃度ピーク２５－ｎの実効ドーズ量Ｎｎは、下面２３側に隣接する第ｎ－１番目のピークとの間の谷部２６－（ｎ－１）の位置ＺＶｎ－１から、上面２１側に隣接する第ｎ＋１番目のピークとの間の谷部２６－ｎの位置ＺＶｎまでの間で、ドーピング濃度を積分した積分値であってよい。ただし、最も上面２１側の濃度ピーク２５－Ｌの実効ドーズ量ＮＬは、谷部２６－（Ｌ－１）の位置ＺＶＬ－１から、位置Ｚｄまでの間で、ドーピング濃度を積分した積分値であってよい。Ｌは第Ｌ番目のピークである。Ｌは１以上でよく、本例ではＬは４である。
図７は、バッファ領域２０におけるドーピング濃度分布の他の例を示す図である。本例のバッファ領域２０においては、それぞれの谷部２６のドーピング濃度Ｖ１、Ｖ２、Ｖ３が、図６の例よりも高くなっている。本例の谷部２６のドーピング濃度Ｖ１、Ｖ２、Ｖ３は、いずれも２．０×１０１４／ｃｍ３以上、５．０×１０１４／ｃｍ３以下である。これにより、空乏層の広がりを抑制しやすくなる。
本例の第１濃度ピーク２５－１以外の濃度ピーク２５のドーピング濃度は、３．０×１０１４／ｃｍ３以上、６．０×１０１４／ｃｍ３以下であってよい。つまり、第１濃度ピーク２５－１以外の濃度ピーク２５と、全ての谷部２６のドーピング濃度が、２．０×１０１４／ｃｍ３以上、６．０×１０１４／ｃｍ３以下である。これにより、第１濃度ピーク２５－１以外の濃度ピーク２５のドーピング濃度を小さくしてｄＶｃｅ／ｄｔの増大を抑制しつつ、バッファ領域２０のドーズ量を維持して空乏層の広がりを抑制できる。本例の各濃度ピーク２５のドーピング濃度の大小関係および比率、ならびに、深さ位置の関係は、図５の例と同一であってよい。
本例では、各濃度ピーク２５の半値全幅を比較的に大きくすることで、谷部２６のドーピング濃度を高く維持している。濃度ピーク２５の形状は、下面２３からイオン注入したＮ型ドーパントの分布の形状に依存する。例えば下面２３にアブソーバーを設けて、高い加速エネルギーで水素イオンを注入すると、水素イオンの飛程のばらつきが大きくなり、注入された水素の化学濃度分布の半値全幅は大きくなる。このような方法で、図７に示したようなドーピング濃度分布を得ることができる。
図８は、バッファ領域２０におけるドーピング濃度分布の他の例を示す図である。本例では、第１濃度ピーク２５－１の半値全幅をＦＷＨＭ１、第２濃度ピーク２５－２の半値全幅をＦＷＨＭ２、第３濃度ピーク２５－３の半値全幅をＦＷＨＭ３、高濃度ピーク２５－４の半値全幅をＦＷＨＭ４とする。
通常は、下面２３からの距離が大きい濃度ピーク２５ほど、イオン注入の飛程が大きくなるので、半値全幅ＦＷＨＭは大きくなる。本例では、第２濃度ピーク２５－２の半値全幅ＦＷＨＭ２は、高濃度ピーク２５－４の半値全幅ＦＷＨＭ４よりも大きい。これにより、第２濃度ピーク２５－２のドーピング濃度Ｐ２を低くしても、第２濃度ピーク２５－２の近傍におけるドーピング濃度の積分値を大きくできる。このため、空乏層の広がりを抑制しやすくなる。半値全幅ＦＷＨＭ２は、半値全幅ＦＷＨＭ４の２倍以上であってよく、３倍以上であってよく、４倍以上であってもよい。上述したように、第２濃度ピーク２５－２を形成する段階において、下面２３にアブソーバーを設けて、高い加速エネルギーで水素イオンを注入することで、半値全幅ＦＷＨＭ２を大きくできる。他の濃度ピーク２５を形成する段階においては、下面２３にアブソーバーを設けなくてよい。
第２濃度ピーク２５－２の半値全幅ＦＷＨＭ２は、他のいずれの濃度ピーク２５の半値全幅ＦＷＨＭよりも大きくてよい。第２濃度ピーク２５－２の半値全幅ＦＷＨＭ２は、他の濃度ピーク２５の半値全幅ＦＷＨＭのうち最大の半値全幅ＦＷＨＭに対して、２倍以上であってよく、３倍以上であってよく、４倍以上であってもよい。第２濃度ピーク２５－２の半値全幅ＦＷＨＭ２以外のドーピング濃度分布は、図５から図７において説明したいずれかの例と同様である。
図９は、比較例に係るバッファ領域２０におけるドーピング濃度分布を示す図である。本例では、第２濃度ピーク２５－２のドーピング濃度Ｐ２が、１．０×１０１５／ｃｍ３よりも大きい。また、高濃度ピーク２５－４のドーピング濃度Ｐ４は、第２濃度ピーク２５－２のドーピング濃度Ｐ２の１０％から２０％程度である。
図１０は、比較例に係るバッファ領域２０におけるドーピング濃度分布を示す図である。本例では、第２濃度ピーク２５－２のドーピング濃度Ｐ２が、１．０×１０１５／ｃｍ３よりも小さいが、高濃度ピーク２５－４のドーピング濃度Ｐ４は、第２濃度ピーク２５－２のドーピング濃度Ｐ２よりも小さい。
図１１は、半導体装置のターンオフ時における、コレクタ・エミッタ間電圧Ｖｃｅおよびコレクタ電流の時間波形の一例を示す図である。本例の半導体装置は、図９に示した比較例に係るドーピング濃度分布を有する。
半導体装置をターンオフすると、コレクタ電流は減少し、コレクタ・エミッタ間電圧Ｖｃｅは上昇する。また、ベース領域１４（図３参照）の下端から空乏層が徐々に広がる。空乏層が各濃度ピーク２５に到達したタイミングで、一時的にｄＶｃｅ／ｄｔが増加する。傾きｄＶｃｅ／ｄｔの増加は、Ｖｃｅの値が大きいときほどより顕著になる。Ｖｃｅの値は、空乏層が下面２３に近づくほど大きくなる。このため、ドーピング濃度の大きい濃度ピーク２５が、下面２３の近傍に配置されていると、空乏層が当該濃度ピーク２５に到達したタイミングで、ｄＶｃｅ／ｄｔが大きく増加してしまう。
図１１の比較例では、第２濃度ピーク２５－２のドーピング濃度が大きい。このため、当該空乏層が、第２濃度ピーク２５－２に到達した時刻ｔ２において、コレクタ・エミッタ間電圧の傾きｄＶｃｅ／ｄｔが大きく増加している。これにより、比較例に係る半導体装置は、ラッチアップしやすくなる。図１１においては、時刻ｔ２近傍のコレクタ・エミッタ電圧Ｖｃｅの時間波形の拡大図を、破線の丸枠内に示している。
これに対して、図５から図８に示した半導体装置１００においては、第２濃度ピーク２５－２のドーピング濃度を小さくしている。このため、半導体装置１００は、空乏層が第２濃度ピーク２５－２に到達したときのｄＶｃｅ／ｄｔの増加を抑制できる。また、比較的にドーピング濃度の大きい高濃度ピーク２５－４を設けることで、空乏層の広がり抑制機能を維持しつつ、高濃度ピーク２５－４を下面２３から離れた位置に設けているので、空乏層が高濃度ピーク２５－４に到達したときのｄＶｃｅ／ｄｔの増加も抑制できる。これにより、半導体装置１００は、ラッチアップ耐量を向上できる。なお、実施例における電圧波形を、図１１の電圧波形の点線波形および丸枠内の点線波形で示している。点線で書かれていない時間の実施例における電圧波形は、比較例の実線と同じである。
図１２は、比較例および実施例に係る半導体装置のラッチアップ耐量の一例を示す図である。図１２のラッチアップ耐量は、室温におけるラッチアップ耐量である。比較例１に係る半導体装置は図９に示すドーピング濃度分布を有し、比較例２に係る半導体装置は図１０に示すドーピング濃度分布を有し、実施例１に係る半導体装置１００は図５に示すドーピング濃度分布を有し、実施例２に係る半導体装置１００は図６に示すドーピング濃度分布を有する。
比較例１は、図９に示したように、高濃度ピーク２５－４のドーピング濃度が低い。このため、空乏層がドーピング濃度の高い第２濃度ピーク２５－２に到達しやすい。また、第２濃度ピーク２５－２のドーピング濃度が高いので、ｄＶｃｅ／ｄｔが増加しやすく、ラッチアップ耐量が小さくなっている。
比較例２は、図１０に示したように、第２濃度ピーク２５－２のドーピング濃度は低いものの、高濃度ピーク２５－４のドーピング濃度が第２濃度ピーク２５－２よりも低い。このため、空乏層が第２濃度ピーク２５－２に到達しやすく、ラッチアップ耐量が若干小さくなっている。
実施例１および２は、図５および図６に示したように、高濃度ピーク２５－４のドーピング濃度が、第２濃度ピーク２５－２のドーピング濃度よりも高い。このため、空乏層が第２濃度ピーク２５－２まで到達することを抑制できる。また、空乏層が第２濃度ピーク２５－２に到達した場合でも、第２濃度ピーク２５－２のドーピング濃度が低いので、ｄＶｃｅ／ｄｔの増加を抑制できる。このため、ラッチアップ耐量を大きくできる。なお、図７および図８に示した例においても、比較例１および２よりもラッチアップ耐量を向上できた。
高周波動作に用いられる半導体装置１００は、スイッチング損失を低減するために、コレクタ領域２２のドーピング濃度が低く設定されている場合がある。例えば、半導体装置１００のコレクタ領域２２のドーピング濃度は、７．０×１０１６／ｃｍ３以下である。コレクタ領域２２のドーピング濃度は、１．０×１０１６／ｃｍ３以上であってよく、６．０×１０１６／ｃｍ３以上であってもよい。
半導体装置１００のラッチアップ耐量は、一般には高温時よりも室温時のほうが高くなる。しかし、コレクタ領域２２のドーピング濃度を低くすると、室温時のラッチアップ耐量が、高温時のラッチアップ耐量よりも低下する場合がある。この現象は、コレクタ領域２２のドーピング濃度を低くすることで、コレクタ領域２２からのキャリア注入量が小さくなり、室温でのｄＶｃｅ／ｄｔが高温時のｄＶｃｅ／ｄｔよりも大きくなったことにより発生する。
コレクタ領域２２のドーピング濃度を高くすれば、室温時のラッチアップ耐量を改善できる。しかし、コレクタ領域２２からのキャリア注入量が増大して、スイッチング損失が増加してしまう。このため、高周波動作の用途においては、スイッチング損失の抑制と、室温時のラッチアップ耐量の向上を両立することが特に困難である。本例の半導体装置１００は、コレクタ領域２２のドーピング濃度を増加させずに、室温時のラッチアップ耐量を向上させることができる。
図１３は、バッファ領域２０におけるドーピング濃度分布の他の例を示す図である。本例のバッファ領域２０は、それぞれの濃度ピーク２５の半値全幅ＦＷＨＭの大きさが、図１から図１２において説明した例と相違する。他の構造は、図１から図１２において説明したいずれかのバッファ領域２０と同一であってよく、異なっていてもよい。
本例では、高濃度ピーク２５－４の半値全幅ＦＷＨＭ４が、第１濃度ピーク２５－１の半値全幅ＦＷＨＭ１の２倍以上である。半値全幅ＦＷＨＭ４は、半値全幅ＦＷＨＭ１の４倍以上であってよく、１０倍以上であってもよい。半導体基板１０の上面２１に近い高濃度ピーク２５－４の半値全幅ＦＷＨＭ４を大きくすることで、高濃度ピーク２５－４におけるドーピング濃度の積分値を大きくできる。このため、室温でのラッチアップ耐量を高くできる。また、高濃度ピーク２５－４のピーク濃度を低くしても、高濃度ピーク２５－４におけるドーピング濃度の積分値を維持しやすくなる。このため、高濃度ピーク２５－４におけるピーク濃度を低くして、短絡時の電圧または電流波形の発振を抑制しやすくなる。なお短絡とは、エミッタ電極５２およびコレクタ電極２４との間に、通常動作時よりも大きな電圧が印加された状態を指す。
また、第１濃度ピーク２５－１の半値全幅ＦＷＨＭ１を小さくすることで、第１濃度ピーク２５－１を形成するときに、コレクタ領域２２に高濃度のドナーが形成されることを抑制できる。このため、第１濃度ピーク２５－１のドーピング濃度によるコレクタ領域２２のドーピング濃度への影響を低減でき、ＩＧＢＴがＯＮ状態でのＶｃｅ飽和電圧（Ｖｃｅ（ｓａｔ））のばらつきを抑制できる。また、第１濃度ピーク２５－１の半値全幅ＦＷＨＭ１を小さくすることで、第１濃度ピーク２５－１を下面２３の近傍に形成しても、コレクタ領域２２のドーピング濃度への影響を抑制できる。このため、第１濃度ピーク２５－１を下面２３の近傍に形成しやすくなり、裏面アバランシェ破壊の発生を抑制しやすくなる。
なお、ドーピング濃度分布において極小値となる部分を谷部とする。濃度ピーク２５に隣り合う谷部のドーピング濃度が、当該濃度ピーク２５のドーピング濃度の極大値の半分以上の場合には、当該谷部を半値全幅ＦＷＨＭの端部としてよい。例えば濃度ピーク２５を挟む二つの谷部のドーピング濃度のいずれもが、濃度ピーク２５のドーピング濃度の極大値の半分以上の場合、当該二つの谷部の間隔を、当該濃度ピーク２５の半値全幅ＦＷＨＭとしてよい。また、ドリフト領域１８のドーピング濃度が、高濃度ピーク２５－４のドーピング濃度Ｐ４の半分以上の場合、ドリフト領域１８と高濃度ピーク２５－４の境界位置を、半値全幅ＦＷＨＭ４の上端位置としてよい。ドリフト領域１８と高濃度ピーク２５－４の境界位置は、深さ位置Ｚ４から半導体基板１０の上面２１に向かう方向において、高濃度ピーク２５－４のドーピング濃度が、ドリフト領域１８のドーピング濃度と最初に同一となる位置である。
また、第２濃度ピーク２５－２の半値全幅ＦＷＨＭ２は、第１濃度ピーク２５－１の半値全幅ＦＷＨＭ１の２倍以上であってよく、４倍以上であってよく、１０倍以上であってもよい。第２濃度ピーク２５－２の半値全幅ＦＷＨＭ２を大きくすることで、室温でのラッチアップ耐量を更に高くできる。
また、第３濃度ピーク２５－３の半値全幅ＦＷＨＭ３は、第１濃度ピーク２５－１の半値全幅ＦＷＨＭ１の２倍以上であってよく、４倍以上であってよく、１０倍以上であってもよい。第３濃度ピーク２５－３の半値全幅ＦＷＨＭ３を大きくすることで、室温でのラッチアップ耐量を更に高くできる。また、短絡時の電圧または電流波形の発振を更に抑制しやすくなる。
バッファ領域２０の濃度ピーク２５のうち、第１濃度ピーク２５－１以外の全ての濃度ピーク２５が、半値全幅ＦＷＨＭ１の２倍以上の半値全幅を有してよく、４倍以上の半値全幅を有してよく、１０倍以上の半値全幅を有してもよい。また、バッファ領域２０の濃度ピーク２５の半値全幅は、下面２３からの距離が離れるほど大きくなってよい。
それぞれの濃度ピーク２５の半値全幅は、例えば、それぞれの深さ位置に水素イオンを注入する装置の種類を異ならせることで制御できる。例えば、サイクロトロン型の注入装置を用いた場合には、濃度ピーク２５の半値全幅は比較的に大きくなる。また、当該注入装置を用いた場合、加速電圧が大きくなると、半値全幅も大きくなる。第１濃度ピーク２５－１は、サイクロトロン型ではない注入装置を用いてイオン注入されてよい。第１濃度ピーク２５－１以外の濃度ピーク２５の少なくとも一つは、サイクロトロン型の注入装置を用いてイオン注入されてよい。
第２濃度ピーク２５－１は、下面２３に向かうスロープを下面２３まで延長した場合のドーピング濃度の値が、ドリフト領域１８のドーピング濃度以下となることが好ましい。また、第２濃度ピーク２５－２の半値全幅ＦＷＨＭ２の範囲と、第３濃度ピーク２５－３の半値全幅ＦＷＨＭ３の範囲とが、深さ方向に離れていることが好ましい。また、第３濃度ピーク２５－３の半値全幅ＦＷＨＭ３の範囲と高濃度ピーク２５－４の半値全幅２５－４の範囲とが、深さ方向に離れていることが好ましい。
一例として、第２濃度ピーク２５－２および第３濃度ピーク２５－３の半値全幅は、３μｍ以上、４μｍ以下である。高濃度ピーク２５－４の半値全幅は、４μｍ以上、６μｍ以下である。また、第２濃度ピーク２５－２および第３濃度ピーク２５－３を形成する場合の水素イオンの加速エネルギーは、２．２ＭｅＶ以上、２．７ＭｅＶ以下であってよい。高濃度ピーク２５－４を形成する場合の水素イオンの加速エネルギーは、２．７ＭｅＶ以上、３．６ＭｅＶ以下であってよい。
図１３の例では、高濃度ピーク２５－４のドーピング濃度Ｐ４が、第２濃度ピーク２５－２のドーピング濃度Ｐ２よりも小さい。一例としてドーピング濃度Ｐ４は、ドーピング濃度Ｐ２の７０％以下であってよく、５０％以下であってよく、３０％以下であってもよい。
また、第３濃度ピーク２５－３のドーピング濃度Ｐ３は、ドーピング濃度Ｐ４より小さくてよい。ドーピング濃度Ｐ４と、ドーピング濃度Ｐ３の相対的な関係は、図１から図１２において説明した例と同様であってよい。ドーピング濃度Ｐ３は、第２濃度ピーク２５－２のドーピング濃度Ｐ２より小さい。一例としてドーピング濃度Ｐ３は、ドーピング濃度Ｐ２の７０％以下であってよく、５０％以下であってよく、３０％以下であってもよい。
また、第２濃度ピーク２５－２のドーピング濃度Ｐ２は、第１濃度ピーク２５－１のドーピング濃度Ｐ１の２０％以下であってよく、１０％以下であってもよい。ドーピング濃度Ｐ２は、ドーピング濃度Ｐ１の１％以上であってよく、５％以上であってもよい。それぞれの濃度ピーク２５におけるドーズ量は、図１から図１２において説明した例と同様であってよい。また、第２濃度ピーク２５－２の深さ位置Ｚ２は、第２濃度ピーク２５－２の中央の位置よりも下面２３側に位置してよく、上面２１側に位置してもよい。なお、ピークの中央とは、ピークの半値全幅ＦＷＨＭの範囲の中央を指す。ピークの深さ位置は、ピークの頂点（極大値）の位置を指す。本例では、第２濃度ピーク２５－２の深さ位置Ｚ２は、第２濃度ピーク２５－２の中央の位置よりも下面２３側に位置する。第３濃度ピーク２５－３の深さ位置Ｚ３、第４濃度ピーク２５－４の深さ位置Ｚ４についても、第２濃度ピークの深さ位置Ｚ２と同様に、それぞれのピークの中央の位置よりも下面２３側に位置してよく、上面２１側に位置してもよい。
図１４は、高濃度ピーク２５－４の拡大図である。本例の高濃度ピーク２５－４は、深さ方向におけるドーピング濃度分布が平坦な平坦部分１４１を有する。平坦部分１４１は、ドーピング濃度が極大値を示す深さ位置（本例ではＺ４）を含む、所定の深さ範囲にわたって設けられる。平坦部分１４１の深さ方向における長さは、１μｍ以上であってよく、２μｍ以上であってよく、３μｍ以上であってよく、５μｍ以上であってもよい。また、ドーピング濃度分布が平坦な部分とは、ドーピング濃度が極大値（本例ではＰ４）以下、下限濃度ＰＬ以上である領域が連続している部分を指す。下限濃度ＰＬは、ドーピング濃度の極大値（本例ではＰ４）の９５％であってよく、９０％であってよく、８５％であってよく、８０％であってよく、７０％であってもよい。これにより、高濃度ピーク２５－４の半値全幅を大きくできる。
図１４においては、高濃度ピーク２５－４が平坦部分１４１を有する例を説明した。第２濃度ピーク２５－２および第３濃度ピーク２５－３の少なくとも一方も、平坦部分１４１を有してよい。第１濃度ピーク２５－１以外の全ての濃度ピーク２５が平坦部分１４１を有してもよい。
図１５は、第１濃度ピーク２５－１を形成するときの水素イオンの加速電圧と、アバランシェ破壊電圧との関係を示す図である。水素イオンの加速電圧が大きいほど、第１濃度ピーク２５－１と下面２３との距離が大きくなる。アバランシェ破壊電圧は、半導体基板１０のバッファ領域２０近傍の領域でアバランシェ破壊が生じたエミッタ／コレクタ間電圧である。また、図１５においては、コレクタ領域２２を形成するときのアクセプタイオンのドーズ量が、１．０×１０１３ｉｏｎｓ／ｃｍ２の場合と、１．５×１０１３ｉｏｎｓ／ｃｍ２の場合の測定結果を示している。
図１５に示すように、第１濃度ピーク２５－１を下面２３の近くに形成するほど、アバランシェ破壊電圧を大きくできる。このため、第１濃度ピーク２５－１の半値全幅ＦＷＨＭ１を小さくすることが好ましい。これにより、第１濃度ピーク２５－１を下面２３の近くに配置しても、コレクタ領域２２への影響を低減できる。
図１６は、バッファ領域２０におけるドーピング濃度分布の他の例を示す図である。本例のバッファ領域２０は、それぞれの濃度ピーク２５の半値全幅ＦＷＨＭが、図１３および図１４において説明したいずれかの例と同様である。また、それぞれの濃度ピーク２５のドーピング濃度Ｐ１からＰ４が、図１から図１２において説明したいずれかの例と同様である。本例によれば、図１から図１５において説明したように、ラッチアップ耐量を向上できる。本例によれば、図１３から図１５において説明したように、アバランシェ破壊電圧を大きくでき、また、短絡時における電圧および電流波形の発振を抑制できる。
図１７は、半導体装置１００の製造工程の一部の工程を示す図である。本例の製造方法は、上面側構造形成段階Ｓ１５０１、イオン注入段階Ｓ１５０２、熱処理段階Ｓ１５０３を有する。
上面側構造形成段階Ｓ１５０１において、半導体基板１０の上面２１側の構造を形成する。半導体基板１０は、Ｎ型の基板であってよい。この場合、他の領域が形成されずに残存した領域がドリフト領域１８となる。上面２１側の構造とは、半導体基板１０の深さ位置の中央よりも上面２１側の構造を指してよい。上面２１側の構造は、例えばエミッタ領域１２、ベース領域１４、蓄積領域１６、トレンチ部等を含む。上面２１側の構造は、半導体基板１０の上面２１の上方に配置された層間絶縁膜３８等の各絶縁膜、および、エミッタ電極５２等の各導電部材を含んでよい。
イオン注入段階Ｓ１５０２において、ドリフト領域１８が設けられた半導体基板１０の下面２３から、３個以上の深さ位置（例えば、深さ位置Ｚ１、Ｚ２、Ｚ３、Ｚ４）に水素イオンを注入する。ここで、３個以上の深さ位置のうち、半導体基板１０の下面２３に最も近い第１の深さ位置（例えばＺ１）に、第１の装置を用いて水素イオンを注入する。第１の装置は、例えばサイクロトロン型ではない装置である。また、３個以上の深さ位置のうち、下面２３から最も離れた最深深さ位置（例えばＺ４）に、第１の装置とは異なる第２の装置を用いて水素イオンを注入する。第２の装置は、同一の深さ位置に同一のドーズ量で水素イオンを注入した場合に、水素化学濃度分布の半値全幅が第１の装置よりも大きくなる装置である。第２の装置は、例えばサイクロトロン型の装置である。Ｓ１５０２においては、第１の深さ位置（Ｚ１）以外の全ての深さ位置（例えばＺ２、Ｚ３、Ｚ４）に、第２の装置を用いてイオン注入してよい。第１の装置による水素イオン注入と、第２の装置による水素イオン注入は、いずれを先に行ってもよい。
熱処理段階Ｓ１５０３において半導体基板１０を熱処理して、バッファ領域２０に注入した水素イオンを水素ドナー化する。これにより、バッファ領域２０は、図１３から図１６において説明したドーピング濃度分布を有する。
熱処理段階Ｓ１５０３の前に、半導体基板１０の下面２３を研削して、半導体基板１０の厚みを調整してよい。熱処理段階Ｓ１５０３の前または後に、コレクタ領域２２およびカソード領域８２を形成してよい。熱処理段階Ｓ１５０３より後に、コレクタ電極２４を形成してよい。このような工程により、半導体装置１００を製造できる。
図１８は、熱処理段階Ｓ１５０３の後の、バッファ領域２０における水素化学濃度分布の一例を示す図である。水素化学濃度分布は、図１３から図１６において説明したバッファ領域２０のドーピング濃度分布と同様である。本例のバッファ領域２０は、複数の水素濃度ピーク１２５を有する。水素濃度ピーク１２５－ｋは、濃度ピーク２５－ｋに対応する。対応する水素濃度ピーク１２５－ｋおよび濃度ピーク２５－ｋは、同一の深さ位置に配置されてよい。２つのピークが同一の深さ位置に配置されるとは、一方のピークの頂点が、他方のピークの半値全幅内に配置されることを指してよい。
水素濃度ピーク１２５間の濃度値および半値全幅の相対的な関係は、対応する濃度ピーク２５間の濃度値および半値全幅の相対的な関係と同様である。例えば、最深深さ位置（本例ではＺ４）における水素濃度ピーク１２５－４の半値全幅ＦＷＨＭ４ｈは、第１の深さ位置（本例ではＺ１）における水素濃度ピーク１２５－１の半値全幅ＦＷＨＭ１ｈの２倍以上であってよく、４倍以上であってよく、１０倍以上であってもよい。
図１９は、図１から図１８において説明した半導体装置１００を用いた電力変換装置１３０２を説明する図である。電力変換装置１３０２は、電源１３００から供給される電力の電圧、電流、周波数、波形等の特性を変換して負荷１３０４に供給する。本例の半導体装置１００は、高周波動作する用途の電力変換装置１３０２に用いられてよい。例えば半導体装置１００は、スイッチング周波数（キャリア周波数）が１０ｋＨｚ以上の用途の電力変換装置１３０２に用いられてよい。電力変換装置１３０２の用途の一例としては、溶接機のインバータ回路が挙げられる。電力変換装置１３０２における半導体装置１００のスイッチング周波数は、２０ｋＨｚ以上であってよく、３０ｋＨｚ以上であってもよい。また、電力変換装置１３０２における半導体装置１００のスイッチング周波数は、２００ｋＨｚ以下であってよく、１００ｋＨｚ以下であってよい。なお、高周波動作する電力変換装置の用途は、溶接機のインバータ回路に限らない。例えば、無停電電源装置のインバータ回路、ＥＶ（電気自動車）やＥＨＶ（電気ハイブリッド自動車）のパワートレインのインバータ回路や昇圧コンバータ回路、エアーコンディショナーのインバータ回路等であってよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、２５・・・濃度ピーク、２６・・・谷部、２７・・・下側裾、２８・・・上側裾、２９・・・直線部分、３０・・・ダミートレンチ部、３１・・・先端部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、３９・・・直線部分、４０・・・ゲートトレンチ部、４１・・・先端部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、５２・・・エミッタ電極、５４・・・コンタクトホール、６０、６１・・・メサ部、７０・・・トランジスタ部、８０・・・ダイオード部、８１・・・延長領域、８２・・・カソード領域、９０・・・エッジ終端構造部、１００・・・半導体装置、１２５・・・水素濃度ピーク、１３０・・・外周ゲート配線、１３１・・・活性側ゲート配線、１４１・・・平坦部分、１６０・・・活性部、１６２・・・端辺、１６４・・・ゲートパッド、１３００・・・電源、１３０２・・・電力変換装置、１３０４・・・負荷

Claims (16)

  1. 上面および下面を有し、第１導電型のドリフト領域が設けられた半導体基板と、
    前記ドリフト領域と前記下面との間に配置され、前記半導体基板の深さ方向におけるドーピング濃度分布が３個以上の濃度ピークを有する、第１導電型のバッファ領域と、
    前記バッファ領域と前記下面との間に配置された第２導電型のコレクタ領域と
    を備え、
    前記バッファ領域における３個以上の前記濃度ピークは、
    前記下面に最も近い第１濃度ピークと、
    前記第１濃度ピークの次に前記下面に近く、前記深さ方向において前記下面から５μｍ以上の距離に配置されており、前記第１濃度ピークよりもドーピング濃度が低く、且つ、前記ドーピング濃度が１．０×１０１５／ｃｍ３未満である第２濃度ピークと、
    前記第２濃度ピークよりも前記下面から離れて配置され、前記第２濃度ピークよりも前記ドーピング濃度が高い高濃度ピークとを含み、
    前記第２濃度ピークの半値全幅が、他のいずれかの前記濃度ピークの半値全幅よりも大きい
    半導体装置。
  2. 上面および下面を有し、第１導電型のドリフト領域が設けられた半導体基板と、
    前記ドリフト領域と前記下面との間に配置され、前記半導体基板の深さ方向におけるドーピング濃度分布が３個以上の濃度ピークを有する、第１導電型のバッファ領域と、
    前記バッファ領域と前記下面との間に配置された第２導電型のコレクタ領域と
    を備え、
    前記バッファ領域における３個以上の前記濃度ピークは、
    前記下面に最も近い第１濃度ピークと、
    前記第１濃度ピークの次に前記下面に近く、前記深さ方向において前記下面から５μｍ以上の距離に配置されており、前記第１濃度ピークよりもドーピング濃度が低く、且つ、前記ドーピング濃度が１．０×１０ １５ ／ｃｍ ３ 未満である第２濃度ピークと、
    前記第２濃度ピークよりも前記下面から離れて配置され、前記第２濃度ピークよりも前記ドーピング濃度が高い高濃度ピークとを含み、
    前記高濃度ピークの半値全幅が、前記第１濃度ピークの半値全幅の２倍以上である
    半導体装置。
  3. 上面および下面を有し、第１導電型のドリフト領域が設けられた半導体基板と、
    前記ドリフト領域と前記下面との間に配置され、前記半導体基板の深さ方向におけるドーピング濃度分布が３個以上の濃度ピークを有する、第１導電型のバッファ領域と、
    前記バッファ領域と前記下面との間に配置された第２導電型のコレクタ領域と
    を備え、
    前記バッファ領域における３個以上の前記濃度ピークは、
    前記下面に最も近い第１濃度ピークと、
    前記第１濃度ピークの次に前記下面に近く、前記深さ方向において前記下面から５μｍ以上の距離に配置されており、前記第１濃度ピークよりもドーピング濃度が低く、且つ、前記ドーピング濃度が１．０×１０ １５ ／ｃｍ ３ 未満である第２濃度ピークと、
    前記第２濃度ピークよりも前記下面から離れて配置され、前記第２濃度ピークよりも前記ドーピング濃度が高い高濃度ピークとを含み、
    前記第２濃度ピークの半値全幅が、前記第１濃度ピークの半値全幅の２倍以上である
    半導体装置。
  4. 上面および下面を有し、第１導電型のドリフト領域が設けられた半導体基板と、
    前記ドリフト領域と前記下面との間に配置され、前記半導体基板の深さ方向におけるドーピング濃度分布が３個以上の濃度ピークを有する、第１導電型のバッファ領域と、
    前記バッファ領域と前記下面との間に配置された第２導電型のコレクタ領域と
    を備え、
    前記バッファ領域における３個以上の前記濃度ピークは、
    前記下面に最も近い第１濃度ピークと、
    前記第１濃度ピークの次に前記下面に近く、前記深さ方向において前記下面から５μｍ以上の距離に配置されており、前記第１濃度ピークよりもドーピング濃度が低く、且つ、前記ドーピング濃度が１．０×１０ １５ ／ｃｍ ３ 未満である第２濃度ピークと、
    前記第２濃度ピークよりも前記下面から離れて配置され、前記第２濃度ピークよりも前記ドーピング濃度が高い高濃度ピークとを含み、
    前記バッファ領域における３個以上の前記濃度ピークは、前記第２濃度ピークと前記高濃度ピークとの間に配置された第３濃度ピークを含み、
    前記第３濃度ピークの半値全幅が、前記第１濃度ピークの半値全幅の２倍以上である
    半導体装置。
  5. 上面および下面を有し、第１導電型のドリフト領域が設けられた半導体基板と、
    前記ドリフト領域と前記下面との間に配置され、前記半導体基板の深さ方向におけるドーピング濃度分布が３個以上の濃度ピークを有する、第１導電型のバッファ領域と、
    前記バッファ領域と前記下面との間に配置された第２導電型のコレクタ領域と
    を備え、
    前記バッファ領域における３個以上の前記濃度ピークは、
    前記下面に最も近い第１濃度ピークと、
    前記第１濃度ピークの次に前記下面に近く、前記深さ方向において前記下面から５μｍ以上の距離に配置されており、前記第１濃度ピークよりもドーピング濃度が低く、且つ、前記ドーピング濃度が１．０×１０ １５ ／ｃｍ ３ 未満である第２濃度ピークと、
    前記第２濃度ピークよりも前記下面から離れて配置され、前記第２濃度ピークよりも前記ドーピング濃度が高い高濃度ピークとを含み、
    前記高濃度ピークは、前記ドーピング濃度が極大値を示す深さ位置を含んで、前記深さ方向における前記ドーピング濃度分布が平坦な平坦部分を有する
    半導体装置。
  6. 前記バッファ領域は、それぞれの前記濃度ピークの間に、前記ドーピング濃度が極小値となる谷部を有し、
    それぞれの前記谷部の前記ドーピング濃度が、２．０×１０１４／ｃｍ３以上、５．０×１０１４／ｃｍ３以下である
    請求項１から５のいずれか一項に記載の半導体装置。
  7. 前記コレクタ領域における第２導電型のドーパントのドーズ量が、８×１０１２／ｃｍ２以下である
    請求項１から６のいずれか一項に記載の半導体装置。
  8. 前記第１濃度ピークの前記ドーピング濃度が、前記コレクタ領域の前記ドーピング濃度の０．１倍以上、１０倍以下である
    請求項１から７のいずれか一項に記載の半導体装置。
  9. 前記第２濃度ピークの半値全幅が、前記高濃度ピークの半値全幅よりも大きい
    請求項１に記載の半導体装置。
  10. 前記第２濃度ピークの半値全幅が、他のいずれの濃度ピークの半値全幅よりも大きい
    請求項１に記載の半導体装置。
  11. 前記第３濃度ピークは、前記ドーピング濃度が極大値を示す深さ位置を含んで、前記深さ方向における前記ドーピング濃度分布が平坦な平坦部分を有する
    請求項４に記載の半導体装置。
  12. 上面および下面を有し、第１導電型のドリフト領域が設けられた半導体基板と、
    前記ドリフト領域と前記下面との間に配置され、前記半導体基板の深さ方向におけるドーピング濃度分布が３個以上の濃度ピークを有する、第１導電型のバッファ領域と、
    前記バッファ領域と前記下面との間に配置された第２導電型のコレクタ領域と
    を備え、
    前記バッファ領域における３個以上の前記濃度ピークは、
    前記下面に最も近い第１濃度ピークと、
    前記第１濃度ピークの次に前記下面の近くに配置された第２濃度ピークと、
    前記第２濃度ピークよりも前記上面の近くに配置された上面側濃度ピークと
    を含み、
    前記第２濃度ピークの半値全幅が、前記上面側濃度ピークの半値全幅よりも大きい半導体装置。
  13. 前記上面側濃度ピークは、前記３個以上の前記濃度ピークのうち、前記上面に最も近くに配置されている
    請求項１２に記載の半導体装置。
  14. 前記上面側濃度ピークは、前記第２濃度ピークの次に前記下面の近くに配置されている
    請求項１２に記載の半導体装置。
  15. 前記第２濃度ピークの半値全幅が、他のいずれの濃度ピークの半値全幅よりも大きい
    請求項１２に記載の半導体装置。
  16. キャリア周波数が１０ｋＨｚ以上である
    請求項１から１５のいずれか一項に記載の半導体装置を備えた電力変換装置。
JP2022504466A 2020-03-04 2021-03-04 半導体装置および半導体装置を備えた電力変換装置 Active JP7323049B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2020037266 2020-03-04
JP2020037266 2020-03-04
JP2020189021 2020-11-12
JP2020189021 2020-11-12
PCT/JP2021/008535 WO2021177422A1 (ja) 2020-03-04 2021-03-04 半導体装置、半導体装置の製造方法および半導体装置を備えた電力変換装置

Publications (3)

Publication Number Publication Date
JPWO2021177422A1 JPWO2021177422A1 (ja) 2021-09-10
JPWO2021177422A5 JPWO2021177422A5 (ja) 2022-05-11
JP7323049B2 true JP7323049B2 (ja) 2023-08-08

Family

ID=77613425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022504466A Active JP7323049B2 (ja) 2020-03-04 2021-03-04 半導体装置および半導体装置を備えた電力変換装置

Country Status (5)

Country Link
US (1) US20220181472A1 (ja)
JP (1) JP7323049B2 (ja)
CN (1) CN114303246A (ja)
DE (1) DE112021000082T5 (ja)
WO (1) WO2021177422A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001501382A (ja) 1997-07-22 2001-01-30 シーメンス アクチエンゲゼルシヤフト 電界効果によって制御可能なバイポーラトランジスタとその製造方法
JP2008227414A (ja) 2007-03-15 2008-09-25 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
WO2016051973A1 (ja) 2014-10-03 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2019106544A (ja) 2009-11-02 2019-06-27 富士電機株式会社 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112016000168T5 (de) 2015-06-17 2017-08-03 Fuji Electric Co., Ltd. Halbleitervorrichtung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001501382A (ja) 1997-07-22 2001-01-30 シーメンス アクチエンゲゼルシヤフト 電界効果によって制御可能なバイポーラトランジスタとその製造方法
JP2008227414A (ja) 2007-03-15 2008-09-25 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2019106544A (ja) 2009-11-02 2019-06-27 富士電機株式会社 半導体装置
WO2016051973A1 (ja) 2014-10-03 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
CN114303246A (zh) 2022-04-08
WO2021177422A1 (ja) 2021-09-10
US20220181472A1 (en) 2022-06-09
DE112021000082T5 (de) 2022-04-21
JPWO2021177422A1 (ja) 2021-09-10

Similar Documents

Publication Publication Date Title
JP7268743B2 (ja) 半導体装置
JP2021182614A (ja) 半導体装置および半導体装置の製造方法
JP7476996B2 (ja) 半導体装置
JP7272454B2 (ja) 半導体装置および半導体装置の製造方法
JP2022126855A (ja) 半導体装置
JP2024024105A (ja) 半導体装置
US20230197772A1 (en) Semiconductor device
US20230039920A1 (en) Semiconductor device
JP7323049B2 (ja) 半導体装置および半導体装置を備えた電力変換装置
US20230144542A1 (en) Manufacturing method of semiconductor device and semiconductor device
WO2022102711A1 (ja) 半導体装置および半導体装置の製造方法
JP7231066B2 (ja) 半導体装置および半導体装置の製造方法
WO2023063411A1 (ja) 半導体装置
WO2023042886A1 (ja) 半導体装置および半導体装置の製造方法
US20230038712A1 (en) Semiconductor device
WO2023145805A1 (ja) 半導体装置および製造方法
JP7279806B2 (ja) 半導体装置および半導体装置の製造方法
US20240006519A1 (en) Semiconductor device and method for manufacturing semiconductor device
WO2022265061A1 (ja) 半導体装置および半導体装置の製造方法
US20230299145A1 (en) Semiconductor device
US20240154003A1 (en) Semiconductor device
WO2023210727A1 (ja) 半導体装置
JP2022161357A (ja) 半導体装置および製造方法
JP2024067536A (ja) 半導体装置
JP2023119676A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230710

R150 Certificate of patent or registration of utility model

Ref document number: 7323049

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150