CN114303246A - 半导体装置、半导体装置的制造方法及具备半导体装置的电力变换装置 - Google Patents

半导体装置、半导体装置的制造方法及具备半导体装置的电力变换装置 Download PDF

Info

Publication number
CN114303246A
CN114303246A CN202180005055.XA CN202180005055A CN114303246A CN 114303246 A CN114303246 A CN 114303246A CN 202180005055 A CN202180005055 A CN 202180005055A CN 114303246 A CN114303246 A CN 114303246A
Authority
CN
China
Prior art keywords
concentration
peak
concentration peak
region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180005055.XA
Other languages
English (en)
Inventor
加藤由晴
樱井洋辅
野口晴司
吉村尚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN114303246A publication Critical patent/CN114303246A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

提供一种半导体装置，其具备：设置有漂移区的半导体基板；配置于漂移区与下表面之间，并且掺杂浓度分布具有3个以上的浓度峰的缓冲区；以及配置于缓冲区与下表面之间的集电区，缓冲区中的3个以上的浓度峰包括：第一浓度峰，距离下表面最近；第二浓度峰，以仅次于第一浓度峰的方式接近下表面，且被配置为在深度方向上距离下表面为5μm以上，第二浓度峰的掺杂浓度比第一浓度峰的掺杂浓度低且第二浓度峰的掺杂浓度小于1.0×1015/cm3；以及高浓度峰，被配置为比第二浓度峰更远离下表面，且高浓度峰的掺杂浓度比第二浓度峰的掺杂浓度高。

Description

半导体装置、半导体装置的制造方法及具备半导体装置的电 力变换装置
技术领域
本发明涉及半导体装置、半导体装置的制造方法及具备半导体装置的电力变换装置。
背景技术
以往，已知“在IGBT(绝缘栅双极型晶体管)装置设置有场截止层(FS层)”的结构(例如，参照专利文献1)。
现有技术文献
专利文献
专利文献1：WO2016/204126号
发明内容
技术问题
在IGBT装置等半导体装置中，期望改善闩锁耐量等特性。
技术方案
为了解决上述课题，在本发明的第一方式中，提供一种半导体装置，其具备具有上表面和下表面，并设置有第一导电型的漂移区的半导体基板。半导体装置可以具备配置于漂移区与下表面之间，并且在半导体基板的深度方向上的掺杂浓度分布具有3个以上的浓度峰的第一导电型的缓冲区。半导体装置可以具备配置于缓冲区与下表面之间的第二导电型的集电区。缓冲区中的3个以上的浓度峰可以具有距离下表面最近的第一浓度峰。缓冲区中的3个以上的浓度峰可以具有以仅次于第一浓度峰的方式接近下表面的第二浓度峰。第二浓度峰可以被配置为在深度方向上距离下表面为5μm以上。第二浓度峰的掺杂浓度可以比第一浓度峰的掺杂浓度低。第二浓度峰的掺杂浓度可以小于1.0×1015/cm3。缓冲区中的3个以上的浓度峰可以具有被配置为比第二浓度峰更远离下表面的高浓度峰。高浓度峰的掺杂浓度可以比第二浓度峰的掺杂浓度高。
高浓度峰可以是缓冲区中的3个以上的浓度峰中的距离下表面最远的峰。
高浓度峰可以是缓冲区中的3个以上的浓度峰中的除了第一浓度峰以外掺杂浓度最大的浓度峰。
缓冲区中的3个以上的浓度峰中的除了第一浓度峰以外的各浓度峰的掺杂浓度可以小于1.0×1015/cm3。
缓冲区中的3个以上的浓度峰中的除了第一浓度峰以外的各浓度峰的掺杂浓度可以为3.0×1014/cm3以上且5.0×1014/cm3以下。
缓冲区可以在各个浓度峰之间具有掺杂浓度成为极小值的谷部。各个谷部的掺杂浓度可以为2.0×1014/cm3以上且5.0×1014/cm3以下。
集电区中的第二导电型的掺杂剂的剂量可以为8×1012/cm2以下。
第一浓度峰的掺杂浓度可以为集电区的掺杂浓度的0.1倍以上且10倍以下。
第二浓度峰的掺杂浓度可以为第一浓度峰的掺杂浓度的0.1倍以下。
高浓度峰的掺杂浓度可以为第一浓度峰的掺杂浓度的0.1倍以下。
第二浓度峰的掺杂浓度可以为高浓度峰的掺杂浓度的0.6倍以上且0.8倍以下。
缓冲区中的3个以上的浓度峰可以包括第三浓度峰，所述第三浓度峰配置于第二浓度峰与高浓度峰之间，且所述第三浓度峰的掺杂浓度比第二浓度峰的掺杂浓度低。
第三浓度峰的掺杂浓度可以为高浓度峰的掺杂浓度的0.4倍以上且0.6倍以下。
第二浓度峰的半峰全宽可以比高浓度峰的半峰全宽大。
第二浓度峰的半峰全宽可以比其他的全部的浓度峰的半峰全宽大。
高浓度峰的半峰全宽可以为第一浓度峰的半峰全宽的2倍以上。
第二浓度峰的半峰全宽可以为第一浓度峰的半峰全宽的2倍以上。
缓冲区中的3个以上的浓度峰可以包括第三浓度峰，所述第三浓度峰配置于第二浓度峰与高浓度峰之间。第三浓度峰的半峰全宽可以为第一浓度峰的半峰全宽的2倍以上。
高浓度峰可以具有平坦部分，所述平坦部分包括掺杂浓度示出极大值的深度位置，且深度方向上的掺杂浓度分布平坦。
第三浓度峰可以具有平坦部分，所述平坦部分包括掺杂浓度示出极大值的深度位置，且深度方向上的掺杂浓度分布平坦。
在本发明的第二方式中，提供一种半导体装置，其具备具有上表面和下表面，并设置有第一导电型的漂移区的半导体基板。半导体装置可以具备配置于漂移区与下表面之间，并且在半导体基板的深度方向上的掺杂浓度分布具有3个以上的浓度峰的第一导电型的缓冲区。半导体装置可以具备配置于缓冲区与下表面之间的第二导电型的集电区。缓冲区中的3个以上的浓度峰可以包括：距离下表面最近的第一浓度峰；以及被配置为距离下表面最远，掺杂浓度比第一浓度峰的掺杂浓度低，且具有第一浓度峰的半峰全宽的2倍以上的半峰全宽的高浓度峰。
在本发明的第三方式中，提供一种半导体装置，其具备具有上表面和下表面，并设置有第一导电型的漂移区的半导体基板。半导体装置可以具备配置于漂移区与下表面之间，并且在半导体基板的深度方向上的掺杂浓度分布具有3个以上的浓度峰的第一导电型的缓冲区。半导体装置可以具备配置于缓冲区与下表面之间的第二导电型的集电区。缓冲区中的3个以上的浓度峰可以具有被配置为距离下表面最近的第一浓度峰。第一浓度峰的掺杂浓度可以为集电区的0.1倍以上且10倍以下。缓冲区中的3个以上的浓度峰可以具有被配置为以仅次于第一浓度峰的方式接近下表面的第二浓度峰。第二浓度峰的掺杂浓度可以为第一浓度峰的掺杂浓度的0.1倍以下。
在本发明的第四方式中，提供一种电力变换装置，其载波频率为10kHz以上并且具备第一方式或第二方式的半导体装置。
在本发明的第五方式中，提供一种半导体装置的制造方法。制造方法可以包括从设置有第一导电型的漂移区的半导体基板的下表面向3个以上的深度位置注入氢离子的离子注入步骤。在离子注入步骤中，可以使用第一装置向3个以上的深度位置中的距离下表面最近的第一深度位置注入氢离子，并且，使用与第一装置不同的第二装置向3个以上的深度位置中的距离下表面最远的最深深度位置注入氢离子。最深深度位置处的氢化学浓度的浓度峰的半峰全宽可以为第一深度位置处的氢化学浓度的浓度峰的半峰全宽的2倍以上。
应予说明，上述发明概要并未列举本发明的全部必要特征。另外，这些特征组的子组合也能够构成发明。
附图说明
图1是示出半导体装置100的一例的俯视图。
图2是图1中的区域D的放大图。
图3是示出图2中的e-e截面的一例的图。
图4是示出图3的F-F线的位置处的、深度方向上的掺杂浓度分布的一例的图。
图5是缓冲区20中的掺杂浓度分布的放大图。
图6是示出缓冲区20中的掺杂浓度分布的另一例的图。
图7是示出缓冲区20中的掺杂浓度分布的另一例的图。
图8是示出缓冲区20中的掺杂浓度分布的另一例的图。
图9是示出比较例的缓冲区20中的掺杂浓度分布的图。
图10是示出比较例的缓冲区20中的掺杂浓度分布的图。
图11是示出半导体装置的关断时的集电极-发射极间电压Vce和集电极电流的时间波形的一例的图。
图12是示出比较例和实施例的半导体装置的闩锁耐量的一例的图。
图13是示出缓冲区20中的掺杂浓度分布的另一例的图。
图14是高浓度浓度峰25-4的放大图。
图15是示出形成第一浓度峰25-1时的氢离子的加速电压与雪崩击穿电压之间的关系的图。
图16是示出缓冲区20中的掺杂浓度分布的另一例的图。
图17是示出半导体装置100的制造工序的一部分工序的图。
图18是示出热处理步骤S1503之后的、缓冲区20中的氢化学浓度分布的一例的图。
图19是说明使用了在图1～图12中说明的半导体装置100的电力变换装置1302的图。
符号说明
10：半导体基板，11：阱区，12：发射区，14：基区，15：接触区，16：积累区，18：漂移区，20：缓冲区，21：上表面，22：集电区，23：下表面，24：集电电极，25：浓度峰，26：谷部，27：下侧拖尾，28：上侧拖尾，29：直线部分，30：虚设沟槽部，31：前端部，32：虚设绝缘膜，34：虚设导电部，38：层间绝缘膜，39：直线部分，40：栅极沟槽部，41：前端部，42：栅极绝缘膜，44：栅极导电部，52：发射电极，54：接触孔，60、61：台面部，70：晶体管部，80：二极管部，81：延长区，82：阴极区，90：边缘终止结构部，100：半导体装置，125：氢浓度峰，130：外周栅极布线，131：有源侧栅极布线，141：平坦部分，160：有源部，162：端边，164：栅极焊盘，1300：电源，1302：电力变换装置，1304：负载
具体实施方式
以下，通过发明的实施方式对本发明进行说明，但以下的实施方式并不限定权利要求书所涉及的发明。另外，实施方式中说明的特征的全部组合未必是发明的技术手段所必须的。
在本说明书中，将与半导体基板的深度方向平行的方向上的一侧称为“上”，将另一侧称为“下”。将基板、层或其他部件的两个主面中的一个面称为上表面，将另一个面称为下表面。“上”和“下”的方向不限于重力方向或安装半导体装置时的方向。
在本说明书中，有时使用X轴、Y轴以及Z轴的正交坐标轴来说明技术事项。正交坐标轴仅用于确定构成要素的相对位置，并不限定特定的方向。例如，Z轴不限于表示相对于地面的高度方向。应予说明，+Z轴方向和-Z轴方向为彼此反向的方向。在未记载正负而记载为Z轴方向的情况下，是指与+Z轴和-Z轴平行的方向。
在本说明书中，将与半导体基板的上表面和下表面平行的正交轴设为X轴和Y轴。此外，将与半导体基板的上表面和下表面垂直的轴设为Z轴。在本说明书中，有时将Z轴的方向称为深度方向。此外，在本说明书中，有时将包括X轴和Y轴且与半导体基板的上表面和下表面平行的方向称为水平方向。
另外，有时将从半导体基板的深度方向上的中心到半导体基板的上表面为止的区域称为上表面侧。同样地，有时将从半导体基板的深度方向上的中心到半导体基板的下表面为止的区域称为下表面侧。在本说明书中，有时将半导体基板的深度方向上的中心位置称为Zc。
在本说明书中称为“相同”或“相等”的情况下，也可以包括具有因制造偏差等引起的误差的情况。该误差为例如10％以内。
在本说明书中，将掺杂有杂质的掺杂区的导电型设为P型或N型而进行说明。在本说明书中，杂质有时特别指N型的施主和P型的受主中的任一种，有时记载为掺杂剂。在本说明书中，掺杂是指向半导体基板导入施主或受主，设为显示N型的导电型的半导体或显示P型的导电型的半导体。
在本说明书中，掺杂浓度是指热平衡状态下的施主的浓度或受主的浓度。在本说明书中，净掺杂浓度是指以施主浓度为正离子的浓度，并以受主浓度为负离子的浓度时，包括电荷的极性在内而进行相加所得到的实质浓度。作为一个例子，如果将施主浓度设为ND，将受主浓度设为NA，则任意位置处的实质的净掺杂浓度成为ND-NA。在本说明书中，有时将净掺杂浓度仅记载为掺杂浓度。
施主具有向半导体供给电子的功能。受主具有从半导体接受电子的功能。施主和受主不限于杂质本身。例如，存在于半导体中的空位(V)、氧(O)和氢(H)结合而成的VOH缺陷作为供给电子的施主而发挥功能。在本说明书中，有时将VOH缺陷称为氢施主。
在本说明书中，在记载为P+型或N+型的情况下，是指掺杂浓度比P型或N型的掺杂浓度高，在记载为P-型或N-型的情况下，是指掺杂浓度比P型或N型的掺杂浓度低。另外，在本说明书中，在记载为P++型或N++型的情况下，是指掺杂浓度比P+型或N+型的掺杂浓度高。除非另有说明，否则本说明书的单位制为SI单位制。虽然有时用cm来表示长度的单位，但各计算可以在换算成米(m)之后进行。
在本说明书中，化学浓度是指不依赖于电活化的状态而测定的杂质的原子密度。化学浓度(原子密度)例如可以通过二次离子质谱法(SIMS)进行测量。上述净掺杂浓度可以通过电压-电容测定法(CV法)进行测定。另外，可以将通过扩散电阻测定法(SR法)测量的载流子浓度作为净掺杂浓度。通过CV法或SR法测量的载流子浓度可以作为热平衡状态下的值。另外，在N型的区域中，施主浓度充分大于受主浓度，因此，可以将该区域中的载流子浓度作为施主浓度。同样地，在P型的区域中，可以将该区域中的载流子浓度作为受主浓度。在本说明书中，有时将N型区的掺杂浓度称为施主浓度，有时将P型区的掺杂浓度称为受主浓度。
另外，在施主、受主或净掺杂的浓度分布具有峰的情况下，可以将该峰值作为该区域中的施主、受主或净掺杂的浓度。在施主、受主或净掺杂的浓度大致均一的情况下等，可以将该区域中的施主、受主或净掺杂的浓度的平均值作为施主、受主或净掺杂的浓度。在本说明书中，每单位体积的浓度表示使用atоms/cm3或/cm3。该单位用于半导体基板内的施主或受主浓度、或者化学浓度。atоms的表述也可以省略。
通过SR法测量的载流子浓度可以比施主或受主的浓度低。在测定扩散电阻时电流所流动的范围中，有时半导体基板的载流子迁移率低于结晶状态的值。载流子迁移率的降低是因由晶格缺陷等所引起的晶体结构的紊乱(无序)使载流子散乱而产生的。
根据通过CV法或SR法测量的载流子浓度而算出的施主或受主的浓度可以低于表示施主或受主的元素的化学浓度。作为一个例子，在硅的半导体中成为施主的磷或砷的施主浓度或者成为受主的硼(Boron)的受主浓度是它们的化学浓度的99％左右。另一方面，在硅的半导体中成为施主的氢的施主浓度是氢的化学浓度的0.1％～10％左右。本说明书中的各浓度可以是室温下的值。作为一个例子，室温下的值可以使用300K(开尔文)(约26.9℃)下的值。
图1是示出半导体装置100的一例的俯视图。在图1中，示出了将各部件投影到半导体基板10的上表面而得到的位置。在图1中，仅示出了半导体装置100的一部分部件，一部分部件省略。
半导体装置100具备半导体基板10。半导体基板10是由半导体材料形成的基板。作为一例，半导体基板10是硅基板，但半导体基板10的材料并不限定于硅。
半导体基板10在俯视时具有端边162。在本说明书中，在简称为俯视的情况下，意味着从半导体基板10的上表面侧观察。本例的半导体基板10具有在俯视时彼此相对的两组端边162。在图1中，X轴和Y轴与某一个端边162平行。另外，Z轴与半导体基板10的上表面垂直。
在半导体基板10设置有有源部160。有源部160是在半导体装置100进行动作的情况下在半导体基板10的上表面与下表面之间在深度方向上流通有主电流的区域。在有源部160的上方设置有发射电极，但在图1中省略。
在有源部160设置有包括IGBT等晶体管元件的晶体管部70和包括续流二极管(FWD)等二极管元件的二极管部80中的至少一方。在图1的例子中，晶体管部70和二极管部80沿着半导体基板10的上表面的预定的排列方向(在本例中为X轴方向)交替地配置。在其他例子中，在有源部160可以仅设置有晶体管部70和二极管部80中的一方。
在图1中，对配置有晶体管部70的区域标注符号“I”，对配置二极管部80的区域标注符号“F”。在本说明书中，有时将在俯视时与排列方向垂直的方向称为延伸方向(在图1中为Y轴方向)。晶体管部70和二极管部80可以分别在延伸方向上具有长边。即，晶体管部70的Y轴方向上的长度比X轴方向上的宽度大。同样地，二极管部80的Y轴方向上的长度比X轴方向上的宽度大。晶体管部70和二极管部80的延伸方向与后述的各沟槽部的长边方向可以相同。
二极管部80在与半导体基板10的下表面接触的区域具有N+型的阴极区。在本说明书中，将设置有阴极区的区域称为二极管部80。即，二极管部80是在俯视时与阴极区重叠的区域。在半导体基板10的下表面，在除了阴极区以外的区域可以设置有P+型的集电区。在本说明书中，有时将二极管部80沿Y轴方向延长至后述的栅极布线为止的延长区81也包含于二极管部80。在延长区81的下表面设置有集电区。
晶体管部70在与半导体基板10的下表面接触的区域具有P+型的集电区。另外，晶体管部70在半导体基板10的上表面侧周期性地配置有N型的发射区、P型的基区、具有栅极导电部和栅极绝缘膜的栅极结构。
半导体装置100可以在半导体基板10的上方具有一个以上的焊盘。本例的半导体装置100具有栅极焊盘164。半导体装置100也可以具有阳极焊盘、阴极焊盘以及电流检测焊盘等焊盘。各焊盘配置于端边162的附近。端边162的附近是指俯视时的端边162与发射电极之间的区域。在安装半导体装置100时，各焊盘可以经由导线等布线与外部的电路连接。
在栅极焊盘164施加有栅极电位。栅极焊盘164与有源部160的栅极沟槽部的导电部电连接。半导体装置100具备将栅极焊盘164与栅极沟槽部连接的栅极布线。在图1中，对栅极布线标注斜阴影线。
本例的栅极布线具有外周栅极布线130和有源侧栅极布线131。外周栅极布线130在俯视时配置在有源部160与半导体基板10的端边162之间。本例的外周栅极布线130在俯视时包围有源部160。也可以将在俯视时被外周栅极布线130包围的区域作为有源部160。另外，外周栅极布线130与栅极焊盘164连接。外周栅极布线130配置于半导体基板10的上方。外周栅极布线130可以是包含铝等的金属布线。
有源侧栅极布线131设置于有源部160。通过在有源部160设置有源侧栅极布线131，从而能够对半导体基板10的各区域降低从栅极焊盘164起算的布线长度的偏差。
有源侧栅极布线131与有源部160的栅极沟槽部连接。有源侧栅极布线131配置在半导体基板10的上方。有源侧栅极布线131可以是由掺杂有杂质的多晶硅等半导体形成的布线。
有源侧栅极布线131可以与外周栅极布线130连接。本例的有源侧栅极布线131被设置为在Y轴方向上的大致中央以横穿有源部160的方式沿X轴方向从一侧的外周栅极布线130延伸到另一侧的外周栅极布线130。在有源部160被有源侧栅极布线131分割的情况下，在各个分割区域中，晶体管部70和二极管部80可以沿X轴方向交替地配置。
另外，半导体装置100也可以具备由多晶硅等形成的PN结二极管即未图示的温度感测部和/或对设置于有源部160的晶体管部的动作进行模拟的未图示的电流检测部。
本例的半导体装置100在俯视时在有源部160与端边162之间具备边缘终止结构部90。本例的边缘终止结构部90配置于外周栅极布线130与端边162之间。边缘终止结构部90缓和半导体基板10的上表面侧的电场集中。边缘终止结构部90可以具备包围有源部160而设置为环状的保护环、场板以及降低表面电场中的至少一个。
图2是图1中的区域D的放大图。区域D是包括晶体管部70、二极管部80和有源侧栅极布线131的区域。本例的半导体装置100具备设置于半导体基板10的上表面侧的内部的栅极沟槽部40、虚设沟槽部30、阱区11、发射区12、基区14和接触区15。栅极沟槽部40和虚设沟槽部30分别是沟槽部的一个例子。另外，本例的半导体装置100具备设置于半导体基板10的上表面的上方的发射电极52和有源侧栅极布线131。发射电极52和有源侧栅极布线131相互分离地设置。
在发射电极52和有源侧栅极布线131与半导体基板10的上表面之间设置有层间绝缘膜，但在图2中省略。在本例的层间绝缘膜以贯通该层间绝缘膜的方式设置有接触孔54。在图2中，对各个接触孔54标注斜阴影线。
发射电极52设置于栅极沟槽部40、虚设沟槽部30、阱区11、发射区12、基区14和接触区15的上方。发射电极52通过接触孔54与半导体基板10的上表面的发射区12、接触区15和基区14接触。另外，发射电极52通过设置于层间绝缘膜的接触孔而与虚设沟槽部30内的虚设导电部连接。发射电极52可以在虚设沟槽部30的Y轴方向上的前端与虚设沟槽部30的虚设导电部连接。
有源侧栅极布线131通过设置于层间绝缘膜的接触孔而与栅极沟槽部40连接。有源侧栅极布线131可以在栅极沟槽部40的Y轴方向上的前端部41与栅极沟槽部40的栅极导电部连接。有源侧栅极布线131不与虚设沟槽部30内的虚设导电部连接。
发射电极52由包含金属的材料形成。在图2中，示出了设置发射电极52的范围。例如，发射电极52的至少一部分区域由铝或者铝-硅合金例如AlSi、AlSiCu等金属合金形成。发射电极52可以在由铝等形成的区域的下层具有由钛和/或钛化合物等形成的阻挡金属。进一步地，可以在接触孔内，具有以与阻挡金属和铝等接触的方式埋入钨等而形成的插塞。
阱区11被设置为与有源侧栅极布线131重叠。阱区11被设置为在与有源侧栅极布线131不重叠的范围内也以预定的宽度延伸。本例的阱区11被设置为向有源侧栅极布线131侧远离接触孔54的Y轴方向上的端部。阱区11是掺杂浓度比基区14的掺杂浓度高的第二导电型的区域。本例的基区14为P-型，阱区11为P+型。
晶体管部70和二极管部80分别具有在排列方向上排列有多个的沟槽部。在本例的晶体管部70，沿着排列方向交替地设置有1个以上的栅极沟槽部40和1个以上的虚设沟槽部30。在本例的二极管部80，沿着排列方向设置有多个虚设沟槽部30。在本例的二极管部80，未设置栅极沟槽部40。
本例的栅极沟槽部40可以具有沿着与排列方向垂直的延伸方向延伸的2个直线部分39(沿着延伸方向为直线状的沟槽的部分)和将2个直线部分39连接的前端部41。图2中的延伸方向为Y轴方向。
前端部41的至少一部分优选在俯视时被设置为曲线状。通过前端部41将2个直线部分39的Y轴方向上的端部彼此连接，从而能够缓和直线部分39的端部处的电场集中。
在晶体管部70中，虚设沟槽部30设置于栅极沟槽部40的各个直线部分39之间。在各个直线部分39之间可以设置有1根虚设沟槽部30，也可以设置有多根虚设沟槽部30。虚设沟槽部30可以具有沿延伸方向延伸的直线形状，也可以与栅极沟槽部40同样地具有直线部分29和前端部31。图2所示的半导体装置100包括不具有前端部31的直线形状的虚设沟槽部30和具有前端部31的虚设沟槽部30这两者。
阱区11的扩散深度可以比栅极沟槽部40和虚设沟槽部30的深度深。栅极沟槽部40和虚设沟槽部30的Y轴方向上的端部在俯视时设置于阱区11。即，在各沟槽部的Y轴方向上的端部，各沟槽部的深度方向上的底部被阱区11覆盖。由此，能够缓和各沟槽部的该底部处的电场集中。
在排列方向上，在各沟槽部之间设置有台面部。台面部是指在半导体基板10的内部被沟槽部所夹的区域。作为一个例子，台面部的上端是半导体基板10的上表面。台面部的下端的深度位置与沟槽部的下端的深度位置相同。本例的台面部被设置为在半导体基板10的上表面沿着沟槽在延伸方向(Y轴方向)上延伸。在本例中，在晶体管部70设置有台面部60，在二极管部80设置有台面部61。在本说明书中，在简称为台面部的情况下，是指台面部60和台面部61中的每一个。
在各个台面部设置有基区14。将在台面部中在半导体基板10的上表面露出的基区14中的、被配置为最接近有源侧栅极布线131的区域设为基区14-e。在图2中，示出了配置于各个台面部的延伸方向上的一侧的端部的基区14-e，但在各个台面部的另一侧的端部也配置有基区14-e。在各个台面部，在俯视时被基区14-e所夹的区域可以设置有第一导电型的发射区12和第二导电型的接触区15中的至少一方。本例的发射区12为N+型，接触区15为P+型。发射区12和接触区15可以在深度方向上设置于基区14与半导体基板10的上表面之间。
晶体管部70的台面部60具有在半导体基板10的上表面露出的发射区12。发射区12被设置为与栅极沟槽部40接触。与栅极沟槽部40接触的台面部60可以设置有在半导体基板10的上表面露出的接触区15。
台面部60中的接触区15和发射区12分别被设置为从X轴方向上的一侧的沟槽部到另一侧的沟槽部。作为一个例子，台面部60的接触区15和发射区12沿着沟槽部的延伸方向(Y轴方向)交替地配置。
在另一例中，台面部60的接触区15和发射区12可以沿着沟槽部的延伸方向(Y轴方向)设置为条纹状。例如在与沟槽部接触的区域设置有发射区12，在被发射区12所夹的区域设置有接触区15。
在二极管部80的台面部61未设置发射区12。在台面部61的上表面可以设置有基区14和接触区15。在台面部61的上表面，在被基区14-e所夹的区域，可以以与各个基区14-e接触的方式设置有接触区15。在台面部61的上表面，在被接触区15夹着的区域可以设置有基区14。基区14可以配置于被接触区15所夹的整个区域。
在各个台面部的上方设置有接触孔54。接触孔54配置于被基区14-e所夹的区域。本例的接触孔54设置于接触区15、基区14和发射区12的各区域的上方。接触孔54不设置于与基区14-e和阱区11对应的区域。接触孔54可以配置于台面部60的排列方向(X轴方向)上的中央。
在二极管部80中，在与半导体基板10的下表面邻接的区域设置有N+型的阴极区82。在半导体基板10的下表面，在未设置阴极区82的区域可以设置有P+型的集电区22。阴极区82和集电区22设置在半导体基板10的下表面23与缓冲区20之间。在图2中，用虚线表示阴极区82和集电区22之间的边界。
阴极区82被配置为在Y轴方向上远离阱区11。由此，能够确保掺杂浓度较高且形成至深的位置为止的P型的区域(阱区11)与阴极区82之间的距离，并提高耐压。本例的阴极区82的Y轴方向上的端部被配置为比接触孔54的Y轴方向上的端部更远离阱区11。在另一例中，阴极区82的Y轴方向上的端部也可以配置在阱区11与接触孔54之间。
图3是示出图2中的e-e截面的一例的图。e-e截面是通过发射区12和阴极区82的XZ面。本例的半导体装置100在该截面中具有半导体基板10、层间绝缘膜38、发射电极52和集电电极24。
层间绝缘膜38设置于半导体基板10的上表面。层间绝缘膜38是包含添加有硼或磷等杂质的硅酸盐玻璃等的绝缘膜、热氧化膜以及其他绝缘膜中的至少一层的膜。在层间绝缘膜38设置有在图2中说明的接触孔54。
发射电极52设置于层间绝缘膜38的上方。发射电极52通过层间绝缘膜38的接触孔54而与半导体基板10的上表面21接触。集电电极24设置于半导体基板10的下表面23。发射电极52以及集电电极24由铝等金属材料形成。在本说明书中，将连结发射电极52和集电电极24的方向(Z轴方向)称为深度方向。
半导体基板10具有N型或N-型的漂移区18。漂移区18分别设置于晶体管部70和二极管部80。
在晶体管部70的台面部60，从半导体基板10的上表面21侧起依次设置有N+型的发射区12和P-型的基区14。在基区14的下方设置有漂移区18。在台面部60可以设置有N+型的积累区16。积累区16配置在基区14与漂移区18之间。
发射区12在半导体基板10的上表面21露出，并且被设置为与栅极沟槽部40接触。发射区12可以与台面部60的两侧的沟槽部接触。发射区12的掺杂浓度比漂移区18的掺杂浓度高。
基区14设置于发射区12的下方。本例的基区14被设置为与发射区12接触。基区14可以与台面部60的两侧的沟槽部接触。
积累区16设置于基区14的下方。积累区16是掺杂浓度比漂移区18的掺杂浓度高的N+型的区域。积累区16可以具有磷或氢施主等施主的浓度峰。通过在漂移区18与基区14之间设置高浓度的积累区16，从而能够提高载流子注入增强效应(IE效应)，而降低导通电压。积累区16可以被设置为覆盖各台面部60中的基区14的整个下表面。
在二极管部80的台面部61，以与半导体基板10的上表面21接触的方式设置有P-型的基区14。在基区14的下方设置有漂移区18。在台面部61中，也可以在基区14的下方设置有积累区16。
在晶体管部70和二极管部80中可以分别在漂移区18之下设置有N+型的缓冲区20。缓冲区20的掺杂浓度比漂移区18的掺杂浓度高。缓冲区20具有掺杂浓度比漂移区18的掺杂浓度高的浓度峰25。浓度峰25的掺杂浓度是指浓度峰25的顶点处的掺杂浓度。另外，漂移区18的掺杂浓度可以使用掺杂浓度分布大致平坦的区域中的掺杂浓度的平均值。
在本例的缓冲区20中，半导体基板10的深度方向(Z轴方向)上的掺杂浓度分布具有3个以上的浓度峰25。缓冲区20的浓度峰25可以通过将氢(质子)或磷等N型掺杂剂进行离子注入而形成。缓冲区20的浓度峰25可以设置在与例如氢(质子)或磷的浓度峰相同的深度位置。缓冲区20可以作为防止从基区14的下端扩展的耗尽层到达P+型的集电区22和N+型的阴极区82的场截止层而发挥功能。
在晶体管部70中，在缓冲区20之下设置有P+型的集电区22。集电区22的受主浓度比基区14的受主浓度高。集电区22可以包含与基区14相同的受主，也可以包含与基区14不同的受主。集电区22的受主例如是硼。
在二极管部80中，在缓冲区20之下设置有N+型的阴极区82。阴极区82的施主浓度比漂移区18的施主浓度高。阴极区82的施主例如是氢或磷。应予说明，成为各区域的施主和受主的元素并不限于上述的例子。集电区22和阴极区82在半导体基板10的下表面23露出，并与集电电极24连接。集电电极24可以与半导体基板10的整个下表面23接触。发射电极52和集电电极24由铝等金属材料形成。
在半导体基板10的上表面21侧设置有1个以上的栅极沟槽部40和1个以上的虚设沟槽部30。各沟槽部从半导体基板10的上表面21起贯通基区14而到达漂移区18。在设置有发射区12、接触区15和积累区16中的至少任一个的区域中，各沟槽部还贯通这些掺杂区而到达漂移区18。沟槽部贯通掺杂区并不限于以在形成掺杂区之后形成沟槽部的顺序制造的情况。在形成沟槽部之后，在沟槽部之间形成掺杂区的情况也包含在沟槽部贯通掺杂区中。
如上所述，在晶体管部70设置有栅极沟槽部40和虚设沟槽部30。在二极管部80设置有虚设沟槽部30，未设置栅极沟槽部40。在本例中，二极管部80与晶体管部70的X轴方向上的边界是阴极区82与集电区22之间的边界。
栅极沟槽部40具有设置于半导体基板10的上表面21的栅极沟槽、栅极绝缘膜42和栅极导电部44。栅极绝缘膜42以覆盖栅极沟槽的内壁的方式设置。栅极绝缘膜42可以通过将栅极沟槽的内壁的半导体氧化或氮化而形成。栅极导电部44在栅极沟槽的内部设置于比栅极绝缘膜42更靠内侧的位置。即，栅极绝缘膜42将栅极导电部44与半导体基板10绝缘。栅极导电部44由多晶硅等导电材料形成。
栅极导电部44在深度方向上可以设置为比基区14长。该截面处的栅极沟槽部40在半导体基板10的上表面21被层间绝缘膜38覆盖。栅极导电部44与栅极布线电连接。如果对栅极导电部44施加预定的栅极电压，则在基区14中的与栅极沟槽部40接触的界面的表层形成基于电子的反型层的沟道。
虚设沟槽部30在该截面中可以具有与栅极沟槽部40相同的结构。虚设沟槽部30具有设置于半导体基板10的上表面21的虚设沟槽、虚设绝缘膜32和虚设导电部34。虚设导电部34与发射电极52电连接。虚设绝缘膜32以覆盖虚设沟槽的内壁的方式设置。虚设导电部34设置于虚设沟槽的内部，并且设置于比虚设绝缘膜32更靠内侧的位置。虚设绝缘膜32将虚设导电部34与半导体基板10绝缘。虚设导电部34可以由与栅极导电部44相同的材料形成。例如虚设导电部34由多晶硅等导电材料形成。虚设导电部34在深度方向上可以具有与栅极导电部44相同的长度。
本例的栅极沟槽部40和虚设沟槽部30在半导体基板10的上表面21被层间绝缘膜38覆盖。应予说明，虚设沟槽部30和栅极沟槽部40的底部可以是向下侧凸起的曲面状(在截面中为曲线状)。
图4是示出图3的F-F线的位置处的、深度方向上的掺杂浓度分布的一例的图。图4的纵轴是对数轴。在图4中，将半导体基板10的深度方向上的中央位置设为Zc。
发射区12具有N型掺杂剂的浓度峰。N型掺杂剂例如为磷，但并不限于此。基区14具有P型掺杂剂的浓度峰。P型掺杂剂例如为硼，但并不限于此。积累区16具有N型掺杂剂的浓度峰。N型掺杂剂例如为氢或磷，但并不限于此。
漂移区18可以具有掺杂浓度大致恒定的平坦区。平坦区是掺杂浓度处于预定的最大值max与预定的最小值min之间的区域在深度方向上连续的部分。最大值max可以使用该区域中的掺杂浓度的最大值。最小值min可以是最大值max的50％的值，可以是最大值max的70％的值，也可以是最大值max的90％的值。
或者，平坦区的掺杂浓度分布的值相对于深度方向上的预定范围内的掺杂浓度分布的平均浓度，可以在该掺杂浓度分布的平均浓度的±50％以内，也可以在该掺杂浓度分布的平均浓度的±30％以内，还可以在该掺杂浓度分布的平均浓度的±10％以内。
漂移区18的掺杂浓度可以与体施主浓度一致。本例的半导体基板10整体分布有N型的体施主。体施主是在制造成为半导体基板10的原料的晶锭时，由在晶锭内大致均匀地包含的掺杂剂形成的施主。本例的体施主是氢以外的元素。体施主的掺杂剂为例如V族、VI族的元素，例如为磷、锑、砷、硒或硫，但并不限于此。本例的体施主是磷。体施主也包含在P型的区域中。半导体基板10可以是从半导体的晶锭切出的晶片，也可以是将晶片单片化而成的芯片。半导体的晶锭可以通过切克劳斯基法(CZ法)、磁场施加型切克劳斯基法(MCZ法)、浮区法(FZ法)中的任意一种来制造。本例中的晶锭是通过MCZ法制造的。
作为一例，通过MCZ法制造的基板中所含的氧化学浓度为1×1017～7×1017atoms/cm3。作为一例，通过FZ法制造的基板中所含的氧化学浓度为1×1015～5×1016atoms/cm3。体施主浓度可以使用分布于整个半导体基板10的体施主的化学浓度，也可以是该化学浓度的90％～100％之间的值。在掺杂有磷等V族、VI族的掺杂剂的半导体基板中，体施主浓度可以为1×1011/cm3以上且3×1014/cm3以下。掺杂有V族、VI族的掺杂剂的半导体基板的体施主浓度优选为1×1012/cm3以上且2×1014/cm3以下。另外，半导体基板10也可以使用不包含磷等掺杂剂的无掺杂基板。在该情况下，无掺杂基板的体施主浓度(NB0)例如为1×1010/cm3以上且5×1012/cm3以下。无掺杂基板的体施主浓度(NB0)优选为1×1011/cm3以上。无掺杂基板的体施主浓度(NB0)优选为5×1012/cm3以下。
漂移区18也可以具有掺杂浓度比体施主浓度高的区域。如果向半导体基板10照射氦离子、氢离子或电子等带电粒子，则在带电粒子所通过的通过区，由于带电粒子的通过而形成单原子空位(V)、双原子空位(VV)等以空位为主体的晶格缺陷。与空位相邻的原子具有悬空键。晶格缺陷还包括间隙原子和/或位错等，在广义上也可以包括施主、受主，但在本说明书中，有时将以空位为主体的晶格缺陷称为空位型晶格缺陷、空位型缺陷、或者简称为晶格缺陷。另外，由于通过向半导体基板10注入带电粒子而大量形成晶格缺陷，所以有时半导体基板10的结晶性严重紊乱。在本说明书中，有时将该结晶性的紊乱称为无序。
另外，在整个半导体基板10包含氧。该氧是在制造半导体的晶锭时有意或无意地被导入的。另外，在带电粒子的通过区的至少一部分区域可以包含氢。该氢可以被有意地注入到半导体基板10的内部。例如，为了形成缓冲区20的浓度峰25，可以注入氢离子。通过利用热处理等使注入到缓冲区20的氢扩散，从而在半导体基板10的内部，氢(H)、空位(V)和氧(O)进行结合，形成VOH缺陷。
VOH缺陷作为供给电子的施主而发挥功能。在本说明书中，有时将VOH缺陷简称为氢施主。通过在半导体基板10形成氢施主，从而能够使带电粒子的通过区中的施主浓度比体施主浓度高。通常，必须准备与应形成于半导体基板10的元件的特性，特别是额定电压或耐压对应地具有预定的体施主浓度的半导体基板10。与此相对，在形成氢施主的情况下，通过控制带电粒子的剂量，能够调整半导体基板10的施主浓度。因此，能够使用与元件的特性等不对应的体施主浓度的半导体基板来制造半导体装置100。虽然制造半导体基板10时的体施主浓度的偏差比较大，但带电粒子的剂量能够比较高精度地进行控制。因此，通过注入带电粒子而产生的晶格缺陷的浓度也能够高精度地进行控制，能够高精度地控制通过区的施主浓度。
本例的缓冲区20中的掺杂浓度分布具有在深度方向上设置于不同的位置的多个浓度峰25。浓度峰25是施主浓度的峰。浓度峰25可以具有氢作为杂质，并且可以具有氢施主作为施主。通过设置多个浓度峰25，能够进一步抑制耗尽层到达集电区22。
在图4的例子中，示出了最接近下表面23的浓度峰25-1、第二接近下表面23的浓度峰25-2、第三接近下表面23的浓度峰25-3、最远离下表面23的浓度峰25-4。在其他例子中，浓度峰25的个数可以是3个，也可以是5个以上。
集电区22具有P型掺杂剂的浓度峰。P型掺杂剂例如为硼，但并不限于此。将集电区22的浓度峰的值设为C1。浓度C1也可以是与下表面23接触的位置处的掺杂浓度的值。
图5是缓冲区20中的掺杂浓度分布的放大图。缓冲区20具有第一浓度峰25-1、第二浓度峰25-2和高浓度峰25-4。
第一浓度峰25-1是在深度方向上最接近下表面23的浓度峰25。第一浓度峰25-1可以是多个浓度峰25中的掺杂浓度P1最大的峰。应予说明，各浓度峰25的掺杂浓度是掺杂浓度分布中的顶点的掺杂浓度。掺杂浓度P1可以为1.0×1015/cm3以上，也可以为5.0×1015/cm3以上，还可以为1.0×1016/cm3以上。通过使掺杂浓度P1为高浓度，从而能够抑制从基区14的下端伸展的耗尽层到达集电区22。
第一浓度峰25-1的掺杂浓度P1可以为集电区22的掺杂浓度C1的0.1倍以上且10倍以下。掺杂浓度P1可以为掺杂浓度C1的0.2倍以上，也可以为掺杂浓度C1的0.5倍以上，还可以为掺杂浓度C1的1倍以上。掺杂浓度P1可以为掺杂浓度C1的5倍以下，也可以为掺杂浓度C1的2倍以下，还可以为掺杂浓度C1的1倍以下，还可以为掺杂浓度C1的0.5倍以下。
集电区22中的第二导电型的掺杂剂的有效剂量可以为8×1012/cm2以下。有效剂量是指在预定的深度范围内对掺杂浓度进行积分而得到的积分值。集电区22的有效剂量是从集电区22以外的区域与集电区22之间的pn结到露出集电区22的下表面23为止的掺杂浓度的积分值。有效剂量可以与掺杂剂的离子注入的注入剂量一致，也可以比掺杂剂的离子注入的注入剂量小。在本例中大致一致。该有效剂量可以通过在从下表面23到与缓冲层的pn结为止的范围内对集电区22中的掺杂浓度进行积分来计算，也可以通过将半峰全宽与峰的掺杂浓度相乘来计算。该剂量可以为6×1012/cm2以下，可以为5×1012/cm2以下，可以为3×1012/cm2以下，可以为2×1012/cm2以下，也可以为1×1012/cm2以下。另一方面，从减小导通电压的偏差的观点出发，该剂量可以为3×1011/cm2以上，可以为5×1011/cm2以上，可以为8×1011/cm2以上，也可以为1×1012/cm2以上。集电区22的深度范围可以为0.1μm以上且0.5μm以下。
第一浓度峰25-1的深度位置Z1可以配置在从下表面23起算4μm以下的位置，也可以配置在从下表面23起算3μm以下的位置，还可以配置在从下表面23起算2μm以下的位置。在将半导体基板10的深度方向上的厚度设为T(μm)的情况下，深度位置Z1与下表面23之间的距离可以为0.04×T以下，也可以为0.03×T以下，还可以为0.02×T以下。
第二浓度峰25-2是在深度方向上仅次于第一浓度峰25-1而接近下表面23的浓度峰25。第二浓度峰25-2的深度位置Z2被配置为在半导体基板10的深度方向上距离下表面23为5μm以上。深度位置Z2可以被配置为距离下表面23为7μm以上，也可以被配置为距离下表面23为10μm以上。另外，在将半导体基板10的深度方向上的厚度设为T(μm)的情况下，深度位置Z2可以被配置为距离下表面23为0.05×T以上，也可以被配置为距离下表面23为0.07×T以上，还可以被配置为距离下表面23为0.1×T以上。
第二浓度峰25-2的掺杂浓度P2比第一浓度峰25-1的掺杂浓度P1低。具体而言，掺杂浓度P2小于1.0×1015/cm3。掺杂浓度P2可以为7.0×1014/cm3以下，也可以为5.0×1014/cm3以下。掺杂浓度P2可以为第一浓度峰25-1的掺杂浓度P1的0.1倍以下。掺杂浓度P2可以为第一浓度峰25-1的掺杂浓度P1的0.07倍以下，也可以为第一浓度峰25-1的掺杂浓度P1的0.05倍以下。
如果第二浓度峰25-2的掺杂浓度P2高，则在半导体装置100关断时等耗尽层到达第二浓度峰25-2时，集电极-发射极间电压Vce的时间波形的斜率dVce/dt变大。在耗尽层到达第二浓度峰25-2时，存在Vce为电源电压Vcc左右的情况。如果在Vce足够高时dVce/dt变大，则室温等下的闩锁耐量会降低。闩锁耐量是在关断时半导体装置100不发生闩锁的上限的集电极电流量。在本例中，通过使掺杂浓度P2小于1.0×1015/cm3，从而能够抑制耗尽层到达第二浓度峰25-2时的dVce/dt的增大，并能够提高闩锁耐量。
高浓度峰25-4被配置为比第二浓度峰25-2更远离下表面23。即，高浓度峰25-4配置于比第二浓度峰25-2更靠上表面21侧的位置。高浓度峰25-4的掺杂浓度P4比第二浓度峰25-2的掺杂浓度P2高。但是，高浓度峰25-4的掺杂浓度P4比第一浓度峰25-1的掺杂浓度P1低。通过设置高浓度峰25-4，即使降低第二浓度峰25-2的掺杂浓度P2，也容易维持缓冲区20中的掺杂浓度的积分值。因此，在缓冲区20中，能够维持抑制耗尽层的扩展的功能。
掺杂浓度P4可以小于1.0×1015/cm3。掺杂浓度P4可以为8.0×1014/cm3以下，也可以为6.0×1014/cm3以下。掺杂浓度P4可以为第一浓度峰25-1的掺杂浓度P1的0.1倍以下。掺杂浓度P4可以为第一浓度峰25-1的掺杂浓度P1的0.08倍以下，也可以为第一浓度峰25-1的掺杂浓度P1的0.06倍以下。
另外，由于将高浓度峰25-4配置于比第二浓度峰25-2更靠上表面21侧的位置，所以能够进一步在上表面21侧抑制耗尽层的扩展。另外，如后所述，距离耗尽层扩展的基区14近的浓度峰25对耗尽层到达时的dVce/dt的影响小。因此，通过将高浓度峰25-4配置于比第二浓度峰25-2更靠上表面21侧的位置，还能够抑制dVce/dt的增加。
高浓度峰25-4可以是缓冲区20的多个浓度峰25中的距离下表面23最远的浓度峰。在该情况下，高浓度峰25-4可以与漂移区18接触。高浓度峰25-4的深度位置Z4可以配置为距离下表面23为15μm以上，也可以配置为距离下表面23为20μm以上，还可以配置为距离下表面23为25μm以上。在将半导体基板10的深度方向上的厚度设为T(μm)的情况下，深度位置Z4可以配置为距离下表面23为0.15×T以上，也可以配置为距离下表面23为0.2×T以上，还可以配置为距离下表面23为0.25×T以上。应予说明，深度位置Z4可以配置于半导体基板10的下表面23侧。即，深度位置Z4可以配置在下表面23与深度位置Zc之间。深度位置Z4与下表面23之间的距离可以为40μm以下，也可以为30μm以下。深度位置Z4与下表面23之间的距离可以为0.4×T以下，也可以为0.3T以下。
可以在第二浓度峰25-2与高浓度峰25-4之间设置1个以上的浓度峰25。在图5的例子中，在第二浓度峰25-2与高浓度峰25-4之间设置有第三浓度峰25-3。高浓度峰25-4可以是多个浓度峰25中的除了第一浓度峰25-1以外掺杂浓度为最大的浓度峰。即，第三浓度峰25-3的掺杂浓度P3比高浓度峰25-4的掺杂浓度P4低。第三浓度峰25-3的掺杂浓度P3可以比第二浓度峰25-2的掺杂浓度P2低，也可以比第二浓度峰25-2的掺杂浓度P2高。
第三浓度峰25-3的深度位置Z3可以配置为距离下表面23为10μm以上，也可以配置为距离下表面23为15μm以上。在将半导体基板10的深度方向上的厚度设为T(μm)的情况下，深度位置Z3可以配置为距离下表面23为0.1×T以上，也可以配置为距离下表面23为0.15×T以上。深度位置Z3与下表面23之间的距离可以为25μm以下，也可以为20μm以下。深度位置Z3与下表面23之间的距离可以为0.25×T以下，也可以为0.2×T以下。
第二浓度峰25-2的深度位置Z2与深度位置Z1之间的距离(|Z2-Z1|)可以比深度位置Z2与深度位置Z3之间的距离(|Z3-Z2|)大。即，第二浓度峰25-2在第一浓度峰25-1与第三浓度峰25-3之间可以配置为靠近第三浓度峰25-3。另外，第三浓度峰25-3的深度位置Z3与深度位置Z4之间的距离可以比深度位置Z3与深度位置Z2之间的距离大。即，第三浓度峰25-3在第二浓度峰25-2与高浓度峰25-4之间可以配置为靠近第二浓度峰25-2。由此，能够将使dVce/dt比较容易变大的浓度峰25配置为远离其他浓度峰25。
缓冲区20中的多个浓度峰25中的除了第一浓度峰25-1以外的各浓度峰25的掺杂浓度可以小于1.0×1015/cm3。由此，能够抑制除了第一浓度峰25-1以外的浓度峰25处的dVce/dt的斜率增大。除了第一浓度峰25-1以外的浓度峰25的掺杂浓度可以为0.9×1015/cm3以下，可以为0.8×1015/cm3以下，可以为0.7×1015/cm3以下，可以为0.6×1015/cm3以下，也可以为0.5×1015/cm3以下。
另外，除了第一浓度峰25-1以外的浓度峰25的掺杂浓度可以为3.0×1014/cm3以上。通过使各浓度峰25的掺杂浓度为一定以上，从而变得容易维持缓冲区20中的耗尽层的扩展抑制功能。除了第一浓度峰25-1以外的浓度峰25的掺杂浓度可以为4.0×1014/cm3以上，也可以为5.0×1014/cm3以上。作为一例，除了第一浓度峰25-1以外的浓度峰25的掺杂浓度为3.0×1014/cm3以上且5.0×1014/cm3以下。
第二浓度峰25-2的掺杂浓度P2可以为高浓度峰25-4的掺杂浓度P4的0.6倍以上且0.8倍以下。第三浓度峰25-3的掺杂浓度P3可以为高浓度峰25-4的掺杂浓度P4的0.4倍以上且0.6倍以下。通过将除了高浓度峰25-4以外的浓度峰25的掺杂浓度维持在一定以上，从而变得容易抑制耗尽层的扩展。另外，通过将除了高浓度峰25-4以外的浓度峰25的掺杂浓度维持在一定以下，从而能够抑制dVce/dt的斜率增大。
应予说明，缓冲区20中的掺杂浓度分布具有掺杂浓度从各个浓度峰25朝向下表面23减小的下侧拖尾27和掺杂浓度从各个浓度峰25朝向上表面21减小的上侧拖尾28。在图5中，对第二浓度峰25-2标注了下侧拖尾27和上侧拖尾28的符号，但其他浓度峰25也具有下侧拖尾27和上侧拖尾28。
本例的浓度峰25通过从下表面23将氢等N型掺杂剂进行离子注入而形成。在该情况下，相比于注入位置与上表面21之间的区域，N型掺杂剂比较多地存在于注入位置与下表面23之间的区域。因此，本例的掺杂浓度分布的下侧拖尾27与上侧拖尾28相比掺杂浓度更平缓地减小。
图6是示出缓冲区20中的掺杂浓度分布的另一例的图。在本例中，将在各浓度峰25之间掺杂浓度成为极小值的部位称为谷部26。除了谷部26以外的掺杂浓度分布可以与图5的例子相同，也可以不同。在第一浓度峰25-1与第二浓度峰25-2之间，在深度ZV1的位置配置有浓度V1的第一谷部26-1，在第二浓度峰25-2与第三浓度峰25-3之间，在深度ZV2的位置配置有浓度V2的第二谷部26-2，在第三浓度峰25-3与高浓度峰25-4之间，在深度ZV3的位置配置有浓度V3的第三谷部26-3。应予说明，可以在高浓度峰25-4与漂移区18之间，在从深度ZV3朝向上表面21的方向上，在掺杂浓度大致成为体施主浓度NB的最初的位置Zd配置有第四谷部26-4。
各个谷部26的掺杂浓度V1、V2、V3可以为1.0×1014/cm3以上。通过将谷部26的掺杂浓度维持得比较高，从而即使减小第二浓度峰25-2的掺杂浓度P2，也变得容易维持缓冲区20中的总剂量而维持耗尽层的扩展抑制功能。本例的各浓度峰25的掺杂浓度的大小关系和比率、以及深度位置的关系可以与图5的例子相同。
第二浓度峰25-2的有效剂量N2比第一浓度峰25-1的有效剂量N1低。具体而言，有效剂量N2小于2.0×1011/cm2。掺杂浓度P2可以为1.5×1011/cm2以下，也可以为1.0×1011/cm2以下。有效剂量N2可以为第一浓度峰25-1的有效剂量N1的0.1倍以下。有效剂量N2可以为第一浓度峰25-1的有效剂量N1的0.07倍以下，也可以为第一浓度峰25-1的有效剂量N1的0.05倍以下。第n个浓度峰25-n的有效剂量Nn可以是在从与在下表面23侧相邻的第n-1个峰之间的谷部26-(n-1)的位置ZVn-1到与在上表面21侧相邻的第n+1个峰之间的谷部26-n的位置ZVn之间，对掺杂浓度进行积分而得到的积分值。但是，最靠上表面21侧的浓度峰25-L的有效剂量NL可以是在从谷部26-(L-1)的位置ZVL-1到位置Zd之间，对掺杂浓度进行积分而得到的积分值。L表示第L个峰。L可以为1以上，本例中L为4。
图7是示出缓冲区20中的掺杂浓度分布的另一例的图。在本例的缓冲区20中，各个谷部26的掺杂浓度V1、V2、V3比图6的例子高。本例的谷部26的掺杂浓度V1、V2、V3均为2.0×1014/cm3以上且5.0×1014/cm3以下。由此，变得容易抑制耗尽层的扩展。
本例的除了第一浓度峰25-1以外的浓度峰25的掺杂浓度可以为3.0×1014/cm3以上且6.0×1014/cm3以下。即，除了第一浓度峰25-1以外的浓度峰25和全部的谷部26的掺杂浓度为2.0×1014/cm3以上且6.0×1014/cm3以下。由此，能够减小除了第一浓度峰25-1以外的浓度峰25的掺杂浓度而抑制dVce/dt的增大，并且能够维持缓冲区20的剂量而抑制耗尽层的扩展。本例的各浓度峰25的掺杂浓度的大小关系和比率、以及深度位置的关系可以与图5的例子相同。
在本例中，通过使各浓度峰25的半峰全宽比较大，从而将谷部26的掺杂浓度维持得高。浓度峰25的形状依赖于从下表面23进行离子注入而得的N型掺杂剂的分布的形状。例如，如果在下表面23设置吸收器，并以高加速能量将氢离子注入，则氢离子的射程的偏差变大，注入的氢的化学浓度分布的半峰全宽变大。通过这样的方法，能够得到图7所示那样的掺杂浓度分布。
图8是示出缓冲区20中的掺杂浓度分布的另一例的图。本例中，将第一浓度峰25-1的半峰全宽设为FWHM1，将第二浓度峰25-2的半峰全宽设为FWHM2，将第三浓度峰25-3的半峰全宽设为FWHM3，将高浓度峰25-4的半峰全宽设为FWHM4。
通常，浓度峰25距下表面23的距离越大，离子注入的射程越大，因此半峰全宽FWHM越大。本例中，第二浓度峰25-2的半峰全宽FWHM2比高浓度峰25-4的半峰全宽FWHM4大。由此，即使降低第二浓度峰25-2的掺杂浓度P2，也能够使第二浓度峰25-2附近的掺杂浓度的积分值大。因此，容易抑制耗尽层的扩展。半峰全宽FWHM2可以为半峰全宽FWHM4的2倍以上，也可以为半峰全宽FWHM4的3倍以上，还可以为半峰全宽FWHM4的4倍以上。如上所述，通过在形成第二浓度峰25-2的步骤中，在下表面23设置吸收器，并以高加速能量将氢离子注入，从而能够增大半峰全宽FWHM2。在形成其他浓度峰25的步骤中，可以不在下表面23设置吸收器。
第二浓度峰25-2的半峰全宽FWHM2可以比其它任一浓度峰25的半峰全宽FWHM大。第二浓度峰25-2的半峰全宽FWHM2相对于其它浓度峰25的半峰全宽FWHM中的最大的半峰全宽FWHM可以为2倍以上，也可以为3倍以上，还可以为4倍以上。除第二浓度峰25-2的半峰全宽FWHM2以外的掺杂浓度分布与在图5至图7中说明的任意一个例子相同。
图9是示出比较例的缓冲区20中的掺杂浓度分布的图。在本例中，第二浓度峰25-2的掺杂浓度P2大于1.0×1015/cm3。另外，高浓度峰25-4的掺杂浓度P4为第二浓度峰25-2的掺杂浓度P2的10％至20％左右。
图10是示出比较例的缓冲区20中的掺杂浓度分布的图。在本例中，虽然第二浓度峰25-2的掺杂浓度P2小于1.0×1015/cm3，但高浓度峰25-4的掺杂浓度P4小于第二浓度峰25-2的掺杂浓度P2。
图11是示出半导体装置的关断时的集电极-发射极间电压Vce和集电极电流的时间波形的一例的图。本例的半导体装置具有图9所示的比较例的掺杂浓度分布。
如果将半导体装置关断，则集电极电流减小，集电极-发射极间电压Vce上升。另外，耗尽层从基区14(参照图3)的下端起逐渐扩展。在耗尽层到达各浓度峰25的时刻，dVce/dt暂时增加。在Vce的值越大时斜率dVce/dt的增加越显著。耗尽层越接近下表面23，Vce的值越大。因此，如果掺杂浓度大的浓度峰25配置于下表面23的附近，则在耗尽层到达该浓度峰25的时刻，dVce/dt大幅增加。
在图11的比较例中，第二浓度峰25-2的掺杂浓度大。因此，在该耗尽层到达第二浓度峰25-2的时刻t2，集电极-发射极间电压的斜率dVce/dt大幅增加。由此，比较例的半导体装置变得容易发生闩锁。在图11中，在虚线的圆框内示出时刻t2附近的集电极-发射极电压Vce的时间波形的放大图。
与此相对，在图5至图8所示的半导体装置100中，减小了第二浓度峰25-2的掺杂浓度。因此，半导体装置100能够抑制耗尽层到达第二浓度峰25-2时的dVce/dt的增加。另外，通过设置掺杂浓度比较大的高浓度峰25-4，从而维持耗尽层的扩展抑制功能，并且由于将高浓度峰25-4设置于远离下表面23的位置，所以还能够抑制耗尽层到达高浓度峰25-4时的dVce/dt的增加。由此，半导体装置100能够提高闩锁耐量。应予说明，用图11的电压波形的虚线波形以及圆框内的虚线波形来表示实施例中的电压波形。实施例中的未用虚线画出的时间的电压波形与比较例的实线相同。
图12是示出比较例和实施例的半导体装置的闩锁耐量的一例的图。图12的闩锁耐量是室温下的闩锁耐量。比较例1的半导体装置具有图9所示的掺杂浓度分布，比较例2的半导体装置具有图10所示的掺杂浓度分布，实施例1的半导体装置100具有图5所示的掺杂浓度分布，实施例2的半导体装置100具有图6所示的掺杂浓度分布。
如图9所示，比较例1的高浓度峰25-4的掺杂浓度低。因此，耗尽层容易到达掺杂浓度高的第二浓度峰25-2。另外，由于第二浓度峰25-2的掺杂浓度高，所以dVce/dt容易增加，闩锁耐量变小。
如图10所示，比较例2虽然第二浓度峰25-2的掺杂浓度低，但高浓度峰25-4的掺杂浓度比第二浓度峰25-2更低。因此，耗尽层容易到达第二浓度峰25-2，且闩锁耐量稍微变小。
如图5和图6所示，实施例1和实施例2的高浓度峰25-4的掺杂浓度比第二浓度峰25-2的掺杂浓度高。因此，能够抑制耗尽层到达第二浓度峰25-2。另外，即使在耗尽层到达第二浓度峰25-2的情况下，也由于第二浓度峰25-2的掺杂浓度低，所以能够抑制dVce/dt的增加。因此，能够增大闩锁耐量。应予说明，在图7以及图8所示的例子中，也能够使闩锁耐量比比较例1和2更加提高。
用于高频动作的半导体装置100有时为了降低开关损耗而将集电区22的掺杂浓度设定得低。例如，半导体装置100的集电区22的掺杂浓度为7.0×1016/cm3以下。集电区22的掺杂浓度可以为1.0×1016/cm3以上，也可以为6.0×1016/cm3以上。
半导体装置100的闩锁耐量通常在室温时比在高温时要高。但是，如果降低集电区22的掺杂浓度，则存在室温时的闩锁耐量低于高温时的闩锁耐量的情况。该现象是因为通过降低集电区22的掺杂浓度，来自集电区22的载流子注入量变小，室温下的dVce/dt变得比高温时的dVce/dt大而产生的。
如果提高集电区22的掺杂浓度，则能够改善室温时的闩锁耐量。但是，来自集电区22的载流子注入量增大而导致开关损耗增加。因此，在高频动作的用途中，特别难的是兼顾开关损耗的抑制和室温时的闩锁耐量的提高。本例的半导体装置100能够不增加集电区22的掺杂浓度而提高室温时的闩锁耐量。
图13是示出缓冲区20中的掺杂浓度分布的另一例的图。本例的缓冲区20的各个浓度峰25的半峰全宽FWHM的大小与图1至图12中说明的例子不同。其他结构可以与图1至图12中说明的任一个缓冲区20相同，也可以不同。
在本例中，高浓度浓度峰25-4的半峰全宽FWHM4为第一浓度峰25-1的半峰全宽FWHM1的2倍以上。半峰全宽FWHM4可以为半峰全宽FWHM1的4倍以上，也可以为半峰全宽FWHM1的10倍以上。通过增大接近半导体基板10的上表面21的高浓度浓度峰25-4的半峰全宽FWHM4，从而能够使高浓度浓度峰25-4处的掺杂浓度的积分值大。因此，能够使室温下的闩锁耐量高。另外，即使降低高浓度浓度峰25-4的峰浓度，也容易维持高浓度浓度峰25-4处的掺杂浓度的积分值。因此，降低高浓度浓度峰25-4处的峰浓度，容易抑制短路时的电压或电流波形的振荡。应予说明，短路是指在发射电极52和集电电极24之间施加了比通常动作时大的电压的状态。
另外，通过减小第一浓度峰25-1的半峰全宽FWHM1，从而在形成第一浓度峰25-1时，能够抑制在集电区22形成高浓度的施主。因此，能够降低由第一浓度峰25-1的掺杂浓度对集电区22的掺杂浓度的影响，并能够抑制IGBT在ON状态下的Vce饱和电压(Vce(sat))的偏差。另外，通过减小第一浓度峰25-1的半峰全宽FWHM1，从而即使将第一浓度峰25-1形成在下表面23的附近，也能够抑制对集电区22的掺杂浓度的影响。因此，容易将第一浓度峰25-1形成在下表面23的附近，并容易抑制背面雪崩击穿的产生。
应予说明，将在掺杂浓度分布中成为极小值的部分设为谷部。在与浓度峰25相邻的谷部的掺杂浓度为该浓度峰25的掺杂浓度的极大值的一半以上的情况下，可以将该谷部作为半峰全宽FWHM的端部。例如，在夹着浓度峰25的两个谷部的掺杂浓度均为浓度峰25的掺杂浓度的极大值的一半以上的情况下，可以将该两个谷部的间隔作为该浓度峰25的半峰全宽FWHM。另外，在漂移区18的掺杂浓度为高浓度浓度峰25-4的掺杂浓度P4的一半以上的情况下，可以将漂移区18与高浓度浓度峰25-4的边界位置作为半峰全宽FWHM4的上端位置。漂移区18与高浓度浓度峰25-4的边界位置是在从深度位置Z4朝向半导体基板10的上表面21的方向上，高浓度浓度峰25-4的掺杂浓度与漂移区18的掺杂浓度最初变得相同的位置。
另外，第二浓度峰25-2的半峰全宽FWHM2可以为第一浓度峰25-1的半峰全宽FWHM1的2倍以上，也可以为第一浓度峰25-1的半峰全宽FWHM1的4倍以上，还可以为第一浓度峰25-1的半峰全宽FWHM1的10倍以上。通过增大第二浓度峰25-2的半峰全宽FWHM2，从而能够进一步提高室温下的闩锁耐量。
另外，第三浓度峰25-3的半峰全宽FWHM3可以为第一浓度峰25-1的半峰全宽FWHM1的2倍以上，也可以为第一浓度峰25-1的半峰全宽FWHM1的4倍以上，还可以为第一浓度峰25-1的半峰全宽FWHM1的10倍以上。通过增大第三浓度峰25-3的半峰全宽FWHM3，从而能够进一步提高室温下的闩锁耐量。另外，更容易抑制短路时的电压或电流波形的振荡。
缓冲区20的浓度峰25中的除了第一浓度峰25-1以外的全部浓度峰25可以具有半峰全宽FWHM1的2倍以上的半峰全宽，也可以具有半峰全宽FWHM1的4倍以上的半峰全宽，还可以具有半峰全宽FWHM1的10倍以上的半峰全宽。另外，距下表面23的距离越远，缓冲区20的浓度峰25的半峰全宽可以越大。
各个浓度峰25的半峰全宽例如可以通过使向各个深度位置注入氢离子的装置的种类不同来控制。例如，在使用回旋加速器型的注入装置的情况下，浓度峰25的半峰全宽比较大。另外，在使用该注入装置的情况下，如果加速电压变大，则半峰全宽也变大。第一浓度峰25-1可以使用非回旋加速器型的注入装置进行离子注入。除了第一浓度峰25-1以外的浓度峰25中的至少一个可以使用回旋加速器型的注入装置来进行离子注入。
第二浓度峰25-1的将朝向下表面23的斜坡延长至下表面23的情况下的掺杂浓度的值优选为漂移区18的掺杂浓度以下。另外，优选第二浓度峰25-2的半峰全宽FWHM2的范围与第三浓度峰25-3的半峰全宽FWHM3的范围在深度方向上分离。另外，优选第三浓度峰25-3的半峰全宽FWHM3的范围与高浓度浓度峰25-4的半峰全宽25-4的范围在深度方向上分离。
作为一例，第二浓度峰25-2及第三浓度峰25-3的半峰全宽为3μm以上且4μm以下。高浓度浓度峰25-4的半峰全宽为4μm以上且6μm以下。另外，形成第二浓度峰25-2和第三浓度峰25-3时的氢离子的加速能量可以为2.2MeV以上且2.7MeV以下。形成高浓度浓度峰25-4时的氢离子的加速能量可以为2.7MeV以上且3.6MeV以下。
在图13的例子中，高浓度浓度峰25-4的掺杂浓度P4小于第二浓度峰25-2的掺杂浓度P2。作为一例，掺杂浓度P4可以为掺杂浓度P2的70％以下，也可以为掺杂浓度P2的50％以下，还可以为掺杂浓度P2的30％以下。
另外，第三浓度峰25-3的掺杂浓度P3可以小于掺杂浓度P4。掺杂浓度P4与掺杂浓度P3的相对关系可以与图1～图12中说明的例子相同。掺杂浓度P3小于第二浓度峰25-2的掺杂浓度P2。作为一例，掺杂浓度P3可以为掺杂浓度P2的70％以下，也可以为掺杂浓度P2的50％以下，还可以为掺杂浓度P2的30％以下。
另外，第二浓度峰25-2的掺杂浓度P2可以为第一浓度峰25-1的掺杂浓度P1的20％以下，也可以为第一浓度峰25-1的掺杂浓度P1的10％以下。掺杂浓度P2可以为掺杂浓度P1的1％以上，也可以为掺杂浓度P1的5％以上。各个浓度峰25处的剂量可以与图1至图12中说明的例子相同。另外，第二浓度峰25-2的深度位置Z2可以位于比第二浓度峰25-2的中央的位置更靠下表面23侧的位置，也可以位于比第二浓度峰25-2的中央的位置更靠上表面21侧的位置。应予说明，峰的中央是指峰的半峰全宽FWHM的范围的中央。峰的深度位置是指峰的顶点(极大值)的位置。在本例中，第二浓度峰25-2的深度位置Z2位于比第二浓度峰25-2的中央的位置更靠下表面23侧的位置。对于第三浓度峰25-3的深度位置Z3、第四浓度峰25-4的深度位置Z4而言，也与第二浓度峰的深度位置Z2同样地，可以位于比各自的峰的中央的位置更靠下表面23侧的位置，也可以位于比各自的峰的中央的位置更靠上表面21侧的位置。
图14是高浓度浓度峰25-4的放大图。本例的高浓度浓度峰25-4具有深度方向上的掺杂浓度分布为平坦的平坦部分141。平坦部分141被设置为遍及包括掺杂浓度示出极大值的深度位置(在本例中为Z4)在内的预定的深度范围。平坦部分141的深度方向上的长度可以为1μm以上，可以为2μm以上，可以为3μm以上，也可以为5μm以上。另外，掺杂浓度分布为平坦的部分是指掺杂浓度为极大值(在本例中为P4)以下且下限浓度PL以上的区域连续的部分。下限浓度PL可以是掺杂浓度的极大值(在本例中为P4)的95％，可以是掺杂浓度的极大值(在本例中为P4)的90％，可以是掺杂浓度的极大值(在本例中为P4)的85％，可以是掺杂浓度的极大值(在本例中为P4)的80％，也可以是掺杂浓度的极大值(在本例中为P4)的70％。由此，能够使高浓度浓度峰25-4的半峰全宽大。
在图14中，说明了高浓度浓度峰25-4具有平坦部分141的例子。第二浓度峰25-2和第三浓度峰25-3中的至少一方也可以具有平坦部分141。也可以是除了第一浓度峰25-1以外的全部浓度峰25具有平坦部分141。
图15是示出形成第一浓度峰25-1时的氢离子的加速电压与雪崩击穿电压之间的关系的图。氢离子的加速电压越大，第一浓度峰25-1与下表面23之间的距离变得越大。雪崩击穿电压是在半导体基板10的缓冲区20附近的区域产生雪崩击穿的发射极/集电极间电压。另外，在图15中，示出了形成集电区22时的受主离子的剂量为1.0×1013ions/cm2的情况和1.5×1013ions/cm2的情况的测定结果。
如图15所示，第一浓度峰25-1形成得越接近下表面23，就能够使雪崩击穿电压越大。因此，优选将第一浓度峰25-1的半峰全宽FWHM1设置得小。由此，即使将第一浓度峰25-1配置于下表面23的附近，也能够降低对集电区22的影响。
图16是示出缓冲区20中的掺杂浓度分布的另一例的图。本例的缓冲区20的各个浓度峰25的半峰全宽FWHM与在图13和图14中说明的任一个例子相同。另外，各个浓度峰25的掺杂浓度P1至P4与图1至图12中说明的任一个例子相同。根据本例，如在图1至图15中说明的那样，能够提高闩锁耐量。根据本例，如在图13至图15中说明的那样，能够增大雪崩击穿电压，另外，能够抑制短路时的电压以及电流波形的振荡。
图17是示出半导体装置100的制造工序的一部分工序的图。本例的制造方法具有上表面侧结构形成步骤S1501、离子注入步骤S1502、热处理步骤S1503。
在上表面侧结构形成步骤S1501中，形成半导体基板10的上表面21侧的结构。半导体基板10可以是N型的基板。在该情况下，未形成其他区域而残留的区域成为漂移区18。上表面21侧的结构可以是指比半导体基板10的深度位置的中央更靠上表面21侧的结构。上表面21侧的结构例如包括发射区12、基区14、积累区16、沟槽部等。上表面21侧的结构可以包括配置于半导体基板10的上表面21的上方的层间绝缘膜38等各绝缘膜和发射电极52等各导电部件。
在离子注入步骤S1502中，从设置有漂移区18的半导体基板10的下表面23向3个以上的深度位置(例如深度位置Z1、Z2、Z3、Z4)注入氢离子。这里，使用第一装置向3个以上的深度位置中的最接近半导体基板10的下表面23的第一深度位置(例如Z1)注入氢离子。第一装置例如是非回旋加速器型的装置。另外，使用与第一装置不同的第二装置向3个以上的深度位置中的距离下表面23最远的最深深度位置(例如Z4)注入氢离子。第二装置是在向相同的深度位置以相同的剂量注入氢离子的情况下，氢化学浓度分布的半峰全宽比第一装置大的装置。第二装置例如是回旋加速器型的装置。在S1502中，可以使用第二装置向除了第一深度位置(Z1)以外的全部深度位置(例如Z2、Z3、Z4)进行离子注入。可以先进行基于第一装置的氢离子注入和基于第二装置的氢离子注入中的任一个。
在热处理步骤S1503中，对半导体基板10进行热处理而使注入到缓冲区20的氢离子变成氢施主。由此，缓冲区20具有在图13至图16中说明的掺杂浓度分布。
可以在热处理步骤S1503之前对半导体基板10的下表面23进行研磨而调整半导体基板10的厚度。可以在热处理步骤S1503之前或之后形成集电区22和阴极区82。可以在热处理步骤S1503之后形成集电电极24。通过这样的工序，能够制造半导体装置100。
图18是示出热处理步骤S1503之后的、缓冲区20中的氢化学浓度分布的一例的图。氢化学浓度分布与在图13至图16中说明的缓冲区20的掺杂浓度分布相同。本例的缓冲区20具有多个氢浓度峰125。氢浓度峰125-k对应于浓度峰25-k。对应的氢浓度峰125-k和浓度峰25-k可以配置于相同的深度位置。两个峰配置于相同的深度位置可以是指一个峰的顶点配置于另一个峰的半峰全宽内。
氢浓度峰125间的浓度值和半峰全宽的相对关系与对应的浓度峰25间的浓度值和半峰全宽的相对关系相同。例如，最深深度位置(本例中为Z4)处的氢浓度峰125-4的半峰全宽FWHM4h可以为第一深度位置(本例中为Z1)处的氢浓度峰125-1的半峰全宽FWHM1h的2倍以上，也可以为第一深度位置(本例中为Z1)处的氢浓度峰125-1的半峰全宽FWHM1h的4倍以上，还可以为第一深度位置(本例中为Z1)处的氢浓度峰125-1的半峰全宽FWHM1h的10倍以上。
图19是说明使用了在图1～图18中说明的半导体装置100的电力变换装置1302的图。电力变换装置1302对从电源1300供给的电力的电压、电流、频率、波形等特性进行变换而向负载1304供给。本例的半导体装置100可以用于高频动作的用途的电力变换装置1302。例如，半导体装置100可以用于开关频率(载波频率)为10kHz以上的用途的电力变换装置1302。作为电力变换装置1302的用途的一例，可列举焊接机的逆变器电路。电力变换装置1302中的半导体装置100的开关频率可以为20kHz以上，也可以为30kHz以上。另外，电力变换装置1302中的半导体装置100的开关频率可以为200kHz以下，也可以为100kHz以下。应予说明，高频动作的电力变换装置的用途不限于焊接机的逆变器电路。例如，可以是不间断电源装置的逆变器电路、EV(电动汽车)和/或EHV(电动混合动力汽车)的动力传动系的逆变器电路和/或升压转换器电路、空调的逆变器电路等。
以上，使用实施方式对本发明进行了说明，但本发明的技术范围并不限于上述实施方式所记载的范围。对本领域技术人员来说，能够对上述实施方式施加各种变更或改良是显而易见的。根据权利要求书的记载可知，施加了这样的变更或改良的方式也能够包含在本发明的技术范围内。
应当注意的是，权利要求书、说明书和附图中所示的装置、系统、程序和方法中的动作、顺序、步骤和阶段等各处理的执行顺序只要没有特别明示“在...之前”、“预先”等，并且没有将之前的处理的输出用于之后的处理，就可以以任意的顺序实现。关于权利要求书、说明书以及附图中的动作流程，即使为了方便而使用“首先”、“接下来”等进行了说明，也并不意味着必须按照该顺序实施。
权利要求书(按照条约第19条的修改)
1.一种半导体装置，其特征在于，具备：
半导体基板，具有上表面和下表面，并设置有第一导电型的漂移区；
第一导电型的缓冲区，配置于所述漂移区与所述下表面之间，并且所述缓冲区的在所述半导体基板的深度方向上的掺杂浓度分布具有3个以上的浓度峰；以及
第二导电型的集电区，配置于所述缓冲区与所述下表面之间，
所述缓冲区中的3个以上的所述浓度峰包括：
第一浓度峰，距离所述下表面最近；
第二浓度峰，以仅次于所述第一浓度峰的方式接近所述下表面，且被配置为在所述深度方向上距离所述下表面为5μm以上，所述第二浓度峰的掺杂浓度比所述第一浓度峰的掺杂浓度低且所述第二浓度峰的所述掺杂浓度小于1.0×1015/cm3；以及
高浓度峰，被配置为比所述第二浓度峰更远离所述下表面，且所述高浓度峰的掺杂浓度比所述第二浓度峰的掺杂浓度高。
2.根据权利要求1所述的半导体装置，其特征在于，
所述缓冲区在各个所述浓度峰之间具有所述掺杂浓度成为极小值的谷部，
各个所述谷部的所述掺杂浓度为2.0×1014/cm3以上且5.0×1014/cm3以下。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述集电区中的第二导电型的掺杂剂的剂量为8×1012/cm2以下。
4.根据权利要求1～3中任一项所述的半导体装置，其特征在于，
所述第一浓度峰的所述掺杂浓度为所述集电区的所述掺杂浓度的0.1倍以上且10倍以下。
5.根据权利要求1～4中任一项所述的半导体装置，其特征在于，
所述第二浓度峰的半峰全宽比其他的至少一个所述浓度峰的半峰全宽大。
6.根据权利要求5所述的半导体装置，其特征在于，
所述第二浓度峰的半峰全宽比所述高浓度峰的半峰全宽大。
7.根据权利要求5所述的半导体装置，其特征在于，
所述第二浓度峰的半峰全宽比其他的全部的浓度峰的半峰全宽大。
8.根据权利要求1～5中任一项所述的半导体装置，其特征在于，
所述高浓度峰的半峰全宽为所述第一浓度峰的半峰全宽的2倍以上。
9.根据权利要求1～8中任一项所述的半导体装置，其特征在于，
所述第二浓度峰的半峰全宽为所述第一浓度峰的半峰全宽的2倍以上。
10.根据权利要求1～9中任一项所述的半导体装置，其特征在于，
所述缓冲区中的3个以上的所述浓度峰包括第三浓度峰，所述第三浓度峰配置于所述第二浓度峰与所述高浓度峰之间，
所述第三浓度峰的半峰全宽为所述第一浓度峰的半峰全宽的2倍以上。
11.根据权利要求1～10中任一项所述的半导体装置，其特征在于，
所述高浓度峰具有平坦部分，所述平坦部分包括所述掺杂浓度示出极大值的深度位置，且所述深度方向上的所述掺杂浓度分布平坦。
12.根据权利要求10所述的半导体装置，其特征在于，
所述第三浓度峰具有平坦部分，所述平坦部分包括所述掺杂浓度示出极大值的深度位置，且所述深度方向上的所述掺杂浓度分布平坦。
13.一种半导体装置，其特征在于，具备：
半导体基板，具有上表面和下表面，并设置有第一导电型的漂移区；
第一导电型的缓冲区，配置于所述漂移区与所述下表面之间，并且所述缓冲区的在所述半导体基板的深度方向上的掺杂浓度分布具有3个以上的浓度峰；以及
第二导电型的集电区，配置于所述缓冲区与所述下表面之间，
所述缓冲区中的3个以上的所述浓度峰包括：
第一浓度峰，距离所述下表面最近；
第二浓度峰，被配置为以仅次于所述第一浓度峰的方式接近所述下表面；以及
上表面侧浓度峰，被配置为比所述第二浓度峰更靠近所述上表面，
所述第二浓度峰的半峰全宽比所述上表面侧浓度峰的半峰全宽大。
14.根据权利要求13所述的半导体装置，其特征在于，
所述上表面侧浓度峰在所述3个以上的所述浓度峰中被配置为距离所述上表面最近。
15.根据权利要求13所述的半导体装置，其特征在于，
所述上表面侧浓度峰被配置为以仅次于所述第二浓度峰的方式接近所述下表面。
16.根据权利要求13所述的半导体装置，其特征在于，
所述第二浓度峰的半峰全宽比其他的全部的浓度峰的半峰全宽大。
17.一种半导体装置，其特征在于，具备：
半导体基板，具有上表面和下表面，并设置有第一导电型的漂移区；
第一导电型的缓冲区，配置于所述漂移区与所述下表面之间，并且所述缓冲区的在所述半导体基板的深度方向上的掺杂浓度分布具有3个以上的浓度峰；以及
第二导电型的集电区，配置于所述缓冲区与所述下表面之间，
所述缓冲区中的3个以上的所述浓度峰包括：
第一浓度峰，被配置为距离所述下表面最近，且所述第一浓度峰的掺杂浓度为所述集电区的0.1倍以上且10倍以下；以及
上表面侧浓度峰，被配置为比所述第一浓度峰更靠近所述上表面，且所述上表面侧浓度峰的掺杂浓度为所述第一浓度峰的0.1倍以下。
18.根据权利要求17所述的半导体装置，其特征在于，
所述上表面侧浓度峰被配置为以仅次于所述第一浓度峰的方式接近所述下表面。
19.一种电力变换装置，其特征在于，载波频率为10kHz以上并且具备权利要求1～18中任一项所述的半导体装置。

Claims (24)

1.一种半导体装置，其特征在于，具备：
半导体基板，具有上表面和下表面，并设置有第一导电型的漂移区；
第一导电型的缓冲区，配置于所述漂移区与所述下表面之间，并且所述缓冲区的在所述半导体基板的深度方向上的掺杂浓度分布具有3个以上的浓度峰；以及
第二导电型的集电区，配置于所述缓冲区与所述下表面之间，
所述缓冲区中的3个以上的所述浓度峰包括：
第一浓度峰，距离所述下表面最近；
第二浓度峰，以仅次于所述第一浓度峰的方式接近所述下表面，且被配置为在所述深度方向上距离所述下表面为5μm以上，所述第二浓度峰的掺杂浓度比所述第一浓度峰的掺杂浓度低且所述第二浓度峰的所述掺杂浓度小于1.0×1015/cm3；以及
高浓度峰，被配置为比所述第二浓度峰更远离所述下表面，且所述高浓度峰的掺杂浓度比所述第二浓度峰的掺杂浓度高。
2.根据权利要求1所述的半导体装置，其特征在于，
所述高浓度峰是所述缓冲区中的3个以上的所述浓度峰中的距离所述下表面最远的所述浓度峰。
3.根据权利要求2所述的半导体装置，其特征在于，
所述高浓度峰是所述缓冲区中的3个以上的所述浓度峰中的除了所述第一浓度峰以外所述掺杂浓度最大的所述浓度峰。
4.根据权利要求1～3中任一项所述的半导体装置，其特征在于，
所述缓冲区中的3个以上的所述浓度峰中的除了所述第一浓度峰以外的各浓度峰的掺杂浓度小于1.0×1015/cm3。
5.根据权利要求4所述的半导体装置，其特征在于，
所述缓冲区中的3个以上的所述浓度峰中的除了所述第一浓度峰以外的各浓度峰的掺杂浓度为3.0×1014/cm3以上且5.0×1014/cm3以下。
6.根据权利要求1～5中任一项所述的半导体装置，其特征在于，
所述缓冲区在各个所述浓度峰之间具有所述掺杂浓度成为极小值的谷部，各个所述谷部的所述掺杂浓度为2.0×1014/cm3以上且5.0×1014/cm3以下。
7.根据权利要求1～6中任一项所述的半导体装置，其特征在于，
所述集电区中的第二导电型的掺杂剂的剂量为8×1012/cm2以下。
8.根据权利要求1～7中任一项所述的半导体装置，其特征在于，
所述第一浓度峰的所述掺杂浓度为所述集电区的所述掺杂浓度的0.1倍以上且10倍以下。
9.根据权利要求1～8中任一项所述的半导体装置，其特征在于，
所述第二浓度峰的所述掺杂浓度为所述第一浓度峰的所述掺杂浓度的0.1倍以下。
10.根据权利要求1～9中任一项所述的半导体装置，其特征在于，
所述高浓度峰的所述掺杂浓度为所述第一浓度峰的所述掺杂浓度的0.1倍以下。
11.根据权利要求1～9中任一项所述的半导体装置，其特征在于，
所述第二浓度峰的所述掺杂浓度为所述高浓度峰的所述掺杂浓度的0.6倍以上且0.8倍以下。
12.根据权利要求1～11中任一项所述的半导体装置，其特征在于，
所述缓冲区中的3个以上的所述浓度峰包括第三浓度峰，所述第三浓度峰配置于所述第二浓度峰与所述高浓度峰之间，且所述第三浓度峰的掺杂浓度比所述第二浓度峰的掺杂浓度低。
13.根据权利要求12所述的半导体装置，其特征在于，
所述第三浓度峰的所述掺杂浓度为所述高浓度峰的所述掺杂浓度的0.4倍以上且0.6倍以下。
14.根据权利要求1～13中任一项所述的半导体装置，其特征在于，
所述第二浓度峰的半峰全宽比所述高浓度峰的半峰全宽大。
15.根据权利要求14所述的半导体装置，其特征在于，
所述第二浓度峰的半峰全宽比其他的全部的浓度峰的半峰全宽大。
16.根据权利要求1～13中任一项所述的半导体装置，其特征在于，
所述高浓度峰的半峰全宽为所述第一浓度峰的半峰全宽的2倍以上。
17.根据权利要求16所述的半导体装置，其特征在于，
所述第二浓度峰的半峰全宽为所述第一浓度峰的半峰全宽的2倍以上。
18.根据权利要求16或17所述的半导体装置，其特征在于，
所述缓冲区中的3个以上的所述浓度峰包括第三浓度峰，所述第三浓度峰配置于所述第二浓度峰与所述高浓度峰之间，
所述第三浓度峰的半峰全宽为所述第一浓度峰的半峰全宽的2倍以上。
19.根据权利要求16～18中任一项所述的半导体装置，其特征在于，
所述高浓度峰具有平坦部分，所述平坦部分包括所述掺杂浓度示出极大值的深度位置，且所述深度方向上的所述掺杂浓度分布平坦。
20.根据权利要求18所述的半导体装置，其特征在于，
所述第三浓度峰具有平坦部分，所述平坦部分包括所述掺杂浓度示出极大值的深度位置，且所述深度方向上的所述掺杂浓度分布平坦。
21.一种半导体装置，其特征在于，具备：
半导体基板，具有上表面和下表面，并设置有第一导电型的漂移区；
第一导电型的缓冲区，配置于所述漂移区与所述下表面之间，并且所述缓冲区的在所述半导体基板的深度方向上的掺杂浓度分布具有3个以上的浓度峰；以及
第二导电型的集电区，配置于所述缓冲区与所述下表面之间，
所述缓冲区中的3个以上的所述浓度峰包括：
第一浓度峰，距离所述下表面最近；以及
高浓度峰，被配置为距离所述下表面最远，所述高浓度峰的掺杂浓度比所述第一浓度峰的掺杂浓度低，且所述高浓度峰具有所述第一浓度峰的半峰全宽的2倍以上的半峰全宽。
22.一种半导体装置，其特征在于，具备：
半导体基板，具有上表面和下表面，并设置有第一导电型的漂移区；
第一导电型的缓冲区，配置于所述漂移区与所述下表面之间，并且所述缓冲区的在所述半导体基板的深度方向上的掺杂浓度分布具有3个以上的浓度峰；以及
第二导电型的集电区，配置于所述缓冲区与所述下表面之间，
所述缓冲区中的3个以上的所述浓度峰包括：
第一浓度峰，被配置为距离所述下表面最近，且所述第一浓度峰的掺杂浓度为所述集电区的0.1倍以上且10倍以下；以及
第二浓度峰，被配置为以仅次于所述第一浓度峰的方式接近所述下表面，且所述第二浓度峰的掺杂浓度为所述第一浓度峰的0.1倍以下。
23.一种电力变换装置，其特征在于，载波频率为10kHz以上并且具备权利要求1～22中任一项所述的半导体装置。
24.一种半导体装置的制造方法，其特征在于，包括从设置有第一导电型的漂移区的半导体基板的下表面向3个以上的深度位置注入氢离子的离子注入步骤，
在所述离子注入步骤中，使用第一装置向所述3个以上的深度位置中的距离所述下表面最近的第一深度位置注入所述氢离子，并且，使用与所述第一装置不同的第二装置向所述3个以上的深度位置中的距离所述下表面最远的最深深度位置注入所述氢离子，
所述最深深度位置处的氢化学浓度的浓度峰的半峰全宽为所述第一深度位置处的氢化学浓度的浓度峰的半峰全宽的2倍以上。
CN202180005055.XA 2020-03-04 2021-03-04 半导体装置、半导体装置的制造方法及具备半导体装置的电力变换装置 Pending CN114303246A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2020-037266 2020-03-04
JP2020037266 2020-03-04
JP2020189021 2020-11-12
JP2020-189021 2020-11-12
PCT/JP2021/008535 WO2021177422A1 (ja) 2020-03-04 2021-03-04 半導体装置、半導体装置の製造方法および半導体装置を備えた電力変換装置

Publications (1)

Publication Number Publication Date
CN114303246A true CN114303246A (zh) 2022-04-08

Family

ID=77613425

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180005055.XA Pending CN114303246A (zh) 2020-03-04 2021-03-04 半导体装置、半导体装置的制造方法及具备半导体装置的电力变换装置

Country Status (5)

Country Link
US (1) US20220181472A1 (zh)
JP (1) JP7323049B2 (zh)
CN (1) CN114303246A (zh)
DE (1) DE112021000082T5 (zh)
WO (1) WO2021177422A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024100926A1 (ja) * 2022-11-08 2024-05-16 富士電機株式会社 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19731495C2 (de) * 1997-07-22 1999-05-20 Siemens Ag Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung
US7538412B2 (en) * 2006-06-30 2009-05-26 Infineon Technologies Austria Ag Semiconductor device with a field stop zone
JP5326217B2 (ja) 2007-03-15 2013-10-30 富士電機株式会社 半導体装置およびその製造方法
KR101794182B1 (ko) * 2009-11-02 2017-11-06 후지 덴키 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
DE112015000206T5 (de) 2014-10-03 2016-08-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014115303B4 (de) * 2014-10-21 2019-10-31 Infineon Technologies Ag HALBLEITERVORRICHTUNG MIT HILFSSTRUKTUR EINSCHLIEßLICH TIEFPEGELDOTIERSTOFFEN
CN112490281A (zh) 2015-06-17 2021-03-12 富士电机株式会社 半导体装置

Also Published As

Publication number Publication date
DE112021000082T5 (de) 2022-04-21
WO2021177422A1 (ja) 2021-09-10
JP7323049B2 (ja) 2023-08-08
US20220181472A1 (en) 2022-06-09
JPWO2021177422A1 (zh) 2021-09-10

Similar Documents

Publication Publication Date Title
WO2021029285A1 (ja) 半導体装置
WO2021075330A1 (ja) 半導体装置および半導体装置の製造方法
JP7476996B2 (ja) 半導体装置
US20230039920A1 (en) Semiconductor device
JP2024024105A (ja) 半導体装置
US20230041042A1 (en) Semiconductor apparatus and method for manufacturing semiconductor apparatus
JP7323049B2 (ja) 半導体装置および半導体装置を備えた電力変換装置
WO2022196768A1 (ja) 半導体装置
JP7400834B2 (ja) 半導体装置および半導体装置の製造方法
CN113632236B (zh) 半导体装置和半导体装置的制造方法
JP7231066B2 (ja) 半導体装置および半導体装置の製造方法
US20230144542A1 (en) Manufacturing method of semiconductor device and semiconductor device
US20240266389A1 (en) Semiconductor device
WO2022265061A1 (ja) 半導体装置および半導体装置の製造方法
US20240006519A1 (en) Semiconductor device and method for manufacturing semiconductor device
WO2023063411A1 (ja) 半導体装置
US20240243169A1 (en) Semiconductor device
JP2022161357A (ja) 半導体装置および製造方法
JP2024067536A (ja) 半導体装置
JP2023170200A (ja) 半導体装置
CN114467180A (zh) 半导体装置以及半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination