JP5326217B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5326217B2 JP5326217B2 JP2007067385A JP2007067385A JP5326217B2 JP 5326217 B2 JP5326217 B2 JP 5326217B2 JP 2007067385 A JP2007067385 A JP 2007067385A JP 2007067385 A JP2007067385 A JP 2007067385A JP 5326217 B2 JP5326217 B2 JP 5326217B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- semiconductor substrate
- semiconductor device
- concentration
- doping concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
間付近にピーク(極大値)を有し、かつエミッタおよびコレクタ方向に向かって、傾きをもって減少するような構造のことである(例えば、下記特許文献1参照。)。
(参考文献1:ビー・ジェイ・バリガ(B.J.Baliga)著、“パワーセミコンダクター デバイシーズ(Power Semiconductor Devices)”、PWSパブリッシング(PWS Publishing)、1996年、p371
Wbm = 2BV/(4010Ndm 1/8) ・・・(2)
Ec = 4010Nd 1/8 ・・・(3)
BV = EcW1/2 ・・・(4)
少なくとも1か所あり、かつ前記第1導電型半導体基板の不純物濃度が、前記極大となる箇所から前記第2導電型ベース領域および前記第2導電型コレクタ層の両方に向かって低くなっている半導体装置において、前記第1導電型半導体基板中の前記第1主面側の所定深さの表面層のうち、前記ゲート絶縁膜と接していない領域には第2導電型不純物が前記第2導電型ベース領域より深く導入されており、前記ゲート絶縁膜と接する領域のネットドーピング濃度は、前記ゲート絶縁膜と接していない領域のネットドーピング濃度よりも高く、前記ゲート電極の幅が60μmよりも大きく、前記第2主面側からも、前記第1導電型半導体基板よりも低濃度の前記第2導電型不純物が拡散され、前記第1導電型半導体基板に導入された前記第2導電型不純物の前記第1導電型半導体基板の表面における濃度と、前記第1導電型半導体基板の不純物濃度との比βは、下記式を満たすことを特徴とする。
図1は、実施の形態1にかかる半導体装置の構成および特性を示す図である。なお、以降の説明において、図1の断面図100の線分X−X’で示す方向を半導体装置の縦方向、線分Y−Y’で示す方向を半導体装置の幅方向とする。
(参考文献2)ディー・ジェイ・フィッシャー(D.J.Fisher)、”ディフュージョン・イン・シリコン・10イヤーズ・オブ・リサーチ(Diffusion in Silicon 10 Years of Research)”、[online]、ソシエティック・パブリケーションズ(SCITEC PUBLICATIONS)、インターネット<URL:http://www.mse.ufl.edu/ ̄spear/semic_properties/data/5029.pdf>
g(x) = N0−f(x) ・・・(6)
(参考文献3)エス・エム・ズィー(S.M.Sze)、”半導体デバイス”、1996年
2 Pベース領域
3 N+エミッタ領域
4 N+コレクタバッファ層
5 Pコレクタ層
6 ゲート絶縁膜
7 ゲート電極
8 エミッタ電極
9 コレクタ電極
Claims (11)
- 第1導電型半導体基板と、当該第1導電型半導体基板の第1主面側に選択的に形成された第2導電型ベース領域と、当該第2導電型ベース領域の表面に選択的に形成された第1導電型ソース領域と、前記第2導電型ベース領域のうち前記第1導電型半導体基板と前記第1導電型ソース領域とに挟まれる部分に接するゲート絶縁膜と当該ゲート絶縁膜上のゲート電極とからなるMOSゲート構造と、前記第1導電型ソース領域と前記第2導電型ベース領域とに接触するエミッタ電極と、前記第1導電型半導体基板の第2主面側に形成された第2導電型コレクタ層と、当該第2導電型コレクタ層に接触するコレクタ電極と、を備え、前記第1導電型半導体基板中に当該第1導電型半導体基板の不純物濃度が極大となる箇所が少なくとも1か所あり、かつ前記第1導電型半導体基板の不純物濃度が、前記極
大となる箇所から前記第2導電型ベース領域および前記第2導電型コレクタ層の両方に向かって低くなっている半導体装置において、
前記第1導電型半導体基板中の前記第1主面側の所定深さの表面層のうち、前記ゲート絶縁膜と接していない領域には第2導電型不純物が前記第2導電型ベース領域より深く導入されており、
前記ゲート絶縁膜と接する領域のネットドーピング濃度は、前記ゲート絶縁膜と接していない領域のネットドーピング濃度よりも高く、
前記ゲート電極の幅が60μmよりも大きく、前記第2主面側からも、前記第1導電型半導体基板よりも低濃度の前記第2導電型不純物が拡散され、
前記第1導電型半導体基板に導入された前記第2導電型不純物の前記第1導電型半導体基板の表面における濃度と、前記第1導電型半導体基板の不純物濃度との比βは、下記式を満たすことを特徴とする半導体装置。
- 前記ゲート電極の幅は、好ましくは80μm以上であることを特徴とする請求項1に記載の半導体装置。
- 前記第1導電型半導体基板は、N型シリコン基板であり、前記第2導電型不純物は、ボロンよりも拡散係数が大きいP型不純物元素であることを特徴とする請求項1または2に記載の半導体装置。
- 前記第2導電型不純物は、アルミニウム、ガリウム、白金、亜鉛のいずれかであることを特徴とする請求項3に記載の半導体装置。
- 請求項1に記載の半導体装置を製造するにあたって、
前記第1導電型半導体基板に前記MOSゲート構造を形成する工程と、
前記第1導電型半導体基板の前記MOSゲート構造が形成された前記第1主面側および前記MOSゲート構造が形成されていない前記第2主面側の全面から第2導電型不純物を導入し、前記第1導電型半導体基板の一部のネットドーピング濃度を前記第1導電型半導体基板の当初のネットドーピング濃度よりも低くする工程と、
前記第1主面側および前記第2主面側からの前記第2導電型不純物のイオン注入ドーズ量を、ブロードバッファ層を形成するのに必要なドナー積分濃度の100倍以上1000倍以下とし、
前記第1導電型半導体基板は、N型シリコン基板であり、前記第1導電型半導体基板の前記MOSゲート構造が形成された面に導入される前記第2導電型不純物は、ボロンよりも拡散係数が大きいP型不純物元素であることを特徴とする半導体装置の製造方法。 - 前記第1導電型半導体基板の前記MOSゲート構造が形成された面に導入される前記第2導電型不純物は、アルミニウムまたはガリウムであることを特徴とする請求項5に記載の半導体装置の製造方法。
- 前記アルミニウムまたは前記ガリウムを、ドーズ量1×1014atmos/cm3以下でイオン注入することを特徴とする請求項6に記載の半導体装置の製造方法。
- 前記アルミニウムまたは前記ガリウムのイオン注入後、900℃以上1200℃以下の温度で熱処理をおこなうことを特徴とする請求項7に記載の半導体装置の製造方法。
- 前記第1導電型半導体基板の前記MOSゲート構造が形成された面に導入される前記第2導電型不純物は、白金または亜鉛であることを特徴とする請求項5に記載の半導体装置の製造方法。
- 前記白金または前記亜鉛を、ドーズ量1×1015atmos/cm3以下でイオン注入することを特徴とする請求項9に記載の半導体装置の製造方法。
- 前記白金または前記亜鉛のイオン注入後、400℃以上1000℃以下の温度で熱処理をおこなうことを特徴とする請求項10に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007067385A JP5326217B2 (ja) | 2007-03-15 | 2007-03-15 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007067385A JP5326217B2 (ja) | 2007-03-15 | 2007-03-15 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008227414A JP2008227414A (ja) | 2008-09-25 |
JP5326217B2 true JP5326217B2 (ja) | 2013-10-30 |
Family
ID=39845625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007067385A Active JP5326217B2 (ja) | 2007-03-15 | 2007-03-15 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5326217B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8674932B2 (en) | 1996-07-05 | 2014-03-18 | Anascape, Ltd. | Image controller |
US9081426B2 (en) | 1992-03-05 | 2015-07-14 | Anascape, Ltd. | Image controller |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013147275A1 (ja) | 2012-03-30 | 2013-10-03 | 富士電機株式会社 | 半導体装置の製造方法 |
JP5880690B2 (ja) * | 2012-03-30 | 2016-03-09 | 富士電機株式会社 | 半導体装置の製造方法 |
JP6835291B2 (ja) | 2018-03-19 | 2021-02-24 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
CN113711364A (zh) * | 2019-10-11 | 2021-11-26 | 富士电机株式会社 | 半导体装置和半导体装置的制造方法 |
DE112021000082T5 (de) * | 2020-03-04 | 2022-04-21 | Fuji Electric Co., Ltd. | Halbleitervorrichtung, verfahren zur herstellung einer halbleitervorrichtung und leistungsumwandlungsvorrichtung mit einer halbleitervorrichtung |
JP7415913B2 (ja) | 2020-12-28 | 2024-01-17 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2573736B2 (ja) * | 1990-09-18 | 1997-01-22 | 三菱電機株式会社 | 高耐圧低抵抗半導体装置及びその製造方法 |
DE69515876T2 (de) * | 1995-11-06 | 2000-08-17 | St Microelectronics Srl | Leistungsbauelement in MOS-Technologie mit niedrigem Ausgangswiderstand und geringer Kapazität und dessen Herstellungsverfahren |
JP3545590B2 (ja) * | 1997-03-14 | 2004-07-21 | 株式会社東芝 | 半導体装置 |
JP4096838B2 (ja) * | 2003-08-20 | 2008-06-04 | 富士電機デバイステクノロジー株式会社 | 半導体装置およびその製造方法 |
-
2007
- 2007-03-15 JP JP2007067385A patent/JP5326217B2/ja active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9081426B2 (en) | 1992-03-05 | 2015-07-14 | Anascape, Ltd. | Image controller |
US8674932B2 (en) | 1996-07-05 | 2014-03-18 | Anascape, Ltd. | Image controller |
Also Published As
Publication number | Publication date |
---|---|
JP2008227414A (ja) | 2008-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10629678B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP3684962B2 (ja) | 半導体装置の製造方法 | |
JP5326217B2 (ja) | 半導体装置およびその製造方法 | |
JP5104314B2 (ja) | 半導体装置およびその製造方法 | |
JP6237902B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5396689B2 (ja) | 半導体装置およびその製造方法 | |
US9166000B2 (en) | Power semiconductor device with an edge termination region | |
JP6111572B2 (ja) | 半導体装置および半導体装置の製造方法 | |
WO2013141181A1 (ja) | 半導体装置および半導体装置の製造方法 | |
US20180219062A1 (en) | Method of manufacturing semiconductor device | |
EP2195847A1 (en) | Semiconductor module | |
JP2003318412A (ja) | 半導体装置およびその製造方法 | |
US7994569B2 (en) | Semiconductor device and method for forming the same | |
JPWO2015129430A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2018082007A (ja) | 半導体装置の製造方法 | |
US6762080B2 (en) | Method of manufacturing a semiconductor device having a cathode and an anode from a wafer | |
KR101875287B1 (ko) | 반도체 디바이스를 형성하는 방법 | |
JP4862207B2 (ja) | 半導体装置の製造方法 | |
JP3919591B2 (ja) | 半導体装置の製造方法 | |
JP5201305B2 (ja) | 半導体装置の製造方法 | |
WO2017186788A1 (en) | Insulated gate bipolar transistor and method for manufacturing such an insulated gate bipolar transistor | |
EP1052699A1 (en) | Semiconductor device and fabrication method therefor | |
JP2003264288A (ja) | 半導体装置 | |
JP7419695B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
WO2023233802A1 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100216 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120925 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120927 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130606 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130625 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130708 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5326217 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |