CN113711364A - 半导体装置和半导体装置的制造方法 - Google Patents

半导体装置和半导体装置的制造方法 Download PDF

Info

Publication number
CN113711364A
CN113711364A CN202080026129.3A CN202080026129A CN113711364A CN 113711364 A CN113711364 A CN 113711364A CN 202080026129 A CN202080026129 A CN 202080026129A CN 113711364 A CN113711364 A CN 113711364A
Authority
CN
China
Prior art keywords
concentration
hydrogen
semiconductor substrate
donor
hydrogen concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080026129.3A
Other languages
English (en)
Inventor
阿形泰典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN113711364A publication Critical patent/CN113711364A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Abstract

提供一种半导体装置，其具备具有上表面和下表面的半导体基板，半导体基板的深度方向上的氢化学浓度分布具有第一氢浓度峰以及配置于比第一氢浓度峰更靠半导体基板的下表面侧的位置的第二氢浓度峰，第一氢浓度峰和第二氢浓度峰之间的中间施主浓度与第一氢浓度峰和半导体基板的上表面之间的上表面侧施主浓度以及第二氢浓度峰和半导体基板的下表面之间的下表面侧施主浓度都不同。中间施主浓度可以比上表面侧施主浓度和下表面侧施主浓度都高。

Description

半导体装置和半导体装置的制造方法
技术领域
本发明涉及一种半导体装置和制造方法。
背景技术
以往，已知有如下技术：通过将氢注入到半导体基板的预定的深度并使其扩散，从而形成于注入深度和扩散区的晶格缺陷与氢结合而施主化，能够提高掺杂浓度(例如，参照专利文献1、2)。
专利文献1：日本专利第5374883号
专利文献2：WO2017/47285号
发明内容
技术问题
期望在半导体基板的深度方向上，能够容易地调整大范围的掺杂浓度。
技术方案
为了解决上述问题，在本发明的第一方式中，提供一种具备半导体基板的半导体装置，该半导体基板具有上表面和下表面。半导体基板的深度方向上的氢化学浓度分布可以具有：第一氢浓度峰；以及第二氢浓度峰，其配置于比第一氢浓度峰更靠半导体基板的下表面侧的位置。第一氢浓度峰和第二氢浓度峰之间的中间施主浓度可以与上表面侧施主浓度和下表面侧施主浓度都不同，该上表面侧施主浓度为第一氢浓度峰和半导体基板的上表面之间的施主浓度，该下表面侧施主浓度为第二氢浓度峰和半导体基板的下表面之间的施主浓度。
中间施主浓度可以比上表面侧施主浓度和下表面侧施主浓度都高。
第一氢浓度峰和第二氢浓度峰之间的中间氢浓度可以比上表面侧氢浓度和下表面侧氢浓度都高，该上表面侧氢浓度为第一氢浓度峰和半导体基板的上表面之间的氢浓度，该下表面侧氢浓度为第二氢浓度峰和半导体基板的下表面之间的氢浓度。
中间施主浓度可以为1×1013/cm3以上且1×1015/cm3以下。
中间施主浓度可以相对于上表面侧施主浓度和下表面侧施主浓度的每一个为1.5倍以上。
氢化学浓度分布可以具有氢浓度从第一氢浓度峰朝向上表面侧减小的第一上表面侧拖尾。氢化学浓度分布可以具有氢浓度从第一氢浓度峰朝向下表面侧比第一上表面侧拖尾平缓地减小的第一下表面侧拖尾。氢化学浓度分布可以具有氢浓度从第二氢浓度峰朝向下表面侧减小的第二下表面侧拖尾。氢化学浓度分布可以具有氢浓度从第二氢浓度峰朝向上表面侧比第二下表面侧拖尾平缓地减小的第二下表面侧拖尾。
第一氢浓度峰可以比第二氢浓度峰高。下表面侧施主浓度可以比上表面侧施主浓度高。
第二氢浓度峰可以比第一氢浓度峰高。上表面侧施主浓度可以比下表面侧施主浓度高。
半导体基板可以具有第一导电型的漂移区。半导体基板可以具有设置于半导体基板的上表面的沟槽部。半导体基板可以具有设置于漂移区与半导体基板的下表面之间，且浓度比漂移区的浓度高的第一导电型的缓冲区。第一氢浓度峰和第二氢浓度峰可以在深度方向上配置于沟槽部的下端与缓冲区的上端之间。第一氢浓度峰和第二氢浓度峰之间的中间施主浓度可以比上表面侧施主浓度和下表面侧施主浓度都低，该上表面侧施主浓度为第一氢浓度峰和半导体基板的上表面之间的施主浓度，该下表面侧施主浓度为第二氢浓度峰和半导体基板的下表面之间的施主浓度。
第一氢浓度峰和第二氢浓度峰这两者可以配置于半导体基板的深度方向上的中央与上表面之间。
中间氢浓度可以为中间施主浓度的10倍以上。
下表面侧施主浓度和上表面侧施主浓度这两者可以比半导体基板的体施主浓度高。
半导体基板的深度方向上的施主浓度分布可以在第一氢浓度峰与半导体基板的上表面之间以及第二氢浓度峰与半导体基板的下表面之间这双方具有平坦部分。
半导体基板的深度方向上的施主浓度分布可以在第一氢浓度峰与第二氢浓度峰之间具有平坦部分。
第一氢浓度峰与第二氢浓度峰的深度方向上的距离可以为半导体基板的深度方向上的厚度的1/2以下。
在本发明的第二方式中，提供一种半导体装置的制造方法。制造方法可以包括将氢离子从半导体基板的上表面和下表面中的一个表面注入到第一深度位置，并将氢离子从半导体基板的上表面和下表面中的另一个表面注入到与第一深度位置不同的第二深度位置的氢注入步骤。制造方法可以包括对半导体基板进行热处理的热处理步骤。
第二深度位置可以配置于第一深度位置与一个表面之间。
第二深度位置可以配置于第一深度位置与另一个表面之间。半导体基板可以具有第一导电型的漂移区。半导体基板可以具有设置于半导体基板的上表面的沟槽部。半导体基板可以具有设置于漂移区与半导体基板的下表面之间且浓度比漂移区的浓度高的第一导电型的缓冲区。第一深度位置和第二深度位置可以在深度方向上配置于沟槽部的下端与缓冲区的上端之间。
制造方法可以包括对半导体基板的上表面和下表面中的至少一方进行激光退火的激光退火步骤。氢注入步骤可以在激光退火步骤之后进行。
应予说明，上述的发明概要并未列举出本发明的全部必要特征。此外，这些特征组的子组合也能够成为发明。
附图说明
图1是示出半导体装置100的一例的截面图。
图2示出图1的A-A线所示的位置处的、深度方向上的氢化学浓度分布和施主浓度分布。
图3是说明浓度分布中的平坦部分150的图。
图4示出图1的A-A线所示的位置处的、深度方向上的氢化学浓度分布和施主浓度分布的另一例。
图5示出图1的A-A线所示的位置处的、深度方向上的氢化学浓度分布和施主浓度分布的另一例。
图6示出图1的A-A线所示的位置处的、深度方向上的氢化学浓度分布和施主浓度分布的另一例。
图7示出图1的A-A线所示的位置处的、深度方向上的氢化学浓度分布和施主浓度分布的另一例。
图8示出图1的A-A线所示的位置处的、深度方向上的氢化学浓度分布和施主浓度分布的另一例。
图9是示出半导体装置100的一例的俯视图。
图10是图9中的区域C的放大图。
图11是示出图10中的b-b截面的一例的图。
图12是示出通过区域106-1和通过区域106-2的另一例的图。
图13是示出图12中的D-D线处的掺杂浓度分布的一例的图。
图14是示出图13所示的深度位置Z1和深度位置Z2的附近的区域中的、氢化学浓度分布和施主浓度分布的一例的图。
图15是示出在图1至图14中说明的半导体装置100的制造方法的一例的图。
符号说明
10：半导体基板，11：阱区，12：发射区，14：基区，15：接触区，16：蓄积区，18：漂移区，20：缓冲区，21：上表面，22：集电区，23：下表面，24：集电电极，25：峰，29：直线部分，30：虚设沟槽部，31：前端部，32：虚设绝缘膜，34：虚设导电部，38：层间绝缘膜，39：直线部分，40：栅极沟槽部，41：前端部，42：栅极绝缘膜，44：栅极导电部，52：发射电极，54：接触孔，60、61：台面部，70：晶体管部，80：二极管部，81：延长区，82：阴极区，90：边缘终止结构部，100：半导体装置，101：第一氢浓度峰，102：第二氢浓度峰，103：中间氢分布，104：上表面侧氢分布，105：下表面侧氢分布，106：通过区域，111：第一施主浓度峰，112：第二施主浓度峰，113：中间施主分布，114：上表面侧施主分布，115：下表面侧施主分布，130：外周栅极布线，131：有源侧栅极布线，150：平坦部分，160：有源部，162：端边，164：栅极焊盘
具体实施方式
以下，通过发明的实施方式对本发明进行说明，但是以下的实施方式并不限定权利要求书所涉及的发明。此外，在实施方式中所说明的特征的全部组合并不一定是发明的解决方案所必须的。
在本说明书中，将与半导体基板的深度方向平行的方向上的一侧称为“上”，将另一侧称为“下”。将基板、层或其他部件的两个主面中的一个面称为上表面，将另一个面称为下表面。“上”和“下”的方向不限于重力方向或安装半导体装置时的方向。
在本说明书中，有时使用X轴、Y轴以及Z轴的正交坐标轴来说明技术事项。正交坐标轴仅确定构成要素的相对位置，并不限定特定的方向。例如，Z轴不限于表示相对于地面的高度方向。应予说明，+Z轴方向和-Z轴方向为彼此反向的方向。在未记载正负而记载为Z轴方向的情况下，是指与+Z轴和-Z轴平行的方向。
在本说明书中，将与半导体基板的上表面和下表面平行的正交轴设为X轴和Y轴。此外，将与半导体基板的上表面和下表面垂直的轴设为Z轴。在本说明书中，有时将Z轴的方向称为深度方向。此外，在本说明书中，有时包括X轴和Y轴在内将与半导体基板的上表面和下表面平行的方向称为水平方向。
在本说明书中，称为“相同”或“相等”的情况下，也可以包括具有因制造偏差等引起的误差的情况。该误差为例如10％以内。
在本说明书中，将掺杂有杂质的掺杂区的导电型设为P型或N型进行说明。在本说明书中，杂质有时特别指N型的施主和P型的受主中的任一种，有时记载为掺杂剂。在本说明书中，掺杂是指向半导体基板导入施主或受主，设为显示N型的导电型的半导体或显示P型的导电型的半导体。
在本说明书中，掺杂浓度是指热平衡状态下的施主的浓度或受主的浓度。在本说明书中，净掺杂浓度是指以施主浓度为正离子的浓度，并以受主浓度为负离子的浓度，包括电荷的极性在内而进行相加所得到的实质浓度。作为一个例子，如果将施主浓度设为ND，将受主浓度设为NA，则任意位置处的实质的净掺杂浓度为ND-NA。在本说明书中，有时将净掺杂浓度仅记载为掺杂浓度。
施主具有向半导体供给电子的功能。受主具有从半导体接受电子的功能。施主和受主不限于杂质本身。例如，存在于半导体中的空位(V)、氧(O)和氢(H)结合而成的VOH缺陷作为供给电子的施主发挥功能。在本说明书中，有时将VOH缺陷称为氢施主。
在本说明书中，在记载为P+型或N+型的情况下，是指掺杂浓度比P型或N型的掺杂浓度高，在记载为P-型或N-型的情况下，是指掺杂浓度比P型或N型的掺杂浓度低。另外，在本说明书中，在记载为P++型或N++型的情况下，是指掺杂浓度比P+型或N+型的掺杂浓度高。
在本说明书中，化学浓度是指无论电活化的状态如何而测定的杂质的原子密度。化学浓度例如可以通过二次离子质谱法(SIMS)进行测量。上述的净掺杂浓度可以通过电压-电容测定法(CV法)进行测定。另外，可以将通过扩散电阻测定法(SR法)测量的载流子浓度作为净掺杂浓度。通过CV法或SR法测量的载流子浓度可以作为热平衡状态下的值。另外，在N型的区域中，施主浓度充分大于受主浓度，因此，可以将该区域中的载流子浓度作为施主浓度。同样地，在P型的区域中，可以将该区域中的载流子浓度作为受主浓度。在本说明书中，有时将N型区的掺杂浓度称为施主浓度，有时将P型区的掺杂浓度称为受主浓度。
另外，在施主、受主或净掺杂的浓度分布具有峰的情况下，可以将该峰值作为该区域中的施主、受主或净掺杂的浓度。在施主、受主或净掺杂的浓度大致均一的情况下等，可以将该区域中的施主、受主或净掺杂的浓度的平均值作为施主、受主或净掺杂的浓度。
通过SR法测量的载流子浓度可以低于施主或受主的浓度。在测定扩散电阻时电流所流动的范围中，有时半导体基板的载流子迁移率低于结晶状态的值。载流子迁移率的降低是通过由晶格缺陷等所引起的晶体结构的紊乱(无序)使载流子散乱而产生的。
根据通过CV法或SR法测量的载流子浓度而算出的施主或受主的浓度可以低于表示施主或受主的元素的化学浓度。作为一个例子，在硅的半导体中成为施主的磷或砷的施主浓度或者成为受主的硼(Boron)的受主浓度是它们的化学浓度的99％左右。另一方面，在硅的半导体中成为施主的氢的施主浓度是氢的化学浓度的0.1％～10％程度。
图1是示出半导体装置100的一例的截面图。半导体装置100具备半导体基板10。半导体基板10是由半导体材料形成的基板。作为一例，半导体基板10为硅基板。
在半导体基板10形成有绝缘栅双极型晶体管(IGBT)等晶体管元件和续流二极管(FWD)等二极管元件中的至少一种。在图1中，省略了晶体管元件和二极管元件的各电极、设置于半导体基板10的内部的各区域。晶体管元件和二极管元件的构成例将在后面进行描述。
就本例的半导体基板10而言，整体分布有N型的体施主。体施主是由在制造成为半导体基板10的原料的晶锭时，在晶锭内大致均匀地包含的掺杂剂形成的施主。本例的体施主为除氢以外的元素。体施主的掺杂剂为例如磷、锑、砷、硒或硫，但是不限于此。本例的体施主为磷。体施主还包含于P型的区域。半导体基板10可以是从半导体的晶锭切出的晶片，也可以是使晶片单片化而得的芯片。半导体的晶锭可以利用切克劳斯基法(CZ法)、磁场施加型切克劳斯基法(MCZ法)、悬浮区熔法(FZ法)中的任意一种来制造。本例中的晶锭利用MCZ法制造。体施主浓度可以使用分布在整个半导体基板10的体施主的化学浓度，也可以是该化学浓度的90％至100％之间的值。
半导体基板10具有上表面21和下表面23。上表面21和下表面23为半导体基板10的2个主面。在本说明书中，将在与上表面21和下表面23平行的面中的正交轴设为X轴和Y轴，将与上表面21和下表面23垂直的轴设为Z轴。
在半导体基板10，从下表面23将氢离子注入到深度位置Z1。此外，在半导体基板10，从上表面21将氢离子注入到深度位置Z2。将氢离子注入到预定的深度位置是指以与该深度位置对应的加速能量使氢离子加速而注入。氢离子不仅分布在该深度位置，也分布于该深度位置的附近。此外，还能够分布于从注入面到该深度位置之间的通过区域106。
半导体基板10的深度方向上的氢化学浓度分布在深度位置Z1具有第一氢浓度峰101，在深度位置Z2具有第二氢浓度峰102。在图1中，用叉号示意性地示出了氢浓度峰。在图1中，在上表面21与深度位置Z2之间配置有深度位置Z1，但是深度位置Z1也可以配置于下表面23与深度位置Z2之间。
在本说明书中，有时将注入的氢离子所通过的区域称为通过区域。在下表面23与深度位置Z1之间的通过区域106-1和上表面21与深度位置Z2之间的通过区域106-2，通过使氢通过而形成有单原子空位(V)、双原子空位(VV)等的、以空位为主体的晶格缺陷。与空位邻接的原子具有悬空键。虽然晶格缺陷也包括间隙原子和/或位错等，并且在广义上也可以包括施主和/或受主，但是在本说明书中，有时将以空位为主体的晶格缺陷称为空位型晶格缺陷、空位型缺陷或者简称为晶格缺陷。此外，通过向半导体基板10注入氢离子而大量地形成晶格缺陷，由此，半导体基板10的结晶性有时会严重紊乱。在本说明书中，有时将该结晶性的紊乱称为无序。
此外，在整个半导体基板10含有氧。该氧是在制造半导体的晶锭时被有意或无意地导入。在半导体基板10的内部，氢(H)、空位(V)以及氧(O)结合，形成VOH缺陷。此外，通过对半导体基板10进行热处理从而使氢扩散，促进形成VOH缺陷。VOH缺陷作为供给电子的施主而发挥功能。在本说明书中，有时将VOH缺陷简称为氢施主。在本例的半导体基板10，在氢离子的通过区域106形成有氢施主。氢施主的掺杂浓度比氢的化学浓度低。如果将氢施主的掺杂浓度相对于氢的化学浓度的比率设为活化率，则活化率可以为0.1％～30％的值。在本例中，活化率为1％～5％。
通过在半导体基板10的通过区域106形成氢施主，从而能够使半导体基板10的通过区域106中的施主浓度比体施主浓度高。通常，必须准备与应形成于半导体基板10的元件的特性，特别是额定电压或耐压对应地具有预定的体施主浓度的半导体基板10。对此，根据图1所示的半导体装置100，通过控制氢离子的剂量和注入深度，从而能够调整半导体基板10的预定的区域的施主浓度。因此，能够使用与元件的特性等不对应的体施主浓度的半导体基板来制造半导体装置100。虽然制造半导体基板10时的体施主浓度的偏差较大，但是能够较高精度地控制氢离子的剂量。因此，也能够高精度地控制通过注入氢离子而产生的晶格缺陷的浓度，并能够高精度地控制通过区域106的施主浓度。
此外，在半导体装置100中，从上表面21和下表面23这两方注入氢离子。因此，能够容易地形成大范围的通过区域106。在图1的例子中，通过区域106-1和通过区域106-2的一部分重叠，因此，能够遍及整个深度方向而形成通过区域106。此外，也可考虑通过从上表面21和下表面23中的一方以贯通半导体基板10的方式注入氢离子，从而在整个半导体基板形成通过区域。对此，根据半导体装置100，由于从上表面21和下表面23这两方注入氢离子，因此，与氢离子贯通半导体基板10的情况相比，能够减小氢离子的加速能量。因此，能够减小对栅极绝缘膜等元件结构造成的损伤。
图2示出图1的A-A线所示的位置处的、深度方向上的氢化学浓度分布和施主浓度分布。图2的横轴示出从下表面23起算的深度位置，纵轴以对数轴示出每单位体积的氢化学浓度和施主浓度。图2中的施主浓度是利用例如CV法或SR法测量。图2中的氢化学浓度是利用例如SIMS法测量的氢浓度。在图2中，用虚线示出氢化学浓度分布，用实线示出施主浓度分布。在图2中，将体施主浓度设为Db。此外，将半导体基板10的深度方向上的中央位置设为Zc。
氢化学浓度分布具有第一氢浓度峰101和第二氢浓度峰102。第二氢浓度峰102配置于比第一氢浓度峰101更靠半导体基板10的下表面23侧的位置。即，第二氢浓度峰102配置于第一氢浓度峰101与下表面23之间。
将第一氢浓度峰101的深度方向上的位置设为Z1，将第二氢浓度峰102的深度方向上的位置设为Z2。浓度峰的位置是浓度成为极大值的位置。
氢化学浓度分布具有第一上表面侧拖尾S1a、第一下表面侧拖尾S1b、第二上表面侧拖尾S2a以及第二下表面侧拖尾S2b。第一上表面侧拖尾S1a是在氢化学浓度分布中，氢浓度从第一氢浓度峰101朝向上表面21侧减小的部分。第一下表面侧拖尾S1b是在氢化学浓度分布中，氢浓度从第一氢浓度峰101朝向下表面23侧减小的部分。第二上表面侧拖尾S2a是在氢化学浓度分布中，氢浓度从第二氢浓度峰102朝向上表面21侧减小的部分。第二下表面侧拖尾S2b是在氢化学浓度分布中，氢浓度从第二氢浓度峰102朝向下表面23侧减小的部分。
本例的第一氢浓度峰101是基于从下表面23侧注入的氢的浓度峰。在从下表面23侧注入了氢的情况下，在下表面23与氢的注入位置之间的通过区域也分布有氢。因此，第一下表面侧拖尾S1b的氢浓度比第一上表面侧拖尾S1a更平缓地减小。即，第一下表面侧拖尾S1b的倾斜度比第一上表面侧拖尾S1a的倾斜度小。
本例的第二氢浓度峰102为基于从上表面21侧注入的氢的浓度峰。在从上表面21侧注入了氢的情况下，在上表面21与氢的注入位置之间的通过区域也分布有氢。因此，第二上表面侧拖尾S2a的氢浓度比第二下表面侧拖尾S2b更平缓地减小。即，第二上表面侧拖尾S2a的倾斜度比第二下表面侧拖尾S2b的倾斜度小。本说明书中的浓度分布的拖尾的倾斜度可以使用从浓度峰的位置起预定的距离内的拖尾的倾斜度。预定的距离可以为5μm，可以为3μm，还可以为1μm。预定的距离可以为深度位置Z1与深度位置Z2之间的距离的一半，也可以为深度位置Z1与深度位置Z2之间的距离的1/4。此外，各拖尾的倾斜度还可以是从浓度峰的位置起到浓度值成为峰值的一半的位置为止的拖尾的倾斜度。
将第一氢浓度峰101与第二氢浓度峰102之间的氢浓度分布设为中间氢分布103。此外，将中间氢分布103的氢化学浓度设为中间氢浓度Hc。中间氢浓度Hc可以使用深度位置Z1与深度位置Z2之间的氢浓度的最小值，也可以使用深度位置Z1与深度位置Z2之间的氢浓度的平均值。此外，中间氢浓度Hc还可以使用中间氢分布103中的平坦部分的平均浓度。浓度分布中的平坦部分是浓度大致恒定的区域在深度方向上连续预定的长度的部分。关于平坦部分的详细情况将在后面进行描述。
将第一氢浓度峰101与半导体基板10的上表面21之间的氢浓度分布设为上表面侧氢分布104。此外，将上表面侧氢分布104的氢浓度设为上表面侧氢浓度Hs1。上表面侧氢浓度Hs1可以使用深度位置Z1与上表面21之间的氢浓度的最小值，也可以使用深度位置Z1与上表面21之间的氢浓度的平均值。上表面侧氢浓度Hs1还可以使用上表面侧氢分布104中的平坦部分中的、最接近深度位置Z1的平坦部分的平均浓度。
将第二氢浓度峰102与半导体基板10的下表面23之间的氢浓度分布设为下表面侧氢分布105。此外，将下表面侧氢分布105的氢浓度设为下表面侧氢浓度Hs2。下表面侧氢浓度Hs2可以使用深度位置Z2与下表面23之间的氢浓度的最小值，也可以使用深度位置Z2与下表面23之间的氢浓度的平均值。下表面侧氢浓度Hs2还可以使用下表面侧氢分布105中的平坦部分中的、最接近深度位置Z2的平坦部分的平均浓度。
中间氢浓度Hc与上表面侧氢浓度Hs1和下表面侧氢浓度Hs2中的任一个都不同。在本例中，在深度位置Z1与深度位置Z2之间的区域存在从上表面21侧注入的氢和从下表面23侧注入的氢这两方。因此，本例的中间氢浓度Hc比上表面侧氢浓度Hs1和下表面侧氢浓度Hs2中的任一个都高。中间氢浓度Hc相对于上表面侧氢浓度Hs1和下表面侧氢浓度Hs2中的任一个，都可以为1.5倍以上，可以为2倍以上，还可以为5倍以上。
施主浓度分布具有第一施主浓度峰111和第二施主浓度峰112。第二施主浓度峰112配置于比第一施主浓度峰111更靠半导体基板10的下表面23侧的位置。第一施主浓度峰111配置于与第一氢浓度峰101相同的深度位置Z1。第二施主浓度峰112配置于与第二氢浓度峰102相同的深度位置Z2。应予说明，可以设为在一个峰的半峰宽的范围内包含有另一个峰的顶点的情况下，也在相同的深度位置配置有2个峰。
施主浓度分布具有第三上表面侧拖尾S3a、第三下表面侧拖尾S3b、第四上表面侧拖尾S4a以及第四下表面侧拖尾S4b。第三上表面侧拖尾S3a是在施主浓度分布中，施主浓度从第一施主浓度峰111朝向上表面21侧减小的部分。第三下表面侧拖尾S3b是在施主浓度分布中，施主浓度从第一施主浓度峰111朝向下表面23侧减小的部分。第四上表面侧拖尾S4a是在施主浓度分布中，施主浓度从第二施主浓度峰112朝向上表面21侧减小的部分。第四下表面侧拖尾S4b是在施主浓度分布中，施主浓度从第二施主浓度峰112朝向下表面23侧减小的部分。
各个施主浓度峰具有与对应的氢浓度峰类似的形状。在本例中，第三下表面侧拖尾S3b的施主浓度比第三上表面侧拖尾S3a更平缓地减小。即，第三下表面侧拖尾S3b的倾斜度比第三上表面侧拖尾S3a的倾斜度小。此外，第四上表面侧拖尾S4a的施主浓度比第四下表面侧拖尾S4b更平缓地减小。即，第四上表面侧拖尾S4a的倾斜度比第四下表面侧拖尾S4b的倾斜度小。
将第一施主浓度峰111与第二施主浓度峰112之间的施主浓度分布设为中间施主分布113。此外，将中间施主分布113的施主浓度设为中间施主浓度Dc。中间施主浓度Dc可以使用深度位置Z1与深度位置Z2之间的施主浓度的最小值，也可以使用深度位置Z1与深度位置Z2之间的施主浓度的平均值。此外，中间施主浓度Dc还可以使用中间施主分布113中的平坦部分的平均浓度。
将第一施主浓度峰111与半导体基板10的上表面21之间的施主浓度分布设为上表面侧施主分布114。此外，将上表面侧施主分布114的施主浓度设为上表面侧施主浓度Ds1。上表面侧施主浓度Ds1可以使用深度位置Z1与上表面21之间的施主浓度的最小值，也可以使用深度位置Z1与上表面21之间的施主浓度的平均值。上表面侧施主浓度Ds1还可以使用上表面侧施主分布114中的平坦部分中的、最接近深度位置Z1的平坦部分的平均浓度。
将第二施主浓度峰112与半导体基板10的下表面23之间的施主浓度分布设为下表面侧施主分布115。此外，将下表面侧施主分布115的施主浓度设为下表面侧施主浓度Ds2。下表面侧施主浓度Ds2可以使用深度位置Z2与下表面23之间的施主浓度的最小值，也可以使用深度位置Z2与下表面23之间的施主浓度的平均值。下表面侧施主浓度Ds2还可以使用下表面侧施主分布115中的平坦部分中的、最接近深度位置Z2的平坦部分的平均浓度。
中间施主浓度Dc与上表面侧施主浓度Ds1和下表面侧施主浓度Ds2中的任一个都不同。在本例中，中间施主浓度Dc比上表面侧施主浓度Ds1和下表面侧施主浓度Ds2中的任一个都高。中间施主浓度Dc相对于上表面侧施主浓度Ds1和下表面侧施主浓度Ds2中的任一个，都可以为1.5倍以上，可以为2倍以上，还可以为5倍以上。
在本例中，中间施主浓度Dc、上表面侧施主浓度Ds1以及下表面侧施主浓度Ds2中的任一个都比体施主浓度Db高。中间施主浓度Dc可以为1×1013/cm3以上且1×1015/cm3以下。中间施主浓度Dc可以为5×1013/cm3以上，还可以为1×1014/cm3以上。中间氢浓度Hc可以为中间施主浓度Dc的10倍以上，可以为中间施主浓度Dc的50倍以上，还可以为中间施主浓度Dc的100倍以上。
如图1所示，通过以通过区域106-1和通过区域106-2重叠的方式注入氢离子，从而能够遍及半导体基板10的整个深度方向，而调整施主浓度。此外，由于从上表面21和下表面23这两方注入氢离子，因此，能够降低对绝缘膜等造成的损伤。此外，由于使深度位置Z1和深度位置Z2不同，因此，能够抑制氢化学浓度和施主浓度的峰值变得过大。
第一氢浓度峰101的氢化学浓度Hp1和第二氢浓度峰102的氢化学浓度Hp2可以相同，也可以不同。第一施主浓度峰111的施主浓度Dp1和第二施主浓度峰112的施主浓度Dp2可以相同，也可以不同。
在图2的例子中，深度位置Z1配置于半导体基板10的上表面21侧。此外，深度位置Z2配置于半导体基板10的下表面23侧。应予说明，上表面21侧是指半导体基板10的深度方向上的中央Zc与上表面21之间的区域。下表面23侧是指半导体基板10的深度方向上的中央Zc与下表面23之间的区域。此外，将半导体基板10的下表面23侧的区域的深度方向上的中央位置设为Zc2。同样地，将上表面21侧的区域的深度方向上的中央位置设为Zc1。本例的深度位置Z1配置于深度位置Zc与Zc1之间。此外，深度位置Z2配置于深度位置Zc与Zc2之间。但是，深度位置Z1、Z2的配置不限于图2的例子。
图3是说明浓度分布中的平坦部分150的图。虽然在图3中对施主浓度中的平坦部分150进行说明，但是氢化学浓度分布中的平坦部分也可以使用同样的定义。在图3中，将第一施主浓度峰111和上表面侧施主分布114的一部分进行放大。
可认为在氢离子通过了的通过区域106(参照图1)，除去深度位置Z1和Z2的附近，由氢通过而产生的空位(V、VV等)在深度方向上以大致均匀的浓度进行分布。此外，可认为在制造半导体基板10时等所注入的氧(O)也在深度方向上均匀地分布。此外，在通过区域106由于各氢浓度峰的氢进行扩散，因此，存在充足的量的氢。因此，由空位、氧以及氢形成的VOH缺陷大致均匀地存在于通过区域106。
因此，在除深度位置Z1和Z2的附近以外的通过区域106存在作为施主发挥功能的VOH缺陷大致均匀地分布而成的平坦部分150。平坦部分150中的施主浓度在深度方向上大致恒定。施主浓度在深度方向上大致恒定可以是指例如施主浓度的最大值Dmax与最小值Dmin之间的差值为施主浓度的最大值Dmax的50％以内的区域遍及深度方向的预定的长度以上而连续的状态。该差值可以为该区域的施主浓度的最大值Dmax的30％以下，也可以为该区域的施主浓度的最大值Dmax的10％以下。
或者，相对于深度方向的预定范围的施主浓度分布的平均浓度，施主浓度分布的值可以在该施主浓度分布的平均浓度的±50％以内，可以在该施主浓度分布的平均浓度的±30％以内，也可以在该施主浓度分布的平均浓度的±10％以内。深度方向的预定的长度可以为5μm，可以为10μm，也可以为15μm。在图3的例子中，在2个深度位置Zs和Ze所规定的区间为5μm以上，且该区间的施主浓度的最大值Dmax与最小值Dmin之间的差值为施主浓度的最大值Dmax的50％以内的情况下，将该区间作为平坦部分150。
在图3中，对上表面侧施主分布114的平坦部分150进行了说明。平坦部分150可以配置于下表面侧施主分布115，也可以配置于上表面侧施主分布114和下表面侧施主分布115这两方。此外，也可以在中间施主分布113配置平坦部分150。
图4示出图1的A-A线所示的位置处的、深度方向上的氢化学浓度分布和施主浓度分布的另一例。在本例中，深度位置Z1配置于深度位置Zc1与上表面21之间，且深度位置Z2配置于深度位置Zc2与下表面23之间。即，第一氢浓度峰101和第一施主浓度峰111配置于深度位置Zc1与上表面21之间，且第二氢浓度峰102和第二施主浓度峰112配置于深度位置Zc2与下表面23之间。其他构成与图2所示的例子相同。
根据本例，能够将中间氢分布103和中间施主分布113的区域形成得宽。即，能够将施主浓度高的区域在深度方向上形成得较宽。此外，易于使第一施主浓度峰111作为形成于半导体基板10的上表面21侧的N型区的至少一部分发挥功能，且使第二施主浓度峰112作为形成于半导体基板10的下表面23侧的N型区的至少一部分发挥功能。上表面21侧的N型区是例如后述的蓄积区。下表面23侧的N型区是例如后述的缓冲区。由此，能够遍及半导体基板10的整个深度方向而形成浓度比体施主浓度Db高的施主，并且防止形成不需要的施主浓度峰。
图5示出图1的A-A线所示的位置处的、深度方向上的氢化学浓度分布和施主浓度分布的另一例。在本例中，深度位置Z1和深度位置Z2都配置于半导体基板10的上表面21侧。其他构成与图2所示的例子相同。
根据本例，易于使第一施主浓度峰111和第二施主浓度峰112作为形成于半导体基板10的上表面21侧的N型区的至少一部分发挥功能。上表面21侧的N型区是例如后述的蓄积区。
图6示出图1的A-A线所示的位置处的、深度方向上的氢化学浓度分布和施主浓度分布的另一例。在本例中，深度位置Z1和深度位置Z2都配置于半导体基板10的下表面23侧。其他构成与图2所示的例子相同。
根据本例，易于使第一施主浓度峰111和第二施主浓度峰112作为形成于半导体基板10的下表面23侧的N型区的至少一部分发挥功能。下表面23侧的N型区是例如后述的缓冲区。
图7示出图1的A-A线所示的位置处的、深度方向上的氢化学浓度分布和施主浓度分布的另一例。在本例中，各峰和各分布的浓度不同。各个峰的深度位置与在图2至图6中说明的某一种方式相同。
本例的第一氢浓度峰101的氢化学浓度Hp1比第二氢浓度峰102的氢化学浓度Hp2高。同样地，第一施主浓度峰111的施主浓度Dp1比第二施主浓度峰112的施主浓度Dp2高。
在本例中，来自下表面23的氢离子的剂量比来自上表面21的氢离子的剂量高。因此，下表面侧氢分布105的氢化学浓度比上表面侧氢分布104的氢化学浓度高。例如，在下表面侧氢分布105中离第一氢浓度峰101为距离Zx的位置处的氢化学浓度比在上表面侧氢分布104中离第二氢浓度峰102为该距离Zx的位置处的氢化学浓度高。距离Zx为各分布的范围内的任意的距离。
在施主浓度分布中，下表面侧施主分布115的施主浓度也比上表面侧施主分布114的施主浓度高。例如，在下表面侧施主分布115中离第一施主浓度峰111为距离Zx的位置处的施主浓度比在上表面侧施主分布114中离第二施主浓度峰112为该距离Zx的位置处的施主浓度高。
图8示出图1的A-A线所示的位置处的、深度方向上的氢化学浓度分布和施主浓度分布的另一例。在本例中，各峰和各分布的浓度不同。各个峰的深度位置与在图2至图6中说明的某一种方式相同。
本例的第二氢浓度峰102的氢化学浓度Hp2比第一氢浓度峰101的氢化学浓度Hp1高。同样地，第二施主浓度峰112的施主浓度Dp2比第一施主浓度峰111的施主浓度Dp1高。
在本例中，来自上表面21的氢离子的剂量比来自下表面23的氢离子的剂量高。因此，上表面侧氢分布104的氢化学浓度比下表面侧氢分布105的氢化学浓度高。例如，在上表面侧氢分布104中离第二氢浓度峰102为距离Zx的位置处的氢化学浓度比在下表面侧氢分布105中离第一氢浓度峰101为该距离Zx的位置处的氢化学浓度高。
在施主浓度分布中，上表面侧施主分布114的施主浓度也比下表面侧施主分布115的施主浓度高。例如，在上表面侧施主分布114中离第二施主浓度峰112为距离Zx的位置处的施主浓度比在下表面侧施主分布115中离第一施主浓度峰111为该距离Zx的位置处的施主浓度高。如图2至图8中所说明的那样，通过调整各个氢浓度峰的位置和浓度，能够适当调整半导体基板10的内部的施主浓度分布。
图9是示出半导体装置100的一例的俯视图。在图9中，示出了将各部件投影到半导体基板10的上表面的位置。在图9中，仅示出半导体装置100的一部分部件，并省略了一部分部件。
半导体装置100具备半导体基板10。半导体基板10可以具有图1至图8中说明的某一种方式的氢化学浓度分布和施主浓度分布。但是，半导体基板10可以进一步具有与图1至图8中说明的各浓度峰不同的其他浓度峰。有时如后述的缓冲区20那样地注入氢离子而形成半导体基板10中的N型区。在该情况下，氢化学浓度分布可以在图1至图8中说明的氢浓度峰以外，还具有氢浓度峰。此外，有时如后述的发射区12那样地注入磷等除氢以外的N型杂质而形成半导体基板10中的N型区。在该情况下，施主浓度分布可以在图1至图8中说明的施主浓度峰以外，还具有施主浓度峰。
半导体基板10在俯视时具有端边162。在本说明书中简称为俯视的情况下是指从半导体基板10的上表面侧观察的情况。本例的半导体基板10在俯视时具有彼此相对的两组端边162。在图9中，X轴和Y轴与某一端边162平行。此外，Z轴与半导体基板10的上表面垂直。
在半导体基板10设置有有源部160。有源部160是在半导体装置100动作的情况下在半导体基板10的上表面与下表面之间沿深度方向流通有主电流的区域。在有源部160的上方设置有发射电极，但是在图9中省略。
在有源部160设置有包括IGBT等晶体管元件的晶体管部70和包括续流二极管(FWD)等二极管元件的二极管部80中的至少一方。在图9的例子中，晶体管部70和二极管部80沿着半导体基板10的上表面的预定的排列方向(在本例中为X轴方向)交替地配置。在另一例中，在有源部160也可以仅设置晶体管部70和二极管部80中的一方。
在图9中，在配置有晶体管部70的区域标记符号“I”，在配置有二极管部80的区域标记符号“F”。在本说明书中，有时将在俯视时与排列方向垂直的方向称为延伸方向(在图9中为Y轴方向)。晶体管部70和二极管部80可以分别在延伸方向上具有长边。即，晶体管部70的Y轴方向上的长度比X轴方向上的宽度大。同样地，二极管部80的Y轴方向上的长度比X轴方向上的宽度大。晶体管部70和二极管部80的延伸方向与后述的各沟槽部的长边方向可以相同。
二极管部80在与半导体基板10的下表面接触的区域具有N+型的阴极区。在本说明书中，将设置有阴极区的区域称为二极管部80。即，二极管部80是在俯视时与阴极区重叠的区域。在半导体基板10的下表面，在除阴极区以外的区域可以设置有P+型的集电区。在本说明书中，有时将二极管部80沿Y轴方向延长到后述的栅极布线而成的延长区81也包含于二极管部80。在延长区81的下表面设置有集电区。
晶体管部70在与半导体基板10的下表面接触的区域具有P+型的集电区。此外，晶体管部70在半导体基板10的上表面侧周期性地配置有N型的发射区、P型的基区、以及具有栅极导电部和栅极绝缘膜的栅极结构。
半导体装置100可以在半导体基板10的上方具有一个以上的焊盘。本例的半导体装置100具有栅极焊盘164。半导体装置100也可以具有阳极焊盘、阴极焊盘以及电流检测焊盘等焊盘。各焊盘被配置于端边162的附近。端边162的附近是指俯视时的端边162与发射电极之间的区域。在安装半导体装置100时，各焊盘可以介由导线等布线而连接于外部的电路。
在栅极焊盘164施加有栅极电位。栅极焊盘164电连接于有源部160的栅极沟槽部的导电部。半导体装置100具备将栅极焊盘164与栅极沟槽部连接的栅极布线。在图9中，在栅极布线标记有斜阴影线。
本例的栅极布线具有外周栅极布线130、以及有源侧栅极布线131。外周栅极布线130在俯视时配置于有源部160与半导体基板10的端边162之间。本例的外周栅极布线130在俯视时包围有源部160。也可以将在俯视时被外周栅极布线130包围的区域作为有源部160。此外，外周栅极布线130与栅极焊盘164连接。外周栅极布线130配置于半导体基板10的上方。外周栅极布线130可以是包含铝等的金属布线。
有源侧栅极布线131设置于有源部160。通过在有源部160设置有源侧栅极布线131，从而能够对半导体基板10的各区域降低从栅极焊盘164起算的布线长度的偏差。
有源侧栅极布线131与有源部160的栅极沟槽部连接。有源侧栅极布线131配置于半导体基板10的上方。有源侧栅极布线131可以是由掺杂有杂质的多晶硅等半导体形成的布线。
有源侧栅极布线131可以与外周栅极布线130连接。本例的有源侧栅极布线131被设置为在Y轴方向上的大致中央以横穿有源部160的方式沿X轴方向从一侧的外周栅极布线130延伸到另一侧的外周栅极布线130。在有源部160被有源侧栅极布线131分割的情况下，在各个分割区域中，晶体管部70和二极管部80可以沿X轴方向交替地配置。
此外，半导体装置100也可以具备：作为由多晶硅等形成的PN结二极管的未图示的温度感测部、和/或模拟设置于有源部160的晶体管部的动作的未图示的电流检测部。
本例的半导体装置100在俯视时在有源部160与端边162之间具备边缘终止结构部90。本例的边缘终止结构部90配置于外周栅极布线130与端边162之间。边缘终止结构部90缓和半导体基板10的上表面侧的电场集中。边缘终止结构部90可以具备包围有源部160而被设置为环状的保护环、场板和降低表面电场中的至少一种。
图10是图9中的区域C的放大图。区域C为包括晶体管部70、二极管部80、以及有源侧栅极布线131的区域。本例的半导体装置100具备：设置于半导体基板10的上表面侧的内部的栅极沟槽部40、虚设沟槽部30、阱区11、发射区12、基区14以及接触区15。栅极沟槽部40和虚设沟槽部30分别是沟槽部的一例。此外，本例的半导体装置100具备设置于半导体基板10的上表面的上方的发射电极52和有源侧栅极布线131。发射电极52和有源侧栅极布线131彼此分离地设置。
在发射电极52和有源侧栅极布线131与半导体基板10的上表面之间设置有层间绝缘膜，但是在图10中省略。在本例的层间绝缘膜以贯通该层间绝缘膜的方式设置有接触孔54。在图10中，在各个接触孔54标记有斜阴影线。
发射电极52设置于栅极沟槽部40、虚设沟槽部30、阱区11、发射区12、基区14以及接触区15的上方。发射电极52通过接触孔54而与半导体基板10的上表面的发射区12、接触区15以及基区14接触。此外，发射电极52通过设置于层间绝缘膜的接触孔而与虚设沟槽部30内的虚设导电部连接。发射电极52可以在虚设沟槽部30的Y轴方向上的前端与虚设沟槽部30的虚设导电部连接。
有源侧栅极布线131通过设置于层间绝缘膜的接触孔而与栅极沟槽部40连接。有源侧栅极布线131可以在栅极沟槽部40的Y轴方向上的前端部41与栅极沟槽部40的栅极导电部连接。有源侧栅极布线131不与虚设沟槽部30内的虚设导电部连接。
发射电极52由包含金属的材料形成。在图10中，示出了设置发射电极52的范围。例如，发射电极52的至少一部分区域由铝或铝-硅合金例如AlSi、AlSiCu等金属合金形成。发射电极52可以在由铝等形成的区域的下层具有由钛和/或钛化合物等形成的势垒金属。进一步地，可以在接触孔内，具有以与势垒金属和铝等接触的方式埋入钨等而形成的插塞。
阱区11被设置为与有源侧栅极布线131重叠。阱区11被设置为在与有源侧栅极布线131不重叠的范围也以预定的宽度延伸。本例的阱区11被设置为向有源侧栅极布线131侧远离接触孔54的Y轴方向的端部。阱区11是掺杂浓度比基区14的掺杂浓度高的第二导电型的区域。本例的基区14为P-型，阱区11为P+型。
晶体管部70和二极管部80分别具有沿排列方向排列有多个的沟槽部。在本例的晶体管部70沿着排列方向交替地设置有一个以上的栅极沟槽部40、以及一个以上的虚设沟槽部30。在本例的二极管部80沿着排列方向设置有多个虚设沟槽部30。在本例的二极管部80未设置有栅极沟槽部40。
本例的栅极沟槽部40可以具有沿着与排列方向垂直的延伸方向延伸的两个直线部分39(沿着延伸方向为直线状的沟槽的部分)、以及连接两个直线部分39的前端部41。图10中的延伸方向为Y轴方向。
前端部41的至少一部分优选在俯视时设置为曲线状。通过前端部41将两个直线部分39的Y轴方向上的端部彼此连接，从而能够缓和在直线部分39的端部的电场集中。
在晶体管部70中，虚设沟槽部30设置于栅极沟槽部40的各个直线部分39之间。在各个直线部分39之间可以设置有一根虚设沟槽部30，也可以设置有多根虚设沟槽部30。虚设沟槽部30可以具有沿延伸方向延伸的直线形状，也可以与栅极沟槽部40同样地，具有直线部分29和前端部31。图10所示的半导体装置100包括不具有前端部31的直线形状的虚设沟槽部30、以及具有前端部31的虚设沟槽部30这两者。
阱区11的扩散深度可以比栅极沟槽部40和虚设沟槽部30的深度深。栅极沟槽部40和虚设沟槽部30的Y轴方向的端部在俯视时设置于阱区11。即，在各沟槽部的Y轴方向的端部，各沟槽部的深度方向的底部被阱区11覆盖。由此，能够缓和在各沟槽部的该底部的电场集中。
在排列方向上，在各沟槽部之间设置有台面部。台面部是指在半导体基板10的内部被沟槽部所夹的区域。作为一例，台面部的上端为半导体基板10的上表面。台面部的下端的深度位置与沟槽部的下端的深度位置相同。本例的台面部被设置为在半导体基板10的上表面沿着沟槽在延伸方向(Y轴方向)上延伸。在本例中，在晶体管部70设置有台面部60，在二极管部80设置有台面部61。在本说明书中，在简称为台面部的情况下，是指各个台面部60和台面部61。
在各个台面部设置有基区14。将在台面部中在半导体基板10的上表面露出的基区14中的被配置为最接近有源侧栅极布线131的区域设为基区14-e。在图10中，示出了配置于各个台面部的延伸方向上的一侧的端部的基区14-e，但是在各个台面部的另一侧的端部也配置有基区14-e。在各个台面部可以在俯视时被基区14-e所夹的区域设置第一导电型的发射区12和第二导电型的接触区15中的至少一方。本例的发射区12为N+型，接触区15为P+型。发射区12和接触区15在深度方向上可以设置于基区14与半导体基板10的上表面之间。
晶体管部70的台面部60具有在半导体基板10的上表面露出的发射区12。发射区12被设置为与栅极沟槽部40接触。与栅极沟槽部40接触的台面部60可以设置有在半导体基板10的上表面露出的接触区15。
台面部60中的接触区15和发射区12分别被设置为从X轴方向上的一侧的沟槽部到另一侧的沟槽部。作为一例，台面部60的接触区15和发射区12沿着沟槽部的延伸方向(Y轴方向)而交替地配置。
在另一例中，台面部60的接触区15和发射区12可以沿着沟槽部的延伸方向(Y轴方向)而被设置为条纹状。例如在与沟槽部接触的区域设置有发射区12，在被发射区12所夹的区域设置有接触区15。
在二极管部80的台面部61未设置有发射区12。在台面部61的上表面可以设置有基区14和接触区15。在台面部61的上表面中被基区14-e所夹的区域可以以与各个基区14-e接触的方式设置有接触区15。在台面部61的上表面中被接触区15所夹的区域可以设置有基区14。基区14可以配置于被接触区15所夹的整个区域。
在各个台面部的上方设置有接触孔54。接触孔54配置于被基区14-e所夹的区域。本例的接触孔54设置于接触区15、基区14以及发射区12的各区域的上方。接触孔54不设置于与基区14-e和阱区11对应的区域。接触孔54可以配置于台面部60的排列方向(X轴方向)上的中央。
在二极管部80中，在与半导体基板10的下表面邻接的区域设置有N+型的阴极区82。在半导体基板10的下表面，在未设置有阴极区82的区域可以设置P+型的集电区22。阴极区82和集电区22设置于半导体基板10的下表面23与缓冲区20之间。在图10中，用虚线示出了阴极区82和集电区22之间的边界。
阴极区82被配置为在Y轴方向上远离阱区11。由此，能够确保掺杂浓度较高且形成到深的位置为止的P型的区域(阱区11)与阴极区82之间的距离，并提高耐压。本例的阴极区82的Y轴方向上的端部被配置为比接触孔54的Y轴方向上的端部还远离阱区11。在另一例中，阴极区82的Y轴方向上的端部也可以配置于阱区11与接触孔54之间。
图11是示出图10中的b-b截面的一例的图。b-b截面是通过发射区12和阴极区82的XZ面。本例的半导体装置100在该截面中具有：半导体基板10、层间绝缘膜38、发射电极52以及集电电极24。
层间绝缘膜38设置于半导体基板10的上表面。层间绝缘膜38是包含添加有硼或磷等杂质的硅酸盐玻璃等的绝缘膜、热氧化膜以及其他绝缘膜中的至少一层的膜。在层间绝缘膜38设置有在图10中说明的接触孔54。
发射电极52设置于层间绝缘膜38的上方。发射电极52通过层间绝缘膜38的接触孔54而与半导体基板10的上表面21接触。集电电极24设置于半导体基板10的下表面23。发射电极52和集电电极24由铝等金属材料形成。在本说明书中，将连结发射电极52和集电电极24的方向(Z轴方向)称为深度方向。
半导体基板10具有N型或N-型的漂移区18。漂移区18分别设置于晶体管部70和二极管部80。
在晶体管部70的台面部60，从半导体基板10的上表面21侧起依次设置有N+型的发射区12和P-型的基区14。在基区14的下方设置有漂移区18。在台面部60可以设置有N+型的蓄积区16。蓄积区16配置于基区14与漂移区18之间。
发射区12在半导体基板10的上表面21露出，并且被设置为与栅极沟槽部40接触。发射区12可以与台面部60的两侧的沟槽部接触。发射区12的掺杂浓度比漂移区18的掺杂浓度高。
基区14设置于发射区12的下方。本例的基区14被设置为与发射区12接触。基区14可以与台面部60的两侧的沟槽部接触。
蓄积区16设置于基区14的下方。蓄积区16是掺杂浓度比漂移区18的掺杂浓度高的N+型的区域。通过在漂移区18与基区14之间设置高浓度的蓄积区16，从而能够提高载流子注入增强效应(IE效应)，而降低导通电压。蓄积区16可以设置为覆盖各台面部60中的基区14的整个下表面。
在二极管部80的台面部61以与半导体基板10的上表面21接触的方式设置有P-型的基区14。在基区14的下方设置有漂移区18。在台面部61中，也可以在基区14的下方设置有蓄积区16。
在晶体管部70和二极管部80中可以分别在漂移区18之下设置有N+型的缓冲区20。缓冲区20的掺杂浓度比漂移区18的掺杂浓度高。缓冲区20具有掺杂浓度比漂移区18的掺杂浓度高的浓度峰25。浓度峰25的掺杂浓度是指浓度峰25的顶点处的掺杂浓度。此外，漂移区18的掺杂浓度可以使用掺杂浓度分布大致平坦的区域中的掺杂浓度的平均值。漂移区18的掺杂浓度可以是在图3中说明的平坦部分150的掺杂浓度的平均值。
本例的缓冲区20在半导体基板10的深度方向(Z轴方向)上，具有3个以上的浓度峰25。缓冲区20的浓度峰25可以设置于与例如氢(质子)或磷的浓度峰相同的深度位置。缓冲区20可以作为防止从基区14的下端扩展的耗尽层到达P+型的集电区22和N+型的阴极区82的场截止层而发挥功能。
在晶体管部70中，在缓冲区20下设置有P+型的集电区22。集电区22的受主浓度比基区14的受主浓度高。集电区22可以包含与基区14相同的受主，也可以包含与基区14不同的受主。集电区22的受主为例如硼。
在二极管部80中，在缓冲区20下设置有N+型的阴极区82。阴极区82的施主浓度比漂移区18的施主浓度高。阴极区82的施主为例如氢或磷。应予说明，成为各区域的施主和受主的元素不限于上述的例子。集电区22和阴极区82在半导体基板10的下表面23露出，并与集电电极24连接。集电电极24可以与半导体基板10的整个下表面23接触。发射电极52和集电电极24由铝等金属材料形成。
在半导体基板10的上表面21侧设置有一个以上的栅极沟槽部40和一个以上的虚设沟槽部30。各沟槽部从半导体基板10的上表面21起贯通基区14而到达漂移区18。在设置有发射区12、接触区15和蓄积区16中的至少一个的区域中，各沟槽部还贯通这些掺杂区而到达漂移区18。沟槽部贯通掺杂区并不限于以在形成掺杂区之后形成沟槽部的顺序进行制造而得。在形成沟槽部之后，在沟槽部之间形成掺杂区也包含于沟槽部贯通掺杂区中。
如上所述，在晶体管部70设置有栅极沟槽部40和虚设沟槽部30。在二极管部80设置有虚设沟槽部30，并未设置栅极沟槽部40。在本例中，二极管部80与晶体管部70之间的X轴方向上的边界是阴极区82与集电区22之间的边界。
栅极沟槽部40具有设置于半导体基板10的上表面21的栅极沟槽、栅极绝缘膜42以及栅极导电部44。栅极绝缘膜42被设置为覆盖栅极沟槽的内壁。栅极绝缘膜42可以通过将栅极沟槽的内壁的半导体氧化或氮化而形成。栅极导电部44在栅极沟槽的内部设置于比栅极绝缘膜42更靠内侧的位置。即，栅极绝缘膜42将栅极导电部44与半导体基板10绝缘。栅极导电部44由多晶硅等导电材料形成。
栅极导电部44在深度方向上可以设置为比基区14长。该截面中的栅极沟槽部40在半导体基板10的上表面21被层间绝缘膜38所覆盖。栅极导电部44电连接于栅极布线。如果在栅极导电部44施加预定的栅极电压，则在基区14中的与栅极沟槽部40接触的界面的表层形成由电子的反型层形成的沟道。
虚设沟槽部30在该截面中可以具有与栅极沟槽部40相同的结构。虚设沟槽部30具有设置于半导体基板10的上表面21的虚设沟槽、虚设绝缘膜32以及虚设导电部34。虚设导电部34电连接于发射电极52。虚设绝缘膜32被设置为覆盖虚设沟槽的内壁。虚设导电部34设置于虚设沟槽的内部，并且设置于比虚设绝缘膜32更靠内侧的位置。虚设绝缘膜32将虚设导电部34与半导体基板10绝缘。虚设导电部34可以由与栅极导电部44相同的材料形成。例如虚设导电部34由多晶硅等导电材料形成。虚设导电部34可以在深度方向上具有与栅极导电部44相同的长度。
本例的栅极沟槽部40和虚设沟槽部30在半导体基板10的上表面21被层间绝缘膜38所覆盖。应予说明，虚设沟槽部30和栅极沟槽部40的底部可以为向下侧凸起的曲面状(在截面中为曲线状)。
如在图1至图8中说明的那样，半导体基板10在深度位置Z1具有第一氢浓度峰101和第一施主浓度峰111，在深度位置Z2具有第二氢浓度峰102和第二施主浓度峰112。
深度位置Z1可以配置于蓄积区16内，可以配置于沟槽部的下端位置Zt与缓冲区20的上端位置Zf之间，也可以配置于缓冲区20内。深度位置Z2也同样地，可以配置于蓄积区16内，可以配置于沟槽部的下端位置Zt与缓冲区20的上端位置Zf之间，也可以配置于缓冲区20内。
图12是示出通过区域106-1和通过区域106-2的另一例的图。本例的通过区域106-1和通过区域106-2不重叠。即，通过区域106-1和通过区域106-2在深度方向上分隔开而配置。
在本例中，将氢离子从半导体基板10的上表面21侧注入到半导体基板10的深度位置Z1。此外，将氢离子从半导体基板10的下表面23侧注入到比深度位置Z1更靠下表面23侧的深度位置Z2。本例的深度位置Z1和Z2配置于沟槽部的下端位置Zt与缓冲区20的上端位置Zf之间。
图13是示出图12中的D-D线处的掺杂浓度分布的一例的图。在本例中，除了基于VOH缺陷的施主浓度分布外，还示出了各个区域中的掺杂浓度分布。
在整个半导体基板10分布有磷等体施主。发射区12含有磷等N型掺杂剂。基区14含有硼等P型掺杂剂。蓄积区16含有磷或氢等N型掺杂剂。
漂移区18在至少一部分区域含有氢。在漂移区18配置有第一施主浓度峰111和第二施主浓度峰112。
本例的缓冲区20在掺杂浓度分布中具有多个浓度峰25-1、25-2、25-3、25-4。各个浓度峰25通过注入氢离子而形成。集电区22含有硼等P型掺杂剂。
图14是示出图13所示的深度位置Z1和深度位置Z2的附近的区域中的、氢化学浓度分布和施主浓度分布的一例的图。在本例中，对于深度位置Z1和深度位置Z2之间的区域而言，不通过氢。因此，在该区域不形成VOH缺陷。另一方面，在深度位置Z1与上表面21之间的区域以及深度位置Z2与下表面23之间的区域形成有VOH缺陷。
在本例中，深度位置Z1和深度位置Z2之间的中间施主分布113中的中间施主浓度Dc比上表面侧施主分布114中的上表面侧施主浓度Ds1和下表面侧施主分布115中的下表面侧施主浓度Ds2中的任一个都低。中间施主浓度Dc可以与体施主浓度Db相同。上表面侧施主浓度Ds1和下表面侧施主浓度Ds2中的任一个都比体施主浓度Db高。上表面侧施主浓度Ds1和下表面侧施主浓度Ds2可以为中间施主浓度Dc的2倍以上，可以为中间施主浓度Dc的3倍以上，也可以为中间施主浓度Dc的5倍以上。
在本例中，深度位置Z1和深度位置Z2可以与图2至图8所示的例子同样地配置。其中，深度位置Z1和Z2优选配置于深度位置Zt与Zf之间。例如，如图5所示，第一氢浓度峰101和第二氢浓度峰102这两者可以配置于半导体基板10的上表面21侧。由此，能够将施主浓度较低的中间施主分布113的区域配置于半导体基板10的上表面21侧。根据半导体装置100的结构，有时电场容易集中在上表面21侧。即使在这样的情况下，也能够通过将中间施主分布113配置在上表面21侧，从而缓和上表面21侧的电场集中。
在图1至图14所示的各例中，深度位置Z1和Z2的深度方向上的距离可以为半导体基板10的深度方向上的厚度的1/2以下。该距离可以为该厚度的1/4以下，也可以为该厚度的1/10以下。在图13的例子中，通过减小该距离，从而能够在深度方向上的大范围内调整半导体基板10的施主浓度。
图15是示出在图1至图14中说明的半导体装置100的制造方法的一例的图。制造方法包括氢注入步骤，该氢注入步骤包括将氢离子从半导体基板10的上表面21注入到第一深度位置的上表面注入步骤、以及将氢离子从半导体基板的下表面23注入到与第一深度位置不同的第二深度位置的下表面注入步骤。在图15中，下表面注入步骤为步骤S1408。在图15中，上表面注入步骤为步骤S1412、S1413、S1414、S1415中的某一个。第一深度位置为深度位置Z1和Z2中的一方，第二深度位置为深度位置Z1和Z2中的另一方。
在本例中，在步骤S1400中，形成半导体装置100的上表面结构。上表面结构是指设置于半导体基板10的上表面21侧的结构，包括例如沟槽部、发射区12、基区14、蓄积区16、层间绝缘膜38、发射电极52、栅极布线等。
接下来，在步骤S1402中，对半导体基板10的下表面23侧进行研磨，而调整半导体基板10的厚度。接下来，在步骤S1412中，可以从半导体基板10的上表面21侧注入氢离子。但是，从上表面21侧注入氢离子也可以在后述的其他时刻进行。在步骤S1412中，将氢离子注入到深度位置Z1或深度位置Z2中的一方的深度位置。深度位置Z2可以配置于深度位置Z1与下表面23之间。
在图1至图8的例子中，在步骤S1412中，将氢离子从上表面21注入到深度位置Z2。此外，在图12至图14的例子中，在步骤S1412中，将氢离子从上表面21注入到深度位置Z1。
接下来，在步骤S1404中，向集电区22注入P型掺杂剂。在步骤S1404中，可以还向阴极区82注入N型掺杂剂。接下来，在步骤S1413中，可以从半导体基板10的上表面21侧注入氢离子。步骤S1413与步骤S1412相同。在进行步骤S1413的情况下，可以不进行步骤S1412。
接下来，在步骤S1406中，向下表面23的附近的区域照射激光，而进行激光退火。由此，形成阴极区82和集电区22。在步骤S1406之前进行步骤S1412或步骤S1413的情况下，通过步骤S1406的激光退火，可以使通过氢离子注入而形成的过量的缺陷恢复。特别地，在步骤S1412或步骤S1413中，在将氢离子从上表面21注入到下表面23侧的区域的情况下，由于氢离子的加速能量变高，所以易于形成过量的缺陷。在该情况下，通过步骤S1406，能够使下表面23附近的过量的缺陷恢复。
接下来，在步骤S1414中，可以从半导体基板10的上表面21侧注入氢离子。步骤S1414与步骤S1412相同。在进行步骤S1413的情况下，可以不进行步骤S1412和步骤S1413。接下来，在步骤S1408中，从下表面23侧注入氢离子。在步骤S1408中，将氢离子从下表面23注入到深度位置Z1或深度位置Z2中的一方的深度位置。如上所述，从上表面21侧注入氢离子的深度位置与从下表面23侧注入氢离子的深度位置不同。
在图1至图8的例子中，在步骤S1408中，将氢离子从下表面23注入到深度位置Z1。此外，在图12至图14的例子中，在步骤S1408中，将氢离子从下表面23注入到深度位置Z2。
接下来，在步骤S1415中，可以从半导体基板10的上表面21侧注入氢离子。步骤S1415与步骤S1412相同。在进行步骤S1415的情况下，可以不进行步骤S1412、步骤S1413以及步骤S1414。通过在步骤S1406之后进行步骤S1414或步骤S1415，从而能够抑制在步骤S1414或步骤S1415中形成的下表面23附近的空位缺陷因激光退火而过量地恢复。因此，能够精度良好地控制半导体基板10的施主浓度。
接下来，在步骤S1410中，对半导体基板10进行热处理。在步骤S1410中，可以利用退火炉对整个半导体基板10进行热处理。由此，氢扩散，而促进VOH缺陷的形成。步骤S1410的热处理温度可以为350℃以上且380℃以下。热处理温度的上限也可以为360℃以下。在步骤S1410之后，形成集电电极24等结构。由此，能够制造半导体装置100。
此外，步骤S1410所示的热处理步骤可以在从上表面21和下表面23中的一方注入氢之后以及从上表面21和下表面23中的另一方注入氢之后进行两次。此外，对于从上表面21注入氢的工序和从下表面23注入氢的工序而言，可以先进行氢的加速能量高的一方。在该情况下，也可以在每次进行各个氢注入时进行热处理。更具体而言，进行了加速能量高的一方的氢注入工序之后的第一热处理工序的温度可以比进行了加速能量低的一方的氢注入工序之后的第二热处理工序的温度高。第一热处理工序的温度可以为360℃以上且380℃以下。第二热处理工序的温度可以小于360℃。加速能量高的一方易于形成空位缺陷，因此，通过提高第一热处理工序的热处理温度而能够有效地形成VOH缺陷。
以上，使用实施方式对本发明进行了说明，但是本发明的技术范围并不限于上述实施方式所记载的范围。对本领域技术人员来说可以对上述实施方式进行各种变更或改进是显而易见的。根据权利要求书的记载可知进行了那样的变更或改进的方式也可以包括在本发明的技术范围内。
应当注意的是，在权利要求书、说明书和附图中所示的装置、系统、程序和方法中的动作、顺序、步骤和阶段等各处理的执行顺序只要未特别明示“在……之前”，“事先”等，另外，不是在之后的处理中使用之前的处理的结果，就可以按任意顺序来实现。即使为方便起见，对权利要求书、说明书和附图中的动作流程使用“首先”、“接下来”等进行说明，也不表示必须按照该顺序实施。
权利要求书(按照条约第19条的修改)
1.一种半导体装置，其特征在于，具备：
半导体基板，其具有上表面和下表面，
所述半导体基板的深度方向上的氢化学浓度分布具有：
第一氢浓度峰；以及
第二氢浓度峰，其配置于比所述第一氢浓度峰更靠所述半导体基板的所述下表面侧的位置，
所述第一氢浓度峰和所述第二氢浓度峰之间的中间施主浓度与上表面侧施主浓度和下表面侧施主浓度都不同，所述上表面侧施主浓度为所述第一氢浓度峰和所述半导体基板的所述上表面之间的施主浓度，所述下表面侧施主浓度为所述第二氢浓度峰和所述半导体基板的所述下表面之间的施主浓度。
2.根据权利要求1所述的半导体装置，其特征在于，
所述中间施主浓度比所述上表面侧施主浓度和所述下表面侧施主浓度都高。
3.根据权利要求2所述的半导体装置，其特征在于，
所述第一氢浓度峰和所述第二氢浓度峰之间的中间氢浓度比上表面侧氢浓度和下表面侧氢浓度都高，所述上表面侧氢浓度为所述第一氢浓度峰和所述半导体基板的所述上表面之间的氢浓度，所述下表面侧氢浓度为所述第二氢浓度峰和所述半导体基板的所述下表面之间的氢浓度。
4.根据权利要求2或3所述的半导体装置，其特征在于，
所述中间施主浓度为1×1013/cm3以上且1×1015/cm3以下。
5.根据权利要求2至4中任一项所述的半导体装置，其特征在于，
所述中间施主浓度相对于所述上表面侧施主浓度和所述下表面侧施主浓度的每一个为1.5倍以上。
6.根据权利要求2至5中任一项所述的半导体装置，其特征在于，
所述氢化学浓度分布具有：
第一上表面侧拖尾，氢浓度从所述第一氢浓度峰朝向所述上表面侧减小；
第一下表面侧拖尾，氢浓度从所述第一氢浓度峰朝向所述下表面侧比所述第一上表面侧拖尾平缓地减小；
第二下表面侧拖尾，氢浓度从所述第二氢浓度峰朝向所述下表面侧减小；以及
第二上表面侧拖尾，氢浓度从所述第二氢浓度峰朝向所述上表面侧比所述第二下表面侧拖尾平缓地减小。
7.根据权利要求2至6中任一项所述的半导体装置，其特征在于，
所述第一氢浓度峰比所述第二氢浓度峰高，
所述下表面侧施主浓度比所述上表面侧施主浓度高。
8.根据权利要求2至6中任一项所述的半导体装置，其特征在于，
所述第二氢浓度峰比所述第一氢浓度峰高，
所述上表面侧施主浓度比所述下表面侧施主浓度高。
9.根据权利要求2至6中任一项所述的半导体装置，其特征在于，
所述第一氢浓度峰配置于所述上表面侧的区域的深度方向上的中央与所述上表面之间，
所述第二氢浓度峰配置于所述下表面侧的区域的深度方向上的中央与所述下表面之间。
10.根据权利要求1所述的半导体装置，其特征在于，
所述半导体基板具有：
第一导电型的漂移区；
沟槽部，其设置于所述半导体基板的所述上表面；以及
第一导电型的缓冲区，其设置于所述漂移区与所述半导体基板的所述下表面之间，且浓度比所述漂移区的浓度高，
所述第一氢浓度峰和所述第二氢浓度峰在所述深度方向上配置于所述沟槽部的下端与所述缓冲区的上端之间，
所述第一氢浓度峰和所述第二氢浓度峰之间的中间施主浓度比上表面侧施主浓度和下表面侧施主浓度都低，所述上表面侧施主浓度为所述第一氢浓度峰和所述半导体基板的所述上表面之间的施主浓度，所述下表面侧施主浓度为所述第二氢浓度峰和所述半导体基板的所述下表面之间的施主浓度。
11.根据权利要求10所述的半导体装置，其特征在于，
所述第一氢浓度峰和所述第二氢浓度峰这两者配置于所述半导体基板的所述深度方向上的中央与所述上表面之间。
12.根据权利要求3所述的半导体装置，其特征在于，
所述中间氢浓度为所述中间施主浓度的10倍以上。
13.根据权利要求1至12中任一项所述的半导体装置，其特征在于，
所述下表面侧施主浓度和所述上表面侧施主浓度这两者比所述半导体基板的体施主浓度高。
14.根据权利要求1至13中任一项所述的半导体装置，其特征在于，
所述半导体基板的深度方向上的施主浓度分布在所述第一氢浓度峰与所述半导体基板的所述上表面之间以及所述第二氢浓度峰与所述半导体基板的所述下表面之间这双方具有平坦部分。
15.根据权利要求1至14中任一项所述的半导体装置，其特征在于，
所述半导体基板的深度方向上的施主浓度分布在所述第一氢浓度峰与所述第二氢浓度峰之间具有平坦部分。
16.根据权利要求1至15中任一项所述的半导体装置，其特征在于，
所述第一氢浓度峰与所述第二氢浓度峰的所述深度方向上的距离为所述半导体基板的所述深度方向上的厚度的1/2以下。
17.一种半导体装置的制造方法，其特征在于，包括：
氢注入步骤，将氢离子从半导体基板的上表面和下表面中的一个表面注入到第一深度位置，并将氢离子从所述半导体基板的所述上表面和所述下表面中的另一个表面注入到与所述第一深度位置不同的第二深度位置；以及
热处理步骤，对所述半导体基板进行热处理。
18.根据权利要求17所述的半导体装置的制造方法，其特征在于，
所述第二深度位置配置于所述第一深度位置与所述一个表面之间。
19.根据权利要求17所述的半导体装置的制造方法，其特征在于，
所述第二深度位置配置于所述第一深度位置与所述另一个表面之间，
所述半导体基板具有：
第一导电型的漂移区；
沟槽部，其设置于所述半导体基板的所述上表面；以及
第一导电型的缓冲区，其设置于所述漂移区与所述半导体基板的所述下表面之间且浓度比所述漂移区的浓度高，
所述第一深度位置和所述第二深度位置在所述半导体基板的深度方向上配置于所述沟槽部的下端与所述缓冲区的上端之间。
20.根据权利要求17至19中任一项所述的半导体装置的制造方法，其特征在于，
所述制造方法包括对所述半导体基板的所述上表面和所述下表面中的至少一方进行激光退火的激光退火步骤，
所述氢注入步骤在所述激光退火步骤之后进行。

Claims (19)

1.一种半导体装置，其特征在于，具备：
半导体基板，其具有上表面和下表面，
所述半导体基板的深度方向上的氢化学浓度分布具有：
第一氢浓度峰；以及
第二氢浓度峰，其配置于比所述第一氢浓度峰更靠所述半导体基板的所述下表面侧的位置，
所述第一氢浓度峰和所述第二氢浓度峰之间的中间施主浓度与上表面侧施主浓度和下表面侧施主浓度都不同，所述上表面侧施主浓度为所述第一氢浓度峰和所述半导体基板的所述上表面之间的施主浓度，所述下表面侧施主浓度为所述第二氢浓度峰和所述半导体基板的所述下表面之间的施主浓度。
2.根据权利要求1所述的半导体装置，其特征在于，
所述中间施主浓度比所述上表面侧施主浓度和所述下表面侧施主浓度都高。
3.根据权利要求2所述的半导体装置，其特征在于，
所述第一氢浓度峰和所述第二氢浓度峰之间的中间氢浓度比上表面侧氢浓度和下表面侧氢浓度都高，所述上表面侧氢浓度为所述第一氢浓度峰和所述半导体基板的所述上表面之间的氢浓度，所述下表面侧氢浓度为所述第二氢浓度峰和所述半导体基板的所述下表面之间的氢浓度。
4.根据权利要求2或3所述的半导体装置，其特征在于，
所述中间施主浓度为1×1013/cm3以上且1×1015/cm3以下。
5.根据权利要求2至4中任一项所述的半导体装置，其特征在于，
所述中间施主浓度相对于所述上表面侧施主浓度和所述下表面侧施主浓度的每一个为1.5倍以上。
6.根据权利要求2至5中任一项所述的半导体装置，其特征在于，
所述氢化学浓度分布具有：
第一上表面侧拖尾，氢浓度从所述第一氢浓度峰朝向所述上表面侧减小；
第一下表面侧拖尾，氢浓度从所述第一氢浓度峰朝向所述下表面侧比所述第一上表面侧拖尾平缓地减小；
第二下表面侧拖尾，氢浓度从所述第二氢浓度峰朝向所述下表面侧减小；以及
第二下表面侧拖尾，氢浓度从所述第二氢浓度峰朝向所述上表面侧比所述第二下表面侧拖尾平缓地减小。
7.根据权利要求2至6中任一项所述的半导体装置，其特征在于，
所述第一氢浓度峰比所述第二氢浓度峰高，
所述下表面侧施主浓度比所述上表面侧施主浓度高。
8.根据权利要求2至6中任一项所述的半导体装置，其特征在于，
所述第二氢浓度峰比所述第一氢浓度峰高，
所述上表面侧施主浓度比所述下表面侧施主浓度高。
9.根据权利要求1所述的半导体装置，其特征在于，
所述半导体基板具有：
第一导电型的漂移区；
沟槽部，其设置于所述半导体基板的所述上表面；以及
第一导电型的缓冲区，其设置于所述漂移区与所述半导体基板的所述下表面之间，且浓度比所述漂移区的浓度高，
所述第一氢浓度峰和所述第二氢浓度峰在所述深度方向上配置于所述沟槽部的下端与所述缓冲区的上端之间，
所述第一氢浓度峰和所述第二氢浓度峰之间的中间施主浓度比上表面侧施主浓度和下表面侧施主浓度都低，所述上表面侧施主浓度为所述第一氢浓度峰和所述半导体基板的所述上表面之间的施主浓度，所述下表面侧施主浓度为所述第二氢浓度峰和所述半导体基板的所述下表面之间的施主浓度。
10.根据权利要求9所述的半导体装置，其特征在于，
所述第一氢浓度峰和所述第二氢浓度峰这两者配置于所述半导体基板的所述深度方向上的中央与所述上表面之间。
11.根据权利要求3所述的半导体装置，其特征在于，
所述中间氢浓度为所述中间施主浓度的10倍以上。
12.根据权利要求1至11中任一项所述的半导体装置，其特征在于，
所述下表面侧施主浓度和所述上表面侧施主浓度这两者比所述半导体基板的体施主浓度高。
13.根据权利要求1至12中任一项所述的半导体装置，其特征在于，
所述半导体基板的深度方向上的施主浓度分布在所述第一氢浓度峰与所述半导体基板的所述上表面之间以及所述第二氢浓度峰与所述半导体基板的所述下表面之间这双方具有平坦部分。
14.根据权利要求1至13中任一项所述的半导体装置，其特征在于，
所述半导体基板的深度方向上的施主浓度分布在所述第一氢浓度峰与所述第二氢浓度峰之间具有平坦部分。
15.根据权利要求1至14中任一项所述的半导体装置，其特征在于，
所述第一氢浓度峰与所述第二氢浓度峰的所述深度方向上的距离为所述半导体基板的所述深度方向上的厚度的1/2以下。
16.一种半导体装置的制造方法，其特征在于，包括：
氢注入步骤，将氢离子从半导体基板的上表面和下表面中的一个表面注入到第一深度位置，并将氢离子从所述半导体基板的所述上表面和所述下表面中的另一个表面注入到与所述第一深度位置不同的第二深度位置；以及
热处理步骤，对所述半导体基板进行热处理。
17.根据权利要求16所述的半导体装置的制造方法，其特征在于，
所述第二深度位置配置于所述第一深度位置与所述一个表面之间。
18.根据权利要求16所述的半导体装置的制造方法，其特征在于，
所述第二深度位置配置于所述第一深度位置与所述另一个表面之间，
所述半导体基板具有：
第一导电型的漂移区；
沟槽部，其设置于所述半导体基板的所述上表面；以及
第一导电型的缓冲区，其设置于所述漂移区与所述半导体基板的所述下表面之间且浓度比所述漂移区的浓度高，
所述第一深度位置和所述第二深度位置在所述半导体基板的深度方向上配置于所述沟槽部的下端与所述缓冲区的上端之间。
19.根据权利要求16至18中任一项所述的半导体装置的制造方法，其特征在于，
所述制造方法包括对所述半导体基板的所述上表面和所述下表面中的至少一方进行激光退火的激光退火步骤，
所述氢注入步骤在所述激光退火步骤之后进行。
CN202080026129.3A 2019-10-11 2020-09-08 半导体装置和半导体装置的制造方法 Pending CN113711364A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-187787 2019-10-11
JP2019187787 2019-10-11
PCT/JP2020/034016 WO2021070539A1 (ja) 2019-10-11 2020-09-08 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN113711364A true CN113711364A (zh) 2021-11-26

Family

ID=75437157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080026129.3A Pending CN113711364A (zh) 2019-10-11 2020-09-08 半导体装置和半导体装置的制造方法

Country Status (5)

Country Link
US (1) US11901419B2 (zh)
JP (2) JP7222435B2 (zh)
CN (1) CN113711364A (zh)
DE (1) DE112020001029T5 (zh)
WO (1) WO2021070539A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7361634B2 (ja) * 2020-03-02 2023-10-16 三菱電機株式会社 半導体装置及び半導体装置の製造方法
JP7466790B1 (ja) 2023-02-27 2024-04-12 三菱電機株式会社 半導体装置の製造方法

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10349582B4 (de) 2003-10-24 2008-09-25 Infineon Technologies Ag Halbleiterdiode sowie dafür geeignetes Herstellungsverfahren
CN101305470B (zh) 2005-11-14 2010-12-08 富士电机系统株式会社 半导体器件及其制造方法
JP5396689B2 (ja) * 2006-09-07 2014-01-22 富士電機株式会社 半導体装置およびその製造方法
JP5326217B2 (ja) * 2007-03-15 2013-10-30 富士電機株式会社 半導体装置およびその製造方法
JP5374883B2 (ja) 2008-02-08 2013-12-25 富士電機株式会社 半導体装置およびその製造方法
JP2010147239A (ja) 2008-12-18 2010-07-01 Toshiba Corp 半導体装置及びその製造方法
DE102011113549B4 (de) 2011-09-15 2019-10-17 Infineon Technologies Ag Ein Halbleiterbauelement mit einer Feldstoppzone in einem Halbleiterkörper und ein Verfahren zur Herstellung einer Feldstoppzone in einem Halbleiterkörper
JP5776485B2 (ja) 2011-10-12 2015-09-09 三菱電機株式会社 半導体装置
CN103946983B (zh) 2011-12-15 2017-05-31 富士电机株式会社 半导体装置和半导体装置的制造方法
EP2800143B1 (en) * 2011-12-28 2020-04-08 Fuji Electric Co., Ltd. Semiconductor device and method for producing semiconductor device
JP5741716B2 (ja) 2012-01-19 2015-07-01 富士電機株式会社 半導体装置およびその製造方法
JP6020553B2 (ja) 2012-03-19 2016-11-02 富士電機株式会社 半導体装置の製造方法
EP2793251B1 (en) 2012-03-19 2019-05-08 Fuji Electric Co., Ltd. Production method for semiconductor device
KR101982737B1 (ko) 2012-03-30 2019-05-27 후지 덴키 가부시키가이샤 반도체 장치의 제조방법
EP2793268B1 (en) 2012-03-30 2020-06-03 Fuji Electric Co., Ltd. Method for manufacturing semiconductor device
CN104620391B (zh) 2012-10-23 2017-09-19 富士电机株式会社 半导体装置及其制造方法
US9263271B2 (en) 2012-10-25 2016-02-16 Infineon Technologies Ag Method for processing a semiconductor carrier, a semiconductor chip arrangement and a method for manufacturing a semiconductor device
JP6291981B2 (ja) 2013-04-08 2018-03-14 富士電機株式会社 半導体装置の製造方法
JP6037012B2 (ja) 2013-06-26 2016-11-30 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102013216195B4 (de) 2013-08-14 2015-10-29 Infineon Technologies Ag Verfahren zur Nachdotierung einer Halbleiterscheibe
JP6225649B2 (ja) 2013-11-12 2017-11-08 株式会社デンソー 絶縁ゲートバイポーラトランジスタおよびその製造方法
US10211325B2 (en) 2014-01-28 2019-02-19 Infineon Technologies Ag Semiconductor device including undulated profile of net doping in a drift zone
JP2015153784A (ja) 2014-02-10 2015-08-24 トヨタ自動車株式会社 半導体装置の製造方法及び半導体装置
US9312135B2 (en) 2014-03-19 2016-04-12 Infineon Technologies Ag Method of manufacturing semiconductor devices including generating and annealing radiation-induced crystal defects
US9887125B2 (en) 2014-06-06 2018-02-06 Infineon Technologies Ag Method of manufacturing a semiconductor device comprising field stop zone
US9754787B2 (en) 2014-06-24 2017-09-05 Infineon Technologies Ag Method for treating a semiconductor wafer
JP2016046480A (ja) 2014-08-26 2016-04-04 トヨタ自動車株式会社 半導体装置の製造方法
CN106062960B (zh) 2014-09-30 2019-12-10 富士电机株式会社 半导体装置及半导体装置的制造方法
DE112015000206T5 (de) 2014-10-03 2016-08-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014116666B4 (de) 2014-11-14 2022-04-21 Infineon Technologies Ag Ein Verfahren zum Bilden eines Halbleiterbauelements
DE102014117538A1 (de) 2014-11-28 2016-06-02 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung von Implantation leichter Ionen und Halbleitervorrichtung
JP6109432B2 (ja) 2015-04-02 2017-04-05 三菱電機株式会社 電力用半導体装置の製造方法
JP6272799B2 (ja) 2015-06-17 2018-01-31 富士電機株式会社 半導体装置および半導体装置の製造方法
DE112016000170T5 (de) 2015-06-17 2017-08-03 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zur Hestellung einer Halbleitervorrichtung
CN107408581B (zh) 2015-09-16 2020-11-06 富士电机株式会社 半导体装置及半导体装置的制造方法
JP6477897B2 (ja) 2015-09-16 2019-03-06 富士電機株式会社 半導体装置および半導体装置の製造方法
CN108076667A (zh) 2015-09-18 2018-05-25 英特尔公司 非平面晶体管界面的基于氘的钝化
JP6676988B2 (ja) 2016-01-29 2020-04-08 株式会社デンソー 半導体装置
JP6610768B2 (ja) 2016-02-23 2019-11-27 富士電機株式会社 半導体装置
DE102016112139B3 (de) 2016-07-01 2018-01-04 Infineon Technologies Ag Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
JP6724993B2 (ja) 2016-08-12 2020-07-15 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102016120771B3 (de) 2016-10-31 2018-03-08 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen und Halbleitervorrichtung, die wasserstoff-korrelierte Donatoren enthält
CN109219870B (zh) 2016-12-08 2021-09-10 富士电机株式会社 半导体装置的制造方法
DE112019000094T5 (de) * 2018-03-19 2020-09-24 Fuji Electric Co., Ltd. Halbleitervorrichtung und verfahren zum herstellen einerhalbleitervorrichtung
CN111886682A (zh) 2018-10-18 2020-11-03 富士电机株式会社 半导体装置及制造方法
JP7099550B2 (ja) 2018-12-28 2022-07-12 富士電機株式会社 半導体装置および製造方法

Also Published As

Publication number Publication date
US20220013643A1 (en) 2022-01-13
DE112020001029T5 (de) 2021-11-25
WO2021070539A1 (ja) 2021-04-15
JPWO2021070539A1 (zh) 2021-04-15
US11901419B2 (en) 2024-02-13
JP7222435B2 (ja) 2023-02-15
JP2023041915A (ja) 2023-03-24

Similar Documents

Publication Publication Date Title
CN111095569B (zh) 半导体装置及半导体装置的制造方法
JP7268743B2 (ja) 半導体装置
JP2023041915A (ja) 半導体装置
CN112204710A (zh) 半导体装置及制造方法
CN113875016A (zh) 半导体装置
JP2024024105A (ja) 半導体装置
US20220216056A1 (en) Semiconductor device and manufacturing method of semiconductor device
CN112752871B (zh) 半导体装置及制造方法
CN115443541A (zh) 半导体装置
CN114175270A (zh) 半导体装置
CN113140616A (zh) 半导体装置
JP7400834B2 (ja) 半導体装置および半導体装置の製造方法
US20220123133A1 (en) Semiconductor apparatus and manufacturing method of semiconductor apparatus
US20220328313A1 (en) Semiconductor device and manufacturing method
JP7473075B2 (ja) 半導体装置
US20230197772A1 (en) Semiconductor device
US20230041042A1 (en) Semiconductor apparatus and method for manufacturing semiconductor apparatus
CN117096184A (zh) 半导体装置
CN114902425A (zh) 半导体装置
CN117836949A (zh) 半导体装置及半导体装置的制造方法
CN114467180A (zh) 半导体装置以及半导体装置的制造方法
CN114303246A (zh) 半导体装置、半导体装置的制造方法及具备半导体装置的电力变换装置
CN113632236A (zh) 半导体装置和半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination