JP7473075B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7473075B2
JP7473075B2 JP2023507184A JP2023507184A JP7473075B2 JP 7473075 B2 JP7473075 B2 JP 7473075B2 JP 2023507184 A JP2023507184 A JP 2023507184A JP 2023507184 A JP2023507184 A JP 2023507184A JP 7473075 B2 JP7473075 B2 JP 7473075B2
Authority
JP
Japan
Prior art keywords
concentration
peak
hydrogen
semiconductor substrate
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023507184A
Other languages
English (en)
Other versions
JPWO2022196768A1 (ja
JPWO2022196768A5 (ja
Inventor
源宜 窪内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2022196768A1 publication Critical patent/JPWO2022196768A1/ja
Publication of JPWO2022196768A5 publication Critical patent/JPWO2022196768A5/ja
Application granted granted Critical
Publication of JP7473075B2 publication Critical patent/JP7473075B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、半導体装置に関する。
従来、プロトンを半導体基板に注入してバッファ領域を形成し、ヘリウムを半導体基板に注入してキャリアライフタイムを調整する技術が知られている（例えば、特許文献１参照）。
特許文献１ 米国特許出願公開第２０１４／２１７４６３号明細書
 解決しようとする課題
バッファ領域のような高濃度領域と、ライフタイム調整部とが、容易に形成可能な構成を有することが好ましい。
一般的開示
上記課題を解決するために、本発明の一つの態様においては、半導体装置を提供する。半導体装置は、全体にバルク・ドナーが分布した半導体基板を備えてよい。半導体装置は、半導体基板に設けられ、水素のドーズ量が３×１０１５／ｃｍ２以上である高濃度水素ピークを備えてよい。半導体装置は、半導体基板の深さ方向において高濃度水素ピークと重なる位置を含み、バルク・ドナー濃度よりもドナー濃度が高い高濃度領域を備えてよい。半導体装置は、深さ方向において高濃度水素ピークと重なる位置に設けられ、キャリアライフタイムが極小値を示すライフタイム調整部を備えてよい。
高濃度水素ピークの水素のドーズ量が１×１０１６／ｃｍ２以上であってよい。
高濃度水素ピークの水素化学濃度が、２×１０１８／ｃｍ３以上であってよい。
高濃度領域の深さ方向のキャリア密度分布は、高濃度水素ピークと重なる位置に配置された谷と、谷に隣り合って配置されたピークとを含んでよい。
高濃度水素ピークを、深さ方向の異なる位置に複数備えてよい。
高濃度水素ピークの深さ方向の半値全幅内におけるキャリア密度が、谷またはキンクを有してよい。
高濃度水素ピークにおける頂点とは異なる位置に、キャリア密度ピークの頂点が配置されていてよい。
半導体装置は、半導体基板の上面に設けられたゲート構造を備えてよい。高濃度水素ピークは、半導体基板の下面に向かって水素化学濃度が減少する下側裾を有してよい。高濃度水素ピークは、半導体基板の上面に向かって下側裾よりも水素化学濃度が急峻に減少する上側裾を有してよい。
高濃度水素ピークは、半導体基板の下面側の領域に配置されていてよい。
半導体装置は、半導体基板の上面に設けられたトレンチ部を備えてよい。半導体基板は、トレンチ部の下端から半導体基板の下面に向かってドナー濃度を積分した積分値が、半導体基板の臨界積分濃度に達する臨界深さ位置を有してよい。高濃度水素ピークの頂点が、臨界深さ位置よりも半導体基板の下面側に配置されていてよい。
深さ方向における空孔密度分布は、深さ方向において高濃度水素ピークと重なって配置された空孔密度ピークを有してよい。空孔密度分布は、空孔密度ピークよりも半導体基板の下面側に配置された下側平坦部を有してよい。空孔密度分布は、空孔密度ピークよりも半導体基板の上面側に配置され、下側平坦部よりも低密度の上側平坦部を有してよい。空孔密度ピークの深さ方向における半値全幅は、高濃度水素ピークの深さ方向の半値全幅よりも小さくてよい。
半導体装置は、高濃度水素ピークよりも半導体基板の上面側に配置され、ドナー濃度がピークを示す上面側ドナーピークを備えてよい。半導体装置は、深さ方向において上面側ドナーピークと重なる位置に設けられ、水素のドーズ量が３×１０１５／ｃｍ２より小さい低濃度水素ピークを備えてよい。
低濃度水素ピークの深さ方向の半値全幅内におけるキャリアライフタイムは、極小値を有さなくてよい。
低濃度水素ピークが設けられた深さ位置における低濃度水素ピークの濃度に対する空孔濃度の比が、高濃度水素ピークが設けられた深さ位置における高濃度水素ピークの濃度に対する空孔濃度の比よりも小さくてよい。
高濃度水素ピークの半値全幅の範囲と、低濃度水素ピークの半値全幅の範囲とが互いに離れていてよい。
半導体装置は、半導体基板の下面に接して設けられ、アクセプタ濃度ピークを有するコレクタ領域を備えてよい。アクセプタ濃度ピークの半値全幅の範囲と、高濃度水素ピークの半値全幅の範囲とが互いに離れていてよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
半導体装置１００の一例を示す断面図である。 図１のａ－ａ線に示した位置における、水素化学濃度、キャリア密度、ドナー濃度、空孔密度、および、キャリアライフタイムの深さ方向の分布例を示している。 図１のａ－ａ線に示した位置における、キャリア密度、空孔密度、および、キャリアライフタイムの他の分布例を示している。 比較例に係るキャリア密度、空孔密度、および、キャリアライフタイムの分布を示している。 半導体装置１００の上面図の一例である。 図５における領域Ｅの拡大図である。 図６におけるｂ－ｂ断面の一例を示す図である。 図７のｃ－ｃ線に示した位置における、水素化学濃度、キャリア密度、空孔密度、および、キャリアライフタイムの深さ方向の分布例を示している。 ｃ－ｃ線における水素化学濃度、キャリア密度、空孔密度、および、キャリアライフタイムの他の分布例を示している。 ｃ－ｃ線における水素化学濃度、キャリア密度、空孔密度、および、キャリアライフタイムの他の分布例を示している。 図７のｄ－ｄ線に示した位置における、水素化学濃度、キャリア密度、空孔密度、および、キャリアライフタイムの深さ方向の分布例を示している。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。
本明細書では、半導体基板の上面および下面に平行な直交軸をＸ軸およびＹ軸とする。また、半導体基板の上面および下面と垂直な軸をＺ軸とする。本明細書では、Ｚ軸の方向を深さ方向と称する場合がある。また、本明細書では、Ｘ軸およびＹ軸を含めて、半導体基板の上面および下面に平行な方向を、水平方向と称する場合がある。本明細書において半導体基板の上面側と称した場合、半導体基板の深さ方向における中央から上面までの領域を指す。半導体基板の下面側と称した場合、半導体基板の深さ方向における中央から下面までの領域を指す。
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
本明細書においては、不純物がドーピングされたドーピング領域の導電型をＰ型またはＮ型として説明している。本明細書においては、不純物とは、特にＮ型のドナーまたはＰ型のアクセプタのいずれかを意味する場合があり、ドーパントと記載する場合がある。本明細書においては、ドーピングとは、半導体基板にドナーまたはアクセプタを導入し、Ｎ型の導電型を示す半導体またはＰ型の導電型を示す半導体とすることを意味する。
本明細書においては、ドーピング濃度とは、熱平衡状態におけるドナーの濃度またはアクセプタの濃度を意味する。本明細書においては、ネット・ドーピング濃度とは、ドナー濃度を正イオンの濃度とし、アクセプタ濃度を負イオンの濃度として、電荷の極性を含めて足し合わせた正味の濃度を意味する。一例として、ドナー濃度をＮＤ、アクセプタ濃度をＮＡとすると、任意の位置における正味のネット・ドーピング濃度はＮＤ－ＮＡとなる。
ドナーは、半導体に電子を供給する機能を有している。アクセプタは、半導体から電子を受け取る機能を有している。ドナーおよびアクセプタは、不純物自体には限定されない。例えば、半導体中に存在する空孔（Ｖ）、酸素（Ｏ）および水素（Ｈ）が結合したＶＯＨ欠陥は、電子を供給するドナーとして機能する。
本明細書においてＰ＋型またはＮ＋型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が高いことを意味し、Ｐ－型またはＮ－型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が低いことを意味する。また、本明細書においてＰ＋＋型またはＮ＋＋型と記載した場合には、Ｐ＋型またはＮ＋型よりもドーピング濃度が高いことを意味する。
本明細書において化学濃度とは、電気的な活性化の状態によらずに測定される不純物の原子密度を指す。化学濃度（原子密度）は、例えば二次イオン質量分析法（ＳＩＭＳ）により計測できる。上述したネット・ドーピング濃度は、電圧－容量測定法（ＣＶ法）により測定できる。また、拡がり抵抗測定法（ＳＲ法）により計測されるキャリア密度を、ネット・ドーピング濃度としてよい。ＣＶ法またはＳＲ法により計測されるキャリア密度は、熱平衡状態における値としてよい。また、Ｎ型の領域においては、ドナー濃度がアクセプタ濃度よりも十分大きいので、当該領域におけるキャリア密度を、ドナー濃度としてもよい。同様に、Ｐ型の領域においては、当該領域におけるキャリア密度を、アクセプタ濃度としてもよい。
また、ドナー、アクセプタまたはネット・ドーピングの濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度としてよい。ドナー、アクセプタまたはネット・ドーピングの濃度がほぼ均一な場合等においては、当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度の平均値をドナー、アクセプタまたはネット・ドーピングの濃度としてよい。本明細書において、単位体積当りの濃度表示にａｔоｍｓ／ｃｍ３、または、／ｃｍ３を用いる。この単位は、半導体基板内のドナーまたはアクセプタ濃度、または、化学濃度に用いられる。ａｔоｍｓ表記は省略してもよい。本明細書の単位系は、特に断りがなければＳＩ単位系である。長さの単位をｃｍで表示することがあるが、諸計算はメートル（ｍ）に換算してから行ってよい。
ＳＲ法により計測されるキャリア密度が、ドナーまたはアクセプタの濃度より低くてもよい。拡がり抵抗を測定する際に電流が流れる範囲において、半導体基板のキャリア移動度が結晶状態の値よりも低い場合がある。キャリア移動度の低下は、格子欠陥等による結晶構造の乱れ（ディスオーダー）により、キャリアが散乱されることで生じる。
ＣＶ法またはＳＲ法により計測されるキャリア密度から算出したドナーまたはアクセプタの濃度は、ドナーまたはアクセプタを示す元素の化学濃度よりも低くてよい。一例として、シリコンの半導体においてドナーとなるリンまたはヒ素のドナー濃度、あるいはアクセプタとなるボロン（ホウ素）のアクセプタ濃度は、これらの化学濃度の９９％程度である。一方、シリコンの半導体においてドナーとなる水素のドナー濃度は、水素の化学濃度の０．１％から１０％程度である。
図１は、半導体装置１００の一例を示す断面図である。半導体装置１００は半導体基板１０を備える。半導体基板１０は、半導体材料で形成された基板である。一例として半導体基板１０はシリコン基板である。
半導体基板１０には、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等のトランジスタ素子、および、還流ダイオード（ＦＷＤ）等のダイオード素子の少なくとも一方が形成されている。図１においては、トランジスタ素子およびダイオード素子の、各電極および半導体基板１０の内部に設けられた各領域を省略している。
本例の半導体基板１０は、Ｎ型のバルク・ドナーが全体に分布している。バルク・ドナーは、半導体基板１０の元となるインゴットの製造時に、インゴット内に略一様に含まれたドーパントによるドナーである。本例のバルク・ドナーは、水素以外の元素である。バルク・ドナーのドーパントは、例えばＶ族、ＶＩ族の元素であり、例えばリン、アンチモン、ヒ素、セレンまたは硫黄であるが、これに限定されない。本例のバルク・ドナーは、リンである。バルク・ドナーは、Ｐ型の領域にも含まれている。半導体基板１０は、半導体のインゴットから切り出したウエハであってよく、ウエハを個片化したチップであってもよい。半導体のインゴットは、チョクラルスキー法（ＣＺ法）、磁場印加型チョクラルスキー法（ＭＣＺ法）、フロートゾーン法（ＦＺ法）のいずれかで製造されてよい。
ＭＣＺ法で製造された基板に含まれる酸素化学濃度は一例として１×１０１７～７×１０１７ａｔｏｍｓ／ｃｍ３である。ＦＺ法で製造された基板に含まれる酸素化学濃度は一例として１×１０１５～５×１０１６ａｔｏｍｓ／ｃｍ３である。バルク・ドナー濃度は、半導体基板１０の全体に分布しているバルク・ドナーの化学濃度を用いてよく、当該化学濃度の９０％から１００％の間の値であってもよい。リンなどのＶ族、ＶＩ族のドーパントがドープされた半導体基板では、バルク・ドナー濃度は、１×１０１１／ｃｍ３以上、３×１０１３／ｃｍ３以下であってよい。Ｖ族、ＶＩ族のドーパントがドープされた半導体基板のバルク・ドナー濃度は、好ましくは１×１０１２／ｃｍ３以上、１×１０１３／ｃｍ３以下である。また、半導体基板１０は、リン等のバルク・ドーパントを実質的に含まないノンドープ基板を用いてもよい。その場合、ノンドーピング基板のバルク・ドナー濃度（ＮＢ０）は例えば１×１０１０／ｃｍ３以上、５×１０１２／ｃｍ３以下である。ノンドーピング基板のバルク・ドナー濃度（ＮＢ０）は、好ましくは１×１０１１／ｃｍ３以上である。ノンドーピング基板のバルク・ドナー濃度（ＮＢ０）は、好ましくは５×１０１２／ｃｍ３以下である。
半導体基板１０は、上面２１および下面２３を有する。上面２１および下面２３は、半導体基板１０の２つの主面である。本明細書では、上面２１および下面２３と平行な面における直交軸をＸ軸およびＹ軸、上面２１および下面２３と垂直な軸をＺ軸とする。上面２１には、トランジスタ部のゲート構造が設けられてよい。ゲート構造とは、ゲート電極（例えば後述するゲート導電部４４）およびゲート絶縁膜（例えば後述するゲート絶縁膜４２）を含む構造である。
半導体基板１０には、所定の深さ位置Ｚ１に、水素イオンが下面２３から注入されている。水素イオンを注入する半導体基板１０の主面は下面２３に限らなくてよく、上面２１であってもよい。本明細書においては、下面２３からのＺ軸方向の距離を、深さ位置と称する場合がある。本明細書では、半導体基板１０の深さ方向における中央位置を、深さ位置Ｚｃとする。深さ位置Ｚ１は、下面２３からのＺ軸方向の距離がＺ１の位置である。本例の深さ位置Ｚ１は、半導体基板１０の下面２３側（深さ位置Ｚｃと下面２３との間の領域）に配置されている。深さ位置Ｚ１に水素イオンを注入するとは、水素イオンが半導体基板１０の内部を通過する平均距離（飛程とも称される）が、Ｚ１であることを指す。水素イオンは、所定の深さ位置Ｚ１に応じた加速エネルギーで加速されて、半導体基板１０の内部に導入される。
水素イオンが半導体基板１０の内部を通過した領域を通過領域１０６とする。図１の例では、半導体基板１０の下面２３から、深さ位置Ｚ１までが通過領域１０６である。一部の水素イオンは、深さ位置Ｚ１よりも上面２１側まで半導体基板１０を通過する。所定の濃度の水素イオンが通過した領域を、通過領域１０６としてよい。例えば所定の濃度は、深さ位置Ｚ１に注入された水素の化学濃度の半分の値であってよい。この場合、通過領域１０６は、水素化学濃度分布の半値幅だけ、深さ位置Ｚ１よりも上面２１側の領域を含む。水素イオンは、ＸＹ面における半導体基板１０の全面に注入されてよく、一部の領域だけに注入されてもよい。本例では、半導体基板１０の全面に水素イオンが注入されている。
半導体基板１０において水素イオンが通過した通過領域１０６には、単原子空孔（Ｖ）、複原子空孔（ＶＶ）等の、空孔を主体とする格子欠陥が形成されている。空孔に隣接する原子は、ダングリング・ボンドを有する。格子欠陥には格子間原子や転位等も含まれ、広義ではドナーやアクセプタも含まれ得るが、本明細書では空孔を主体とする格子欠陥を空孔型格子欠陥、空孔型欠陥、あるいは単に格子欠陥と称する場合がある。空孔を主体とする格子欠陥は、電子および正孔のキャリアの再結合中心として機能する場合がある。また、半導体基板１０への水素イオン注入により、格子欠陥が多く形成されることで、半導体基板１０の結晶性が強く乱れることがある。本明細書では、この結晶性の乱れをディスオーダーと称する場合がある。
また、半導体基板１０の全体には酸素が含まれる。当該酸素は、半導体のインゴットの製造時において、意図的にまたは意図せずに導入される。また水素イオンを注入することで、通過領域１０６には水素が含まれる。また、水素イオンを注入した後に半導体基板１０を熱処理（本明細書ではアニールと称する場合がある）することで、通過領域１０６に水素イオンが拡散する。本例では、通過領域１０６の全体に水素が分布している。
半導体基板１０に水素イオンが注入された後、半導体基板１０の内部には、水素（Ｈ）、空孔（Ｖ）および酸素（Ｏ）が結合し、ＶＯＨ欠陥が形成される。また、半導体基板１０をアニールすることで水素が拡散し、ＶＯＨ欠陥の形成が促進される。また、通過領域１０６を形成した後にアニールすることで、水素が空孔と結合できるので、水素が下面２３から半導体基板１０の外部に放出されるのを抑制できる。
ＶＯＨ欠陥は、電子を供給するドナーとして機能する。本明細書では、ＶＯＨ欠陥を単に水素ドナーまたはドナーと称する場合がある。本例の半導体基板１０では、通過領域１０６に水素ドナーが形成される。各位置における水素ドナーのドーピング濃度は、各位置における水素の化学濃度よりも低い。水素の化学濃度に対する水素ドナー（ＶＯＨ欠陥）のドーピング濃度の割合は、０．１％～３０％（すなわち０．００１以上、０．３以下）の値であってよい。本例では、水素の化学濃度に対する水素ドナー（ＶＯＨ欠陥）のドーピング濃度の割合は１％～５％である。なお、特に断りがなければ、本明細書では、水素の化学濃度分布に相似する分布を有するＶＯＨ欠陥も、通過領域１０６の空孔欠陥の分布に相似するＶＯＨ欠陥も、水素ドナー、またはドナーとしての水素と称する。
半導体基板１０の通過領域１０６に水素ドナーを形成することで、通過領域１０６におけるドナー濃度を、バルク・ドナーのドーピング濃度（単に、バルク・ドナー濃度と称する場合がある）よりも高くできる。これにより、局所的なＮ型領域を容易に形成できる。また、水素イオンの飛程を大きくすることで通過領域１０６をＺ軸方向に大きくすることができる。この場合、バルク・ドナーよりもドナー濃度が高い高濃度領域を、広範囲に形成できる。通常は、半導体基板１０に形成すべき素子の特性、特に定格電圧または耐圧に対応させて、所定のバルク・ドナー濃度を有する半導体基板１０を準備しなければならない。これに対して、通過領域１０６を大きく形成する場合には、水素イオンのドーズ量を制御することで、半導体基板１０のドナー濃度を調整できる。このため、素子の特性等に対応していないバルク・ドナー濃度の半導体基板を用いて、半導体装置１００を製造できる。半導体基板１０の製造時におけるバルク・ドナー濃度のバラツキは比較的に大きいが、水素イオンのドーズ量は比較的に高精度に制御できる。このため、水素イオンを注入することで生じる格子欠陥の濃度も高精度に制御でき、通過領域のドナー濃度を高精度に制御できる。
深さ位置Ｚ１は、下面２３を基準として、半導体基板１０の厚みの半分以下の範囲に配置されていてよく、半導体基板１０の厚みの１／４以下の範囲に配置されていてもよい。深さ位置Ｚ１は、上面２１を基準として、半導体基板１０の厚みの半分以下の範囲に配置されていてもよく、半導体基板１０の厚みの１／４以下の範囲に配置されていてもよい。
水素イオンを注入した直後において、深さ位置Ｚ１の近傍には多くの格子欠陥が形成される。一方で、深さ位置Ｚ１の近傍には、水素が多く存在する。半導体基板１０をアニールすると、格子欠陥は水素と結合して水素ドナーとなる。このため通常は、深さ位置Ｚ１の近傍の格子欠陥は、ほとんどが水素ドナーとなり、深さ位置Ｚ１の近傍には格子欠陥がほとんど残留しない。
一方で、水素イオンのドーズ量が一定値を超えると、半導体基板１０をアニールしても、深さ位置Ｚ１の近傍に格子欠陥が多く残留していると考えられる現象が確認された。これは、水素イオンのドーズ量が一定値を超えると、深さ位置Ｚ１の近傍における半導体基板１０の結晶性が、アニールでは回復できない程度に乱されてしまうためと推測できる。
格子欠陥が多く残留している領域では、キャリアが格子欠陥に捕捉されるので、キャリアのライフタイムが短くなる。キャリアのライフタイムを調整することで、半導体装置１００のターンオフ時間等の特性を調整できる。本例では、深さ位置Ｚ１に対する水素イオンのドーズ量を一定値以上とすることで、簡易な製造工程で、深さ位置Ｚ１にライフタイム調整部２４１を形成するとともに、バルク・ドナーよりも高濃度の高濃度領域を通過領域１０６に形成できる。
図２は、図１のａ－ａ線に示した位置における、水素化学濃度、キャリア密度、ドナー濃度、空孔密度、および、キャリアライフタイムの深さ方向の分布例を示している。本例の高濃度領域１０７のドナー濃度は、水素ドナーの濃度である。図２は、深さ位置Ｚ１に水素イオンを注入し、アニールを行った後の各分布を示している。
図２の横軸は、下面２３からの深さ位置を示しており、縦軸は、単位体積当たりの化学濃度または密度を対数軸で示している。ただし、キャリアライフタイムのグラフにおける縦軸は、時間（秒）を示している。図２における化学濃度は、例えばＳＩＭＳ法で計測される。キャリア密度は例えばＳＲ法で計測される。図２においては、バルク・ドナー濃度Ｄｂを破線で示している。バルク・ドナー濃度Ｄｂは、半導体基板１０の全体で均一であってよい。本例の半導体基板１０は一例としてＭＣＺ基板である。
半導体基板１０の深さ位置Ｚ１には、高濃度水素ピーク２０１が設けられる。高濃度水素ピーク２０１は、深さ方向における水素化学濃度分布のピークである。高濃度水素ピーク２０１は、頂点２０２、上側裾２０３および下側裾２０４を有する。頂点２０２は、水素化学濃度が極大値を示す点である。頂点２０２の深さ位置をＺ１とする。下側裾２０４は、頂点２０２から半導体基板１０の下面２３に向かって、水素化学濃度が単調に減少するスロープである。上側裾２０３は、頂点２０２から半導体基板１０の上面２１に向かって、水素化学濃度が単調に減少するスロープである。本例では、下面２３から水素イオンを注入したので、頂点２０２から下面２３の間には、比較的に多くの水素イオンが存在する。上側裾２０３は、下側裾２０４よりも、水素化学濃度が急峻に減少してよい。
本例では、下面２３から深さ位置Ｚ１に、１×１０１６ｉｏｎｓ／ｃｍ２のドーズ量で水素イオンを注入している。なお、水素等の不純物ピークのドーズ量は、当該ピークの深さ方向における半値全幅の範囲で、当該不純物の化学濃度を積分した値を用いてもよい。あるいは、当該ピークのピーク濃度に半値全幅を乗じた値を、水素等の不純物ピークのドーズ量として用いてもよい。一方、当該ピークにおいて、ピーク濃度の１０％以上の濃度となる深さ方向の範囲の幅を１０％全幅と定義する。水素等の不純物ピークのドーズ量を、当該ピークの深さ方向における１０％全幅の範囲で、当該不純物の化学濃度を積分した値を用いてもよい。図２の例では、高濃度水素ピーク２０１の半値全幅Ｗ２０１の範囲で水素化学濃度を積分した値を、高濃度水素ピーク２０１の水素ドーズ量としてよい。図２の例では、半値全幅Ｗ２０１の下端位置をＺ１ａ、上端位置をＺ１ｂとする。
半導体基板１０に水素イオンを注入してアニールすることで、通過領域１０６に水素ドナーが形成される。これにより、通過領域１０６には、バルク・ドナー濃度Ｄｂよりもドナー濃度が高い高濃度領域１０７が形成される。高濃度領域１０７は、半導体基板１０の深さ方向において、高濃度水素ピーク２０１と重なる位置を含む。つまり高濃度領域１０７は、高濃度水素ピーク２０１の半値全幅Ｗ２０１の範囲の少なくとも一部を含む。高濃度領域１０７は、下面２３から、高濃度水素ピーク２０１の上端位置Ｚ１ｂまで設けられてよい。高濃度領域１０７において、ドナー濃度分布は、水素化学濃度分布と対応する形状を有してよい。例えばドナー濃度分布は、高濃度水素ピーク２０１と重なる位置に、ドナー濃度ピーク２２１を有してよい。
深さ位置Ｚ１に高ドーズ量で水素イオンを注入すると、アニール後においても、深さ位置Ｚ１の近傍に空孔が残留する。本例の空孔密度分布は、深さ位置Ｚ１において空孔密度ピーク２３１を有する。空孔密度ピーク２３１は、頂点２３２を有する。頂点２３２は、空孔密度が極大値を示す点である。
空孔密度ピーク２３１は、高濃度水素ピーク２０１と重なって配置されている。ピークが重なるとは、一方のピークの頂点が、他方のピークの半値全幅の範囲内に配置されていることを指す。本例では、空孔密度ピーク２３１の頂点２３２は、高濃度水素ピーク２０１の半値全幅Ｗ２０１の範囲内に配置されている。頂点２３２は、深さ位置Ｚ１に配置されていてもよい。
空孔密度ピーク２３１が配置された領域では、空孔にキャリアが捕捉される頻度が高くなるので、キャリアライフタイムが短くなる。これにより、高濃度水素ピーク２０１と重なる位置には、キャリアライフタイムが極小値を示すライフタイム調整部２４１が設けられる。ライフタイム調整部２４１は、深さ位置Ｚ１に設けられてよい。
なお、キャリア密度は、ドナー濃度と同様の分布となる。ただし、深さ位置Ｚ１の近傍のキャリアライフタイムが短く、キャリアの移動度が結晶における値よりも小さい。そのため、深さ位置Ｚ１の近傍におけるキャリア密度は、ドナー濃度よりも低下する。本例のキャリア密度分布は、高濃度水素ピーク２０１と重なる位置に配置された谷２１１と、谷２１１と隣り合って配置されたピーク２１２およびピーク２１３を有する。谷２１１は、キャリア密度が極小値を示す部分であり、ピーク２１２およびピーク２１３は、キャリア密度が極大値を示す部分である。
本例の谷２１１、ピーク２１２およびピーク２１３は、高濃度水素ピーク２０１の半値全幅Ｗ２０１の範囲内に配置されている。谷２１１は、ピーク２１２およびピーク２１３の間に配置されてよい。ピーク２１２は、谷２１１よりも下面２３側に配置されており、ピーク２１３は、谷２１１よりも上面２１側に配置されている。ピーク２１２の頂点におけるキャリア密度は、ピーク２１３の頂点におけるキャリア密度よりも高くてよい。
なお、高濃度水素ピーク２０１の半値全幅Ｗ２０１の範囲内で、キャリア密度分布が谷２１１を有する場合、谷２１１の位置にライフタイム調整部２４１が設けられていると推定できる。また、高濃度水素ピーク２０１の半値全幅Ｗ２０１の範囲内で、空孔密度ピーク２３１が存在する場合、空孔密度ピーク２３１の位置にライフタイム調整部２４１が設けられていると推定してもよい。
本例のドナー濃度分布は、谷２１１の位置において極小値を示さない。ドナー濃度は、高濃度水素ピーク２０１の下端位置Ｚ１ａから深さ位置Ｚ１に向かって、単調に増加していてよい。単調に増加とは、下端位置Ｚ１ａから深さ位置Ｚ１に向かって、ドナー濃度が減少する領域が存在しないことを指す。
空孔密度分布は、上側裾２３３および下側裾２３４を有する。下側裾２３４は、頂点２３２から半導体基板１０の下面２３に向かって、空孔密度が減少するスロープである。上側裾２３３は、頂点２３２から半導体基板１０の上面２１に向かって、空孔密度が減少するスロープである。上側裾２３３は、下側裾２３４よりも、空孔密度が急峻に減少してよい。
また、空孔密度分布は、空孔密度ピーク２３１よりも半導体基板１０の下面２３側に配置された下側平坦部２３６と、空孔密度ピーク２３１よりも半導体基板１０の上面２１側に配置された上側平坦部２３５とを有する。それぞれの平坦部は、深さ方向において空孔密度がほぼ一定となる領域である。ほぼ一定とは、例えば空孔密度の変動幅が±５０％以内の状態である。上側平坦部２３５は、下側平坦部２３６よりも空孔密度が低くてよい。平坦部の空孔密度は、平均値を用いてよい。空孔密度分布の半値全幅（本例では、空孔密度ピーク２３１の半値全幅）は、水素化学濃度分布の半値全幅（本例では、高濃度水素ピーク２０１の半値全幅Ｗ２０１）よりも小さくてよい。キャリアライフタイム分布の半値全幅は、水素化学濃度分布の半値全幅よりも小さくてよい。
本例では、深さ位置Ｚ１よりも下面２３側の領域のほうが、深さ位置Ｚ１よりも上面２１側の領域よりも空孔密度が高い。高濃度領域１０７を、後述するバッファ領域に適用した場合、空乏層は上面２１側から広がる。空孔密度が高い領域を下面２３側に配置することで、空孔密度が高い領域まで空乏層が広がることを抑制でき、リーク電流を低減できる。
図３は、図１のａ－ａ線に示した位置における、キャリア密度、空孔密度、および、キャリアライフタイムの他の分布例を示している。本例では、下面２３から深さ位置Ｚ１に、３×１０１５ｉｏｎｓ／ｃｍ２のドーズ量で水素イオンを注入している。他の構造または製造工程は、図２の例と同様である。水素化学濃度分布およびドナー濃度分布の形状は、図２の例と同様である。ただし、水素のドーズ量に応じて、水素化学濃度およびドナー濃度のピーク値は異なる。ドナー濃度分布は、図３に示したキャリア密度分布に対して、深さ位置Ｚ１の近傍における形状が異なる。深さ位置Ｚ１の近傍におけるドナー濃度ＤＤの分布を、キャリア密度分布のグラフに破線で示している。他の図においても同様である。
本例においても、高濃度水素ピーク２０１の半値全幅Ｗ２０１の範囲において、キャリア密度分布は、谷２１１、ピーク２１２およびピーク２１３を有している。このため、谷２１１の位置において、キャリアライフタイムが極小値を示すライフタイム調整部２４１、および、空孔密度ピーク２３１が配置されていることがわかる。
なお、キャリア密度分布は、深さ位置Ｚ１の近傍において、谷２１１に代えてキンクを有していてもよい。キンクは、キャリア密度を深さ方向に微分した微分値が極小値を示す部分である。
また、キャリア密度分布におけるピーク２１２またはピーク２１３の深さ位置は、高濃度水素ピーク２０１の頂点２０２の深さ位置Ｚ１とは異なっている。つまり、空孔密度ピーク２３１の存在により、深さ位置Ｚ１の近傍におけるキャリア密度に谷２１１が現れて、キャリア密度の頂点の位置が変化している。ピーク２１２またはピーク２１３の深さ位置は、ドナー濃度ピーク２２１の頂点の深さ位置と異なっていてもよい。これによっても、深さ位置Ｚ１の近傍にライフタイム調整部２４１および空孔密度ピーク２３１が配置されていることがわかる。
また、キャリア密度分布のピーク２１２を中心とした半値全幅は、ドナー濃度ピーク２２１の半値全幅よりも大きくてよい。つまり、空孔密度ピーク２３１の存在により、深さ位置Ｚ１の近傍におけるキャリア密度のピークがつぶれていてよい。これによっても、深さ位置Ｚ１の近傍にライフタイム調整部２４１および空孔密度ピーク２３１が配置されていることがわかる。また、ピーク２１２およびピーク２１３の頂点におけるキャリア密度は、ドナー濃度ピーク２２１の頂点におけるドナー濃度よりも低くてよい。
図４は、比較例に係るキャリア密度、空孔密度、および、キャリアライフタイムの分布を示している。本例では、下面２３から深さ位置Ｚ１に、１×１０１５ｉｏｎｓ／ｃｍ２のドーズ量で水素イオンを注入している。他の構造または製造工程は、図２の例と同様である。水素化学濃度分布およびドナー濃度分布の形状は、図２の例と同様であるので、図４では省略している。ただし、水素のドーズ量に応じて、水素化学濃度およびドナー濃度のピーク値は異なる。
本例のキャリア密度分布は、水素ピークの半値全幅Ｗ２０１の範囲おいて、谷２１１またはキンクを有さない。本例のキャリア密度分布は、ドナー濃度分布とほぼ同等である。また、深さ位置Ｚ１には空孔密度の明瞭なピークが現れず、キャリアライフタイムも明瞭な極小値を有さない。つまり、本例のドーズ量では、深さ位置Ｚ１にライフタイム調整部２４１が形成されなかった。これは、水素イオンのドーズ量が少ないため、半導体基板１０の結晶性の乱れが、アニールにより回復できる程度であるためと推測できる。水素イオンの注入により形成された空孔密度ピークは、アニールにより水素と結合して、ほとんどが水素ドナーとなっている。
図２から図４において説明したように、高濃度水素ピーク２０１の水素イオンのドーズ量を、３×１０１５ｉｏｎｓ／ｃｍ２以上、３×１０１６ｉｏｎｓ／ｃｍ２以下とすることで、高濃度領域１０７およびライフタイム調整部２４１を、共通の製造工程で形成できる。高濃度水素ピーク２０１の水素イオンのドーズ量は、１×１０１６ｉｏｎｓ／ｃｍ２以上であってよく、３×１０１６ｉｏｎｓ／ｃｍ２以上であってもよい。また、高濃度水素ピーク２０１の頂点２０２における水素化学濃度Ｈｐは、２×１０１８ａｔｏｍｓ／ｃｍ３以上、２×１０１９ａｔｏｍｓ／ｃｍ３以下であってよい。水素化学濃度Ｈｐは、７×１０１８ａｔｏｍｓ／ｃｍ３以上であってよく、２×１０１９ａｔｏｍｓ／ｃｍ３以上であってもよい。
図５は、半導体装置１００の上面図の一例である。図５においては、各部材を半導体基板１０の上面に投影した位置を示している。図５においては、半導体装置１００の一部の部材だけを示しており、一部の部材は省略している。
半導体装置１００は、図１から図４において説明した半導体基板１０を備えている。半導体基板１０は、上面視において端辺１０２を有する。本明細書で単に上面視と称した場合、半導体基板１０の上面側から見ることを意味している。本例の半導体基板１０は、上面視において互いに向かい合う２組の端辺１０２を有する。図５においては、Ｘ軸およびＹ軸は、いずれかの端辺１０２と平行である。またＺ軸は、半導体基板１０の上面と垂直である。
半導体基板１０には活性部１６０が設けられている。活性部１６０は、半導体装置１００が動作した場合に半導体基板１０の上面と下面との間で、深さ方向に主電流が流れる領域である。活性部１６０の上方には、エミッタ電極が設けられているが図５では省略している。
活性部１６０には、ＩＧＢＴ等のトランジスタ素子を含むトランジスタ部７０と、還流ダイオード（ＦＷＤ）等のダイオード素子を含むダイオード部８０の少なくとも一方が設けられている。図５の例では、トランジスタ部７０およびダイオード部８０は、半導体基板１０の上面における所定の配列方向（本例ではＸ軸方向）に沿って、交互に配置されている。他の例では、活性部１６０には、トランジスタ部７０およびダイオード部８０の一方だけが設けられていてもよい。
図５においては、トランジスタ部７０が配置される領域には記号「Ｉ」を付し、ダイオード部８０が配置される領域には記号「Ｆ」を付している。本明細書では、上面視において配列方向と垂直な方向を延伸方向（図５ではＹ軸方向）と称する場合がある。トランジスタ部７０およびダイオード部８０は、それぞれ延伸方向に長手を有してよい。つまり、トランジスタ部７０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。同様に、ダイオード部８０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。トランジスタ部７０およびダイオード部８０の延伸方向と、後述する各トレンチ部の長手方向とは同一であってよい。
ダイオード部８０は、半導体基板１０の下面と接する領域に、Ｎ＋型のカソード領域を有する。本明細書では、カソード領域が設けられた領域を、ダイオード部８０と称する。つまりダイオード部８０は、上面視においてカソード領域と重なる領域である。半導体基板１０の下面には、カソード領域以外の領域には、Ｐ＋型のコレクタ領域が設けられてよい。本明細書では、ダイオード部８０を、後述するゲート配線までＹ軸方向に延長した延長領域８１も、ダイオード部８０に含める場合がある。延長領域８１の下面には、コレクタ領域が設けられている。
トランジスタ部７０は、半導体基板１０の下面と接する領域に、Ｐ＋型のコレクタ領域を有する。また、トランジスタ部７０は、半導体基板１０の上面側に、Ｎ型のエミッタ領域、Ｐ型のベース領域、ゲート導電部およびゲート絶縁膜を有するゲート構造が周期的に配置されている。
半導体装置１００は、半導体基板１０の上方に１つ以上のパッドを有してよい。本例の半導体装置１００は、ゲートパッド１１２を有している。半導体装置１００は、アノードパッド、カソードパッドおよび電流検出パッド等のパッドを有してもよい。各パッドは、端辺１０２の近傍に配置されている。端辺１０２の近傍とは、上面視における端辺１０２と、エミッタ電極との間の領域を指す。半導体装置１００の実装時において、各パッドは、ワイヤ等の配線を介して外部の回路に接続されてよい。
ゲートパッド１１２には、ゲート電位が印加される。ゲートパッド１１２は、活性部１６０のゲートトレンチ部の導電部に電気的に接続される。半導体装置１００は、ゲートパッド１１２とゲートトレンチ部とを接続するゲート配線を備える。図５においては、ゲート配線に斜線のハッチングを付している。
本例のゲート配線は、外周ゲート配線１３０と、活性側ゲート配線１３１とを有している。外周ゲート配線１３０は、上面視において活性部１６０と半導体基板１０の端辺１０２との間に配置されている。本例の外周ゲート配線１３０は、上面視において活性部１６０を囲んでいる。上面視において外周ゲート配線１３０に囲まれた領域を活性部１６０としてもよい。また、外周ゲート配線１３０は、ゲートパッド１１２と接続されている。外周ゲート配線１３０は、半導体基板１０の上方に配置されている。外周ゲート配線１３０は、アルミニウム等を含む金属配線であってよい。
活性側ゲート配線１３１は、活性部１６０に設けられている。活性部１６０に活性側ゲート配線１３１を設けることで、半導体基板１０の各領域について、ゲートパッド１１２からの配線長のばらつきを低減できる。
活性側ゲート配線１３１は、活性部１６０のゲートトレンチ部と接続される。活性側ゲート配線１３１は、半導体基板１０の上方に配置されている。活性側ゲート配線１３１は、不純物がドープされたポリシリコン等の半導体で形成された配線であってよい。
活性側ゲート配線１３１は、外周ゲート配線１３０と接続されてよい。本例の活性側ゲート配線１３１は、Ｙ軸方向の略中央で一方の外周ゲート配線１３０から他方の外周ゲート配線１３０まで、活性部１６０を横切るように、Ｘ軸方向に延伸して設けられている。活性側ゲート配線１３１により活性部１６０が分割されている場合、それぞれの分割領域において、トランジスタ部７０およびダイオード部８０がＸ軸方向に交互に配置されてよい。
また、半導体装置１００は、ポリシリコン等で形成されたＰＮ接合ダイオードである不図示の温度センス部や、活性部１６０に設けられたトランジスタ部の動作を模擬する不図示の電流検出部を備えてもよい。
本例の半導体装置１００は、活性部１６０と端辺１０２との間に、エッジ終端構造部９０を備える。本例のエッジ終端構造部９０は、外周ゲート配線１３０と端辺１０２との間に配置されている。エッジ終端構造部９０は、半導体基板１０の上面側の電界集中を緩和する。エッジ終端構造部９０は、複数のガードリング９２を有する。ガードリング９２は、半導体基板１０の上面と接するＰ型の領域である。ガードリング９２は、上面視において活性部１６０を囲んでいてよい。複数のガードリング９２は、外周ゲート配線１３０と端辺１０２との間において、所定の間隔で配置されている。外側に配置されたガードリング９２は、一つ内側に配置されたガードリング９２を囲んでいてよい。外側とは、端辺１０２に近い側を指し、内側とは、外周ゲート配線１３０に近い側を指す。複数のガードリング９２を設けることで、活性部１６０の上面側における空乏層を外側に伸ばすことができ、半導体装置１００の耐圧を向上できる。エッジ終端構造部９０は、活性部１６０を囲んで環状に設けられたフィールドプレートおよびリサーフのうちの少なくとも一つを更に備えていてもよい。
図６は、図５における領域Ｅの拡大図である。領域Ｅは、トランジスタ部７０、ダイオード部８０、および、活性側ゲート配線１３１を含む領域である。本例の半導体装置１００は、半導体基板１０の上面側の内部に設けられたゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。ゲートトレンチ部４０およびダミートレンチ部３０は、それぞれがトレンチ部の一例である。また、本例の半導体装置１００は、半導体基板１０の上面の上方に設けられたエミッタ電極５２および活性側ゲート配線１３１を備える。エミッタ電極５２および活性側ゲート配線１３１は互いに分離して設けられる。
エミッタ電極５２および活性側ゲート配線１３１と、半導体基板１０の上面との間には層間絶縁膜が設けられるが、図６では省略している。本例の層間絶縁膜には、コンタクトホール５４が、当該層間絶縁膜を貫通して設けられる。図６においては、それぞれのコンタクトホール５４に斜線のハッチングを付している。
エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に設けられる。エミッタ電極５２は、コンタクトホール５４を通って、半導体基板１０の上面におけるエミッタ領域１２、コンタクト領域１５およびベース領域１４と接触する。また、エミッタ電極５２は、層間絶縁膜に設けられたコンタクトホールを通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２は、Ｙ軸方向におけるダミートレンチ部３０の先端において、ダミートレンチ部３０のダミー導電部と接続されてよい。
活性側ゲート配線１３１は、層間絶縁膜に設けられたコンタクトホールを通って、ゲートトレンチ部４０と接続する。活性側ゲート配線１３１は、Ｙ軸方向におけるゲートトレンチ部４０の先端部４１において、ゲートトレンチ部４０のゲート導電部と接続されてよい。活性側ゲート配線１３１は、ダミートレンチ部３０内のダミー導電部とは接続されない。
エミッタ電極５２は、金属を含む材料で形成される。図６においては、エミッタ電極５２が設けられる範囲を示している。例えば、エミッタ電極５２の少なくとも一部の領域はアルミニウムまたはアルミニウム‐シリコン合金、例えばＡｌＳｉ、ＡｌＳｉＣｕ等の金属合金で形成される。エミッタ電極５２は、アルミニウム等で形成された領域の下層に、チタンやチタン化合物等で形成されたバリアメタルを有してよい。さらにコンタクトホール内において、バリアメタルとアルミニウム等に接するようにタングステン等を埋め込んで形成されたプラグを有してもよい。
ウェル領域１１は、活性側ゲート配線１３１と重なって設けられている。ウェル領域１１は、活性側ゲート配線１３１と重ならない範囲にも、所定の幅で延伸して設けられている。本例のウェル領域１１は、コンタクトホール５４のＹ軸方向の端から、活性側ゲート配線１３１側に離れて設けられている。ウェル領域１１は、ベース領域１４よりもドーピング濃度の高い第２導電型の領域である。本例のベース領域１４はＰ－型であり、ウェル領域１１はＰ＋型である。
トランジスタ部７０およびダイオード部８０のそれぞれは、配列方向に複数配列されたトレンチ部を有する。本例のトランジスタ部７０には、配列方向に沿って１以上のゲートトレンチ部４０と、１以上のダミートレンチ部３０とが交互に設けられている。本例のダイオード部８０には、複数のダミートレンチ部３０が、配列方向に沿って設けられている。本例のダイオード部８０には、ゲートトレンチ部４０が設けられていない。
本例のゲートトレンチ部４０は、配列方向と垂直な延伸方向に沿って延伸する２つの直線部分３９（延伸方向に沿って直線状であるトレンチの部分）と、２つの直線部分３９を接続する先端部４１を有してよい。図６における延伸方向はＹ軸方向である。
先端部４１の少なくとも一部は、上面視において曲線状に設けられることが好ましい。２つの直線部分３９のＹ軸方向における端部どうしを先端部４１が接続することで、直線部分３９の端部における電界集中を緩和できる。
トランジスタ部７０において、ダミートレンチ部３０はゲートトレンチ部４０のそれぞれの直線部分３９の間に設けられる。それぞれの直線部分３９の間には、１本のダミートレンチ部３０が設けられてよく、複数本のダミートレンチ部３０が設けられていてもよい。ダミートレンチ部３０は、延伸方向に延伸する直線形状を有してよく、ゲートトレンチ部４０と同様に、直線部分２９と先端部３１とを有していてもよい。図６に示した半導体装置１００は、先端部３１を有さない直線形状のダミートレンチ部３０と、先端部３１を有するダミートレンチ部３０の両方を含んでいる。
ウェル領域１１の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０のＹ軸方向の端部は、上面視においてウェル領域１１に設けられる。つまり、各トレンチ部のＹ軸方向の端部において、各トレンチ部の深さ方向の底部は、ウェル領域１１に覆われている。これにより、各トレンチ部の当該底部における電界集中を緩和できる。
配列方向において各トレンチ部の間には、メサ部が設けられている。メサ部は、半導体基板１０の内部において、トレンチ部に挟まれた領域を指す。一例としてメサ部の上端は半導体基板１０の上面である。メサ部の下端の深さ位置は、トレンチ部の下端の深さ位置と同一である。本例のメサ部は、半導体基板１０の上面において、トレンチに沿って延伸方向（Ｙ軸方向）に延伸して設けられている。本例では、トランジスタ部７０にはメサ部６０が設けられ、ダイオード部８０にはメサ部６１が設けられている。本明細書において単にメサ部と称した場合、メサ部６０およびメサ部６１のそれぞれを指している。
それぞれのメサ部には、ベース領域１４が設けられる。メサ部において半導体基板１０の上面に露出したベース領域１４のうち、活性側ゲート配線１３１に最も近く配置された領域をベース領域１４－ｅとする。図６においては、それぞれのメサ部の延伸方向における一方の端部に配置されたベース領域１４－ｅを示しているが、それぞれのメサ部の他方の端部にもベース領域１４－ｅが配置されている。それぞれのメサ部には、上面視においてベース領域１４－ｅに挟まれた領域に、第１導電型のエミッタ領域１２および第２導電型のコンタクト領域１５の少なくとも一方が設けられてよい。本例のエミッタ領域１２はＮ＋型であり、コンタクト領域１５はＰ＋型である。エミッタ領域１２およびコンタクト領域１５は、深さ方向において、ベース領域１４と半導体基板１０の上面との間に設けられてよい。
トランジスタ部７０のメサ部６０は、半導体基板１０の上面に露出したエミッタ領域１２を有する。エミッタ領域１２は、ゲートトレンチ部４０に接して設けられている。ゲートトレンチ部４０に接するメサ部６０には、半導体基板１０の上面に露出したコンタクト領域１５が設けられていてよい。
メサ部６０におけるコンタクト領域１５およびエミッタ領域１２のそれぞれは、Ｘ軸方向における一方のトレンチ部から、他方のトレンチ部まで設けられる。一例として、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿って交互に配置されている。
他の例においては、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿ってストライプ状に設けられていてもよい。例えばトレンチ部に接する領域にエミッタ領域１２が設けられ、エミッタ領域１２に挟まれた領域にコンタクト領域１５が設けられる。
ダイオード部８０のメサ部６１には、エミッタ領域１２が設けられていない。メサ部６１の上面には、ベース領域１４およびコンタクト領域１５が設けられてよい。メサ部６１の上面においてベース領域１４－ｅに挟まれた領域には、それぞれのベース領域１４－ｅに接してコンタクト領域１５が設けられてよい。メサ部６１の上面においてコンタクト領域１５に挟まれた領域には、ベース領域１４が設けられてよい。ベース領域１４は、コンタクト領域１５に挟まれた領域全体に配置されてよい。
それぞれのメサ部の上方には、コンタクトホール５４が設けられている。コンタクトホール５４は、ベース領域１４－ｅに挟まれた領域に配置されている。本例のコンタクトホール５４は、コンタクト領域１５、ベース領域１４およびエミッタ領域１２の各領域の上方に設けられる。コンタクトホール５４は、ベース領域１４－ｅおよびウェル領域１１に対応する領域には設けられない。コンタクトホール５４は、メサ部６０の配列方向（Ｘ軸方向）における中央に配置されてよい。
ダイオード部８０において、半導体基板１０の下面と隣接する領域には、Ｎ＋型のカソード領域８２が設けられる。半導体基板１０の下面において、カソード領域８２が設けられていない領域には、Ｐ＋型のコレクタ領域２２が設けられてよい。図６においては、カソード領域８２およびコレクタ領域２２の境界を点線で示している。
カソード領域８２は、Ｙ軸方向においてウェル領域１１から離れて配置されている。これにより、比較的にドーピング濃度が高く、且つ、深い位置まで形成されているＰ型の領域（ウェル領域１１）と、カソード領域８２との距離を確保して、耐圧を向上できる。本例のカソード領域８２のＹ軸方向における端部は、コンタクトホール５４のＹ軸方向における端部よりも、ウェル領域１１から離れて配置されている。他の例では、カソード領域８２のＹ軸方向における端部は、ウェル領域１１とコンタクトホール５４との間に配置されていてもよい。
図７は、図６におけるｂ－ｂ断面の一例を示す図である。ｂ－ｂ断面は、エミッタ領域１２およびカソード領域８２を通過するＸＺ面である。本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。層間絶縁膜３８は、半導体基板１０の上面に設けられている。層間絶縁膜３８は、ホウ素またはリン等の不純物が添加されたシリケートガラス等の絶縁膜、熱酸化膜、および、その他の絶縁膜の少なくとも一層を含む膜である。層間絶縁膜３８には、図６において説明したコンタクトホール５４が設けられている。
エミッタ電極５２は、層間絶縁膜３８の上方に設けられる。エミッタ電極５２は、層間絶縁膜３８のコンタクトホール５４を通って、半導体基板１０の上面２１と接触している。コレクタ電極２４は、半導体基板１０の下面２３に設けられる。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成されている。本明細書において、エミッタ電極５２とコレクタ電極２４とを結ぶ方向（Ｚ軸方向）を深さ方向と称する。
半導体基板１０は、Ｎ－型のドリフト領域１８を有する。ドリフト領域１８のドーピング濃度は、バルク・ドナー濃度と一致してよい。他の例では、ドリフト領域１８のドーピング濃度は、バルク・ドナー濃度より高くてもよい。ドリフト領域１８は、トランジスタ部７０およびダイオード部８０のそれぞれに設けられている。
トランジスタ部７０のメサ部６０には、Ｎ＋型のエミッタ領域１２およびＰ－型のベース領域１４が、半導体基板１０の上面２１側から順番に設けられている。ベース領域１４の下方にはドリフト領域１８が設けられている。メサ部６０には、Ｎ＋型の蓄積領域１６が設けられてもよい。蓄積領域１６は、ベース領域１４とドリフト領域１８との間に配置される。
エミッタ領域１２は半導体基板１０の上面２１に露出しており、且つ、ゲートトレンチ部４０と接して設けられている。エミッタ領域１２は、メサ部６０の両側のトレンチ部と接していてよい。エミッタ領域１２は、ドリフト領域１８よりもドーピング濃度が高い。
ベース領域１４は、エミッタ領域１２の下方に設けられている。本例のベース領域１４は、エミッタ領域１２と接して設けられている。ベース領域１４は、メサ部６０の両側のトレンチ部と接していてよい。
蓄積領域１６は、ベース領域１４の下方に設けられている。蓄積領域１６は、ドリフト領域１８よりもドーピング濃度が高いＮ＋型の領域である。ドリフト領域１８とベース領域１４との間に高濃度の蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、オン電圧を低減できる。蓄積領域１６は、各メサ部６０におけるベース領域１４の下面全体を覆うように設けられてよい。
ダイオード部８０のメサ部６１には、半導体基板１０の上面２１に接して、Ｐ－型のベース領域１４が設けられている。ベース領域１４の下方には、ドリフト領域１８が設けられている。メサ部６１において、ベース領域１４の下方に蓄積領域１６が設けられていてもよい。
トランジスタ部７０およびダイオード部８０のそれぞれにおいて、ドリフト領域１８よりも下面２３側にはＮ＋型のバッファ領域２０が設けられてよい。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ドリフト領域１８よりもドナー濃度の高い１つまたは複数のドナー濃度ピークを有する。バッファ領域２０は、ベース領域１４の下端から広がる空乏層が、Ｐ＋型のコレクタ領域２２およびＮ＋型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。
本例では、図１から図３において説明した深さ位置Ｚ１が、半導体基板１０の下面２３側のバッファ領域２０に含まれる。つまり、高濃度水素ピーク２０１、ピーク２１２、谷２１１、ピーク２１３、ドナー濃度ピーク２２１、空孔密度ピーク２３１およびライフタイム調整部２４１は、バッファ領域２０に含まれる。上述したように、高濃度水素ピーク２０１、ピーク２１２、谷２１１、ピーク２１３、ドナー濃度ピーク２２１、空孔密度ピーク２３１およびライフタイム調整部２４１は、半導体基板１０のＸＹ面の全体に設けられてよく、一部に設けられてもよい。本例では、高濃度水素ピーク２０１、ピーク２１２、谷２１１、ピーク２１３、ドナー濃度ピーク２２１、空孔密度ピーク２３１およびライフタイム調整部２４１は、トランジスタ部７０およびダイオード部８０の両方に設けられている。
トランジスタ部７０において、バッファ領域２０の下には、Ｐ＋型のコレクタ領域２２が設けられる。コレクタ領域２２のアクセプタ濃度は、ベース領域１４のアクセプタ濃度より高い。コレクタ領域２２は、ベース領域１４と同一のアクセプタを含んでよく、異なるアクセプタを含んでもよい。コレクタ領域２２のアクセプタは、例えばボロンである。
ダイオード部８０において、バッファ領域２０の下には、Ｎ＋型のカソード領域８２が設けられる。カソード領域８２のドナー濃度は、ドリフト領域１８のドナー濃度より高い。カソード領域８２のドナーは、例えば水素またはリンである。なお、各領域のドナーおよびアクセプタとなる元素は、上述した例に限定されない。コレクタ領域２２およびカソード領域８２は、半導体基板１０の下面２３に露出しており、コレクタ電極２４と接続している。コレクタ電極２４は、半導体基板１０の下面２３全体と接触してよい。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成される。
半導体基板１０の上面２１側には、１以上のゲートトレンチ部４０、および、１以上のダミートレンチ部３０が設けられる。各トレンチ部は、半導体基板１０の上面２１から、ベース領域１４を貫通して、ドリフト領域１８に到達している。エミッタ領域１２、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられている領域においては、各トレンチ部はこれらのドーピング領域も貫通して、ドリフト領域１８に到達している。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
上述したように、トランジスタ部７０には、ゲートトレンチ部４０およびダミートレンチ部３０が設けられている。ダイオード部８０には、ダミートレンチ部３０が設けられ、ゲートトレンチ部４０が設けられていない。本例においてダイオード部８０とトランジスタ部７０のＸ軸方向における境界は、カソード領域８２とコレクタ領域２２の境界である。
ゲートトレンチ部４０は、半導体基板１０の上面２１に設けられたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲートトレンチ部４０は、ゲート構造の一例である。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に設けられる。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
ゲート導電部４４は、深さ方向において、ベース領域１４よりも長く設けられてよい。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われる。ゲート導電部４４は、ゲート配線に電気的に接続されている。ゲート導電部４４に所定のゲート電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層に電子の反転層によるチャネルが形成される。
ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、半導体基板１０の上面２１に設けられたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー導電部３４は、ゲートパッドとは異なる電極に接続されてよい。例えば、ゲートパッドとは異なる外部回路に接続する図示しないダミーパッドに、ダミー導電部３４を接続し、ゲート導電部４４とは異なる制御を行ってもよい。また、ダミー導電部３４をエミッタ電極５２に電気的に接続させてもよい。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー導電部３４は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜３２よりも内側に設けられる。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えばダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。
本例のゲートトレンチ部４０およびダミートレンチ部３０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われている。なお、ダミートレンチ部３０およびゲートトレンチ部４０の底部は、下側に凸の曲面状（断面においては曲線状）であってよい。
図８は、図７のｃ－ｃ線に示した位置における、水素化学濃度、キャリア密度、空孔密度、および、キャリアライフタイムの深さ方向の分布例を示している。本例では、深さ位置Ｚ１に、水素イオンを１×１０１６ｉｏｎｓ／ｃｍ２のドーズ量で注入している。バッファ領域２０における水素化学濃度分布、ドナー濃度分布、空孔密度分布、キャリアライフタイム分布は、図２の例と同様である。本例のバッファ領域２０は、図２に示すように、単一のドナー濃度ピーク２２１を有する。他の例のバッファ領域２０は、複数のドナー濃度ピーク２２１を有していてもよい。
本例のキャリア密度分布は、カソード領域８２においてドナー濃度ピークを有している。カソード領域８２におけるドナーは、リン等の水素ドナー以外のドナーであってよい。本例によれば、高濃度のバッファ領域２０の形成と、ライフタイム調整部２４１の形成とを、共通の工程で実施できる。
図９は、ｃ－ｃ線における水素化学濃度、キャリア密度、空孔密度、および、キャリアライフタイムの他の分布例を示している。本例では、複数の深さ位置（図９では深さ位置Ｚ１および深さ位置Ｚ２）のそれぞれに、高濃度水素ピーク２０１を形成している。つまり、複数の深さ位置のそれぞれに対して、３×１０１５ｉｏｎｓ／ｃｍ２以上のドーズ量で、水素イオンを注入している。半導体基板１０のアニールは、複数の深さ位置に水素イオンを注入した後に一括して行ってよく、それぞれの深さ位置に水素イオンを注入する毎に行ってもよい。
本例では、深さ位置Ｚ１および深さ位置Ｚ２の両方にライフタイム調整部２４１が形成される。本例によれば、複数のライフタイム調整部２４１を容易に形成できる。複数の深さ位置に対する水素ドーズ量は、同一であってよく、異なっていてもよい。本例では、２つの高濃度水素ピーク２０１－１、２０２－２が、ともにバッファ領域２０に配置されている。他の例では、少なくとも一つの高濃度水素ピーク２０１が、バッファ領域２０以外の領域に設けられてもよい。例えば少なくとも一つの高濃度水素ピーク２０１は、半導体基板１０の上面２１側の領域に配置されてよい。上面２１側に配置された高濃度水素ピーク２０１は、上面２１から水素イオンを注入してよく、下面２３から水素イオンを注入してもよい。この場合も、高濃度水素ピークから水素イオンの注入面まで、高濃度領域１０７が形成される。
図１０は、ｃ－ｃ線における水素化学濃度、キャリア密度、空孔密度、および、キャリアライフタイムの他の分布例を示している。なお、深さ位置Ｚ１の近傍以外において、ドナー濃度分布はキャリア密度分布と同様である。深さ位置Ｚ１の近傍におけるドナー濃度ＤＤの分布を破線で示している。
本例の半導体装置１００は、高濃度水素ピーク２０１よりも半導体基板１０の上面２１側に配置された、低濃度水素ピーク２０７を有する。低濃度水素ピーク２０７は、深さ位置Ｚ３に頂点２０８を有する。深さ位置Ｚ３に対する水素イオンのドーズ量は、３×１０１５ｉｏｎｓ／ｃｍ２より小さい。深さ位置Ｚ３に対する水素イオンのドーズ量は、１×１０１３ｉｏｎｓ／ｃｍ２以上、１×１０１５ｉｏｎｓ／ｃｍ２以下であってよい。
深さ位置Ｚ３に水素イオンを注入するので、深さ位置Ｚ３にはドナー濃度がピークを示す上面側ドナーピーク２１５が形成される。図１０においては、上面側ドナーピーク２１５を、キャリア密度分布のグラフに実線で示している。キャリア密度分布は、上面側ドナーピーク２１５と同一の位置に、同一の形状のピークを有してよい。低濃度水素ピーク２０７は、上面側ドナーピーク２１５と重なる位置に設けられる。低濃度水素ピーク２０７の頂点２０８の深さ位置と、上面側ドナーピーク２１５の頂点２１６の深さ位置は一致していてよい。
深さ位置Ｚ３に対する水素ドーズ量が低いので、深さ位置Ｚ３の近傍に形成された空孔欠陥は、ほぼすべてが水素で終端され、水素ドナーになる。このため、低濃度水素ピーク２０７の深さ方向の半値全幅Ｗ２０７の範囲内において、空孔密度分布は明瞭なピークを有さず、また、キャリアライフタイム分布は明瞭な極小値を有さない。
半値全幅Ｗ２０７の範囲内において、空孔密度分布は、微小なピークを有していてもよい。ただし、半値全幅Ｗ２０１の範囲に設けられた空孔密度ピーク２３１に比べて、半値全幅Ｗ２０７の範囲における空孔密度は十分小さい。一例として、深さ位置Ｚ１における空孔密度をＶ１、深さ位置Ｚ３における空孔密度をＶ３とする。また、低濃度水素ピーク２０７の頂点２０８における水素化学濃度をＨｐ３とする。
深さ位置Ｚ３における低濃度水素ピーク２０７の濃度Ｈｐ３に対する空孔密度Ｖ３の比（Ｖ ３／Ｈｐ３）をＲ３とする。また、深さ位置Ｚ１における高濃度水素ピーク２０１の濃度Ｈｐ１に対する空孔密度Ｖ１の比（Ｖ １／Ｈｐ１）をＲ１とする。比Ｒ３は、比Ｒ１より小さい。比Ｒ３は、比Ｒ１の１／１０以下であってよく、１／１００以下であってもよい。
また、高濃度水素ピーク２０１の半値全幅Ｗ２０１の範囲と、低濃度水素ピーク２０７の半値全幅Ｗ２０７の範囲とが互いに離れていることが好ましい。つまり、半値全幅Ｗ２０７の下端位置Ｚ３ａは、半値全幅Ｗ２０１の上端位置Ｚ１ｂよりも上面２１側に配置されていることが好ましい。これにより、例えば、深さ位置Ｚ１に水素イオンを注入したことによって、深さ位置Ｚ３における半導体基板１０の結晶性が大きく乱れることを抑制できる。このため、深さ位置Ｚ３においては、格子欠陥を水素で終端して水素ドナーを形成しやすくなる。下端位置Ｚ３ａと上端位置Ｚ１ｂとの距離は、半値全幅Ｗ２０１の半分より大きくよく、半値全幅Ｗ２０１より大きくてもよい。
本例によれば、複数の深さ位置に水素イオンを注入することで、深さ方向に長いバッファ領域２０を形成できる。また、バッファ領域２０にライフタイム調整部２４１を容易に形成できる。また、ライフタイム調整部２４１よりも上面２１側に上面側ドナーピーク２１５を設けるので、空乏層がライフタイム調整部２４１まで到達することを抑制できる。
上面側ドナーピーク２１５の頂点２１６におけるドナー濃度は、ドナー濃度ピーク２２１の頂点におけるドナー濃度よりも低い。頂点２１６におけるドナー濃度は、ピーク２１２のドナー濃度より大きくてよく、小さくてもよい。頂点２１６におけるドナー濃度は、ピーク２１３のドナー濃度より大きくてよく、小さくてもよい。頂点２１６におけるドナー濃度は、谷２１１のドナー濃度より大きくてよく、小さくてもよい。
本明細書では、ゲートトレンチ部４０の下端から半導体基板１０の下面２３に向かってドナー濃度を積分した積分値を積分濃度と称する。半導体基板１０は、積分濃度が臨界積分濃度に達する臨界深さ位置を有する。臨界積分濃度ｎｃは、例えば下式で示される。
ｎｃ＝εｓ×Ｅｃ／ｑ
ただし、εｓは半導体基板１０を形成する材料の誘電率であり、ｑは電荷素量であり、Ｅｃは半導体基板１０の絶縁破壊電界強度である。例えば半導体基板１０がシリコン基板の場合、Ｅｃは１．８×１０５～２．５×１０５（Ｖ／ｃｍ）であり、ｎｃは１．２×１０１２～１．６×１０１２（／ｃｍ２）である。
また、コレクタ電極２４およびエミッタ電極５２間に順バイアスが印加され、電界強度の最大値が半導体基板１０の絶縁破壊電界強度に達してアバランシェ降伏が発生した場合において、ドリフト領域１８の特定位置までが空乏化する場合に、ゲートトレンチ部４０の下端から当該特定位置までドナー濃度を積分した値が、臨界積分濃度に対応する。
高濃度水素ピーク２０１の頂点２０２は、臨界深さ位置よりも、半導体基板１０の下面２３側に配置されることが好ましい。これにより、アバランシェ降伏が発生した場合でも、空孔密度ピーク２３１に空乏層が到達することを抑制して、リーク電流を抑制できる。図１０に示したように、上面側ドナーピーク２１５を設けることで、高濃度水素ピーク２０１よりも上面２１側に臨界深さ位置を配置しやすくなる。
図１１は、図７のｄ－ｄ線に示した位置における、水素化学濃度、キャリア密度、空孔密度、および、キャリアライフタイムの深さ方向の分布例を示している。本例では、図８に示した例に対して、カソード領域８２に代えて、コレクタ領域２２を有している。他の分布は、図８に示した例と同様である。
コレクタ領域２２は、キャリア密度分布のグラフに示されるように、アクセプタ濃度ピークを有する。アクセプタ濃度ピークの半値全幅をＷ２２とする。コレクタ領域２２の半値全幅Ｗ２２と、高濃度水素ピーク２０１の半値全幅Ｗ２０１とは、互いに離れていることが好ましい。半値全幅Ｗ２２と半値全幅Ｗ２０１の距離は、半値全幅Ｗ２０１の半分以上であってよく、半値全幅Ｗ２０１以上であってもよい。
本例では、高濃度水素ピーク２０１の水素ドーズ量が大きく、ドナー濃度ピーク２２１が大きくなりやすい。高濃度水素ピーク２０１とコレクタ領域２２との距離を大きくすることで、ドナー濃度ピーク２２１が、コレクタ領域２２の濃度に影響を与えることを抑制できる。
なお図８に示したように、カソード領域８２の半値全幅Ｗ８２と、高濃度水素ピーク２０１の半値全幅Ｗ２０１も、互いに離れていることが好ましい。半値全幅Ｗ８２と半値全幅Ｗ２０１の距離は、半値全幅Ｗ２０１の半分以上であってよく、半値全幅Ｗ２０１以上であってもよい。カソード領域８２の半値全幅Ｗ８２と高濃度水素ピーク２０１の半値全幅Ｗ２０１との距離は、コレクタ領域２２の半値全幅Ｗ２２と高濃度水素ピーク２０１の半値全幅Ｗ２０１との距離に比べて、小さくてよく、同一であってよく、大きくてもよい。また、図９、図１０の例は、図７のｃ－ｃ線の断面としたが、図７のｄ－ｄ線の断面であってもよい。この場合、図９および図１０のカソード領域８２をコレクタ領域２２に置き換えればよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、２９・・・直線部分、３０・・・ダミートレンチ部、３１・・・先端部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、３９・・・直線部分、４０・・・ゲートトレンチ部、４１・・・先端部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、５２・・・エミッタ電極、５４・・・コンタクトホール、６０、６１・・・メサ部、７０・・・トランジスタ部、８０・・・ダイオード部、８１・・・延長領域、８２・・・カソード領域、９０・・・エッジ終端構造部、９２・・・ガードリング、１００・・・半導体装置、１０２・・・端辺、１０６・・・通過領域、１０７・・・高濃度領域、１１２・・・ゲートパッド、１３０・・・外周ゲート配線、１３１・・・活性側ゲート配線、１６０・・・活性部、２０１・・・高濃度水素ピーク、２０２・・・頂点、２０３・・・上側裾、２０４・・・下側裾、２０７・・・低濃度水素ピーク、２０８・・・頂点、２１１・・・谷、２１２、２１３・・・ピーク、２１５・・・上面側ドナーピーク、２１６・・・頂点、２２１・・・ドナー濃度ピーク、２３１・・・空孔密度ピーク、２３２・・・頂点、２３３・・・上側裾、２３４・・・下側裾、２３５・・・上側平坦部、２３６・・・下側平坦部、２４１・・・ライフタイム調整部

Claims (17)

  1. 全体にバルク・ドナーが分布した半導体基板と、
    前記半導体基板に設けられ、水素のドーズ量が３×１０１５／ｃｍ２以上である高濃度水素ピークと、
    前記半導体基板の深さ方向において前記高濃度水素ピークと重なる位置を含み、バルク・ドナー濃度よりもドナー濃度が高い高濃度領域と、
    前記深さ方向において前記高濃度水素ピークと重なる位置に設けられ、キャリアライフタイムが極小値を示すライフタイム調整部と
    を備える半導体装置。
  2. 前記高濃度水素ピークの水素のドーズ量が１×１０１６／ｃｍ２以上である
    請求項１に記載の半導体装置。
  3. 前記高濃度水素ピークの水素化学濃度が、２×１０１８／ｃｍ３以上である
    請求項１または２に記載の半導体装置。
  4. 前記高濃度領域の前記深さ方向のキャリア密度分布は、前記高濃度水素ピークと重なる位置に配置された谷と、前記谷に隣り合って配置されたピークとを含む
    請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記高濃度水素ピークを、前記深さ方向の異なる位置に複数備える
    請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記高濃度水素ピークの前記深さ方向の半値全幅内におけるキャリア密度が、谷またはキンクを有する
    請求項１から５のいずれか一項に記載の半導体装置。
  7. 前記高濃度水素ピークにおける頂点とは異なる位置に、キャリア密度ピークの頂点が配置されている
    請求項１から６のいずれか一項に記載の半導体装置。
  8. 前記半導体基板の上面に設けられたゲート構造を更に備え、
    前記高濃度水素ピークは、前記半導体基板の下面に向かって水素化学濃度が減少する下側裾と、前記半導体基板の上面に向かって前記下側裾よりも前記水素化学濃度が急峻に減少する上側裾とを含む
    請求項１に記載の半導体装置。
  9. 前記高濃度水素ピークは、前記半導体基板の下面側の領域に配置されている
    請求項８に記載の半導体装置。
  10. 前記半導体基板の上面に設けられたトレンチ部を更に備え、
    前記半導体基板は、前記トレンチ部の下端から前記半導体基板の下面に向かってドナー濃度を積分した積分値が、前記半導体基板の臨界積分濃度に達する臨界深さ位置を有し、
    前記高濃度水素ピークの頂点が、前記臨界深さ位置よりも前記半導体基板の下面側に配置されている
    請求項８または９に記載の半導体装置。
  11. 前記深さ方向における空孔密度分布は、
    前記深さ方向において前記高濃度水素ピークと重なって配置された空孔密度ピークと、
    前記空孔密度ピークよりも前記半導体基板の下面側に配置された下側平坦部と、
    前記空孔密度ピークよりも前記半導体基板の上面側に配置され、前記下側平坦部よりも低密度の上側平坦部と
    を有する請求項８から１０のいずれか一項に記載の半導体装置。
  12. 前記空孔密度ピークの前記深さ方向における半値全幅は、前記高濃度水素ピークの前記深さ方向の半値全幅よりも小さい
    請求項１１に記載の半導体装置。
  13. 前記高濃度水素ピークよりも前記半導体基板の上面側に配置され、ドナー濃度がピークを示す上面側ドナーピークと、
    前記深さ方向において前記上面側ドナーピークと重なる位置に設けられ、水素のドーズ量が３×１０１５／ｃｍ２より小さい低濃度水素ピークと
    を更に備える請求項８から１２のいずれか一項に記載の半導体装置。
  14. 前記低濃度水素ピークの前記深さ方向の半値全幅内におけるキャリアライフタイムは、極小値を有さない
    請求項１３に記載の半導体装置。
  15. 前記低濃度水素ピークが設けられた深さ位置における前記低濃度水素ピークの濃度に対する空孔濃度の比が、前記高濃度水素ピークが設けられた深さ位置における前記高濃度水素ピークの濃度に対する空孔濃度の比よりも小さい
    請求項１３または１４に記載の半導体装置。
  16. 前記高濃度水素ピークの半値全幅の範囲と、前記低濃度水素ピークの半値全幅の範囲とが互いに離れている
    請求項１３から１５のいずれか一項に記載の半導体装置。
  17. 前記半導体基板の下面に接して設けられ、アクセプタ濃度ピークを有するコレクタ領域を更に備え、
    前記アクセプタ濃度ピークの半値全幅の範囲と、前記高濃度水素ピークの半値全幅の範囲とが互いに離れている
    請求項８から１６のいずれか一項に記載の半導体装置。
JP2023507184A 2021-03-17 2022-03-17 半導体装置 Active JP7473075B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021044157 2021-03-17
JP2021044157 2021-03-17
PCT/JP2022/012322 WO2022196768A1 (ja) 2021-03-17 2022-03-17 半導体装置

Publications (3)

Publication Number Publication Date
JPWO2022196768A1 JPWO2022196768A1 (ja) 2022-09-22
JPWO2022196768A5 JPWO2022196768A5 (ja) 2023-05-16
JP7473075B2 true JP7473075B2 (ja) 2024-04-23

Family

ID=83321133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023507184A Active JP7473075B2 (ja) 2021-03-17 2022-03-17 半導体装置

Country Status (5)

Country Link
US (1) US20230197772A1 (ja)
JP (1) JP7473075B2 (ja)
CN (1) CN115989563A (ja)
DE (1) DE112022000087T5 (ja)
WO (1) WO2022196768A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117650162A (zh) * 2023-10-31 2024-03-05 海信家电集团股份有限公司 半导体装置和半导体装置的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368001A (ja) 2001-06-07 2002-12-20 Denso Corp 半導体装置及びその製造方法
WO2013147275A1 (ja) 2012-03-30 2013-10-03 富士電機株式会社 半導体装置の製造方法
WO2014208404A1 (ja) 2013-06-26 2014-12-31 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2016204227A1 (ja) 2015-06-17 2016-12-22 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2020080295A1 (ja) 2018-10-18 2020-04-23 富士電機株式会社 半導体装置および製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627517B2 (en) 2013-02-07 2017-04-18 Infineon Technologies Ag Bipolar semiconductor switch and a manufacturing method therefor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368001A (ja) 2001-06-07 2002-12-20 Denso Corp 半導体装置及びその製造方法
WO2013147275A1 (ja) 2012-03-30 2013-10-03 富士電機株式会社 半導体装置の製造方法
WO2014208404A1 (ja) 2013-06-26 2014-12-31 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2016204227A1 (ja) 2015-06-17 2016-12-22 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2020080295A1 (ja) 2018-10-18 2020-04-23 富士電機株式会社 半導体装置および製造方法

Also Published As

Publication number Publication date
DE112022000087T5 (de) 2023-05-17
JPWO2022196768A1 (ja) 2022-09-22
US20230197772A1 (en) 2023-06-22
WO2022196768A1 (ja) 2022-09-22
CN115989563A (zh) 2023-04-18

Similar Documents

Publication Publication Date Title
JP7268743B2 (ja) 半導体装置
JP7272454B2 (ja) 半導体装置および半導体装置の製造方法
JP7476996B2 (ja) 半導体装置
US20230039920A1 (en) Semiconductor device
JP2024084795A (ja) 半導体装置
US20210384330A1 (en) Semiconductor device and manufacturing method
WO2021166980A1 (ja) 半導体装置
JP7473075B2 (ja) 半導体装置
EP3842574A1 (en) Semiconductor device and production method
US20230041042A1 (en) Semiconductor apparatus and method for manufacturing semiconductor apparatus
WO2021201216A1 (ja) 半導体装置および半導体装置の製造方法
WO2024166492A1 (ja) 半導体装置
WO2024166493A1 (ja) 半導体装置
WO2023145805A1 (ja) 半導体装置および製造方法
WO2024166494A1 (ja) 半導体装置
US20240154003A1 (en) Semiconductor device
US20220328313A1 (en) Semiconductor device and manufacturing method
US20240055483A1 (en) Semiconductor device
US20240030322A1 (en) Semiconductor apparatus, and manufacturing method thereof
US20240006520A1 (en) Semiconductor device
WO2023063412A1 (ja) 半導体装置および半導体装置の製造方法
US20220320324A1 (en) Semiconductor device
JP2024100692A (ja) 半導体装置
JP2024101464A (ja) 半導体装置
JP2024072087A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230224

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240325

R150 Certificate of patent or registration of utility model

Ref document number: 7473075

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150