JP2024101464A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2024101464A
JP2024101464A JP2023005467A JP2023005467A JP2024101464A JP 2024101464 A JP2024101464 A JP 2024101464A JP 2023005467 A JP2023005467 A JP 2023005467A JP 2023005467 A JP2023005467 A JP 2023005467A JP 2024101464 A JP2024101464 A JP 2024101464A
Authority
JP
Japan
Prior art keywords
region
semiconductor substrate
trench
semiconductor device
barrier metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023005467A
Other languages
English (en)
Inventor
徹 白川
Toru Shirakawa
由晴 加藤
Yoshiharu Kato
優喜 小田
Yuki Oda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2023005467A priority Critical patent/JP2024101464A/ja
Priority to US18/542,818 priority patent/US20240243169A1/en
Priority to CN202311789957.4A priority patent/CN118366985A/zh
Publication of JP2024101464A publication Critical patent/JP2024101464A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】半導体装置において、閾値電圧等の特性の変動を抑制する。【解決手段】複数のトレンチ部と、２つのトレンチ部に挟まれた１つ以上のメサ部と、半導体基板の材料よりも融点の高い金属を含まない上面電極と、半導体基板の材料よりも融点の高い金属を含むバリアメタルとを備え、トレンチ部と上面電極との間にバリアメタルが設けられておらず、且つ、バリアメタルが設けられていないトレンチ部と接するメサ部と、上面電極との間にバリアメタルが設けられている第１領域と、トレンチ部と上面電極との間にバリアメタルが設けられている第２領域とを有する半導体装置を提供する。【選択図】図３

Description

本発明は、半導体装置に関する。
従来、チタン等を含むバリアメタルを備える半導体装置が知られている（例えば特許文献１および２参照）。
特許文献１ 特開２０２０－６５０００号公報
特許文献２ 特開２０２１－１９０４９６号公報
半導体装置においては、閾値電圧等の特性の変動を抑制することが好ましい。
上記課題を解決するために、本発明の第１の態様においては、上面および下面を有する半導体基板に形成された半導体装置を提供する上記半導体装置は、前記半導体基板の前記上面から前記半導体基板の内部まで形成され、且つ、前記半導体基板の前記上面において第１方向に並んで配置された複数のトレンチ部を備えてよい。上記何れかの半導体装置は、前記複数のトレンチ部のうちの２つのトレンチ部に挟まれた１つ以上のメサ部を備えてよい。上記何れかの半導体装置は、前記半導体基板の前記上面の上方に設けられ、前記半導体基板の材料よりも融点の高い金属を含まない上面電極を備えてよい。上記何れかの半導体装置は、少なくとも１つの前記メサ部と、前記上面電極との間に配置され、前記半導体基板の材料よりも融点の高い金属を含むバリアメタルを備えてよい。上記何れかの半導体装置は、前記トレンチ部と前記上面電極との間に前記バリアメタルが設けられておらず、且つ、前記バリアメタルが設けられていない前記トレンチ部と接する前記メサ部である第１メサ部を有し、前記第１メサ部と前記上面電極との間に前記バリアメタルが設けられている第１領域を有してよい。上記何れかの半導体装置は、前記トレンチ部と前記上面電極との間に前記バリアメタルが設けられている第２領域を有してよい。
上記何れかの半導体装置において、前記第２領域は、前記バリアメタルが設けられている前記トレンチ部と接する前記メサ部である第２メサ部を有し、前記第２メサ部と前記上面電極との間に前記バリアメタルが設けられていてよい。
上記何れかの半導体装置は、前記トレンチ部と前記上面電極との間に前記バリアメタルが設けられておらず、且つ、前記バリアメタルが設けられていない前記トレンチ部と接する前記メサ部である第３メサ部を有し、前記第３メサ部と前記上面電極との間にも前記バリアメタルが設けられていない第３領域を有してよい。
上記何れかの半導体装置は、前記半導体基板においてトランジスタ部およびダイオード部が設けられた活性部を有してよい。上記何れかの半導体装置において、前記第１領域および前記第２領域は、前記活性部に設けられていてよい。
上記何れかの半導体装置において、前記トランジスタ部および前記ダイオード部は、前記第１方向において並んで配置されてよい。上記何れかの半導体装置において、前記第１領域は、前記トランジスタ部において前記ダイオード部の最も近くに配置されていてよい。
上記何れかの半導体装置において、前記第２領域は、前記トランジスタ部において、前記第１領域よりも前記ダイオード部から離れた位置に配置されていてよい。
上記何れかの半導体装置において、前記第２領域は、前記ダイオード部に配置されていてよい。
上記何れかの半導体装置は、前記トレンチ部と前記上面電極との間に設けられた層間絶縁膜を備えてよい。上記何れかの半導体装置は、前記第１領域において、前記トレンチ部の上方の前記層間絶縁膜と前記上面電極とが接していてよい。上記何れかの半導体装置は、前記第２領域において、前記トレンチ部の上方の前記層間絶縁膜と前記上面電極との間に前記バリアメタルが設けられていてよい。
上記何れかの半導体装置は、前記第２領域において、前記トレンチ部の上方の前記バリアメタルと前記上面電極との間にタングステンが設けられていてよい。上記何れかの半導体装置は、前記第１領域において、前記トレンチ部と前記上面電極との間にタングステンが設けられていなくてよい。
上記何れかの半導体装置は、前記半導体基板の上面側に配置されたライフタイム制御領域を備えてよい。上記何れかの半導体装置において、前記トランジスタ部に配置された前記第１領域には前記ライフタイム制御領域が設けられてよい。上記何れかの半導体装置において、前記トランジスタ部に配置された前記第２領域には前記ライフタイム制御領域が設けられていなくてよい。
上記何れかの半導体装置は、前記半導体基板の上面側に配置されたライフタイム制御領域を備えてよい。上記何れかの半導体装置において、前記トランジスタ部に配置された前記第１領域に前記ライフタイム制御領域が設けられてよい。上記何れかの半導体装置において、前記ダイオード部に配置された前記第２領域に前記ライフタイム制御領域が設けられてよい。
上記何れかの半導体装置は、前記半導体基板の上面側に配置されたライフタイム制御領域を備えてよい。上記何れかの半導体装置は、それぞれが前記トランジスタ部および前記ダイオード部を有する第４領域および第５領域を有してよい。上記何れかの半導体装置において、前記第４領域における前記トランジスタ部は、前記ダイオード部の最も近くに、前記ライフタイム制御領域が設けられた前記第１領域を有してよい。上記何れかの半導体装置において、前記第５領域における前記トランジスタ部は、前記ダイオード部の最も近くに、前記ライフタイム制御領域が設けられていない前記第２領域を有してよい。上記何れかの半導体装置の上面視において、前記第５領域は前記第４領域よりも外側に配置されていてよい。
上記何れかの半導体装置の上面視において、前記第４領域が前記第５領域に挟まれていてよい。
上記何れかの半導体装置は、前記上面電極の上方に設けられた保護膜を備えてよい。上記何れかの半導体装置において、前記保護膜は、前記上面電極を露出させる開口部を有してよい。上記何れかの半導体装置の上面視において、前記開口部の縁の下方に、前記第５領域が配置されていてよい。
上記何れかの半導体装置は、前記トランジスタ部および前記ダイオード部を有する第６領域を有してよい。上記何れかの半導体装置において、前記第６領域における前記トランジスタ部は、前記ダイオード部の最も近くに、前記ライフタイム制御領域が設けられていない前記第２領域を有してよい。上記何れかの半導体装置の上面視において、前記第６領域は、前記第４領域に囲まれていてよい。
上記何れかの半導体装置は、前記半導体基板においてトランジスタ部およびダイオード部が設けられた活性部を有してよい。上記何れかの半導体装置において、前記第１領域および前記第３領域は、前記活性部に設けられていてよい。
上記何れかの半導体装置において、前記トランジスタ部および前記ダイオード部は、前記第１方向において並んで配置されてよい。上記何れかの半導体装置において、前記第１領域は、前記トランジスタ部において前記ダイオード部の最も近くに配置されていてよい。
上記何れかの半導体装置において、前記第３領域は、前記ダイオード部に配置されていてよい。
上記何れかの半導体装置は、前記トレンチ部と前記上面電極との間に設けられた層間絶縁膜を備えてよい。上記何れかの半導体装置は、前記第１領域において、前記トレンチ部の上方の前記層間絶縁膜と前記上面電極とが接していてよい。上記何れかの半導体装置において、前記第３領域には、前記トレンチ部の上方に前記層間絶縁膜が設けられていなくてよい。
上記何れかの半導体装置は、前記半導体基板の上面側に配置されたライフタイム制御領域を備えてよい。上記何れかの半導体装置において、前記第１領域および前記第３領域に前記ライフタイム制御領域が設けられていてよい。
本発明の第２の態様においては、上面および下面を有する半導体基板に形成された半導体装置を提供する。上記半導体装置は、前記半導体基板の前記上面から前記半導体基板の内部まで形成され、且つ、前記半導体基板の前記上面において第１方向に並んで配置された複数のトレンチ部を備えてよい。上記何れかの半導体装置は、前記複数のトレンチ部のうちの２つのトレンチ部に挟まれた１つ以上のメサ部を備えてよい。上記何れかの半導体装置は、前記半導体基板の前記上面の上方に設けられ、前記半導体基板の材料よりも融点の高い金属を含まない上面電極を備えてよい。上記何れかの半導体装置は、少なくとも１つの前記メサ部と、前記上面電極との間に配置され、チタンを含むバリアメタルを備えてよい。上記何れかの半導体装置は、前記トレンチ部と前記上面電極との間に前記バリアメタルが設けられておらず、且つ、前記バリアメタルが設けられていない前記トレンチ部と接する前記メサ部と前記上面電極との間に前記バリアメタルが設けられている第１領域を有してよい。上記何れかの半導体装置は、前記トレンチ部と前記上面電極との間に前記バリアメタルが設けられておらず、且つ、前記バリアメタルが設けられていない前記トレンチ部と接する前記メサ部と、前記上面電極との間にも前記バリアメタルが設けられていない第３領域を有してよい。
上記何れかの半導体装置において、前記前記半導体基板の材料よりも融点の高い金属は、チタン、モリブデン、タングステン、ハフニウム、バナジウム、パラジウム、ジルコニウム、ニオブ、ニッケル、コバルト、白金のいずれかであってよい。
前記開口部の前記上面電極に配線が接続されていてよい。
上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の一つの実施形態に係る半導体装置１００の一例を示す上面図である。 図１における領域Ｄの拡大図である。 図２におけるｅ－ｅ断面の一例を示す図である。 図３のｍ－ｍ断面に沿った、ライフタイム制御領域２１２における再結合中心のＺ軸方向における濃度分布、ネット・ドーピング濃度分布およびキャリアライフタイム分布を示している。 ｅ－ｅ断面の他の例を示す図である。 ｅ－ｅ断面の他の例を示す図である。 半導体基板１０の上面視における第４領域２０４および第５領域２０５の配置例を示す図である。 半導体基板１０の上面視における他の構成例を示す図である。 半導体基板１０の上面視における他の構成例を示す図である。 複数の半導体装置１００の閾値電圧Ｖｔｈの分布の一例を示す図である。 ｅ－ｅ断面の他の例を示す図である。 ｅ－ｅ断面の他の例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。
本明細書では、半導体基板の上面および下面に平行な直交軸をＸ軸およびＹ軸とする。また、半導体基板の上面および下面と垂直な軸をＺ軸とする。本明細書では、Ｚ軸の方向を深さ方向と称する場合がある。また、本明細書では、Ｘ軸およびＹ軸を含めて、半導体基板の上面および下面に平行な方向を、水平方向と称する場合がある。
半導体基板の深さ方向における中心から、半導体基板の上面までの領域を、上面側と称する場合がある。同様に、半導体基板の深さ方向における中心から、半導体基板の下面までの領域を、下面側と称する場合がある。
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
本明細書においては、不純物がドーピングされたドーピング領域の導電型をＰ型またはＮ型として説明している。本明細書においては、不純物とは、特にＮ型のドナーまたはＰ型のアクセプタのいずれかを意味する場合があり、ドーパントと記載する場合がある。本明細書においては、ドーピングとは、半導体基板にドナーまたはアクセプタを導入し、Ｎ型の導電型を示す半導体またはＰ型の導電型を示す半導体とすることを意味する。
本明細書においては、ドーピング濃度とは、熱平衡状態におけるドナーの濃度またはアクセプタの濃度を意味する。本明細書においては、ネット・ドーピング濃度とは、ドナー濃度を正イオンの濃度とし、アクセプタ濃度を負イオンの濃度として、電荷の極性を含めて足し合わせた正味の濃度を意味する。一例として、ドナー濃度をＮＤ、アクセプタ濃度をＮＡとすると、任意の位置における正味のネット・ドーピング濃度はＮＤ－ＮＡとなる。本明細書では、ネット・ドーピング濃度を単にドーピング濃度と記載する場合がある。
ドナーは、半導体に電子を供給する機能を有している。アクセプタは、半導体から電子を受け取る機能を有している。ドナーおよびアクセプタは、不純物自体には限定されない。例えば、半導体中に存在する空孔（Ｖ）、酸素（Ｏ）および水素（Ｈ）が結合したＶＯＨ欠陥は、電子を供給するドナーとして機能する。本明細書では、ＶＯＨ欠陥を水素ドナーと称する場合がある。
本明細書において半導体基板は、Ｎ型のバルク・ドナーが全体に分布している。バルク・ドナーは、半導体基板の元となるインゴットの製造時に、インゴット内に略一様に含まれたドーパントによるドナーである。本例のバルク・ドナーは、水素以外の元素である。バルク・ドナーのドーパントは、例えばリン、アンチモン、ヒ素、セレンまたは硫黄であるが、これに限定されない。本例のバルク・ドナーは、リンである。バルク・ドナーは、Ｐ型の領域にも含まれている。半導体基板は、半導体のインゴットから切り出したウエハであってよく、ウエハを個片化したチップであってもよい。半導体のインゴットは、チョクラルスキー法（ＣＺ法）、磁場印加型チョクラルスキー法（ＭＣＺ法）、フロートゾーン法（ＦＺ法）のいずれかで製造されよい。本例におけるインゴットは、ＭＣＺ法で製造されている。ＭＣＺ法で製造された基板に含まれる酸素濃度は１×１０１７～７×１０１７／ｃｍ３である。ＦＺ法で製造された基板に含まれる酸素濃度は１×１０１５～５×１０１６／ｃｍ３である。酸素濃度が高い方が水素ドナーを生成しやすい傾向がある。バルク・ドナー濃度は、半導体基板の全体に分布しているバルク・ドナーの化学濃度を用いてよく、当該化学濃度の９０％から１００％の間の値であってもよい。また、半導体基板は、リン等のドーパントを含まないノンドープ基板を用いてもよい。その場合、ノンドーピング基板のバルク・ドナー濃度（Ｄ０）は例えば１×１０１０／ｃｍ３以上、５×１０１２／ｃｍ３以下である。ノンドーピング基板のバルク・ドナー濃度（Ｄ０）は、好ましくは１×１０１１／ｃｍ３以上である。ノンドーピング基板のバルク・ドナー濃度（Ｄ０）は、好ましくは５×１０１２／ｃｍ３以下である。尚、本発明における各濃度は、室温における値でよい。室温における値は、一例として３００Ｋ（ケルビン）（約２６．９℃）のときの値を用いてよい。
本明細書においてＰ＋型またはＮ＋型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が高いことを意味し、Ｐ－型またはＮ－型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が低いことを意味する。また、本明細書においてＰ＋＋型またはＮ＋＋型と記載した場合には、Ｐ＋型またはＮ＋型よりもドーピング濃度が高いことを意味する。本明細書の単位系は、特に断りがなければＳＩ単位系である。長さの単位をｃｍで表示することがあるが、諸計算はメートル（ｍ）に換算してから行ってよい。
本明細書において化学濃度とは、電気的な活性化の状態によらずに測定される不純物の原子密度を指す。化学濃度は、例えば二次イオン質量分析法（ＳＩＭＳ）により計測できる。上述したネット・ドーピング濃度は、電圧－容量測定法（ＣＶ法）により測定できる。また、拡がり抵抗測定法（ＳＲ法）により計測されるキャリア濃度を、ネット・ドーピング濃度としてよい。ＣＶ法またはＳＲ法により計測されるキャリア濃度は、熱平衡状態における値としてよい。また、Ｎ型の領域においては、ドナー濃度がアクセプタ濃度よりも十分大きいので、当該領域におけるキャリア濃度を、ドナー濃度としてもよい。同様に、Ｐ型の領域においては、当該領域におけるキャリア濃度を、アクセプタ濃度としてもよい。本明細書では、Ｎ型領域のドーピング濃度をドナー濃度と称する場合があり、Ｐ型領域のドーピング濃度をアクセプタ濃度と称する場合がある。
ドナー、アクセプタまたはネット・ドーピングの濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度としてよい。ドナー、アクセプタまたはネット・ドーピングの濃度がほぼ均一な場合等においては、当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度の平均値をドナー、アクセプタまたはネット・ドーピングの濃度としてよい。本明細書において、単位体積当りの濃度表示にａｔоｍｓ／ｃｍ３、または、／ｃｍ３を用いる。この単位は、半導体基板内のドナーまたはアクセプタ濃度、または、化学濃度に用いられる。ａｔоｍｓ表記は省略してもよい。
ＳＲ法により計測されるキャリア濃度が、ドナーまたはアクセプタの濃度より低くてもよい。拡がり抵抗を測定する際に電流が流れる範囲において、半導体基板のキャリア移動度が結晶状態の値よりも低い場合がある。キャリア移動度の低下は、格子欠陥等による結晶構造の乱れ（ディスオーダー）により、キャリアが散乱されることで生じる。
ＣＶ法またはＳＲ法により計測されるキャリア濃度から算出したドナーまたはアクセプタの濃度は、ドナーまたはアクセプタを示す元素の化学濃度よりも低くてよい。一例として、シリコンの半導体においてドナーとなるリンまたはヒ素のドナー濃度、あるいはアクセプタとなるボロン（ホウ素）のアクセプタ濃度は、これらの化学濃度の９９％程度である。一方、シリコンの半導体においてドナーとなる水素のドナー濃度は、水素の化学濃度の０．１％から１０％程度である。
図１は、本発明の一つの実施形態に係る半導体装置１００の一例を示す上面図である。図１においては、各部材を半導体基板１０の上面に投影した位置を示している。図１においては、半導体装置１００の一部の部材だけを示しており、一部の部材は省略している。
半導体装置１００は、半導体基板１０を備えている。半導体基板１０は、半導体材料で形成された基板である。一例として半導体基板１０はシリコン基板である。半導体基板１０は、上面視において端辺１６２を有する。本明細書で単に上面視と称した場合、半導体基板１０の上面側から見ることを意味している。本例の半導体基板１０は、上面視において互いに向かい合う２組の端辺１６２を有する。図１においては、Ｘ軸およびＹ軸は、いずれかの端辺１６２と平行である。またＺ軸は、半導体基板１０の上面と垂直である。
半導体基板１０には活性部１６０が設けられている。活性部１６０は、半導体装置１００が動作した場合に半導体基板１０の上面と下面との間で、深さ方向に主電流が流れる領域である。活性部１６０の上方には、上面電極の一例であるエミッタ電極が設けられているが図１では省略している。活性部１６０は、上面視においてエミッタ電極と重なる領域を指してよい。また、上面視において活性部１６０で挟まれる領域も、活性部１６０に含めてよい。
活性部１６０には、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等のトランジスタ素子を含むトランジスタ部７０が設けられている。活性部１６０には、還流ダイオード（ＦＷＤ）等のダイオード素子を含むダイオード部８０が更に設けられていてもよい。図１の例では、半導体基板１０の上面における所定の配列方向（本例ではＸ軸方向）に沿って、トランジスタ部７０およびダイオード部８０が交互に配置されている。本明細書では配列方向を第１方向と称する場合がある。本例の半導体装置１００は逆導通型ＩＧＢＴ（ＲＣ－ＩＧＢＴ）である。
図１においては、トランジスタ部７０が配置される領域には記号「Ｉ」を付し、ダイオード部８０が配置される領域には記号「Ｆ」を付している。本明細書では、上面視において配列方向と垂直な方向を延伸方向または第２方向（図１ではＹ軸方向）と称する場合がある。トランジスタ部７０およびダイオード部８０は、それぞれ延伸方向に長手を有してよい。つまり、トランジスタ部７０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。同様に、ダイオード部８０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。トランジスタ部７０およびダイオード部８０の延伸方向と、後述する各トレンチ部の長手方向とは同一であってよい。
ダイオード部８０は、半導体基板１０の下面と接する領域に、Ｎ＋型のカソード領域を有する。本明細書では、カソード領域が設けられた領域を、ダイオード部８０と称する。つまりダイオード部８０は、上面視においてカソード領域と重なる領域である。半導体基板１０の下面には、カソード領域以外の領域には、Ｐ＋型のコレクタ領域が設けられてよい。本明細書では、ダイオード部８０を、後述するゲート配線までＹ軸方向に延長した延長領域８１も、ダイオード部８０に含める場合がある。延長領域８１の下面には、コレクタ領域が設けられている。
トランジスタ部７０は、半導体基板１０の下面と接する領域に、Ｐ＋型のコレクタ領域を有する。また、トランジスタ部７０は、半導体基板１０の上面側に、Ｎ型のエミッタ領域、Ｐ型のベース領域、ゲート導電部およびゲート絶縁膜を有するゲート構造が周期的に配置されている。
半導体装置１００は、半導体基板１０の上方に１つ以上のパッドを有してよい。本例の半導体装置１００は、ゲートパッド１６４を有している。半導体装置１００は、アノードパッド、カソードパッドおよび電流検出パッド等のパッドを有してもよい。各パッドは、端辺１６２の近傍に配置されている。端辺１６２の近傍とは、上面視における端辺１６２と、エミッタ電極との間の領域を指す。半導体装置１００の実装時において、各パッドは、ワイヤ等の配線を介して外部の回路に接続されてよい。
ゲートパッド１６４には、ゲート電位が印加される。ゲートパッド１６４は、活性部１６０のゲートトレンチ部の導電部に電気的に接続される。半導体装置１００は、ゲートパッド１６４とゲートトレンチ部とを接続するゲート配線１３０を備える。図１においては、ゲート配線１３０に斜線のハッチングを付している。
本例のゲート配線１３０は、上面視において活性部１６０と半導体基板１０の端辺１６２との間に配置されている。本例のゲート配線１３０は、上面視において活性部１６０を囲んでいる。上面視においてゲート配線１３０に囲まれた領域を活性部１６０としてもよい。また、ゲート配線の下方には、ウェル領域が形成されている。ウェル領域とは、後述するベース領域よりも高濃度のＰ型領域であり、半導体基板１０の上面からベース領域よりも深い位置まで形成されている。上面視においてウェル領域で囲まれる領域を活性部１６０としてもよい。
ゲート配線１３０は、ゲートパッド１６４と接続されている。ゲート配線１３０は、半導体基板１０の上方に配置されている。ゲート配線１３０は、アルミニウム等を含む金属配線であってよく、不純物がドープされたポリシリコン等の半導体で形成された配線であってよく、これらの配線が積層された構造を有してもよい。ゲート配線１３０は、活性部１６０のゲートトレンチ部と接続される。ゲート配線１３０は、活性部１６０にも設けられてよい。
半導体装置１００は、ポリシリコン等で形成されたＰＮ接合ダイオードである不図示の温度センス部や、活性部１６０に設けられたトランジスタ部の動作を模擬する不図示の電流検出部を備えてもよい。
本例の半導体装置１００は、上面視において、活性部１６０と端辺１６２との間に、エッジ終端構造部９０を備える。本例のエッジ終端構造部９０は、ゲート配線１３０と端辺１６２との間に配置されている。エッジ終端構造部９０は、半導体基板１０の上面側の電界集中を緩和する。エッジ終端構造部９０は、活性部１６０を囲んで環状に設けられたガードリング、フィールドプレートおよびリサーフのうちの少なくとも一つを備えていてよい。
図２は、図１における領域Ｄの拡大図である。領域Ｄは、トランジスタ部７０、ダイオード部８０、および、ゲート配線１３０を含む領域である。本例の半導体装置１００は、半導体基板１０の上面側の内部に設けられたゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。ゲートトレンチ部４０およびダミートレンチ部３０は、それぞれがトレンチ部の一例である。また、本例の半導体装置１００は、半導体基板１０の上面の上方に設けられたエミッタ電極５２およびゲート配線１３０を備える。エミッタ電極５２およびゲート配線１３０は互いに分離して設けられる。
エミッタ電極５２およびゲート配線１３０と、半導体基板１０の上面との間には層間絶縁膜が設けられるが、図２では省略している。本例の層間絶縁膜には、コンタクトホール５４が、当該層間絶縁膜を貫通して設けられる。図２においては、それぞれのコンタクトホール５４に斜線のハッチングを付している。
エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に設けられる。エミッタ電極５２は、コンタクトホール５４を通って、半導体基板１０の上面におけるエミッタ領域１２、コンタクト領域１５およびベース領域１４と接触する。また、エミッタ電極５２は、層間絶縁膜に設けられたコンタクトホールを通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２は、Ｙ軸方向におけるダミートレンチ部３０の先端において、ダミートレンチ部３０のダミー導電部と接続されてよい。ダミートレンチ部３０のダミー導電部は、エミッタ電極５２およびゲート導電部と接続されなくてよく、エミッタ電極５２の電位およびゲート導電部の電位とは異なる電位に制御されてもよい。
ゲート配線１３０は、層間絶縁膜に設けられたコンタクトホールを通って、ゲートトレンチ部４０と接続する。ゲート配線１３０は、Ｙ軸方向におけるゲートトレンチ部４０の先端部４１において、ゲートトレンチ部４０のゲート導電部と接続されてよい。ゲート配線１３０は、ダミートレンチ部３０内のダミー導電部とは接続されない。
エミッタ電極５２は、金属を含む材料で形成される。図２においては、エミッタ電極５２が設けられる範囲を示している。例えば、エミッタ電極５２の少なくとも一部の領域はアルミニウムまたはアルミニウム‐シリコン合金、例えばＡｌＳｉ、ＡｌＳｉＣｕ等の金属合金で形成される。エミッタ電極５２は、アルミニウム等で形成された領域の下層に、チタンやチタン化合物等で形成されたバリアメタルを有してよい。さらにコンタクトホール内において、バリアメタルとアルミニウム等に接するようにタングステン等を埋め込んで形成されたプラグを有してもよい。
ウェル領域１１は、ゲート配線１３０と重なって設けられている。ウェル領域１１は、ゲート配線１３０と重ならない範囲にも、所定の幅で延伸して設けられている。本例のウェル領域１１は、コンタクトホール５４のＹ軸方向の端から、ゲート配線１３０側に離れて設けられている。ウェル領域１１は、ベース領域１４よりもドーピング濃度の高い第２導電型の領域である。本例のベース領域１４はＰ－型であり、ウェル領域１１はＰ＋型である。
トランジスタ部７０およびダイオード部８０のそれぞれは、配列方向に複数配列されたトレンチ部を有する。本例のトランジスタ部７０には、配列方向に沿って１以上のゲートトレンチ部４０と、１以上のダミートレンチ部３０とが交互に設けられている。本例のダイオード部８０には、複数のダミートレンチ部３０が、配列方向に沿って設けられている。本例のダイオード部８０には、ゲートトレンチ部４０が設けられていない。
本例のゲートトレンチ部４０は、配列方向と垂直な延伸方向に沿って延伸する２つの直線部分３９（延伸方向に沿って直線状であるトレンチの部分）と、２つの直線部分３９を接続する先端部４１を有してよい。図２における延伸方向はＹ軸方向である。
先端部４１の少なくとも一部は、上面視において曲線状に設けられることが好ましい。２つの直線部分３９のＹ軸方向における端部どうしを先端部４１が接続することで、直線部分３９の端部における電界集中を緩和できる。
トランジスタ部７０において、ダミートレンチ部３０はゲートトレンチ部４０のそれぞれの直線部分３９の間に設けられる。それぞれの直線部分３９の間には、１本のダミートレンチ部３０が設けられてよく、複数本のダミートレンチ部３０が設けられていてもよい。ダミートレンチ部３０は、延伸方向に延伸する直線形状を有してよく、ゲートトレンチ部４０と同様に、直線部分２９と先端部３１とを有していてもよい。図２に示した半導体装置１００は、先端部３１を有さない直線形状のダミートレンチ部３０と、先端部３１を有するダミートレンチ部３０の両方を含んでいる。
ウェル領域１１の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０のＹ軸方向の端部は、上面視においてウェル領域１１に設けられる。つまり、各トレンチ部のＹ軸方向の端部において、各トレンチ部の深さ方向の底部は、ウェル領域１１に覆われている。これにより、各トレンチ部の当該底部における電界集中を緩和できる。
配列方向において各トレンチ部の間には、メサ部が設けられている。メサ部は、半導体基板１０の内部において、２つのトレンチ部に挟まれた領域を指す。一例としてメサ部の上端は半導体基板１０の上面である。メサ部の下端の深さ位置は、トレンチ部の下端の深さ位置と同一である。本例のメサ部は、半導体基板１０の上面において、トレンチに沿って延伸方向（Ｙ軸方向）に延伸して設けられている。本例では、トランジスタ部７０にはメサ部６０が設けられ、ダイオード部８０にはメサ部６１が設けられている。本明細書において単にメサ部と称した場合、メサ部６０およびメサ部６１のそれぞれを指している。
それぞれのメサ部には、ベース領域１４が設けられる。メサ部において半導体基板１０の上面に露出したベース領域１４のうち、ゲート配線１３０に最も近く配置された領域をベース領域１４－ｅとする。図２においては、それぞれのメサ部の延伸方向における一方の端部に配置されたベース領域１４－ｅを示しているが、それぞれのメサ部の他方の端部にもベース領域１４－ｅが配置されている。それぞれのメサ部には、上面視においてベース領域１４－ｅに挟まれた領域に、第１導電型のエミッタ領域１２および第２導電型のコンタクト領域１５の少なくとも一方が設けられてよい。本例のエミッタ領域１２はＮ＋型であり、コンタクト領域１５はＰ＋型である。エミッタ領域１２およびコンタクト領域１５は、深さ方向において、ベース領域１４と半導体基板１０の上面との間に設けられてよい。
トランジスタ部７０のメサ部６０は、半導体基板１０の上面に接して（つまり上面に露出した）エミッタ領域１２を有する。エミッタ領域１２は、ゲートトレンチ部４０に接して設けられている。ゲートトレンチ部４０に接するメサ部６０は、半導体基板１０の上面に露出したコンタクト領域１５が設けられていてよい。
メサ部６０におけるコンタクト領域１５およびエミッタ領域１２のそれぞれは、Ｘ軸方向における一方のトレンチ部から、他方のトレンチ部まで設けられる。一例として、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿って交互に配置されている。
他の例においては、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿ってストライプ状に設けられていてもよい。例えばトレンチ部に接する領域にエミッタ領域１２が設けられ、エミッタ領域１２に挟まれた領域にコンタクト領域１５が設けられる。
ダイオード部８０のメサ部６１には、エミッタ領域１２が設けられていない。メサ部６１の上面には、ベース領域１４およびコンタクト領域１５が設けられてよい。メサ部６１の上面においてベース領域１４－ｅに挟まれた領域には、それぞれのベース領域１４－ｅに接してコンタクト領域１５が設けられてよい。メサ部６１の上面においてコンタクト領域１５に挟まれた領域には、ベース領域１４が設けられてよい。ベース領域１４は、コンタクト領域１５に挟まれた領域全体に配置されてよい。
それぞれのメサ部の上方には、コンタクトホール５４が設けられている。コンタクトホール５４は、ベース領域１４－ｅに挟まれた領域に配置されている。本例のコンタクトホール５４は、コンタクト領域１５、ベース領域１４およびエミッタ領域１２の各領域の上方に設けられる。コンタクトホール５４は、ベース領域１４－ｅおよびウェル領域１１に対応する領域には設けられない。コンタクトホール５４は、メサ部６０の配列方向（Ｘ軸方向）における中央に配置されてよい。
ダイオード部８０において、半導体基板１０の下面と隣接する領域には、Ｎ＋型のカソード領域８２が設けられる。半導体基板１０の下面において、カソード領域８２が設けられていない領域には、Ｐ＋型の活性コレクタ領域２２が設けられてよい。カソード領域８２および活性コレクタ領域２２は、半導体基板１０の下面２３と、バッファ領域２０との間に設けられている。図２においては、カソード領域８２および活性コレクタ領域２２の境界を点線で示している。
カソード領域８２は、Ｙ軸方向においてウェル領域１１から離れて配置されている。これにより、比較的にドーピング濃度が高く、且つ、深い位置まで形成されているＰ型の領域（ウェル領域１１）と、カソード領域８２との距離を確保して、耐圧を向上できる。本例のカソード領域８２のＹ軸方向における端部は、コンタクトホール５４のＹ軸方向における端部よりも、ウェル領域１１から離れて配置されている。他の例では、カソード領域８２のＹ軸方向における端部は、ウェル領域１１とコンタクトホール５４との間に配置されていてもよい。
図３は、図２におけるｅ－ｅ断面の一例を示す図である。ｅ－ｅ断面は、エミッタ領域１２およびカソード領域８２を通過するＸＺ面である。本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。
層間絶縁膜３８は、半導体基板１０の上面に設けられている。層間絶縁膜３８は、ホウ素またはリン等の不純物が添加されたシリケートガラス等の絶縁膜、熱酸化膜、および、その他の絶縁膜の少なくとも一層を含む膜である。層間絶縁膜３８には、図２において説明したコンタクトホール５４が設けられている。
エミッタ電極５２は、層間絶縁膜３８の上方に設けられる。エミッタ電極５２は、層間絶縁膜３８のコンタクトホール５４を通って、半導体基板１０の上面２１と接触している。コレクタ電極２４は、半導体基板１０の下面２３に設けられる。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成されている。本明細書において、エミッタ電極５２とコレクタ電極２４とを結ぶ方向（Ｚ軸方向）を深さ方向と称する。
半導体基板１０は、Ｎ型またはＮ－型のドリフト領域１８を有する。ドリフト領域１８は、トランジスタ部７０およびダイオード部８０のそれぞれに設けられている。
トランジスタ部７０のメサ部６０には、Ｎ＋型のエミッタ領域１２およびＰ－型のベース領域１４が、半導体基板１０の上面２１側から順番に設けられている。ベース領域１４の下方にはドリフト領域１８が設けられている。メサ部６０には、Ｎ＋型の蓄積領域１６が設けられてもよい。蓄積領域１６は、ベース領域１４とドリフト領域１８との間に配置される。蓄積領域１６は、ドリフト領域１８よりもドーピング濃度が高いＮ＋型の領域である。ドリフト領域１８とベース領域１４との間に高濃度の蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、オン電圧を低減できる。蓄積領域１６は、各メサ部６０におけるベース領域１４の下面全体を覆うように設けられてよい。蓄積領域１６は、ダイオード部８０の各メサ部６１にも設けられてよく、設けられていなくてもよい。
エミッタ領域１２は半導体基板１０の上面２１に露出しており、且つ、ゲートトレンチ部４０と接して設けられている。エミッタ領域１２は、メサ部６０の両側のトレンチ部と接していてよい。エミッタ領域１２は、ドリフト領域１８よりもドーピング濃度が高い。
ベース領域１４は、エミッタ領域１２の下方に設けられている。本例のベース領域１４は、エミッタ領域１２と接して設けられている。ベース領域１４は、メサ部６０の両側のトレンチ部と接していてよい。
ダイオード部８０のメサ部６１には、半導体基板１０の上面２１に接して、Ｐ－型のベース領域１４が設けられている。ベース領域１４の下方には、ドリフト領域１８が設けられている。ダイオード部８０のベース領域１４を、アノード領域と称する場合がある。ダイオード部８０のベース領域１４は、トランジスタ部７０のベース領域１４と同一のドーピング濃度を有してよく、異なるドーピング濃度を有してもよい。例えばダイオード部８０のベース領域１４のドーピング濃度は、トランジスタ部７０のベース領域１４のドーピング濃度より低くてよい。
トランジスタ部７０およびダイオード部８０のそれぞれにおいて、ドリフト領域１８の下にはＮ＋型のバッファ領域２０が設けられてよい。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ドリフト領域１８よりもドーピング濃度の高い濃度ピークを有してよい。濃度ピークのドーピング濃度とは、濃度ピークの頂点におけるドーピング濃度を指す。また、ドリフト領域１８のドーピング濃度は、ドーピング濃度分布がほぼ平坦な領域におけるドーピング濃度の平均値を用いてよい。
バッファ領域２０は、半導体基板１０の深さ方向（Ｚ軸方向）において、２つ以上の濃度ピークを有してよい。バッファ領域２０の濃度ピークは、例えば水素（プロトン）またはリンの化学濃度ピークと同一の深さ位置に設けられていてよい。バッファ領域２０は、ベース領域１４の下端から広がる空乏層が、Ｐ＋型の活性コレクタ領域２２およびＮ＋型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。
トランジスタ部７０において、半導体基板１０の下面２３とドリフト領域１８との間には、Ｐ＋型の活性コレクタ領域２２が設けられる。本例の活性コレクタ領域２２は、バッファ領域２０および半導体基板１０の下面２３に接して設けられる。活性コレクタ領域２２のアクセプタ濃度の最大値は、ベース領域１４のアクセプタ濃度の最大値より高い。活性コレクタ領域２２は、ベース領域１４と同一のアクセプタを含んでよく、異なるアクセプタを含んでもよい。活性コレクタ領域２２のアクセプタは、例えばボロンである。
ダイオード部８０において、バッファ領域２０の下には、Ｎ＋型のカソード領域８２が設けられる。カソード領域８２のドナー濃度は、ドリフト領域１８のドナー濃度より高い。カソード領域８２のドナーは、例えば水素またはリンである。なお、各領域のドナーおよびアクセプタとなる元素は、上述した例に限定されない。活性コレクタ領域２２およびカソード領域８２は、半導体基板１０の下面２３に露出しており、コレクタ電極２４と接続している。コレクタ電極２４は、半導体基板１０の下面２３全体と接触してよい。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成される。
半導体基板１０の上面２１側には、１以上のゲートトレンチ部４０、および、１以上のダミートレンチ部３０が設けられる。各トレンチ部は、半導体基板１０の上面２１から、ベース領域１４を貫通して、ベース領域１４の下方まで設けられている。エミッタ領域１２、コンタクト領域１５および蓄積領域の少なくともいずれかが設けられている領域においては、各トレンチ部はこれらのドーピング領域も貫通している。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
上述したように、トランジスタ部７０には、ゲートトレンチ部４０およびダミートレンチ部３０が設けられている。ダイオード部８０には、ダミートレンチ部３０が設けられ、ゲートトレンチ部４０が設けられていない。本例においてダイオード部８０とトランジスタ部７０のＸ軸方向における境界は、カソード領域８２と活性コレクタ領域２２の境界である。
ゲートトレンチ部４０は、半導体基板１０の上面２１に設けられたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に設けられる。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
ゲート導電部４４は、深さ方向において、ベース領域１４よりも長く設けられてよい。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われる。ゲート導電部４４は、ゲート配線に電気的に接続されている。ゲート導電部４４に所定のゲート電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層に電子の反転層によるチャネルが形成される。
ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、半導体基板１０の上面２１に設けられたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー導電部３４は、エミッタ電極５２に電気的に接続されている。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー導電部３４は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜３２よりも内側に設けられる。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えばダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。
本例のゲートトレンチ部４０およびダミートレンチ部３０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われている。なお、ダミートレンチ部３０およびゲートトレンチ部４０の底部は、下側に凸の曲面状（断面においては曲線状）であってよい。本明細書では、ゲートトレンチ部４０の下端の深さ位置をＺｔとする。
本例の半導体装置１００は、キャリアのライフタイムを調整する格子欠陥２１１を含むライフタイム制御領域２１２を備える。本例のライフタイム制御領域２１２は、電荷キャリアのライフタイムが局所的に小さい領域である。電荷キャリアは、電子または正孔である。電荷キャリアを単にキャリアと称する場合がある。
ヘリウム等の荷電粒子を半導体基板１０に注入することで、注入位置の近傍に空孔等の格子欠陥２１１が形成される。格子欠陥２１１は再結合中心を生成する。格子欠陥２１１は、単原子空孔（Ｖ）、複原子空孔（ＶＶ）等の、空孔を主体としてよく、転位であってよく、格子間原子であってよく、遷移金属等であってよい。例えば、空孔に隣接する原子は、ダングリング・ボンドを有する。広義では、格子欠陥２１１にはドナーやアクセプタも含まれ得るが、本明細書では空孔を主体とする格子欠陥２１１を空孔型格子欠陥、空孔型欠陥、あるいは単に格子欠陥と称する場合がある。本明細書では格子欠陥２１１を、キャリアの再結合に寄与する再結合中心として、単に再結合中心、あるいはライフタイムキラーと称する場合がある。ライフタイムキラーは、ヘリウムイオンを半導体基板１０に注入することにより形成されてよい。この場合、ヘリウム化学濃度を格子欠陥２１１の密度として用いてよい。なお、ヘリウムを注入したことで形成されたライフタイムキラーは、バッファ領域２０に存在する水素により終端される場合があるので、ライフタイムキラーの密度ピークの深さ位置と、ヘリウム化学濃度ピークの深さ位置とは一致しない場合がある。他にも、ライフタイムキラーは、水素イオンを半導体基板１０に注入する場合に、飛程よりも注入面側における水素イオンの通過領域に形成されてよい。
図３では荷電粒子の注入位置における格子欠陥２１１を模式的に×印で示している。格子欠陥２１１が多く残留している領域では、キャリアが格子欠陥２１１に捕獲されるので、キャリアのライフタイムが短くなる。キャリアのライフタイムを調整することで、ライフタイム制御領域２１２の近傍においてダイオードとして動作する領域の逆回復時間、逆回復損失等の特性を調整できる。半導体基板１０の深さ方向において、キャリアライフタイムが極小値を示す位置を、ライフタイム制御領域２１２が設けられた深さＺ１としてよい。
ライフタイム制御領域２１２は、半導体基板１０の上面２１側の深さＺ１に配置されている。上面２１側とは、半導体基板１０の深さ方向における中央位置から、半導体基板１０の上面２１までの領域である。本例のライフタイム制御領域２１２は、トレンチ部の下端位置Ｚｔよりも下方に配置されている。
ライフタイム制御領域２１２は、所定の第１欠陥密度の格子欠陥２１１を有する。欠陥密度は、単位体積当たりの格子欠陥の個数に相当する。上述したように、ヘリウム等の不純物の化学濃度（ａｔｏｍｓ／ｃｍ３）を、欠陥密度を示す値として用いてよい。他の例では、少数キャリアのライフタイムの逆数を、欠陥密度を示す値として用いてもよい。深さ方向における格子欠陥２１１の密度の極大値を、ライフタイム制御領域２１２における欠陥密度として扱ってよい。深さ方向における欠陥密度が極大値を示す位置を、ライフタイム制御領域２１２が設けられた第１深さＺ１としてよい。
ライフタイム制御領域２１２は、上面視において所定の範囲に設けられる。本例のライフタイム制御領域２１２は、Ｘ軸方向において、ダイオード部８０の全体に設けられている。また本例のライフタイム制御領域２１２は、少なくとも一部のトランジスタ部７０において、Ｘ軸方向でダイオード部８０と接する領域に設けられている。
ライフタイム制御領域２１２は、上面視における各位置において第１欠陥密度を有している。ただしライフタイム制御領域２１２の上面視における各位置の欠陥密度は、互いに所定の誤差を有していてもよい。当該誤差は、例えば±２０％以内である。例えば、ライフタイム制御領域２１２における欠陥密度の最大値に対して、６０％以上の欠陥密度を示す領域をライフタイム制御領域２１２としてよく、８０％以上の欠陥密度を示す領域をライフタイム制御領域２１２としてよく、９０％以上の欠陥密度を示す領域をライフタイム制御領域２１２としてもよい。半導体装置１００は、半導体基板１０の下面２３側にも、ライフタイム制御領域２１２を有してよい。下面２３側のライフタイム制御領域２１２は、ダイオード部８０およびトランジスタ部７０のＸ軸方向の全体に設けられてよい。
半導体装置１００は、半導体基板１０の材料（本例ではシリコン）よりも高い融点の金属を含むバリアメタル２１４を備える。シリコンの融点は１４１０℃である。半導体基板１０の材料（シリコン）よりも高い融点の金属は、一例としてチタン、モリブデン、タングステン、ハフニウム、バナジウム、パラジウム、ジルコニウム、ニオブ、ニッケル、コバルト、白金があるが、これらに限らない。半導体基板１０の材料（シリコン）よりも高い融点の金属をバリアメタル２１４が含むことで、熱処理の際に金属が半導体基板１０に拡散しにくい、金属と半導体との接触が安定化する、などのメリットがある。バリアメタル２１４は、チタン膜および窒化チタン膜の少なくとも一方を含んでよい。バリアメタル２１４と半導体基板１０との間に、バリアメタル２１４の金属を含むシリサイド層を備えてもよい。バリアメタル２１４は、チタン膜および窒化チタン膜の積層膜であってもよい。バリアメタル２１４は、半導体基板１０と、エミッタ電極５２との間に配置される。エミッタ電極５２は、シリコンよりも高い融点の金属を含まない金属電極である。一例としてエミッタ電極５２は、Ａｌ－Ｓｉ合金を含む電極である。本例のバリアメタル２１４は、層間絶縁膜３８とエミッタ電極５２との間に設けられている。バリアメタル２１４は層間絶縁膜３８と接していてよい。層間絶縁膜３８にコンタクトホール５４が設けられている領域では、バリアメタル２１４は、半導体基板１０の上面２１に接していてよい。バリアメタル２１４は、コンタクトホール５４における層間絶縁膜３８の側面にも設けられてよい。
エミッタ電極５２の内部には、ストレスマイグレーションにより、欠損または空隙が生じる場合がある。例えばエミッタ電極５２の上面にポリイミド等の保護膜を設けた場合、保護膜の形成時等における残留応力が、エミッタ電極５２に印加される。当該応力の影響により、エミッタ電極５２の内部に欠損または空隙が生じる場合がある。
エミッタ電極５２の内部に欠損または空隙が生じると、当該欠損または空隙を介して、半導体基板１０に樹脂イオン等のイオンが侵入する可能性が高くなる。半導体基板１０にイオンが侵入すると、トレンチ部のゲート酸化膜（ゲート絶縁膜４２およびダミー絶縁膜３２）にイオンがトラップされ、半導体装置１００の閾値電圧低下など、特性が変動する場合がある。これに対して、バリアメタル２１４を設けることで、半導体基板１０へのイオンの侵入を防止できる。
一方で、半導体基板１０を水素雰囲気でアニールして、半導体基板１０の内部の格子欠陥等を終端する場合がある。例えば、ライフタイム制御領域２１２を形成するために、ヘリウム等の荷電粒子を半導体基板１０の上面２１から照射すると、荷電粒子が通過したベース領域１４、トレンチ部のゲート酸化膜等には、荷電粒子と半導体基板１０を構成する半導体原子との衝突に起因する格子欠陥や固定電荷等が形成される。ベース領域１４等に格子欠陥が形成されると、トランジスタ部７０がオンする閾値電圧Ｖｔｈが低下してしまう。これに対して、半導体基板１０を水素雰囲気でアニールして、ベース領域１４等に形成された格子欠陥を回復することで、閾値電圧Ｖｔｈの低下を抑制できる。しかし、バリアメタル２１４は水素を吸蔵する性質を有するので、バリアメタル２１４を設けた領域では、水素アニールによる格子欠陥や固定電荷等の低減が十分できなくなる。
本例の半導体装置１００は、第１領域２０１および第２領域２０２を有する。第１領域２０１では、トレンチ部とエミッタ電極５２との間にバリアメタル２１４が設けられておらず、且つ、バリアメタル２１４が設けられていないトレンチ部と接するメサ部と、エミッタ電極５２との間にバリアメタル２１４が設けられている。本例の第１領域２０１では、トレンチ部の上方の層間絶縁膜３８とエミッタ電極５２とが接している。第１領域２０１においては、コンタクトホール５４の側壁を形成する層間絶縁膜３８は、一部または全体がバリアメタル２１４に覆われていてよく、覆われていなくてもよい。また、メサ部における半導体基板１０の上面２１にはバリアメタル２１４が接している。メサ部のＸ軸方向の全体が、バリアメタル２１４で覆われていてよい。
第２領域２０２では、トレンチ部とエミッタ電極５２との間にバリアメタル２１４が設けられている。第２領域２０２では、バリアメタル２１４が設けられているトレンチ部と接するメサ部と、エミッタ電極５２との間にバリアメタル２１４が設けられていてよく、設けられていなくてもよい。本例の第２領域２０２では、トレンチ部の上方の層間絶縁膜３８とエミッタ電極５２との間にバリアメタル２１４が設けられている。第２領域２０２では、層間絶縁膜３８のＸ軸方向の全体が、バリアメタル２１４に覆われていてよい。第２領域２０２においては、コンタクトホール５４の側壁を形成する層間絶縁膜３８は、全体がバリアメタル２１４に覆われていてよい。また、メサ部における半導体基板１０の上面２１にはバリアメタル２１４が接している。メサ部のＸ軸方向の全体が、バリアメタル２１４で覆われていてよい。
トレンチ部とエミッタ電極５２との間にバリアメタル２１４が設けられているとは、トレンチ部のＸ軸方向の全体が、バリアメタル２１４で覆われている状態を指す。また、トレンチ部とエミッタ電極５２との間にバリアメタル２１４が設けられていないとは、トレンチ部のＸ軸方向の少なくとも一部が、バリアメタル２１４で覆われていない状態を指す。例えばトレンチ部のＸ軸方向の中央が、バリアメタル２１４で覆われていない場合、当該トレンチ部とエミッタ電極５２との間にバリアメタル２１４が設けられていないとしてよい。また、トレンチ部のＸ軸方向の半分以上の領域がバリアメタル２１４で覆われていない状態を、トレンチ部とエミッタ電極５２との間にバリアメタル２１４が設けられていないとしてもよい。Ｙ軸方向において、バリアメタル２１４はトレンチ部より広い範囲に設けられてよく、同一の範囲に設けられてよく、狭い範囲に設けられてもよい。
第１領域２０１では、トレンチ部の少なくとも一部分がバリアメタル２１４に覆われていないので、半導体基板１０における格子欠陥や固定電荷を低減しやすくなる。トレンチ部をバリアメタル２１４で覆わないことで、半導体基板１０を水素アニールしたときに、トレンチ部を介して半導体基板１０に水素が侵入しやすくなる。このため、トレンチ部に接するベース領域１４等の格子欠陥や固定電荷を効率よく低減できる。トレンチ部に接するベース領域１４にチャネルが形成されるので、ベース領域１４の格子欠陥とトレンチ部のゲート酸化膜のイオン（固定電荷）を低減することで、閾値電圧Ｖｔｈの低下等の特性の変動を抑制できる。また、第１領域２０１では、トレンチ部の層間絶縁膜３８の上面がバリアメタル２１４で覆われておらず、且つトレンチ部と接するベース領域１４の一部がチャネルとして機能する境界領域の面積が、トランジスタ部７０全体の面積に比べて半分以下になる。これにより、エミッタ電極５２の欠損による樹脂イオン侵入の確率を減らすことができる。
第２領域２０２では、トレンチ部がバリアメタル２１４で覆われているので、半導体基板１０への樹脂イオン等の侵入を抑制しやすくなる。
上述した第１領域２０１および第２領域２０２を混在させることで、水素アニール等により格子欠陥や固定電荷の低減を優先する領域と、樹脂イオン等の侵入を抑制することを優先する領域とを、半導体基板１０に設けることができる。これにより、半導体装置１００の閾値電圧の低下等の特性の変動を抑制しやすくなる。
第１領域２０１および第２領域２０２は、活性部１６０に設けられてよい。これにより、トランジスタ部７０およびダイオード部８０の特性の変動を抑制できるほか、特性の最適化を行うことができる。図３の例では、第１領域２０１は、トランジスタ部７０において、ダイオード部８０のＸ軸方向における最も近くに配置されている。第１領域２０１は、トランジスタ部７０において、ダイオード部８０とＸ軸方向に接する位置に設けられてよい。第１領域２０１は、Ｘ軸方向において１つのメサ部６０を含んでよく、２つ以上のメサ部６０を含んでもよい。図３の例では、第１領域２０１はダイオード部８０にも設けられている。ダイオード部８０のＸ軸方向の全体が、第１領域２０１であってよい。
トランジスタ部７０とダイオード部８０との間に境界領域が設けられている場合、第１領域２０１は、トランジスタ部７０において境界領域と接する位置に設けられてよい。境界領域は、例えば半導体基板１０の上面２１側の構造がダイオード部８０と同一であり、下面２３側の構造がトランジスタ部７０と同一の領域である。境界領域は、半導体基板１０の下面２３にコレクタ領域２２を有し、半導体基板１０の上面２１にベース領域１４を有し、且つ、半導体基板１０の上面２１にエミッタ領域１２およびゲートトレンチ部４０を有さない領域であってよい。この場合、境界領域のＸ軸方向における全体が、第１領域２０１であってよい。コレクタ領域２２は、上面視でライフタイム制御領域２１２が設けられていて、且つエミッタ領域１２が形成されていないメサ部６１まで延伸してよい。一例として、点線でしめすように１つのメサ部６１を境界領域として、コレクタ領域２２が延伸してよい。コレクタ領域２２は、複数のメサ部６１にわたり延伸してよい。すなわち、境界領域は複数のメサ部６１にわたって設けられてよい。
トランジスタ部７０に配置された第１領域２０１にはライフタイム制御領域２１２が設けられてよい。第１領域２０１は、トランジスタ部７０におけるライフタイム制御領域２１２の全体を含んでよい。第１領域２０１は、ライフタイム制御領域２１２が設けられていない部分を含んでもよい。トランジスタ部７０におけるライフタイム制御領域２１２の上方のトレンチ部は、バリアメタル２１４により覆われていなくてよい。これにより、ライフタイム制御領域２１２を形成するときに生じた格子欠陥あるいは固定電荷を、水素アニールにより低減しやすくなる。
トランジスタ部７０に配置された第１領域２０１のＸ軸－Ｚ軸の断面において、トレンチ部の個数に対するゲートトレンチ部４０の個数の割合は、７０％以下であってよく、５０％以下であってよく、３０％以下であってよく、１０％以下であってよい。第１領域２０１におけるトレンチ部の個数とは、ゲートトレンチ部４０の個数と、ダミートレンチ部３０の個数の総和であってよい。トランジスタ部７０に配置された第１領域２０１において、ゲートトレンチ部４０の個数の割合が少ないほど、閾値電圧Ｖｔｈの変動を抑制できる。トレンチ部の個数に対するゲートトレンチ部４０の個数の割合が小さくなるに応じて閾値電圧Ｖｔｈの変動幅が減少し、トレンチ部の個数に対するゲートトレンチ部４０の個数の割合が３０％以下では閾値電圧Ｖｔｈの変動幅が最小で略一定となった。ダミートレンチ部３０はゲート電圧とは異なる電位を備えてよい。そのため、トランジスタ部７０に配置された第１領域２０１におけるダミートレンチ部３０の割合が多いほど、閾値電圧Ｖｔｈの変動幅は小さくなる。トランジスタ部７０に配置された第１領域２０１のＸ軸とＺ軸の断面において、ゲートトレンチ部４０の個数はダミートレンチ部３０の個数よりも少なくてよい。
ダイオード部８０に配置された第１領域２０１にはライフタイム制御領域２１２が設けられてよい。第１領域２０１は、ダイオード部８０におけるライフタイム制御領域２１２の全体を含んでよい。ダイオード部８０におけるライフタイム制御領域２１２の上方のトレンチ部は、バリアメタル２１４により覆われていなくてよい。これにより、ライフタイム制御領域２１２を形成するときに生じたダメージを、水素アニールにより回復しやすくなる。
第２領域２０２は、トランジスタ部７０において、第１領域２０１よりもダイオード部８０から離れた位置に配置されている。つまり、トランジスタ部７０の第２領域２０２とダイオード部８０とのＸ軸方向における距離は、トランジスタ部７０の第１領域２０１とダイオード部８０とのＸ軸方向における距離よりも大きくてよく、小さくてもよい。本例では大きい。本例のトランジスタ部７０は、Ｘ軸方向の両端において第１領域２０１を有する。また、トランジスタ部７０において、両端の２つの第１領域２０１に挟まれた領域の全体が第２領域２０２である。本例では、トランジスタ部７０に配置された第２領域２０２には、ライフタイム制御領域２１２が設けられていない。この場合、第２領域２０２には、ライフタイム制御領域２１２を形成するときの格子欠陥や固定電荷が形成されていないので、水素アニールのためにバリアメタル２１４を除外しなくてもよい。第２領域２０２におけるトレンチ部をバリアメタル２１４で覆うことで、第２領域２０２に対する樹脂イオン等の侵入を抑制できる。１つのトランジスタ部７０において、Ｘ軸方向の第１領域２０１の総幅は、第２領域２０２の総幅よりも小さくてよい。
図４は、図３のｍ－ｍ断面に沿った、ライフタイム制御領域２１２における再結合中心のＺ軸方向における濃度分布、ネット・ドーピング濃度分布およびキャリアライフタイム分布を示している。本例のライフタイム制御領域２１２は、ヘリウムイオンを半導体基板１０の上面２１側から照射して形成している。
ライフタイム制御領域２１２におけるライフタイムキラー（再結合中心）の濃度は、第１深さＺ１においてピーク濃度Ｎｐとなる。当該深さ位置は、半導体基板１０の深さ方向の中央よりも上面２１側におけるドリフト領域１８に配置される。ピーク濃度Ｎｐの半値０．５Ｎｐより高濃度のライフタイムキラーを有する領域を、ライフタイム制御領域２１２としてよい。
ヘリウムイオン等を上面２１側から照射する場合は、ピーク位置Ｚ１から半導体基板１０の上面２１まで、ピーク濃度Ｎｐより低い濃度のライフタイムキラーが、濃度が徐々に減少するように裾を引いて分布している。一方で、ピーク位置Ｚ１よりも半導体基板１０の下面２３側におけるライフタイムキラーの濃度は、ピーク位置Ｚ１よりも半導体基板１０の上面２１側におけるライフタイムキラーの濃度よりも急峻に低下する。ライフタイム制御領域２１２の濃度分布は、下面２３には届かなくてもよい。
上面２１からピーク濃度Ｎｐの位置まで連続して裾を引く分布であれば、ピーク濃度Ｎｐの深さ位置Ｚ１が半導体基板１０の深さ方向の中間位置よりも下面２３側にあってもよい。
図４に示される再結合中心の濃度は、上述したようにヘリウム濃度であってもよいし、ヘリウム照射によって形成された結晶欠陥密度であってもよい。結晶欠陥は、格子間ヘリウム、空孔、複空孔等、空孔等により形成されたダングリング・ボンドであってよい。これらの結晶欠陥により、キャリアの再結合中心が形成される。形成された再結合中心のエネルギー準位（トラップ準位）を介して、キャリアの再結合が促進される。再結合中心濃度は、トラップ準位密度に対応する。
図４に示されるキャリアライフタイム分布は、再結合中心濃度のピーク位置Ｚ１に略対応する位置で、最小値τｍｉｎとなる。上面２１に近いベース領域１４では、キャリアライフタイム分布は、τｍｉｎよりも大きな値τ１を有してよい。ライフタイムキラーを導入していない領域では、キャリアライフタイム分布は、ほぼ一様な値（τ０とする）で分布してよい。本例では、深さ位置ｘｎよりも下面２３側の領域で、キャリアライフタイムがτ０である。本例の深さ位置ｘｎは、深さ位置Ｚ１よりも深いドリフト領域１８内の位置である。値τ０は、値τ１よりも大きい。上面視において、ライフタイム制御領域２１２以外の領域、すなわちライフタイムキラーを導入していない他の領域では、深さ位置Ｚ１におけるキャリアライフタイムの値はτ０であってよい。
図５は、ｅ－ｅ断面の他の例を示す図である。本例の半導体装置１００においては、ダイオード部８０に第２領域２０２が配置されている点で、図１から図４において説明した例と相違する。他の構造は、図１から図４において説明したいずれかの態様と同様である。
本例によれば、ダイオード部８０に対する樹脂イオン等の侵入を抑制できる。ダイオード部８０は、ゲートトレンチ部４０、エミッタ領域１２およびベース領域１４を含むゲート構造を有さないので、ダイオード部８０に第２領域２０２を配置しても、閾値電圧Ｖｔｈへの影響は小さい。
第２領域２０２は、Ｘ軸方向のダイオード部８０の全体に配置されてよい。他の例では、ダイオード部８０は、Ｘ軸方向において第１領域２０１と第２領域２０２とが混在していてもよい。ダイオード部８０のうち、トランジスタ部７０に接する位置に第１領域２０１が配置されてよく。ダイオード部８０のうち、トランジスタ部７０に接する位置に第２領域２０２が配置されていてもよい。
本例においても、トランジスタ部７０のうちダイオード部８０に最も近い位置に第１領域２０１が配置されている。ただし、第１領域２０１と、ダイオード部８０との境界には、バリアメタル２１４で覆われたトレンチ部が配置されていてもよい。
図６は、ｅ－ｅ断面の他の例を示す図である。本例は、トランジスタ部７０における第１領域２０１および第２領域２０２が、本明細書で説明する他の例と相違する。他の構造は、本明細書で説明するいずれかの例と同様である。半導体装置１００は、図３または図５において説明した構成を有する領域と、図６において説明する構成を有する領域とが混在していてよい。
本例のトランジスタ部７０は、Ｘ軸方向においてダイオード部８０に最も近い位置に、第２領域２０２を有する。Ｘ軸方向におけるトランジスタ部７０の全体が、第２領域２０２であってもよい。図６の例では、Ｘ軸方向におけるダイオード部８０の全体が第２領域２０２であるが、ダイオード部８０の全体が第１領域２０１であってよく、ダイオード部８０が第１領域２０１および第２領域２０２の両方を有していてもよい。
本例のトランジスタ部７０には、ライフタイム制御領域２１２が設けられていない。ダイオード部８０には、ライフタイム制御領域２１２が設けられている。本例のライフタイム制御領域は、上面視でダミートレンチ部３０の下面側に設けられている。本例のライフタイム制御領域は、上面視でゲートトレンチ部４０の下面側に設けられていない。Ｘ軸方向におけるダイオード部８０の全体にライフタイム制御領域２１２が設けられてもよい。
本例では、トランジスタ部７０にライフタイム制御領域２１２が設けられていないので、閾値電圧Ｖｔｈの変動を抑制できる。また、バリアメタル２１４により、トランジスタ部７０およびダイオード部８０への樹脂イオン等の侵入を抑制できる。
図７は、半導体基板１０の上面視における第４領域２０４および第５領域２０５の配置例を示す図である。第４領域２０４および第５領域２０５は、それぞれがトランジスタ部７０およびダイオード部８０を有する。第４領域２０４は、活性部１６０の上面視において間隔の広い斜線のハッチングを付した領域であり、第５領域２０５は、活性部１６０の上面視において第４領域２０４以外の領域である。
第４領域２０４におけるトランジスタ部７０は、ダイオード部８０の最も近くに、ライフタイム制御領域２１２が設けられた第１領域２０１を有する。例えば第４領域２０４は、図３または図５において説明したいずれかの構造を有する。本例の第４領域２０４は、ダイオード部８０の近傍におけるトランジスタ部７０の閾値電圧Ｖｔｈの変動抑制を優先した領域である。
第５領域２０５におけるトランジスタ部７０は、ダイオード部８０の最も近くに、ライフタイム制御領域２１２が設けられていない第２領域２０２を有する。例えば第５領域２０５は、図６において説明した構造を有する。本例の第５領域２０５は、ダイオード部８０の近傍におけるトランジスタ部７０に対する樹脂イオン等の侵入抑制を優先した領域である。
上面視において、本例の第５領域２０５は第４領域２０４よりも外側に配置されている。外側とは、半導体基板１０の端辺１６２に近い側を指してよく、半導体基板１０の上面視における中心から遠い側を指してもよい。本例の第４領域２０４は、上面視において第５領域２０５に挟まれている。つまり本例の第４領域２０４は、ＸＹ面と平行な少なくとも１つの方向において、第５領域２０５に挟まれている。図７の例では、第４領域２０４は第５領域２０５に囲まれている。つまり本例の第４領域２０４は、ＸＹ面と平行な全ての方向において、第５領域２０５に挟まれている。
第４領域２０４および第５領域２０５を設けることで、ダイオード部８０の近傍におけるトランジスタ部７０の閾値電圧Ｖｔｈの変動抑制を優先した領域と、ダイオード部８０の近傍におけるトランジスタ部７０に対する樹脂イオン等の侵入抑制を優先した領域とを選択的に配置できる。第５領域２０５を第４領域２０４の外側に配置することで、半導体基板１０の中央近傍における閾値電圧Ｖｔｈの変動を抑制できる。上面視において第４領域２０４の面積は、第５領域２０５の面積よりも大きくてよい。
エミッタ電極５２の上方には、ポリイミド等の保護膜２２２が設けられる。保護膜２２２には、エミッタ電極５２を露出させる開口部２２０が設けられる。開口部２２０において、エミッタ電極５２とリードフレームまたはワイヤ等の配線３００とが接続される。本例では開口部２２０において、エミッタ電極５２の上面に配線３００が２本接続している。配線３００の本数はこれに限らない。上面視における開口部２２０の縁の近傍で、エミッタ電極５２に印加される残留応力が大きくなりやすい。このため、開口部２２０の縁の近傍で、エミッタ電極５２に欠損または空隙が生じやすくなり、半導体基板１０に樹脂イオン等が侵入しやすくなる。
上面視において、開口部２２０の縁の下方には、第５領域２０５が配置されていてよい。つまり上面視において、開口部２２０の縁と第５領域２０５とが重なっていてよい。上面視において、開口部２２０の内部に第４領域２０４の全体が配置されてよい。これにより、開口部２２０の縁の近傍にバリアメタル２１４を配置して、半導体基板１０への樹脂イオン等の侵入を抑制できる。
上面視において、開口部２２０の縁と、第４領域２０４とは離れていてよい。開口部２２０の縁と第４領域２０４との最短距離は、１０μｍ以上であってよく、３０μｍ以上であってよく、５０μｍ以上であってよく、１００μｍ以上であってもよい。上面視において、第５領域２０５の端部のうち、活性部１６０の外周側の端部から、第４領域２０４と接する端部までの最短距離Ｌ１は、１０μｍ以上１００μｍ以下であってよい。距離Ｌ１は、２０μｍ以上であってよく、８０μｍ以下であってよく、４０μｍ以上であってよく、６０μｍ以下であってよい。
図８は、半導体基板１０の上面視における他の構成例を示す図である。本例の半導体装置１００は、第６領域２０６を有する点で、図７において説明した例と相違する。他の構造は、図７において説明したいずれかの態様と同様である。
第６領域２０６は、トランジスタ部７０およびダイオード部８０を有する。第６領域２０６におけるトランジスタ部７０は、ダイオード部８０の最も近くに、ライフタイム制御領域２１２が設けられていない第２領域２０２を有する。例えば第６領域２０６は、図６において説明した構造を有する。第６領域２０６は、第５領域２０５と同様の構造を有してよい。本例の第６領域２０６は、ダイオード部８０の近傍におけるトランジスタ部７０に対する樹脂イオン等の侵入抑制を優先した領域である。
上面視において、第６領域２０６は第４領域２０４に囲まれている。このような構成によっても、ダイオード部８０の近傍におけるトランジスタ部７０の閾値電圧Ｖｔｈの変動抑制を優先した領域と、ダイオード部８０の近傍におけるトランジスタ部７０に対する樹脂イオン等の侵入抑制を優先した領域とを選択的に配置できる。
本例の保護膜２２２は、上面視において第６領域２０６の内側に、開口部２２０を有してよい。開口部２２０の縁の下方には、第６領域２０６が配置されている。このような構造により、開口部２２０の縁の近傍にバリアメタル２１４を配置して、半導体基板１０への樹脂イオン等の侵入を抑制できる。半導体装置１００は、第５領域２０５を有さなくてもよい。つまり、活性部１６０において第６領域２０６以外の領域は、第４領域２０４であってもよい。上面視において第４領域２０４の面積は、第６領域２０６の面積よりも大きくてよい。本例では開口部２２０において、エミッタ電極５２の上面に配線３００が１本接続している。配線３００の本数はこれに限らない。
第４領域２０４、第５領域２０５および第６領域２０６は、図７および図８に示すように、矩形状（例えば図８における第６領域２０６）か、または、矩形の外形に沿って配置された帯状の領域（例えば図８における第４領域２０４および第５領域２０５）であってよい。当該矩形状の各辺は、Ｘ軸およびＹ軸のいずれかと平行であってよい。ただし第４領域２０４、第５領域２０５および第６領域２０６の形状はこれに限定されない。
図９は、半導体基板１０の上面視における他の構成例を示す図である。本例の半導体装置１００は、複数の第６領域２０６を有する点で、図８の例と相違する。他の構造は、図８において説明したいずれかの態様と同様である。
本例の保護膜２２２は、上面視においてそれぞれの第６領域２０６の内側に、開口部２２０を有してよい。それぞれの開口部２２０の縁の下方には、第６領域２０６が配置されている。このような構造により、開口部２２０の縁の近傍にバリアメタル２１４を配置して、半導体基板１０への樹脂イオン等の侵入を抑制できる。本例ではそれぞれの開口部２２０において、エミッタ電極５２の上面に配線３００が１本ずつ接続している。配線３００の本数は、開口部２２０の個数に応じた本数であってよく、ステッチ接続により開口部２２０の個数よりも少ない本数であってもよい。本例では、配線３００の本数はステッチ接続により、開口部２２０の個数である４個よりも少ない本数の２本である。配線３００の本数および開口部２２０の個数は、本例に限らない。
図１０は、複数の半導体装置１００の閾値電圧Ｖｔｈの分布の一例を示す図である。図１０の横軸は閾値電圧Ｖｔｈを示し、縦軸はそれぞれの閾値電圧Ｖｔｈを有する半導体装置１００の個数（出現頻度）を示す。図１０においては、図１から図９において説明した実施例に係る半導体装置１００の閾値電圧Ｖｔｈの分布を実線で示し、参考例に係る半導体装置の閾値電圧Ｖｔｈの分布を破線で示している。参考例に係る半導体装置は、全体が第２領域２０２であり、第１領域２０１を有していない。
参考例では、第１領域２０１が設けられていないので、半導体基板１０におけるダメージが回復せずに、閾値電圧Ｖｔｈが広い範囲に分布する。これに対して実施例では、第１領域２０１が設けられることで、半導体基板１０におけるダメージが回復しやすくなり、閾値電圧Ｖｔｈのばらつきが小さくなっている。
図１１は、ｅ－ｅ断面の他の例を示す図である。本例の半導体装置１００は、プラグ部５５を有する点で、本明細書において説明する他の例と相違する。プラグ部５５以外の構造は、本明細書において説明するいずれかの態様と同様である。
プラグ部５５は、タングステンを含む金属層である。プラグ部５５は、それぞれのコンタクトホール５４に充填される。本例のプラグ部５５は、コンタクトホール５４において、バリアメタル２１４とエミッタ電極５２との間に配置されている。これにより、コンタクトホール５４を微細化した場合でも、コンタクトホール５４に導電材料を充填でき、エミッタ電極５２と半導体基板１０との電気的な接続の信頼性を高めることができる。
第１領域２０１においては、トレンチ部とエミッタ電極５２との間には、バリアメタル２１４およびプラグ部５５が設けられていない。このような構成により、半導体基板１０に対する水素の導入を容易にできる。
第２領域２０２においては、トレンチ部とエミッタ電極５２との間に、バリアメタル２１４およびプラグ部５５が設けられている。これにより、半導体基板１０に対する樹脂イオン等の侵入を更に抑制できる。プラグ部５５は、バリアメタル２１４の全体の上方に設けられてよい。
図１２は、ｅ－ｅ断面の他の例を示す図である。本例の半導体装置１００は、第１領域２０１および第３領域２０３を有する点で、本明細書において説明する他の例と相違する。半導体装置１００は、第２領域２０２を更に有してもよい。第３領域２０３以外の構造は、本明細書において説明するいずれかの態様と同様である。
第３領域２０３は、トレンチ部とエミッタ電極５２との間にバリアメタル２１４が設けられておらず、且つ、バリアメタル２１４が設けられていないトレンチ部と接するメサ部と、エミッタ電極５２との間にもバリアメタル２１４が設けられていない領域である。本例の第３領域２０３ではトレンチ部の上方に層間絶縁膜３８が設けられていない。
第１領域２０１、第２領域２０２および第３領域２０３は、活性部１６０に設けられている。ダイオード部８０に第３領域２０３が配置されている。Ｘ軸方向のダイオード部８０の全体が第３領域２０３であってよい。ただし、ダイオード部８０とトランジスタ部７０との境界のトレンチ部の上方には、層間絶縁膜３８が設けられていてもよい。第３領域２０３においては、エミッタ電極５２が、半導体基板１０の上面２１およびトレンチ部と接していてよい。
本例では、トランジスタ部７０においてダイオード部８０の最も近くに第１領域２０１が配置されている。X軸方向のトランジスタ部７０の全体が第１領域２０１であってよく、図３および図５に示すようにトランジスタ部７０が第１領域２０１および第２領域２０２を有してもよい。
ライフタイム制御領域２１２は、第１領域２０１および第３領域２０３の両方に設けられてよい。本例のライフタイム制御領域２１２は、第１領域２０１および第３領域２０３のＸ軸方向の全体に設けられている。本例によっても、トランジスタ部７０における閾値電圧Ｖｔｈの変動を抑制できる。また、ダイオード部８０におけるダメージを回復しやすくなる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、２９・・・直線部分、３０・・・ダミートレンチ部、３１・・・先端部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、３９・・・直線部分、４０・・・ゲートトレンチ部、４１・・・先端部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、５２・・・エミッタ電極、５４・・・コンタクトホール、５５・・・プラグ部、６０、６１・・・メサ部、７０・・・トランジスタ部、８０・・・ダイオード部、８１・・・延長領域、８２・・・カソード領域、９０・・・エッジ終端構造部、１００・・・半導体装置、１３０・・・ゲート配線、１６０・・・活性部、１６２・・・端辺、１６４・・・ゲートパッド、２０１・・・第１領域、２０２・・・第２領域、２０３・・・第３領域、２０４・・・第４領域、２０５・・・第５領域、２０６・・・第６領域、２１１・・・格子欠陥、２１２・・・ライフタイム制御領域、２１４・・・バリアメタル、２２０・・・開口部、２２２・・・保護膜、３００・・・配線
ウェル領域１１は、ゲート配線１３０と重なって設けられている。ウェル領域１１は、ゲート配線１３０と重ならない範囲にも、所定の幅で延伸して設けられている。本例のウェル領域１１は、コンタクトホール５４のＹ軸方向の端から、ゲート配線１３０側に離れて設けられている。ウェル領域１１は、ベース領域１４よりもドーピング濃度の高い第２導電型の領域である。本例のベース領域１４はＰ型であり、ウェル領域１１はＰ＋型である。
トランジスタ部７０のメサ部６０には、Ｎ＋型のエミッタ領域１２およびＰ型のベース領域１４が、半導体基板１０の上面２１側から順番に設けられている。ベース領域１４の下方にはドリフト領域１８が設けられている。メサ部６０には、Ｎ＋型の蓄積領域１６が設けられてもよい。蓄積領域１６は、ベース領域１４とドリフト領域１８との間に配置される。蓄積領域１６は、ドリフト領域１８よりもドーピング濃度が高いＮ＋型の領域である。ドリフト領域１８とベース領域１４との間に高濃度の蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、オン電圧を低減できる。蓄積領域１６は、各メサ部６０におけるベース領域１４の下面全体を覆うように設けられてよい。蓄積領域１６は、ダイオード部８０の各メサ部６１にも設けられてよく、設けられていなくてもよい。
ダイオード部８０のメサ部６１には、半導体基板１０の上面２１に接して、Ｐ型のベース領域１４が設けられている。ベース領域１４の下方には、ドリフト領域１８が設けられている。ダイオード部８０のベース領域１４を、アノード領域と称する場合がある。ダイオード部８０のベース領域１４は、トランジスタ部７０のベース領域１４と同一のドーピング濃度を有してよく、異なるドーピング濃度を有してもよい。例えばダイオード部８０のベース領域１４のドーピング濃度は、トランジスタ部７０のベース領域１４のドーピング濃度より低くてよい。
第２領域２０２は、トランジスタ部７０において、第１領域２０１よりもダイオード部８０から離れた位置に配置されている。トランジスタ部７０の第２領域２０２とダイオード部８０とのＸ軸方向における距離は、トランジスタ部７０の第１領域２０１とダイオード部８０とのＸ軸方向における距離よりも大きくてよく、小さくてもよい。本例では大きい。本例のトランジスタ部７０は、Ｘ軸方向の両端において第１領域２０１を有する。また、トランジスタ部７０において、両端の２つの第１領域２０１に挟まれた領域の全体が第２領域２０２である。本例では、トランジスタ部７０に配置された第２領域２０２には、ライフタイム制御領域２１２が設けられていない。この場合、第２領域２０２には、ライフタイム制御領域２１２を形成するときの格子欠陥や固定電荷が形成されていないので、水素アニールのためにバリアメタル２１４を除外しなくてもよい。第２領域２０２におけるトレンチ部をバリアメタル２１４で覆うことで、第２領域２０２に対する樹脂イオン等の侵入を抑制できる。１つのトランジスタ部７０において、Ｘ軸方向の第１領域２０１の総幅は、第２領域２０２の総幅よりも小さくてよい。

Claims (23)

  1. 上面および下面を有する半導体基板に形成された半導体装置であって、
    前記半導体基板の前記上面から前記半導体基板の内部まで形成され、且つ、前記半導体基板の前記上面において第１方向に並んで配置された複数のトレンチ部と、
    前記複数のトレンチ部のうちの２つのトレンチ部に挟まれた１つ以上のメサ部と、
    前記半導体基板の前記上面の上方に設けられ、前記半導体基板の材料よりも融点の高い金属を含まない上面電極と、
    少なくとも１つの前記メサ部と、前記上面電極との間に配置され、前記半導体基板の材料よりも融点の高い金属を含むバリアメタルと
    を備え、
    前記トレンチ部と前記上面電極との間に前記バリアメタルが設けられておらず、且つ、前記バリアメタルが設けられていない前記トレンチ部と接する前記メサ部である第１メサ部を有し、前記第１メサ部と前記上面電極との間に前記バリアメタルが設けられている第１領域と、
    前記トレンチ部と前記上面電極との間に前記バリアメタルが設けられている第２領域と
    を有する半導体装置。
  2. 前記第２領域は、前記バリアメタルが設けられている前記トレンチ部と接する前記メサ部である第２メサ部を有し、前記第２メサ部と前記上面電極との間に前記バリアメタルが設けられている
    請求項１に記載の半導体装置。
  3. 前記トレンチ部と前記上面電極との間に前記バリアメタルが設けられておらず、且つ、前記バリアメタルが設けられていない前記トレンチ部と接する前記メサ部である第３メサ部を有し、前記第３メサ部と前記上面電極との間にも前記バリアメタルが設けられていない第３領域を更に有する
    請求項１に記載の半導体装置。
  4. 前記半導体装置は、前記半導体基板においてトランジスタ部およびダイオード部が設けられた活性部を有し、
    前記第１領域および前記第２領域は、前記活性部に設けられている
    請求項１に記載の半導体装置。
  5. 前記トランジスタ部および前記ダイオード部は、前記第１方向において並んで配置され、
    前記第１領域は、前記トランジスタ部において前記ダイオード部の最も近くに配置されている
    請求項４に記載の半導体装置。
  6. 前記第２領域は、前記トランジスタ部において、前記第１領域よりも前記ダイオード部から離れた位置に配置されている
    請求項５に記載の半導体装置。
  7. 前記第２領域は、前記ダイオード部に配置されている
    請求項５に記載の半導体装置。
  8. 前記トレンチ部と前記上面電極との間に設けられた層間絶縁膜を更に備え、
    前記第１領域において、前記トレンチ部の上方の前記層間絶縁膜と前記上面電極とが接しており、
    前記第２領域において、前記トレンチ部の上方の前記層間絶縁膜と前記上面電極との間に前記バリアメタルが設けられている
    請求項１から７のいずれか一項に記載の半導体装置。
  9. 前記第２領域において、前記トレンチ部の上方の前記バリアメタルと前記上面電極との間にタングステンが設けられており、
    前記第１領域において、前記トレンチ部と前記上面電極との間にタングステンが設けられていない
    請求項１から７のいずれか一項に記載の半導体装置。
  10. 前記半導体基板の上面側に配置されたライフタイム制御領域を更に備え、
    前記トランジスタ部に配置された前記第１領域には前記ライフタイム制御領域が設けられ、
    前記トランジスタ部に配置された前記第２領域には前記ライフタイム制御領域が設けられていない
    請求項６に記載の半導体装置。
  11. 前記半導体基板の上面側に配置されたライフタイム制御領域を更に備え、
    前記トランジスタ部に配置された前記第１領域に前記ライフタイム制御領域が設けられ、
    前記ダイオード部に配置された前記第２領域に前記ライフタイム制御領域が設けられている
    請求項７に記載の半導体装置。
  12. 前記半導体基板の上面側に配置されたライフタイム制御領域を更に備え、
    前記半導体装置は、それぞれが前記トランジスタ部および前記ダイオード部を有する第４領域および第５領域を有し、
    前記第４領域における前記トランジスタ部は、前記ダイオード部の最も近くに、前記ライフタイム制御領域が設けられた前記第１領域を有し、
    前記第５領域における前記トランジスタ部は、前記ダイオード部の最も近くに、前記ライフタイム制御領域が設けられていない前記第２領域を有し、
    上面視において、前記第５領域は前記第４領域よりも外側に配置されている
    請求項５から７のいずれか一項に記載の半導体装置。
  13. 上面視において、前記第４領域が前記第５領域に挟まれている
    請求項１２に記載の半導体装置。
  14. 前記上面電極の上方に設けられた保護膜を更に備え、
    前記保護膜は、前記上面電極を露出させる開口部を有し、
    上面視において、前記開口部の縁の下方に、前記第５領域が配置されている
    請求項１２に記載の半導体装置。
  15. 前記半導体装置は、前記トランジスタ部および前記ダイオード部を有する第６領域を有し、
    前記第６領域における前記トランジスタ部は、前記ダイオード部の最も近くに、前記ライフタイム制御領域が設けられていない前記第２領域を有し、
    上面視において、前記第６領域は、前記第４領域に囲まれている
    請求項１３に記載の半導体装置。
  16. 前記半導体装置は、前記半導体基板においてトランジスタ部およびダイオード部が設けられた活性部を有し、
    前記第１領域および前記第３領域は、前記活性部に設けられている
    請求項３に記載の半導体装置。
  17. 前記トランジスタ部および前記ダイオード部は、前記第１方向において並んで配置され、
    前記第１領域は、前記トランジスタ部において前記ダイオード部の最も近くに配置されている
    請求項１６に記載の半導体装置。
  18. 前記第３領域は、前記ダイオード部に配置されている
    請求項１７に記載の半導体装置。
  19. 前記トレンチ部と前記上面電極との間に設けられた層間絶縁膜を更に備え、
    前記第１領域において、前記トレンチ部の上方の前記層間絶縁膜と前記上面電極とが接しており、
    前記第３領域には、前記トレンチ部の上方に前記層間絶縁膜が設けられていない
    請求項１６から１８のいずれか一項に記載の半導体装置。
  20. 前記半導体基板の上面側に配置されたライフタイム制御領域を更に備え、
    前記第１領域および前記第３領域に前記ライフタイム制御領域が設けられている
    請求項１６から１８のいずれか一項に記載の半導体装置。
  21. 上面および下面を有する半導体基板に形成された半導体装置であって、
    前記半導体基板の前記上面から前記半導体基板の内部まで形成され、且つ、前記半導体基板の前記上面において第１方向に並んで配置された複数のトレンチ部と、
    前記複数のトレンチ部のうちの２つのトレンチ部に挟まれた１つ以上のメサ部と、
    前記半導体基板の前記上面の上方に設けられ、前記半導体基板の材料よりも融点の高い金属を含まない上面電極と、
    少なくとも１つの前記メサ部と、前記上面電極との間に配置され、チタンを含むバリアメタルと
    を備え、
    前記トレンチ部と前記上面電極との間に前記バリアメタルが設けられておらず、且つ、前記バリアメタルが設けられていない前記トレンチ部と接する前記メサ部と前記上面電極との間に前記バリアメタルが設けられている第１領域と、
    前記トレンチ部と前記上面電極との間に前記バリアメタルが設けられておらず、且つ、前記バリアメタルが設けられていない前記トレンチ部と接する前記メサ部と、前記上面電極との間にも前記バリアメタルが設けられていない第３領域と
    を有する半導体装置。
  22. 前記半導体基板の材料よりも融点の高い金属は、チタン、モリブデン、タングステン、ハフニウム、バナジウム、パラジウム、ジルコニウム、ニオブ、ニッケル、コバルト、白金のいずれかである
    請求項１または２１に記載の半導体装置。
  23. 前記開口部の前記上面電極に配線が接続されている
    請求項１４に記載の半導体装置。
JP2023005467A 2023-01-17 2023-01-17 半導体装置 Pending JP2024101464A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2023005467A JP2024101464A (ja) 2023-01-17 2023-01-17 半導体装置
US18/542,818 US20240243169A1 (en) 2023-01-17 2023-12-18 Semiconductor device
CN202311789957.4A CN118366985A (zh) 2023-01-17 2023-12-25 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2023005467A JP2024101464A (ja) 2023-01-17 2023-01-17 半導体装置

Publications (1)

Publication Number Publication Date
JP2024101464A true JP2024101464A (ja) 2024-07-29

Family

ID=91853879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023005467A Pending JP2024101464A (ja) 2023-01-17 2023-01-17 半導体装置

Country Status (3)

Country Link
US (1) US20240243169A1 (ja)
JP (1) JP2024101464A (ja)
CN (1) CN118366985A (ja)

Also Published As

Publication number Publication date
CN118366985A (zh) 2024-07-19
US20240243169A1 (en) 2024-07-18

Similar Documents

Publication Publication Date Title
US11239324B2 (en) Semiconductor device and semiconductor device manufacturing method
JP7476996B2 (ja) 半導体装置
US20230361167A1 (en) Semiconductor device and manufacturing method
JP7211516B2 (ja) 半導体装置
JP2024024105A (ja) 半導体装置
US20230197772A1 (en) Semiconductor device
JP7231064B2 (ja) 半導体装置
JP2024101464A (ja) 半導体装置
CN113140616A (zh) 半导体装置
WO2024166492A1 (ja) 半導体装置
US20220123133A1 (en) Semiconductor apparatus and manufacturing method of semiconductor apparatus
WO2024166494A1 (ja) 半導体装置
WO2024166493A1 (ja) 半導体装置
WO2024122541A1 (ja) 半導体装置および半導体装置の製造方法
WO2023176887A1 (ja) 半導体装置および半導体装置の製造方法
JP2024100692A (ja) 半導体装置
US20240006520A1 (en) Semiconductor device
US20240194777A1 (en) Semiconductor device
US20240162285A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20240030322A1 (en) Semiconductor apparatus, and manufacturing method thereof
US20220328313A1 (en) Semiconductor device and manufacturing method
JP2024067536A (ja) 半導体装置
JP2024035557A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231201