JP2024100692A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2024100692A
JP2024100692A JP2023193814A JP2023193814A JP2024100692A JP 2024100692 A JP2024100692 A JP 2024100692A JP 2023193814 A JP2023193814 A JP 2023193814A JP 2023193814 A JP2023193814 A JP 2023193814A JP 2024100692 A JP2024100692 A JP 2024100692A
Authority
JP
Japan
Prior art keywords
region
lifetime
semiconductor substrate
diode
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023193814A
Other languages
English (en)
Inventor
源宜 窪内
Motoyoshi Kubouchi
崇一 吉田
Takaichi Yoshida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to CN202410002460.1A priority Critical patent/CN118352354A/zh
Priority to US18/404,920 priority patent/US20240243191A1/en
Publication of JP2024100692A publication Critical patent/JP2024100692A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】エミッタ電極へのリーク電流を低減する。【解決手段】半導体基板の上面側の第１深さに設けられ、格子欠陥の密度が第１欠陥密度である第１ライフタイム調整領域を有し、第１ライフタイム調整領域は、コンタクト領域のうち、第１方向においてダイオード部に最も近いコンタクト領域の下方に配置された領域を含み、ダイオード部において第１ライフタイム調整領域が設けられる第１方向の第１長さは０であるか、または、ダイオード部において第１ライフタイム調整領域が設けられない第１方向の第２長さよりも小さい半導体装置を提供する。【選択図】図４

Description

本発明は、半導体装置に関する。
半導体基板にヘリウム等の荷電粒子を注入して、ライフタイム調整領域を形成した構造が知られている（例えば特許文献１および２参照）。
特許文献１ 国際公開第２０２０／１６２０１２号
特許文献２ 国際公開第２０１９／０１３２８６号
半導体装置においては、リーク電流を抑制することが好ましい。
上記課題を解決するために、本発明の第１の態様においては、上面および下面を有する半導体基板を備える半導体装置を提供する。上記半導体装置は、前記半導体基板に設けられたトランジスタ部を備えてよい。上記何れかの半導体装置は、前記半導体基板において、前記トランジスタ部と第１方向に並んで設けられたダイオード部を備えてよい。上記何れかの半導体装置は、前記半導体基板の上面側の第１深さに設けられ、格子欠陥の密度が第１欠陥密度であり、前記トランジスタ部に設けられた領域を含む第１ライフタイム調整領域を備えてよい。上記何れかの半導体装置において前記トランジスタ部は、前記半導体基板の前記上面において１つ以上設けられた第１導電型のエミッタ領域を含んでよい。上記何れかの半導体装置において前記トランジスタ部は、前記半導体基板の前記上面において１つ以上設けられた第２導電型のコンタクト領域を含んでよい。上記何れかの半導体装置において前記トランジスタ部は、前記半導体基板の前記下面に設けられた第２導電型のコレクタ領域を含んでよい。上記何れかの半導体装置において前記ダイオード部は、前記半導体基板の前記下面に設けられた第１導電型のカソード領域を含んでよい。上記何れかの半導体装置の前記ダイオード部において前記第１ライフタイム調整領域が設けられる前記第１方向の第１長さは０であるか、または、前記ダイオード部において前記第１ライフタイム調整領域が設けられない前記第１方向の第２長さよりも小さくてよい。
上記何れかの半導体装置の上面視において、前記ダイオード部に設けられた前記第１ライフタイム調整領域の第１面積は０であるか、または、前記ダイオード部において前記第１ライフタイム調整領域が設けられていない領域の第２面積よりも小さくてよい。
上記何れかの半導体装置において前記第１長さは、前記ダイオード部の前記第１方向の長さの４０％以下であってよい。
上記何れかの半導体装置の上面視において、前記ダイオード部に設けられた前記第１ライフタイム調整領域の第１面積は、前記ダイオード部の面積の４０％以下であってよい。
上記何れかの半導体装置において前記第１長さは、前記トランジスタ部に設けられた前記第１ライフタイム調整領域の前記第１方向における第３長さよりも小さくてよい。
上記何れかの半導体装置の上面視において、前記ダイオード部に設けられた前記第１ライフタイム調整領域の第１面積は、前記トランジスタ部に設けられた前記第１ライフタイム調整領域の第３面積よりも小さくてよい。
上記何れかの半導体装置において前記ダイオード部は、前記半導体基板の前記上面から内部まで設けられ、前記第１方向に並んで配置された複数のトレンチ部を有してよい。上記何れかの半導体装置において前記ダイオード部は、前記第１方向において２つの前記トレンチ部の間に配置されたメサ部を複数有してよい。上記何れかの半導体装置において前記ダイオード部は、前記第１方向において隣り合って配置された少なくとも２つの前記メサ部の下方に、前記第１ライフタイム調整領域が設けられていない領域を有してよい。
上記何れかの半導体装置において前記ダイオード部は、前記半導体基板の上面側の第２深さに設けられ、上面視において前記第１ライフタイム調整領域と重ならない領域に設けられ、且つ、格子欠陥の密度が前記第１欠陥密度よりも小さい第２欠陥密度である第２ライフタイム調整領域を有してよい。
上記何れかの半導体装置において前記第２ライフタイム調整領域は、前記ダイオード部において、前記第１ライフタイム調整領域が設けられていない領域の前記第１方向における全範囲に設けられてよい。
上記何れかの半導体装置において前記トランジスタ部は、前記第１方向において前記ダイオード部と隣り合う境界領域を有してよい。上記何れかの半導体装置において前記境界領域は、前記コンタクト領域および前記コレクタ領域を有し、且つ、前記エミッタ領域を有さなくてよい。上記何れかの半導体装置において前記第１ライフタイム調整領域が、前記境界領域に設けられていてよい。
上記何れかの半導体装置において前記第１ライフタイム調整領域は、前記境界領域以外の前記トランジスタ部に設けられていなくてよい。
上記何れかの半導体装置において前記境界領域以外の前記トランジスタ部に、前記半導体基板の上面側の第３深さに設けられ、且つ、格子欠陥の密度が前記第１欠陥密度よりも小さい第３欠陥密度である第３ライフタイム調整領域が設けられていてよい。
上記何れかの半導体装置において前記トランジスタ部に設けられた前記第１ライフタイム調整領域の前記第１方向における長さは、前記半導体基板の深さ方向の厚みの２倍以下、且つ、前記トランジスタ部の前記第１方向における長さより小さくてよい。
上記何れかの半導体装置の前記第１方向において、前記トランジスタ部の全体に前記第１ライフタイム調整領域が設けられていてよい。
上記何れかの半導体装置において前記トランジスタ部は、前記エミッタ領域の下方に配置された第２導電型のベース領域を有してよい。上記何れかの半導体装置において前記ダイオード部は、前記半導体基板の前記上面に設けられた第２導電型のアノード領域を有してよい。上記何れかの半導体装置において前記アノード領域のドーピング濃度が、前記ベース領域のドーピング濃度よりも低くてよい。
上記何れかの半導体装置において前記ダイオード部における前記少なくとも２つの前記メサ部は、前記半導体基板の前記上面に設けられた第２導電型のアノード領域を有してよい。上記何れかの半導体装置において前記ダイオード部における前記少なくとも２つの前記メサ部は、前記半導体基板の前記上面に設けられ、上面視における前記メサ部の長手方向において前記アノード領域と並んで配置された第１導電型のダミーアノード領域を有してよい。
上記何れかの半導体装置において前記ダイオード部は、前記半導体基板の前記下面に設けられ、前記第１方向と異なる第２方向において前記カソード領域の間に配置された第２導電型のダミーカソード領域を含んでよい。
本発明の第２の態様においては、上面および下面を有する半導体基板を備える半導体装置を提供する。上記半導体装置は、前記半導体基板に設けられたトランジスタ部を備えてよい。上記何れかの半導体装置は、前記半導体基板において、前記トランジスタ部と第１方向に並んで設けられたダイオード部を備えてよい。上記何れかの半導体装置は、前記半導体基板の上面側の第１深さに設けられ、格子欠陥の密度が第１欠陥密度である第１ライフタイム調整領域を備えてよい。上記何れかの半導体装置において前記トランジスタ部は、前記半導体基板の前記上面に１つ以上設けられた第１導電型のエミッタ領域を含んでよい。上記何れかの半導体装置において前記トランジスタ部は、前記半導体基板の前記上面に１つ以上設けられた第２導電型のコンタクト領域を含んでよい。上記何れかの半導体装置において前記トランジスタ部は、前記半導体基板の前記下面に設けられた第２導電型のコレクタ領域を含んでよい。上記何れかの半導体装置において前記ダイオード部は、前記半導体基板の前記下面に設けられた第１導電型のカソード領域を含んでよい。上記何れかの半導体装置の前記ダイオード部において、前記第１ライフタイム調整領域が設けられる前記第１方向の第１長さは０であるか、または、前記トランジスタ部に設けられた前記第１ライフタイム調整領域の前記第１方向における第３長さの合計値よりも小さくてよい。
上記何れかの半導体装置において前記第３長さの合計値は、前記トランジスタ部の前記第１方向の長さよりも短くてよい。
本発明の第３の態様においては、上面および下面を有する半導体基板を備える半導体装置を提供する。上記半導体装置は、前記半導体基板に設けられたトランジスタ部を備えてよい。上記何れかの半導体装置は、前記半導体基板において、前記トランジスタ部と第１方向に並んで設けられたダイオード部を備えてよい。上記何れかの半導体装置は、前記半導体基板の上面側の第１深さに設けられ、格子欠陥の密度が第１欠陥密度であり、前記トランジスタ部に設けられた領域を含む第１ライフタイム調整領域を備えてよい。上記何れかの半導体装置において前記トランジスタ部は、前記半導体基板の前記上面に１つ以上設けられた第１導電型のエミッタ領域を含んでよい。上記何れかの半導体装置において前記トランジスタ部は、前記半導体基板の前記上面に１つ以上設けられた第２導電型のコンタクト領域を含んでよい。上記何れかの半導体装置において前記トランジスタ部は、前記半導体基板の前記下面に設けられた第２導電型のコレクタ領域を含んでよい。上記何れかの半導体装置において前記ダイオード部は、前記半導体基板の前記下面に設けられた第１導電型のカソード領域を含んでよい。上記何れかの半導体装置において前記ダイオード部は、前記半導体基板の前記上面から内部まで設けられ、前記第１方向に並んで配置された複数のトレンチ部を有してよい。上記何れかの半導体装置において前記ダイオード部は、前記第１方向において２つの前記トレンチ部の間に配置されたメサ部を複数有してよい。上記何れかの半導体装置において前記ダイオード部は、前記第１方向において隣り合って配置された少なくとも２つの前記メサ部の下方に、前記第１ライフタイム調整領域が設けられていない領域を有してよい。
上記何れかの半導体装置において前記トランジスタ部に設けられた前記第１ライフタイム調整領域の前記第１方向における第３長さの合計値は、前記トランジスタ部の前記第１方向の長さよりも短くてよい。
上記何れかの半導体装置において前記第１深さは、前記半導体基板の深さ方向における中間の深さ位置よりも前記上面側に位置してよい。
上記何れかの半導体装置において前記第１ライフタイム調整領域は、前記コンタクト領域のうち、前記第１方向において前記ダイオード部に最も近い前記コンタクト領域の下方に配置された領域を含んでよい。
上記何れかの半導体装置において前記トランジスタ部の前記第１ライフタイム調整領域は、前記コンタクト領域のうち、前記ダイオード部に最も近い前記コンタクト領域の下方の少なくとも一部には配置されていなくてよい。
本発明の第４の態様においては、上面および下面を有する半導体基板を備える半導体装置を提供する。上記半導体装置は、前記半導体基板に設けられたトランジスタ部を備えてよい。上記何れかの半導体装置は、前記半導体基板において、前記トランジスタ部と第１方向に並んで設けられたダイオード部を備えてよい。上記何れかの半導体装置は、前記トランジスタ部および前記ダイオード部の両方において、前記半導体基板の上面側の第１深さに設けられ、格子欠陥の密度が第１欠陥密度である第１ライフタイム調整領域を備えてよい。上記何れかの半導体装置において前記トランジスタ部の前記第１ライフタイム調整領域と、前記ダイオード部の前記第１ライフタイム調整領域とが分離していてよい。
上記何れかの半導体装置において前記トランジスタ部は、前記半導体基板の前記上面において１つ以上設けられた第１導電型のエミッタ領域を含んでよい。上記何れかの半導体装置において前記トランジスタ部は、前記半導体基板の前記上面において１つ以上設けられた第２導電型のコンタクト領域を含んでよい。上記何れかの半導体装置において前記トランジスタ部は、前記半導体基板の前記下面に設けられた第２導電型のコレクタ領域を含んでよい。上記何れかの半導体装置において前記トランジスタ部の前記第１ライフタイム調整領域は、前記コンタクト領域の下方に配置された領域を含んでよい。
上記何れかの半導体装置において前記第１ライフタイム調整領域は、前記コンタクト領域のうち、前記第１方向において前記ダイオード部に最も近い前記コンタクト領域の下方に配置された領域を含んでよい。
上記何れかの半導体装置において前記トランジスタ部の前記第１ライフタイム調整領域は、前記コンタクト領域のうち、前記ダイオード部に最も近い前記コンタクト領域の下方の少なくとも一部には配置されていなくてよい。
上記何れかの半導体装置において前記ダイオード部の前記第１ライフタイム調整領域の前記第１方向における第１幅が、前記トランジスタ部に設けられた、いずれかの前記第１ライフタイム調整領域の前記第１方向における第３幅よりも大きくてよい。
上記何れかの半導体装置において前記第１幅が、前記トランジスタ部に設けられた前記第１ライフタイム調整領域のうち、前記ダイオード部に最も近い前記第１ライフタイム調整領域の前記第３幅よりも大きくてよい。
上記何れかの半導体装置において前記ダイオード部の前記第１ライフタイム調整領域の前記第１方向における第１幅が、前記トランジスタ部に設けられた、いずれかの前記第１ライフタイム調整領域の前記第１方向における第３幅よりも小さくてよい。
上記何れかの半導体装置において前記第１幅が、前記トランジスタ部に設けられた前記第１ライフタイム調整領域のうち、前記ダイオード部に最も近い前記第１ライフタイム調整領域の前記第３幅よりも小さくてよい。
上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の一つの実施形態に係る半導体装置１００の一例を示す上面図である。 図１における領域Ｄの拡大図である。 図２におけるｅ－ｅ断面の一例を示す図である。 図３Ａのｍ－ｍ断面に沿った、第１ライフタイム調整領域２０１における再結合中心のＺ軸方向における濃度分布、ネット・ドーピング濃度分布およびキャリアライフタイム分布を示している。 図３Ａのｍ－ｍ断面に沿った、第１ライフタイム調整領域２０１における再結合中心のＺ軸方向における濃度分布、ネット・ドーピング濃度分布およびキャリアライフタイム分布の他の例を示している。 図２におけるｆ－ｆ断面の一例を示す図である。 上面視における第１ライフタイム調整領域２０１の配置例を示す図である。 上面視における第１ライフタイム調整領域２０１の配置の変形例である。 上面視における第１ライフタイム調整領域２０１の配置の変形例である。 上面視における第１ライフタイム調整領域２０１の配置の変形例である。 上面視における第１ライフタイム調整領域２０１の他の配置例を示す図である。 図２におけるｆ－ｆ断面の他の例を示す図である。 上面視における第１ライフタイム調整領域２０１の他の配置例を示す図である。 図２におけるｆ－ｆ断面の他の例を示す図である。 図２におけるｆ－ｆ断面の他の例を示す図である。 図２におけるｆ－ｆ断面の他の例を示す図である。 第２ライフタイム調整領域２０２の上面視における配置例を示す図である。 図２におけるｆ－ｆ断面の他の例を示す図である。 第３ライフタイム調整領域２０３の上面視における配置例を示す図である。 ダイオード部８０のメサ部６１の他の例を示す図である。 半導体基板１０の下面２３における構造例を示す図である。 半導体基板１０の下面２３における構造例を示す図である。 半導体基板１０の下面２３における他の構造例を示す図である。 ダイオード部８０のメサ部６１の他の例を示す他の図である。 図２におけるｆ－ｆ断面の他の例を示す図である。 上面視における第１ライフタイム調整領域２０１－１および第１ライフタイム調整領域２０１－３の配置例を示す図である。 図２におけるｆ－ｆ断面の他の例を示す図である。 上面視における第１ライフタイム調整領域２０１－１および第１ライフタイム調整領域２０１－３の配置例を示す図である。 図２におけるｆ－ｆ断面の他の例を示す図である。 上面視における第１ライフタイム調整領域２０１－１および第１ライフタイム調整領域２０１－３の配置例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。
本明細書では、半導体基板の上面および下面に平行な直交軸をＸ軸およびＹ軸とする。また、半導体基板の上面および下面と垂直な軸をＺ軸とする。本明細書では、Ｚ軸の方向を深さ方向と称する場合がある。また、本明細書では、Ｘ軸およびＹ軸を含めて、半導体基板の上面および下面に平行な方向を、水平方向と称する場合がある。
半導体基板の深さ方向における中心から、半導体基板の上面までの領域を、上面側と称する場合がある。同様に、半導体基板の深さ方向における中心から、半導体基板の下面までの領域を、下面側と称する場合がある。
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
本明細書においては、不純物がドーピングされたドーピング領域の導電型をＰ型またはＮ型として説明している。本明細書においては、不純物とは、特にＮ型のドナーまたはＰ型のアクセプタのいずれかを意味する場合があり、ドーパントと記載する場合がある。本明細書においては、ドーピングとは、半導体基板にドナーまたはアクセプタを導入し、Ｎ型の導電型を示す半導体またはＰ型の導電型を示す半導体とすることを意味する。
本明細書においては、ドーピング濃度とは、熱平衡状態におけるドナーの濃度またはアクセプタの濃度を意味する。本明細書においては、ネット・ドーピング濃度とは、ドナー濃度を正イオンの濃度とし、アクセプタ濃度を負イオンの濃度として、電荷の極性を含めて足し合わせた正味の濃度を意味する。一例として、ドナー濃度をＮＤ、アクセプタ濃度をＮＡとすると、任意の位置における正味のネット・ドーピング濃度はＮＤ－ＮＡとなる。本明細書では、ネット・ドーピング濃度を単にドーピング濃度と記載する場合がある。
ドナーは、半導体に電子を供給する機能を有している。アクセプタは、半導体から電子を受け取る機能を有している。ドナーおよびアクセプタは、不純物自体には限定されない。例えば、半導体中に存在する空孔（Ｖ）、酸素（Ｏ）および水素（Ｈ）が結合したＶＯＨ欠陥は、電子を供給するドナーとして機能する。水素ドナーは、少なくとも空孔（Ｖ）および水素（Ｈ）が結合したドナーであってもよい。あるいは、シリコン半導体中の格子間シリコン（Ｓｉ－ｉ）と水素とが結合した格子間Ｓｉ－Ｈも、電子を供給するドナーとして機能する。本明細書では、ＶＯＨ欠陥または格子間Ｓｉ－Ｈを水素ドナーと称する場合がある。
本明細書において半導体基板は、Ｎ型のバルク・ドナーが全体に分布している。バルク・ドナーは、半導体基板の元となるインゴットの製造時に、インゴット内に略一様に含まれたドーパントによるドナーである。本例のバルク・ドナーは、水素以外の元素である。バルク・ドナーのドーパントは、例えばリン、アンチモン、ヒ素、セレンまたは硫黄であるが、これに限定されない。本例のバルク・ドナーは、リンである。バルク・ドナーは、Ｐ型の領域にも含まれている。半導体基板は、半導体のインゴットから切り出したウエハであってよく、ウエハを個片化したチップであってもよい。半導体のインゴットは、チョクラルスキー法（ＣＺ法）、磁場印加型チョクラルスキー法（ＭＣＺ法）、フロートゾーン法（ＦＺ法）のいずれかで製造されよい。本例におけるインゴットは、ＭＣＺ法で製造されている。ＭＣＺ法で製造された基板に含まれる酸素濃度は１×１０１７～７×１０１７／ｃｍ３である。ＦＺ法で製造された基板に含まれる酸素濃度は１×１０１５～５×１０１６／ｃｍ３である。酸素濃度が高い方が水素ドナーを生成しやすい傾向がある。バルク・ドナー濃度は、半導体基板の全体に分布しているバルク・ドナーの化学濃度を用いてよく、当該化学濃度の９０％から１００％の間の値であってもよい。また、半導体基板は、リン等のドーパントを含まないノンドープ基板を用いてもよい。その場合、ノンドーピング基板のバルク・ドナー濃度（Ｄ０）は例えば１×１０１０／ｃｍ３以上、５×１０１２／ｃｍ３以下である。ノンドーピング基板のバルク・ドナー濃度（Ｄ０）は、好ましくは１×１０１１／ｃｍ３以上である。ノンドーピング基板のバルク・ドナー濃度（Ｄ０）は、好ましくは５×１０１２／ｃｍ３以下である。尚、本発明における各濃度は、室温における値でよい。室温における値は、一例として３００Ｋ（ケルビン）（約２６．９℃）のときの値を用いてよい。
本明細書においてＰ＋型またはＮ＋型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が高いことを意味し、Ｐ－型またはＮ－型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が低いことを意味する。また、本明細書においてＰ＋＋型またはＮ＋＋型と記載した場合には、Ｐ＋型またはＮ＋型よりもドーピング濃度が高いことを意味する。本明細書の単位系は、特に断りがなければＳＩ単位系である。長さの単位をｃｍで表示することがあるが、諸計算はメートル（ｍ）に換算してから行ってよい。
本明細書において化学濃度とは、電気的な活性化の状態によらずに測定される不純物の原子密度を指す。化学濃度は、例えば二次イオン質量分析法（ＳＩＭＳ）により計測できる。上述したネット・ドーピング濃度は、電圧－容量測定法（ＣＶ法）により測定できる。また、拡がり抵抗測定法（ＳＲ法）により計測されるキャリア濃度を、ネット・ドーピング濃度としてよい。ＣＶ法またはＳＲ法により計測されるキャリア濃度は、熱平衡状態における値としてよい。また、Ｎ型の領域においては、ドナー濃度がアクセプタ濃度よりも十分大きいので、当該領域におけるキャリア濃度を、ドナー濃度としてもよい。同様に、Ｐ型の領域においては、当該領域におけるキャリア濃度を、アクセプタ濃度としてもよい。本明細書では、Ｎ型領域のドーピング濃度をドナー濃度と称する場合があり、Ｐ型領域のドーピング濃度をアクセプタ濃度と称する場合がある。
ドナー、アクセプタまたはネット・ドーピングの濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度としてよい。ドナー、アクセプタまたはネット・ドーピングの濃度が略均一な場合等においては、当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度の平均値をドナー、アクセプタまたはネット・ドーピングの濃度としてよい。本明細書において、単位体積当りの濃度表示にａｔоｍｓ／ｃｍ３、または、／ｃｍ３を用いる。この単位は、半導体基板内のドナーまたはアクセプタ濃度、または、化学濃度に用いられる。ａｔоｍｓ表記は省略してもよい。
ＳＲ法により計測されるキャリア濃度が、ドナーまたはアクセプタの濃度より低くてもよい。拡がり抵抗を測定する際に電流が流れる範囲において、半導体基板のキャリア移動度が結晶状態の値よりも低い場合がある。キャリア移動度の低下は、格子欠陥等による結晶構造の乱れ（ディスオーダー）により、キャリアが散乱されることで生じる。
ＣＶ法またはＳＲ法により計測されるキャリア濃度から算出したドナーまたはアクセプタの濃度は、ドナーまたはアクセプタを示す元素の化学濃度よりも低くてよい。一例として、シリコンの半導体においてドナーとなるリンまたはヒ素のドナー濃度、あるいはアクセプタとなるボロン（ホウ素）のアクセプタ濃度は、これらの化学濃度の９９％程度である。一方、シリコンの半導体においてドナーとなる水素のドナー濃度は、水素の化学濃度の０．１％から１０％程度である。
図１は、本発明の一つの実施形態に係る半導体装置１００の一例を示す上面図である。図１においては、各部材を半導体基板１０の上面に投影した位置を示している。図１においては、半導体装置１００の一部の部材だけを示しており、一部の部材は省略している。
半導体装置１００は、半導体基板１０を備えている。半導体基板１０は、半導体材料で形成された基板である。一例として半導体基板１０はシリコン基板である。半導体基板１０は、上面視において端辺１６２を有する。本明細書で単に上面視と称した場合、半導体基板１０の上面側から見ることを意味している。本例の半導体基板１０は、上面視において互いに向かい合う２組の端辺１６２を有する。図１においては、Ｘ軸およびＹ軸は、いずれかの端辺１６２と平行である。またＺ軸は、半導体基板１０の上面と垂直である。
半導体基板１０には活性部１６０が設けられている。活性部１６０は、半導体装置１００が動作した場合に半導体基板１０の上面と下面との間で、深さ方向に主電流が流れる領域である。活性部１６０の上方には、エミッタ電極が設けられているが図１では省略している。活性部１６０は、上面視においてエミッタ電極で重なる領域を指してよい。また、上面視において活性部１６０で挟まれる領域も、活性部１６０に含めてよい。
活性部１６０には、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等のトランジスタ素子を含むトランジスタ部７０、および、還流ダイオード（ＦＷＤ）等のダイオード素子を含むダイオード部８０が設けられている。図１の例では、半導体基板１０の上面における所定の第１方向（本例ではＸ軸方向）に沿って、トランジスタ部７０およびダイオード部８０が交互に配置されている。本例の半導体装置１００は逆導通型ＩＧＢＴ（ＲＣ－ＩＧＢＴ）である。Ｘ軸方向においてトランジスタ部７０およびダイオード部８０の間には境界領域が配置されるが、図１では省略している。
図１においては、トランジスタ部７０が配置される領域には記号「Ｉ」を付し、ダイオード部８０が配置される領域には記号「Ｆ」を付している。トランジスタ部７０およびダイオード部８０は、それぞれＹ軸方向に長手を有してよい。つまり、トランジスタ部７０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。同様に、ダイオード部８０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。トランジスタ部７０およびダイオード部８０の長手方向と、後述する各トレンチ部の長手方向とは同一であってよい。トランジスタ部７０およびダイオード部８０の長手方向と、後述するメサ部の長手方向とは同一であってよい。
ダイオード部８０は、半導体基板１０の下面と接する領域に、Ｎ＋型のカソード領域を有する。本明細書では、カソード領域が設けられた領域を、ダイオード部８０と称する。つまりダイオード部８０は、上面視においてカソード領域と重なる領域である。半導体基板１０の下面には、カソード領域以外の領域には、Ｐ＋型のコレクタ領域が設けられてよい。本明細書では、ダイオード部８０を、後述するゲート配線までＹ軸方向に延長した延長領域８１も、ダイオード部８０に含める場合がある。延長領域８１の下面には、コレクタ領域が設けられている。
トランジスタ部７０は、半導体基板１０の下面と接する領域に、Ｐ＋型のコレクタ領域を有する。また、トランジスタ部７０は、半導体基板１０の上面側に、Ｎ型のエミッタ領域、Ｐ型のベース領域、ゲート導電部およびゲート絶縁膜を有するゲート構造が周期的に配置されている。
半導体装置１００は、半導体基板１０の上方に１つ以上のパッドを有してよい。本例の半導体装置１００は、ゲートパッド１６４を有している。半導体装置１００は、アノードパッド、カソードパッドおよび電流検出パッド等のパッドを有してもよい。各パッドは、端辺１６２の近傍に配置されている。端辺１６２の近傍とは、上面視における端辺１６２と、エミッタ電極との間の領域を指す。半導体装置１００の実装時において、各パッドは、ワイヤ等の配線を介して外部の回路に接続されてよい。
ゲートパッド１６４には、ゲート電位が印加される。ゲートパッド１６４は、活性部１６０のゲートトレンチ部の導電部に電気的に接続される。半導体装置１００は、ゲートパッド１６４とゲートトレンチ部とを接続するゲート配線を備える。図１においては、ゲート配線に斜線のハッチングを付している。
本例のゲート配線は、外周ゲート配線１３０と、活性側ゲート配線１３１とを有している。外周ゲート配線１３０は、上面視において活性部１６０と半導体基板１０の端辺１６２との間に配置されている。本例の外周ゲート配線１３０は、上面視において活性部１６０を囲んでいる。上面視において外周ゲート配線１３０に囲まれた領域を活性部１６０としてもよい。また、ゲート配線の下方には、ウェル領域が形成されている。ウェル領域とは、後述するベース領域よりも高濃度のＰ型領域であり、半導体基板１０の上面からベース領域よりも深い位置まで形成されている。上面視においてウェル領域で囲まれる領域を活性部１６０としてもよい。
外周ゲート配線１３０は、ゲートパッド１６４と接続されている。外周ゲート配線１３０は、半導体基板１０の上方に配置されている。外周ゲート配線１３０は、不純物がドープされたポリシリコン等の半導体形成された配線やアルミニウム等を含む金属配線であってよい。
活性側ゲート配線１３１は、活性部１６０に設けられている。活性部１６０に活性側ゲート配線１３１を設けることで、半導体基板１０の各領域について、ゲートパッド１６４からの配線長のバラツキを低減できる。
外周ゲート配線１３０および活性側ゲート配線１３１は、活性部１６０のゲートトレンチ部と接続される。外周ゲート配線１３０および活性側ゲート配線１３１は、半導体基板１０の上方に配置されている。外周ゲート配線１３０および活性側ゲート配線１３１は、不純物がドープされたポリシリコン等の半導体で形成された配線やアルミニウム等の金属配線であってよい。
活性側ゲート配線１３１は、外周ゲート配線１３０と接続されてよい。本例の活性側ゲート配線１３１は、活性部１６０を挟む一方の外周ゲート配線１３０から他方の外周ゲート配線１３０まで、活性部１６０をＹ軸方向の略中央で横切るように、Ｘ軸方向に延伸して設けられている。活性側ゲート配線１３１により活性部１６０が分割されている場合、それぞれの分割領域において、トランジスタ部７０およびダイオード部８０がＸ軸方向に交互に配置されてよい。
半導体装置１００は、ポリシリコン等で形成されたＰＮ接合ダイオードである不図示の温度センス部や、活性部１６０に設けられたトランジスタ部の動作を模擬する不図示の電流検出部を備えてもよい。
本例の半導体装置１００は、上面視において、活性部１６０と端辺１６２との間に、エッジ終端構造部９０を備える。本例のエッジ終端構造部９０は、外周ゲート配線１３０と端辺１６２との間に配置されている。エッジ終端構造部９０は、半導体基板１０の上面側の電界集中を緩和する。エッジ終端構造部９０は、活性部１６０を囲んで環状に設けられたガードリング、フィールドプレートおよびリサーフのうちの少なくとも一つを備えていてよい。
図２は、図１における領域Ｄの拡大図である。領域Ｄは、トランジスタ部７０、ダイオード部８０、および、活性側ゲート配線１３１を含む領域である。図１では省略していたが、トランジスタ部７０は、Ｘ軸方向においてダイオード部８０と隣り合う境界領域２００を有してよい。トランジスタ部７０は、境界領域２００を有さなくてもよい。本例の半導体装置１００は、半導体基板１０の上面側の内部に設けられたゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、アノード領域１３、ベース領域１４およびコンタクト領域１５を備える。ゲートトレンチ部４０およびダミートレンチ部３０は、それぞれがトレンチ部の一例である。また、本例の半導体装置１００は、半導体基板１０の上面の上方に設けられたエミッタ電極５２および活性側ゲート配線１３１を備える。エミッタ電極５２は、上面電極の一例である。エミッタ電極５２および活性側ゲート配線１３１は互いに分離して設けられる。
エミッタ電極５２および活性側ゲート配線１３１と、半導体基板１０の上面との間には層間絶縁膜が設けられるが、図２では省略している。本例の層間絶縁膜には、コンタクトホール５４が、当該層間絶縁膜を貫通して設けられる。図２においては、それぞれのコンタクトホール５４に斜線のハッチングを付している。
エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、アノード領域１３、ベース領域１４およびコンタクト領域１５の上方に設けられる。エミッタ電極５２は、コンタクトホール５４を通って、半導体基板１０の上面におけるエミッタ領域１２、アノード領域１３、コンタクト領域１５およびベース領域１４と接触する。また、エミッタ電極５２は、層間絶縁膜に設けられたコンタクトホールを通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２は、Ｙ軸方向におけるダミートレンチ部３０の先端において、ダミートレンチ部３０のダミー導電部と接続されてよい。ダミートレンチ部３０のダミー導電部は、エミッタ電極５２およびゲート導電部と接続されなくてよく、エミッタ電極５２の電位およびゲート導電部の電位とは異なる電位に制御されてもよい。
活性側ゲート配線１３１は、層間絶縁膜に設けられたコンタクトホールを通って、ゲートトレンチ部４０と接続する。活性側ゲート配線１３１は、Ｙ軸方向におけるゲートトレンチ部４０の先端部４１において、ゲートトレンチ部４０のゲート導電部と接続されてよい。活性側ゲート配線１３１は、ダミートレンチ部３０内のダミー導電部とは接続されない。
エミッタ電極５２は、金属を含む材料で形成される。図２においては、エミッタ電極５２が設けられる範囲を示している。例えば、エミッタ電極５２の少なくとも一部の領域はアルミニウムまたはアルミニウム‐シリコン合金、例えばＡｌＳｉ、ＡｌＳｉＣｕ等の金属合金で形成される。エミッタ電極５２は、アルミニウム等で形成された領域の下層に、チタンやチタン化合物等で形成されたバリアメタルを有してよい。さらにコンタクトホール内において、バリアメタルとアルミニウム等に接するようにタングステン等を埋め込んで形成されたプラグ電極を有してもよい。
ウェル領域１１は、活性側ゲート配線１３１と重なって設けられている。ウェル領域１１は、活性側ゲート配線１３１と重ならない範囲にも、所定の幅で延伸して設けられている。本例のウェル領域１１は、コンタクトホール５４のＹ軸方向の端から、活性側ゲート配線１３１側に離れて設けられている。ウェル領域１１は、ベース領域１４よりもドーピング濃度の高い第２導電型の領域である。本例のベース領域１４はＰ型であり、ウェル領域１１はＰ＋型である。
トランジスタ部７０、ダイオード部８０および境界領域２００のそれぞれは、Ｘ軸方向に複数配列されたトレンチ部を有する。本例のトランジスタ部７０には、Ｘ軸方向に沿って１以上のゲートトレンチ部４０と、１以上のダミートレンチ部３０とが交互に設けられている。本例のダイオード部８０には、複数のダミートレンチ部３０が、Ｘ軸方向に沿って設けられている。本例のダイオード部８０には、ゲートトレンチ部４０が設けられていない。本例の境界領域２００には、複数のトレンチ部が、第１方向に沿って設けられている。境界領域２００は、少なくとも１つのゲートトレンチ部４０を有してよい。境界領域２００は、少なくとも１つのダミートレンチ部３０を有してよい。本例の境界領域２００には、少なくとも１つのゲートトレンチ部４０と、少なくとも１つのダミートレンチ部３０とが設けられている。ただし、ゲートトレンチ部４０に接してエミッタ領域１２が形成されず、チャネルが形成されて電流が流れることがない。本例ではアノード領域１３が露出している。他の例では、境界領域２００にはゲートトレンチ部４０が設けられておらず、複数のダミートレンチ部３０が設けられていてもよい。
本例のゲートトレンチ部４０は、Ｘ軸方向と垂直なＹ軸方向に沿って延伸する２つの直線部分３９（Ｙ軸方向に沿って直線状であるトレンチの部分）と、２つの直線部分３９を接続する先端部４１を有してよい。
先端部４１の少なくとも一部は、上面視において曲線状に設けられることが好ましい。２つの直線部分３９のＹ軸方向における端部どうしを先端部４１が接続することで、直線部分３９の端部における電界集中を緩和できる。
トランジスタ部７０において、ダミートレンチ部３０はゲートトレンチ部４０のそれぞれの直線部分３９の間に設けられる。それぞれの直線部分３９の間には、１本のダミートレンチ部３０が設けられてよく、複数本のダミートレンチ部３０が設けられていてもよい。ダミートレンチ部３０は、Ｙ軸方向に延伸する直線形状を有してよく、ゲートトレンチ部４０と同様に、直線部分２９と先端部３１とを有していてもよい。図２に示した半導体装置１００は、先端部３１を有さない直線形状のダミートレンチ部３０と、先端部３１を有するダミートレンチ部３０の両方を含んでいる。
ウェル領域１１の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０のＹ軸方向の端部は、上面視においてウェル領域１１に設けられる。つまり、各トレンチ部のＹ軸方向の端部において、各トレンチ部の深さ方向の底部は、ウェル領域１１に覆われている。これにより、各トレンチ部の当該底部における電界集中を緩和できる。
Ｘ軸方向において各トレンチ部の間には、メサ部が設けられている。メサ部は、半導体基板１０の内部において、トレンチ部に挟まれた領域を指す。一例としてメサ部の上端は半導体基板１０の上面である。メサ部の下端の深さ位置は、トレンチ部の下端の深さ位置と同一である。本例のメサ部は、半導体基板１０の上面において、トレンチに沿ってＹ軸方向に延伸して設けられている。本明細書では、Ｙ軸方向をメサ部の長手方向と称する場合がある。本例では、トランジスタ部７０にはメサ部６０が設けられ、ダイオード部８０にはメサ部６１が設けられ、境界領域２００にはメサ部６２が設けられている。本明細書において単にメサ部と称した場合、メサ部６０、メサ部６１およびメサ部６２のそれぞれを指している。
トランジスタ部７０のメサ部６０には、ベース領域１４が設けられる。メサ部６０において半導体基板１０の上面に露出したベース領域１４のうち、活性側ゲート配線１３１に最も近く配置された領域をベース領域１４－ｅとする。図２においては、それぞれのメサ部６０のＹ軸方向における一方の端部に配置されたベース領域１４－ｅを示しているが、それぞれのメサ部６０の他方の端部にもベース領域１４－ｅが配置されている。
トランジスタ部７０のメサ部６０には、上面視においてベース領域１４－ｅに挟まれた領域に、第１導電型のエミッタ領域１２が設けられてよい。メサ部６０には、第２導電型のコンタクト領域１５が設けられてもよい。本例のエミッタ領域１２はＮ＋型であり、コンタクト領域１５はＰ＋型である。エミッタ領域１２およびコンタクト領域１５は、深さ方向において、ベース領域１４と半導体基板１０の上面との間に設けられてよい。
本例のメサ部６０は、半導体基板１０の上面に露出した、エミッタ領域１２およびコンタクト領域１５を有する。エミッタ領域１２は、ゲートトレンチ部４０に接して設けられている。
メサ部６０におけるコンタクト領域１５およびエミッタ領域１２のそれぞれは、Ｘ軸方向における一方のトレンチ部から、他方のトレンチ部まで設けられる。一例として、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部のＹ軸方向に沿って交互に配置されている。
他の例においては、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部のＹ軸方向に沿ってストライプ状に設けられていてもよい。例えばトレンチ部に接する領域にエミッタ領域１２が設けられ、エミッタ領域１２に挟まれた領域にコンタクト領域１５が設けられる。
本例のダイオード部８０のメサ部６１には、上面視においてベース領域１４－ｅに挟まれた領域に、第２導電型のアノード領域１３が設けられている。ベース領域１４－ｅに代えて、アノード領域１３が配置されていてもよい。メサ部６１には、第２導電型のコンタクト領域１５が設けられてもよい。アノード領域１３は、ベース領域１４と同一のドーピング濃度を有してよく、ベース領域１４よりもドーピング濃度が低くてもよい。
本例のメサ部６１は、半導体基板１０の上面に露出した、アノード領域１３およびコンタクト領域１５を有する。コンタクト領域１５は、ベース領域１４－ｅと接して設けられてよい。アノード領域１３は、Ｙ軸方向においてコンタクト領域１５に挟まれる領域に設けられてよい。メサ部６１におけるコンタクト領域１５およびアノード領域１３のそれぞれは、Ｘ軸方向における一方のトレンチ部から、他方のトレンチ部まで設けられる。
本例の境界領域２００のメサ部６２は、半導体基板１０の上面において、メサ部６１と同一の構造を有してよい。例えばメサ部６２は、半導体基板１０の上面に露出した、アノード領域１３およびコンタクト領域１５を有してよい。他の例では、メサ部６２は、メサ部６１のアノード領域１３に代えて、ベース領域１４を有していてもよい。また、メサ部６２は、半導体基板１０の上面におけるメサ部６０の構造において、エミッタ領域１２をアノード領域１３に置き換えた構造を有してもよい。つまりメサ部６２の上面には、Ｙ軸方向においてアノード領域１３とコンタクト領域１５とが交互に配置されていてもよい。
それぞれのメサ部の上方には、コンタクトホール５４が設けられている。コンタクトホール５４は、ベース領域１４－ｅに挟まれた領域に配置されている。本例のコンタクトホール５４は、アノード領域１３、コンタクト領域１５およびエミッタ領域１２の各領域の上方に設けられる。コンタクトホール５４は、ベース領域１４－ｅおよびウェル領域１１に対応する領域には設けられない。コンタクトホール５４は、メサ部６０のＸ軸方向における中央に配置されてよい。
ダイオード部８０において、半導体基板１０の下面と隣接する領域には、Ｎ＋型のカソード領域８２が設けられる。半導体基板１０の下面において、カソード領域８２が設けられていない領域には、Ｐ＋型のコレクタ領域２２が設けられてよい。カソード領域８２およびコレクタ領域２２は、半導体基板１０の下面２３と、バッファ領域２０との間に設けられている。図２においては、カソード領域８２およびコレクタ領域２２の境界を点線で示している。
カソード領域８２は、Ｙ軸方向においてウェル領域１１から離れて配置されている。これにより、比較的にドーピング濃度が高く、且つ、深い位置まで形成されているＰ型の領域（ウェル領域１１）と、カソード領域８２との距離を確保して、耐圧を向上できる。本例のカソード領域８２のＹ軸方向における端部は、コンタクトホール５４のＹ軸方向における端部よりも、ウェル領域１１から離れて配置されている。他の例では、カソード領域８２のＹ軸方向における端部は、ウェル領域１１とコンタクトホール５４との間に配置されていてもよい。Ｘ軸方向におけるカソード領域８２とコレクタ領域２２との境界位置が、ダイオード部８０とトランジスタ部７０とのＸ軸方向における境界である。トランジスタ部７０が境界領域２００を有する場合、Ｘ軸方向におけるカソード領域８２とコレクタ領域２２との境界位置が、ダイオード部８０と境界領域２００とのＸ軸方向における境界である。
図３Ａは、図２におけるｅ－ｅ断面の一例を示す図である。ｅ－ｅ断面は、エミッタ領域１２およびカソード領域８２を通過するＸＺ面である。本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。
層間絶縁膜３８は、半導体基板１０の上面２１に設けられている。層間絶縁膜３８は、ホウ素またはリン等の不純物が添加されたシリケートガラス等の絶縁膜、熱酸化膜、および、その他の絶縁膜の少なくとも一層を含む膜である。層間絶縁膜３８には、図２において説明したコンタクトホール５４が設けられている。
エミッタ電極５２は、層間絶縁膜３８の上方に設けられる。エミッタ電極５２は、層間絶縁膜３８のコンタクトホール５４を通って、半導体基板１０の上面２１と接触している。コレクタ電極２４は、半導体基板１０の下面２３に設けられる。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成されている。本明細書において、エミッタ電極５２とコレクタ電極２４とを結ぶ方向（Ｚ軸方向）を深さ方向と称する。
半導体基板１０は、Ｎ型またはＮ－型のドリフト領域１８を有する。ドリフト領域１８は、トランジスタ部７０、ダイオード部８０および境界領域２００のそれぞれに設けられている。
トランジスタ部７０のメサ部６０には、Ｎ＋型のエミッタ領域１２およびＰ型のベース領域１４が、半導体基板１０の上面２１側から順番に設けられている。ベース領域１４の下方にはドリフト領域１８が設けられている。メサ部６０には、Ｎ＋型の蓄積領域１６が設けられてもよい。蓄積領域１６は、ベース領域１４とドリフト領域１８との間に配置される。
エミッタ領域１２は半導体基板１０の上面２１に露出しており、且つ、ゲートトレンチ部４０と接して設けられている。エミッタ領域１２は、メサ部６０の両側のトレンチ部と接していてよい。エミッタ領域１２は、ドリフト領域１８よりもドーピング濃度が高い。
ベース領域１４は、エミッタ領域１２の下方に設けられている。本例のベース領域１４は、エミッタ領域１２と接して設けられている。ベース領域１４は、メサ部６０の両側のトレンチ部と接していてよい。
蓄積領域１６は、ベース領域１４の下方に設けられている。蓄積領域１６は、ドリフト領域１８よりもドーピング濃度が高いＮ＋型の領域である。すなわち蓄積領域１６は、ドナー濃度がドリフト領域１８よりも高い。ドリフト領域１８とベース領域１４との間に高濃度の蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、オン電圧を低減できる。蓄積領域１６は、各メサ部６０におけるベース領域１４の下面全体を覆うように設けられてよい。
ダイオード部８０のメサ部６１には、半導体基板１０の上面２１に接して、Ｐ型のアノード領域１３が設けられている。アノード領域１３のドーピング濃度は、ベース領域１４のドーピング濃度と同一であってよく、異なっていてもよい。アノード領域１３の下方には、ドリフト領域１８が設けられている。少なくとも一部のメサ部６２において、アノード領域１３の下方に蓄積領域１６が設けられていてもよい。少なくとも一部のメサ部６１において、アノード領域１３の下方に蓄積領域１６が設けられていてもよい。本例の境界領域２００のメサ部６２は、半導体基板１０の上面２１側において、メサ部６１と同様の構造を有している。
トランジスタ部７０、ダイオード部８０および境界領域２００のそれぞれにおいて、ドリフト領域１８の下にはＮ＋型のバッファ領域２０が設けられてよい。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ドリフト領域１８よりもドーピング濃度の高い濃度ピークを有してよい。濃度ピークのドーピング濃度とは、濃度ピークの頂点におけるドーピング濃度を指す。また、ドリフト領域１８のドーピング濃度は、ドーピング濃度分布が略平坦な領域におけるドーピング濃度の平均値を用いてよい。
バッファ領域２０は、半導体基板１０の深さ方向（Ｚ軸方向）において、２つ以上の濃度ピークを有してよい。バッファ領域２０の濃度ピークは、例えば水素（プロトン）またはリンの化学濃度ピークと同一の深さ位置に設けられていてよい。バッファ領域２０は、ベース領域１４の下端から広がる空乏層が、Ｐ＋型のコレクタ領域２２およびＮ＋型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。
トランジスタ部７０において、バッファ領域２０の下には、Ｐ＋型のコレクタ領域２２が設けられる。トランジスタ部７０に境界領域２００が設けられている場合、境界領域２００にもコレクタ領域２２が設けられる。コレクタ領域２２のアクセプタ濃度は、ベース領域１４のアクセプタ濃度より高い。コレクタ領域２２は、ベース領域１４と同一のアクセプタを含んでよく、異なるアクセプタを含んでもよい。コレクタ領域２２のアクセプタは、例えばボロンである。
ダイオード部８０において、バッファ領域２０の下には、Ｎ＋型のカソード領域８２が設けられる。カソード領域８２のドナー濃度は、ドリフト領域１８のドナー濃度より高い。カソード領域８２のドナーは、例えば水素またはリンである。なお、各領域のドナーおよびアクセプタとなる元素は、上述した例に限定されない。
カソード領域８２とコレクタ領域２２とのＸ軸方向における境界位置を、ダイオード部８０とトランジスタ部７０（または境界領域２００）とのＸ軸方向における境界位置とする。また、エミッタ領域１２と接するゲートトレンチ部４０のうち、Ｘ軸方向においてダイオード部８０に最も近くに配置されたゲートトレンチ部４０を境界トレンチ部とする。境界トレンチ部を、トランジスタ部７０における境界領域２００と、境界領域２００以外の領域とのＸ軸方向における境界位置とする。境界トレンチ部のＸ軸方向における中央位置を、境界領域２００と、境界領域２００以外の領域とのＸ軸方向における境界位置としてよい。Ｘ軸方向においてダイオード部８０に最も近くに配置されたエミッタ領域１２に接する２つのトレンチ部のうち、ダイオード部８０側のトレンチ部がダミートレンチ部３０であってよい。この場合のダミートレンチ部３０を、トランジスタ部７０と境界領域２００とのＸ軸方向における境界トレンチ部としてもよい。例えば境界領域２００は、半導体基板１０の上面２１側に配置されたメサ部６１の構造がダイオード部８０と同一であり、下面２３側の構造（本例ではコレクタ領域２２およびバッファ領域２０）がトランジスタ部７０と同一である。
図１に示すトランジスタ部７０のＸ軸方向の長さを第４長さＬ４とする。第４長さＬ４は、Ｘ軸方向におけるトランジスタ部７０の一方の境界位置から、Ｘ軸方向におけるトランジスタ部７０の他方の境界位置までの長さとしてよい。例えばトランジスタ部７０の境界位置は、カソード領域８２とコレクタ領域２２との境界位置である。図１に示すダイオード部８０の長さを第５長さＬ５とする。第５長さＬ５は、Ｘ軸方向におけるダイオード部８０の一方の境界位置から、Ｘ軸方向におけるダイオード部８０の他方の境界位置までの長さとしてよい。例えばダイオード部８０の境界位置は、カソード領域８２とコレクタ領域２２との境界位置である。
境界領域２００には、エミッタ領域１２が設けられてもよい。ただしその場合には、境界領域２００にはゲートトレンチ部４０は設けられない。また、トランジスタ部７０と境界領域２００との境界位置におけるトレンチ部は、ダミートレンチ部３０であってもよい。境界領域２００には、ゲートトレンチ部４０が設けられていてもよい。ただしその場合には、境界領域２００にエミッタ領域１２は設けられない。すなわち、境界領域２００では、エミッタ領域１２とドリフト領域１８とが導通するトランジスタ動作は生じない。なお、境界領域２００は、トランジスタ部７０とダイオード部８０の異なる構造を並列に配置するための緩衝構造である。よって、境界領域２００のＸ軸方向の幅は短くてもよい。例えば、境界領域２００には、メサ部が１個または数個程度設けられてもよい。境界領域２００は設けられなくてもよい。一方、境界領域２００のＸ軸方向の幅は、メサ部を複数個設ける、または、メサ部の幅を調整すること等によって、長くできる。幅の長い境界領域２００を設けることで、トランジスタ部７０がダイオード部８０の特性に及ぼす影響、例えば、ゲートトレンチ部４０の動作やコンタクト領域１５の正孔の排出または注入が、順方向電圧や逆回復特性へ及ぼす影響、等を抑制することができる。
コレクタ領域２２およびカソード領域８２は、半導体基板１０の下面２３に露出しており、コレクタ電極２４と接続している。コレクタ電極２４は、半導体基板１０の下面２３全体と接触してよい。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成される。
半導体基板１０の上面２１側には、１以上のゲートトレンチ部４０、および、１以上のダミートレンチ部３０が設けられる。各トレンチ部は、半導体基板１０の上面２１から、ベース領域１４またはアノード領域１３を貫通して、ベース領域１４の下方まで設けられている。エミッタ領域１２、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられている領域においては、各トレンチ部はこれらのドーピング領域も貫通している。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
上述したように、トランジスタ部７０には、ゲートトレンチ部４０およびダミートレンチ部３０が設けられている。本例のダイオード部８０および境界領域２００には、ダミートレンチ部３０が設けられ、ゲートトレンチ部４０が設けられていない。ただし境界領域２００と、トランジスタ部７０の境界領域２００以外の領域との境界には、ゲートトレンチ部４０が配置されてよく、その場合には、境界領域２００においてはゲートトレンチ部４０に接してエミッタ領域１２は形成されていない。他の例では、ダミートレンチ部３０が配置されてもよい。
ゲートトレンチ部４０は、半導体基板１０の上面２１に設けられたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に設けられる。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
ゲート導電部４４は、深さ方向において、ベース領域１４よりも長く設けられてよい。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われる。ゲート導電部４４は、ゲート配線に電気的に接続されている。ゲート導電部４４に所定のゲート電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層に電子の反転層によるチャネルが形成される。
ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、半導体基板１０の上面２１に設けられたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー導電部３４は、エミッタ電極５２に電気的に接続されている。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー導電部３４は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜３２よりも内側に設けられる。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えばダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。
本例のゲートトレンチ部４０およびダミートレンチ部３０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われている。なお、ダミートレンチ部３０およびゲートトレンチ部４０の底部は、下側に凸の曲面状（断面においては曲線状）であってよい。
本例の半導体装置１００は、キャリアのライフタイムを調整する格子欠陥２１０を含む第１ライフタイム調整領域２０１を備える。本例の第１ライフタイム調整領域２０１は、電荷キャリアのライフタイムが局所的に小さい領域である。電荷キャリアは、電子または正孔である。電荷キャリアを単にキャリアと称する場合がある。
ヘリウムイオン等の荷電粒子を半導体基板１０に注入することで、注入位置の近傍に空孔等の格子欠陥２１０が形成される。格子欠陥２１０は再結合中心を生成する。格子欠陥２１０は、単原子空孔（Ｖ）、複原子空孔（ＶＶ）等の、空孔を主体としてよく、転位であってよく、格子間原子であってよく、遷移金属等であってよい。例えば、空孔に隣接する原子は、ダングリング・ボンドを有する。広義では、格子欠陥２１０にはドナーやアクセプタも含まれ得るが、本明細書では空孔を主体とする格子欠陥２１０を空孔型格子欠陥、空孔型欠陥、あるいは単に格子欠陥と称する場合がある。本明細書では格子欠陥２１０を、キャリアの再結合に寄与する再結合中心として、単に再結合中心、あるいはライフタイムキラーと称する場合がある。ライフタイムキラーは、ヘリウムイオンを半導体基板１０に注入することにより形成されてよい。この場合、ヘリウム化学濃度を格子欠陥２１０の密度として用いてよい。なお、ヘリウムイオンを注入したことで形成されたライフタイムキラーは、バッファ領域２０に存在する水素により終端される場合があるので、ライフタイムキラーの密度ピークの深さ位置と、ヘリウム化学濃度ピークの深さ位置とは一致しない場合がある。他にも、ライフタイムキラーは、水素イオンを半導体基板１０に注入する場合に、飛程よりも注入面側における水素イオンの通過領域に形成されてよい。
図３Ａでは荷電粒子の注入位置における格子欠陥２１０を模式的に×印で示している。格子欠陥２１０が多く残留している領域では、キャリアが格子欠陥２１０に捕獲されるので、キャリアのライフタイムが短くなる。キャリアのライフタイムを調整することで、第１ライフタイム調整領域２０１の近傍においてダイオードとして動作する領域の逆回復時間、逆回復損失等の特性を調整できる。半導体基板１０の深さ方向において、キャリアライフタイムが極小値を示す位置を、第１ライフタイム調整領域２０１が設けられた第１深さＺ１としてよい。
第１ライフタイム調整領域２０１は、半導体基板１０の上面２１側の第１深さＺ１に配置されている。上面２１側とは、半導体基板１０の深さ方向における中央位置から、半導体基板１０の上面２１までの領域である。本例の第１ライフタイム調整領域２０１は、トレンチ部の下端よりも下方に配置されている。
第１ライフタイム調整領域２０１は、格子欠陥２１０の密度が第１欠陥密度である。欠陥密度は、単位体積当たりの格子欠陥の個数に相当する。上述したように、ヘリウム等の不純物の化学濃度（ａｔｏｍｓ／ｃｍ３）を、欠陥密度を示す値として用いてよい。他の例では、少数キャリアのライフタイムの逆数を、欠陥密度を示す値として用いてもよい。深さ方向における格子欠陥２１０の密度の極大値を、第１ライフタイム調整領域２０１における欠陥密度として扱ってよい。深さ方向における欠陥密度が極大値を示す位置を、第１ライフタイム調整領域２０１が設けられた第１深さＺ１としてよい。
第１ライフタイム調整領域２０１は、上面視において所定の範囲に設けられる。第１ライフタイム調整領域２０１は、上面視における各位置において第１欠陥密度を有している。ただし第１ライフタイム調整領域２０１の上面視における各位置の欠陥密度は、互いに所定の誤差を有していてもよい。当該誤差は、例えば±２０％以内である。例えば、第１ライフタイム調整領域２０１における欠陥密度の最大値に対して、６０％以上の欠陥密度を示す領域を第１ライフタイム調整領域２０１としてよく、８０％以上の欠陥密度を示す領域を第１ライフタイム調整領域２０１としてよく、９０％以上の欠陥密度を示す領域を第１ライフタイム調整領域２０１としてもよい。
図３Ｂは、図３Ａのｍ－ｍ断面に沿った、第１ライフタイム調整領域２０１における再結合中心のＺ軸方向における濃度分布、ネット・ドーピング濃度分布およびキャリアライフタイム分布を示している。本例の第１ライフタイム調整領域２０１は、ヘリウムイオンを半導体基板１０の上面２１側から照射して形成している。
第１ライフタイム調整領域２０１におけるライフタイムキラー（再結合中心）の濃度は、第１深さＺ１においてピーク濃度Ｎｐとなる。当該深さ位置は、半導体基板１０の深さ方向の中央よりも上面２１側におけるドリフト領域１８に配置される。ピーク濃度Ｎｐの半値０．５Ｎｐより高濃度のライフタイムキラーを有する領域を、第１ライフタイム調整領域２０１としてよい。
ヘリウムイオン等を上面２１側から照射する場合は、ピーク位置Ｚ１から半導体基板１０の上面２１まで、ピーク濃度Ｎｐより低い濃度のライフタイムキラーが、濃度が徐々に減少するように裾を引いて分布している。一方で、ピーク位置Ｚ１よりも半導体基板１０の下面２３側におけるライフタイムキラーの濃度は、ピーク位置Ｚ１よりも半導体基板１０の上面２１側におけるライフタイムキラーの濃度よりも急峻に低下する。第１ライフタイム調整領域２０１の濃度分布は、下面２３には届かなくてもよい。
上面２１からピーク濃度Ｎｐの位置まで連続して裾を引く分布であれば、ピーク濃度Ｎｐの深さ位置Ｚ１が半導体基板１０の深さ方向の中間位置よりも下面２３側にあってもよい。
図３Ｂに示される再結合中心の濃度は、上述したようにヘリウム濃度であってもよいし、ヘリウム照射によって形成された結晶欠陥密度であってもよい。結晶欠陥は、格子間ヘリウム、空孔、複空孔等、空孔等により形成されたダングリング・ボンドであってよい。これらの結晶欠陥により、キャリアの再結合中心が形成される。形成された再結合中心のエネルギー準位（トラップ準位）を介して、キャリアの再結合が促進される。再結合中心濃度は、トラップ準位密度に対応する。
図３Ｂに示されるキャリアライフタイム分布は、再結合中心濃度のピーク位置Ｚ１に略対応する位置で、最小値τｍｉｎとなる。上面２１に近いベース領域１４では、キャリアライフタイム分布は、τｍｉｎよりも大きな値τ１を有してよい。ライフタイムキラーを導入していない領域では、キャリアライフタイム分布は、略一様な値（τ０とする）で分布してよい。本例では、深さ位置ｘｎよりも下面２３側の領域で、キャリアライフタイムがτ０である。本例の深さ位置ｘｎは、深さ位置Ｚ１よりも深いドリフト領域１８内の位置である。値τ０は、値τ１よりも大きい。上面視において、第１ライフタイム調整領域２０１以外の領域、すなわちライフタイムキラーを導入していない他の領域では、深さ位置Ｚ１におけるキャリアライフタイムの値はτ０であってよい。
図３Ｃは、図３Ａのｍ－ｍ断面に沿った、第１ライフタイム調整領域２０１における再結合中心のＺ軸方向における濃度分布、ネット・ドーピング濃度分布およびキャリアライフタイム分布の他の例を示している。図３Ｃの例は、第１ライフタイム調整領域２０１が、ヘリウムイオン等のライフタイムキラーを、半導体基板１０の下面２３側から照射して形成されている点で、図３Ｂの例と相違する。
ヘリウムイオン等を下面２３側から照射する場合は、ピーク位置Ｚ１から半導体基板１０の下面２３に向かって、ピーク濃度Ｎｐより低い濃度のライフタイムキラーが、濃度が徐々に減少するように裾を引いて分布している。一方で、ピーク位置Ｚ１よりも半導体基板１０の上面２１側におけるライフタイムキラーの濃度は、ピーク位置Ｚ１よりも半導体基板１０の下面２３側におけるライフタイムキラーの濃度よりも急峻に低下する。第１ライフタイム調整領域２０１の濃度分布は、上面２１には届かなくてもよい。
図３Ｃに示されるキャリアライフタイム分布は、再結合中心濃度のピーク位置Ｚ１に略対応する深さ位置で、最小値τｍｉｎとなる。深さ位置Ｚ１から下面２３までの間では、キャリアライフタイム分布は、τｍｉｎよりも大きな値τ１を有してよい。
ライフタイムキラーを導入していない領域では、キャリアライフタイム分布は、略一様な値τ０で分布してよい。本例では、深さ位置ｘｎよりも上面２１側の領域で、キャリアライフタイムがτ０である。本例の深さ位置ｘｎは、深さ位置Ｚ１よりも上面２１側の位置である。値τ０は、値τ１よりも大きい。ただし、ドリフト領域１８よりもドーパントの濃度が高い領域では、キャリアライフタイムの値はτ０よりも低くてよい。上面視において、第１ライフタイム調整領域２０１以外の領域、すなわちライフタイムキラーを導入していない他の領域では、深さ位置Ｚ１におけるキャリアライフタイムの値はτ０であってよい。
図４は、図２におけるｆ－ｆ断面の一例を示す図である。ｆ－ｆ断面は、トランジスタ部７０のコンタクト領域１５、および、カソード領域８２を通過するＸＺ面である。ｆ－ｆ断面における半導体装置１００の構造は、図３Ａに示したｅ－ｅ断面における構造におけるエミッタ領域１２に代えてコンタクト領域１５を有する点で相違する。他の構造は、ｅ－ｅ断面の構造と同様である。
ｆ－ｆ断面においても、半導体基板１０の上面２１側の第１深さＺ１に第１ライフタイム調整領域２０１が設けられる。図３Ａおよび図４に示すように、第１ライフタイム調整領域２０１は、トランジスタ部７０のうち、ダイオード部８０の近傍に設けられた領域を含む。より具体的には、第１ライフタイム調整領域２０１は、トランジスタ部７０のコンタクト領域１５のうち、Ｘ軸方向においてダイオード部８０に最も近いコンタクト領域１５－ｄの下方に配置された領域を含む。コンタクト領域１５のドーピング濃度は、ベース領域１４のドーピング濃度の１０倍以上であってよく、５０倍以上であってよく、１００倍以上であってもよい。コンタクト領域１５－ｄは、図２において説明したベース領域１４－ｅと接するコンタクト領域１５以外のコンタクト領域１５において、ダイオード部８０に最も近いコンタクト領域１５であってよい。
トランジスタ部７０がオフとなり、ダイオード部８０に主電流が流れるダイオード動作時において、高濃度のＰ＋型であるコンタクト領域１５からは、多くの正孔がドリフト領域１８に注入される。ダイオード部８０の近くに配置されたコンタクト領域１５から注入された正孔は、ダイオード部８０のドリフト領域１８まで到達し得る。このため、コンタクト領域１５から注入された正孔が、ダイオード部８０の逆回復時間および逆回復損失等の特性に影響を与える。それぞれのコンタクト領域１５がダイオード部８０の特性に与える影響は、ダイオード部８０に近いコンタクト領域１５ほど大きくなる。
本例の半導体装置１００は、第１ライフタイム調整領域２０１を、コンタクト領域１５－ｄの下方に設けている。これにより、ダイオード部８０への影響が大きいコンタクト領域１５－ｄから、ダイオード部８０に流れる正孔のライフタイムを調整でき、ダイオード部８０の逆回復時間および逆回復損失等の特性を効率よく調整できる。第１ライフタイム調整領域２０１は、コンタクト領域１５－ｄのＸ軸方向の幅よりも広い範囲に設けられてよい。
ダイオード部８０に第１ライフタイム調整領域２０１を設けることで、アノード領域１３から注入された正孔のライフタイムを調整しやすくなる。一方で、第１ライフタイム調整領域２０１を設けると、エミッタ電極５２に流れるリーク電流が増大してしまう。
本例では、ダイオード部８０のＸ軸方向における少なくとも一部の領域には、第１ライフタイム調整領域２０１が設けられていない。これにより、第１ライフタイム調整領域２０１が設けられる面積を小さくできるので、エミッタ電極５２に流れるリーク電流を低減できる。
ダイオード部８０において第１ライフタイム調整領域２０１が設けられるＸ軸方向の長さを、第１長さＬ１とする。ダイオード部８０において第１ライフタイム調整領域２０１が設けられない領域のＸ軸方向の長さを、第２長さＬ２とする。
第１長さＬ１は、０であってよい。つまり、ダイオード部８０には、第１ライフタイム調整領域２０１が設けられていなくてよい。または、第１長さＬ１は、第２長さＬ２より小さくてよい。これにより、エミッタ電極５２に流れるリーク電流を低減できる。第１長さＬ１は、第２長さＬ２の５０％以下であってよく、２５％以下であってよく、１０％以下であってよく、５％以下であってもよい。
第１長さＬ１は、ダイオード部８０のＸ軸方向の長さ（Ｌ１＋Ｌ２）の４０％以下であってよい。第１長さＬ１は、ダイオード部８０のＸ軸方向の長さ（Ｌ１＋Ｌ２）の２０％以下であってよく、１０％以下であってもよい。第１長さＬ１がダイオード部８０のＸ軸方向の長さ（Ｌ１＋Ｌ２）の１０％以下の場合、０％の場合（すなわち第１長さＬ１が０の場合）のリーク電流と略同じ値とすることができる。
本例のダイオード部８０において、少なくともカソード領域８２と重なる範囲には、コンタクト領域１５が設けられていない。このため、ダイオード部８０における第１ライフタイム調整領域２０１を小さくし、または、無くしても、ダイオード部８０の逆回復時間および逆回復損失等はそれほど大きくならない。また、アノード領域１３のドーピング濃度を、ベース領域１４のドーピング濃度よりも小さくしてよい。これにより、アノード領域１３から注入される正孔の量を小さくして、ダイオード部８０の逆回復時間および逆回復損失等の特性を調整できる。アノード領域１３のドーピング濃度は、ベース領域１４のドーピング濃度の５０％以下であってよく、２５％以下であってよく、１０％以下であってもよい。アノード領域１３のドーピング濃度は、ベース領域１４のドーピング濃度の１％以上であってよい。アノード領域１３のドーピング濃度は、ドリフト領域１８のドーピング濃度の２倍以上であってよく、５倍以上であってよく、１０倍以上であってもよい。
上述したように、第１ライフタイム調整領域２０１は、トランジスタ部７０のコンタクト領域１５のうち、Ｘ軸方向においてダイオード部８０に最も近いコンタクト領域１５－ｄの下方に配置された領域を含む。トランジスタ部７０に設けられた第１ライフタイム調整領域２０１は、境界領域２００のメサ部６２の下方の領域を含んでよい。例えば、メサ部６２にコンタクト領域１５－ｄが設けられている場合、メサ部６２の下方に第１ライフタイム調整領域２０１が設けられる。メサ部６２の下面にはコレクタ領域２２が配置され、また、上面にはコンタクト領域１５－ｄが設けられていなくてよい。これにより、メサ部６２から注入された正孔によるダイオード部８０への影響を低減できる。メサ部６２の上面にはエミッタ領域１２が設けられていなくてよい。境界領域２００のメサ部６２の下方に第１ライフタイム調整領域２０１が設けられている場合、第１ライフタイム調整領域２０１は、ダイオード部８０まで延伸してよく、延伸していなくてもよい。
メサ部６２にコンタクト領域１５－ｄが配置されていない場合、第１ライフタイム調整領域２０１は、メサ部６２の下方に設けられてよく、設けられなくてもよい。メサ部６２の下方に第１ライフタイム調整領域２０１が設けられていない場合、ダイオード部８０にも第１ライフタイム調整領域２０１が設けられなくてもよい。メサ部６２の下方に第１ライフタイム調整領域２０１が設けられている場合、メサ部６２の下方の第１ライフタイム調整領域２０１は、ダイオード部８０まで延伸していてよく、延伸していなくてもよい。
トランジスタ部７０に設けられた第１ライフタイム調整領域２０１のＸ軸方向における長さを第３長さＬ３とする。第１長さＬ１は、第３長さＬ３よりも小さくてよい。第１長さＬ１は、第３長さＬ３の５０％以下であってよく、２５％以下であってよく、１０％以下であってよく、５％以下であってもよい。トランジスタ部７０において第１ライフタイム調整領域２０１が設けられない領域のＸ軸方向の長さを、第６長さＬ６とする。第６長さＬ６は、第３長さＬ３より長くてよく、第３長さＬ３の合計値よりも長くてよい。第３長さＬ３の合計値とは、１つのトランジスタ部７０に含まれる１つ以上の第１ライフタイム調整領域２０１の第３長さＬ３の合計値である。
第３長さＬ３は、トランジスタ部７０のＸ軸方向の長さ（第４長さＬ４）より小さくてよい。第３長さＬ３は、厚みＴｂの２倍以下であってよく、１倍以下であってよく、０．８倍以下であってよく、０．６倍以下であってよく、０．４倍以下であってよく、０．２倍以下であってもよい。第３長さＬ３は、厚みＴｂの０．０１倍以上であってよく、０．０３倍以上であってよく、０．０５倍以上であってよく、０．１倍以上であってもよい。第３長さＬ３を確保することで、トランジスタ部７０のコンタクト領域１５から注入された正孔による、ダイオード部８０への影響を低減できる。
トランジスタ部７０における第３長さＬ３の合計値は、トランジスタ部７０のＸ軸方向の長さ（第４長さＬ４）より小さくてよい。第３長さＬ３の合計値とは、トランジスタ部７０の一方の端部における第３長さＬ３と、同じトランジスタ部７０の他方の端部における第３長さＬ３を足し合わせた値であってよい。第３長さＬ３の合計値は、第４長さＬ４の５０％以下であってよく、３０％以下であってよく、１０％以下であってよい。第３長さＬ３の合計値を第４長さＬ４よりも短くすることで、トランジスタ部７０の導通損失（飽和電圧）とリーク電流を低減できる。第３長さＬ３の合計値を第４長さＬ４の１０％以下とすることで、第３長さの合計値が０の場合の導通損失（飽和電圧）またはリーク電流と同等にすることができる。
トランジスタ部７０において第１ライフタイム調整領域２０１が設けられない領域のＸ軸方向の長さを、第６長さＬ６とする。第６長さＬ６は、第３長さＬ３より長くてよく、第３長さＬ３の合計値よりも長くてよい。これによっても、トランジスタ部７０の導通損失（飽和電圧）とリーク電流を低減できる。ダイオード部８０における第１長さＬ１は、半導体基板１０の深さ方向の厚みＴｂの２５％以下であってよく、１０％以下であってよく、５％以下であってもよい。
本明細書において説明する各態様において、ダイオード部８０は、Ｘ軸方向において隣り合って配置された少なくとも２つのメサ部６１の下方に、第１ライフタイム調整領域２０１が設けられていない領域２０５を有してよい。領域２０５におけるキャリアライフタイムまたは欠陥密度は、ドリフト領域１８の深さ方向の中央におけるキャリアライフタイムまたは欠陥密度と同一であってよい。領域２０５は、Ｘ軸方向において隣り合う３つ以上のメサ部６１の下方に連続して設けられてよく、４つ以上の６１の下方に連続して設けられてもよい。
ダイオード部８０において第１ライフタイム調整領域２０１が設けられるメサ部６１の個数は、４個以下であってよく、２個以下であってもよい。ダイオード部８０のＸ軸方向において複数の第１ライフタイム調整領域２０１が設けられる場合、メサ部６１の当該個数は、第１ライフタイム調整領域２０１が設けられるメサ部６１の総数である。
本明細書において説明する各態様において、トランジスタ部７０は、Ｘ軸方向において隣り合って配置された少なくとも２つのメサ部６０の下方に、第１ライフタイム調整領域２０１が設けられていない領域２０６を有してよい。領域２０６におけるキャリアライフタイムまたは欠陥密度は、ドリフト領域１８の深さ方向の中央におけるキャリアライフタイムまたは欠陥密度と同一であってよい。領域２０６は、Ｘ軸方向において隣り合う３つ以上のメサ部６０の下方に連続して設けられてよく、４つ以上のメサ部６０の下方に連続して設けられてもよい。
図５Ａは、上面視における第１ライフタイム調整領域２０１の配置例を示す図である。図５Ａにおいては、Ｘ軸方向に並んだ１つのトランジスタ部７０および１つのダイオード部８０を示している。図５Ａでは省略しているが、トランジスタ部７０はＸ軸方向において２つのダイオード部８０に挟まれていてよく、ダイオード部８０はＸ軸方向において２つのトランジスタ部７０に挟まれていてよい。
図５Ａにおいては、第１ライフタイム調整領域２０１が設けられる範囲を斜線のハッチングで示している。上面視において、１つのダイオード部８０に設けられた第１ライフタイム調整領域２０１の面積を、第１面積Ｓ１とする。１つのダイオード部８０の上面視において、第１ライフタイム調整領域２０１が設けられていない領域の面積を第２面積Ｓ２とする。上面視において、１つのトランジスタ部７０に設けられた第１ライフタイム調整領域２０１の面積を、第３面積Ｓ３とする。１つのトランジスタ部７０の上面視において、第１ライフタイム調整領域２０１が設けられていない領域の面積を第６面積Ｓ６とする。
上面視において、カソード領域８２のＹ軸方向の長さをＬｙｋとする。上面視において、カソード領域８２のＸ軸方向の長さは第５長さＬ５と同じである。上面視において、ダイオード部８０における第１ライフタイム調整領域２０１の、Ｙ軸方向の長さをＬｙ１とする。上面視において、トランジスタ部７０における第１ライフタイム調整領域２０１の、Ｙ軸方向の長さをＬｙ３とする。本例では、長さＬｙ１と長さＬｙ３は等しい。上面視において、トランジスタ部７０の両端部のベース領域１４－ｅの間の距離をＬｙｅとする。距離Ｌｙｅは、長さＬｙｋより大きくてよく、等しくてよく、短くてもよい。距離Ｌｙｅは、長さＬｙ１より大きくてよく、等しくてよく、短くてもよい。距離Ｌｙｅは、長さＬｙ３より長くてよく、等しくてよく、短くてもよい。
図５Ａに示すように、１つのダイオード部８０に、複数の第１ライフタイム調整領域２０１が設けられている場合、第１面積Ｓ１は、複数の第１ライフタイム調整領域２０１の総面積である。同様に１つのトランジスタ部７０に複数の第１ライフタイム調整領域２０１が設けられている場合、第３面積Ｓ３は、複数の第１ライフタイム調整領域２０１の総面積である。また、１つのダイオード部８０に、複数の第１ライフタイム調整領域２０１が設けられている場合、図４において説明した第１長さＬ１は、複数の第１ライフタイム調整領域２０１の総長さである。同様に１つのトランジスタ部７０に複数の第１ライフタイム調整領域２０１が設けられている場合、図４において説明した第３長さＬ３は、複数の第１ライフタイム調整領域２０１の総長さである。
第１面積Ｓ１は、０であってよい。つまりダイオード部８０には、第１ライフタイム調整領域２０１が設けられていなくてよい。これにより、エミッタ電極５２に流れるリーク電流を低減できる。
第１面積Ｓ１は、第２面積Ｓ２より小さい。つまり第１面積Ｓ１は、ダイオード部８０の面積の半分より小さい。これにより、エミッタ電極５２に流れるリーク電流を低減できる。第１面積Ｓ１は、第２面積Ｓ２の５０％以下であってよく、２５％以下であってよく、１０％以下であってよく、５％以下であってもよい。
第１面積Ｓ１は、ダイオード部８０の面積（Ｓ１＋Ｓ２）の４０％以下であってよい。第１面積Ｓ１は、ダイオード部８０の面積（Ｓ１＋Ｓ２）の２０％以下であってよく、１０％以下であってもよい。
第１面積Ｓ１は、第３面積Ｓ３よりも小さくてよい。第１面積Ｓ１は、第３面積Ｓ３の５０％以下であってよく、２５％以下であってよく、１０％以下であってよく、５％以下であってもよい。
１つのトランジスタ部７０における第３面積Ｓ３の合計値は、第６面積Ｓ６より小さい。つまり第３面積Ｓ３の合計値は、トランジスタ部７０の面積の半分より小さい。これにより、エミッタ電極５２に流れるリーク電流を低減でき、トランジスタ部７０の飽和電圧を低減できる。第３面積Ｓ３の合計値は、第６面積Ｓ６の５０％以下であってよく、２５％以下であってよく、１０％以下であってよく、５％以下であってもよい。１つの第３面積Ｓ３の合計値は、第６面積Ｓ６の２５％以下であってよく、１０％以下であってよく、５％以下であってもよい。
第３面積Ｓ３の合計値は、トランジスタ部７０の面積（Ｓ３＋Ｓ６）の４０％以下であってよい。第３面積Ｓ３の合計値は、トランジスタ部７０の面積（Ｓ３＋Ｓ６）の２０％以下であってよく、１０％以下であってもよい。
トランジスタ部７０の第６長さＬ６は、ダイオード部８０の第５長さＬ５より大きくてよい。第６長さＬ６は、第５長さＬ５の１．５倍以上であってよく、１．７倍以上であってよく、２倍以上であってもよい。第６面積Ｓ６は、ダイオード部８０の面積（Ｓ１＋Ｓ２）より大きくてよい。第６面積Ｓ６は、ダイオード部８０の面積（Ｓ１＋Ｓ２）の１．５倍以上であってよく、１．７倍以上であってよく、２倍以上であってもよい。
また、第４長さＬ４、第５長さＬ５の大きさを決める際にはトランジスタ部７０の電流－電圧波形にスナップバック（負性抵抗）が発生しないようにすることについても注意する。逆導通ＩＧＢＴにおいて、トランジスタ部７０がオンするときは、上面２１側に形成された複数のゲートトレンチ部４０に形成される電子のチャネルからドリフト領域１８に電子が注入される。注入された電子は、ドリフト領域１８から、ドリフト領域１８よりも抵抗が小さいバッファ領域２０を経由して、下面２３側に形成されたコレクタ電極２４に接するカソード領域８２に流入する。このとき、ゲートトレンチ部４０のチャネルの下端から、カソード領域８２までの経路に沿って抵抗値が計算される。この電子の経路に沿った経路抵抗値が最も低くなる電子の経路において、電子電流と経路抵抗値を掛けた電圧降下値が、バッファ領域２０とコレクタ領域２２とのｐｎ接合のビルトイン電圧Ｖｂｉよりも大きくなれば、コレクタ領域２２からバッファ領域２０およびドリフト領域１８へ、正孔が注入される。一方、経路抵抗値が比較的に小さい場合、電圧降下値がビルトイン電圧Ｖｂｉを超えるには、多くの電子電流を必要とする。そのためには、コレクタ－エミッタ間電圧Ｖｃｅを高くしなければならない。このときのＶｃｅがビルトイン電圧Ｖｂｉよりも高いと、トランジスタ部７０の電流‐電圧波形にスナップバック（負性抵抗）が発生する。スナップバックの発生を抑制するには、経路抵抗値を大きくし、ビルトイン電圧Ｖｂｉよりも十分小さいコレクタ－エミッタ間電圧Ｖｃｅで流れる電子電流で、電圧降下値がビルトイン電圧Ｖｂｉを超えるようにすればよい。
経路抵抗値を大きくするには、一例として、ゲートトレンチ部４０の底面から、カソード領域８２までの電子の最短経路に沿った経路抵抗値が、十分小さいコレクタ－エミッタ間電圧Ｖｃｅでビルトイン電圧Ｖｂｉを超えるように、トランジスタ部７０のＹ軸方向またはＸ軸方向の形状を決めればよい。例えば、第４長さＬ４の半値が１００μｍ以上であってよい。第３長さＬ３が前述の範囲であってよい。長さＬｙ３は長さＬｙｅより長くてよい。これらにより、電子の最短経路を長くでき、スナップバックを抑制することができる。また、電子の最短経路が第１ライフタイム調整領域２０１を通過するようにして、最短経路における経路抵抗値を高くできるので、スナップバックを抑制することができる。以上により、ダイオード部８０に電子電流が漏洩することを防ぎ、トランジスタ部７０の電流－電圧波形にスナップバック（負性抵抗）が発生することを防ぐことができる。
第１ライフタイム調整領域２０１は、Ｙ軸方向においてカソード領域８２より広い範囲に設けられてよく、カソード領域８２と同一の範囲に設けられてよく、カソード領域８２より狭い範囲に設けられてもよい。第１面積Ｓ１および第２面積Ｓ２は、カソード領域８２と重なる領域の面積であってよく、図１において説明した延長領域８１を含むダイオード部８０における面積であってもよい。第３面積Ｓ３は、第１面積Ｓ１および第２面積Ｓ２と同一のＹ軸方向の範囲内における面積を用いる。
図５Ｂは、上面視における第１ライフタイム調整領域２０１の配置の変形例である。図５Ｂの変形例は、Ｙ軸方向において第１ライフタイム調整領域２０１を形成しない領域を規則的に配置する点で、図５Ａの例と異なる。図５Ｂの例では、第１ライフタイム調整領域２０１を形成する領域と、形成しない領域とをＹ軸方向に交互に配置している。他の態様は図５Ａと同じでよい。
第１ライフタイム調整領域２０１を形成する領域のＹ軸方向の長さをＬｙａとし、第１ライフタイム調整領域２０１を形成しない領域のＹ軸方向の長さをＬｙｂとする。ＬｙａはＬｙｂより大きくてよい。Ｌｙｂは、キャリアの拡散長の１０％以下であってよい。これにより、ライフタイム低減効果を維持しつつ、もれ電流を低減する効果が得られる。
Ｙ軸方向において最も端部に配置された第１ライフタイム調整領域２０１のＹ軸方向の長さＬｙｃは、他の第１ライフタイム調整領域２０１のＹ軸方向の長さＬｙａより長くてよい。これにより、Ｙ軸方向におけるカソード領域８２の外側から、カソード領域８２へ流入する正孔を低減し、カソード領域８２の端部へのキャリアの集中を抑制できる。
図５Ｃは、上面視における第１ライフタイム調整領域２０１の配置の変形例である。図５Ｃの変形例では、トランジスタ部７０における第１ライフタイム調整領域２０１のＹ軸方向の長さＬｙ３が、ダイオード部８０における第１ライフタイム調整領域２０１のＹ軸方向の長さＬｙ１よりも長い。図５Ｃの例では、トランジスタ部７０のＹ軸方向の外側から、隣接するダイオード部８０のカソード領域８２へ流入する正孔を、トランジスタ部７０の第１ライフタイム調整領域２０１によって低減し、カソード領域８２の端部へのキャリアの集中を抑制できる。長さＬｙ１と長さＬｙ３のいずれも、カソード領域８２のＹ軸方向の長さＬｙｋよりは長くてよい。
図５Ｄは、上面視における第１ライフタイム調整領域２０１の配置の変形例である。図５Ｃの変形例では、ダイオード部８０における第１ライフタイム調整領域２０１のＹ軸方向の長さＬｙ１が、トランジスタ部７０における第１ライフタイム調整領域２０１のＹ軸方向の長さＬｙ３よりも長い。図５Ｄの例のトランジスタ部７０における第１ライフタイム調整領域２０１のＹ軸方向の長さＬｙ３は、カソード領域８２のＹ軸方向の長さＬｙｋより長くてよい。これにより、トランジスタ部７０のＹ軸方向の外側から、隣接するダイオード部８０のカソード領域８２へ流入する正孔を、ダイオード部８０の第１ライフタイム調整領域２０１によって低減し、カソード領域８２の端部へのキャリアの集中を抑制できる。
図５Ｃまたは図５Ｄ等の各例において、図５Ｂの特徴を組み合わせてもよい。つまり、各例における第１ライフタイム調整領域２０１は、図５Ａの例のようにＹ軸方向において連続して配置されてよく、図５Ｂの例のように離散的に配置されていてもよい。
図５Ｅは、上面視における第１ライフタイム調整領域２０１の他の配置例を示す図である。本例の半導体装置１００は、第１ライフタイム調整領域２０１のトランジスタ部７０における配置が、図５Ａにおいて説明した例と相違する。他の構造は、本明細書において説明したいずれかの例と同様である。本例の第１ライフタイム調整領域２０１は、トランジスタ部７０のＸ軸方向において図５Ａにおいて説明した例よりも広範囲に設けられている。本例によっても、トランジスタ部７０のコンタクト領域１５から注入された正孔による、ダイオード部８０への影響を低減できる。
トランジスタ部７０とダイオード部８０の第４長さＬ４、第５長さＬ５を短くし、繰り返し配列することで、それぞれの導通時の放熱を良くすることができ、温度上昇を抑制できる。トランジスタ部７０のコンタクト領域１５から多くの正孔が注入される部分が増えるためにトランジスタ部７０の広い部分で第１ライフタイム調整領域２０１を設けることがあり、第３長さＬ３の第４長さＬ４に対する比率が大きくなり得る。このようなとき、ダイオード部８０の第１長さＬ１の第５長さＬ５に対する比率を小さくすることで、エミッタ電極５２に流れるリーク電流を小さくすることができる。また、特に、ダイオード部８０の第１長さＬ１をトランジスタ部７０の第３長さＬ３よりも小さくすることで、エミッタ電極５２に流れるリーク電流を小さくすることができる。
トランジスタ部７０における第３長さＬ３の合計値は、トランジスタ部７０のＸ軸方向の長さ（第４長さＬ４）より小さくてよい。第３長さＬ３の合計値は、第４長さＬ４の５０％以上であってよく、７０％以上であってよく、９０％以上であってよい。
１つのトランジスタ部７０における第３面積Ｓ３の合計値は、第６面積Ｓ６より大きくて良い。つまり第３面積Ｓ３の合計値は、トランジスタ部７０の面積の半分より大きい。第３面積Ｓ３の合計値は、第６面積Ｓ６の１倍以上であってよく、１．２５倍以上であってよく、１．５倍以上であってよく、２倍以上であってもよい。１つの第３面積Ｓ３の合計値は、第６面積Ｓ６の５０％以上であってよく、６２．５％以上であってよく、７５％以上であってもよい。
第３面積Ｓ３の合計値は、トランジスタ部７０の面積（Ｓ３＋Ｓ６）の５０％以上であってよい。第３面積Ｓ３の合計値は、トランジスタ部７０の面積（Ｓ３＋Ｓ６）の８０％以上であってよく、９０％以上であってもよい。
トランジスタ部７０の第６長さＬ６は、ダイオード部８０の第５長さＬ５より短くてよい。第６長さＬ６は、第５長さＬ５の１倍以下であってよく、０．９倍以下であってよく、０．８倍以上であってもよい。第６面積Ｓ６は、ダイオード部８０の面積（Ｓ１＋Ｓ２）より小さくてよい。第６面積Ｓ６は、ダイオード部８０の面積（Ｓ１＋Ｓ２）の１倍以下であってよく、０．９倍以上であってよく、０．８倍以上であってもよい。
図６は、図２におけるｆ－ｆ断面の他の例を示す図である。本例では、ダイオード部８０に第１ライフタイム調整領域２０１が設けられていない（すなわち、第１長さＬ１が０である）点が、図４および図５Ａから図５Ｅに示した例と相違する。他の構造は、図４および図５Ａから図５Ｅにおいて説明したいずれかの態様と同様である。
図７は、上面視における第１ライフタイム調整領域２０１の他の配置例を示す図である。本例では、ダイオード部８０に第１ライフタイム調整領域２０１が設けられていない（すなわち、第１面積Ｓ１が０である）点が、図４および図５Ａから図５Ｅに示した例と相違する。他の構造は、図４および図５Ａから図５Ｅにおいて説明したいずれかの態様と同様である。
図８は、図２におけるｆ－ｆ断面の他の例を示す図である。本例の半導体装置１００は、第１ライフタイム調整領域２０１のＸ軸方向における配置が、図１から図７において説明した例と相違する。他の構造は、図１から図７において説明した例と同様である。
本例の第１ライフタイム調整領域２０１は、境界領域２００のメサ部６２の下方に配置されており、且つ、境界領域２００以外のトランジスタ部７０には配置されていない。本例のメサ部６２には、メサ部６１と同様にコンタクト領域１５が配置されている。メサ部６２の上面には、コンタクト領域１５とアノード領域１３とが交互に配置されてよい。或いは、メサ部６２の上面は全てコンタクト領域１５が形成されていてもよい。ダイオード部８０には、第１ライフタイム調整領域２０１が配置されていてよく、配置されていなくてもよい。
境界領域２００が複数のメサ部６２を有する場合、第１ライフタイム調整領域２０１は、ダイオード部８０の最も近くに配置されたメサ部６２の下方に配置されてよい。第１ライフタイム調整領域２０１は、他のメサ部６２の下方にも配置されてよく、全てのメサ部６２の下方に配置されてもよい。
図９は、図２におけるｆ－ｆ断面の他の例を示す図である。本例の半導体装置１００は、第１ライフタイム調整領域２０１のトランジスタ部７０における配置が、図１から図７において説明した例と相違する。他の構造は、図１から図７において説明した例と同様である。本例の第１ライフタイム調整領域２０１は、トランジスタ部７０のＸ軸方向における全体に設けられている。これによりトランジスタ部７０のターンオフ時間を低減し高速動作ができる。本例によっても、トランジスタ部７０のコンタクト領域１５から注入された正孔による、ダイオード部８０への影響を低減できる。
図１０は、図２におけるｆ－ｆ断面の他の例を示す図である。本例の半導体装置１００は、第２ライフタイム調整領域２０２を有する。第２ライフタイム調整領域２０２以外の構造は、本明細書において説明する他のいずれかの態様と同様である。
第２ライフタイム調整領域２０２は、ダイオード部８０において、半導体基板１０の上面２１側の第２深さＺ２に設けられる。第２深さＺ２は、第１深さＺ１と同一であってよく、異なっていてもよい。図１０においては第２ライフタイム調整領域２０２は、第１ライフタイム調整領域２０１よりも深い位置（下面２３側）に設けられているが、第１ライフタイム調整領域２０１よりも浅い位置（上面２１側）に設けられてもよい。
第２ライフタイム調整領域２０２は、上面視において第１ライフタイム調整領域２０１と重ならない位置に設けられる。第２ライフタイム調整領域２０２は、ダイオード部８０の上面視において、第１ライフタイム調整領域２０１と重ならない領域の全体に設けられてよい。
第２ライフタイム調整領域２０２の格子欠陥の密度である第２欠陥密度は、第１ライフタイム調整領域２０１の第１欠陥密度よりも小さい。第２欠陥密度は、第１欠陥密度の５０％以下であってよく、２５％以下であってよく、１０％以下であってよく、５％以下であってもよい。第２欠陥密度は、第１欠陥密度の１％以上であってよい。
第２ライフタイム調整領域２０２を設けることで、ダイオード部８０のキャリアライフタイムを全体的に調整できる。また、第２ライフタイム調整領域２０２の第２欠陥密度を小さくすることで、リーク電流を抑制できる。第２ライフタイム調整領域２０２は、トランジスタ部７０のコンタクト領域１５からは比較的に離れて配置されている。このため、第２ライフタイム調整領域２０２の第２欠陥密度を小さくしても、トランジスタ部７０のコンタクト領域１５から注入される正孔のライフタイムへの影響は小さい。
図１１は、第２ライフタイム調整領域２０２の上面視における配置例を示す図である。第２ライフタイム調整領域２０２は、第１ライフタイム調整領域２０１と重ならない領域に配置されている。
Ｘ軸方向において、第２ライフタイム調整領域２０２は、第１ライフタイム調整領域２０１と接していてよい。Ｘ軸方向において、第２ライフタイム調整領域２０２は、第１ライフタイム調整領域２０１が設けられていない領域の全体に配置されてよい。
図１１の例では、第２ライフタイム調整領域２０２は、Ｙ軸方向において第１ライフタイム調整領域２０１と接していないが、第２ライフタイム調整領域２０２は、Ｙ軸方向において第１ライフタイム調整領域２０１と接していてもよい。第２ライフタイム調整領域２０２は、第１ライフタイム調整領域２０１をＹ軸方向において挟むように配置されてもよい。第２ライフタイム調整領域２０２は、ダイオード部８０の上面視において、第１ライフタイム調整領域２０１が設けられていない領域の全体に配置されてもよい。
図１２は、図２におけるｆ－ｆ断面の他の例を示す図である。本例の半導体装置１００は、第３ライフタイム調整領域２０３を有する。第３ライフタイム調整領域２０３以外の構造は、本明細書において説明する他のいずれかの態様と同様である。図１２の例におけるダイオード部８０は第２ライフタイム調整領域２０２を有していないが、ダイオード部８０は第２ライフタイム調整領域２０２を有していてもよい。
第３ライフタイム調整領域２０３は、トランジスタ部７０において、半導体基板１０の上面２１側の第３深さＺ３に設けられる。第３深さＺ３は、第１深さＺ１と同一であってよく、異なっていてもよい。第３深さＺ３は、第２深さＺ２と同一であってよく、異なっていてもよい。図１２においては第３ライフタイム調整領域２０３は、第１ライフタイム調整領域２０１よりも深い位置（下面２３側）に設けられているが、第１ライフタイム調整領域２０１よりも浅い位置（上面２１側）に設けられてもよい。
第３ライフタイム調整領域２０３は、上面視において第１ライフタイム調整領域２０１と重ならない位置に設けられる。第３ライフタイム調整領域２０３は、第１ライフタイム調整領域２０１よりも、ダイオード部８０から離れて配置されている。第３ライフタイム調整領域２０３は、トランジスタ部７０の上面視において、第１ライフタイム調整領域２０１と重ならない領域の全体に設けられてよい。
第３ライフタイム調整領域２０３の格子欠陥の密度である第３欠陥密度は、第１ライフタイム調整領域２０１の第１欠陥密度よりも小さい。第３欠陥密度は、第１欠陥密度の５０％以下であってよく、２５％以下であってよく、１０％以下であってよく、５％以下であってもよい。第３欠陥密度は、第１欠陥密度の１％以上であってよい。第３欠陥密度は、第２ライフタイム調整領域２０２の第２欠陥密度と同一であってよく、第２欠陥密度より小さくてよく、大きくてもよい。
第３ライフタイム調整領域２０３を設けることで、トランジスタ部７０のキャリアライフタイムを全体的に調整できる。また、第３ライフタイム調整領域２０３の第３欠陥密度を小さくすることで、リーク電流を抑制できる。第３ライフタイム調整領域２０３は、ダイオード部８０からは比較的に離れて配置されている。このため、第３ライフタイム調整領域２０３の第３欠陥密度を小さくしても、ダイオード部８０への影響は小さい。
図１３は、第３ライフタイム調整領域２０３の上面視における配置例を示す図である。第３ライフタイム調整領域２０３は、トランジスタ部７０において第１ライフタイム調整領域２０１と重ならない領域に配置されている。
Ｘ軸方向において、第３ライフタイム調整領域２０３は、第１ライフタイム調整領域２０１と接していてよい。Ｘ軸方向において、第３ライフタイム調整領域２０３は、第１ライフタイム調整領域２０１が設けられていない領域の全体に配置されてよい。
図１３の例では、第３ライフタイム調整領域２０３は、Ｙ軸方向において第１ライフタイム調整領域２０１と接していないが、第３ライフタイム調整領域２０３は、Ｙ軸方向において第１ライフタイム調整領域２０１と接していてもよい。第３ライフタイム調整領域２０３は、第１ライフタイム調整領域２０１をＹ軸方向において挟むように配置されてもよい。第３ライフタイム調整領域２０３は、トランジスタ部７０の上面視において、第１ライフタイム調整領域２０１が設けられていない領域の全体に配置されてもよい。
図１４は、ダイオード部８０のメサ部６１の他の例を示す図である。本例のメサ部６１の上面には、アノード領域１３と、Ｎ型のダミーアノード領域１９とが設けられている。ダミーアノード領域１９とアノード領域１３とは、Ｙ軸方向において並んで配置されている。図１４の例では、２つのベース領域１４－ｅの間において、ダミーアノード領域１９とアノード領域１３とが交互に配置されている。ダミーアノード領域１９とアノード領域１３は、Ｙ軸方向に沿って２回以上交互に配置されていてよい。図１４において括弧付で示すように、ベース領域１４－ｅと、アノード領域１３との間には、コンタクト領域１５が設けられていてもよい。本例では、ベース領域１４－ｅと、アノード領域１３との間には、コンタクト領域１５が設けられていない。ベース領域１４－ｅと、アノード領域１３のドーピング濃度は同じであってよく、アノード領域１３のドーピング濃度がベース領域１４－ｅのドーピング濃度よりも低くてよい。本例では、アノード領域１３のドーピング濃度がベース領域１４－ｅのドーピング濃度よりも低い。
ダミーアノード領域１９は、コンタクトホール５４を介してエミッタ電極５２とショットキー接触をしてよく、オーミック接触をしてよい。ダミーアノード領域１９は、深さ方向でアノード領域１３よりも上面２１側に設けられてよい。アノード領域１３は、Ｙ軸方向で隣り合うダミーアノード領域１９に挟まれるように上面２１に露出してよい。アノード領域１３は、コンタクトホール５４を介してエミッタ電極５２とオーミック接触をしてよく、ショットキー接触をしてもよい。本例では、ダミーアノード領域１９はエミッタ電極５２とショットキー接触をし、アノード領域１３はエミッタ電極５２とオーミック接触をする。コンタクトホール５４には、エミッタ電極５２と半導体基板１０の両方に接触する図示しないプラグ電極が形成されてよい。コンタクトホール５４には、エミッタ電極５２もしくはプラグ電極と、半導体基板１０の両方に接するバリアメタルやシリサイドが形成されてよい。アノード領域１３やダイオード部８０及びトランジスタ部７０のコンタクト領域１５は、バリアメタルと接触する領域に、図示しない高濃度のＰ型のプラグ領域が形成されてよい。Ｐ型のプラグ領域のドーピング濃度は、コンタクト領域１５のドーピング濃度よりも高くてよい。アノード領域１３においてはプラグ領域はバリアメタルと接触する領域のすべてにわたって形成されてもよく、一部に離散的に形成されてもよい。コンタクトホール５４には、図示しないトレンチコンタクトが形成されてよい。
本例によれば、ダイオード部８０のメサ部６１の上面におけるアノード領域１３の面積が小さくなる。このため、メサ部６１のアノード領域１３からの正孔の注入を抑制できる。従って、ダイオード部８０の少なくとも一部に第１ライフタイム調整領域２０１を設けずとも、ダイオード部８０の逆回復時間および逆回復損失等の特性を調整できる。
ダイオード部８０において、第１ライフタイム調整領域２０１が配置されていないメサ部６１が、図１４に示したようにダミーアノード領域１９を有してよい。ダイオード部８０において、第１ライフタイム調整領域２０１が配置されたメサ部６１は、図１４に示したようにダミーアノード領域１９を有してよく、ダミーアノード領域１９を有さなくてもよい。第２ライフタイム調整領域２０２が配置されたメサ部６１は、図１４に示したようにダミーアノード領域１９を有してよく、ダミーアノード領域１９を有さなくてもよい。
図１５は、半導体基板１０の下面２３における構造例を示す図である。図１５においては、１つのトランジスタ部７０および１つのダイオード部８０における構造を示している。トランジスタ部７０においては、半導体基板１０の下面２３にコレクタ領域２２が配置されている。
本例のダイオード部８０は、半導体基板１０の下面２３に設けられた、カソード領域８２およびダミーカソード領域８３を有する。カソード領域８２は、図１から図１４において説明したカソード領域８２と同様である。
ダミーカソード領域８３は、第１方向（本例ではＸ軸方向）と異なる第２方向において、カソード領域８２の間に配置されたＰ型の領域である。本例の第２方向はＹ軸方向であるがこれに限定されない。第２方向は、ＸＹ面内において、第１方向と平行でない方向である。
本例のダイオード部８０においては、カソード領域８２とダミーカソード領域８３とが、Ｙ軸方向において並んで配置されている。図１５の例では、カソード領域８２とダミーカソード領域８３とが、Ｙ軸方向に沿って２回以上交互に配置されている。
本例によれば、ダイオード部８０のカソード領域８２の面積が小さくなる。このため、ダイオード部８０のカソード領域８２からの電子の注入が抑制される。ドリフト領域１８に対する電子の注入を抑制することで、アノード領域１３からの正孔の注入が抑制される。従って、ダイオード部８０の少なくとも一部に第１ライフタイム調整領域２０１を設けずとも、ダイオード部８０の逆回復時間および逆回復損失等の特性を調整できる。
図１６Ａは、半導体基板１０の下面２３における構造例を示す図である。図１６Ａにおいては、ダミーカソード領域８３の配置が、図１５の例と相違する。他の構造は、図１５の例と同様である。
本例のダミーカソード領域８３は、上面視において所定の領域を囲んでいる。ダミーカソード領域８３が囲む領域には、カソード領域８２が配置されてよい。図１６Ａに示すように、１つ以上のダミーカソード領域８３および１つ以上のカソード領域８２が、同心円状に交互に配置されていてもよい。ダミーカソード領域８３およびカソード領域８２の上面視における形状は円、楕円または長円であってよく、矩形の枠状であってもよい。本例によっても、ダイオード部８０のカソード領域８２からの電子の注入が抑制される。従って、ダイオード部８０の少なくとも一部に第１ライフタイム調整領域２０１を設けずとも、ダイオード部８０の逆回復時間および逆回復損失等の特性を調整できる。
図１６Ｂは、半導体基板１０の下面２３における他の構造例を示す図である。本例では、図１６Ａに示したダミーカソード領域８３およびカソード領域８２の同心円状の構造が、Ｙ軸方向に沿って複数配置されている。それぞれの同心円状の構造において、カソード領域８２のＸ軸方向の幅およびＹ軸方向の幅がダミーカソード領域８３のＸ軸方向の幅およびＹ軸方向の幅と等しくなるようにしてもよい。また、カソード領域８２のＸ軸方向の幅とＹ軸方向の幅とを等しくしてよく、ダミーカソード領域８３のＸ軸方向の幅とＹ軸方向の幅とを等しくしてもよい。
図１７は、ダイオード部８０のメサ部６１の他の例を示す他の図である。本例のダイオード部８０の上面には、層間絶縁膜３８が設けられていない。層間絶縁膜３８とコンタクトホール５４を設ける場合、狭いコンタクトホール５４においては埋め込みをよくするため、コンタクトホール内に、タングステン等を埋め込んで形成されたプラグ電極と、その下層にバリアメタルを有する。そして、バリアメタルとメサ部６０、６１のＰ型の領域との接触抵抗を十分に減らすため、高濃度のプラグ領域を設ける。本例では、ダイオード部８０で層間絶縁膜３８を設けずコンタクトホール５４がないことで、プラグ電極とバリアメタルが不要となる。プラグ領域を設けずとも、本例のアノード領域１３は、アルミニウム等で形成されたエミッタ電極５２の上層と十分低い接触抵抗で接することができる。また、ダイオード部８０においてはダミー導電部３４はエミッタ電極５２と接続されてよい。このため、ダミートレンチ部３０の上部に層間絶縁膜３８を設けずに、ダミー導電部３４の上部がエミッタ電極５２と接していてよい。以上のことにより、ダイオード部８０において層間絶縁膜３８がないことで、ダイオード部８０で高濃度のプラグ領域を設ける必要が無くなり、正孔の注入を抑えることができる。従って、ダイオード部８０の少なくとも一部に第１ライフタイム調整領域２０１を設けずとも、ダイオード部８０の逆回復時間および逆回復損失等の特性を調整できる。
図１８は、図２におけるｆ－ｆ断面の他の例を示す図である。本例では、トランジスタ部７０の第１ライフタイム調整領域２０１－３と、ダイオード部８０の第１ライフタイム調整領域２０１－１とが分離している点が、図１から図１７において説明した例と相違する。他の構造は、図１から図１７において説明したいずれかの態様と同様である。第１ライフタイム調整領域２０１－３と、第１ライフタイム調整領域２０１－１との間に、第１ライフタイム調整領域２０１を分離する分離領域２０７を配置することで、第１ライフタイム調整領域２０１の面積を低減できる。これにより、リーク電流を低減できる。
第１ライフタイム調整領域２０１－１は、ダイオード部８０に設けられた部分を含んでいる。第１ライフタイム調整領域２０１－１は、トランジスタ部７０に設けられた部分を含んでいてよく、含んでいなくてもよい。第１ライフタイム調整領域２０１－３は、トランジスタ部７０に設けられた部分を含んでいる。第１ライフタイム調整領域２０１－３は、ダイオード部８０に設けられた部分を含んでいてよく、含んでいなくてもよい。第１ライフタイム調整領域２０１のうち、ダイオード部８０に設けられた部分が、トランジスタ部７０に設けられた部分よりも大きいものを、第１ライフタイム調整領域２０１－１としてよい。第１ライフタイム調整領域２０１のうち、トランジスタ部７０に設けられた部分が、ダイオード部８０に設けられた部分よりも大きいものを、第１ライフタイム調整領域２０１－３としてよい。当該部分の大きさは、Ｘ軸方向における幅で比較してよく、上面視における面積で比較してもよい。
本例の第１ライフタイム調整領域２０１－１と、第１ライフタイム調整領域２０１－３とは、Ｘ軸方向に並んでいる。図１８に示すように、第１ライフタイム調整領域２０１－１と、第１ライフタイム調整領域２０１－３とは、トランジスタ部７０において分離していてよい。つまり、トランジスタ部７０に、第１ライフタイム調整領域２０１－１と、第１ライフタイム調整領域２０１－３とを分離する分離領域２０７が設けられてよい。分離領域２０７は、第１ライフタイム調整領域２０１が設けられていない領域である。分離領域２０７は、領域２０６と同一のキャリアライフタイムを有してよく、領域２０５と同一のキャリアライフタイムを有してもよい。他の例では、第１ライフタイム調整領域２０１－１と、第１ライフタイム調整領域２０１－３とは、ダイオード部８０において分離していてよい。つまり、ダイオード部８０に、分離領域２０７が設けられてもよい。他の例では、第１ライフタイム調整領域２０１－１と、第１ライフタイム調整領域２０１－３とは、トランジスタ部７０およびダイオード部８０の両方において分離していてよい。つまり、トランジスタ部７０およびダイオード部８０の両方に亘って、分離領域２０７が設けられてもよい。
第１ライフタイム調整領域２０１－３は、コンタクト領域１５の下方に配置された領域を含んでよい。１つの第１ライフタイム調整領域２０１－３の上方には、コンタクト領域１５が１つだけ配置されていてよく、複数のコンタクト領域１５が配置されていてもよい。コンタクト領域１５の下方に第１ライフタイム調整領域２０１－３を配置することで、正孔のライフタイムを効率よく調整できる。また、第１ライフタイム調整領域２０１を分離することで、リーク電流を低減できる。
第１ライフタイム調整領域２０１－３は、コンタクト領域１５のうち、ダイオード部８０に最も近いコンタクト領域１５の下方の少なくとも一部には配置されていなくてよい。つまり、当該コンタクト領域１５の下方の少なくとも一部に、分離領域２０７が配置されていてよい。これにより、トランジスタ部７０のうち境界領域２００に近い部分において、第１ライフタイム調整領域２０１に妨げられずに、トランジスタ部７０が良好にオンすることができる。当該コンタクト領域１５の下方の全体に、分離領域２０７が配置されていてもよい。図１８の分離領域２０７は、境界領域２００にも設けられている。他の例では、ダイオード部８０に最も近いコンタクト領域１５の下方には第１ライフタイム調整領域２０１－３が設けられ、境界領域２００に分離領域２０７が設けられていてもよい。
第１ライフタイム調整領域２０１－１の第１方向（本例ではＸ軸方向）における第１幅Ｄ１が、いずれかの第１ライフタイム調整領域２０１－３のＸ軸方向における第３幅Ｄ３よりも大きくてよい。第１ライフタイム調整領域２０１－１のＸ軸方向における第１幅Ｄ１が、ダイオード部８０に最も近い第１ライフタイム調整領域２０１－３のＸ軸方向における第３幅Ｄ３よりも大きくてよい。第１ライフタイム調整領域２０１－３を小さくすることで、トランジスタ部７０におけるリーク電流を低減できる。
第１ライフタイム調整領域２０１－１のＸ軸方向における第１幅Ｄ１が、いずれかの第１ライフタイム調整領域２０１－３のＸ軸方向における第３幅Ｄ３よりも小さくてもよい。第１ライフタイム調整領域２０１－１のＸ軸方向における第１幅Ｄ１が、ダイオード部８０に最も近い第１ライフタイム調整領域２０１－３のＸ軸方向における第３幅Ｄ３よりも小さくてもよい。第１ライフタイム調整領域２０１－１を小さくすることで、ダイオード部８０におけるリーク電流を低減できる。
分離領域２０７のＸ軸方向における長さを第７幅Ｄ７とする。第１幅Ｄ１は、第７幅Ｄ７と第３幅Ｄ３との和より小さくてよい。第７幅Ｄ７は、第３幅Ｄ３より大きくてよく、第１幅Ｄ１より大きくてもよい。分離領域２０７の第７幅Ｄ７を大きくすることで、リーク電流を低減できる。あるいは、第７幅Ｄ７は、第３幅Ｄ３より小さくてもよく、第１幅Ｄ１より小さくてもよい。この場合でも、分離領域２０７を設けることにより、分離領域２０７を設けない場合に比べてリーク電流を低減できる。
図１８の例では、第１ライフタイム調整領域２０１－１が、トランジスタ部７０に設けられた部分を有している。第１ライフタイム調整領域２０１－１のうち、トランジスタ部７０に設けられた部分のＸ軸方向の長さを第３はみ出し長さＬ３ｓ１とする。また、第１ライフタイム調整領域２０１－１のうち、ダイオード部８０に設けられた部分のＸ軸方向の長さは第１長さＬ１である。本例の第１ライフタイム調整領域２０１－１のＸ軸方向の第１幅Ｄ１は、第１長さＬ１と、第３はみ出し長さＬ３ｓ１との和（Ｌ１＋Ｌ３ｓ１）である。
図１９は、上面視における第１ライフタイム調整領域２０１－１および第１ライフタイム調整領域２０１－３の配置例を示す図である。本例では、ダイオード部８０の第１ライフタイム調整領域２０１－１と、トランジスタ部７０の第１ライフタイム調整領域２０１－３とが分離している点で、図１から図１７において説明した例と相違する。他の構造は、図１から図１７において説明したいずれかの態様と同様である。
本例では、１つの第１ライフタイム調整領域２０１－１の面積を第１総面積Ａ１とし、１つの第１ライフタイム調整領域２０１－３の面積を第３総面積Ａ３とし、分離領域２０７の面積を第７総面積Ａ７とする。本例の第１ライフタイム調整領域２０１－１と第１ライフタイム調整領域２０１－３のＹ軸方向の両端位置は一致している。分離領域２０７のＹ軸方向の両端位置は、第１ライフタイム調整領域２０１と同一とする。本例の第１ライフタイム調整領域２０１－１と第１ライフタイム調整領域２０１－３のＹ軸方向の両端位置は一致していなくてもよい。この場合、分離領域２０７のＹ軸方向の両端位置は、第１ライフタイム調整領域２０１－１および第１ライフタイム調整領域２０１－３のうち、Ｙ軸方向の長さが小さい方の両端位置と同一とする。
第１総面積Ａ１が、いずれかの第１ライフタイム調整領域２０１－３の第３総面積Ａ３よりも大きくてよい。第１総面積Ａ１が、ダイオード部８０に最も近い第１ライフタイム調整領域２０１－３の第３総面積Ａ３よりも大きくてよい。第１ライフタイム調整領域２０１－３を小さくすることで、トランジスタ部７０におけるリーク電流を低減できる。
第１総面積Ａ１が、いずれかの第１ライフタイム調整領域２０１－３の第３総面積Ａ３よりも小さくてもよい。第１総面積Ａ１が、ダイオード部８０に最も近い第１ライフタイム調整領域２０１－３の第３総面積Ａ３よりも小さくてもよい。第１ライフタイム調整領域２０１－１を小さくすることで、ダイオード部８０におけるリーク電流を低減できる。
本例では、第１総面積Ａ１は、第７総面積Ａ７と第３総面積Ａ３との和より小さくてよい。第７総面積Ａ７は、第３総面積Ａ３より大きくてよく、第１総面積Ａ１より大きくてもよい。分離領域２０７の第７総面積Ａ７を大きくすることで、リーク電流を低減できる。あるいは、第７総面積Ａ７は、第３総面積Ａ３より小さくてよく、第１総面積Ａ１より小さくてもよい。この場合でも、分離領域２０７を設けることにより、分離領域２０７を設けない場合に比べてリーク電流を低減できる。
本例おける距離Ｌｙｅは、図１から図１７において説明したいずれかの例と同一であってよく、異なっていてもよい。図１９の例では、距離Ｌｙｅは長さＬｙ１およびＬｙ３のいずれよりも大きい。
本例における距離Ｌｙｋは、図１から図１７において説明したいずれかの例と同一であってよく、異なっていてもよい。図１９の例では、距離Ｌｙｋは長さＬｙ１およびＬｙ３のいずれよりも小さい。
また、ダイオード部８０およびトランジスタ部７０のいずれかの領域に分離領域２０７がある例においても、図１から図１７において説明したように、第１ライフタイム調整領域２０１のうち、トランジスタ部７０にある長さを第３長さＬ３の一部、ダイオード部８０にある長さを第１長さＬ１の一部、分離領域２０７のうち、トランジスタ部７０にある長さを第６長さＬ６の一部、ダイオード部８０にある長さを第２長さＬ２の一部、としてよい。
また、第１ライフタイム調整領域２０１のうち、トランジスタ部７０にある面積を第３面積Ｓ３の一部、ダイオード部８０にある面積を第１面積Ｓ１の一部、分離領域２０７のうち、トランジスタ部７０にある面積を第６面積Ｓ６の一部、ダイオード部８０にある面積を第２面積Ｓ２の一部、としてよい。図１８の例では、第１ライフタイム調整領域２０１－３および２０１－１のうち、トランジスタ部７０にある長さを第３長さＬ３の一部、第１ライフタイム調整領域２０１－１のうちダイオード部８０にある長さを第１長さＬ１の一部、分離領域２０７の長さをＬ６の一部としてよい。図１９の例では、第１ライフタイム調整領域２０１－３および２０１－１のうち、トランジスタ部７０にある面積を第３面積Ｓ３の一部、第１ライフタイム調整領域２０１－１のうちダイオード部８０にある面積を第１面積Ｓ１の一部、分離領域２０７のうち、トランジスタ部７０にある面積をＳ６の一部としてよい。このとき図１から図１７において説明したような、各部の長さＬ１、Ｌ２、Ｌ３、Ｌ４、Ｌ５、Ｌ６、また、各部の面積Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６に関する説明は、図１８以降の例にも適用できる。図１から図１７において示したいずれかの第１ライフタイム調整領域２０１の途中に分離領域２０７が設けられて、当該第１ライフタイム調整領域２０１を複数に分割した場合でも、上述した各部の長さＬ１、Ｌ２、Ｌ３、Ｌ４、Ｌ５、Ｌ６、また、各部の面積Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６に関する説明を適用してよい。
図２０Ａは、図２におけるｆ－ｆ断面の他の例を示す図である。図２０Ｂは図２０Ａに対応する第１ライフタイム調整領域２０１の上面視における配置例を示す図である。本例では、第１ライフタイム調整領域２０１を３つの部分２０１－１、２０１－３、２０１－ｍ１に分離する複数の分離領域２０７－１、２０７－２を備える点が、図１から図１９において説明した例と相違する。他の構造は、図１から図１９において説明したいずれかの態様と同様である。第１ライフタイム調整領域２０１を３つ以上の複数の部分に分離する複数の分離領域２０７－１、２０７－２を配置することで、第１ライフタイム調整領域２０１の面積を低減できる。これにより、リーク電流を低減できる。
本例では、第１ライフタイム調整領域２０１－３は、全体がトランジスタ部７０に配置されている。第１ライフタイム調整領域２０１－３の配置は、図１から図１９において説明した例と同様であってよい。
本例では、第１ライフタイム調整領域２０１－１は、全体がダイオード部８０に配置されている。第１ライフタイム調整領域２０１－１の配置は、図１から図１９において説明した例と同様であってよい。
本例では、第１ライフタイム調整領域２０１－ｍ１は、トランジスタ部７０に配置された部分と、ダイオード部８０に配置された部分とを有する。図２０Ａの例では、第１ライフタイム調整領域２０１－ｍ１において、トランジスタ部７０に配置された部分が、ダイオード部８０に配置された部分よりも大きい。つまり、図２０Ａに示した第１ライフタイム調整領域２０１－ｍ１は、第１ライフタイム調整領域２０１－３の一例である。他の例では、第１ライフタイム調整領域２０１－ｍ１において、ダイオード部８０に配置された部分が、トランジスタ部７０に配置された部分よりも大きくてもよい。この場合、第１ライフタイム調整領域２０１－ｍ１は、第１ライフタイム調整領域２０１－１の一例である。
分離領域２０７－１は、第１ライフタイム調整領域２０１－１と、第１ライフタイム調整領域２０１－ｍ１との間に配置されている。分離領域２０７－１は、ダイオード部８０に配置されてよい。分離領域２０７－２は、第１ライフタイム調整領域２０１－３と、第１ライフタイム調整領域２０１－ｍ１との間に配置されている。分離領域２０７－２は、トランジスタ部７０に配置されてよい。分離領域２０７－１のＸ軸方向の第７幅Ｄ７と、分離領域２０７－２のＸ軸方向の第７幅Ｄ７とは、同一であってよい。他の例では、分離領域２０７－１は、分離領域２０７－２よりもＸ軸方向の第７幅Ｄ７が大きくてよく、小さくてもよい。
図２０Ａの例では、第１ライフタイム調整領域２０１－ｍ１が、トランジスタ部７０に設けられた部分と、ダイオード部８０に設けられた部分とを有している。第１ライフタイム調整領域２０１－ｍ１のうち、トランジスタ部７０に設けられた部分のＸ軸方向の長さを第３はみ出し長さＬ３ｍ１とする。また、第１ライフタイム調整領域２０１－ｍ１のうち、ダイオード部８０に設けられた部分のＸ軸方向の長さは第１長さＬ１である。本例の第１ライフタイム調整領域２０１－ｍ１のＸ軸方向の第３幅Ｄ３ｍ１は、第１長さＬ１と、第３はみ出し長さＬ３ｍ１との和（Ｌ１＋Ｌ３ｍ１）である。
図２０Ｂの例では、第１ライフタイム調整領域２０１－ｍ１が、トランジスタ部７０に設けられた部分と、ダイオード部８０に設けられた部分とを有している。第１ライフタイム調整領域２０１－ｍ１のうち、トランジスタ部７０に設けられた部分の面積を第３面積Ｓ３ｍ１とする。また、第１ライフタイム調整領域２０１－ｍ１のうち、ダイオード部８０に設けられた部分の面積は第１面積Ｓ１である。本例の第１ライフタイム調整領域２０１－ｍ１の第３総面積Ａ３は、第１面積Ｓ１と、第３面積Ｓ３ｍ１との和（Ｓ１＋Ｓ３ｍ１）である。
他の例では、トランジスタ部７０およびダイオード部８０の１つの境界領域２００の近傍において、分離領域２０７が３つ以上設けられてよい。つまり、境界領域２００の近傍において、第１ライフタイム調整領域２０１が４つ以上の複数の部分に分割されていてもよい。境界領域２００の近傍とは、例えば境界領域２００からのＸ軸方向の距離が、トランジスタ部７０およびダイオード部８０のＸ軸方向の総幅の半分より小さい範囲を指してよく、当該距離が当該総幅の１／４以下の範囲を指してもよい。
上述したように、図２０Ａ、図２０Ｂの例では分離領域２０７－１はダイオード部８０に、分離領域２０７－２はトランジスタ部７０に設けられている。第１ライフタイム調整領域２０１－１はダイオード部８０に、第１ライフタイム調整領域２０１－３はトランジスタ部７０に設けられ、第１ライフタイム調整領域２０１－ｍ１はトランジスタ部７０とダイオード部８０に亘って設けられている。複数に分かれた第１ライフタイム調整領域２０１－１のうち、トランジスタ部７０またはダイオード部８０のいずれか一方の内部に設けられている第１ライフタイム調整領域２０１－１は、トランジスタ部７０またはダイオード部８０の第１ライフタイム調整領域２０１とみなしてよい。図２０Ａの例では、第１ライフタイム調整領域２０１－１はダイオード部８０の第１ライフタイム調整領域２０１、第１ライフタイム調整領域２０１－３はトランジスタ部７０の第１ライフタイム調整領域２０１の一部であり、その長さは、第１幅Ｄ１、第３幅Ｄ３の一部であってよい。トランジスタ部７０とダイオード部８０に亘って設けられている第１ライフタイム調整領域２０１－ｍ１は、いずれか長い幅、または、広い面積である方の第１ライフタイム調整領域２０１とみなしてよい。図２０Ａ、図２０Ｂの例では、第１ライフタイム調整領域２０１－ｍ１はトランジスタ部７０に含まれる部分が大きいため、トランジスタ部７０の第１ライフタイム調整領域２０１－３の一部とみなしてよい。第１ライフタイム調整領域２０１－ｍ１のうち、トランジスタ部７０に設けられた部分の第３長さＬ３ｍ１は、第３幅Ｄ３ｍ１の一部であってよい。複数に分かれた分離領域２０７は、そのそれぞれの長さの合計が第７幅Ｄ７であってよい。図２０Ａおよび図２０Ｂの例でも、他の例と同様に、第１総面積Ａ１、第３総面積Ａ３、第７総面積Ａ７が定義されてよい。このとき、図１８、図１９を用いて説明したような、各部の幅Ｄ１、Ｄ３、Ｄ７、および、各部の総面積Ａ１、Ａ３、Ａ７は、図２０Ａおよび図２０Ｂの例にも適用してよい。
また、複数の分離領域２０７がある例においても図１から図１７において説明したように、第１ライフタイム調整領域２０１のうち、トランジスタ部７０にある長さを第３長さＬ３の一部、ダイオード部８０にある長さを第１長さＬ１の一部、分離領域２０７のうち、トランジスタ部７０にある長さを第６長さＬ６の一部、ダイオード部８０にある長さを第２長さＬ２の一部、としてよい。また、第１ライフタイム調整領域２０１のうち、トランジスタ部７０にある面積を第３面積Ｓ３の一部、ダイオード部８０にある面積を第１面積Ｓ１の一部、分離領域２０７のうち、トランジスタ部７０にある長さを第６面積Ｓ６の一部、ダイオード部８０にある長さを第２面積Ｓ２の一部、としてよい。図２０Ａの例では、第１ライフタイム調整領域２０１－３および２０１－ｍ１のうち、トランジスタ部７０にある長さを第３長さＬ３の一部、第１ライフタイム調整領域２０１－１および２０１－ｍ１のうちのうちダイオード部８０にある長さを第１長さＬ１の一部、分離領域２０７－１の長さをＬ２の一部、分離領域２０７－２の長さをＬ６の一部としてよい。図２０Ｂの例では、第１ライフタイム調整領域２０１－３および２０１－ｍ１のうち、トランジスタ部７０にある面積を第３面積Ｓ３の一部、第１ライフタイム調整領域２０１－１および２０１－ｍ１のうちのうちダイオード部８０にある面積を第１面積Ｓ１の一部、分離領域２０７－１の面積をＳ２の一部、分離領域２０７－２の面積をＳ６の一部としてよい。このとき図１から図１７において説明したような、各部の長さＬ１、Ｌ２、Ｌ３、Ｌ４、Ｌ５、Ｌ６、また、各部の面積Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６は、図２０Ａおよび図２０Ｂの例にも適用してよい。
図２１Ａは、図２におけるｆ－ｆ断面の他の例を示す図である。図２１Ｂは図２１Ａに対応する第１ライフタイム調整領域２０１の上面視における配置例を示す図である。本例では、分離領域２０７がトランジスタ部７０とダイオード部８０に亘って設けられ、ダイオード部８０の第１ライフタイム調整領域２０１－１がダイオード部８０のＸ軸方向の中央付近まで設けられている点が、図１８および図１９において説明した例と相違する。他の構造は、図１から図２０Ｂにおいて説明したいずれかの態様と同様である。ダイオード部８０を挟んで対置する２つのトランジスタ部７０の近傍から延在してくるそれぞれの第１ライフタイム制御領域２０１－１がダイオード部８０の中央で接続されて、一つの領域を形成していてもよい。この場合、第１ライフタイム制御領域２０１－１は、ダイオード部８０のＸ軸方向の中央部分を含んでいる。このような場合にも、第１ライフタイム調整領域２０１を複数の部分に分離する分離領域２０７を配置することで、第１ライフタイム調整領域２０１の面積を低減できる。これにより、リーク電流を低減できる。
トランジスタ部７０およびダイオード部８０に亘って設けられた分離領域２０７は、トランジスタ部７０に設けられた領域２０６と、ダイオード部８０に設けられた領域２０５とを有する。領域２０６は、領域２０５よりも大きくてよく、同一の大きさであってよく、小さくてもよい。
他の例では、分離領域２０７はトランジスタ部７０に設けられ、第１ライフタイム調整領域２０１－１がダイオード部８０の全面に設けられていてもよい。分離領域２０７は２つ以上の複数に分かれていてもよい。第１ライフタイム調整領域２０１－３がトランジスタ部７０の中央付近まで設けられていてもよく、トランジスタ部７０を挟んで対置する両ダイオード部８０の近傍から延在してくるそれぞれの第１ライフタイム制御領域２０１－３がトランジスタ部７０の中央で接続されて、一つの領域を形成していてもよい。
図２１Ａ、図２１Ｂの例では分離領域２０７はトランジスタ部７０とダイオード部８０に亘って設けられている。第１ライフタイム調整領域２０１－１はダイオード部８０に、第１ライフタイム調整領域２０１－３はトランジスタ部７０に設けられている。本例においても、分離領域２０７の長さを第７幅Ｄ７、第１ライフタイム調整領域２０１－３の長さを第３幅Ｄ３とし、第１ライフタイム調整領域２０１－１についてはダイオード部８０の中央までの長さ、すなわち、全長の半分を第１幅Ｄ１とするとき、図１８、図１９を用いて説明したような、各部の幅Ｄ１、Ｄ３、Ｄ７を本例にも適用してよい。また、同様に、分離領域２０７の面積を第７総面積Ａ７、第１ライフタイム調整領域２０１－３の面積を第３総面積Ａ３とし、第１ライフタイム調整領域２０１－１についてはダイオード部８０の中央までの面積、すなわち、全面積の半分を第１総面積Ａ１とするとき、図１８、図１９を用いて説明したような、各部の総面積Ａ１、Ａ３、Ａ７を本例にも適用してよい。
また、ダイオード部８０の第１ライフタイム調整領域２０１－１がダイオード部８０の中央付近まで設けられている例においても図１から図１７において説明したように、第１ライフタイム調整領域２０１のうち、トランジスタ部７０にある長さを第３長さＬ３の一部、ダイオード部８０にある長さを第１長さＬ１の一部、分離領域２０７のうち、トランジスタ部７０にある長さを第６長さＬ６の一部、ダイオード部８０にある長さを第２長さＬ２の一部、としてよい。また、第１ライフタイム調整領域２０１のうち、トランジスタ部７０にある面積を第３面積Ｓ３の一部、ダイオード部８０にある面積を第１面積Ｓ１の一部、分離領域２０７のうち、トランジスタ部７０にある長さを第６面積Ｓ６の一部、ダイオード部８０にある長さを第２面積Ｓ２の一部、としてよい。図２１Ａの例では、第１ライフタイム調整領域２０１－３を第３長さＬ３の一部、第１ライフタイム調整領域２０１－１を第１長さＬ１の一部、分離領域２０７のうちトランジスタ部７０およびダイオード部８０にある長さをそれぞれＬ６、Ｌ２の一部としてよい。図２１Ｂの例では、第１ライフタイム調整領域２０１－３の面積を第３面積Ｓ３の一部、第１ライフタイム調整領域２０１－１の面積を第１面積Ｓ１の一部、分離領域２０７のうちトランジスタ部７０およびダイオード部８０にある面積をそれぞれＳ６、Ｓ２の一部としてよい。このとき図１から図１７において説明したような、各部の長さＬ１、Ｌ２、Ｌ３、Ｌ４、Ｌ５、Ｌ６、また、各部の面積Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６を本例にも適用してよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１３・・・アノード領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１８・・・ドリフト領域、１９・・・ダミーアノード領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、２９・・・直線部分、３０・・・ダミートレンチ部、３１・・・先端部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、３９・・・直線部分、４０・・・ゲートトレンチ部、４１・・・先端部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、５２・・・エミッタ電極、５４・・・コンタクトホール、６０、６１、６２・・・メサ部、７０・・・トランジスタ部、８０・・・ダイオード部、８１・・・延長領域、８２・・・カソード領域、８３・・・ダミーカソード領域、９０・・・エッジ終端構造部、１００・・・半導体装置、１３０・・・外周ゲート配線、１３１・・・活性側ゲート配線、１６０・・・活性部、１６２・・・端辺、１６４・・・ゲートパッド、２００・・・境界領域、２０１・・・第１ライフタイム調整領域、２０２・・・第２ライフタイム調整領域、２０３・・・第３ライフタイム調整領域、２０５、２０６・・・領域、２０７・・・分離領域、２１０・・・格子欠陥

Claims (32)

  1. 上面および下面を有する半導体基板を備える半導体装置であって、
    前記半導体基板に設けられたトランジスタ部と、
    前記半導体基板において、前記トランジスタ部と第１方向に並んで設けられたダイオード部と、
    前記半導体基板の上面側の第１深さに設けられ、格子欠陥の密度が第１欠陥密度であり、前記トランジスタ部に設けられた領域を含む第１ライフタイム調整領域と
    を有し、
    前記トランジスタ部は、
    前記半導体基板の前記上面において１つ以上設けられた第１導電型のエミッタ領域と、
    前記半導体基板の前記上面において１つ以上設けられた第２導電型のコンタクト領域と、
    前記半導体基板の前記下面に設けられた第２導電型のコレクタ領域と
    を含み、
    前記ダイオード部は、前記半導体基板の前記下面に設けられた第１導電型のカソード領域を含み、
    前記ダイオード部において前記第１ライフタイム調整領域が設けられる前記第１方向の第１長さは０であるか、または、前記ダイオード部において前記第１ライフタイム調整領域が設けられない前記第１方向の第２長さよりも小さい
    半導体装置。
  2. 上面視において、前記ダイオード部に設けられた前記第１ライフタイム調整領域の第１面積は０であるか、または、前記ダイオード部において前記第１ライフタイム調整領域が設けられていない領域の第２面積よりも小さい
    請求項１に記載の半導体装置。
  3. 前記第１長さは、前記ダイオード部の前記第１方向の長さの４０％以下である
    請求項１に記載の半導体装置。
  4. 上面視において、前記ダイオード部に設けられた前記第１ライフタイム調整領域の第１面積は、前記ダイオード部の面積の４０％以下である
    請求項１に記載の半導体装置。
  5. 前記第１長さは、前記トランジスタ部に設けられた前記第１ライフタイム調整領域の前記第１方向における第３長さよりも小さい
    請求項１に記載の半導体装置。
  6. 上面視において、前記ダイオード部に設けられた前記第１ライフタイム調整領域の第１面積は、前記トランジスタ部に設けられた前記第１ライフタイム調整領域の第３面積よりも小さい
    請求項１に記載の半導体装置。
  7. 前記ダイオード部は、前記半導体基板の前記上面から内部まで設けられ、前記第１方向に並んで配置された複数のトレンチ部を有し、
    前記ダイオード部は、前記第１方向において２つの前記トレンチ部の間に配置されたメサ部を複数有し、
    前記ダイオード部は、前記第１方向において隣り合って配置された少なくとも２つの前記メサ部の下方に、前記第１ライフタイム調整領域が設けられていない領域を有する
    請求項１に記載の半導体装置。
  8. 前記ダイオード部は、前記半導体基板の上面側の第２深さに設けられ、上面視において前記第１ライフタイム調整領域と重ならない領域に設けられ、且つ、格子欠陥の密度が前記第１欠陥密度よりも小さい第２欠陥密度である第２ライフタイム調整領域を有する
    請求項１から７のいずれか一項に記載の半導体装置。
  9. 前記第２ライフタイム調整領域は、前記ダイオード部において、前記第１ライフタイム調整領域が設けられていない領域の前記第１方向における全範囲に設けられる
    請求項８に記載の半導体装置。
  10. 前記トランジスタ部は、前記第１方向において前記ダイオード部と隣り合う境界領域を有し、
    前記境界領域は、前記コンタクト領域および前記コレクタ領域を有し、且つ、前記エミッタ領域を有さず、
    前記第１ライフタイム調整領域が、前記境界領域に設けられている
    請求項１から７のいずれか一項に記載の半導体装置。
  11. 前記第１ライフタイム調整領域は、前記境界領域以外の前記トランジスタ部に設けられていない
    請求項１０に記載の半導体装置。
  12. 前記境界領域以外の前記トランジスタ部に、前記半導体基板の上面側の第３深さに設けられ、且つ、格子欠陥の密度が前記第１欠陥密度よりも小さい第３欠陥密度である第３ライフタイム調整領域が設けられている
    請求項１１に記載の半導体装置。
  13. 前記トランジスタ部に設けられた前記第１ライフタイム調整領域の前記第１方向における長さは、前記半導体基板の深さ方向の厚みの２倍以下、且つ、前記トランジスタ部の前記第１方向における長さより小さい
    請求項１から７のいずれか一項に記載の半導体装置。
  14. 前記第１方向において、前記トランジスタ部の全体に前記第１ライフタイム調整領域が設けられている
    請求項１から７のいずれか一項に記載の半導体装置。
  15. 前記トランジスタ部は、前記エミッタ領域の下方に配置された第２導電型のベース領域を有し、
    前記ダイオード部は、前記半導体基板の前記上面に設けられた第２導電型のアノード領域を有し、
    前記アノード領域のドーピング濃度が、前記ベース領域のドーピング濃度よりも低い
    請求項１から７のいずれか一項に記載の半導体装置。
  16. 前記ダイオード部における前記少なくとも２つの前記メサ部は、
    前記半導体基板の前記上面に設けられた第２導電型のアノード領域と、
    前記半導体基板の前記上面に設けられ、上面視における前記メサ部の長手方向において前記アノード領域と並んで配置された第１導電型のダミーアノード領域と
    を有する請求項７に記載の半導体装置。
  17. 前記ダイオード部は、前記半導体基板の前記下面に設けられ、前記第１方向と異なる第２方向において前記カソード領域の間に配置された第２導電型のダミーカソード領域を含む
    請求項１から７のいずれか一項に記載の半導体装置。
  18. 上面および下面を有する半導体基板を備える半導体装置であって、
    前記半導体基板に設けられたトランジスタ部と、
    前記半導体基板において、前記トランジスタ部と第１方向に並んで設けられたダイオード部と、
    前記半導体基板の上面側の第１深さに設けられ、格子欠陥の密度が第１欠陥密度である第１ライフタイム調整領域と
    を有し、
    前記トランジスタ部は、
    前記半導体基板の前記上面に１つ以上設けられた第１導電型のエミッタ領域と、
    前記半導体基板の前記上面に１つ以上設けられた第２導電型のコンタクト領域と、
    前記半導体基板の前記下面に設けられた第２導電型のコレクタ領域と
    を含み、
    前記ダイオード部は、前記半導体基板の前記下面に設けられた第１導電型のカソード領域を含み、
    前記ダイオード部において、前記第１ライフタイム調整領域が設けられる前記第１方向の第１長さは０であるか、または、前記トランジスタ部に設けられた前記第１ライフタイム調整領域の前記第１方向における第３長さの合計値よりも小さい
    半導体装置。
  19. 前記第３長さの合計値は、前記トランジスタ部の前記第１方向の長さよりも短い
    請求項１８に記載の半導体装置。
  20. 上面および下面を有する半導体基板を備える半導体装置であって、
    前記半導体基板に設けられたトランジスタ部と、
    前記半導体基板において、前記トランジスタ部と第１方向に並んで設けられたダイオード部と、
    前記半導体基板の上面側の第１深さに設けられ、格子欠陥の密度が第１欠陥密度であり、前記トランジスタ部に設けられた領域を含む第１ライフタイム調整領域と
    を有し、
    前記トランジスタ部は、
    前記半導体基板の前記上面に１つ以上設けられた第１導電型のエミッタ領域と、
    前記半導体基板の前記上面に１つ以上設けられた第２導電型のコンタクト領域と、
    前記半導体基板の前記下面に設けられた第２導電型のコレクタ領域と
    を含み、
    前記ダイオード部は、前記半導体基板の前記下面に設けられた第１導電型のカソード領域を含み、
    前記ダイオード部は、前記半導体基板の前記上面から内部まで設けられ、前記第１方向に並んで配置された複数のトレンチ部を有し、
    前記ダイオード部は、前記第１方向において２つの前記トレンチ部の間に配置されたメサ部を複数有し、
    前記ダイオード部は、前記第１方向において隣り合って配置された少なくとも２つの前記メサ部の下方に、前記第１ライフタイム調整領域が設けられていない領域を有する
    半導体装置。
  21. 前記トランジスタ部に設けられた前記第１ライフタイム調整領域の前記第１方向における第３長さの合計値は、前記トランジスタ部の前記第１方向の長さよりも短い
    請求項２０に記載の半導体装置。
  22. 前記第１深さは、前記半導体基板の深さ方向における中間の深さ位置よりも前記上面側に位置する
    請求項１または２０に記載の半導体装置。
  23. 前記第１ライフタイム調整領域は、前記コンタクト領域のうち、前記第１方向において前記ダイオード部に最も近い前記コンタクト領域の下方に配置された領域を含む
    請求項１、１８および２０のいずれか一項に記載の半導体装置。
  24. 前記トランジスタ部の前記第１ライフタイム調整領域は、前記コンタクト領域のうち、前記ダイオード部に最も近い前記コンタクト領域の下方の少なくとも一部には配置されていない
    請求項１、１８および２０のいずれか一項に記載の半導体装置。
  25. 上面および下面を有する半導体基板を備える半導体装置であって、
    前記半導体基板に設けられたトランジスタ部と、
    前記半導体基板において、前記トランジスタ部と第１方向に並んで設けられたダイオード部と、
    前記トランジスタ部および前記ダイオード部の両方において、前記半導体基板の上面側の第１深さに設けられ、格子欠陥の密度が第１欠陥密度である第１ライフタイム調整領域と
    を有し、
    前記トランジスタ部の前記第１ライフタイム調整領域と、前記ダイオード部の前記第１ライフタイム調整領域とが分離している
    半導体装置。
  26. 前記トランジスタ部は、
    前記半導体基板の前記上面において１つ以上設けられた第１導電型のエミッタ領域と、
    前記半導体基板の前記上面において１つ以上設けられた第２導電型のコンタクト領域と、
    前記半導体基板の前記下面に設けられた第２導電型のコレクタ領域と
    を含み、
    前記トランジスタ部の前記第１ライフタイム調整領域は、前記コンタクト領域の下方に配置された領域を含む
    請求項２５に記載の半導体装置。
  27. 前記第１ライフタイム調整領域は、前記コンタクト領域のうち、前記第１方向において前記ダイオード部に最も近い前記コンタクト領域の下方に配置された領域を含む
    請求項２６に記載の半導体装置。
  28. 前記トランジスタ部の前記第１ライフタイム調整領域は、前記コンタクト領域のうち、前記ダイオード部に最も近い前記コンタクト領域の下方の少なくとも一部には配置されていない
    請求項２６に記載の半導体装置。
  29. 前記ダイオード部の前記第１ライフタイム調整領域の前記第１方向における第１幅が、前記トランジスタ部に設けられた、いずれかの前記第１ライフタイム調整領域の前記第１方向における第３幅よりも大きい
    請求項２５から２８のいずれか一項に記載の半導体装置。
  30. 前記第１幅が、前記トランジスタ部に設けられた前記第１ライフタイム調整領域のうち、前記ダイオード部に最も近い前記第１ライフタイム調整領域の前記第３幅よりも大きい
    請求項２９に記載の半導体装置。
  31. 前記ダイオード部の前記第１ライフタイム調整領域の前記第１方向における第１幅が、前記トランジスタ部に設けられた、いずれかの前記第１ライフタイム調整領域の前記第１方向における第３幅よりも小さい
    請求項２５から２８のいずれか一項に記載の半導体装置。
  32. 前記第１幅が、前記トランジスタ部に設けられた前記第１ライフタイム調整領域のうち、前記ダイオード部に最も近い前記第１ライフタイム調整領域の前記第３幅よりも小さい
    請求項３１に記載の半導体装置。
JP2023193814A 2023-01-16 2023-11-14 半導体装置 Pending JP2024100692A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202410002460.1A CN118352354A (zh) 2023-01-16 2024-01-02 半导体装置
US18/404,920 US20240243191A1 (en) 2023-01-16 2024-01-05 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2023004623 2023-01-16
JP2023004623 2023-01-16

Publications (1)

Publication Number Publication Date
JP2024100692A true JP2024100692A (ja) 2024-07-26

Family

ID=91958368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023193814A Pending JP2024100692A (ja) 2023-01-16 2023-11-14 半導体装置

Country Status (1)

Country Link
JP (1) JP2024100692A (ja)

Similar Documents

Publication Publication Date Title
US11824095B2 (en) Semiconductor device and semiconductor device manufacturing method
JP7456520B2 (ja) 半導体装置
JP7497744B2 (ja) 半導体装置
WO2022239285A1 (ja) 半導体装置
JP2024024105A (ja) 半導体装置
JP7456113B2 (ja) 半導体装置
JP7473075B2 (ja) 半導体装置
JP7231064B2 (ja) 半導体装置
JP2023119676A (ja) 半導体装置
JP2022161688A (ja) 半導体装置
CN113140616A (zh) 半导体装置
WO2024166492A1 (ja) 半導体装置
JP2024100692A (ja) 半導体装置
WO2024166494A1 (ja) 半導体装置
WO2024166493A1 (ja) 半導体装置
US20240243191A1 (en) Semiconductor device
US20240006520A1 (en) Semiconductor device
WO2023140253A1 (ja) 半導体装置
US20240243169A1 (en) Semiconductor device
US20230260991A1 (en) Semiconductor device
US20240162285A1 (en) Semiconductor device and manufacturing method of semiconductor device
JP2024035557A (ja) 半導体装置
JP2024067536A (ja) 半導体装置
CN118352354A (zh) 半导体装置
JP2024034141A (ja) 半導体装置および半導体装置の製造方法