JP2023119676A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2023119676A JP2023119676A JP2022022659A JP2022022659A JP2023119676A JP 2023119676 A JP2023119676 A JP 2023119676A JP 2022022659 A JP2022022659 A JP 2022022659A JP 2022022659 A JP2022022659 A JP 2022022659A JP 2023119676 A JP2023119676 A JP 2023119676A
- Authority
- JP
- Japan
- Prior art keywords
- region
- concentration
- semiconductor substrate
- peak
- helium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 233
- 239000000758 substrate Substances 0.000 claims abstract description 159
- 239000001307 helium Substances 0.000 claims description 164
- 229910052734 helium Inorganic materials 0.000 claims description 164
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 164
- 239000012535 impurity Substances 0.000 claims description 31
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 17
- 229910052698 phosphorus Inorganic materials 0.000 claims description 17
- 239000011574 phosphorus Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 10
- 238000002513 implantation Methods 0.000 claims description 2
- 239000000386 donor Substances 0.000 description 36
- 238000000034 method Methods 0.000 description 33
- 239000000370 acceptor Substances 0.000 description 27
- 238000009826 distribution Methods 0.000 description 27
- 238000010586 diagram Methods 0.000 description 19
- 230000007547 defect Effects 0.000 description 18
- 239000010410 layer Substances 0.000 description 16
- 238000009825 accumulation Methods 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 13
- 230000002093 peripheral effect Effects 0.000 description 13
- 239000000126 substance Substances 0.000 description 12
- 230000007423 decrease Effects 0.000 description 9
- 230000005684 electric field Effects 0.000 description 8
- 239000001257 hydrogen Substances 0.000 description 8
- 229910052739 hydrogen Inorganic materials 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 239000000852 hydrogen donor Substances 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 2
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 229910052711 selenium Inorganic materials 0.000 description 2
- 239000011669 selenium Substances 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 229910052717 sulfur Inorganic materials 0.000 description 2
- 239000011593 sulfur Substances 0.000 description 2
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- KPSZQYZCNSCYGG-UHFFFAOYSA-N [B].[B] Chemical compound [B].[B] KPSZQYZCNSCYGG-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000001802 infusion Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 150000003609 titanium compounds Chemical class 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
- H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
- H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
- H01L27/0761—Vertical bipolar transistor in combination with diodes only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
- H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】半導体装置の漏れ電流を抑制する。
【解決手段】ドリフト領域よりもドーピング濃度が高い1つ以上のドーピング濃度ピークを有するバッファ領域と、バッファ領域に設けられたドーピング濃度ピークのうち、下面に最も近い最浅濃度ピークと重なる位置に設けられ、キャリアライフタイムが極小値を示すライフタイム調整部とを備え、半導体基板は、ドリフト領域の上端から半導体基板の下面に向かってドーピング濃度を積分した積分値が、半導体基板の臨界積分濃度に達する臨界深さ位置を有し、ライフタイム調整部においてキャリアライフタイムが極小値となる深さ位置が、臨界深さ位置よりも下面側に配置されている半導体装置を提供する。
【選択図】図4
【解決手段】ドリフト領域よりもドーピング濃度が高い1つ以上のドーピング濃度ピークを有するバッファ領域と、バッファ領域に設けられたドーピング濃度ピークのうち、下面に最も近い最浅濃度ピークと重なる位置に設けられ、キャリアライフタイムが極小値を示すライフタイム調整部とを備え、半導体基板は、ドリフト領域の上端から半導体基板の下面に向かってドーピング濃度を積分した積分値が、半導体基板の臨界積分濃度に達する臨界深さ位置を有し、ライフタイム調整部においてキャリアライフタイムが極小値となる深さ位置が、臨界深さ位置よりも下面側に配置されている半導体装置を提供する。
【選択図】図4
Description
本発明は、半導体装置に関する。
従来、IGBT等の半導体装置において、フィールドストップ層等のバッファ領域を設ける構成が知られている。また、半導体基板中に欠陥を形成してキャリアライフタイムを調整する技術が知られている(例えば特許文献1、2参照)。
特許文献1 特開2017-126724号公報
特許文献2 特開2016-189465号公報
特許文献1 特開2017-126724号公報
特許文献2 特開2016-189465号公報
半導体装置においては漏れ電流を低減することが好ましい。
上記課題を解決するために、本発明の第1の態様においては、半導体装置を提供する。半導体装置は、上面および下面を有し、第1導電型のドリフト領域が設けられた半導体基板を備えてよい。半導体装置は、前記半導体基板において前記ドリフト領域と前記下面との間に設けられ、前記ドリフト領域よりもドーピング濃度が高い1つ以上のドーピング濃度ピークを有するバッファ領域を備えてよい。半導体装置は、前記バッファ領域に設けられた前記ドーピング濃度ピークのうち、前記下面に最も近い最浅濃度ピークと重なる位置に設けられ、キャリアライフタイムが極小値を示すライフタイム調整部を備えてよい。前記半導体基板は、前記ドリフト領域の上端から前記半導体基板の前記下面に向かってドーピング濃度を積分した積分値が、前記半導体基板の臨界積分濃度に達する臨界深さ位置を有してよい。前記ライフタイム調整部において前記キャリアライフタイムが極小値となる深さ位置が、前記臨界深さ位置よりも前記下面側に配置されていてよい。
前記最浅濃度ピークは、リンの濃度ピークであってよい。
前記最浅濃度ピークの深さ方向の幅よりも、前記ライフタイム調整部の深さ方向の幅の方が小さくてよい。
前記最浅濃度ピークの深さ方向の幅が1μm以上であってよい。
前記半導体基板の材料および前記バッファ領域に含まれる不純物の種類に応じた飛程-半値全幅特性に対して、前記最浅濃度ピークの深さ位置を不純物の注入時における飛程とすることで定まる半値全幅を標準半値全幅とした場合に、前記最浅濃度ピークの半値全幅が、前記標準半値全幅の2.2倍以上であってよい。
半導体装置は、前記バッファ領域と前記半導体基板の前記下面との間に設けられた、第2導電型のコレクタ領域を備えてよい。前記バッファ領域は、前記ライフタイム調整部と重なる位置にヘリウム濃度ピークを有してよい。前記コレクタ領域と前記バッファ領域との境界におけるヘリウム濃度が、前記ヘリウム濃度ピークの頂点におけるヘリウム濃度の1/10以下であってよい。
前記バッファ領域は、前記ライフタイム調整部と重なる位置にヘリウム濃度ピークを有してよい。前記臨界深さ位置におけるヘリウム濃度が、前記ヘリウム濃度ピークの頂点におけるヘリウム濃度の1/10以下であってよい。
半導体装置は、前記バッファ領域と前記半導体基板の前記下面との間に設けられた、第2導電型のコレクタ領域を備えてよい。前記バッファ領域は、前記ライフタイム調整部と重なる位置にヘリウム濃度ピークを有してよい。前記コレクタ領域と前記バッファ領域との境界におけるヘリウム濃度よりも、前記臨界深さ位置におけるヘリウム濃度の方が高くてよい。
半導体装置は、前記バッファ領域と前記半導体基板の前記下面との間に設けられた、第2導電型のコレクタ領域を備えてよい。前記バッファ領域は、前記ライフタイム調整部と重なる位置にヘリウム濃度ピークを有してよい。前記コレクタ領域と前記ヘリウム濃度ピークの頂点との距離は、前記臨界深さ位置と前記ヘリウム濃度ピークの頂点との距離よりも大きくてよい。
前記半導体基板は、前記半導体装置が短絡状態となった場合に、前記ドリフト領域の上端から前記下面に向かって広がる空乏層が到達する短絡時到達位置を有してよい。前記バッファ領域は、前記ライフタイム調整部と重なる位置にヘリウム濃度ピークを有してよい。前記ヘリウム濃度ピークの少なくとも一部分が、前記短絡時到達位置よりも上面側に配置されていてよい。
前記バッファ領域は、異なる深さ位置に設けられた複数のヘリウム濃度ピークを有してよい。
前記複数のヘリウム濃度ピークのうち、前記半導体基板の下面に最も近いヘリウム濃度ピークのヘリウム濃度が、他のヘリウム濃度ピークのヘリウム濃度よりも低くてよい。
前記バッファ領域は、前記ライフタイム調整部と重なる位置に第1ヘリウム濃度ピークを有してよい。前記ドリフト領域は、前記半導体基板の下面側に第2ヘリウム濃度ピークを有してよい。
前記第2ヘリウム濃度ピークは、前記第1ヘリウム濃度ピークよりもヘリウム濃度が低くてよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の2つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
本明細書では、X軸、Y軸およびZ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Z軸は地面に対する高さ方向を限定して示すものではない。なお、+Z軸方向と-Z軸方向とは互いに逆向きの方向である。正負を記載せず、Z軸方向と記載した場合、+Z軸および-Z軸に平行な方向を意味する。
本明細書では、半導体基板の上面および下面に平行な直交軸をX軸およびY軸とする。また、半導体基板の上面および下面と垂直な軸をZ軸とする。本明細書では、Z軸の方向を深さ方向と称する場合がある。また、本明細書では、X軸およびY軸を含めて、半導体基板の上面および下面に平行な方向を、水平方向と称する場合がある。
また、半導体基板の深さ方向における中心から、半導体基板の上面までの領域を、上面側と称する場合がある。同様に、半導体基板の深さ方向における中心から、半導体基板の下面までの領域を、下面側と称する場合がある。
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば10%以内である。
本明細書においては、不純物がドーピングされたドーピング領域の導電型をP型またはN型として説明している。本明細書においては、不純物とは、特にN型のドナーまたはP型のアクセプタのいずれかを意味する場合があり、ドーパントと記載する場合がある。本明細書においては、ドーピングとは、半導体基板にドナーまたはアクセプタを導入し、N型の導電型を示す半導体またはP型の導電型を示す半導体とすることを意味する。
本明細書においては、ドーピング濃度とは、熱平衡状態におけるドナーの濃度またはアクセプタの濃度を意味する。本明細書においては、ネット・ドーピング濃度とは、ドナー濃度を正イオンの濃度とし、アクセプタ濃度を負イオンの濃度として、電荷の極性を含めて足し合わせた正味の濃度を意味する。一例として、ドナー濃度をND、アクセプタ濃度をNAとすると、任意の位置における正味のネット・ドーピング濃度はND-NAとなる。本明細書では、ネット・ドーピング濃度を単にドーピング濃度と記載する場合がある。
ドナーは、半導体に電子を供給する機能を有している。アクセプタは、半導体から電子を受け取る機能を有している。ドナーおよびアクセプタは、不純物自体には限定されない。例えば、半導体中に存在する空孔(V)、酸素(O)および水素(H)が結合したVOH欠陥は、電子を供給するドナーとして機能する。本明細書では、VOH欠陥を水素ドナーと称する場合がある。
本明細書において半導体基板は、N型のバルク・ドナーが全体に分布している。バルク・ドナーは、半導体基板の元となるインゴットの製造時に、インゴット内に略一様に含まれたドーパントによるドナーである。本例のバルク・ドナーは、水素以外の元素である。バルク・ドナーのドーパントは、例えばリン、アンチモン、ヒ素、セレンまたは硫黄であるが、これに限定されない。本例のバルク・ドナーは、リンである。バルク・ドナーは、P型の領域にも含まれている。半導体基板は、半導体のインゴットから切り出したウエハであってよく、ウエハを個片化したチップであってもよい。半導体のインゴットは、チョクラルスキー法(CZ法)、磁場印加型チョクラルスキー法(MCZ法)、フロートゾーン法(FZ法)のいずれかで製造されよい。本例におけるインゴットは、MCZ法で製造されている。MCZ法で製造された基板に含まれる酸素濃度は1×1017~7×1017/cm3である。FZ法で製造された基板に含まれる酸素濃度は1×1015~5×1016/cm3である。酸素濃度が高い方が水素ドナーを生成しやすい傾向がある。バルク・ドナー濃度は、半導体基板の全体に分布しているバルク・ドナーの化学濃度を用いてよく、当該化学濃度の90%から100%の間の値であってもよい。また、半導体基板は、リン等のドーパントを含まないノンドープ基板を用いてもよい。その場合、ノンドーピング基板のバルク・ドナー濃度(D0)は例えば1×1010/cm3以上、5×1012/cm3以下である。ノンドーピング基板のバルク・ドナー濃度(D0)は、好ましくは1×1011/cm3以上である。ノンドーピング基板のバルク・ドナー濃度(D0)は、好ましくは5×1012/cm3以下である。尚、本発明における各濃度は、室温における値でよい。室温における値は、一例として300K(ケルビン)(約26.9℃)のときの値を用いてよい。
本明細書においてP+型またはN+型と記載した場合、P型またはN型よりもドーピング濃度が高いことを意味し、P-型またはN-型と記載した場合、P型またはN型よりもドーピング濃度が低いことを意味する。また、本明細書においてP++型またはN++型と記載した場合には、P+型またはN+型よりもドーピング濃度が高いことを意味する。本明細書の単位系は、特に断りがなければSI単位系である。長さの単位をcmで表示することがあるが、諸計算はメートル(m)に換算してから行ってよい。
本明細書において化学濃度とは、電気的な活性化の状態によらずに測定される不純物の原子密度を指す。化学濃度は、例えば二次イオン質量分析法(SIMS)により計測できる。上述したネット・ドーピング濃度は、電圧-容量測定法(CV法)により測定できる。また、拡がり抵抗測定法(SR法)により計測されるキャリア濃度を、ネット・ドーピング濃度としてよい。CV法またはSR法により計測されるキャリア濃度は、熱平衡状態における値としてよい。また、N型の領域においては、ドナー濃度がアクセプタ濃度よりも十分大きいので、当該領域におけるキャリア濃度を、ドナー濃度としてもよい。同様に、P型の領域においては、当該領域におけるキャリア濃度を、アクセプタ濃度としてもよい。本明細書では、N型領域のドーピング濃度をドナー濃度と称する場合があり、P型領域のドーピング濃度をアクセプタ濃度と称する場合がある。
また、ドナー、アクセプタまたはネット・ドーピングの濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度としてよい。ドナー、アクセプタまたはネット・ドーピングの濃度がほぼ均一な場合等においては、当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度の平均値をドナー、アクセプタまたはネット・ドーピングの濃度としてよい。本明細書において、単位体積当りの濃度表示にatоms/cm3、または、/cm3を用いる。この単位は、半導体基板内のドナーまたはアクセプタ濃度、または、化学濃度に用いられる。atоms表記は省略してもよい。
SR法により計測されるキャリア濃度が、ドナーまたはアクセプタの濃度より低くてもよい。拡がり抵抗を測定する際に電流が流れる範囲において、半導体基板のキャリア移動度が結晶状態の値よりも低い場合がある。キャリア移動度の低下は、格子欠陥等による結晶構造の乱れ(ディスオーダー)により、キャリアが散乱されることで生じる。
CV法またはSR法により計測されるキャリア濃度から算出したドナーまたはアクセプタの濃度は、ドナーまたはアクセプタを示す元素の化学濃度よりも低くてよい。一例として、シリコンの半導体においてドナーとなるリンまたはヒ素のドナー濃度、あるいはアクセプタとなるボロン(ホウ素)のアクセプタ濃度は、これらの化学濃度の99%程度である。一方、シリコンの半導体においてドナーとなる水素のドナー濃度は、水素の化学濃度の0.1%から10%程度である。
図1は、本発明の一つの実施形態に係る半導体装置100の一例を示す上面図である。図1においては、各部材を半導体基板10の上面に投影した位置を示している。図1においては、半導体装置100の一部の部材だけを示しており、一部の部材は省略している。
半導体装置100は、半導体基板10を備えている。半導体基板10は、半導体材料で形成された基板である。一例として半導体基板10はシリコン基板である。半導体基板10は、上面視において端辺162を有する。本明細書で単に上面視と称した場合、半導体基板10の上面側から見ることを意味している。本例の半導体基板10は、上面視において互いに向かい合う2組の端辺162を有する。図1においては、X軸およびY軸は、いずれかの端辺162と平行である。またZ軸は、半導体基板10の上面と垂直である。
半導体基板10には活性部160が設けられている。活性部160は、半導体装置100が動作した場合に半導体基板10の上面と下面との間で、深さ方向に主電流が流れる領域である。活性部160の上方には、エミッタ電極が設けられているが図1では省略している。活性部160は、上面視においてエミッタ電極で重なる領域を指してよい。また、上面視において活性部160で挟まれる領域も、活性部160に含めてよい。
活性部160には、IGBT(Insulated Gate Bipolar Transistor)等のトランジスタ素子を含むトランジスタ部70が設けられている。活性部160には、還流ダイオード(FWD)等のダイオード素子を含むダイオード部80が更に設けられていてもよい。図1の例では、半導体基板10の上面における所定の配列方向(本例ではX軸方向)に沿って、トランジスタ部70およびダイオード部80が交互に配置されている。本例の半導体装置100は逆導通型IGBT(RC-IGBT)である。
図1においては、トランジスタ部70が配置される領域には記号「I」を付し、ダイオード部80が配置される領域には記号「F」を付している。本明細書では、上面視において配列方向と垂直な方向を延伸方向(図1ではY軸方向)と称する場合がある。トランジスタ部70およびダイオード部80は、それぞれ延伸方向に長手を有してよい。つまり、トランジスタ部70のY軸方向における長さは、X軸方向における幅よりも大きい。同様に、ダイオード部80のY軸方向における長さは、X軸方向における幅よりも大きい。トランジスタ部70およびダイオード部80の延伸方向と、後述する各トレンチ部の長手方向とは同一であってよい。
ダイオード部80は、半導体基板10の下面と接する領域に、N+型のカソード領域を有する。本明細書では、カソード領域が設けられた領域を、ダイオード部80と称する。つまりダイオード部80は、上面視においてカソード領域と重なる領域である。半導体基板10の下面には、カソード領域以外の領域には、P+型のコレクタ領域が設けられてよい。本明細書では、ダイオード部80を、後述するゲート配線までY軸方向に延長した延長領域81も、ダイオード部80に含める場合がある。延長領域81の下面には、コレクタ領域が設けられている。
トランジスタ部70は、半導体基板10の下面と接する領域に、P+型のコレクタ領域を有する。また、トランジスタ部70は、半導体基板10の上面側に、N型のエミッタ領域、P型のベース領域、ゲート導電部およびゲート絶縁膜を有するゲート構造が周期的に配置されている。
半導体装置100は、半導体基板10の上方に1つ以上のパッドを有してよい。本例の半導体装置100は、ゲートパッド164を有している。半導体装置100は、アノードパッド、カソードパッドおよび電流検出パッド等のパッドを有してもよい。各パッドは、端辺162の近傍に配置されている。端辺162の近傍とは、上面視における端辺162と、エミッタ電極との間の領域を指す。半導体装置100の実装時において、各パッドは、ワイヤ等の配線を介して外部の回路に接続されてよい。
ゲートパッド164には、ゲート電位が印加される。ゲートパッド164は、活性部160のゲートトレンチ部の導電部に電気的に接続される。半導体装置100は、ゲートパッド164とゲートトレンチ部とを接続するゲート配線を備える。図1においては、ゲート配線に斜線のハッチングを付している。
本例のゲート配線は、外周ゲート配線130と、活性側ゲート配線131とを有している。外周ゲート配線130は、上面視において活性部160と半導体基板10の端辺162との間に配置されている。本例の外周ゲート配線130は、上面視において活性部160を囲んでいる。上面視において外周ゲート配線130に囲まれた領域を活性部160としてもよい。また、ゲート配線の下方には、ウェル領域が形成されている。ウェル領域とは、後述するベース領域よりも高濃度のP型領域であり、半導体基板10の上面からベース領域よりも深い位置まで形成されている。上面視においてウェル領域で囲まれる領域を活性部160としてもよい。
外周ゲート配線130は、ゲートパッド164と接続されている。外周ゲート配線130は、半導体基板10の上方に配置されている。外周ゲート配線130は、アルミニウム等を含む金属配線であってよい。
活性側ゲート配線131は、活性部160に設けられている。活性部160に活性側ゲート配線131を設けることで、半導体基板10の各領域について、ゲートパッド164からの配線長のバラツキを低減できる。
外周ゲート配線130および活性側ゲート配線131は、活性部160のゲートトレンチ部と接続される。外周ゲート配線130および活性側ゲート配線131は、半導体基板10の上方に配置されている。外周ゲート配線130および活性側ゲート配線131は、不純物がドープされたポリシリコン等の半導体で形成された配線であってよい。
活性側ゲート配線131は、外周ゲート配線130と接続されてよい。本例の活性側ゲート配線131は、活性部160を挟む一方の外周ゲート配線130から他方の外周ゲート配線130まで、活性部160をY軸方向の略中央で横切るように、X軸方向に延伸して設けられている。活性側ゲート配線131により活性部160が分割されている場合、それぞれの分割領域において、トランジスタ部70およびダイオード部80がX軸方向に交互に配置されてよい。
また、半導体装置100は、ポリシリコン等で形成されたPN接合ダイオードである不図示の温度センス部や、活性部160に設けられたトランジスタ部の動作を模擬する不図示の電流検出部を備えてもよい。
本例の半導体装置100は、上面視において、活性部160と端辺162との間に、エッジ終端構造部90を備える。本例のエッジ終端構造部90は、外周ゲート配線130と端辺162との間に配置されている。エッジ終端構造部90は、半導体基板10の上面側の電界集中を緩和する。エッジ終端構造部90は、活性部160を囲んで環状に設けられたガードリング、フィールドプレートおよびリサーフのうちの少なくとも一つを備えていてよい。
図2は、図1における領域Dの拡大図である。領域Dは、トランジスタ部70、ダイオード部80、および、活性側ゲート配線131を含む領域である。本例の半導体装置100は、半導体基板10の上面側の内部に設けられたゲートトレンチ部40、ダミートレンチ部30、ウェル領域11、エミッタ領域12、ベース領域14およびコンタクト領域15を備える。ゲートトレンチ部40およびダミートレンチ部30は、それぞれがトレンチ部の一例である。また、本例の半導体装置100は、半導体基板10の上面の上方に設けられたエミッタ電極52および活性側ゲート配線131を備える。エミッタ電極52および活性側ゲート配線131は互いに分離して設けられる。
エミッタ電極52および活性側ゲート配線131と、半導体基板10の上面との間には層間絶縁膜が設けられるが、図2では省略している。本例の層間絶縁膜には、コンタクトホール54が、当該層間絶縁膜を貫通して設けられる。図2においては、それぞれのコンタクトホール54に斜線のハッチングを付している。
エミッタ電極52は、ゲートトレンチ部40、ダミートレンチ部30、ウェル領域11、エミッタ領域12、ベース領域14およびコンタクト領域15の上方に設けられる。エミッタ電極52は、コンタクトホール54を通って、半導体基板10の上面におけるエミッタ領域12、コンタクト領域15およびベース領域14と接触する。また、エミッタ電極52は、層間絶縁膜に設けられたコンタクトホールを通って、ダミートレンチ部30内のダミー導電部と接続される。エミッタ電極52は、Y軸方向におけるダミートレンチ部30の先端において、ダミートレンチ部30のダミー導電部と接続されてよい。ダミートレンチ部30のダミー導電部は、エミッタ電極52およびゲート導電部と接続されなくてよく、エミッタ電極52の電位およびゲート導電部の電位とは異なる電位に制御されてもよい。
活性側ゲート配線131は、層間絶縁膜に設けられたコンタクトホールを通って、ゲートトレンチ部40と接続する。活性側ゲート配線131は、Y軸方向におけるゲートトレンチ部40の先端部41において、ゲートトレンチ部40のゲート導電部と接続されてよい。活性側ゲート配線131は、ダミートレンチ部30内のダミー導電部とは接続されない。
エミッタ電極52は、金属を含む材料で形成される。図2においては、エミッタ電極52が設けられる範囲を示している。例えば、エミッタ電極52の少なくとも一部の領域はアルミニウムまたはアルミニウム‐シリコン合金、例えばAlSi、AlSiCu等の金属合金で形成される。エミッタ電極52は、アルミニウム等で形成された領域の下層に、チタンやチタン化合物等で形成されたバリアメタルを有してよい。さらにコンタクトホール内において、バリアメタルとアルミニウム等に接するようにタングステン等を埋め込んで形成されたプラグを有してもよい。
ウェル領域11は、活性側ゲート配線131と重なって設けられている。ウェル領域11は、活性側ゲート配線131と重ならない範囲にも、所定の幅で延伸して設けられている。本例のウェル領域11は、コンタクトホール54のY軸方向の端から、活性側ゲート配線131側に離れて設けられている。ウェル領域11は、ベース領域14よりもドーピング濃度の高い第2導電型の領域である。本例のベース領域14はP-型であり、ウェル領域11はP+型である。
トランジスタ部70およびダイオード部80のそれぞれは、配列方向に複数配列されたトレンチ部を有する。本例のトランジスタ部70には、配列方向に沿って1以上のゲートトレンチ部40と、1以上のダミートレンチ部30とが交互に設けられている。本例のダイオード部80には、複数のダミートレンチ部30が、配列方向に沿って設けられている。本例のダイオード部80には、ゲートトレンチ部40が設けられていない。
本例のゲートトレンチ部40は、配列方向と垂直な延伸方向に沿って延伸する2つの直線部分39(延伸方向に沿って直線状であるトレンチの部分)と、2つの直線部分39を接続する先端部41を有してよい。図2における延伸方向はY軸方向である。
先端部41の少なくとも一部は、上面視において曲線状に設けられることが好ましい。2つの直線部分39のY軸方向における端部どうしを先端部41が接続することで、直線部分39の端部における電界集中を緩和できる。
トランジスタ部70において、ダミートレンチ部30はゲートトレンチ部40のそれぞれの直線部分39の間に設けられる。それぞれの直線部分39の間には、1本のダミートレンチ部30が設けられてよく、複数本のダミートレンチ部30が設けられていてもよい。ダミートレンチ部30は、延伸方向に延伸する直線形状を有してよく、ゲートトレンチ部40と同様に、直線部分29と先端部31とを有していてもよい。図2に示した半導体装置100は、先端部31を有さない直線形状のダミートレンチ部30と、先端部31を有するダミートレンチ部30の両方を含んでいる。
ウェル領域11の拡散深さは、ゲートトレンチ部40およびダミートレンチ部30の深さよりも深くてよい。ゲートトレンチ部40およびダミートレンチ部30のY軸方向の端部は、上面視においてウェル領域11に設けられる。つまり、各トレンチ部のY軸方向の端部において、各トレンチ部の深さ方向の底部は、ウェル領域11に覆われている。これにより、各トレンチ部の当該底部における電界集中を緩和できる。
配列方向において各トレンチ部の間には、メサ部が設けられている。メサ部は、半導体基板10の内部において、トレンチ部に挟まれた領域を指す。一例としてメサ部の上端は半導体基板10の上面である。メサ部の下端の深さ位置は、トレンチ部の下端の深さ位置と同一である。本例のメサ部は、半導体基板10の上面において、トレンチに沿って延伸方向(Y軸方向)に延伸して設けられている。本例では、トランジスタ部70にはメサ部60が設けられ、ダイオード部80にはメサ部61が設けられている。本明細書において単にメサ部と称した場合、メサ部60およびメサ部61のそれぞれを指している。
それぞれのメサ部には、ベース領域14が設けられる。メサ部において半導体基板10の上面に露出したベース領域14のうち、活性側ゲート配線131に最も近く配置された領域をベース領域14-eとする。図2においては、それぞれのメサ部の延伸方向における一方の端部に配置されたベース領域14-eを示しているが、それぞれのメサ部の他方の端部にもベース領域14-eが配置されている。それぞれのメサ部には、上面視においてベース領域14-eに挟まれた領域に、第1導電型のエミッタ領域12および第2導電型のコンタクト領域15の少なくとも一方が設けられてよい。本例のエミッタ領域12はN+型であり、コンタクト領域15はP+型である。エミッタ領域12およびコンタクト領域15は、深さ方向において、ベース領域14と半導体基板10の上面との間に設けられてよい。
トランジスタ部70のメサ部60は、半導体基板10の上面に露出したエミッタ領域12を有する。エミッタ領域12は、ゲートトレンチ部40に接して設けられている。ゲートトレンチ部40に接するメサ部60は、半導体基板10の上面に露出したコンタクト領域15が設けられていてよい。
メサ部60におけるコンタクト領域15およびエミッタ領域12のそれぞれは、X軸方向における一方のトレンチ部から、他方のトレンチ部まで設けられる。一例として、メサ部60のコンタクト領域15およびエミッタ領域12は、トレンチ部の延伸方向(Y軸方向)に沿って交互に配置されている。
他の例においては、メサ部60のコンタクト領域15およびエミッタ領域12は、トレンチ部の延伸方向(Y軸方向)に沿ってストライプ状に設けられていてもよい。例えばトレンチ部に接する領域にエミッタ領域12が設けられ、エミッタ領域12に挟まれた領域にコンタクト領域15が設けられる。
ダイオード部80のメサ部61には、エミッタ領域12が設けられていない。メサ部61の上面には、ベース領域14およびコンタクト領域15が設けられてよい。メサ部61の上面においてベース領域14-eに挟まれた領域には、それぞれのベース領域14-eに接してコンタクト領域15が設けられてよい。メサ部61の上面においてコンタクト領域15に挟まれた領域には、ベース領域14が設けられてよい。ベース領域14は、コンタクト領域15に挟まれた領域全体に配置されてよい。
それぞれのメサ部の上方には、コンタクトホール54が設けられている。コンタクトホール54は、ベース領域14-eに挟まれた領域に配置されている。本例のコンタクトホール54は、コンタクト領域15、ベース領域14およびエミッタ領域12の各領域の上方に設けられる。コンタクトホール54は、ベース領域14-eおよびウェル領域11に対応する領域には設けられない。コンタクトホール54は、メサ部60の配列方向(X軸方向)における中央に配置されてよい。
ダイオード部80において、半導体基板10の下面と隣接する領域には、N+型のカソード領域82が設けられる。半導体基板10の下面において、カソード領域82が設けられていない領域には、P+型のコレクタ領域22が設けられてよい。カソード領域82およびコレクタ領域22は、半導体基板10の下面23と、バッファ領域20との間に設けられている。図2においては、カソード領域82およびコレクタ領域22の境界を点線で示している。
カソード領域82は、Y軸方向においてウェル領域11から離れて配置されている。これにより、比較的にドーピング濃度が高く、且つ、深い位置まで形成されているP型の領域(ウェル領域11)と、カソード領域82との距離を確保して、耐圧を向上できる。本例のカソード領域82のY軸方向における端部は、コンタクトホール54のY軸方向における端部よりも、ウェル領域11から離れて配置されている。他の例では、カソード領域82のY軸方向における端部は、ウェル領域11とコンタクトホール54との間に配置されていてもよい。
図3は、図2におけるe-e断面の一例を示す図である。e-e断面は、エミッタ領域12およびカソード領域82を通過するXZ面である。本例の半導体装置100は、当該断面において、半導体基板10、層間絶縁膜38、エミッタ電極52およびコレクタ電極24を有する。
層間絶縁膜38は、半導体基板10の上面に設けられている。層間絶縁膜38は、ホウ素またはリン等の不純物が添加されたシリケートガラス等の絶縁膜、熱酸化膜、および、その他の絶縁膜の少なくとも一層を含む膜である。層間絶縁膜38には、図2において説明したコンタクトホール54が設けられている。
エミッタ電極52は、層間絶縁膜38の上方に設けられる。エミッタ電極52は、層間絶縁膜38のコンタクトホール54を通って、半導体基板10の上面21と接触している。コレクタ電極24は、半導体基板10の下面23に設けられる。エミッタ電極52およびコレクタ電極24は、アルミニウム等の金属材料で形成されている。本明細書において、エミッタ電極52とコレクタ電極24とを結ぶ方向(Z軸方向)を深さ方向と称する。
半導体基板10は、N型またはN-型のドリフト領域18を有する。ドリフト領域18は、トランジスタ部70およびダイオード部80のそれぞれに設けられている。
トランジスタ部70のメサ部60には、N+型のエミッタ領域12およびP-型のベース領域14が、半導体基板10の上面21側から順番に設けられている。ベース領域14の下方にはドリフト領域18が設けられている。メサ部60には、N+型の蓄積領域16が設けられてもよい。蓄積領域16は、ベース領域14とドリフト領域18との間に配置される。
エミッタ領域12は半導体基板10の上面21に露出しており、且つ、ゲートトレンチ部40と接して設けられている。エミッタ領域12は、メサ部60の両側のトレンチ部と接していてよい。エミッタ領域12は、ドリフト領域18よりもドーピング濃度が高い。
ベース領域14は、エミッタ領域12の下方に設けられている。本例のベース領域14は、エミッタ領域12と接して設けられている。ベース領域14は、メサ部60の両側のトレンチ部と接していてよい。
蓄積領域16は、ベース領域14の下方に設けられている。蓄積領域16は、ドリフト領域18よりもドーピング濃度が高いN+型の領域である。すなわち蓄積領域16は、ドナー濃度がドリフト領域18よりも高い。ドリフト領域18とベース領域14との間に高濃度の蓄積領域16を設けることで、キャリア注入促進効果(IE効果)を高めて、オン電圧を低減できる。蓄積領域16は、各メサ部60におけるベース領域14の下面全体を覆うように設けられてよい。
ダイオード部80のメサ部61には、半導体基板10の上面21に接して、P-型のベース領域14が設けられている。ベース領域14の下方には、ドリフト領域18が設けられている。メサ部61において、ベース領域14の下方に蓄積領域16が設けられていてもよい。
トランジスタ部70およびダイオード部80のそれぞれにおいて、ドリフト領域18の下にはN+型のバッファ領域20が設けられてよい。バッファ領域20のドーピング濃度は、ドリフト領域18のドーピング濃度よりも高い。バッファ領域20は、ドリフト領域18よりもドーピング濃度の高い濃度ピークを有してよい。濃度ピークのドーピング濃度とは、濃度ピークの頂点におけるドーピング濃度を指す。また、ドリフト領域18のドーピング濃度は、ドーピング濃度分布がほぼ平坦な領域におけるドーピング濃度の平均値を用いてよい。
バッファ領域20は、半導体基板10の深さ方向(Z軸方向)において、2つ以上の濃度ピークを有してよい。バッファ領域20の濃度ピークは、例えば水素(プロトン)またはリンの化学濃度ピークと同一の深さ位置に設けられていてよい。バッファ領域20は、ベース領域14の下端から広がる空乏層が、P+型のコレクタ領域22およびN+型のカソード領域82に到達することを防ぐフィールドストップ層として機能してよい。
トランジスタ部70において、バッファ領域20の下には、P+型のコレクタ領域22が設けられる。コレクタ領域22のアクセプタ濃度は、ベース領域14のアクセプタ濃度より高い。コレクタ領域22は、ベース領域14と同一のアクセプタを含んでよく、異なるアクセプタを含んでもよい。コレクタ領域22のアクセプタは、例えばボロンである。
ダイオード部80において、バッファ領域20の下には、N+型のカソード領域82が設けられる。カソード領域82のドナー濃度は、ドリフト領域18のドナー濃度より高い。カソード領域82のドナーは、例えば水素またはリンである。なお、各領域のドナーおよびアクセプタとなる元素は、上述した例に限定されない。コレクタ領域22およびカソード領域82は、半導体基板10の下面23に露出しており、コレクタ電極24と接続している。コレクタ電極24は、半導体基板10の下面23全体と接触してよい。エミッタ電極52およびコレクタ電極24は、アルミニウム等の金属材料で形成される。
半導体基板10の上面21側には、1以上のゲートトレンチ部40、および、1以上のダミートレンチ部30が設けられる。各トレンチ部は、半導体基板10の上面21から、ベース領域14を貫通して、ベース領域14の下方まで設けられている。エミッタ領域12、コンタクト領域15および蓄積領域16の少なくともいずれかが設けられている領域においては、各トレンチ部はこれらのドーピング領域も貫通している。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
上述したように、トランジスタ部70には、ゲートトレンチ部40およびダミートレンチ部30が設けられている。ダイオード部80には、ダミートレンチ部30が設けられ、ゲートトレンチ部40が設けられていない。本例においてダイオード部80とトランジスタ部70のX軸方向における境界は、カソード領域82とコレクタ領域22の境界である。
ゲートトレンチ部40は、半導体基板10の上面21に設けられたゲートトレンチ、ゲート絶縁膜42およびゲート導電部44を有する。ゲート絶縁膜42は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜42は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部44は、ゲートトレンチの内部においてゲート絶縁膜42よりも内側に設けられる。つまりゲート絶縁膜42は、ゲート導電部44と半導体基板10とを絶縁する。ゲート導電部44は、ポリシリコン等の導電材料で形成される。
ゲート導電部44は、深さ方向において、ベース領域14よりも長く設けられてよい。当該断面におけるゲートトレンチ部40は、半導体基板10の上面21において層間絶縁膜38により覆われる。ゲート導電部44は、ゲート配線に電気的に接続されている。ゲート導電部44に所定のゲート電圧が印加されると、ベース領域14のうちゲートトレンチ部40に接する界面の表層に電子の反転層によるチャネルが形成される。
ダミートレンチ部30は、当該断面において、ゲートトレンチ部40と同一の構造を有してよい。ダミートレンチ部30は、半導体基板10の上面21に設けられたダミートレンチ、ダミー絶縁膜32およびダミー導電部34を有する。ダミー導電部34は、エミッタ電極52に電気的に接続されている。ダミー絶縁膜32は、ダミートレンチの内壁を覆って設けられる。ダミー導電部34は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜32よりも内側に設けられる。ダミー絶縁膜32は、ダミー導電部34と半導体基板10とを絶縁する。ダミー導電部34は、ゲート導電部44と同一の材料で形成されてよい。例えばダミー導電部34は、ポリシリコン等の導電材料で形成される。ダミー導電部34は、深さ方向においてゲート導電部44と同一の長さを有してよい。
本例のゲートトレンチ部40およびダミートレンチ部30は、半導体基板10の上面21において層間絶縁膜38により覆われている。なお、ダミートレンチ部30およびゲートトレンチ部40の底部は、下側に凸の曲面状(断面においては曲線状)であってよい。本明細書では、ゲートトレンチ部40の下端の深さ位置をZtとする。
本例の半導体装置100は、キャリアライフタイムを調整するライフタイム調整部200を備える。ライフタイム調整部200は、半導体基板10の深さ方向において、キャリアライフタイムが極小値を示す領域である。格子欠陥が多く残留している領域では、キャリアが格子欠陥に捕捉されるので、キャリアのライフタイムが短くなる。キャリアのライフタイムを調整することで、半導体装置100のターンオフ時間等の特性を調整できる。本例では、所定の深さ位置にヘリウムイオンビーム等の荷電粒子線を照射することで、当該深さ位置の近傍に格子欠陥を形成し、ライフタイム調整部200を形成する。本例のライフタイム調整部200は、トランジスタ部70およびダイオード部80におけるバッファ領域20に設けられている。
図4は、図3のf-f線におけるドーピング濃度分布300の一例を示す図である。図4においては、f-f線の一部分におけるキャリアライフタイムの分布も合わせて示している。f-f線は、メサ部60を通過するZ軸と平行な線である。図4における横軸は、半導体基板10内におけるZ軸方向の位置を示している。本明細書では、半導体基板10の下面23をZ軸方向の基準位置として、下面23からの距離をZ軸方向の位置とする。
図3に示したように、半導体基板10にはドリフト領域18が設けられる。ドリフト領域18は、ドーピング濃度がほぼ一定であってよい。ドリフト領域18のドーピング濃度は、バルク・ドナー濃度と一致してよい。他の例では、ドリフト領域18のドーピング濃度は、バルク・ドナー濃度より高くてもよい。半導体基板10の上面21側には、エミッタ領域12、ベース領域14および蓄積領域16が設けられる。エミッタ領域12、ベース領域14および蓄積領域16は、それぞれドーピング濃度のピークを有してよい。
ドリフト領域18と下面23との間にはバッファ領域20が設けられる。バッファ領域20は、ドリフト領域18よりもドーピング濃度が高い1つ以上のドーピング濃度ピーク252を有する。バッファ領域20と下面23との間にはコレクタ領域22が設けられる。コレクタ領域22は、ドーピング濃度のピークを有してよい。
バッファ領域20の下端の深さ位置をZ1とする。本例の深さ位置Z1は、バッファ領域20とコレクタ領域22とのPN接合の位置である。バッファ領域20の上端の深さ位置をZ2とする。深さ位置Z2は、バッファ領域20とドリフト領域18との境界の位置である。深さ位置Z2は、ドリフト領域18から下面23に向かう方向において、ドーピング濃度がドリフト領域18のドーピング濃度DDから上昇し始める位置であってよく、ドーピング濃度がドリフト領域18のドーピング濃度DDの1.5倍となる位置であってよく、2倍となる位置であってもよい。
バッファ領域20には、ライフタイム調整部200が設けられる。ライフタイム調整部200は、図4に示すように、キャリアライフタイムが深さ方向において極小値τminを示す領域である。キャリアライフタイムが極小値τminを示す深さ位置をZLとする。キャリアライフタイムの深さ方向の分布において、深さ位置ZLの前後でキャリアライフタイムが2×τmin以下となる領域をライフタイム調整部200としてよい。他の例では、深さ位置ZLの前後でキャリアライフタイムが5×τmin以下となる領域をライフタイム調整部200としてよく、深さ位置ZLの前後でキャリアライフタイムが10×τmin以下となる領域をライフタイム調整部200としてもよい。他の例では、深さ位置ZLの前後におけるキャリアライフタイムが、ドリフト領域18のキャリアライフタイムτdriftの80%以下(0.8倍以下)となる領域をライフタイム調整部200としてよく、ドリフト領域18のキャリアライフタイムτdriftの50%以下(0.5倍以下)となる領域をライフタイム調整部200としてよく、ドリフト領域18のキャリアライフタイムτdriftの20%以下(0.2倍以下)となる領域をライフタイム調整部200としてよい。ライフタイム調整部200は、全体がバッファ領域20に設けられてよい。他の例では、ライフタイム調整部200の一部がドリフト領域18に設けられてもよい。この場合においても深さ位置ZLはバッファ領域20に配置される。
本例のバッファ領域20は、ライフタイム調整部200と重なる位置に、ヘリウム濃度分布210を有するヘリウムを有する。ヘリウム濃度分布210は、深さ位置ZLにおいてヘリウム濃度ピーク202を有する。ヘリウム濃度ピーク202の頂点203の位置は、深さ位置ZLに一致してよく、一致していなくてもよい。一致していない場合は、ヘリウム濃度ピーク202の頂点203は、深さ位置ZLから深さ位置ZLの10%から30%の範囲に位置してよい。他の例では、ヘリウム濃度ピーク202に代えて、水素、アルゴンなど他の不純物の濃度ピークを有してもよい。当該不純物は、半導体基板10に照射することで格子欠陥が形成され、ライフタイム調整部200を形成できるものであればよい。なお本明細書においては、単位面積当たりのヘリウムの化学濃度(atoms/cm3)を単にヘリウム濃度と称する。
ヘリウム濃度ピーク202がライフタイム調整部200と重なるとは、例えばヘリウム濃度ピーク202の頂点203がライフタイム調整部200内に配置されることを指す。他の例では、ヘリウム濃度ピーク202の半値全幅内に深さ位置ZLが配置されることを指してもよい。ヘリウム濃度ピーク202の半値全幅の領域をライフタイム調整部200としてもよい。ヘリウム濃度ピーク202の頂点203の位置を、キャリアライフタイムが極小値τminを示す深さ位置ZLとして用いてもよい。
半導体基板10は、ドリフト領域18の上端から半導体基板10の下面23に向かってドーピング濃度を積分した積分値302が、半導体基板10の臨界積分濃度nCに達する臨界深さ位置ZCを有する。ドリフト領域18と蓄積領域16が接している場合、ドリフト領域18の上端は蓄積領域16とドリフト領域18との境界である。ドリフト領域18とベース領域14が接している場合、ドリフト領域18の上端はベース領域14とドリフト領域18とのPN接合部分である。またゲートトレンチ部40の下端位置Ztをドリフト領域18の上端位置としてもよい。図4の例では、下端位置Ztをドリフト領域18の上端位置としている。
臨界積分濃度nCは、例えば下式で示される。
nC=εs×Ec/q
ただし、εsは半導体基板10を形成する材料の誘電率であり、qは電荷素量であり、Ecは半導体基板10の絶縁破壊電界強度である。εsは、真空の誘電率ε0に半導体基板10を形成する材料の比誘電率εrを乗じた値である。例えば半導体基板10がシリコン基板の場合、Ecは1.8×105~2.5×105(V/cm)であり、nCは1.2×1012~1.6×1012(/cm2)である。
nC=εs×Ec/q
ただし、εsは半導体基板10を形成する材料の誘電率であり、qは電荷素量であり、Ecは半導体基板10の絶縁破壊電界強度である。εsは、真空の誘電率ε0に半導体基板10を形成する材料の比誘電率εrを乗じた値である。例えば半導体基板10がシリコン基板の場合、Ecは1.8×105~2.5×105(V/cm)であり、nCは1.2×1012~1.6×1012(/cm2)である。
また、コレクタ電極24およびエミッタ電極52間に、ゲート電圧を0V以下として順バイアスが印加され、電界強度の最大値が半導体基板10の絶縁破壊電界強度に達してアバランシェ降伏が発生した場合において、ドリフト領域18の特定位置までが空乏化(空間電荷領域化)する場合に、ゲートトレンチ部40の下端から当該特定位置までドナー濃度を積分した値が、臨界積分濃度nCに対応する。つまり臨界深さ位置ZCは、当該特定位置であり、アバランシェ降伏が発生した場合に空乏層(空間電荷領域)が到達し得る位置でもある。臨界深さ位置ZCよりも下面23側には、アバランシェ降伏が発生した場合でも空乏層が到達しない。
半導体基板10は、半導体装置100が短絡状態となった場合に、ドリフト領域18の上端から下面23に向かって広がる空乏層が到達する短絡時到達位置ZSを有する。半導体装置100の短絡状態とは、直列に接続されて相補的にオンオフ制御される2つの半導体装置100が同時にオン状態となってしまう状態を指す。短絡状態では、1つの半導体装置100に対して大きなコレクタ-エミッタ間電圧が印加され、非常に大きな電流が流れる。この状態における空乏層の下端位置を短絡時到達位置ZSとする。短絡状態および短絡時到達位置ZSについては後述する。
図5は、バッファ領域20におけるドーピング濃度分布300、ライフタイム調整部200およびヘリウム濃度ピーク202を拡大した図である。本例では、ヘリウム濃度分布210におけるヘリウム濃度ピーク202の半値全幅の領域をライフタイム調整部200としているが、図4に示したようにキャリアライフタイムの分布に応じてライフタイム調整部200の位置を定めてもよい。
ドーピング濃度ピーク252は、頂点253、下側裾255、上側裾254を有する。頂点253の深さ位置をZDとする。頂点253におけるドーピング濃度をDP(/cm3)とする。下側裾255は、頂点253から下面23に向かってドーピング濃度が単調に減少する部分である。下側裾255は、深さ位置ZDから深さ位置Z1までの部分であってよい。上側裾254は、頂点253から上面21に向かってドーピング濃度が単調に減少する部分である。上側裾254は、深さ位置ZDから深さ位置Z2までの部分であってよい。
ヘリウム濃度分布210のヘリウム濃度ピーク202は、頂点203、下側裾205、上側裾204を有する。頂点203の深さ位置をZLとする。頂点203におけるドーピング濃度をHP(/cm3)とする。下側裾205は、頂点203から下面23に向かってヘリウム濃度が単調に減少する部分である。上側裾204は、頂点203から上面21に向かってドーピング濃度が単調に減少する部分である。
ライフタイム調整部200は、バッファ領域20に設けられたドーピング濃度ピーク252のうち、半導体基板10の下面23に最も近い最浅濃度ピークと重なる位置に設けられる。本例のバッファ領域20は、単一のドーピング濃度ピーク252を有するので、当該ドーピング濃度ピーク252が最浅濃度ピークである。
ライフタイム調整部200がドーピング濃度ピーク252と重なるとは、ドーピング濃度ピーク252の頂点253の前後においてドーピング濃度がα×DP以上となる範囲に、ライフタイム調整部200の深さ位置ZLが配置されていることを指してよい。αは、例えば5%であってよく、10%であってよく、20%であってよく、50%であってもよい。当該範囲の下端位置は、深さ位置Z1であってもよい。この場合の当該範囲は、深さ位置Z1から、上側裾254においてドーピング濃度がα×DPとなる位置までである。
深さ位置ZLは、臨界深さ位置ZCよりも下面23側に配置されている。つまりヘリウム濃度ピーク202の頂点203が、臨界深さ位置ZCよりも下面23側に配置されている。これにより、深さ位置ZLに空乏層が到達することを抑制できる。格子欠陥が多く存在する領域に空乏層が到達すると漏れ電流が増加するが、本例によれば漏れ電流を抑制できる。ライフタイム調整部200の全体が臨界深さ位置ZCよりも下面23側に配置されることが好ましい。
なお、深さ位置ZLは、バッファ領域20の下端の深さ位置Z1よりも上面21側に配置される。コレクタ領域22に格子欠陥が多く形成されると、半導体装置100の特性に影響を与える場合がある。ライフタイム調整部200の全体が、深さ位置Z1よりも上面21側に配置されることが好ましい。
最浅濃度ピーク(本例ではドーピング濃度ピーク252)の深さ方向の幅よりも、ライフタイム調整部200の深さ方向の幅の方が小さくてよい。これにより、ライフタイム調整部200の全体を最浅濃度ピーク内に配置できる。ライフタイム調整部200の幅は、最浅濃度ピークの幅の75%以下であってよく、50%以下であってもよい。なおドーピング濃度ピーク252の幅は、ドーピング濃度ピーク252の頂点253の前後においてドーピング濃度がα×DP以上となる範囲の幅であってよい。当該範囲の下端位置は、深さ位置Z1であってもよい。
最浅濃度ピークであるドーピング濃度ピーク252の深さ方向の幅は、1μm以上であってよい。当該幅は2μm以上であってよく、3μm以上であってもよい。最浅濃度ピークであるドーピング濃度ピーク252の深さ方向の幅は、10μm以下であってよく、7μm以下であってよく、5μm以下であってよい。ライフタイム調整部200の幅は、1μm未満であってよく、0.75μm以下であってよく、0.5μm以下であってもよい。ライフタイム調整部200の幅は、0.1μm以上であってよく、0.2μm以上であってよく、0.3μm以上であってよい。
コレクタ領域22とヘリウム濃度ピーク202の頂点203との距離をL1とする。本例の距離L1は、深さ位置Z1からZLまでの距離である。臨界深さ位置ZCと頂点203(深さ位置ZL)との距離をL2とする。距離L1は、距離L2よりも大きくてよい。コレクタ領域22とバッファ領域20との境界(pn接合)に格子欠陥が形成されると、コレクタ領域22からバッファ領域20およびドリフト領域18への正孔の注入が抑制され、オン電圧が増加する場合がある。本例により、コレクタ領域22、または、コレクタ領域22とバッファ領域20との境界(pn接合)に格子欠陥が形成されるのを抑制し、半導体装置100のオン電圧の増加を抑制できる。距離L1は距離L2の1.5倍以上であってよく、2倍以上であってもよい。ただし、距離L1は距離L2以下であってもよい。この場合でも、ライフタイム調整部200の全体が、深さ位置Z1よりも上面21側に設けられることが好ましい。
図5に示すように、ヘリウム濃度ピーク202の頂点203は、ドーピング濃度ピーク252の頂点253よりも上面21側に配置されてよい。他の例では、頂点203は頂点253よりも下面23側に配置されてもよい。
コレクタ領域22とバッファ領域20との境界(本例では深さ位置Z1)におけるヘリウム濃度をH1とする。ヘリウム濃度H1は、ヘリウム濃度ピーク202の頂点203におけるヘリウム濃度HPの1/10以下であってよい。これにより、コレクタ領域22に形成される格子欠陥を少なくできる。ヘリウム濃度H1は、ヘリウム濃度HPの1/100以下であってよく、1/1000以下であってもよい。ヘリウム濃度H1は、0atms/cm3であってもよい。
臨界深さ位置ZCにおけるヘリウム濃度をHCとする。本例の臨界深さ位置ZCには、ヘリウム濃度ピーク202の上側裾204が設けられている。ヘリウム濃度HCは、ヘリウム濃度ピーク202の頂点203におけるヘリウム濃度HPの1/10以下であってよい。これにより、臨界深さ位置ZCよりも上面21側に設けられる格子欠陥を少なくし、漏れ電流を抑制できる。ヘリウム濃度HCは、ヘリウム濃度HPの1/100以下であってよく、1/1000以下であってもよい。ヘリウム濃度HCは、0atms/cm3であってもよい。
臨界深さ位置ZCにおけるヘリウム濃度HCは、深さ位置Z1におけるヘリウム濃度H1よりも高くてよい。これにより、コレクタ領域22に形成される格子欠陥を少なくできる。ヘリウム濃度H1は、ヘリウム濃度HCの1/2以下であってよく、1/5以下であってよく、1/10以下であってもよい。
図6は、ドーピング濃度分布300の他の例を示す図である。本例のドーピング濃度分布300は、バッファ領域20において複数のドーピング濃度ピーク252を有する。図6では2つのドーピング濃度ピーク252-1、252-2を示しているが、バッファ領域20は3つ以上のドーピング濃度ピーク252を有していてもよい。
図6の例では、ドーピング濃度ピーク252-1が最浅濃度ピークである。ライフタイム調整部200およびヘリウム濃度ピーク202は、図4および図5において説明したライフタイム調整部200およびヘリウム濃度ピーク202と同様の位置に設けられている。ドーピング濃度ピーク252-1は、図4および図5において説明したドーピング濃度ピーク252と同様である。
ドーピング濃度ピーク252-2は、ドーピング濃度ピーク252-1よりも上面21側に設けられている。それぞれのドーピング濃度ピーク252は、半導体基板10の下面23側に配置されてよい。ドーピング濃度ピーク252-1は、複数のドーピング濃度ピーク252のうち、頂点203におけるドーピング濃度DPが最も大きい濃度ピークであってよい。
図4から図6において説明したそれぞれのドーピング濃度ピーク252は、水素ドナーの濃度ピークであってよく、リンの濃度ピークであってもよい。バッファ領域20は、水素ドナーのドーピング濃度ピーク252と、リンのドーピング濃度ピーク252の両方を含んでもよい。この場合、最浅濃度ピークであるドーピング濃度ピーク252-1がリンの濃度ピークであってよい。
図7Aは、最浅濃度ピークであるドーピング濃度ピーク252の他の例を示す図である。本例のドーピング濃度ピーク252は、平坦部256を有する。ドーピング濃度ピーク252が平坦部256を有すること以外は、図4から図6に示した例と同様である。
平坦部256は、深さ方向においてドーピング濃度がほぼ一定となる領域である。ほぼ一定とは、深さ方向の単位長さ(1μm)あたりの濃度変動が10倍以下であることを指してよく、5倍以下であることを指してよく、3倍以下であることを指してよく、2倍以下であることを指してもよい。濃度変動が10倍以下であるとは、単位長さの深さ方向の範囲において、ドーピング濃度の最大値がドーピング濃度の最小値の10倍以下であることを指す。平坦部256は、下側裾255と上側裾254との間に配置されている。平坦部256は、深さ方向において0.3μm以上の長さを有してよく、0.5μm以上の長さを有してよく、1μm以上の長さを有してもよい。平坦部256は、深さ方向において10μm以下の長さを有してよく、5μm以下の長さを有してよく、3μm以下の長さを有してもよい。深さ位置ZLは平坦部256に配置されてよい。ライフタイム調整部200の全体が平坦部256に配置されてもよい。
最浅濃度ピークであるドーピング濃度ピーク252の半値全幅をW1とする。なお半値全幅の領域の下端位置は、深さ位置Z1であってよい。半値全幅W1は、所定の標準半値全幅の2.2倍以上である。ドーピング濃度ピーク252の半値全幅W1を大きくすることで、ドーピング濃度ピーク252内に容易にライフタイム調整部200の全体を設けることができる。また、深さ位置Z1から臨界深さ位置ZCの間に、容易にライフタイム調整部200の全体を設けることができる。
標準半値全幅は、半導体基板10の材料およびバッファ領域20に含まれる不純物の種類に応じた飛程-半値全幅特性に対して、ドーピング濃度ピーク252の頂点253の深さ位置ZDを不純物の注入時における飛程とすることで定まる半値全幅である。なおドーピング濃度ピーク252が平坦部256を有する場合、平坦部256の深さ方向における中央位置を、深さ位置ZDとして用いてよい。
半導体基板10に対して所定の飛程(つまり、半導体基板10における深さ位置)で不純物を注入すると、深さ方向において一定のばらつきを有して不純物が分布する。不純物が注入される深さ位置のばらつき量(ストラグリング)は、不純物の飛程(つまり、不純物を注入するときの加速エネルギー)に応じて定まる。ただし当該ばらつき量は、半導体基板10の材料と、注入する不純物の種類に依存する。
つまり標準半値全幅は、飛程を深さ位置Zpに固定して不純物を注入し、且つ、熱処理を行っていない通常状態での半値全幅に対応する。標準半値全幅は、半導体基板10の上面に垂直に不純物を注入したときの、半値全幅であってよい。これに対して半導体装置100においては、標準半値全幅よりもドーピング濃度ピーク252のドーピング濃度分布の半値全幅W1を十分大きくしている。半値全幅W1は、標準半値全幅の3倍以上であってよく、4倍以上であってよく、5倍以上であってもよい。
半値全幅の大きいドーピング濃度ピーク252は、異なる複数種類の飛程で、半導体基板10に不純物を注入することで形成できる。不純物を注入した後に、所定の温度や時間で適切にアニール等の熱処理を行うことで、例えば図7Aに示すようなドーピング濃度ピーク252を形成できる。ただし、ドーピング濃度ピーク252の形成方法はこれに限定されない。図4から図7Aにおいて説明した各例のドーピング濃度ピーク252を形成する場合において、半導体基板10の下面23に対して斜めに不純物を注入してよく、垂直に不純物を注入してもよい。
図7Bは、飛程-半値全幅特性の一例を示す図である。図7Bにおいては、半導体基板10はシリコン基板であり、注入される不純物はリンである。それぞれの飛程における標準半値全幅は、半導体基板10に当該飛程で不純物を注入して、熱処理を行わない状態で不純物の分布を測定することで得られる。一例としてシリコン基板にリンを注入した場合の飛程-半値全幅特性は、下式で近似できる。
ただし、xは飛程Rp(μm)の常用対数(log10(Rp))であり、yは半値全幅W1(μm)の常用対数(log10(W1))である。他の基板材料および不純物についても、上述したように飛程-半値全幅特性を実測することができる。また,ある飛程における標準半値全幅は、当該飛程よりも大きい飛程で形成したドーピング濃度ピーク252において測定された標準半値全幅と、当該飛程よりも小さい飛程で形成したドーピング濃度ピーク252において測定された標準半値全幅との間を直線で近似することで算出してもよい。図7Bの曲線110は、数1に対応している。曲線112は、曲線110の半値全幅を2.2倍した曲線である。曲線114は、曲線110の半値全幅を10倍した曲線である。曲線113は、曲線110の半値全幅を30倍した曲線である。ドーピング濃度ピーク252のドーピング濃度分布の半値全幅W1は、標準半値全幅の2.2倍以上であってよい。ドーピング濃度ピーク252のドーピング濃度分布の半値全幅W1は、標準半値全幅の30倍以下であってよく、20倍以下であってよく、10倍以下であってよく、8倍以下であってよく、6倍以下であってもよい。シリコン基板以外の半導体基板10に不純物を注入する場合においても、同様に飛程-半値全幅特性を近似することで、ある飛程における標準半値全幅を算出してよい。
図8は、最浅濃度ピークであるドーピング濃度ピーク252の他の例を示す図である。本例のドーピング濃度ピーク252は、傾斜部257を有する。ドーピング濃度ピーク252が傾斜部257を有すること以外は、図4から図7Bに示した例と同様である。
傾斜部257は、下面23から上面21に向かってドーピング濃度が僅かずつ単調に増加する領域である。傾斜部257の下端におけるドーピング濃度に対する、傾斜部257の上端におけるドーピング濃度の比は、10倍以下であってよく、5倍以下であってよく、3倍以下であってよく、2倍以下であってもよい。傾斜部257は、下側裾255と上側裾254との間に配置されている。傾斜部257は、深さ方向において0.3μm以上の長さを有してよく、0.5μm以上の長さを有してよく、1μm以上の長さを有してもよい。傾斜部257は、深さ方向において10μm以下の長さを有してよく、5μm以下の長さを有してよく、3μm以下の長さを有してもよい。傾斜部257と上側裾254との境界が頂点253であってよい。深さ位置ZLは傾斜部257に配置されてよい。ライフタイム調整部200の全体が傾斜部257に配置されてもよい。
図9は、最浅濃度ピークであるドーピング濃度ピーク252の他の例を示す図である。本例のドーピング濃度ピーク252は、傾斜部258を有する。ドーピング濃度ピーク252が傾斜部258を有すること以外は、図4から図7Bに示した例と同様である。
傾斜部258は、下面23から上面21に向かってドーピング濃度が僅かずつ単調に減少する領域である。傾斜部258の上端におけるドーピング濃度に対する、傾斜部258の下端におけるドーピング濃度の比は、10倍以下であってよく、5倍以下であってよく、3倍以下であってよく、2倍以下であってもよい。傾斜部258は、下側裾255と上側裾254との間に配置されている。傾斜部258は、深さ方向において0.3μm以上の長さを有してよく、0.5μm以上の長さを有してよく、1μm以上の長さを有してもよい。斜部258は、深さ方向において10μm以下の長さを有してよく、5μm以下の長さを有してよく、3μm以下の長さを有してもよい。傾斜部258と下側裾255との境界が頂点253であってよい。深さ位置ZLは傾斜部258に配置されてよい。ライフタイム調整部200の全体が傾斜部258に配置されてもよい。
図7Aから図9において説明した例において、深さ位置ZLにおけるドーピング濃度をDLとする。ドーピング濃度ピーク252におけるドーピング濃度の最大値DPをドーピング濃度DLで除算した濃度比DP/DLは、1以上であってよい。濃度比DP/DLは、10以下であってよく、5以下であってよく、3以下であってもよい。
図10は、バッファ領域20の他の例を示す図である。本例のバッファ領域20は、異なる深さ位置に設けられた複数のヘリウム濃度ピーク202を有する。図10では2つのヘリウム濃度ピーク202-1、202-2を示しているが、バッファ領域20は3つ以上のヘリウム濃度ピーク202を有していてもよい。図10におけるバッファ領域20のドーピング濃度分布は図7Aの例と同様であるが、バッファ領域20のドーピング濃度分布は図4から図9のいずれの例と同様であってもよい。
複数のヘリウム濃度ピーク202は、最浅濃度ピークであるドーピング濃度ピーク252と重なる位置に設けられてよい。バッファ領域20の全てのヘリウム濃度ピーク202が最浅濃度ピークであるドーピング濃度ピーク252と重なる位置に設けられてよい。他の例では、少なくとも1つのヘリウム濃度ピーク202が、最浅濃度ピークであるドーピング濃度ピーク252よりも上面21側に設けられてもよい。深さ位置Z1、ZS、ZCにおけるヘリウム濃度は、図4から図9において説明したいずれかの例と同様であってよい。
それぞれのヘリウム濃度ピーク202の頂点203におけるヘリウム濃度は同一であってよい。または、最も下面23側に設けられたヘリウム濃度ピーク202―1の頂点203―1におけるヘリウム濃度は、上面21側に隣り合う他のヘリウム濃度ピーク202―2の頂点203―2におけるヘリウム濃度より低くてもよい。これにより、コレクタ領域22に格子欠陥が形成されるのを抑制できる。最も下面23側に設けられたヘリウム濃度ピーク202―1の頂点203―1におけるヘリウム濃度は、他のいずれのヘリウム濃度ピーク202の頂点203のヘリウム濃度より低くてもよい。
他の例では、最も上面21側に設けられたヘリウム濃度ピーク202-2の頂点203-2におけるヘリウム濃度は、下面23側に隣り合う他のヘリウム濃度ピーク202-1の頂点203-1におけるヘリウム濃度より低くてもよい。これにより、臨界深さ位置ZCより上面21側に格子欠陥が形成されるのを抑制できる。最も上面21側に設けられたヘリウム濃度ピーク202―2の頂点203―2におけるヘリウム濃度は、他のいずれのヘリウム濃度ピーク202の頂点203のヘリウム濃度より低くてもよい。
深さ方向において隣り合う2つのヘリウム濃度ピーク202は、互いに重なるように配置されてよい。例えばそれぞれのヘリウム濃度ピーク202の半値全幅の領域が部分的に重なっていてよい。複数のヘリウム濃度ピーク202を設けることにより、ヘリウム濃度ピーク202の各頂点の濃度を小さくできる。また、複数のヘリウム濃度ピーク202を重なりあって設けることで、幅の広いライフタイム調整部200を形成できる。
また図4から図10のそれぞれの例において、半導体基板10の下面23に照射するヘリウムイオンビームを、半導体基板10の下面23に対してほぼ垂直に入射することで、ヘリウム濃度ピーク202の幅を大きくしてもよい。ほぼ垂直とは、例えば3度以下である。
図11は、ヘリウム濃度の他の分布例を示す図である。本例の半導体基板10は、図4から図10において説明したいずれかの構成に加えて、第2ヘリウム濃度ピーク262を更に有する。他の構造は図4から図10において説明したいずれかの例と同様である。
第2ヘリウム濃度ピーク262は、半導体基板10の下面23側で、且つ、ドリフト領域18に設けられる。バッファ領域20には、1つ以上のヘリウム濃度ピーク202(第1ヘリウム濃度ピークと称する)が設けられている。第2ヘリウム濃度ピーク262の頂点263におけるヘリウム濃度は、第1ヘリウム濃度ピークの頂点203におけるヘリウム濃度より低くてよい。この場合、第2ヘリウム濃度ピーク262に空乏層が到達したときの漏れ電流を抑制できる。第2ヘリウム濃度ピーク262の頂点263におけるヘリウム濃度は、第1ヘリウム濃度ピークの頂点203におけるヘリウム濃度の1/10以下であってよく、1/100以下であってもよい。第2ヘリウム濃度ピーク262は、臨界深さ位置ZCよりも上面21側に配置されてよい。他の例では、第2ヘリウム濃度ピーク262の頂点263におけるヘリウム濃度は、第1ヘリウム濃度ピークの頂点203におけるヘリウム濃度以上であってもよい。
図12は、半導体回路400の一例を示す図である。半導体回路400は、高圧側の電源線VCCおよび低圧側の電源線GNDの間に直列に接続された2つの半導体装置100を備える。2つの半導体装置100のゲート電極には、2つの半導体装置100を相補的にオンおよびオフさせるためのゲート信号が入力される。
例えば下側の半導体装置100-2がオンの場合、上側の半導体装置100-1がオフとなるように制御される。しかし何らかの原因で、上側の半導体装置100-1もオンとなり、2つの半導体装置100が同時にオン状態になる場合がある。このような状態を短絡状態と称する。短絡状態では、オン状態の半導体装置100-1および半導体装置100-2に、電源線VCCの電圧VCCが印加される。このため、半導体装置100-1および半導体装置100-2を介して、電源線VCCから電源線GNDに大きな貫通電流が流れてしまう。貫通電流の値は、導体装置100-1および半導体装置100-2それぞれにおけるゲート電圧とゲート閾値との差分の電圧によって決まる飽和電流であってよい。
図13は、半導体装置100の電圧-電流特性の一例を示す図である。図13の横軸はコレクタエミッタ間電圧VCEを示し、縦軸はコレクタ電流ICを示す。本例の半導体装置100の閾値電圧Vthは8Vより小さい。また半導体装置100をオンするためにゲート電極に印加するゲート電圧VGEは15Vである。
図13においてIrateは半導体装置100の定格電流、Vsatは線形領域において定格電流Irateに対応するコレクタエミッタ間電圧である。半導体装置100が短絡状態になると、コレクタエミッタ間に電源電圧VCCに近い電圧が印加されて、大きな短絡電流ISが流れる。この状態において、ドリフト領域18の上端から下面23に向かって広がる空乏層が到達する深さ位置を、図4等において説明した短絡時到達位置ZSとする。
図4等において説明したように、ヘリウム濃度ピーク202の少なくとも一部分は、短絡時到達位置ZSよりも上面21側に配置されてよい。ヘリウム濃度ピーク202の頂点203は、短絡時到達位置ZSよりも上面21側に配置されてよい。ヘリウム濃度ピーク202の頂点203は、短絡時到達位置ZSと臨界深さ位置ZCとの間に配置されてもよい。また、ヘリウム濃度ピーク202の半値全幅の領域の全部が、短絡時到達位置ZSよりも上面21側に配置されてもよい。ヘリウム濃度ピーク202の半値全幅の領域の全部が、短絡時到達位置ZSと臨界深さ位置ZCとの間に配置されてもよい。また、ライフタイム調整部200の少なくとも一部分は、短絡時到達位置ZSよりも上面21側に配置されてよい。ライフタイム調整部200の全体が、短絡時到達位置ZSよりも上面21側に配置されてもよい。ライフタイム調整部200の全体が、短絡時到達位置ZSと臨界深さ位置ZCとの間に配置されてもよい。本例により、短絡時到達位置ZSに空乏層が到達することを抑制でき、短絡時における漏れ電流の相乗による貫通電流の増加を防ぐことができる。
また、図4などで説明したように、コレクタ領域22とバッファ領域20との境界(pn接合)に格子欠陥が形成されると、コレクタ領域22からバッファ領域20およびドリフト領域18への正孔の注入が抑制される。一方、短絡時には電子が空間電荷領域に注入され続けるため、正孔と電子の電荷密度が相殺されて、電界強度分布が比較的に平坦となる。短絡時にコレクタ領域22からバッファ領域20およびドリフト領域18への正孔の注入が抑制されると、正孔濃度よりも電子濃度が高くなる。その結果、空間電荷密度の極性が反転し、電界強度分布がコレクタ領域22側に向かって増加するようになる。このため、コレクタ領域22に比較的に近い深さ位置でアバランシェ降伏が発生し、半導体装置100が破壊する場合がある。本例により、短絡時においても正孔の注入低下を抑え、正孔濃度を電子濃度よりも高く維持できる。これにより、短絡時において、コレクタ領域22に比較的に近い深さ位置におけるアバランシェ降伏を抑制し、半導体装置100の破壊を抑えることができる。
なお短絡時到達位置ZSはデバイスシミュレータで決定してもよい。半導体基板10の深さ方向における不純物濃度プロファイル、電源電圧およびゲート電圧等のパラメータを用いて、短絡時到達位置ZSをシミュレート等により決定してよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
10・・・半導体基板、11・・・ウェル領域、12・・・エミッタ領域、14・・・ベース領域、15・・・コンタクト領域、16・・・蓄積領域、18・・・ドリフト領域、20・・・バッファ領域、21・・・上面、22・・・コレクタ領域、23・・・下面、24・・・コレクタ電極、29・・・直線部分、30・・・ダミートレンチ部、31・・・先端部、32・・・ダミー絶縁膜、34・・・ダミー導電部、38・・・層間絶縁膜、39・・・直線部分、40・・・ゲートトレンチ部、41・・・先端部、42・・・ゲート絶縁膜、44・・・ゲート導電部、52・・・エミッタ電極、54・・・コンタクトホール、60、61・・・メサ部、70・・・トランジスタ部、80・・・ダイオード部、81・・・延長領域、82・・・カソード領域、90・・・エッジ終端構造部、100・・・半導体装置、110、112、113、114・・・曲線、130・・・外周ゲート配線、131・・・活性側ゲート配線、160・・・活性部、162・・・端辺、164・・・ゲートパッド、200・・・ライフタイム調整部、202・・・ヘリウム濃度ピーク、203・・・頂点、204・・・上側裾、205・・・下側裾、210・・・ヘリウム濃度分布、252・・・ドーピング濃度ピーク、253・・・頂点、254・・・上側裾、255・・・下側裾、256・・・平坦部、257・・・傾斜部、258・・・傾斜部、262・・・第2ヘリウム濃度ピーク、263・・・頂点、300・・・ドーピング濃度分布、302・・・積分値、400・・・半導体回路
本明細書において半導体基板は、N型のバルク・ドナーが全体に分布している。バルク・ドナーは、半導体基板の元となるインゴットの製造時に、インゴット内に略一様に含まれたドーパントによるドナーである。本例のバルク・ドナーは、水素以外の元素である。バルク・ドナーのドーパントは、例えばリン、アンチモン、ヒ素、セレンまたは硫黄であるが、これに限定されない。本例のバルク・ドナーは、リンである。バルク・ドナーは、P型の領域にも含まれている。半導体基板は、半導体のインゴットから切り出したウエハであってよく、ウエハを個片化したチップであってもよい。半導体のインゴットは、チョクラルスキー法(CZ法)、磁場印加型チョクラルスキー法(MCZ法)、フロートゾーン法(FZ法)のいずれかで製造されてよい。本例におけるインゴットは、MCZ法で製造されている。MCZ法で製造された基板に含まれる酸素濃度は1×1017~7×1017/cm3である。FZ法で製造された基板に含まれる酸素濃度は1×1015~5×1016/cm3である。酸素濃度が高い方が水素ドナーを生成しやすい傾向がある。バルク・ドナー濃度は、半導体基板の全体に分布しているバルク・ドナーの化学濃度を用いてよく、当該化学濃度の90%から100%の間の値であってもよい。また、半導体基板は、リン等のドーパントを含まないノンドープ基板を用いてもよい。その場合、ノンドーピング基板のバルク・ドナー濃度(D0)は例えば1×1010/cm3以上、5×1012/cm3以下である。ノンドーピング基板のバルク・ドナー濃度(D0)は、好ましくは1×1011/cm3以上である。ノンドーピング基板のバルク・ドナー濃度(D0)は、好ましくは5×1012/cm3以下である。尚、本発明における各濃度は、室温における値でよい。室温における値は、一例として300K(ケルビン)(約26.9℃)のときの値を用いてよい。
半導体基板10には活性部160が設けられている。活性部160は、半導体装置100が動作した場合に半導体基板10の上面と下面との間で、深さ方向に主電流が流れる領域である。活性部160の上方には、エミッタ電極が設けられているが図1では省略している。活性部160は、上面視においてエミッタ電極と重なる領域を指してよい。また、上面視において活性部160で挟まれる領域も、活性部160に含めてよい。
ヘリウム濃度分布210のヘリウム濃度ピーク202は、頂点203、下側裾205、上側裾204を有する。頂点203の深さ位置をZLとする。頂点203におけるドーピング濃度をHP(/cm3)とする。下側裾205は、頂点203から下面23に向かってヘリウム濃度が単調に減少する部分である。上側裾204は、頂点203から上面21に向かってヘリウム濃度が単調に減少する部分である。
Claims (14)
- 上面および下面を有し、第1導電型のドリフト領域が設けられた半導体基板と、
前記半導体基板において前記ドリフト領域と前記下面との間に設けられ、前記ドリフト領域よりもドーピング濃度が高い1つ以上のドーピング濃度ピークを有するバッファ領域と、
前記バッファ領域に設けられた前記ドーピング濃度ピークのうち、前記下面に最も近い最浅濃度ピークと重なる位置に設けられ、キャリアライフタイムが極小値を示すライフタイム調整部と
を備え、
前記半導体基板は、前記ドリフト領域の上端から前記半導体基板の前記下面に向かってドーピング濃度を積分した積分値が、前記半導体基板の臨界積分濃度に達する臨界深さ位置を有し、
前記ライフタイム調整部において前記キャリアライフタイムが極小値となる深さ位置が、前記臨界深さ位置よりも前記下面側に配置されている
半導体装置。 - 前記最浅濃度ピークは、リンの濃度ピークである
請求項1に記載の半導体装置。 - 前記最浅濃度ピークの深さ方向の幅よりも、前記ライフタイム調整部の深さ方向の幅の方が小さい
請求項1または2に記載の半導体装置。 - 前記最浅濃度ピークの深さ方向の幅が1μm以上である
請求項1から3のいずれか一項に記載の半導体装置。 - 前記半導体基板の材料および前記バッファ領域に含まれる不純物の種類に応じた飛程-半値全幅特性に対して、前記最浅濃度ピークの深さ位置を不純物の注入時における飛程とすることで定まる半値全幅を標準半値全幅とした場合に、前記最浅濃度ピークの半値全幅が、前記標準半値全幅の2.2倍以上である
請求項1から4のいずれか一項に記載の半導体装置。 - 前記バッファ領域と前記半導体基板の前記下面との間に設けられた、第2導電型のコレクタ領域を更に備え、
前記バッファ領域は、前記ライフタイム調整部と重なる位置にヘリウム濃度ピークを有し、
前記コレクタ領域と前記バッファ領域との境界におけるヘリウム濃度が、前記ヘリウム濃度ピークの頂点におけるヘリウム濃度の1/10以下である
請求項1から5のいずれか一項に記載の半導体装置。 - 前記バッファ領域は、前記ライフタイム調整部と重なる位置にヘリウム濃度ピークを有し、
前記臨界深さ位置におけるヘリウム濃度が、前記ヘリウム濃度ピークの頂点におけるヘリウム濃度の1/10以下である
請求項1に記載の半導体装置。 - 前記バッファ領域と前記半導体基板の前記下面との間に設けられた、第2導電型のコレクタ領域を更に備え、
前記バッファ領域は、前記ライフタイム調整部と重なる位置にヘリウム濃度ピークを有し、
前記コレクタ領域と前記バッファ領域との境界におけるヘリウム濃度よりも、前記臨界深さ位置におけるヘリウム濃度の方が高い
請求項1に記載の半導体装置。 - 前記バッファ領域と前記半導体基板の前記下面との間に設けられた、第2導電型のコレクタ領域を更に備え、
前記バッファ領域は、前記ライフタイム調整部と重なる位置にヘリウム濃度ピークを有し、
前記コレクタ領域と前記ヘリウム濃度ピークの頂点との距離は、前記臨界深さ位置と前記ヘリウム濃度ピークの頂点との距離よりも大きい
請求項1に記載の半導体装置。 - 前記半導体基板は、前記半導体装置が短絡状態となった場合に、前記ドリフト領域の上端から前記下面に向かって広がる空乏層が到達する短絡時到達位置を有し、
前記バッファ領域は、前記ライフタイム調整部と重なる位置にヘリウム濃度ピークを有し、
前記ヘリウム濃度ピークの少なくとも一部分が、前記短絡時到達位置よりも上面側に配置されている
請求項1から9のいずれか一項に記載の半導体装置。 - 前記バッファ領域は、異なる深さ位置に設けられた複数のヘリウム濃度ピークを有する
請求項1から5のいずれか一項に記載の半導体装置。 - 前記複数のヘリウム濃度ピークのうち、前記半導体基板の下面に最も近いヘリウム濃度ピークのヘリウム濃度が、他のヘリウム濃度ピークのヘリウム濃度よりも低い
請求項11に記載の半導体装置。 - 前記バッファ領域は、前記ライフタイム調整部と重なる位置に第1ヘリウム濃度ピークを有し、
前記ドリフト領域は、前記半導体基板の下面側に第2ヘリウム濃度ピークを有する
請求項1から5のいずれか一項に記載の半導体装置。 - 前記第2ヘリウム濃度ピークは、前記第1ヘリウム濃度ピークよりもヘリウム濃度が低い
請求項13に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022022659A JP2023119676A (ja) | 2022-02-17 | 2022-02-17 | 半導体装置 |
US18/145,027 US20230261044A1 (en) | 2022-02-17 | 2022-12-22 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022022659A JP2023119676A (ja) | 2022-02-17 | 2022-02-17 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023119676A true JP2023119676A (ja) | 2023-08-29 |
Family
ID=87559146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022022659A Pending JP2023119676A (ja) | 2022-02-17 | 2022-02-17 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20230261044A1 (ja) |
JP (1) | JP2023119676A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021010000A1 (ja) * | 2019-07-12 | 2021-01-21 | 富士電機株式会社 | 半導体装置 |
-
2022
- 2022-02-17 JP JP2022022659A patent/JP2023119676A/ja active Pending
- 2022-12-22 US US18/145,027 patent/US20230261044A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20230261044A1 (en) | 2023-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7268743B2 (ja) | 半導体装置 | |
JP7272454B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US20230039920A1 (en) | Semiconductor device | |
US20230361167A1 (en) | Semiconductor device and manufacturing method | |
JP7279846B2 (ja) | 半導体装置 | |
JP2023119676A (ja) | 半導体装置 | |
US20220216056A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
WO2022196768A1 (ja) | 半導体装置 | |
WO2023199932A1 (ja) | 半導体装置および製造方法 | |
WO2023145805A1 (ja) | 半導体装置および製造方法 | |
US20240006520A1 (en) | Semiconductor device | |
US20240154003A1 (en) | Semiconductor device | |
US20240055483A1 (en) | Semiconductor device | |
WO2024166492A1 (ja) | 半導体装置 | |
US20220123133A1 (en) | Semiconductor apparatus and manufacturing method of semiconductor apparatus | |
US20240243169A1 (en) | Semiconductor device | |
WO2024166493A1 (ja) | 半導体装置 | |
WO2023063412A1 (ja) | 半導体装置および半導体装置の製造方法 | |
US20240162284A1 (en) | Manufacturing method of semiconductor device and semiconductor device | |
WO2023140254A1 (ja) | 半導体装置 | |
US20240243191A1 (en) | Semiconductor device | |
US20240194777A1 (en) | Semiconductor device | |
US20230038712A1 (en) | Semiconductor device | |
JP2024035557A (ja) | 半導体装置 | |
JP2022161357A (ja) | 半導体装置および製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221130 |