WO2023145805A1 - 半導体装置および製造方法 - Google Patents

半導体装置および製造方法 Download PDF

Info

Publication number
WO2023145805A1
WO2023145805A1 PCT/JP2023/002394 JP2023002394W WO2023145805A1 WO 2023145805 A1 WO2023145805 A1 WO 2023145805A1 JP 2023002394 W JP2023002394 W JP 2023002394W WO 2023145805 A1 WO2023145805 A1 WO 2023145805A1
Authority
WO
WIPO (PCT)
Prior art keywords
doping concentration
region
concentration
peak
concentration peak
Prior art date
Application number
PCT/JP2023/002394
Other languages
English (en)
French (fr)
Inventor
竣太郎 谷口
博 瀧下
聖自 百田
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to CN202380012495.7A priority Critical patent/CN117561610A/zh
Priority to JP2023576968A priority patent/JPWO2023145805A1/ja
Publication of WO2023145805A1 publication Critical patent/WO2023145805A1/ja
Priority to US18/542,812 priority patent/US20240128320A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Definitions

  • the present invention relates to semiconductor devices and manufacturing methods.
  • Patent Document 1 WO2020-100995
  • a semiconductor device may comprise a semiconductor substrate having a top surface and a bottom surface and provided with a drift region of a first conductivity type.
  • the semiconductor device may include a buffer region provided between the drift region and the lower surface in the semiconductor substrate and including one or more first conductivity type doping concentration peaks having a doping concentration higher than that of the drift region.
  • the doping concentration peak includes an apex where the doping concentration is maximum, a lower hem where the doping concentration monotonically decreases from the apex toward the bottom surface, and a doping concentration where the doping concentration decreases from the apex toward the top surface. It may have a monotonically decreasing upper tail.
  • At least one of the doping concentration peaks in the buffer region is a gentle concentration peak having a slope ratio obtained by dividing the absolute value of the slope of the upper skirt by the absolute value of the slope of the lower skirt of 0.1 or more and 3 or less. It's okay.
  • the buffer region may include two or more doping concentration peaks.
  • the buffer region may include two or more of the moderate concentration peaks.
  • the buffer region may contain hydrogen.
  • the buffer region may be provided between the two doping concentration peaks and have a minimum portion where the doping concentration exhibits a minimum value.
  • a distance in the depth direction of the semiconductor substrate between the vertex of the gentle concentration peak and the minimum portion arranged on the upper surface side of the gentle concentration peak may be 3 ⁇ m or more and 5 ⁇ m or less.
  • At least one of the doping concentration peaks of the buffer region may be a steep concentration peak having a slope ratio of 3 or more, which is obtained by dividing the absolute value of the slope of the upper skirt by the absolute value of the slope of the lower skirt.
  • At least one of the doping concentration peaks of the buffer region has a distance in the depth direction of the semiconductor substrate between the apex of the doping concentration peak and the minimum portion of the doping concentration peak located on the upper surface side. It may have a steep concentration peak of less than 3 ⁇ m.
  • the doping concentration peak having the largest distance from the lower surface may be the steep concentration peak.
  • the doping concentration peak having the shortest distance from the lower surface may be the steep concentration peak.
  • At least one of the doping concentration peaks arranged closer to the upper surface than the gentle concentration peak may be the steep concentration peak.
  • the doping concentration peak having the second smallest distance from the lower surface may be the moderate concentration peak.
  • the doping concentration peak having the largest doping concentration may be the gentle concentration peak.
  • the buffer region may have three or more doping concentration peaks. At least one of the doping concentration peak closest to the bottom surface and the doping concentration peak other than the doping concentration peak closest to the bottom surface may be the loose concentration peak.
  • the buffer region may have two or more moderate concentration peaks arranged adjacent to each other in the depth direction of the semiconductor substrate.
  • the doping concentration peak with the maximum doping concentration may be the low concentration peak.
  • All of the doping concentration peaks located closer to the upper surface than the critical depth position may be the moderate concentration peaks.
  • At least one of the doping concentration peaks having a maximum doping concentration ten times or more as large as the bulk donor concentration of the semiconductor substrate may be the moderate concentration peak.
  • a semiconductor substrate having an upper surface and a lower surface and provided with a drift region of a first conductivity type; and a buffer region including one or more doping concentration peaks of a first conductivity type having a higher doping concentration than the region.
  • the incident angle of the dopant ions with respect to the lower surface of the semiconductor substrate may be ⁇ 3° or less.
  • the incident angle of the dopant ions with respect to the lower surface of the semiconductor substrate may be greater than ⁇ 3° for at least one of the depth positions.
  • FIG. 1 is a top view showing an example of a semiconductor device 100 according to one embodiment of the present invention
  • FIG. 2 is an enlarged view of a region D in FIG. 1
  • FIG. 3 is a diagram showing an example of an ee cross section in FIG. 2
  • FIG. 4 is a diagram showing an example of doping concentration distribution along the ff line of FIG. 3
  • FIG. 4 is a diagram showing an example of a method of calculating a slope b of a lower skirt 204 and a slope a of an upper skirt 205 of a doping concentration peak 202
  • FIG. 11 is a diagram showing an example of a method of calculating the slope a of the upper skirt 205 of the fourth doping concentration peak 202-4.
  • FIG. 1 is a top view showing an example of a semiconductor device 100 according to one embodiment of the present invention
  • FIG. 2 is an enlarged view of a region D in FIG. 1
  • FIG. 3 is a diagram showing an example of an ee cross section in FIG. 2
  • FIG. 4B is an enlarged view of the doping concentration distribution near the second doping concentration peak 202-2 and the third doping concentration peak 202-3.
  • FIG. 4 is a diagram illustrating an example of a manufacturing process for forming a doping concentration peak 202 in the buffer region 20; 2 shows an arrangement example of silicon atoms 111 on a semiconductor wafer 110 viewed from the dopant ion irradiation direction when the incident angle ⁇ is 0° and the rotation angle ⁇ is 0°. 2 shows an arrangement example of silicon atoms on the semiconductor wafer 110 viewed from the dopant ion irradiation direction when the incident angle ⁇ is 2° and the rotation angle ⁇ is 0°.
  • FIG. 4 shows an example of the arrangement of silicon atoms on the semiconductor wafer 110 viewed from the dopant ion irradiation direction when the incident angle ⁇ is 4° and the rotation angle ⁇ is 0°.
  • An example of the arrangement of silicon atoms on the semiconductor wafer 110 viewed from the dopant ion irradiation direction when the incident angle ⁇ is 7° and the rotation angle ⁇ is 23° is shown.
  • FIG. 4 is a diagram showing another example of doping concentration distribution in the buffer region 20;
  • FIG. 4 is a diagram showing another example of doping concentration distribution in the buffer region 20;
  • FIG. 10 is a diagram illustrating a step of forming a buffer region 20 in the method of manufacturing the semiconductor device 100;
  • one side in the direction parallel to the depth direction of the semiconductor substrate is called “upper”, and the other side is called “lower”.
  • One of the two main surfaces of a substrate, layer or other member is called the upper surface and the other surface is called the lower surface.
  • the directions of “up” and “down” are not limited to the direction of gravity or the direction when the semiconductor device is mounted.
  • the Cartesian coordinate axes only specify the relative positions of the components and do not limit any particular orientation.
  • the Z axis does not limit the height direction with respect to the ground.
  • the +Z-axis direction and the ⁇ Z-axis direction are directions opposite to each other.
  • the Z-axis direction is described without indicating positive or negative, it means a direction parallel to the +Z-axis and -Z-axis.
  • orthogonal axes parallel to the upper and lower surfaces of the semiconductor substrate are defined as the X-axis and the Y-axis.
  • the axis perpendicular to the upper and lower surfaces of the semiconductor substrate is defined as the Z-axis.
  • the Z-axis direction may be referred to as the depth direction.
  • a direction parallel to the upper and lower surfaces of the semiconductor substrate, including the X-axis and Y-axis may be referred to as a horizontal direction.
  • the region from the center of the semiconductor substrate in the depth direction to the upper surface of the semiconductor substrate may be referred to as the upper surface side.
  • the region from the center of the semiconductor substrate in the depth direction to the bottom surface of the semiconductor substrate may be referred to as the bottom surface side.
  • the conductivity type of the doping region doped with impurities is described as P-type or N-type.
  • impurities may specifically refer to either N-type donors or P-type acceptors, and may also be referred to as dopants.
  • doping means introducing donors or acceptors into a semiconductor substrate to make it a semiconductor exhibiting N-type conductivity or a semiconductor exhibiting P-type conductivity.
  • doping concentration means the concentration of donors or the concentration of acceptors at thermal equilibrium.
  • the net doping concentration means the net concentration including charge polarity, where the donor concentration is the positive ion concentration and the acceptor concentration is the negative ion concentration.
  • the donor concentration is N D and the acceptor concentration is N A , then the net net doping concentration at any location is N D ⁇ N A.
  • net doping concentration may be simply referred to as doping concentration.
  • a donor has the function of supplying electrons to a semiconductor.
  • the acceptor has the function of receiving electrons from the semiconductor.
  • Donors and acceptors are not limited to impurities per se.
  • a VOH defect which is a combination of vacancies (V), oxygen (O), and hydrogen (H) present in a semiconductor, functions as a donor that supplies electrons.
  • VOH defects are sometimes referred to herein as hydrogen donors.
  • the semiconductor substrate herein is distributed throughout with N-type bulk donors.
  • Bulk donors are donors from dopants that are substantially uniformly contained within the ingot during the manufacture of the ingot from which the semiconductor substrate is made.
  • the bulk donor in this example is an element other than hydrogen.
  • Bulk donor dopants include, but are not limited to, phosphorus, antimony, arsenic, selenium or sulfur.
  • the bulk donor in this example is phosphorus.
  • Bulk donors are also included in the P-type regions.
  • the semiconductor substrate may be a wafer cut from a semiconductor ingot, or may be a chip obtained by singulating the wafer.
  • Semiconductor ingots may be manufactured by any of the Czochralski method (CZ method), the magnetic field applied Czochralski method (MCZ method), and the float zone method (FZ method).
  • the ingot in this example is manufactured by the MCZ method.
  • the oxygen concentration contained in the substrate manufactured by the MCZ method is 1 ⁇ 10 17 to 7 ⁇ 10 17 /cm 3 .
  • the oxygen concentration contained in the substrate manufactured by the FZ method is 1 ⁇ 10 15 to 5 ⁇ 10 16 /cm 3 .
  • a higher oxygen concentration tends to generate hydrogen donors more easily.
  • the bulk donor concentration may be the chemical concentration of bulk donors distributed throughout the semiconductor substrate and may be between 90% and 100% of the chemical concentration.
  • a non-doped substrate that does not contain a dopant such as phosphorus may be used as the semiconductor substrate.
  • the bulk donor concentration (D0) of the non-doped substrate is, for example, 1 ⁇ 10 10 /cm 3 or more and 5 ⁇ 10 12 /cm 3 or less.
  • the bulk donor concentration (D0) of the non-doped substrate is preferably 1 ⁇ 10 11 /cm 3 or higher.
  • the bulk donor concentration (D0) of the non-doped substrate is preferably 5 ⁇ 10 12 /cm 3 or less.
  • Each concentration in the present invention may be a value at room temperature. As an example of the value at room temperature, the value at 300 K (Kelvin) (approximately 26.9° C.) may be used.
  • references herein to P-type or N-type refer to higher doping concentrations than P-type or N-type; references to P-type or N-type refer to higher doping than P-type or N-type. It means that the concentration is low.
  • P++ type or N++ type in this specification means that the doping concentration is higher than that of the P+ type or N+ type.
  • the unit system in this specification is the SI unit system unless otherwise specified. The unit of length is sometimes displayed in cm, but various calculations may be performed after converting to meters (m).
  • chemical concentration refers to the atomic density of impurities measured regardless of the state of electrical activation. Chemical concentrations can be measured, for example, by secondary ion mass spectroscopy (SIMS).
  • the net doping concentrations mentioned above can be measured by the voltage-capacitance method (CV method).
  • the carrier concentration measured by the spreading resistance measurement method (SR method) may be used as the net doping concentration.
  • the carrier concentration measured by the CV method or SR method may be a value in thermal equilibrium.
  • the donor concentration is sufficiently higher than the acceptor concentration in the N-type region, the carrier concentration in the region may be used as the donor concentration.
  • the carrier concentration in that region may be used as the acceptor concentration.
  • the doping concentration of the N-type regions is sometimes referred to herein as the donor concentration
  • the doping concentration of the P-type regions is sometimes referred to as the acceptor concentration.
  • the peak value may be taken as the concentration of donors, acceptors or net doping in the region.
  • the average value of the concentration of donors, acceptors or net doping in the region may be used as the concentration of donors, acceptors or net doping.
  • atoms/cm 3 or /cm 3 are used to express concentration per unit volume. This unit is used for donor or acceptor concentrations, or chemical concentrations, within a semiconductor substrate. The atoms notation may be omitted.
  • the carrier concentration measured by the SR method may be lower than the donor or acceptor concentration.
  • the carrier mobility of the semiconductor substrate may be lower than the value in the crystalline state. A decrease in carrier mobility is caused by scattering of carriers due to disorder of the crystal structure due to lattice defects or the like.
  • the donor or acceptor concentration calculated from the carrier concentration measured by the CV method or the SR method may be lower than the chemical concentration of the element representing the donor or acceptor.
  • the donor concentration of phosphorus or arsenic as a donor or the acceptor concentration of boron (boron) as an acceptor in a silicon semiconductor is about 99% of these chemical concentrations.
  • the donor concentration of hydrogen serving as a donor in a silicon semiconductor is about 0.1% to 10% of the chemical concentration of hydrogen.
  • FIG. 1 is a top view showing an example of a semiconductor device 100 according to one embodiment of the present invention.
  • FIG. 1 shows the positions of each member projected onto the upper surface of the semiconductor substrate 10 .
  • FIG. 1 only some members of the semiconductor device 100 are shown, and some members are omitted.
  • a semiconductor device 100 includes a semiconductor substrate 10 .
  • the semiconductor substrate 10 is a substrate made of a semiconductor material.
  • the semiconductor substrate 10 is a silicon substrate.
  • the semiconductor substrate 10 has an edge 162 when viewed from above. In this specification, simply referring to a top view means viewing from the top side of the semiconductor substrate 10 .
  • the semiconductor substrate 10 of this example has two sets of edges 162 facing each other when viewed from above. In FIG. 1 , the X-axis and Y-axis are parallel to one of the edges 162 . Also, the Z-axis is perpendicular to the upper surface of the semiconductor substrate 10 .
  • An active portion 160 is provided on the semiconductor substrate 10 .
  • the active portion 160 is a region through which a main current flows in the depth direction between the upper and lower surfaces of the semiconductor substrate 10 when the semiconductor device 100 operates.
  • An emitter electrode is provided above the active portion 160, but is omitted in FIG.
  • the active portion 160 may refer to a region overlapping the emitter electrode when viewed from above. Also, the active portion 160 may include a region sandwiched between the active portions 160 when viewed from above.
  • the active section 160 is provided with a transistor section 70 including a transistor element such as an IGBT (Insulated Gate Bipolar Transistor).
  • the active portion 160 may further include a diode portion 80 including a diode element such as a freewheeling diode (FWD).
  • FWD freewheeling diode
  • the transistor portions 70 and the diode portions 80 are alternately arranged along a predetermined arrangement direction (X-axis direction in this example) on the upper surface of the semiconductor substrate 10 .
  • the semiconductor device 100 of this example is a reverse conducting IGBT (RC-IGBT).
  • the region where the transistor section 70 is arranged is denoted by the symbol "I”
  • the region where the diode section 80 is arranged is denoted by the symbol "F”.
  • the direction perpendicular to the arrangement direction in top view may be referred to as the stretching direction (the Y-axis direction in FIG. 1).
  • the transistor section 70 and the diode section 80 may each have a length in the extending direction. That is, the length in the Y-axis direction of the transistor section 70 is greater than the width in the X-axis direction. Similarly, the length in the Y-axis direction of the diode section 80 is greater than the width in the X-axis direction.
  • the extending direction of the transistor portion 70 and the diode portion 80 may be the same as the longitudinal direction of each trench portion described later.
  • the diode section 80 has an N+ type cathode region in a region in contact with the lower surface of the semiconductor substrate 10 .
  • the region provided with the cathode region is referred to as the diode section 80 . That is, the diode portion 80 is a region that overlaps with the cathode region when viewed from above.
  • a P+ type collector region may be provided on the lower surface of the semiconductor substrate 10 in a region other than the cathode region.
  • the diode section 80 may also include an extension region 81 extending in the Y-axis direction from the diode section 80 to the gate wiring described later.
  • a collector region is provided on the lower surface of the extension region 81 .
  • the transistor section 70 has a P+ type collector region in a region in contact with the lower surface of the semiconductor substrate 10 .
  • a gate structure having an N-type emitter region, a P-type base region, a gate conductive portion, and a gate insulating film is periodically arranged on the upper surface side of the semiconductor substrate 10 .
  • the semiconductor device 100 may have one or more pads above the semiconductor substrate 10 .
  • the semiconductor device 100 of this example has a gate pad 164 .
  • Semiconductor device 100 may have pads such as an anode pad, a cathode pad, and a current sensing pad. Each pad is arranged near the edge 162 .
  • the vicinity of the edge 162 refers to a region between the edge 162 and the emitter electrode in top view.
  • each pad may be connected to an external circuit via a wiring such as a wire.
  • a gate potential is applied to the gate pad 164 .
  • Gate pad 164 is electrically connected to the conductive portion of the gate trench portion of active portion 160 .
  • the semiconductor device 100 includes a gate wiring that connects the gate pad 164 and the gate trench portion. In FIG. 1, the gate wiring is hatched with oblique lines.
  • the gate wiring of this example has a peripheral gate wiring 130 and an active side gate wiring 131 .
  • the peripheral gate wiring 130 is arranged between the active portion 160 and the edge 162 of the semiconductor substrate 10 when viewed from above.
  • the peripheral gate wiring 130 of this example surrounds the active portion 160 when viewed from above.
  • a region surrounded by the peripheral gate wiring 130 in a top view may be the active portion 160 .
  • a well region is formed below the gate wiring.
  • a well region is a P-type region having a higher concentration than a base region, which will be described later, and is formed from the upper surface of the semiconductor substrate 10 to a position deeper than the base region.
  • a region surrounded by the well region in top view may be the active portion 160 .
  • the peripheral gate wiring 130 is connected to the gate pad 164 .
  • the peripheral gate wiring 130 is arranged above the semiconductor substrate 10 .
  • the peripheral gate wiring 130 may be a metal wiring containing aluminum or the like.
  • the active side gate wiring 131 is provided in the active portion 160 .
  • variations in wiring length from the gate pad 164 can be reduced for each region of the semiconductor substrate 10 .
  • the peripheral gate wiring 130 and the active side gate wiring 131 are connected to the gate trench portion of the active portion 160 .
  • the peripheral gate wiring 130 and the active side gate wiring 131 are arranged above the semiconductor substrate 10 .
  • the peripheral gate wiring 130 and the active side gate wiring 131 may be wirings formed of a semiconductor such as polysilicon doped with impurities.
  • the active side gate wiring 131 may be connected to the peripheral gate wiring 130 .
  • the active-side gate wiring 131 of this example extends in the X-axis direction from one outer peripheral gate wiring 130 sandwiching the active portion 160 to the other outer peripheral gate wiring 130 so as to cross the active portion 160 at substantially the center in the Y-axis direction. is provided.
  • the transistor portions 70 and the diode portions 80 may be alternately arranged in the X-axis direction in each divided region.
  • the semiconductor device 100 also includes a temperature sensing portion (not shown), which is a PN junction diode made of polysilicon or the like, and a current detecting portion (not shown) that simulates the operation of the transistor portion provided in the active portion 160. good too.
  • a temperature sensing portion which is a PN junction diode made of polysilicon or the like
  • a current detecting portion (not shown) that simulates the operation of the transistor portion provided in the active portion 160. good too.
  • the semiconductor device 100 of this example includes an edge termination structure portion 90 between the active portion 160 and the edge 162 when viewed from above.
  • the edge termination structure 90 in this example is located between the peripheral gate line 130 and the edge 162 .
  • the edge termination structure 90 reduces electric field concentration on the upper surface side of the semiconductor substrate 10 .
  • Edge termination structure 90 may include at least one of a guard ring, a field plate, and a resurf annularly surrounding active portion 160 .
  • FIG. 2 is an enlarged view of area D in FIG. Region D is a region including transistor section 70 , diode section 80 , and active-side gate wiring 131 .
  • the semiconductor device 100 of this example includes a gate trench portion 40 , a dummy trench portion 30 , a well region 11 , an emitter region 12 , a base region 14 and a contact region 15 provided inside the upper surface side of the semiconductor substrate 10 .
  • Each of the gate trench portion 40 and the dummy trench portion 30 is an example of the trench portion.
  • the semiconductor device 100 of this example also includes an emitter electrode 52 and an active-side gate wiring 131 provided above the upper surface of the semiconductor substrate 10 . Emitter electrode 52 and active-side gate line 131 are provided separately from each other.
  • An interlayer insulating film is provided between the emitter electrode 52 and the active-side gate wiring 131 and the upper surface of the semiconductor substrate 10, but is omitted in FIG.
  • a contact hole 54 is provided through the interlayer insulating film of this example. In FIG. 2, each contact hole 54 is hatched with oblique lines.
  • the emitter electrode 52 is provided above the gate trench portion 40 , the dummy trench portion 30 , the well region 11 , the emitter region 12 , the base region 14 and the contact region 15 .
  • Emitter electrode 52 contacts emitter region 12 , contact region 15 and base region 14 on the upper surface of semiconductor substrate 10 through contact hole 54 .
  • the emitter electrode 52 is connected to the dummy conductive portion in the dummy trench portion 30 through a contact hole provided in the interlayer insulating film.
  • the emitter electrode 52 may be connected to the dummy conductive portion of the dummy trench portion 30 at the tip of the dummy trench portion 30 in the Y-axis direction.
  • the active-side gate wiring 131 is connected to the gate trench portion 40 through a contact hole provided in the interlayer insulating film.
  • the active-side gate wiring 131 may be connected to the gate conductive portion of the gate trench portion 40 at the tip portion 41 of the gate trench portion 40 in the Y-axis direction.
  • the active-side gate wiring 131 is not connected to the dummy conductive portion within the dummy trench portion 30 .
  • the emitter electrode 52 is made of a material containing metal.
  • FIG. 2 shows the range in which the emitter electrode 52 is provided.
  • the emitter electrode 52 is made of aluminum or a metal alloy such as an aluminum-silicon alloy such as AlSi, AlSiCu.
  • the emitter electrode 52 may have a barrier metal made of titanium, a titanium compound, or the like under the region made of aluminum or the like. Further, the contact hole may have a plug formed by embedding tungsten or the like so as to be in contact with the barrier metal and the aluminum or the like.
  • the well region 11 is provided so as to overlap with the active side gate wiring 131 .
  • the well region 11 is also provided extending with a predetermined width in a range not overlapping the active side gate wiring 131 .
  • the well region 11 of this example is provided away from the Y-axis direction end of the contact hole 54 on the active side gate wiring 131 side.
  • the well region 11 is a second conductivity type region having a higher doping concentration than the base region 14 .
  • the base region 14 in this example is of P ⁇ type and the well region 11 is of P+ type.
  • Each of the transistor section 70 and the diode section 80 has a plurality of trench sections arranged in the arrangement direction.
  • one or more gate trench sections 40 and one or more dummy trench sections 30 are alternately provided along the arrangement direction.
  • a plurality of dummy trench portions 30 are provided along the array direction in the diode portion 80 of this example.
  • the gate trench portion 40 is not provided in the diode portion 80 of this example.
  • the gate trench portion 40 of this example connects the two straight portions 39 extending along the extending direction perpendicular to the arrangement direction (the portion of the trench that is linear along the extending direction) and the two straight portions 39 . It may have a tip 41 .
  • the stretching direction in FIG. 2 is the Y-axis direction.
  • At least a portion of the tip portion 41 is preferably provided in a curved shape when viewed from above.
  • the dummy trench portions 30 are provided between the straight portions 39 of the gate trench portions 40 .
  • One dummy trench portion 30 may be provided between the straight portions 39, or a plurality of dummy trench portions 30 may be provided.
  • the dummy trench portion 30 may have a linear shape extending in the extending direction, and may have a linear portion 29 and a tip portion 31 like the gate trench portion 40 .
  • the semiconductor device 100 shown in FIG. 2 includes both linear dummy trench portions 30 without tip portions 31 and dummy trench portions 30 with tip portions 31 .
  • the diffusion depth of the well region 11 may be deeper than the depths of the gate trench portion 40 and the dummy trench portion 30 .
  • Y-axis direction ends of the gate trench portion 40 and the dummy trench portion 30 are provided in the well region 11 when viewed from above. That is, the bottom of each trench in the depth direction is covered with the well region 11 at the end of each trench in the Y-axis direction. As a result, electric field concentration at the bottom of each trench can be relaxed.
  • a mesa portion is provided between each trench portion in the arrangement direction.
  • the mesa portion refers to a region sandwiched between trench portions inside the semiconductor substrate 10 .
  • the upper end of the mesa portion is the upper surface of the semiconductor substrate 10 .
  • the depth position of the lower end of the mesa portion is the same as the depth position of the lower end of the trench portion.
  • the mesa portion of this example extends in the extension direction (Y-axis direction) along the trench on the upper surface of the semiconductor substrate 10 .
  • the transistor section 70 is provided with a mesa section 60 and the diode section 80 is provided with a mesa section 61 .
  • simply referring to the mesa portion refers to the mesa portion 60 and the mesa portion 61 respectively.
  • a base region 14 is provided in each mesa portion. Of the base regions 14 exposed on the upper surface of the semiconductor substrate 10 in the mesa portion, the region arranged closest to the active-side gate wiring 131 is referred to as a base region 14-e.
  • FIG. 2 shows the base region 14-e arranged at one end in the extending direction of each mesa, the base region 14-e is also arranged at the other end of each mesa. It is In each mesa portion, at least one of the first conductivity type emitter region 12 and the second conductivity type contact region 15 may be provided in a region sandwiched between the base regions 14-e when viewed from above.
  • the emitter region 12 in this example is of N+ type and the contact region 15 is of P+ type. Emitter region 12 and contact region 15 may be provided between base region 14 and the upper surface of semiconductor substrate 10 in the depth direction.
  • the mesa portion 60 of the transistor portion 70 has the emitter region 12 exposed on the upper surface of the semiconductor substrate 10 .
  • the emitter region 12 is provided in contact with the gate trench portion 40 .
  • a contact region 15 exposed to the upper surface of the semiconductor substrate 10 may be provided in the mesa portion 60 in contact with the gate trench portion 40 .
  • Each of the contact region 15 and the emitter region 12 in the mesa portion 60 is provided from one trench portion to the other trench portion in the X-axis direction.
  • the contact regions 15 and the emitter regions 12 of the mesa portion 60 are alternately arranged along the extension direction (Y-axis direction) of the trench portion.
  • the contact regions 15 and the emitter regions 12 of the mesa portion 60 may be provided in stripes along the extending direction (Y-axis direction) of the trench portion.
  • an emitter region 12 is provided in a region in contact with the trench portion, and a contact region 15 is provided in a region sandwiched between the emitter regions 12 .
  • the mesa portion 61 of the diode portion 80 is not provided with the emitter region 12 .
  • a base region 14 and a contact region 15 may be provided on the upper surface of the mesa portion 61 .
  • a contact region 15 may be provided in a region between the base regions 14-e on the upper surface of the mesa portion 61 so as to be in contact with each base region 14-e.
  • a base region 14 may be provided in a region sandwiched between the contact regions 15 on the upper surface of the mesa portion 61 .
  • the base region 14 may be arranged over the entire region sandwiched between the contact regions 15 .
  • a contact hole 54 is provided above each mesa portion.
  • the contact hole 54 is arranged in a region sandwiched between the base regions 14-e.
  • the contact hole 54 of this example is provided above each region of the contact region 15 , the base region 14 and the emitter region 12 .
  • Contact hole 54 is not provided in a region corresponding to base region 14 - e and well region 11 .
  • the contact hole 54 may be arranged in the center of the mesa portion 60 in the arrangement direction (X-axis direction).
  • an N+ type cathode region 82 is provided in a region adjacent to the lower surface of the semiconductor substrate 10 .
  • a P + -type collector region 22 may be provided in a region of the lower surface of the semiconductor substrate 10 where the cathode region 82 is not provided.
  • Cathode region 82 and collector region 22 are provided between lower surface 23 of semiconductor substrate 10 and buffer region 20 . In FIG. 2, the boundary between cathode region 82 and collector region 22 is indicated by a dotted line.
  • the cathode region 82 is arranged apart from the well region 11 in the Y-axis direction. As a result, the distance between the P-type region (well region 11), which has a relatively high doping concentration and is formed to a deep position, and the cathode region 82 can be secured, and the withstand voltage can be improved.
  • the end of the cathode region 82 in the Y-axis direction in this example is located farther from the well region 11 than the end of the contact hole 54 in the Y-axis direction.
  • the end of the cathode region 82 in the Y-axis direction may be arranged between the well region 11 and the contact hole 54 .
  • FIG. 3 is a diagram showing an example of the ee cross section in FIG.
  • the ee section is the XZ plane passing through emitter region 12 and cathode region 82 .
  • the semiconductor device 100 of this example has a semiconductor substrate 10, an interlayer insulating film 38, an emitter electrode 52 and a collector electrode 24 in the cross section.
  • the interlayer insulating film 38 is provided on the upper surface of the semiconductor substrate 10 .
  • the interlayer insulating film 38 is a film including at least one layer of an insulating film such as silicate glass doped with an impurity such as boron or phosphorus, a thermal oxide film, and other insulating films.
  • the contact hole 54 described with reference to FIG. 2 is provided in the interlayer insulating film 38 .
  • the emitter electrode 52 is provided above the interlayer insulating film 38 .
  • Emitter electrode 52 is in contact with top surface 21 of semiconductor substrate 10 through contact hole 54 in interlayer insulating film 38 .
  • a collector electrode 24 is provided on the lower surface 23 of the semiconductor substrate 10 .
  • Emitter electrode 52 and collector electrode 24 are made of a metal material such as aluminum.
  • the direction (Z-axis direction) connecting the emitter electrode 52 and the collector electrode 24 is referred to as the depth direction.
  • the semiconductor substrate 10 has an N-type or N ⁇ type drift region 18 .
  • Drift region 18 is provided in each of transistor section 70 and diode section 80 .
  • an N+ type emitter region 12 and a P ⁇ type base region 14 are provided in order from the upper surface 21 side of the semiconductor substrate 10. As shown in FIG. A drift region 18 is provided below the base region 14 .
  • the mesa portion 60 may be provided with an N+ type accumulation region 16 . Accumulation region 16 is disposed between base region 14 and drift region 18 .
  • the emitter region 12 is exposed on the upper surface 21 of the semiconductor substrate 10 and provided in contact with the gate trench portion 40 .
  • the emitter region 12 may be in contact with trench portions on both sides of the mesa portion 60 .
  • Emitter region 12 has a higher doping concentration than drift region 18 .
  • the base region 14 is provided below the emitter region 12 .
  • the base region 14 in this example is provided in contact with the emitter region 12 .
  • the base region 14 may contact trench portions on both sides of the mesa portion 60 .
  • the accumulation region 16 is provided below the base region 14 .
  • the accumulation region 16 is an N+ type region with a higher doping concentration than the drift region 18 . That is, the accumulation region 16 has a higher donor concentration than the drift region 18 .
  • the carrier injection promoting effect IE effect
  • the accumulation region 16 may be provided so as to cover the entire bottom surface of the base region 14 in each mesa portion 60 .
  • a P ⁇ type base region 14 is provided in the mesa portion 61 of the diode portion 80 in contact with the upper surface 21 of the semiconductor substrate 10 .
  • a drift region 18 is provided below the base region 14 .
  • An accumulation region 16 may be provided below the base region 14 in the mesa portion 61 .
  • An N+ type buffer region 20 may be provided under the drift region 18 in each of the transistor section 70 and the diode section 80 .
  • the doping concentration of buffer region 20 is higher than the doping concentration of drift region 18 .
  • Buffer region 20 may have a concentration peak with a higher doping concentration than drift region 18 .
  • the doping concentration of the concentration peak refers to the doping concentration at the apex of the concentration peak.
  • an average value of doping concentrations in a region where the doping concentration distribution is substantially flat may be used as the doping concentration of the drift region 18.
  • the buffer region 20 may have two or more concentration peaks in the depth direction (Z-axis direction) of the semiconductor substrate 10 .
  • the concentration peak of the buffer region 20 may be provided at the same depth position as the chemical concentration peak of hydrogen (protons) or phosphorus, for example.
  • the buffer region 20 of this example contains hydrogen as a hydrogen donor.
  • Buffer region 20 may function as a field stop layer that prevents a depletion layer extending from the bottom edge of base region 14 from reaching P + -type collector region 22 and N + -type cathode region 82 .
  • a P+ type collector region 22 is provided under the buffer region 20 in the transistor section 70 .
  • the acceptor concentration of collector region 22 is higher than the acceptor concentration of base region 14 .
  • Collector region 22 may contain the same acceptor as base region 14 or may contain a different acceptor.
  • the acceptor of the collector region 22 is boron, for example.
  • An N+ type cathode region 82 is provided under the buffer region 20 in the diode section 80 .
  • the donor concentration in cathode region 82 is higher than the donor concentration in drift region 18 .
  • the donor of cathode region 82 is, for example, hydrogen or phosphorus. Note that the elements that serve as donors and acceptors in each region are not limited to the above examples.
  • Collector region 22 and cathode region 82 are exposed at lower surface 23 of semiconductor substrate 10 and connected to collector electrode 24 .
  • Collector electrode 24 may contact the entire bottom surface 23 of semiconductor substrate 10 .
  • Emitter electrode 52 and collector electrode 24 are made of a metal material such as aluminum.
  • One or more gate trench portions 40 and one or more dummy trench portions 30 are provided on the upper surface 21 side of the semiconductor substrate 10 .
  • Each trench portion extends from the upper surface 21 of the semiconductor substrate 10 through the base region 14 to below the base region 14 .
  • the contact region 15 and/or the storage region 16 are provided, each trench section also passes through these doping regions.
  • the fact that the trench penetrates the doping region is not limited to the order of forming the doping region and then forming the trench.
  • a structure in which a doping region is formed between the trench portions after the trench portions are formed is also included in the structure in which the trench portion penetrates the doping regions.
  • the transistor section 70 is provided with the gate trench section 40 and the dummy trench section 30 .
  • the diode section 80 is provided with the dummy trench section 30 and is not provided with the gate trench section 40 .
  • the boundary between the diode section 80 and the transistor section 70 in the X-axis direction is the boundary between the cathode region 82 and the collector region 22 .
  • the gate trench portion 40 has a gate trench provided in the upper surface 21 of the semiconductor substrate 10, a gate insulating film 42 and a gate conductive portion 44.
  • a gate insulating film 42 is provided to cover the inner wall of the gate trench.
  • the gate insulating film 42 may be formed by oxidizing or nitriding the semiconductor on the inner wall of the gate trench.
  • the gate conductive portion 44 is provided inside the gate insulating film 42 inside the gate trench. That is, the gate insulating film 42 insulates the gate conductive portion 44 and the semiconductor substrate 10 from each other.
  • the gate conductive portion 44 is formed of a conductive material such as polysilicon.
  • the gate conductive portion 44 may be provided longer than the base region 14 in the depth direction.
  • the gate trench portion 40 in the cross section is covered with the interlayer insulating film 38 on the upper surface 21 of the semiconductor substrate 10 .
  • the gate conductive portion 44 is electrically connected to the gate wiring. When a predetermined gate voltage is applied to the gate conductive portion 44 , a channel is formed by an electron inversion layer in the surface layer of the interface contacting the gate trench portion 40 in the base region 14 .
  • the dummy trench portion 30 may have the same structure as the gate trench portion 40 in the cross section.
  • the dummy trench section 30 has a dummy trench provided in the upper surface 21 of the semiconductor substrate 10 , a dummy insulating film 32 and a dummy conductive section 34 .
  • the dummy conductive portion 34 is electrically connected to the emitter electrode 52 .
  • a dummy insulating film 32 is provided to cover the inner wall of the dummy trench.
  • the dummy conductive portion 34 is provided inside the dummy trench and inside the dummy insulating film 32 .
  • the dummy insulating film 32 insulates the dummy conductive portion 34 from the semiconductor substrate 10 .
  • the dummy conductive portion 34 may be made of the same material as the gate conductive portion 44 .
  • the dummy conductive portion 34 is made of a conductive material such as polysilicon.
  • the dummy conductive portion 34 may have the same length as the gate conductive portion 44 in the depth direction.
  • the gate trench portion 40 and the dummy trench portion 30 of this example are covered with an interlayer insulating film 38 on the upper surface 21 of the semiconductor substrate 10 .
  • the bottoms of the dummy trench portion 30 and the gate trench portion 40 may be curved (curved in cross section) convex downward.
  • the depth position of the lower end of the gate trench portion 40 is defined as Zt.
  • FIG. 4 is a diagram showing an example of doping concentration distribution along the ff line of FIG.
  • Line ff is a line parallel to the Z-axis that passes through buffer region 20 and part of drift region 18 .
  • the horizontal axis of FIG. 4 indicates the distance ( ⁇ m) in the Z-axis direction from the lower end of the buffer region 20 .
  • the lower end of the buffer region 20 is, for example, the boundary position between the collector region 22 and the buffer region 20 .
  • the distance in the Z-axis direction from the lower end of the buffer area 20 indicates the position in the Z-axis direction when the lower end of the buffer area 20 is the reference position 0 .
  • the vertical axis in FIG. 4 is a logarithmic axis indicating the doping concentration per unit volume (/cm 3 ).
  • the buffer region 20 has one or more doping concentration peaks 202 .
  • Buffer region 20 may include more than one doping concentration peak 202 .
  • buffer region 20 has four doping concentration peaks 202 .
  • the plurality of doping concentration peaks 202 are arranged in order from the one closer to the bottom edge of the buffer region 20 (or the one closer to the bottom surface 23 of the semiconductor substrate 10), the first doping concentration peak 202-1, the second doping concentration peak 202-1, the second doping concentration peak 202-2, third doping concentration peak 202-3, fourth doping concentration peak 202-4, .
  • the one closest to the bottom end of the buffer region 20 (or the one closest to the bottom surface 23 of the semiconductor substrate 10 ) is referred to as the shallowest concentration peak.
  • the one furthest from the lower edge (or the one furthest from the lower surface 23 of the semiconductor substrate 10) may be referred to as the deepest concentration peak.
  • a plurality of doping concentration peaks 202 are located on the lower surface 23 side of the semiconductor substrate 10 . Some doping concentration peaks 202 may be located on the top surface 21 side of the semiconductor substrate 10 .
  • Each doping concentration peak 202 has an apex 203 , a lower tail 204 and an upper tail 205 .
  • Vertex 203 is the point at which the doping concentration exhibits a maximum value.
  • a lower skirt 204 is a portion where the doping concentration monotonically decreases from the vertex 203 toward the lower surface 23 .
  • Monotonically decreasing means that there is no point where the doping concentration increases. That is, in lower skirt 204 , the doping concentration decreases or remains the same from apex 203 to lower surface 23 .
  • An upper skirt 205 is a portion where the doping concentration monotonically decreases from the vertex 203 toward the top surface 21 .
  • the values at adjacent measurement points may repeatedly slightly decrease or increase due to noise, measurement errors, or the like. In such cases, use the average value over 3 or more measurement points, or use the value fitted over 3 or more measurement points. good too.
  • Lower skirt 204 and upper skirt 205 have a higher doping concentration than drift region 18 doping concentration Dd .
  • the doping concentration Dd of the drift region 18 may be the average value of the doping concentration of the drift region 18 or the doping concentration of the drift region 18 at the center in the thickness direction of the semiconductor substrate 10 .
  • the doping concentration Dd of the drift region 18 may match the bulk donor concentration Db of the semiconductor substrate 10 and may be higher than the bulk donor concentration Db .
  • the buffer region 20 in this example has a minimum 210 located between the two doping concentration peaks 202 and exhibiting a minimum doping concentration.
  • minima 210 are provided between each doping concentration peak 202 .
  • the area from vertex 203 to minimum 210 may be lower skirt 204 or upper skirt 205 .
  • the boundary position of the upper hem 205 of the deepest concentration peak (the fourth doping concentration peak 202-4 in this example) on the side of the upper surface 21 is the position where the doping concentration becomes the doping concentration Dd of the drift region .
  • the boundary position of the shallowest concentration peak (the first doping concentration peak 202 - 1 in this example) on the lower surface 23 side of the lower skirt 204 may be the position of the PN junction with the collector region 22 .
  • the boundary position of the shallowest concentration peak (the first doping concentration peak 202-1 in this example) on the lower surface 23 side of the lower skirt 204 is between the cathode region 82 and the buffer region 20. It may be the position of the minimum portion.
  • the doping concentration distribution near the PN junction between the collector region 22 and the buffer region 20 is omitted.
  • At least one of the doping concentration peaks 202 of the buffer region 20 is a gentle concentration peak with a relatively gradual slope of the upper tail 205 .
  • the "absolute value of slope” may be simply referred to as "slope”.
  • the second doping concentration peak 202-2 at the second smallest distance from the lower surface 23 is the loose concentration peak.
  • the other doping concentration peaks 202 may or may not be mild peaks.
  • a depletion layer also called a space charge region
  • the depletion layer spreads from the PN junction between the base region 14 and the drift region 18 (or the accumulation region 16) to the lower surface 23 side.
  • FIG. 5 is a diagram showing an example of a method of calculating the slope b of the lower skirt 204 and the slope a of the upper skirt 205 of the doping concentration peak 202.
  • the second doping concentration peak 202-2 will be described as an example, but the other doping concentration peaks 202 are similar.
  • D H be the doping concentration at the vertex 203 of the second doping concentration peak 202-2
  • D L1 be the doping concentration of the first minimum 210-1
  • D L2 be the doping concentration of the second minimum 210-2.
  • the first minimum portion 210-1 is located closer to the lower surface 23 than the lower skirt 204 of the second doping concentration peak 202-2 and is connected to the lower skirt 204.
  • the second minimum portion 210-2 is located closer to the top surface 21 than the upper skirt 205 of the second doping concentration peak 202-2 and is connected to the upper skirt 205.
  • a straight line that approximates the lower skirt 204 is called a lower straight line 221, and a straight line that approximates the upper skirt 205 is called an upper straight line 222.
  • the slope of the lower straight line 221 may be used as the slope b of the lower hem 204 .
  • the slope of the upper straight line 222 may be the slope a of the upper skirt 205 .
  • the inclination b of the lower skirt 204 and the inclination a of the upper skirt 205 are given by the following equations.
  • b
  • a
  • ⁇ H and ⁇ L are coefficients of 0 or more and 1 or less.
  • ZD2 is the depth position where the doping concentration is ⁇ H ⁇ DH in the lower skirt 204
  • ZD1 is the depth position where the doping concentration is ⁇ L ⁇ DL1 in the lower skirt 204
  • Z U2 is the depth position where the doping concentration is ⁇ L ⁇ D L2 in the upper skirt 205
  • Z U1 is the depth position where the doping concentration is ⁇ H ⁇ DH in the upper skirt 205 . If there are multiple measurement points between ZD2 and ZD1 or between ZU2 and ZU1 , the depth position is x and the common logarithm of the doping concentration is y. , slope a or b.
  • ⁇ H is 0.9 and ⁇ L is 0.4.
  • the slope b of the lower skirt 204 is the point (depth position Z D2 ) where the doping concentration at the lower skirt 204 is 0.9 ⁇ DH and the doping concentration at the lower skirt 204 is 0.4 ⁇ It is given by the slope of the lower straight line 221 connecting the point (depth position Z D1 ) that becomes D L1 .
  • the slope a of the upper skirt 205 is the point (depth position Z U1 ) where the doping concentration is 0.9 ⁇ DH at the upper skirt 205 and the doping concentration is 0.4 ⁇ DL2 at the upper skirt 205. It is given by the slope of the upper straight line 222 connecting the point (depth position Z U2 ).
  • ⁇ H may be 0.8 or 0.7.
  • ⁇ L may be 0.3 or 0.5.
  • the lower skirt 204 of the first doping concentration peak 202-1 forms a PN junction with the collector region 22, and the PN junction corresponds to the minimum portion 210.
  • FIG. it may be difficult to determine the doping concentration of the minimum 210 .
  • a lower straight line 221 approximating the lower skirt 204 of the first doping concentration peak 202-1 has a point where the doping concentration is ⁇ H ⁇ D H and a point where the doping concentration is ⁇ L ⁇ D H at the lower skirt 204.
  • ⁇ L may be 0.1 times or 0.01 times ⁇ H .
  • the doping concentration peaks 202 in the buffer region 20 has a moderate concentration in which the slope ratio c obtained by dividing the slope b of the upper skirt 205 by the slope a of the lower skirt 204 is 0.1 or more and 3 or less. peak.
  • the slope ratio c of the slow concentration peak may be 2.8 or less, 2.5 or less, 2 or less, 1.5 or less, or 1 or less, It may be less than 1 and may be 0.8 or less.
  • the slope ratio c of the slow concentration peak may be 0.2 or more, 0.4 or more, or 0.5 or more.
  • At least one of the plurality of doping concentration peaks 202 in the buffer region 20 is a steep concentration peak with a slope ratio c of greater than 3, which is obtained by dividing the slope a of the upper skirt 205 by the slope b of the lower skirt 204 . good.
  • the doping concentration peaks 202 other than the second doping concentration peak 202-2 are steep concentration peaks.
  • the slope ratio c of the steep concentration peak may be 4 or more, or 5 or more.
  • the depth position of the upper skirt 205 can be easily controlled.
  • the doping concentration at the vertex 203 can be easily controlled.
  • the deepest concentration peak (the fourth doping concentration peak 202-4 in the example of FIG. 4) having the greatest distance from the lower surface 23 is a steep concentration peak. good.
  • the position of the doping concentration peak 202 first reached by the space charge region and the doping concentration can be controlled with high precision, and the turn-off characteristics of the semiconductor device 100 can be easily controlled.
  • the shallowest concentration peak (the first doping concentration peak 202-1 in the example of FIG. 4) having the shortest distance from the lower surface 23 is a sharp concentration peak. good.
  • the shallowest concentration peak may be the doping concentration peak 202 with the highest doping concentration among the plurality of doping concentration peaks 202 .
  • the buffer region 20 has four or more doping concentration peaks 202, and among the doping concentration peaks 202 of the buffer region 20, the shallowest concentration peak (the first peak in the example of FIG.
  • the doping concentration peak 202-1) may be a steep concentration peak, and the doping concentration peaks 202 other than the shallowest concentration peak may be gentle concentration peaks.
  • the shallowest concentration peak may be the doping concentration peak 202 with the highest doping concentration among the plurality of doping concentration peaks 202 .
  • the doping concentration peak 202 having the largest doping concentration in the example of FIG. 4, the second doping concentration peak 202-2
  • the turn-off surge can be suppressed at the doping concentration peak 202 where the turn-off surge tends to increase.
  • At least one of the doping concentration peaks 202 arranged closer to the upper surface 21 than the gentle concentration peak may be a steep concentration peak.
  • all the doping concentration peaks 202 located closer to the upper surface 21 than the gentle concentration peaks are steep concentration peaks.
  • the shallowest concentration peak (the first doping concentration peak 202-1 in the example of FIG. 4) and the deepest concentration peak (the At least one of the doping concentration peaks 202 other than the fourth doping concentration peak 202-4) may be a moderate concentration peak.
  • the shallowest concentration peak a steep concentration peak
  • the effect on the doping concentration of the collector region 22 is reduced, and by making the deepest concentration peak a steep concentration peak, the turn-off characteristics of the semiconductor device 100 can be accurately obtained. You can control it.
  • turn-off surge can be suppressed.
  • doping concentration peaks 202 other than the shallowest concentration peak and the deepest concentration peak include gentle concentration peaks and steep concentration peaks.
  • all of the doping concentration peaks 202 other than the shallowest concentration peak and the deepest concentration peak may be shallow concentration peaks.
  • FIG. 6 is a diagram showing an example of a method of calculating the slope a of the upper skirt 205 of the fourth doping concentration peak 202-4.
  • the method of calculating the slope b of the lower hem 204 is the same as in the example of FIG.
  • the fourth doping concentration peak 202 - 4 in this example is the deepest concentration peak closest to the drift region 18 .
  • Upper skirt 205 of fourth doping concentration peak 202-4 connects to drift region . Therefore, in the buffer region 20 closer to the upper surface 21 than the upper skirt 205, there may be no minimum portion 210 where the doping concentration exhibits a minimum value.
  • the doping concentration Dd of the drift region 18 is set to D L2 .
  • Other points are the same as the example described in FIG.
  • FIG. 7 is an enlarged view of the doping concentration distribution near the second doping concentration peak 202-2 and the third doping concentration peak 202-3.
  • the second doping concentration peak 202-2 is a gentle concentration peak and the third doping concentration peak 202-3 is a steep concentration peak.
  • a second minimum 210-2 where the doping concentration has a minimum value.
  • a third minimum portion 210-3 is arranged on the upper surface 21 side of the third doping concentration peak 202-3.
  • Z P2 is the depth position of the apex 203 of the second doping concentration peak 202-2
  • Z V2 is the depth position of the second minimum portion 210-2
  • the depth of the apex 203 of the third doping concentration peak 202-3 Let Z P3 be the depth position, and Z V3 be the depth position of the third minimum portion 210-3.
  • the distance between the depth positions ZP2 and ZV2 is Z2
  • the distance between the depth positions ZP3 and ZV3 is Z3
  • the distance between the depth positions ZP2 and ZP3 is Z23 .
  • the distance Z2 in the depth direction between the vertex 203 of the second doping concentration peak 202-2 and the second minimum 210-2 is become relatively large.
  • the third doping concentration peak 202-3 is a steep concentration peak, the distance Z3 in the depth direction between the vertex 203 of the third doping concentration peak 202-3 and the third minimum portion 210-3 is , becomes relatively small.
  • Distance Z2 may be greater than distance Z3 .
  • the distance Z2 may be 1.5 times or more the distance Z3 , or may be 2 times or more.
  • the distance Z2 in this example is 3 ⁇ m or more and 5 ⁇ m or less.
  • the distance Z2 may be greater than or equal to 3.5 ⁇ m, and may be greater than or equal to 4 ⁇ m.
  • a doping concentration peak in which the vertex 203 and the minimum portion 210 are separated by a distance Z2 may be regarded as a moderate concentration peak.
  • the distance Z3 in this example is less than 3 ⁇ m.
  • the doping concentration peak at which the vertex 203 and the minimum portion 210 are separated by a distance Z3 may be regarded as the steep concentration peak.
  • the distance Z3 may be 2.5 ⁇ m or less, and may be 2 ⁇ m or less.
  • the second minimum 210-2 may be located near the center between the apex 203 of the second doping concentration peak 202-2 and the apex 203 of the third doping concentration peak 202-3.
  • the distance Z2 may be greater than or equal to 0.7* Z23 and less than or equal to 1.3* Z23 .
  • the distance Z2 may be greater than or equal to 0.8 x Z23 .
  • the distance Z2 may be less than or equal to 1.2 x Z23 .
  • FIG. 8 is a diagram explaining an example of a manufacturing process for forming the doping concentration peak 202 of the buffer region 20.
  • implanted surface 109 of semiconductor wafer 110 is implanted with dopant ions such as protons, phosphorous, arsenic or antimony to form doping concentration peak 202 .
  • Semiconductor wafer 110 includes a plurality of semiconductor substrates 10 . A plurality of semiconductor chips are formed by individualizing and cutting out the semiconductor substrates 10 from the semiconductor wafer 110 . Instead of the semiconductor wafer 110, dopant ions may be implanted into the semiconductor substrate 10 that has been separated into individual pieces.
  • the injection surface 109 corresponds to the bottom surface 23 of the semiconductor substrate 10 .
  • ⁇ be the incident angle of dopant ions with respect to the implantation surface 109 of the semiconductor wafer 110 (that is, the plurality of semiconductor substrates 10).
  • the incident angle ⁇ is the angle between the dopant ion irradiation direction and the implantation surface 109 .
  • Dopant ions are implanted into the implantation surface 109 as an ion beam by acceleration energy such as acceleration voltage.
  • the irradiation direction of dopant ions may be the direction in which acceleration energy such as acceleration voltage is applied.
  • the incident angle ⁇ is also called the tilt angle.
  • ⁇ be the rotation angle of the implantation surface 109 with respect to the dopant ion irradiation direction.
  • the rotation angle ⁇ is the angle by which the injection surface 109 rotates along the circumferential direction.
  • Rotation angle ⁇ may be the rotation angle between a reference position such as notch 108 and position 106 .
  • a position 106 is a position where a projection line 107 obtained by projecting the ion beam irradiated to the center of the implantation plane 109 onto the implantation plane 109 intersects the edge of the implantation plane 109 .
  • the rotation angle ⁇ is also called twist angle.
  • FIG. 9 shows an arrangement example of silicon atoms 111 on the semiconductor wafer 110 viewed from the dopant ion irradiation direction when the incident angle ⁇ is 0° and the rotation angle ⁇ is 0°.
  • the injection plane 109 is the (100) plane.
  • a plurality of silicon atoms 111 are also present along the depth direction (Z-axis direction). Silicon atoms 111 completely overlap. Therefore, the dopant ions irradiated to the implantation surface 109 are less likely to collide with the silicon atoms 111, and the dopant ions can easily reach a deeper position. Therefore, the slope of the upper skirt 205 of the doping concentration peak 202 becomes gentle, and a gentle concentration peak can be formed.
  • FIG. 10 shows an arrangement example of silicon atoms on the semiconductor wafer 110 viewed from the dopant ion irradiation direction when the incident angle ⁇ is 2° and the rotation angle ⁇ is 0°.
  • ⁇ is not 0°
  • the silicon atoms 111 arranged in the depth direction appear slightly shifted. Therefore, although the possibility of dopant ions irradiated to the implantation surface 109 colliding with the silicon atoms 111 is slightly increased, a moderate concentration peak can be formed.
  • FIG. 11 shows an arrangement example of silicon atoms on the semiconductor wafer 110 viewed from the dopant ion irradiation direction when the incident angle ⁇ is 4° and the rotation angle ⁇ is 0°.
  • the silicon atoms 111 arranged in the depth direction appear to be shifted relatively greatly. Therefore, the dopant ions irradiated to the implantation surface 109 are more likely to collide with the silicon atoms 111, making it impossible to form a moderate concentration peak.
  • the incident angle ⁇ was ⁇ 3° or less, a moderate concentration peak could be formed.
  • the incident angle ⁇ may be ⁇ 3° or less, ⁇ 2° or less, ⁇ 1° or less, or 0°.
  • the incident angle ⁇ when the incident angle ⁇ was greater than ⁇ 3°, a steep concentration peak was formed.
  • the incident angle ⁇ may be greater than ⁇ 3°, may be ⁇ 4° or more, may be ⁇ 5° or more, may be ⁇ 6° or more, and may be ⁇ 7°. or more.
  • the second doping concentration peak 202-2 in FIG. 4 is formed by setting the incident angle ⁇ to 3°.
  • the doping concentration peaks 202 other than the second doping concentration peak 202-2 in FIG. 4 are formed by setting the incident angle ⁇ to 7°.
  • FIG. 12 shows an example of arrangement of silicon atoms on the semiconductor wafer 110 viewed from the dopant ion irradiation direction when the incident angle ⁇ is 7° and the rotation angle ⁇ is 23°.
  • the silicon atoms 111 arranged in the depth direction appear to be displaced further. Therefore, the dopant ions irradiated to the implantation surface 109 are more likely to collide with the silicon atoms 111, making it impossible to form a moderate concentration peak.
  • the rotation angle ⁇ is greater than 0°, the silicon atoms 111 arranged in the depth direction appear obliquely displaced.
  • the slope a of the upper skirt 205 of the doping concentration peak 202 did not change much.
  • the rotation angle ⁇ may be different or the same for the gentle concentration peak and the steep concentration peak.
  • FIG. 13 is a diagram showing another example of the doping concentration distribution in the buffer region 20.
  • the buffer region 20 of this example includes two or more slow concentration peaks.
  • Two doping concentration peaks 202 (the second doping concentration peak 202-2 and the third doping concentration peak 202-3 in the example of FIG. 13) arranged next to each other in the depth direction are mild concentration peaks. good.
  • the doping concentration in the minimum portion 210-2 between the concentration peaks becomes relatively high. Therefore, it becomes easier to suppress the turn-off surge when the space charge region reaches the vicinity of these doping concentration peaks 202 .
  • the doping concentration of the two or more slow peaks may decrease away from the bottom surface 23 .
  • FIG. 14 is a diagram showing another example of doping concentration distribution in the buffer region 20.
  • the second doping concentration peak 202-2, the third doping concentration peak 202-3, and the fourth doping concentration peak 202-4 may be moderate concentration peaks. That is, doping concentration peaks other than the first doping concentration peak 202-1, which is a steep concentration peak, may be gentle concentration peaks.
  • the integrated value obtained by integrating the doping concentration from the upper end of the drift region 18 toward the lower surface 23 is referred to as the integrated concentration.
  • the upper end of the drift region 18 may use the boundary with the accumulation region 16, or may use the boundary with the base region 14 if the accumulation region 16 does not exist.
  • the lower end position Zt of the gate trench portion 40 may be the upper end position of the drift region 18 .
  • the semiconductor substrate 10 has a critical depth position Zr at which the integral concentration reaches the critical integral concentration.
  • ⁇ s the dielectric constant of the material forming the semiconductor substrate 10
  • q the elementary charge
  • Ec is the dielectric breakdown electric field strength of the semiconductor substrate 10 .
  • Ec is 1.8 ⁇ 10 5 to 2.5 ⁇ 10 5 (V/cm) and nc is 1.2 ⁇ 10 12 to 1.6 ⁇ 10 12 (/cm). cm 2 ).
  • the drift region 18 reaches a specific position.
  • a value obtained by integrating the donor concentration from the upper end of the drift region 18 to the specific position in the case of depletion (creating a space charge region) corresponds to the critical integral concentration.
  • the space charge region (depletion layer) may reach up to the critical depth position Zr .
  • the doping concentration peak 202 having the maximum doping concentration at the vertex 203 may be the low concentration peak.
  • Two or more doping concentration peaks 202 among the doping concentration peaks 202 arranged closer to the top surface 21 than the critical depth position Zr may be low concentration peaks.
  • all of the doping concentration peaks 202 located closer to the top surface 21 than the critical depth position Zr may be low concentration peaks. Such a configuration can also suppress the turn-off surge.
  • the buffer region 20 may contain hydrogen. At least one of the doping concentration peaks 202 of the buffer region 20 may be a hydrogen donor concentration peak formed by implanting hydrogen ions such as protons.
  • the slow concentration peak may be the hydrogen donor concentration peak.
  • the steep concentration peak may be the concentration peak of a donor other than hydrogen donors such as phosphorus, or the concentration peak of hydrogen donors.
  • At least one of the doping concentration peaks 202 of the doping concentration peaks 202 in the buffer region 20 having a maximum doping concentration is ten times or more the bulk donor concentration Db of the semiconductor substrate 10.
  • One may be a slow concentration peak.
  • the doping concentration at the apex 203 of the slow concentration peak may be 100 times or more the bulk donor concentration Db .
  • FIG. 15A and 15B are diagrams for explaining the step of forming the buffer region 20 in the method of manufacturing the semiconductor device 100.
  • FIG. Structures other than the buffer region 20 may be formed by known processes.
  • the manufacturing method of this example has a gentle concentration peak forming step S301 and a steep concentration peak forming step S302. Either the slow concentration peak forming step S301 or the steep concentration peak forming step S302 may be performed first.
  • a moderate concentration peak is formed by adjusting the incident angle ⁇ of dopant ions, as described with reference to FIGS. 8 to 12 .
  • a steep concentration peak is formed by adjusting the incident angle .theta. of the dopant ions.
  • the incident angle ⁇ of dopant ions with respect to the lower surface 23 of the semiconductor substrate 10 is set to ⁇ 3° or less. Thereby, a moderate concentration peak can be formed at the depth position.
  • the incident angle ⁇ of dopant ions with respect to the lower surface 23 of the semiconductor substrate 10 is made larger than ⁇ 3° for at least one depth position. Thereby, a steep concentration peak can be formed at the depth position.
  • the dopant is activated by heat-treating the semiconductor substrate 10 after dopant ions are implanted at each depth position.
  • the heat treatment may be performed in each of the slow concentration peak forming step S301 and the steep concentration peak forming step S302, or the heat treatment may be performed collectively after performing both the slow concentration peak forming step S301 and the steep concentration peak forming step S302. good.
  • Reference Signs List 10 Semiconductor substrate 11 Well region 12 Emitter region 14 Base region 15 Contact region 16 Accumulation region 18 Drift region 20 Buffer region 21 Upper surface 22 Collector region 23 Lower surface 24 Collector electrode 29 Linear portion 30 Dummy trench portion 31 Tip portion 32 Dummy insulating film 34 Dummy conductive portion 38 Interlayer insulating film 39 Straight portion 40 Gate trench portion 41 Tip portion 42 Gate insulating film 44 Gate conductive portion 52 Emitter electrode 54 Contact hole 60, 61 Mesa portion 70 Transistor portion 80 Diode portion 81 Extension region 82 Cathode region 90 Edge termination structure 100 Semiconductor device 106 Position 107 Projection line 108 Notch 109 Implantation surface 110 Semiconductor wafer 111 Silicon atom 130 Perimeter gate wiring 131 Active side gate wiring 160 Active part 162 Edge 164 Gate pad 202 Doping concentration peak 203 Vertex 204 Lower skirt 205 Upper skirt 210 Minimal part 221 ⁇ Lower straight line, 222...Upper straight line

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

バッファ領域のドーピング濃度ピークは、ドーピング濃度が極大値を示す頂点と、頂点から下面に向かってドーピング濃度が単調に減少する下側裾と、頂点から上面に向かってドーピング濃度が単調に減少する上側裾とを有し、バッファ領域のドーピング濃度ピークの少なくとも１つは、下側裾の傾きの絶対値で上側裾の傾きの絶対値を除算した傾き比が０．１以上、３以下の緩濃度ピークである半導体装置を提供する。

Description

半導体装置および製造方法
　本発明は、半導体装置および製造方法に関する。
　従来、ＩＧＢＴ等の半導体装置において、ドリフト領域とコレクタ領域との間に、高濃度のバッファ領域を設ける構成が知られている（例えば特許文献１参照）。
［先行技術文献］
［特許文献］
　［特許文献１］　ＷＯ２０２０－１００９９５号
解決しようとする課題
　半導体装置においては、ターンオフサージを低減することが好ましい。
一般的開示
　上記課題を解決するために、本発明の第１の態様においては、半導体装置を提供する。半導体装置は、上面および下面を有し、第１導電型のドリフト領域が設けられた半導体基板を備えてよい。半導体装置は、前記半導体基板において前記ドリフト領域と前記下面との間に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型のドーピング濃度ピークを１つ以上含むバッファ領域を備えてよい。前記ドーピング濃度ピークは、前記ドーピング濃度が極大値を示す頂点と、前記頂点から前記下面に向かって前記ドーピング濃度が単調に減少する下側裾と、前記頂点から前記上面に向かって前記ドーピング濃度が単調に減少する上側裾とを有してよい。前記バッファ領域の前記ドーピング濃度ピークの少なくとも１つは、前記下側裾の傾きの絶対値で前記上側裾の傾きの絶対値を除算した傾き比が０．１以上、３以下の緩濃度ピークであってよい。
　前記バッファ領域は、前記ドーピング濃度ピークを２つ以上含んでよい。
　前記バッファ領域は、前記緩濃度ピークを２つ以上含んでよい。
　前記バッファ領域は水素を含んでよい。
　バッファ領域は、２つの前記ドーピング濃度ピークの間に設けられ、前記ドーピング濃度が極小値を示す極小部を有してよい。前記緩濃度ピークの頂点と、前記緩濃度ピークの前記上面側に配置された前記極小部との、前記半導体基板の深さ方向における距離が、３μｍ以上、５μｍ以下であってよい。
　前記バッファ領域の前記ドーピング濃度ピークの少なくとも１つは、前記下側裾の傾きの絶対値で前記上側裾の傾きの絶対値を除算した傾き比が３より大きい急峻濃度ピークであってよい。
　前記バッファ領域の前記ドーピング濃度ピークの少なくとも１つは、前記ドーピング濃度ピークの頂点と、前記ドーピング濃度ピークの前記上面側に配置された前記極小部との、前記半導体基板の深さ方向における距離が３μｍ未満の急峻濃度ピークであってよい。
　前記バッファ領域の前記ドーピング濃度ピークのうち、前記下面との距離が最大の前記ドーピング濃度ピークが前記急峻濃度ピークであってよい。
　前記バッファ領域の前記ドーピング濃度ピークのうち、前記下面との距離が最小の前記ドーピング濃度ピークが前記急峻濃度ピークであってよい。
　前記緩濃度ピークよりも前記上面側に配置された前記ドーピング濃度ピークのうちの少なくとも１つが前記急峻濃度ピークであってよい。
　前記下面との距離が２番目に小さい前記ドーピング濃度ピークが前記緩濃度ピークであってよい。
　前記下面との距離が最も小さい前記ドーピング濃度ピーク以外の前記ドーピング濃度ピークのうち、前記ドーピング濃度が最大の前記ドーピング濃度ピークが前記緩濃度ピークであってよい。
　前記バッファ領域は３つ以上の前記ドーピング濃度ピークを有してよい。前記下面との距離が最も小さい前記ドーピング濃度ピーク、および、前記下面との距離が最も大きい前記ドーピング濃度ピーク以外の前記ドーピング濃度ピークのうちの少なくとも１つが前記緩濃度ピークであってよい。
　前記バッファ領域は、前記半導体基板の深さ方向において隣り合って配置された２つ以上の前記緩濃度ピークを有してよい。
　前記ドリフト領域の上端から前記下面に向かって前記ドーピング濃度を積分した積分濃度が前記半導体基板の臨界積分濃度となる、臨界深さ位置よりも前記上面側に配置された前記ドーピング濃度ピークのうち、前記ドーピング濃度が最大の前記ドーピング濃度ピークが前記緩濃度ピークであってよい。
　前記臨界深さ位置よりも前記上面側に配置された前記ドーピング濃度ピークの全てが前記緩濃度ピークであってよい。
　前記ドーピング濃度ピークのうち、前記ドーピング濃度の極大値が前記半導体基板のバルク・ドナー濃度の１０倍以上である前記ドーピング濃度ピークの少なくとも１つが、前記緩濃度ピークであってよい。
　本発明の第２の態様においては、上面および下面を有し第１導電型のドリフト領域が設けられた半導体基板と、前記半導体基板において前記ドリフト領域と前記下面との間に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型のドーピング濃度ピークを１つ以上含むバッファ領域とを備える半導体装置の製造方法を提供する。製造方法においては、前記半導体基板の前記下面から１つ以上の深さ位置に第１導電型のドーパントイオンを注入して前記バッファ領域を形成する場合において、少なくとも１つの前記深さ位置に対して、前記半導体基板の前記下面に対する前記ドーパントイオンの入射角を±３°以下にしてよい。
　前記バッファ領域を形成する場合において、少なくとも１つの前記深さ位置に対して、前記半導体基板の前記下面に対する前記ドーパントイオンの入射角を±３°より大きくしてよい。
　なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の一つの実施形態に係る半導体装置１００の一例を示す上面図である。 図１における領域Ｄの拡大図である。 図２におけるｅ－ｅ断面の一例を示す図である。 図３のｆ－ｆ線におけるドーピング濃度分布の一例を示す図である。 ドーピング濃度ピーク２０２の下側裾２０４の傾きｂと、上側裾２０５の傾きａの算出方法の一例を示す図である。 第４のドーピング濃度ピーク２０２－４の上側裾２０５の傾きａの算出方法の一例を示す図である。 第２のドーピング濃度ピーク２０２－２および第３のドーピング濃度ピーク２０２－３の近傍のドーピング濃度分布の拡大図である。 バッファ領域２０のドーピング濃度ピーク２０２を形成する製造工程の一例を説明する図である。 入射角θが０°、回転角γが０°の場合の、ドーパントイオンの照射方向から見た、半導体ウエハ１１０のシリコン原子１１１の配列例を示す。 入射角θが２°、回転角γが０°の場合の、ドーパントイオンの照射方向から見た、半導体ウエハ１１０のシリコン原子の配列例を示す。 入射角θが４°、回転角γが０°の場合の、ドーパントイオンの照射方向から見た、半導体ウエハ１１０のシリコン原子の配列例を示す。 入射角θが７°、回転角γが２３°の場合の、ドーパントイオンの照射方向から見た、半導体ウエハ１１０のシリコン原子の配列例を示す。 バッファ領域２０におけるドーピング濃度分布の他の例を示す図である。 バッファ領域２０におけるドーピング濃度分布の他の例を示す図である。 半導体装置１００の製造方法において、バッファ領域２０を形成する工程を説明する図である。
　以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
　本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
　本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。
　本明細書では、半導体基板の上面および下面に平行な直交軸をＸ軸およびＹ軸とする。また、半導体基板の上面および下面と垂直な軸をＺ軸とする。本明細書では、Ｚ軸の方向を深さ方向と称する場合がある。また、本明細書では、Ｘ軸およびＹ軸を含めて、半導体基板の上面および下面に平行な方向を、水平方向と称する場合がある。
　また、半導体基板の深さ方向における中心から、半導体基板の上面までの領域を、上面側と称する場合がある。同様に、半導体基板の深さ方向における中心から、半導体基板の下面までの領域を、下面側と称する場合がある。
　本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
　本明細書においては、不純物がドーピングされたドーピング領域の導電型をＰ型またはＮ型として説明している。本明細書においては、不純物とは、特にＮ型のドナーまたはＰ型のアクセプタのいずれかを意味する場合があり、ドーパントと記載する場合がある。本明細書においては、ドーピングとは、半導体基板にドナーまたはアクセプタを導入し、Ｎ型の導電型を示す半導体またはＰ型の導電型を示す半導体とすることを意味する。
　本明細書においては、ドーピング濃度とは、熱平衡状態におけるドナーの濃度またはアクセプタの濃度を意味する。本明細書においては、ネット・ドーピング濃度とは、ドナー濃度を正イオンの濃度とし、アクセプタ濃度を負イオンの濃度として、電荷の極性を含めて足し合わせた正味の濃度を意味する。一例として、ドナー濃度をＮＤ、アクセプタ濃度をＮＡとすると、任意の位置における正味のネット・ドーピング濃度はＮＤ－ＮＡとなる。本明細書では、ネット・ドーピング濃度を単にドーピング濃度と記載する場合がある。
　ドナーは、半導体に電子を供給する機能を有している。アクセプタは、半導体から電子を受け取る機能を有している。ドナーおよびアクセプタは、不純物自体には限定されない。例えば、半導体中に存在する空孔（Ｖ）、酸素（Ｏ）および水素（Ｈ）が結合したＶＯＨ欠陥は、電子を供給するドナーとして機能する。本明細書では、ＶＯＨ欠陥を水素ドナーと称する場合がある。
　本明細書において半導体基板は、Ｎ型のバルク・ドナーが全体に分布している。バルク・ドナーは、半導体基板の元となるインゴットの製造時に、インゴット内に略一様に含まれたドーパントによるドナーである。本例のバルク・ドナーは、水素以外の元素である。バルク・ドナーのドーパントは、例えばリン、アンチモン、ヒ素、セレンまたは硫黄であるが、これに限定されない。本例のバルク・ドナーは、リンである。バルク・ドナーは、Ｐ型の領域にも含まれている。半導体基板は、半導体のインゴットから切り出したウエハであってよく、ウエハを個片化したチップであってもよい。半導体のインゴットは、チョクラルスキー法（ＣＺ法）、磁場印加型チョクラルスキー法（ＭＣＺ法）、フロートゾーン法（ＦＺ法）のいずれかで製造されてよい。本例におけるインゴットは、ＭＣＺ法で製造されている。ＭＣＺ法で製造された基板に含まれる酸素濃度は１×１０１７～７×１０１７／ｃｍ３である。ＦＺ法で製造された基板に含まれる酸素濃度は１×１０１５～５×１０１６／ｃｍ３である。酸素濃度が高い方が水素ドナーを生成しやすい傾向がある。バルク・ドナー濃度は、半導体基板の全体に分布しているバルク・ドナーの化学濃度を用いてよく、当該化学濃度の９０％から１００％の間の値であってもよい。また、半導体基板は、リン等のドーパントを含まないノンドープ基板を用いてもよい。その場合、ノンドーピング基板のバルク・ドナー濃度（Ｄ０）は例えば１×１０１０／ｃｍ３以上、５×１０１２／ｃｍ３以下である。ノンドーピング基板のバルク・ドナー濃度（Ｄ０）は、好ましくは１×１０１１／ｃｍ３以上である。ノンドーピング基板のバルク・ドナー濃度（Ｄ０）は、好ましくは５×１０１２／ｃｍ３以下である。尚、本発明における各濃度は、室温における値でよい。室温における値は、一例として３００Ｋ（ケルビン）（約２６．９℃）のときの値を用いてよい。
　本明細書においてＰ＋型またはＮ＋型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が高いことを意味し、Ｐ－型またはＮ－型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が低いことを意味する。また、本明細書においてＰ＋＋型またはＮ＋＋型と記載した場合には、Ｐ＋型またはＮ＋型よりもドーピング濃度が高いことを意味する。本明細書の単位系は、特に断りがなければＳＩ単位系である。長さの単位をｃｍで表示することがあるが、諸計算はメートル（ｍ）に換算してから行ってよい。
　本明細書において化学濃度とは、電気的な活性化の状態によらずに測定される不純物の原子密度を指す。化学濃度は、例えば二次イオン質量分析法（ＳＩＭＳ）により計測できる。上述したネット・ドーピング濃度は、電圧－容量測定法（ＣＶ法）により測定できる。また、拡がり抵抗測定法（ＳＲ法）により計測されるキャリア濃度を、ネット・ドーピング濃度としてよい。ＣＶ法またはＳＲ法により計測されるキャリア濃度は、熱平衡状態における値としてよい。また、Ｎ型の領域においては、ドナー濃度がアクセプタ濃度よりも十分大きいので、当該領域におけるキャリア濃度を、ドナー濃度としてもよい。同様に、Ｐ型の領域においては、当該領域におけるキャリア濃度を、アクセプタ濃度としてもよい。本明細書では、Ｎ型領域のドーピング濃度をドナー濃度と称する場合があり、Ｐ型領域のドーピング濃度をアクセプタ濃度と称する場合がある。
　また、ドナー、アクセプタまたはネット・ドーピングの濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度としてよい。ドナー、アクセプタまたはネット・ドーピングの濃度がほぼ均一な場合等においては、当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度の平均値をドナー、アクセプタまたはネット・ドーピングの濃度としてよい。本明細書において、単位体積当りの濃度表示にａｔоｍｓ／ｃｍ３、または、／ｃｍ３を用いる。この単位は、半導体基板内のドナーまたはアクセプタ濃度、または、化学濃度に用いられる。ａｔоｍｓ表記は省略してもよい。
　ＳＲ法により計測されるキャリア濃度が、ドナーまたはアクセプタの濃度より低くてもよい。拡がり抵抗を測定する際に電流が流れる範囲において、半導体基板のキャリア移動度が結晶状態の値よりも低い場合がある。キャリア移動度の低下は、格子欠陥等による結晶構造の乱れ（ディスオーダー）により、キャリアが散乱されることで生じる。
　ＣＶ法またはＳＲ法により計測されるキャリア濃度から算出したドナーまたはアクセプタの濃度は、ドナーまたはアクセプタを示す元素の化学濃度よりも低くてよい。一例として、シリコンの半導体においてドナーとなるリンまたはヒ素のドナー濃度、あるいはアクセプタとなるボロン（ホウ素）のアクセプタ濃度は、これらの化学濃度の９９％程度である。一方、シリコンの半導体においてドナーとなる水素のドナー濃度は、水素の化学濃度の０．１％から１０％程度である。
　図１は、本発明の一つの実施形態に係る半導体装置１００の一例を示す上面図である。図１においては、各部材を半導体基板１０の上面に投影した位置を示している。図１においては、半導体装置１００の一部の部材だけを示しており、一部の部材は省略している。
　半導体装置１００は、半導体基板１０を備えている。半導体基板１０は、半導体材料で形成された基板である。一例として半導体基板１０はシリコン基板である。半導体基板１０は、上面視において端辺１６２を有する。本明細書で単に上面視と称した場合、半導体基板１０の上面側から見ることを意味している。本例の半導体基板１０は、上面視において互いに向かい合う２組の端辺１６２を有する。図１においては、Ｘ軸およびＹ軸は、いずれかの端辺１６２と平行である。またＺ軸は、半導体基板１０の上面と垂直である。
　半導体基板１０には活性部１６０が設けられている。活性部１６０は、半導体装置１００が動作した場合に半導体基板１０の上面と下面との間で、深さ方向に主電流が流れる領域である。活性部１６０の上方には、エミッタ電極が設けられているが図１では省略している。活性部１６０は、上面視においてエミッタ電極で重なる領域を指してよい。また、上面視において活性部１６０で挟まれる領域も、活性部１６０に含めてよい。
　活性部１６０には、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）等のトランジスタ素子を含むトランジスタ部７０が設けられている。活性部１６０には、還流ダイオード（ＦＷＤ）等のダイオード素子を含むダイオード部８０が更に設けられていてもよい。図１の例では、半導体基板１０の上面における所定の配列方向（本例ではＸ軸方向）に沿って、トランジスタ部７０およびダイオード部８０が交互に配置されている。本例の半導体装置１００は逆導通型ＩＧＢＴ（ＲＣ－ＩＧＢＴ）である。
　図１においては、トランジスタ部７０が配置される領域には記号「Ｉ」を付し、ダイオード部８０が配置される領域には記号「Ｆ」を付している。本明細書では、上面視において配列方向と垂直な方向を延伸方向（図１ではＹ軸方向）と称する場合がある。トランジスタ部７０およびダイオード部８０は、それぞれ延伸方向に長手を有してよい。つまり、トランジスタ部７０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。同様に、ダイオード部８０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。トランジスタ部７０およびダイオード部８０の延伸方向と、後述する各トレンチ部の長手方向とは同一であってよい。
　ダイオード部８０は、半導体基板１０の下面と接する領域に、Ｎ＋型のカソード領域を有する。本明細書では、カソード領域が設けられた領域を、ダイオード部８０と称する。つまりダイオード部８０は、上面視においてカソード領域と重なる領域である。半導体基板１０の下面には、カソード領域以外の領域には、Ｐ＋型のコレクタ領域が設けられてよい。本明細書では、ダイオード部８０を、後述するゲート配線までＹ軸方向に延長した延長領域８１も、ダイオード部８０に含める場合がある。延長領域８１の下面には、コレクタ領域が設けられている。
　トランジスタ部７０は、半導体基板１０の下面と接する領域に、Ｐ＋型のコレクタ領域を有する。また、トランジスタ部７０は、半導体基板１０の上面側に、Ｎ型のエミッタ領域、Ｐ型のベース領域、ゲート導電部およびゲート絶縁膜を有するゲート構造が周期的に配置されている。
　半導体装置１００は、半導体基板１０の上方に１つ以上のパッドを有してよい。本例の半導体装置１００は、ゲートパッド１６４を有している。半導体装置１００は、アノードパッド、カソードパッドおよび電流検出パッド等のパッドを有してもよい。各パッドは、端辺１６２の近傍に配置されている。端辺１６２の近傍とは、上面視における端辺１６２と、エミッタ電極との間の領域を指す。半導体装置１００の実装時において、各パッドは、ワイヤ等の配線を介して外部の回路に接続されてよい。
　ゲートパッド１６４には、ゲート電位が印加される。ゲートパッド１６４は、活性部１６０のゲートトレンチ部の導電部に電気的に接続される。半導体装置１００は、ゲートパッド１６４とゲートトレンチ部とを接続するゲート配線を備える。図１においては、ゲート配線に斜線のハッチングを付している。
　本例のゲート配線は、外周ゲート配線１３０と、活性側ゲート配線１３１とを有している。外周ゲート配線１３０は、上面視において活性部１６０と半導体基板１０の端辺１６２との間に配置されている。本例の外周ゲート配線１３０は、上面視において活性部１６０を囲んでいる。上面視において外周ゲート配線１３０に囲まれた領域を活性部１６０としてもよい。また、ゲート配線の下方には、ウェル領域が形成されている。ウェル領域とは、後述するベース領域よりも高濃度のＰ型領域であり、半導体基板１０の上面からベース領域よりも深い位置まで形成されている。上面視においてウェル領域で囲まれる領域を活性部１６０としてもよい。
　外周ゲート配線１３０は、ゲートパッド１６４と接続されている。外周ゲート配線１３０は、半導体基板１０の上方に配置されている。外周ゲート配線１３０は、アルミニウム等を含む金属配線であってよい。
　活性側ゲート配線１３１は、活性部１６０に設けられている。活性部１６０に活性側ゲート配線１３１を設けることで、半導体基板１０の各領域について、ゲートパッド１６４からの配線長のバラツキを低減できる。
　外周ゲート配線１３０および活性側ゲート配線１３１は、活性部１６０のゲートトレンチ部と接続される。外周ゲート配線１３０および活性側ゲート配線１３１は、半導体基板１０の上方に配置されている。外周ゲート配線１３０および活性側ゲート配線１３１は、不純物がドープされたポリシリコン等の半導体で形成された配線であってよい。
　活性側ゲート配線１３１は、外周ゲート配線１３０と接続されてよい。本例の活性側ゲート配線１３１は、活性部１６０を挟む一方の外周ゲート配線１３０から他方の外周ゲート配線１３０まで、活性部１６０をＹ軸方向の略中央で横切るように、Ｘ軸方向に延伸して設けられている。活性側ゲート配線１３１により活性部１６０が分割されている場合、それぞれの分割領域において、トランジスタ部７０およびダイオード部８０がＸ軸方向に交互に配置されてよい。
　また、半導体装置１００は、ポリシリコン等で形成されたＰＮ接合ダイオードである不図示の温度センス部や、活性部１６０に設けられたトランジスタ部の動作を模擬する不図示の電流検出部を備えてもよい。
　本例の半導体装置１００は、上面視において、活性部１６０と端辺１６２との間に、エッジ終端構造部９０を備える。本例のエッジ終端構造部９０は、外周ゲート配線１３０と端辺１６２との間に配置されている。エッジ終端構造部９０は、半導体基板１０の上面側の電界集中を緩和する。エッジ終端構造部９０は、活性部１６０を囲んで環状に設けられたガードリング、フィールドプレートおよびリサーフのうちの少なくとも一つを備えていてよい。
　図２は、図１における領域Ｄの拡大図である。領域Ｄは、トランジスタ部７０、ダイオード部８０、および、活性側ゲート配線１３１を含む領域である。本例の半導体装置１００は、半導体基板１０の上面側の内部に設けられたゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。ゲートトレンチ部４０およびダミートレンチ部３０は、それぞれがトレンチ部の一例である。また、本例の半導体装置１００は、半導体基板１０の上面の上方に設けられたエミッタ電極５２および活性側ゲート配線１３１を備える。エミッタ電極５２および活性側ゲート配線１３１は互いに分離して設けられる。
　エミッタ電極５２および活性側ゲート配線１３１と、半導体基板１０の上面との間には層間絶縁膜が設けられるが、図２では省略している。本例の層間絶縁膜には、コンタクトホール５４が、当該層間絶縁膜を貫通して設けられる。図２においては、それぞれのコンタクトホール５４に斜線のハッチングを付している。
　エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に設けられる。エミッタ電極５２は、コンタクトホール５４を通って、半導体基板１０の上面におけるエミッタ領域１２、コンタクト領域１５およびベース領域１４と接触する。また、エミッタ電極５２は、層間絶縁膜に設けられたコンタクトホールを通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２は、Ｙ軸方向におけるダミートレンチ部３０の先端において、ダミートレンチ部３０のダミー導電部と接続されてよい。
　活性側ゲート配線１３１は、層間絶縁膜に設けられたコンタクトホールを通って、ゲートトレンチ部４０と接続する。活性側ゲート配線１３１は、Ｙ軸方向におけるゲートトレンチ部４０の先端部４１において、ゲートトレンチ部４０のゲート導電部と接続されてよい。活性側ゲート配線１３１は、ダミートレンチ部３０内のダミー導電部とは接続されない。
　エミッタ電極５２は、金属を含む材料で形成される。図２においては、エミッタ電極５２が設けられる範囲を示している。例えば、エミッタ電極５２の少なくとも一部の領域はアルミニウムまたはアルミニウム‐シリコン合金、例えばＡｌＳｉ、ＡｌＳｉＣｕ等の金属合金で形成される。エミッタ電極５２は、アルミニウム等で形成された領域の下層に、チタンやチタン化合物等で形成されたバリアメタルを有してよい。さらにコンタクトホール内において、バリアメタルとアルミニウム等に接するようにタングステン等を埋め込んで形成されたプラグを有してもよい。
　ウェル領域１１は、活性側ゲート配線１３１と重なって設けられている。ウェル領域１１は、活性側ゲート配線１３１と重ならない範囲にも、所定の幅で延伸して設けられている。本例のウェル領域１１は、コンタクトホール５４のＹ軸方向の端から、活性側ゲート配線１３１側に離れて設けられている。ウェル領域１１は、ベース領域１４よりもドーピング濃度の高い第２導電型の領域である。本例のベース領域１４はＰ－型であり、ウェル領域１１はＰ＋型である。
　トランジスタ部７０およびダイオード部８０のそれぞれは、配列方向に複数配列されたトレンチ部を有する。本例のトランジスタ部７０には、配列方向に沿って１以上のゲートトレンチ部４０と、１以上のダミートレンチ部３０とが交互に設けられている。本例のダイオード部８０には、複数のダミートレンチ部３０が、配列方向に沿って設けられている。本例のダイオード部８０には、ゲートトレンチ部４０が設けられていない。
　本例のゲートトレンチ部４０は、配列方向と垂直な延伸方向に沿って延伸する２つの直線部分３９（延伸方向に沿って直線状であるトレンチの部分）と、２つの直線部分３９を接続する先端部４１を有してよい。図２における延伸方向はＹ軸方向である。
　先端部４１の少なくとも一部は、上面視において曲線状に設けられることが好ましい。２つの直線部分３９のＹ軸方向における端部どうしを先端部４１が接続することで、直線部分３９の端部における電界集中を緩和できる。
　トランジスタ部７０において、ダミートレンチ部３０はゲートトレンチ部４０のそれぞれの直線部分３９の間に設けられる。それぞれの直線部分３９の間には、１本のダミートレンチ部３０が設けられてよく、複数本のダミートレンチ部３０が設けられていてもよい。ダミートレンチ部３０は、延伸方向に延伸する直線形状を有してよく、ゲートトレンチ部４０と同様に、直線部分２９と先端部３１とを有していてもよい。図２に示した半導体装置１００は、先端部３１を有さない直線形状のダミートレンチ部３０と、先端部３１を有するダミートレンチ部３０の両方を含んでいる。
　ウェル領域１１の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０のＹ軸方向の端部は、上面視においてウェル領域１１に設けられる。つまり、各トレンチ部のＹ軸方向の端部において、各トレンチ部の深さ方向の底部は、ウェル領域１１に覆われている。これにより、各トレンチ部の当該底部における電界集中を緩和できる。
　配列方向において各トレンチ部の間には、メサ部が設けられている。メサ部は、半導体基板１０の内部において、トレンチ部に挟まれた領域を指す。一例としてメサ部の上端は半導体基板１０の上面である。メサ部の下端の深さ位置は、トレンチ部の下端の深さ位置と同一である。本例のメサ部は、半導体基板１０の上面において、トレンチに沿って延伸方向（Ｙ軸方向）に延伸して設けられている。本例では、トランジスタ部７０にはメサ部６０が設けられ、ダイオード部８０にはメサ部６１が設けられている。本明細書において単にメサ部と称した場合、メサ部６０およびメサ部６１のそれぞれを指している。
　それぞれのメサ部には、ベース領域１４が設けられる。メサ部において半導体基板１０の上面に露出したベース領域１４のうち、活性側ゲート配線１３１に最も近く配置された領域をベース領域１４－ｅとする。図２においては、それぞれのメサ部の延伸方向における一方の端部に配置されたベース領域１４－ｅを示しているが、それぞれのメサ部の他方の端部にもベース領域１４－ｅが配置されている。それぞれのメサ部には、上面視においてベース領域１４－ｅに挟まれた領域に、第１導電型のエミッタ領域１２および第２導電型のコンタクト領域１５の少なくとも一方が設けられてよい。本例のエミッタ領域１２はＮ＋型であり、コンタクト領域１５はＰ＋型である。エミッタ領域１２およびコンタクト領域１５は、深さ方向において、ベース領域１４と半導体基板１０の上面との間に設けられてよい。
　トランジスタ部７０のメサ部６０は、半導体基板１０の上面に露出したエミッタ領域１２を有する。エミッタ領域１２は、ゲートトレンチ部４０に接して設けられている。ゲートトレンチ部４０に接するメサ部６０には、半導体基板１０の上面に露出したコンタクト領域１５が設けられていてよい。
　メサ部６０におけるコンタクト領域１５およびエミッタ領域１２のそれぞれは、Ｘ軸方向における一方のトレンチ部から、他方のトレンチ部まで設けられる。一例として、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿って交互に配置されている。
　他の例においては、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿ってストライプ状に設けられていてもよい。例えばトレンチ部に接する領域にエミッタ領域１２が設けられ、エミッタ領域１２に挟まれた領域にコンタクト領域１５が設けられる。
　ダイオード部８０のメサ部６１には、エミッタ領域１２が設けられていない。メサ部６１の上面には、ベース領域１４およびコンタクト領域１５が設けられてよい。メサ部６１の上面においてベース領域１４－ｅに挟まれた領域には、それぞれのベース領域１４－ｅに接してコンタクト領域１５が設けられてよい。メサ部６１の上面においてコンタクト領域１５に挟まれた領域には、ベース領域１４が設けられてよい。ベース領域１４は、コンタクト領域１５に挟まれた領域全体に配置されてよい。
　それぞれのメサ部の上方には、コンタクトホール５４が設けられている。コンタクトホール５４は、ベース領域１４－ｅに挟まれた領域に配置されている。本例のコンタクトホール５４は、コンタクト領域１５、ベース領域１４およびエミッタ領域１２の各領域の上方に設けられる。コンタクトホール５４は、ベース領域１４－ｅおよびウェル領域１１に対応する領域には設けられない。コンタクトホール５４は、メサ部６０の配列方向（Ｘ軸方向）における中央に配置されてよい。
　ダイオード部８０において、半導体基板１０の下面と隣接する領域には、Ｎ＋型のカソード領域８２が設けられる。半導体基板１０の下面において、カソード領域８２が設けられていない領域には、Ｐ＋型のコレクタ領域２２が設けられてよい。カソード領域８２およびコレクタ領域２２は、半導体基板１０の下面２３と、バッファ領域２０との間に設けられている。図２においては、カソード領域８２およびコレクタ領域２２の境界を点線で示している。
　カソード領域８２は、Ｙ軸方向においてウェル領域１１から離れて配置されている。これにより、比較的にドーピング濃度が高く、且つ、深い位置まで形成されているＰ型の領域（ウェル領域１１）と、カソード領域８２との距離を確保して、耐圧を向上できる。本例のカソード領域８２のＹ軸方向における端部は、コンタクトホール５４のＹ軸方向における端部よりも、ウェル領域１１から離れて配置されている。他の例では、カソード領域８２のＹ軸方向における端部は、ウェル領域１１とコンタクトホール５４との間に配置されていてもよい。
　図３は、図２におけるｅ－ｅ断面の一例を示す図である。ｅ－ｅ断面は、エミッタ領域１２およびカソード領域８２を通過するＸＺ面である。本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。
　層間絶縁膜３８は、半導体基板１０の上面に設けられている。層間絶縁膜３８は、ホウ素またはリン等の不純物が添加されたシリケートガラス等の絶縁膜、熱酸化膜、および、その他の絶縁膜の少なくとも一層を含む膜である。層間絶縁膜３８には、図２において説明したコンタクトホール５４が設けられている。
　エミッタ電極５２は、層間絶縁膜３８の上方に設けられる。エミッタ電極５２は、層間絶縁膜３８のコンタクトホール５４を通って、半導体基板１０の上面２１と接触している。コレクタ電極２４は、半導体基板１０の下面２３に設けられる。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成されている。本明細書において、エミッタ電極５２とコレクタ電極２４とを結ぶ方向（Ｚ軸方向）を深さ方向と称する。
　半導体基板１０は、Ｎ型またはＮ－型のドリフト領域１８を有する。ドリフト領域１８は、トランジスタ部７０およびダイオード部８０のそれぞれに設けられている。
　トランジスタ部７０のメサ部６０には、Ｎ＋型のエミッタ領域１２およびＰ－型のベース領域１４が、半導体基板１０の上面２１側から順番に設けられている。ベース領域１４の下方にはドリフト領域１８が設けられている。メサ部６０には、Ｎ＋型の蓄積領域１６が設けられてもよい。蓄積領域１６は、ベース領域１４とドリフト領域１８との間に配置される。
　エミッタ領域１２は半導体基板１０の上面２１に露出しており、且つ、ゲートトレンチ部４０と接して設けられている。エミッタ領域１２は、メサ部６０の両側のトレンチ部と接していてよい。エミッタ領域１２は、ドリフト領域１８よりもドーピング濃度が高い。
　ベース領域１４は、エミッタ領域１２の下方に設けられている。本例のベース領域１４は、エミッタ領域１２と接して設けられている。ベース領域１４は、メサ部６０の両側のトレンチ部と接していてよい。
　蓄積領域１６は、ベース領域１４の下方に設けられている。蓄積領域１６は、ドリフト領域１８よりもドーピング濃度が高いＮ＋型の領域である。すなわち蓄積領域１６は、ドナー濃度がドリフト領域１８よりも高い。ドリフト領域１８とベース領域１４との間に高濃度の蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、オン電圧を低減できる。蓄積領域１６は、各メサ部６０におけるベース領域１４の下面全体を覆うように設けられてよい。
　ダイオード部８０のメサ部６１には、半導体基板１０の上面２１に接して、Ｐ－型のベース領域１４が設けられている。ベース領域１４の下方には、ドリフト領域１８が設けられている。メサ部６１において、ベース領域１４の下方に蓄積領域１６が設けられていてもよい。
　トランジスタ部７０およびダイオード部８０のそれぞれにおいて、ドリフト領域１８の下にはＮ＋型のバッファ領域２０が設けられてよい。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ドリフト領域１８よりもドーピング濃度の高い濃度ピークを有してよい。濃度ピークのドーピング濃度とは、濃度ピークの頂点におけるドーピング濃度を指す。また、ドリフト領域１８のドーピング濃度は、ドーピング濃度分布がほぼ平坦な領域におけるドーピング濃度の平均値を用いてよい。
　バッファ領域２０は、半導体基板１０の深さ方向（Ｚ軸方向）において、２つ以上の濃度ピークを有してよい。バッファ領域２０の濃度ピークは、例えば水素（プロトン）またはリンの化学濃度ピークと同一の深さ位置に設けられていてよい。本例のバッファ領域２０は、水素ドナーとしての水素を含んでいる。バッファ領域２０は、ベース領域１４の下端から広がる空乏層が、Ｐ＋型のコレクタ領域２２およびＮ＋型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。
　トランジスタ部７０において、バッファ領域２０の下には、Ｐ＋型のコレクタ領域２２が設けられる。コレクタ領域２２のアクセプタ濃度は、ベース領域１４のアクセプタ濃度より高い。コレクタ領域２２は、ベース領域１４と同一のアクセプタを含んでよく、異なるアクセプタを含んでもよい。コレクタ領域２２のアクセプタは、例えばボロンである。
　ダイオード部８０において、バッファ領域２０の下には、Ｎ＋型のカソード領域８２が設けられる。カソード領域８２のドナー濃度は、ドリフト領域１８のドナー濃度より高い。カソード領域８２のドナーは、例えば水素またはリンである。なお、各領域のドナーおよびアクセプタとなる元素は、上述した例に限定されない。コレクタ領域２２およびカソード領域８２は、半導体基板１０の下面２３に露出しており、コレクタ電極２４と接続している。コレクタ電極２４は、半導体基板１０の下面２３全体と接触してよい。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成される。
　半導体基板１０の上面２１側には、１以上のゲートトレンチ部４０、および、１以上のダミートレンチ部３０が設けられる。各トレンチ部は、半導体基板１０の上面２１から、ベース領域１４を貫通して、ベース領域１４の下方まで設けられている。エミッタ領域１２、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられている領域においては、各トレンチ部はこれらのドーピング領域も貫通している。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
　上述したように、トランジスタ部７０には、ゲートトレンチ部４０およびダミートレンチ部３０が設けられている。ダイオード部８０には、ダミートレンチ部３０が設けられ、ゲートトレンチ部４０が設けられていない。本例においてダイオード部８０とトランジスタ部７０のＸ軸方向における境界は、カソード領域８２とコレクタ領域２２の境界である。
　ゲートトレンチ部４０は、半導体基板１０の上面２１に設けられたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に設けられる。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
　ゲート導電部４４は、深さ方向において、ベース領域１４よりも長く設けられてよい。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われる。ゲート導電部４４は、ゲート配線に電気的に接続されている。ゲート導電部４４に所定のゲート電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層に電子の反転層によるチャネルが形成される。
　ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、半導体基板１０の上面２１に設けられたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー導電部３４は、エミッタ電極５２に電気的に接続されている。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー導電部３４は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜３２よりも内側に設けられる。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えばダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。
　本例のゲートトレンチ部４０およびダミートレンチ部３０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われている。なお、ダミートレンチ部３０およびゲートトレンチ部４０の底部は、下側に凸の曲面状（断面においては曲線状）であってよい。本明細書では、ゲートトレンチ部４０の下端の深さ位置をＺｔとする。
　図４は、図３のｆ－ｆ線におけるドーピング濃度分布の一例を示す図である。ｆ－ｆ線は、バッファ領域２０およびドリフト領域１８の一部を通過するＺ軸と平行な線である。図４の横軸は、バッファ領域２０の下端からの、Ｚ軸方向における距離（μｍ）を示している。バッファ領域２０の下端とは、例えば、コレクタ領域２２とバッファ領域２０との境界位置である。またバッファ領域２０の下端からのＺ軸方向における距離は、バッファ領域２０の下端を基準位置０とした場合の、Ｚ軸方向の位置を示している。図４の縦軸は、単位体積当たりのドーピング濃度（／ｃｍ３）を示す対数軸である。
　バッファ領域２０は、１つ以上のドーピング濃度ピーク２０２を有する。バッファ領域２０は、ドーピング濃度ピーク２０２を２つ以上含んでよい。図４の例では、バッファ領域２０は、４つのドーピング濃度ピーク２０２を有する。本明細書では、複数のドーピング濃度ピーク２０２を、バッファ領域２０の下端に近いもの（または、半導体基板１０の下面２３に近いもの）から順番に、第１のドーピング濃度ピーク２０２－１、第２のドーピング濃度ピーク２０２－２、第３のドーピング濃度ピーク２０２－３、第４のドーピング濃度ピーク２０２－４、・・・と称する場合がある。また本明細書では、複数のドーピング濃度ピーク２０２のうち、バッファ領域２０の下端に最も近いもの（または、半導体基板１０の下面２３に最も近いもの）を最浅濃度ピークと称し、バッファ領域２０の下端から最も遠いもの（または、半導体基板１０の下面２３から最も遠いもの）を最深濃度ピークと称する場合がある。複数のドーピング濃度ピーク２０２は、半導体基板１０の下面２３側に配置される。一部のドーピング濃度ピーク２０２は、半導体基板１０の上面２１側に配置されてもよい。
　それぞれのドーピング濃度ピーク２０２は、頂点２０３、下側裾２０４および上側裾２０５を有する。頂点２０３は、ドーピング濃度が極大値を示す点である。下側裾２０４は、頂点２０３から下面２３に向かって、ドーピング濃度が単調に減少する部分である。単調に減少とは、ドーピング濃度が増大する箇所が無いことを指す。つまり下側裾２０４においては、頂点２０３から下面２３に近づくにつれて、ドーピング濃度が減少するか、または、維持される。上側裾２０５は、頂点２０３から上面２１に向かって、ドーピング濃度が単調に減少する部分である。なお、前述したドーピング濃度の測定方法において、ノイズや測定の誤差等によって隣り合う測定点の値が微小な減少または増加を繰り返す場合がある。このような場合は、３点以上の測定点にわたる平均値を用いる、あるいは３点以上の測定点にわたってフィッティングした値を用いるなど、測定値を均した後に単調に増加あるいは減少するかを判定してもよい。
　下側裾２０４および上側裾２０５は、ドリフト領域１８のドーピング濃度Ｄｄよりもドーピング濃度が高い。ドリフト領域１８のドーピング濃度Ｄｄは、ドリフト領域１８のドーピング濃度の平均値であってよく、半導体基板１０の厚み方向の中央におけるドリフト領域１８のドーピング濃度であってもよい。ドリフト領域１８のドーピング濃度Ｄｄは、半導体基板１０のバルク・ドナー濃度Ｄｂと一致していてよく、バルク・ドナー濃度Ｄｂより高くてもよい。
　本例のバッファ領域２０は、２つのドーピング濃度ピーク２０２の間に設けられ、ドーピング濃度が極小値を示す極小部２１０を有する。図４の例では、それぞれのドーピング濃度ピーク２０２の間に極小部２１０が設けられている。頂点２０３から極小部２１０までの領域を、下側裾２０４または上側裾２０５としてよい。ただし、最深濃度ピーク（本例では第４のドーピング濃度ピーク２０２－４）の上側裾２０５の上面２１側の境界位置は、ドーピング濃度がドリフト領域１８のドーピング濃度Ｄｄとなる位置である。また最浅濃度ピーク（本例では第１のドーピング濃度ピーク２０２－１）の下側裾２０４の下面２３側の境界位置は、コレクタ領域２２とのＰＮ接合の位置であってよい。ダイオード部８０の場合は、最浅濃度ピーク（本例では第１のドーピング濃度ピーク２０２－１）の下側裾２０４の下面２３側の境界位置は、カソード領域８２とバッファ領域２０との間の極小部の位置であってもよい。図４においては、コレクタ領域２２とバッファ領域２０とのＰＮ接合近傍のドーピング濃度分布を省略している。
　バッファ領域２０のドーピング濃度ピーク２０２の少なくとも１つは、上側裾２０５の傾きが比較的に緩やかな緩濃度ピークである。具体的には、緩濃度ピークは、下側裾２０４の傾きの絶対値ｂで、上側裾２０５の傾きの絶対値ａを除算した傾き比ｃ＝ａ／ｂが、０．１以上、３以下である。各裾の傾きの算出方法については後述する。本明細書では、「傾きの絶対値」を、単に「傾き」と称する場合がある。図４の例では、下面２３からの距離が２番目に小さい第２のドーピング濃度ピーク２０２－２が、緩濃度ピークである。他のドーピング濃度ピーク２０２は、緩濃度ピークであってよく、緩濃度ピークでなくてもよい。
　トランジスタ部７０をオン状態からオフ状態に遷移させると、ベース領域１４とドリフト領域１８（または蓄積領域１６）とのＰＮ接合から下面２３側に空乏層（空間電荷領域とも称される）が広がる。高濃度のバッファ領域２０を設けることで、空乏層がコレクタ領域２２に達することを防ぎ、半導体装置１００の耐圧を維持できる。
　一方で、上面２１側から広がる空乏層が、濃度勾配が急峻な上側裾２０５に到達すると、電圧波形に付加的なターンオフサージが生じ、電圧ピークが増加したり、電圧増加率（ｄＶ／ｄｔ）が増加してしまう場合がある。本例では、少なくとも１つのドーピング濃度ピーク２０２を緩濃度ピークとすることで、ターンオフサージにおける電圧ピークの増加を抑制できる。また、ドーピング濃度ピーク２０２の勾配を調整することで、バッファ領域２０におけるドーピング濃度の積算値（ドーズ量）を変化させなくとも、ターンオフサージにおける電圧ピークの増加を抑制できる。
　図５は、ドーピング濃度ピーク２０２の下側裾２０４の傾きｂと、上側裾２０５の傾きａの算出方法の一例を示す図である。本例では、第２のドーピング濃度ピーク２０２－２を例として説明するが、他のドーピング濃度ピーク２０２についても同様である。第２のドーピング濃度ピーク２０２－２の頂点２０３におけるドーピング濃度をＤＨ、第１の極小部２１０－１のドーピング濃度をＤＬ１、第２の極小部２１０－２のドーピング濃度をＤＬ２とする。第１の極小部２１０－１は、第２のドーピング濃度ピーク２０２－２の下側裾２０４よりも下面２３側に配置され、下側裾２０４に接続されている。第２の極小部２１０－２は、第２のドーピング濃度ピーク２０２－２の上側裾２０５よりも上面２１側に配置され、上側裾２０５に接続されている。
　また、下側裾２０４を近似した直線を下側直線２２１、上側裾２０５を近似した直線を上側直線２２２とする。下側直線２２１の傾きを、下側裾２０４の傾きｂとしてよい。上側直線２２２の傾きを、上側裾２０５の傾きａとしてよい。
　一例として、下側裾２０４の傾きｂと、上側裾２０５の傾きａは、下式で与えられる。
　ｂ＝｜ｌｏｇ１０（αＨ×ＤＨ）－ｌｏｇ１０（αＬ×ＤＬ１）｜／（ＺＤ２－ＺＤ１）
　ａ＝｜ｌｏｇ１０（αＬ×ＤＬ２）－ｌｏｇ１０（αＨ×ＤＨ）｜／（ＺＵ２－ＺＵ１）
　なお、αＨおよびαＬは、０以上１以下の係数である。また、ＺＤ２は、下側裾２０４においてドーピング濃度がαＨ×ＤＨとなる深さ位置であり、ＺＤ１は、下側裾２０４においてドーピング濃度がαＬ×ＤＬ１となる深さ位置であり、ＺＵ２は、上側裾２０５においてドーピング濃度がαＬ×ＤＬ２となる深さ位置であり、ＺＵ１は、上側裾２０５においてドーピング濃度がαＨ×ＤＨとなる深さ位置である。なお、ＺＤ２とＺＤ１の間、あるいはＺＵ２とＺＵ１の間に、複数の測定点がある場合は、深さ位置をｘ、ドーピング濃度の常用対数をyとして、１次関数のフィッティングにより、傾きａまたはｂを求めてよい。
　図５の例では、αＨは０．９であり、αＬは０．４である。この場合、下側裾２０４の傾きｂは、下側裾２０４においてドーピング濃度が０．９×ＤＨとなる点（深さ位置ＺＤ２）と、下側裾２０４においてドーピング濃度が０．４×ＤＬ１となる点（深さ位置ＺＤ１）とを結ぶ下側直線２２１の傾きで与えられる。また、上側裾２０５の傾きａは、上側裾２０５においてドーピング濃度が０．９×ＤＨとなる点（深さ位置ＺＵ１）と、上側裾２０５においてドーピング濃度が０．４×ＤＬ２となる点（深さ位置ＺＵ２）とを結ぶ上側直線２２２の傾きで与えられる。αＨは、０．８であってもよく、０．７であってもよい。αＬは、０．３であってもよく、０．５であってもよい。
　なお、第１のドーピング濃度ピーク２０２－１の下側裾２０４は、コレクタ領域２２とＰＮ接合を形成しており、ＰＮ接合部分が極小部２１０に相当する。この場合、極小部２１０のドーピング濃度を決定することが困難な場合がある。第１のドーピング濃度ピーク２０２－１の下側裾２０４を近似する下側直線２２１は、下側裾２０４においてドーピング濃度がαＨ×ＤＨとなる点と、βＬ×ＤＨとなる点とを結ぶ直線であってよい。βＬは、０以上で、且つαＨより小さい係数である。βLは、αHの０．１倍であってよく、０．０１倍であってもよい。
　上述したように、バッファ領域２０のドーピング濃度ピーク２０２の少なくとも１つは、下側裾２０４の傾きａで上側裾２０５の傾きｂを除算した傾き比ｃが０．１以上、３以下の緩濃度ピークである。緩濃度ピークの傾き比ｃは、２．８以下であってよく、２．５以下であってよく、２以下であってよく、１．５以下であってよく、１以下であってよく、１未満であってよく、０．８以下であってもよい。傾き比ｃが小さくなるほど上側裾２０５の濃度勾配が緩やかになり、ターンオフノイズを低減しやすくなる。また、緩濃度ピークの傾き比ｃは、０．２以上であってよく、０．４以上であってよく、０．５以上であってもよい。
　また、バッファ領域２０の複数のドーピング濃度ピーク２０２のうちの少なくとも１つは、下側裾２０４の傾きｂで上側裾２０５の傾きａを除算した傾き比ｃが３より大きい急峻濃度ピークであってよい。図４の例では、第２のドーピング濃度ピーク２０２－２以外のドーピング濃度ピーク２０２が急峻濃度ピークである。急峻濃度ピークの傾き比ｃは、４以上であってよく、５以上であってもよい。
　なお急峻濃度ピークは上側裾２０５の濃度勾配が急峻であるので、上側裾２０５の深さ位置を制御しやすい。また、ドーパントの拡散度合いのばらつきも小さいので、頂点２０３におけるドーピング濃度も制御しやすくなる。
　一例として、バッファ領域２０のドーピング濃度ピーク２０２のうち、下面２３との距離が最大の最深濃度ピーク（図４の例では、第４のドーピング濃度ピーク２０２－４）が、急峻濃度ピークであってよい。これにより、空間電荷領域が最初に到達するドーピング濃度ピーク２０２の位置およびドーピング濃度を高精度に制御でき、半導体装置１００のターンオフ特性を制御しやすくなる。
　また、バッファ領域２０のドーピング濃度ピーク２０２のうち、下面２３との距離が最小の最浅濃度ピーク（図４の例では、第１のドーピング濃度ピーク２０２－１）が、急峻濃度ピークであってよい。最浅濃度ピークは、複数のドーピング濃度ピーク２０２のうち、ドーピング濃度が最大のドーピング濃度ピーク２０２であってよい。最浅濃度ピークの位置およびドーピング濃度を精度よく制御することで、コレクタ領域２２のドーピング濃度分布への影響を抑制できる。
　また、バッファ領域２０のドーピング濃度ピーク２０２が４つ以上であって、バッファ領域２０のドーピング濃度ピーク２０２のうち、下面２３との距離が最小の最浅濃度ピーク（図４の例では、第１のドーピング濃度ピーク２０２－１）が、急峻濃度ピークであって、最浅濃度ピーク以外のドーピング濃度ピーク２０２が緩濃度ピークであってよい。最浅濃度ピークは、複数のドーピング濃度ピーク２０２のうち、ドーピング濃度が最大のドーピング濃度ピーク２０２であってよい。最浅濃度ピーク以外を緩濃度ピークとすることで、ターンオフサージが大きくなりやすいドーピング濃度ピーク２０２における、ターンオフサージにおける電圧ピークの増加を抑制できる。
　また、下面２３との距離が最も小さい第１のドーピング濃度ピーク２０２－１以外のドーピング濃度ピーク２０２のうち、ドーピング濃度が最大のドーピング濃度ピーク２０２（図４の例では、第２のドーピング濃度ピーク２０２－２）が緩濃度ピークであってよい。これにより、ターンオフサージが大きくなりやすいドーピング濃度ピーク２０２における、ターンオフサージを抑制できる。
　また、緩濃度ピーク（図４の例では、第２のドーピング濃度ピーク２０２－２）よりも上面２１側に配置されたドーピング濃度ピーク２０２のうちの少なくとも１つが急峻濃度ピークであってよい。図４の例では、緩濃度ピークよりも上面２１側に配置された全てのドーピング濃度ピーク２０２が、急峻濃度ピークである。
　また、バッファ領域２０が３つ以上のドーピング濃度ピーク２０２を有する場合、最浅濃度ピーク（図４の例では第１のドーピング濃度ピーク２０２－１）、および、最深濃度ピーク（図４の例では第４のドーピング濃度ピーク２０２－４）以外のドーピング濃度ピーク２０２のうちの少なくとも１つが緩濃度ピークであってよい。上述したように、最浅濃度ピークを急峻濃度ピークとすることでコレクタ領域２２のドーピング濃度への影響を小さくし、最深濃度ピークを急峻濃度ピークとすることで半導体装置１００のターンオフ特性を精度よく制御できる。また、緩濃度ピークを設けることで、ターンオフサージを抑制できる。図４の例では、最浅濃度ピークおよび最深濃度ピーク以外のドーピング濃度ピーク２０２には、緩濃度ピークおよび急峻濃度ピークが含まれている。他の例では、最浅濃度ピークおよび最深濃度ピーク以外のドーピング濃度ピーク２０２は、全て緩濃度ピークであってもよい。
　図６は、第４のドーピング濃度ピーク２０２－４の上側裾２０５の傾きａの算出方法の一例を示す図である。下側裾２０４の傾きｂの算出方法は、図５の例と同様である。本例の第４のドーピング濃度ピーク２０２－４は、ドリフト領域１８に最も近い最深濃度ピークである。
　第４のドーピング濃度ピーク２０２－４の上側裾２０５はドリフト領域１８に接続する。このため、上側裾２０５よりも上面２１側のバッファ領域２０には、ドーピング濃度が極小値を示す極小部２１０が存在しない場合がある。本例では、極小部２１０のドーピング濃度に代えて、ドリフト領域１８のドーピング濃度Ｄｄを濃度ＤＬ２とする。この場合においても、上側直線２２２の傾きａは、下式で与えられる。
　ａ＝｜ｌｏｇ１０（αＬ×ＤＬ２）－ｌｏｇ１０（αＨ×ＤＨ）｜／（ＺＵ２－ＺＵ１）
　他の点は、図５において説明した例と同様である。
　図７は、第２のドーピング濃度ピーク２０２－２および第３のドーピング濃度ピーク２０２－３の近傍のドーピング濃度分布の拡大図である。本例では、第２のドーピング濃度ピーク２０２－２が緩濃度ピークであり、第３のドーピング濃度ピーク２０２－３が急峻濃度ピークである。
　第２のドーピング濃度ピーク２０２－２および第３のドーピング濃度ピーク２０２－３の間には、ドーピング濃度が極小値を示す第２の極小部２１０－２が配置されている。また、第３のドーピング濃度ピーク２０２－３よりも上面２１側には第３の極小部２１０－３が配置されている。第２のドーピング濃度ピーク２０２－２の頂点２０３の深さ位置をＺＰ２、第２の極小部２１０－２の深さ位置をＺＶ２、第３のドーピング濃度ピーク２０２－３の頂点２０３の深さ位置をＺＰ３、第３の極小部２１０－３の深さ位置をＺＶ３とする。また、深さ位置ＺＰ２とＺＶ２との距離をＺ２、深さ位置ＺＰ３とＺＶ３との距離をＺ３、深さ位置ＺＰ２とＺＰ３との距離をＺ２３とする。
　第２のドーピング濃度ピーク２０２－２が緩濃度ピークであるので、第２のドーピング濃度ピーク２０２－２の頂点２０３と、第２の極小部２１０－２との深さ方向における距離Ｚ２は、比較的に大きくなる。また第３のドーピング濃度ピーク２０２－３が急峻濃度ピークであるので、第３のドーピング濃度ピーク２０２－３の頂点２０３と、第３の極小部２１０－３との深さ方向における距離Ｚ３は、比較的に小さくなる。
　距離Ｚ２は、距離Ｚ３より大きくてよい。距離Ｚ２は、距離Ｚ３の１．５倍以上であってよく、２倍以上であってもよい。本例の距離Ｚ２は、３μｍ以上、５μｍ以下である。距離Ｚ２は、３．５μｍ以上であってよく、４μｍ以上であってもよい。傾き比ｃによらず、頂点２０３と極小部２１０とが、距離Ｚ２離れているドーピング濃度ピークを、緩濃度ピークとしてもよい。本例の距離Ｚ３は、３μｍ未満である。傾き比ｃによらず、頂点２０３と極小部２１０とが、距離Ｚ３離れているドーピング濃度ピークを、急峻濃度ピークとしてもよい。距離Ｚ３は、２．５μｍ以下であってよく、２μｍ以下であってもよい。
　また、第２の極小部２１０－２は、第２のドーピング濃度ピーク２０２－２の頂点２０３と、第３のドーピング濃度ピーク２０２－３の頂点２０３の間の中央近傍に配置されてよい。例えば距離Ｚ２は、０．７×Ｚ２３以上、１．３×Ｚ２３以下であってよい。距離Ｚ２は、０．８×Ｚ２３以上であってもよい。距離Ｚ２は、１．２×Ｚ２３以下であってもよい。
　図８は、バッファ領域２０のドーピング濃度ピーク２０２を形成する製造工程の一例を説明する図である。本例では、半導体ウエハ１１０の注入面１０９に対して、プロトン、リン、砒素またはアンチモン等のドーパントイオンを注入することで、ドーピング濃度ピーク２０２を形成する。半導体ウエハ１１０は、複数の半導体基板１０を含む。半導体ウエハ１１０からそれぞれの半導体基板１０が個片化されて切り出されることで、複数の半導体チップが形成される。半導体ウエハ１１０に代えて、個片化された半導体基板１０に対してドーパントイオンを注入してもよい。注入面１０９は、半導体基板１０の下面２３に相当する。
　本例では、半導体ウエハ１１０（つまり複数の半導体基板１０）の注入面１０９に対するドーパントイオンの入射角をθとする。入射角θは、ドーパントイオンの照射方向と、注入面１０９とが成す角度である。ドーパントイオンは、加速電圧等の加速エネルギーにより、イオンビームとして注入面１０９に注入される。ドーパントイオンの照射方向は、加速電圧等の加速エネルギーが印加される方向であってよい。入射角θは、チルト角とも称される。また、ドーパントイオンの照射方向に対する注入面１０９の回転角をγとする。回転角γは、注入面１０９が、円周方向に沿って自転した角度である。回転角γは、ノッチ１０８等の基準位置と、位置１０６との間の回転角であってよい。位置１０６は、注入面１０９の中心に照射されるイオンビームを注入面１０９に投影した投影線１０７が、注入面１０９の端部と交差する位置である。回転角γは、ツイスト角とも称される。
　図９は、入射角θが０°、回転角γが０°の場合の、ドーパントイオンの照射方向から見た半導体ウエハ１１０のシリコン原子１１１の配列例を示す。一例として注入面１０９は（１００）面である。
　シリコン原子１１１は、深さ方向（Ｚ軸方向）に沿っても複数存在するが、本例では、θ＝０°、γ＝０°の方向から見ているので、深さ方向に配列されたシリコン原子１１１は完全に重なっている。このため、注入面１０９に照射されたドーパントイオンがシリコン原子１１１に衝突する可能性が比較的に小さくなり、ドーパントイオンがより深い位置まで到達しやすくなる。このため、ドーピング濃度ピーク２０２の上側裾２０５の傾きが緩やかになり、緩濃度ピークを形成できる。
　図１０は、入射角θが２°、回転角γが０°の場合の、ドーパントイオンの照射方向から見た半導体ウエハ１１０のシリコン原子の配列例を示す。本例では、θが０°ではないので、深さ方向に配列されたシリコン原子１１１が、僅かずつずれて見えている。このため、注入面１０９に照射されたドーパントイオンがシリコン原子１１１に衝突する可能性は若干高くなるものの、緩濃度ピークを形成できる。
　図１１は、入射角θが４°、回転角γが０°の場合の、ドーパントイオンの照射方向から見た半導体ウエハ１１０のシリコン原子の配列例を示す。本例では、θが更に大きくなっているので、深さ方向に配列されたシリコン原子１１１が、比較的に大きくずれて見えている。このため、注入面１０９に照射されたドーパントイオンがシリコン原子１１１に衝突する可能性が高くなり、緩濃度ピークを形成できなくなる。入射角θが±３°以下であれば、緩濃度ピークが形成できた。緩濃度ピークを形成する場合、入射角θは±３°以下であってよく、±２°以下であってよく、±１°以下であってよく、０°であってもよい。
　一方で、入射角θが±３°より大きい場合には、急峻濃度ピークが形成された。急峻濃度ピークを形成する場合、入射角θは±３°より大きくてよく、±４°以上であってよく、±５°以上であってよく、±６°以上であってよく、±７°以上であってもよい。また、ドーピング濃度ピーク２０２毎に入射角θを調整することで、緩濃度ピークおよび急峻濃度ピークが混在したバッファ領域２０を形成できる。図４における第２のドーピング濃度ピーク２０２－２は、入射角θを３°に設定して形成している。図４における第２のドーピング濃度ピーク２０２－２以外のドーピング濃度ピーク２０２は、入射角θを７°に設定して形成している。
　図１２は、入射角θが７°、回転角γが２３°の場合の、ドーパントイオンの照射方向から見た、半導体ウエハ１１０のシリコン原子の配列例を示す。本例では、θが更に大きくなっているので、深さ方向に配列されたシリコン原子１１１が、更に大きくずれて見えている。このため、注入面１０９に照射されたドーパントイオンがシリコン原子１１１に衝突する可能性が高くなり、緩濃度ピークを形成できなくなる。また、回転角γが０°より大きいので、深さ方向に配列されたシリコン原子１１１が、斜めにずれて見える。ただし、回転角γを変更しても、ドーピング濃度ピーク２０２の上側裾２０５の傾きａは、それほど変化しなかった。回転角γは、緩濃度ピークおよび急峻濃度ピークにおいて異ならせてよく、同一であってもよい。
　図１３は、バッファ領域２０におけるドーピング濃度分布の他の例を示す図である。本例のバッファ領域２０は、緩濃度ピークを２つ以上含む。深さ方向において隣り合って配置された２つのドーピング濃度ピーク２０２（図１３の例では第２のドーピング濃度ピーク２０２－２と、第３のドーピング濃度ピーク２０２－３）が緩濃度ピークであってよい。
　隣り合う２つのドーピング濃度ピーク２０２を緩濃度ピークとすることで、濃度ピーク間の極小部２１０－２のドーピング濃度が比較的に高くなる。このため、これらのドーピング濃度ピーク２０２の近傍に空間電荷領域が到達した場合のターンオフサージを抑制しやすくなる。２つ以上の緩濃度ピークのドーピング濃度は、下面２３から離れるに従って減少してよい。
　図１４は、バッファ領域２０におけるドーピング濃度分布の他の例を示す図である。本例のバッファ領域２０は、第２のドーピング濃度ピーク２０２－２、第３のドーピング濃度ピーク２０２－３、第４のドーピング濃度ピーク２０２－４が緩濃度ピークであってよい。すなわち、急峻濃度ピークである第１のドーピング濃度ピーク２０２－１以外のドーピング濃度ピークが、緩濃度ピークであってよい。本明細書では、ドリフト領域１８の上端から下面２３に向かってドーピング濃度を積分した積分値を積分濃度と称する。ドリフト領域１８の上端は、蓄積領域１６との境界を用いてよく、蓄積領域１６が存在しない場合はベース領域１４との境界を用いてもよい。またゲートトレンチ部４０の下端位置Ｚｔを、ドリフト領域１８の上端位置としてもよい。
　半導体基板１０は、積分濃度が臨界積分濃度に達する臨界深さ位置Ｚｒを有する。臨界積分濃度ｎｃは、例えば下式で示される。
　ｎｃ＝εｓ×Ｅｃ／ｑ
　ただし、εｓは半導体基板１０を形成する材料の誘電率であり、ｑは電荷素量であり、Ｅｃは半導体基板１０の絶縁破壊電界強度である。例えば半導体基板１０がシリコン基板の場合、Ｅｃは１．８×１０５～２．５×１０５（Ｖ／ｃｍ）であり、ｎｃは１．２×１０１２～１．６×１０１２（／ｃｍ２）である。
　また、コレクタ電極２４およびエミッタ電極５２間に順バイアスが印加され、電界強度の最大値が半導体基板１０の絶縁破壊電界強度に達してアバランシェ降伏が発生した場合において、ドリフト領域１８の特定位置までが空乏化（空間電荷領域化）する場合に、ドリフト領域１８の上端から当該特定位置までドナー濃度を積分した値が、臨界積分濃度に対応する。空間電荷領域（空乏層）は、最大で臨界深さ位置Ｚｒまで達する場合がある。
　臨界深さ位置Ｚｒよりも上面２１側に配置されたドーピング濃度ピーク２０２のうち、頂点２０３のドーピング濃度が最大のドーピング濃度ピーク２０２が緩濃度ピークであってよい。臨界深さ位置Ｚｒよりも上面２１側に配置されたドーピング濃度ピーク２０２のうち、２つ以上のドーピング濃度ピーク２０２が緩濃度ピークであってもよい。図１４に示すように、臨界深さ位置Ｚｒよりも上面２１側に配置されたドーピング濃度ピーク２０２の全てが緩濃度ピークであってもよい。このような構成によっても、ターンオフサージを抑制できる。
　図１から図１４において説明した例において、バッファ領域２０は水素を含んでよい。バッファ領域２０のドーピング濃度ピーク２０２のうち、少なくとも１つはプロトン等の水素イオンを注入して形成された水素ドナーの濃度ピークであってよい。緩濃度ピークが水素ドナーの濃度ピークであってよい。急峻濃度ピークは、リン等の水素ドナー以外のドナーの濃度ピークであってよく、水素ドナーの濃度ピークであってもよい。
　また、バッファ領域２０のドーピング濃度ピーク２０２のうち、ドーピング濃度の極大値（頂点２０３におけるドーピング濃度）が、半導体基板１０のバルク・ドナー濃度Ｄｂの１０倍以上であるドーピング濃度ピーク２０２の少なくとも１つが、緩濃度ピークであってよい。緩濃度ピークの頂点２０３におけるドーピング濃度は、バルク・ドナー濃度Ｄｂの１００倍以上であってもよい。
　図１５は、半導体装置１００の製造方法において、バッファ領域２０を形成する工程を説明する図である。バッファ領域２０以外の構造は、公知の工程で形成してよい。本例の製造方法は、緩濃度ピーク形成段階Ｓ３０１と、急峻濃度ピーク形成段階Ｓ３０２とを有する。緩濃度ピーク形成段階Ｓ３０１と、急峻濃度ピーク形成段階Ｓ３０２とは、いずれを先に行ってもよい。
　緩濃度ピーク形成段階Ｓ３０１では、図８から図１２において説明したように、ドーパントイオンの入射角θを調整することで緩濃度ピークを形成する。また急峻濃度ピーク形成段階Ｓ３０２では、図８から図１２において説明したように、ドーパントイオンの入射角θを調整することで急峻濃度ピークを形成する。
　具体的には、半導体基板１０の下面２３から１つ以上の深さ位置に第１導電型のドーパントイオンを注入してバッファ領域２０を形成する場合において、少なくとも１つの深さ位置に対して、半導体基板１０の下面２３に対するドーパントイオンの入射角θを±３°以下にする。これにより、当該深さ位置に緩濃度ピークを形成できる。また、バッファ領域２０を形成する場合において、少なくとも１つの深さ位置に対して、半導体基板１０の下面２３に対するドーパントイオンの入射角θを±３°より大きくする。これにより、当該深さ位置に急峻濃度ピークを形成できる。なお、それぞれの深さ位置にドーパントイオンを注入した後に半導体基板１０を熱処理することで、ドーパントを活性化させる。緩濃度ピーク形成段階Ｓ３０１と、急峻濃度ピーク形成段階Ｓ３０２のそれぞれにおいて熱処理を行ってよく、緩濃度ピーク形成段階Ｓ３０１および急峻濃度ピーク形成段階Ｓ３０２の両方を行った後に熱処理を一括して行ってもよい。
　以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
　請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、２９・・・直線部分、３０・・・ダミートレンチ部、３１・・・先端部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、３９・・・直線部分、４０・・・ゲートトレンチ部、４１・・・先端部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、５２・・・エミッタ電極、５４・・・コンタクトホール、６０、６１・・・メサ部、７０・・・トランジスタ部、８０・・・ダイオード部、８１・・・延長領域、８２・・・カソード領域、９０・・・エッジ終端構造部、１００・・・半導体装置、１０６・・・位置、１０７・・・投影線、１０８・・・ノッチ、１０９・・・注入面、１１０・・・半導体ウエハ、１１１・・・シリコン原子、１３０・・・外周ゲート配線、１３１・・・活性側ゲート配線、１６０・・・活性部、１６２・・・端辺、１６４・・・ゲートパッド、２０２・・・ドーピング濃度ピーク、２０３・・・頂点、２０４・・・下側裾、２０５・・・上側裾、２１０・・・極小部、２２１・・・下側直線、２２２・・・上側直線

Claims (19)

  1. 　上面および下面を有し、第１導電型のドリフト領域が設けられた半導体基板と、
    　前記半導体基板において前記ドリフト領域と前記下面との間に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型のドーピング濃度ピークを１つ以上含むバッファ領域と
    　を備え、
    　前記ドーピング濃度ピークは、前記ドーピング濃度が極大値を示す頂点と、前記頂点から前記下面に向かって前記ドーピング濃度が単調に減少する下側裾と、前記頂点から前記上面に向かって前記ドーピング濃度が単調に減少する上側裾とを有し、
    　前記バッファ領域の前記ドーピング濃度ピークの少なくとも１つは、前記下側裾の傾きの絶対値で前記上側裾の傾きの絶対値を除算した傾き比が０．１以上、３以下の緩濃度ピークである
    　半導体装置。
  2. 　前記バッファ領域は、前記ドーピング濃度ピークを２つ以上含む
    　請求項１に記載の半導体装置。
  3. 　前記バッファ領域は、前記緩濃度ピークを２つ以上含む
    　請求項２に記載の半導体装置。
  4. 　前記バッファ領域は水素を含む
    　請求項１に記載の半導体装置。
  5. 　前記バッファ領域は、２つの前記ドーピング濃度ピークの間に設けられ、前記ドーピング濃度が極小値を示す極小部を有し、
    　前記緩濃度ピークの頂点と、前記緩濃度ピークの前記上面側に配置された前記極小部との、前記半導体基板の深さ方向における距離が、３μｍ以上、５μｍ以下である
    　請求項１に記載の半導体装置。
  6. 　前記バッファ領域の前記ドーピング濃度ピークの少なくとも１つは、前記下側裾の傾きの絶対値で前記上側裾の傾きの絶対値を除算した傾き比が３より大きい急峻濃度ピークである
    　請求項１に記載の半導体装置。
  7. 　前記バッファ領域の前記ドーピング濃度ピークの少なくとも１つは、前記ドーピング濃度ピークの頂点と、前記ドーピング濃度ピークの前記上面側に配置された前記極小部との、前記半導体基板の深さ方向における距離が３μｍ未満の急峻濃度ピークである
    　請求項５に記載の半導体装置。
  8. 　前記バッファ領域の前記ドーピング濃度ピークのうち、前記下面との距離が最大の前記ドーピング濃度ピークが前記急峻濃度ピークである
    　請求項６に記載の半導体装置。
  9. 　前記バッファ領域の前記ドーピング濃度ピークのうち、前記下面との距離が最小の前記ドーピング濃度ピークが前記急峻濃度ピークである
    　請求項６に記載の半導体装置。
  10. 　前記緩濃度ピークよりも前記上面側に配置された前記ドーピング濃度ピークのうちの少なくとも１つが前記急峻濃度ピークである
    　請求項６に記載の半導体装置。
  11. 　前記下面との距離が２番目に小さい前記ドーピング濃度ピークが前記緩濃度ピークである
    　請求項６から１０のいずれか一項に記載の半導体装置。
  12. 　前記下面との距離が最も小さい前記ドーピング濃度ピーク以外の前記ドーピング濃度ピークのうち、前記ドーピング濃度が最大の前記ドーピング濃度ピークが前記緩濃度ピークである
    　請求項６から１０のいずれか一項に記載の半導体装置。
  13. 　前記バッファ領域は３つ以上の前記ドーピング濃度ピークを有し、
    　前記下面との距離が最も小さい前記ドーピング濃度ピーク、および、前記下面との距離が最も大きい前記ドーピング濃度ピーク以外の前記ドーピング濃度ピークのうちの少なくとも１つが前記緩濃度ピークである
    　請求項６から１０のいずれか一項に記載の半導体装置。
  14. 　前記バッファ領域は、前記半導体基板の深さ方向において隣り合って配置された２つ以上の前記緩濃度ピークを有する
    　請求項１から１０のいずれか一項に記載の半導体装置。
  15. 　前記ドリフト領域の上端から前記下面に向かって前記ドーピング濃度を積分した積分濃度が前記半導体基板の臨界積分濃度となる、臨界深さ位置よりも前記上面側に配置された前記ドーピング濃度ピークのうち、前記ドーピング濃度が最大の前記ドーピング濃度ピークが前記緩濃度ピークである
    　請求項１から１０のいずれか一項に記載の半導体装置。
  16. 　前記臨界深さ位置よりも前記上面側に配置された前記ドーピング濃度ピークの全てが前記緩濃度ピークである
    　請求項１５に記載の半導体装置。
  17. 　前記ドーピング濃度ピークのうち、前記ドーピング濃度の極大値が前記半導体基板のバルク・ドナー濃度の１０倍以上である前記ドーピング濃度ピークの少なくとも１つが、前記緩濃度ピークである
    　請求項１から１０のいずれか一項に記載の半導体装置。
  18. 　上面および下面を有し第１導電型のドリフト領域が設けられた半導体基板と、前記半導体基板において前記ドリフト領域と前記下面との間に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型のドーピング濃度ピークを１つ以上含むバッファ領域とを備える半導体装置の製造方法であって、
    　前記半導体基板の前記下面から１つ以上の深さ位置に第１導電型のドーパントイオンを注入して前記バッファ領域を形成する場合において、少なくとも１つの前記深さ位置に対して、前記半導体基板の前記下面に対する前記ドーパントイオンの入射角を±３°以下にする製造方法。
  19. 　前記バッファ領域を形成する場合において、少なくとも１つの前記深さ位置に対して、前記半導体基板の前記下面に対する前記ドーパントイオンの入射角を±３°より大きくする
    　請求項１８に記載の製造方法。
PCT/JP2023/002394 2022-01-28 2023-01-26 半導体装置および製造方法 WO2023145805A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202380012495.7A CN117561610A (zh) 2022-01-28 2023-01-26 半导体装置及制造方法
JP2023576968A JPWO2023145805A1 (ja) 2022-01-28 2023-01-26
US18/542,812 US20240128320A1 (en) 2022-01-28 2023-12-18 Semiconductor device and manufacturing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022011904 2022-01-28
JP2022-011904 2022-01-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/542,812 Continuation US20240128320A1 (en) 2022-01-28 2023-12-18 Semiconductor device and manufacturing method

Publications (1)

Publication Number Publication Date
WO2023145805A1 true WO2023145805A1 (ja) 2023-08-03

Family

ID=87471526

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/002394 WO2023145805A1 (ja) 2022-01-28 2023-01-26 半導体装置および製造方法

Country Status (4)

Country Link
US (1) US20240128320A1 (ja)
JP (1) JPWO2023145805A1 (ja)
CN (1) CN117561610A (ja)
WO (1) WO2023145805A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016203545A1 (ja) * 2015-06-16 2016-12-22 三菱電機株式会社 半導体装置の製造方法
WO2017047285A1 (ja) * 2015-09-16 2017-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2021075330A1 (ja) * 2019-10-17 2021-04-22 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2021201216A1 (ja) * 2020-04-01 2021-10-07 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016203545A1 (ja) * 2015-06-16 2016-12-22 三菱電機株式会社 半導体装置の製造方法
WO2017047285A1 (ja) * 2015-09-16 2017-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2021075330A1 (ja) * 2019-10-17 2021-04-22 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2021201216A1 (ja) * 2020-04-01 2021-10-07 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JPWO2023145805A1 (ja) 2023-08-03
CN117561610A (zh) 2024-02-13
US20240128320A1 (en) 2024-04-18

Similar Documents

Publication Publication Date Title
JP7268743B2 (ja) 半導体装置
JP2021182614A (ja) 半導体装置および半導体装置の製造方法
JP7272454B2 (ja) 半導体装置および半導体装置の製造方法
JP7476996B2 (ja) 半導体装置
JP2024024105A (ja) 半導体装置
US20230197772A1 (en) Semiconductor device
US20230039920A1 (en) Semiconductor device
US20220216056A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20220149159A1 (en) Semiconductor device
JP7323049B2 (ja) 半導体装置および半導体装置を備えた電力変換装置
WO2023145805A1 (ja) 半導体装置および製造方法
WO2023140254A1 (ja) 半導体装置
WO2023063411A1 (ja) 半導体装置
JP7452632B2 (ja) 半導体装置および半導体装置の製造方法
JP7279806B2 (ja) 半導体装置および半導体装置の製造方法
US20240030322A1 (en) Semiconductor apparatus, and manufacturing method thereof
JP7231066B2 (ja) 半導体装置および半導体装置の製造方法
WO2023063412A1 (ja) 半導体装置および半導体装置の製造方法
US20230038712A1 (en) Semiconductor device
US20240162285A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20230144542A1 (en) Manufacturing method of semiconductor device and semiconductor device
US20240055483A1 (en) Semiconductor device
WO2022014624A1 (ja) 半導体装置
WO2021125147A1 (ja) 半導体装置および半導体装置の製造方法
JP2023119676A (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23747015

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202380012495.7

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2023576968

Country of ref document: JP