CN117561610A - 半导体装置及制造方法 - Google Patents

半导体装置及制造方法 Download PDF

Info

Publication number
CN117561610A
CN117561610A CN202380012495.7A CN202380012495A CN117561610A CN 117561610 A CN117561610 A CN 117561610A CN 202380012495 A CN202380012495 A CN 202380012495A CN 117561610 A CN117561610 A CN 117561610A
Authority
CN
China
Prior art keywords
doping concentration
peak
concentration
region
concentration peak
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202380012495.7A
Other languages
English (en)
Inventor
谷口竣太郎
泷下博
百田圣自
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN117561610A publication Critical patent/CN117561610A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体装置，其缓冲区的掺杂浓度峰具有掺杂浓度呈现极大值的顶点、掺杂浓度从顶点朝向下表面单调地减小的下侧拖尾、以及掺杂浓度从顶点朝向上表面单调地减小的上侧拖尾，缓冲区的掺杂浓度峰中的至少一个掺杂浓度峰是平缓浓度峰，该平缓浓度峰是使上侧拖尾的斜率的绝对值除以下侧拖尾的斜率的绝对值而得的斜率比为0.1以上且3以下的浓度峰。

Description

半导体装置及制造方法
技术领域
本发明涉及一种半导体装置及制造方法。
背景技术
以往，在IGBT等半导体装置中，已知有在漂移区与集电区之间设置高浓度的缓冲区的结构(例如，参照专利文献1)。
现有技术文献
专利文献
专利文献1：WO2020-100995号
发明内容
技术问题
在半导体装置中，优选降低关断浪涌。
技术方案
为了解决上述课题，在本发明的第一方式中，提供一种半导体装置。半导体装置可以具备半导体基板，所述半导体基板具有上表面和下表面，并设置有第一导电型的漂移区。半导体装置可以具备缓冲区，所述缓冲区在所述半导体基板中设置于所述漂移区与所述下表面之间，并包含一个以上的掺杂浓度比所述漂移区的掺杂浓度高的第一导电型的掺杂浓度峰。所述掺杂浓度峰可以具有所述掺杂浓度呈现极大值的顶点、所述掺杂浓度从所述顶点朝向所述下表面单调地减小的下侧拖尾、以及所述掺杂浓度从所述顶点朝向所述上表面单调地减小的上侧拖尾。所述缓冲区的所述掺杂浓度峰中的至少一个掺杂浓度峰可以是平缓浓度峰，所述平缓浓度峰是使所述上侧拖尾的斜率的绝对值除以所述下侧拖尾的斜率的绝对值而得的斜率比为0.1以上且3以下的浓度峰。
所述缓冲区可以包含两个以上的所述掺杂浓度峰。
所述缓冲区可以包含两个以上的所述平缓浓度峰。
所述缓冲区可以含有氢。
缓冲区可以具有极小部，所述极小部设置在两个所述掺杂浓度峰之间，且所述掺杂浓度呈现极小值。所述平缓浓度峰的顶点与配置于所述平缓浓度峰的所述上表面侧的所述极小部之间的在所述半导体基板的深度方向上的距离可以为3μm以上且5μm以下。
所述缓冲区的所述掺杂浓度峰中的至少一个掺杂浓度峰可以是陡峭浓度峰，所述陡峭浓度峰是使所述上侧拖尾的斜率的绝对值除以所述下侧拖尾的斜率的绝对值而得的斜率比大于3的浓度峰。
所述缓冲区的所述掺杂浓度峰中的至少一个掺杂浓度峰可以是陡峭浓度峰，所述陡峭浓度峰是所述掺杂浓度峰的顶点与配置于所述掺杂浓度峰的所述上表面侧的所述极小部之间的在所述半导体基板的深度方向上的距离小于3μm的浓度峰。
所述缓冲区的所述掺杂浓度峰中的与所述下表面之间的距离最大的所述掺杂浓度峰可以是所述陡峭浓度峰。
所述缓冲区的所述掺杂浓度峰中的与所述下表面之间的距离最小的所述掺杂浓度峰可以是所述陡峭浓度峰。
配置于比所述平缓浓度峰更靠所述上表面侧的所述掺杂浓度峰中的至少一个掺杂浓度峰可以是所述陡峭浓度峰。
与所述下表面之间的距离为第二小的所述掺杂浓度峰可以是所述平缓浓度峰。
除与所述下表面之间的距离最小的所述掺杂浓度峰以外的所述掺杂浓度峰中的所述掺杂浓度最大的所述掺杂浓度峰可以是所述平缓浓度峰。
所述缓冲区可以具有3个以上的所述掺杂浓度峰。除与所述下表面之间的距离最小的所述掺杂浓度峰以及与所述下表面之间的距离最大的所述掺杂浓度峰以外的所述掺杂浓度峰中的至少一个掺杂浓度峰可以是所述平缓浓度峰。
所述缓冲区可以具有在所述半导体基板的深度方向上相邻配置的两个以上的所述平缓浓度峰。
配置于比临界深度位置更靠所述上表面侧的所述掺杂浓度峰中的所述掺杂浓度最大的所述掺杂浓度峰可以是所述平缓浓度峰，所述临界深度位置是从所述漂移区的上端朝向所述下表面对所述掺杂浓度进行积分而得的积分浓度成为所述半导体基板的临界积分浓度的位置。
配置于比所述临界深度位置更靠所述上表面侧的所述掺杂浓度峰可以全部都是所述平缓浓度峰。
所述掺杂浓度峰中的所述掺杂浓度的极大值为所述半导体基板的体施主浓度的10倍以上的所述掺杂浓度峰中的至少一个掺杂浓度峰可以是所述平缓浓度峰。
在本发明的第二方式中，提供一种半导体装置的制造方法，所述半导体装置具备：半导体基板，其具有上表面和下表面，并设置有第一导电型的漂移区；以及缓冲区，其在所述半导体基板中设置在所述漂移区与所述下表面之间，并包含一个以上的掺杂浓度比所述漂移区的掺杂浓度高的第一导电型的掺杂浓度峰。在制造方法中，在从所述半导体基板的所述下表面向一个以上的深度位置注入第一导电型的掺杂剂离子而形成所述缓冲区的情况下，针对至少一个所述深度位置，可以使所述掺杂剂离子相对于所述半导体基板的所述下表面的入射角为±3°以下。
在形成所述缓冲区的情况下，针对至少一个所述深度位置，可以使所述掺杂剂离子相对于所述半导体基板的所述下表面的入射角大于±3°。
应予说明，上述发明内容并未列举本发明的全部必要特征。另外，这些特征组的子组合也能够另外成为发明。
附图说明
图1是示出本发明的一个实施方式的半导体装置100的一例的俯视图。
图2是图1中的区域D的放大图。
图3是示出图2中的e-e截面的一例的图。
图4是示出图3的f-f线处的掺杂浓度分布的一例的图。
图5是示出掺杂浓度峰202的下侧拖尾204的斜率b和上侧拖尾205的斜率a的计算方法的一例的图。
图6是示出第四掺杂浓度峰202-4的上侧拖尾205的斜率a的计算方法的一例的图。
图7是第二掺杂浓度峰202-2和第三掺杂浓度峰202-3的附近的掺杂浓度分布的放大图。
图8是说明形成缓冲区20的掺杂浓度峰202的制造工序的一例的图。
图9示出入射角θ为0°且旋转角γ为0°的情况下的从掺杂剂离子的照射方向观察到的半导体晶片110的硅原子111的排列例。
图10示出入射角θ为2°且旋转角γ为0°的情况下的从掺杂剂离子的照射方向观察到的半导体晶片110的硅原子的排列例。
图11示出入射角θ为4°且旋转角γ为0°的情况下的从掺杂剂离子的照射方向观察到的半导体晶片110的硅原子的排列例。
图12示出入射角θ为7°且旋转角γ为23°的情况下的从掺杂剂离子的照射方向观察到的半导体晶片110的硅原子的排列例。
图13是示出缓冲区20中的掺杂浓度分布的另一例的图。
图14是示出缓冲区20中的掺杂浓度分布的另一例的图。
图15是说明在半导体装置100的制造方法中形成缓冲区20的工序的图。
符号说明
10：半导体基板；11：阱区；12：发射区；14：基区；15：接触区；16：蓄积区；18：漂移区；20：缓冲区；21：上表面；22：集电区；23：下表面；24：集电极；29：直线部分；30：虚设沟槽部；31：前端部；32：虚设绝缘膜；34：虚设导电部；38：层间绝缘膜；39：直线部分；40：栅极沟槽部；41：前端部；42：栅极绝缘膜；44：栅极导电部；52：发射极；54：接触孔；60、61：台面部；70：晶体管部；80：二极管部；81：延长区；82：阴极区；90：边缘终端结构部；100：半导体装置；106：位置；107：投影线；108：缺口；109：注入面；110：半导体晶片；111：硅原子；130：外周栅极布线；131：有源侧栅极布线；160：有源部；162：端边；164：栅极焊盘；202：掺杂浓度峰；203：顶点；204：下侧拖尾；205：上侧拖尾；210：极小部；221：下侧直线；222：上侧直线
具体实施方式
以下，虽然通过发明的实施方式对本发明进行说明，但是以下的实施方式并不限定权利要求所涉及的发明。另外，实施方式中所说明的特征的全部组合未必是发明的技术方案所必须的。
在本说明书中，将与半导体基板的深度方向平行的方向上的一侧称为“上”，将另一侧称为“下”。在基板、层或其他部件的两个主面之中，将一个面称为上表面，将另一个面称为下表面。“上”、“下”的方向不限于重力方向或半导体装置实际安装时的方向。
在本说明书中，有时使用X轴、Y轴以及Z轴的直角坐标轴来说明技术事项。直角坐标轴只不过确定构成要素的相对位置，并不限定特定的方向。例如，Z轴并不限定表示相对于地面的高度方向。应予说明，+Z轴方向与-Z轴方向是彼此相反的方向。在不记载正负而记载为Z轴方向的情况下，是指与+Z轴和-Z轴平行的方向。
在本说明书中，将与半导体基板的上表面和下表面平行的正交轴设为X轴和Y轴。另外，将与半导体基板的上表面和下表面垂直的轴设为Z轴。在本说明书中，有时将Z轴的方向称为深度方向。另外，在本说明书中，有时将包括X轴和Y轴而与半导体基板的上表面和下表面平行的方向称为水平方向。
另外，有时将从半导体基板的深度方向上的中心起到半导体基板的上表面为止的区域称为上表面侧。同样地，有时将从半导体基板的深度方向上的中心起到半导体基板的下表面为止的区域称为下表面侧。
在本说明书中，在称为“同一”或者“相等”的情况下，也可以包括具有因制造偏差等而引起的误差的情况。该误差例如在10％以内。
在本说明书中，将掺杂了杂质的掺杂区的导电型设为P型或N型而进行说明。在本说明书中，杂质有时特别指N型的施主和P型的受主中的某一种，有时记载为掺杂剂。在本说明书中，掺杂是指向半导体基板导入施主或受主而形成为呈现N型的导电型的半导体或呈现P型的导电型的半导体。
在本说明书中，掺杂浓度是指热平衡状态下的施主的浓度或受主的浓度。在本说明书中，净掺杂浓度是指在将施主浓度设为正离子的浓度并将受主浓度设为负离子的浓度而包含电荷的极性相加所得的实质的浓度。作为一例，若将施主浓度设为ND，并将受主浓度设为NA，则任意位置处的实质的净掺杂浓度成为ND-NA。在本说明书中，有时将净掺杂浓度仅记载为掺杂浓度。
施主具有向半导体供给电子的功能。受主具有从半导体获取电子的功能。施主和受主不限于杂质本身。例如，存在于半导体中的空位(V)、氧(O)以及氢(H)结合所得的VOH缺陷作为供给电子的施主而起作用。在本说明书中，有时将VOH缺陷称为氢施主。
在本说明书中，半导体基板整体地分布有N型的体施主。体施主是在制造成为半导体基板的基础的晶锭时，由在晶锭内大致均匀地包含的掺杂剂而形成的施主。本例的体施主是除氢以外的元素。虽然体施主的掺杂剂是例如磷、锑、砷、硒、硫磺，但是不限于此。本例的体施主是磷。体施主也包含在P型的区域。半导体基板可以是从半导体的晶锭切出的晶片，也可以是将晶片单片化而成的芯片。半导体的晶锭可以利用直拉法(CZ法)、磁场直拉法(MCZ法)、悬浮区熔法(FZ法)中的任一者来制造。本例中的晶锭是利用MCZ法来制造的。利用MCZ法制造出的基板所包含的氧浓度是1×1017～7×1017/cm3。利用FZ法制造出的基板所包含的氧浓度是1×1015～5×1016/cm3。氧浓度高的情况会有容易产生氢施主的倾向。体施主浓度可以使用分布在整个半导体基板10的体施主的化学浓度，也可以是该化学浓度的90％至100％之间的值。另外，半导体基板10也可以使用不包含磷等掺杂剂的无掺杂基板。在该情况下，无掺杂基板的体施主浓度(D0)为例如1×1010/cm3以上且5×1012/cm3以下。无掺杂基板的体施主浓度(D0)优选为1×1011/cm3以上。无掺杂基板的体施主浓度(D0)优选为5×1012/cm3以下。应予说明，本说明书中的各浓度可以是室温下的值。作为一例，室温下的值可以使用300K(开尔文)(约26.9℃)时的值。
在本说明书中记载为P+型或N+型的情况下，意味着掺杂浓度比P型或N型的掺杂浓度高，在记载为P-型或N-型的情况下，意味着掺杂浓度比P型或N型的掺杂浓度低。另外，在本说明书中记载为P++型或N++型的情况下，意味着掺杂浓度比P+型或N+型的掺杂浓度高。除非另有说明，否则本说明书中的单位制是SI单位制。虽然有时以cm来表示长度的单位，但是各计算可以换算为米(m)之后而进行。
在本说明书中，化学浓度是指不依赖于电活化的状态而测定的杂质的原子密度。化学浓度(原子密度)能够通过例如二次离子质谱分析法(SIMS)来计测。上述净掺杂浓度能够通过电压-电容测定法(CV法)来测定。另外，可以将利用扩展电阻测定法(SR法)而计测的载流子浓度作为净掺杂浓度。通过CV法或SR法计测的载流子浓度可以作为热平衡状态下的值。另外，在N型的区域中，施主浓度远远大于受主浓度，因此也可以将该区域中的载流子浓度设为施主浓度。同样地，在P型的区域中，也可以将该区域中的载流子浓度设为受主浓度。在本说明书中，有时将N型区的掺杂浓度称为施主浓度，有时将P型区的掺杂浓度称为受主浓度。
另外，在施主、受主或净掺杂的浓度分布具有峰的情况下，可以将该峰值作为该区域中的施主、受主或净掺杂的浓度。在施主、受主或净掺杂的浓度几乎均匀的情况下等，也可以将该区域中的施主、受主或净掺杂的浓度的平均值作为施主、受主或净掺杂的浓度。在本说明书中，在每单位体积的浓度表示中使用atoms/cm3或/cm3。该单位用于半导体基板内的施主或受主浓度、或者化学浓度。也可以省略atoms标记。
通过SR法计测的载流子浓度可以低于施主或受主的浓度。在测定扩展电阻时电流流通的范围内，有半导体基板的载流子迁移率低于结晶状态的载流子迁移率的值的情况。由于晶格缺陷等引起的晶体结构的紊乱(无序)而使载流子散乱，从而产生载流子迁移率的下降。
根据通过CV法或SR法计测的载流子浓度计算出的施主或受主的浓度可以低于表示施主或受主的元素的化学浓度。作为一例，在硅的半导体中成为施主的磷或砷的施主浓度、或者成为受主的硼(Boron)的受主浓度是它们的化学浓度的99％左右。另一方面，在硅的半导体中成为施主的氢的施主浓度是氢的化学浓度的0.1％至10％左右。
图1是示出本发明的一个实施方式的半导体装置100的一例的俯视图。在图1中示出将各部件投影到半导体基板10的上表面而得的位置。在图1中，仅示出半导体装置100的一部分部件，并省略一部分部件。
半导体装置100具备半导体基板10。半导体基板10是由半导体材料形成的基板。作为一例，半导体基板10是硅基板。半导体基板10在俯视时具有端边162。在本说明书中简称为俯视的情况是指从半导体基板10的上表面侧观察的情况。本例的半导体基板10具有在俯视时彼此相对的两组端边162。在图1中，X轴和Y轴与某一端边162平行。另外，Z轴与半导体基板10的上表面垂直。
在半导体基板10设置有有源部160。有源部160是在半导体装置100动作的情况下在半导体基板10的上表面与下表面之间供主电流沿深度方向流通的区域。在有源部160的上方设置有发射极，但在图1中进行了省略。有源部160可以指在俯视时在发射极处重叠的区域。另外，在俯视时被有源部160所夹的区域也可以包含于有源部160。
在有源部160设置有包括IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)等晶体管元件的晶体管部70。在有源部160可以还设置有包括续流二极管(FWD)等二极管元件的二极管部80。在图1的例子中，晶体管部70和二极管部80沿着半导体基板10的上表面的预定的排列方向(在本例中为X轴方向)交替地配置。本例的半导体装置100是反向导通型IGBT(RC-IGBT)。
在图1中，在配置晶体管部70的区域标注符号“I”，在配置二极管部80的区域标注符号“F”。在本说明书中，有时将在俯视时与排列方向垂直的方向称为延伸方向(在图1中为Y轴方向)。晶体管部70和二极管部80可以分别在延伸方向上具有长边。即，晶体管部70的Y轴方向上的长度比X轴方向上的宽度大。同样地，二极管部80的Y轴方向上的长度比X轴方向上的宽度大。晶体管部70和二极管部80的延伸方向与后述的各沟槽部的长边方向可以相同。
二极管部80在与半导体基板10的下表面相接的区域具有N+型的阴极区。在本说明书中，将设置有阴极区的区域称为二极管部80。即，二极管部80是在俯视时与阴极区重叠的区域。在半导体基板10的下表面，在除阴极区以外的区域可以设置有P+型的集电区。在本说明书中，有时在二极管部80也包括使二极管部80沿Y轴方向延长到后述的栅极布线的延长区81。在延长区81的下表面设置有集电区。
晶体管部70在与半导体基板10的下表面相接的区域具有P+型的集电区。另外，晶体管部70在半导体基板10的上表面侧周期性地配置有N型的发射区、P型的基区、具有栅极导电部和栅极绝缘膜的栅极结构。
半导体装置100在半导体基板10的上方可以具有一个以上的焊盘。本例的半导体装置100具有栅极焊盘164。半导体装置100也可以具有阳极焊盘、阴极焊盘以及电流检测焊盘等焊盘。各焊盘配置在端边162的附近。端边162的附近是指俯视时的端边162与发射极之间的区域。在实际安装半导体装置100时，各焊盘可以经由引线等布线与外部的电路连接。
在栅极焊盘164施加栅极电位。栅极焊盘164与有源部160的栅极沟槽部的导电部电连接。半导体装置100具备将栅极焊盘164与栅极沟槽部连接的栅极布线。在图1中，在栅极布线上标注斜阴影线。
本例的栅极布线具有外周栅极布线130和有源侧栅极布线131。外周栅极布线130在俯视时配置在有源部160与半导体基板10的端边162之间。本例的外周栅极布线130在俯视时包围有源部160。也可以将在俯视时被外周栅极布线130包围的区域设为有源部160。另外，在栅极布线的下方形成有阱区。阱区是浓度比后述的基区的浓度高的P型区，并从半导体基板10的上表面形成至比基区深的位置。也可以将在俯视时被阱区包围的区域设为有源部160。
外周栅极布线130与栅极焊盘164连接。外周栅极布线130配置在半导体基板10的上方。外周栅极布线130可以是含有铝等的金属布线。
有源侧栅极布线131设置于有源部160。通过在有源部160设置有源侧栅极布线131，从而对于半导体基板10的各区域而言，能够降低从栅极焊盘164起算的布线长度的偏差。
外周栅极布线130和有源侧栅极布线131与有源部160的栅极沟槽部连接。外周栅极布线130和有源侧栅极布线131配置在半导体基板10的上方。外周栅极布线130和有源侧栅极布线131可以是由掺杂有杂质的多晶硅等半导体形成的布线。
有源侧栅极布线131可以与外周栅极布线130连接。本例的有源侧栅极布线131以在Y轴方向上的大致中央从夹持有源部160的一侧的外周栅极布线130到另一侧的外周栅极布线130为止将有源部160横切的方式，沿X轴方向延伸而设置。在利用有源侧栅极布线131分割有源部160的情况下，在各分割区域，晶体管部70和二极管部80可以沿X轴方向交替地配置。
另外，半导体装置100可以具备：未图示的温度感测部，其是由多晶硅等形成的PN结二极管；以及未图示的电流检测部，其模拟设置在有源部160的晶体管部的动作。
在俯视时，本例的半导体装置100在有源部160与端边162之间具备边缘终端结构部90。本例的边缘终端结构部90配置在外周栅极布线130与端边162之间。边缘终端结构部90缓和半导体基板10的上表面侧的电场集中。边缘终端结构部90可以具备包围有源部160而设置为环状的保护环、场板和降低表面电场部中的至少一个。
图2是图1中的区域D的放大图。区域D是包括晶体管部70、二极管部80、以及有源侧栅极布线131的区域。本例的半导体装置100具备设置在半导体基板10的上表面侧的内部的栅极沟槽部40、虚设沟槽部30、阱区11、发射区12、基区14以及接触区15。栅极沟槽部40和虚设沟槽部30分别是沟槽部的一例。另外，本例的半导体装置100具备设置于半导体基板10的上表面的上方的发射极52和有源侧栅极布线131。发射极52和有源侧栅极布线131彼此分离地设置。
在发射极52与半导体基板10的上表面之间、以及有源侧栅极布线131与半导体基板10的上表面之间设置有层间绝缘膜，但是在图2中进行省略。在本例的层间绝缘膜以贯穿该层间绝缘膜的方式设置有接触孔54。在图2中，对各接触孔54标注斜阴影线。
发射极52设置在栅极沟槽部40、虚设沟槽部30、阱区11、发射区12、基区14以及接触区15的上方。发射极52通过接触孔54而与半导体基板10的上表面的发射区12、接触区15以及基区14接触。另外，发射极52通过设置于层间绝缘膜的接触孔而与虚设沟槽部30内的虚设导电部连接。发射极52在Y轴方向上的虚设沟槽部30的前端，可以与虚设沟槽部30的虚设导电部连接。
有源侧栅极布线131通过设置在层间绝缘膜的接触孔而与栅极沟槽部40连接。有源侧栅极布线131可以在栅极沟槽部40的Y轴方向上的前端部41与栅极沟槽部40的栅极导电部连接。有源侧栅极布线131不与虚设沟槽部30内的虚设导电部连接。
发射极52由包含金属的材料形成。在图2中示出设置发射极52的范围。例如，发射极52的至少一部分区域由铝或铝-硅合金、例如AlSi、AlSiCu等金属合金形成。发射极52在由铝等形成的区域的下层可以具有由钛或钛化合物等形成的阻挡金属。进一步地，在接触孔内，可以具有以与阻挡金属和铝等接触的方式埋入钨等而形成的插塞。
阱区11与有源侧栅极布线131重叠地设置。阱区11在不与有源侧栅极布线131重叠的范围也以预定的宽度延伸而设置。本例的阱区11相对于接触孔54的Y轴方向上的端部向有源侧栅极布线131侧分离而设置。阱区11是掺杂浓度比基区14的掺杂浓度高的第二导电型的区域。本例的基区14是P-型，阱区11是P+型。
晶体管部70和二极管部80各自具有多个沿排列方向排列的沟槽部。在本例的晶体管部70，一个以上的栅极沟槽部40与一个以上的虚设沟槽部30沿排列方向交替地设置。在本例的二极管部80，多个虚设沟槽部30沿排列方向而设置。在本例的二极管部80没有设置栅极沟槽部40。
本例的栅极沟槽部40可以具有沿与排列方向垂直的延伸方向延伸的两条直线部分39(沿延伸方向为直线状的沟槽的部分)、以及将两条直线部分39连接的前端部41。图2中的延伸方向是Y轴方向。
优选前端部41的至少一部分在俯视时被设置为曲线状。通过前端部41将两条直线部分39的Y轴方向上的端部彼此连接，从而能够缓和直线部分39的端部处的电场集中。
在晶体管部70，虚设沟槽部30设置在栅极沟槽部40的各直线部分39之间。在各直线部分39之间可以设置有一条虚设沟槽部30，也可以设置有多条虚设沟槽部30。虚设沟槽部30可以具有沿延伸方向延伸的直线形状，也可以与栅极沟槽部40同样地具有直线部分29和前端部31。图2所示的半导体装置100包括不具有前端部31的直线形状的虚设沟槽部30、以及具有前端部31的虚设沟槽部30这两者。
阱区11的扩散深度可以比栅极沟槽部40和虚设沟槽部30的深度深。栅极沟槽部40和虚设沟槽部30的Y轴方向上的端部在俯视时设置在阱区11。即，在各沟槽部的Y轴方向上的端部，各沟槽部的深度方向上的底部被阱区11覆盖。由此，能够缓和各沟槽部的该底部处的电场集中。
在排列方向上在各沟槽部之间设置有台面部。台面部是指在半导体基板10的内部被沟槽部夹持的区域。作为一例，台面部的上端是半导体基板10的上表面。台面部的下端的深度位置与沟槽部的下端的深度位置相同。本例的台面部在半导体基板10的上表面，沿沟槽在延伸方向(Y轴方向)上延伸而设置。在本例中，在晶体管部70设置有台面部60，在二极管部80设置有台面部61。在本说明书中仅称为台面部的情况下，泛指台面部60和台面部61。
在各台面部都设置有基区14。将在台面部中露出于半导体基板10的上表面的基区14中的、配置于距有源侧栅极布线131最近的位置的区域设为基区14-e。在图2中，虽然示出了在各台面部的延伸方向上的一侧的端部配置的基区14-e，但是在各台面部的另一侧的端部也配置有基区14-e。在各台面部，在俯视时被基区14-e夹持的区域可以设置有第一导电型的发射区12和第二导电型的接触区15中的至少一者。本例的发射区12是N+型，接触区15是P+型。发射区12和接触区15在深度方向上可以设置在基区14与半导体基板10的上表面之间。
晶体管部70的台面部60具有在半导体基板10的上表面露出的发射区12。发射区12与栅极沟槽部40相接地设置。与栅极沟槽部40相接的台面部60可以设置有在半导体基板10的上表面露出的接触区15。
台面部60中的各接触区15和各发射区12从X轴方向上的一侧的沟槽部起设置到另一侧的沟槽部为止。作为一例，台面部60的接触区15和发射区12沿沟槽部的延伸方向(Y轴方向)交替地配置。
在其他例中，台面部60的接触区15和发射区12可以沿沟槽部的延伸方向(Y轴方向)设置为条状。例如在与沟槽部相接的区域设置有发射区12，在被发射区12夹持的区域设置有接触区15。
在二极管部80的台面部61不设置发射区12。在台面部61的上表面可以设置有基区14和接触区15。在台面部61的上表面，被基区14-e夹持的区域可以与各基区14-e相接地设置有接触区15。在台面部61的上表面被接触区15夹持的区域可以设置有基区14。基区14可以配置在被接触区15夹持的整个区域。
在各台面部的上方设置有接触孔54。接触孔54配置在被基区14-e夹持的区域。本例的接触孔54设置在接触区15、基区14以及发射区12各区域的上方。接触孔54不设置在与基区14-e和阱区11对应的区域。接触孔54可以配置在台面部60的排列方向(X轴方向)上的中央。
在二极管部80，在与半导体基板10的下表面相邻的区域设置有N+型的阴极区82。在半导体基板10的下表面，在没有设置阴极区82的区域可以设置有P+型的集电区22。阴极区82和集电区22设置在半导体基板10的下表面23与缓冲区20之间。在图2中，利用虚线来表示阴极区82和集电区22之间的边界。
阴极区82在Y轴方向上相对于阱区11分离地配置。由此，能够确保掺杂浓度比较高且形成到深的位置的P型的区域(阱区11)与阴极区82之间的距离，从而能够提高耐压。本例的阴极区82的Y轴方向上的端部比接触孔54的Y轴方向上的端部更远离阱区11而配置。在其他例中，阴极区82的Y轴方向上的端部可以配置在阱区11与接触孔54之间。
图3是示出图2中的e-e截面的一例的图。e-e截面是通过发射区12和阴极区82的XZ面。本例的半导体装置100在该截面中具有半导体基板10、层间绝缘膜38、发射极52以及集电极24。
层间绝缘膜38设置在半导体基板10的上表面。层间绝缘膜38是包括添加了硼或磷等杂质的硅酸盐玻璃等绝缘膜、热氧化膜、以及其他绝缘膜中的至少一层的膜。在层间绝缘膜38设置有在图2中说明的接触孔54。
发射极52设置在层间绝缘膜38的上方。发射极52通过层间绝缘膜38的接触孔54而与半导体基板10的上表面21接触。集电极24设置在半导体基板10的下表面23。发射极52和集电极24由铝等金属材料形成。在本说明书中，将连结发射极52与集电极24的方向(Z轴方向)称为深度方向。
半导体基板10具有N型或N-型的漂移区18。漂移区18分别设置在晶体管部70和二极管部80。
在晶体管部70的台面部60，从半导体基板10的上表面21侧起依次设置有N+型的发射区12和P-型的基区14。在基区14的下方设置有漂移区18。在台面部60可以设置有N+型的蓄积区16。蓄积区16配置在基区14与漂移区18之间。
发射区12在半导体基板10的上表面21露出，并且与栅极沟槽部40相接地设置。发射区12可以与台面部60的两侧的沟槽部相接。发射区12的掺杂浓度比漂移区18的掺杂浓度高。
基区14设置在发射区12的下方。本例的基区14与发射区12相接地设置。基区14可以与台面部60的两侧的沟槽部相接。
蓄积区16设置在基区14的下方。蓄积区16是掺杂浓度比漂移区18的掺杂浓度高的N+型的区域。即，蓄积区16的施主浓度比漂移区18的施主浓度高。通过在漂移区18与基区14之间设置高浓度的蓄积区16，从而能够提高载流子注入促进效应(IE效应)，降低导通电压。蓄积区16可以以覆盖各台面部60中的基区14的整个下表面的方式设置。
在二极管部80的台面部61，与半导体基板10的上表面21相接而设置有P-型的基区14。在基区14的下方设置有漂移区18。在台面部61，在基区14的下方可以设置有蓄积区16。
在各晶体管部70和各二极管部80中，在漂移区18之下可以设置有N+型的缓冲区20。缓冲区20的掺杂浓度比漂移区18的掺杂浓度高。缓冲区20可以具有掺杂浓度比漂移区18的掺杂浓度高的浓度峰。浓度峰的掺杂浓度是指浓度峰的顶点处的掺杂浓度。另外，漂移区18的掺杂浓度可以使用掺杂浓度分布大致平坦的区域中的掺杂浓度的平均值。
缓冲区20可以在半导体基板10的深度方向(Z轴方向)上具有两个以上的浓度峰。缓冲区20的浓度峰可以设置在与例如氢(质子)或磷的化学浓度峰相同的深度位置。本例的缓冲区20包含作为氢施主的氢。缓冲区20可以作为防止从基区14的下端扩展的耗尽层到达P+型的集电区22和N+型的阴极区82的场截止层而发挥功能。
在晶体管部70中，在缓冲区20之下设置有P+型的集电区22。集电区22的受主浓度比基区14的受主浓度高。集电区22可以包含与基区14相同的受主，也可以包含与基区14不同的受主。集电区22的受主是例如硼。
在二极管部80中，在缓冲区20之下设置有N+型的阴极区82。阴极区82的施主浓度比漂移区18的施主浓度高。阴极区82的施主是例如氢或磷。应予说明，成为各区域的施主和受主的元素不限于上述例子。集电区22和阴极区82在半导体基板10的下表面23露出，并且与集电极24连接。集电极24可以与半导体基板10的整个下表面23接触。发射极52和集电极24可以由铝等金属材料形成。
在半导体基板10的上表面21侧设置有一个以上的栅极沟槽部40、以及一个以上的虚设沟槽部30。各沟槽部从半导体基板10的上表面21起，贯穿基区14而设置到基区14的下方。在设置有发射区12、接触区15以及蓄积区16中的至少任一者的区域中，各沟槽部也贯穿这些掺杂区。沟槽部贯穿掺杂区不限于以在形成掺杂区之后形成沟槽部的顺序进行制造的方法。在形成沟槽部之后，在沟槽部之间形成掺杂区而成的方法也包含于沟槽部贯穿掺杂区的方法中。
如上述那样，在晶体管部70设置有栅极沟槽部40和虚设沟槽部30。在二极管部80设置有虚设沟槽部30，不设置栅极沟槽部40。在本例中，二极管部80与晶体管部70的X轴方向上的边界是阴极区82与集电区22之间的边界。
栅极沟槽部40具有设置在半导体基板10的上表面21的栅极沟槽、栅极绝缘膜42以及栅极导电部44。栅极绝缘膜42覆盖栅极沟槽的内壁而设置。栅极绝缘膜42可以将栅极沟槽的内壁的半导体氧化或氮化而形成。栅极导电部44在栅极沟槽的内部，设置在比栅极绝缘膜42更靠内侧的位置。即，栅极绝缘膜42将栅极导电部44与半导体基板10绝缘。栅极导电部44由多晶硅等导电材料形成。
栅极导电部44在深度方向上可以设置得比基区14更长。该截面中的栅极沟槽部40在半导体基板10的上表面21被层间绝缘膜38覆盖。栅极导电部44与栅极布线电连接。若在栅极导电部44施加预定的栅极电压，则在基区14中的与栅极沟槽部40相接的界面的表层形成由电子的反型层形成的沟道。
虚设沟槽部30在该截面可以具有与栅极沟槽部40相同的结构。虚设沟槽部30具有设置在半导体基板10的上表面21的虚设沟槽、虚设绝缘膜32以及虚设导电部34。虚设导电部34与发射极52电连接。虚设绝缘膜32覆盖虚设沟槽的内壁而设置。虚设导电部34设置在虚设沟槽的内部，并且设置在比虚设绝缘膜32更靠内侧的位置。虚设绝缘膜32将虚设导电部34与半导体基板10绝缘。虚设导电部34可以由与栅极导电部44相同的材料形成。例如虚设导电部34由多晶硅等导电材料形成。虚设导电部34可以在深度方向上具有与栅极导电部44相同的长度。
本例的栅极沟槽部40和虚设沟槽部30在半导体基板10的上表面21被层间绝缘膜38覆盖。应予说明，虚设沟槽部30和栅极沟槽部40的底部可以是向下侧凸出的曲面状(在截面中是曲线状)。在本说明书中，将栅极沟槽部40的下端的深度位置设为Zt。
图4是示出图3的f-f线处的掺杂浓度分布的一例的图。f-f线是通过缓冲区20以及漂移区18的一部分的与Z轴平行的线。图4的横轴示出从缓冲区20的下端起算的Z轴方向上的距离(μm)。缓冲区20的下端是指例如集电区22与缓冲区20之间的边界位置。另外，从缓冲区20的下端起算的Z轴方向上的距离示出将缓冲区20的下端设为基准位置0的情况下的Z轴方向上的位置。图4的纵轴是示出每单位体积的掺杂浓度(/cm-3)的对数轴。
缓冲区20具有一个以上的掺杂浓度峰202。缓冲区20可以包含两个以上的掺杂浓度峰202。在图4的例子中，缓冲区20具有四个掺杂浓度峰202。在本说明书中，有时将多个掺杂浓度峰202从靠近缓冲区20的下端的掺杂浓度峰(或靠近半导体基板10的下表面23的掺杂浓度峰)起依次称为第一掺杂浓度峰202-1、第二掺杂浓度峰202-2、第三掺杂浓度峰202-3、第四掺杂浓度峰202-4、……。另外，在本说明书中，有时将多个掺杂浓度峰202中的最靠近缓冲区20的下端的掺杂浓度峰(或最靠近半导体基板10的下表面23的掺杂浓度峰)称为最浅浓度峰，并将最远离缓冲区20的下端的掺杂浓度峰(或最远离半导体基板10的下表面23的掺杂浓度峰)称为最深浓度峰。多个掺杂浓度峰202配置于半导体基板10的下表面23侧。一部分掺杂浓度峰202可以配置于半导体基板10的上表面21侧。
各个掺杂浓度峰202具有顶点203、下侧拖尾204以及上侧拖尾205。顶点203是掺杂浓度呈现极大值的点。下侧拖尾204是掺杂浓度从顶点203朝向下表面23单调地减小的部分。单调地减小是指没有掺杂浓度增大的位置的情况。即，在下侧拖尾204，掺杂浓度随着从顶点203向下表面23接近而减小或保持。上侧拖尾205是掺杂浓度从顶点203朝向上表面21单调地减小的部分。应予说明，在上述掺杂浓度的测定方法中，有时由于噪声、测定的误差等而相邻的测定点的值反复出现微小的减少或增加。在这样的情况下，也可以对在使用遍及3个点以上的测定点的平均值、或者使用遍及3个点以上的测定点进行拟合而得的值等将测定值平均之后是否单调地增加或单调地减少进行判定。
下侧拖尾204和上侧拖尾205的掺杂浓度比漂移区18的掺杂浓度Dd高。漂移区18的掺杂浓度Dd可以是漂移区18的掺杂浓度的平均值，也可以是漂移区18的在半导体基板10的厚度方向的中央处的掺杂浓度。漂移区18的掺杂浓度Dd可以与半导体基板10的体施主浓度Db一致，也可以比体施主浓度Db高。
本例的缓冲区20具有极小部210，该极小部210设置在两个掺杂浓度峰202之间，且掺杂浓度呈现极小值。在图4的例子中，在各个掺杂浓度峰202之间设置有极小部210。可以将从顶点203起到极小部210为止的区域设为下侧拖尾204或上侧拖尾205。其中，最深浓度峰(在本例中为第四掺杂浓度峰202-4)的上侧拖尾205的上表面21侧的边界位置是掺杂浓度成为漂移区18的掺杂浓度Dd的位置。另外，最浅浓度峰(在本例中为第一掺杂浓度峰202-1)的下侧拖尾204的下表面23侧的边界位置可以是与集电区22的PN结的位置。在是二极管部80的情况下，最浅浓度峰(在本例中为第一掺杂浓度峰202-1)的下侧拖尾204的下表面23侧的边界位置可以是阴极区82与缓冲区20之间的极小部的位置。在图4中，省略了集电区22与缓冲区20的PN结附近的掺杂浓度分布。
缓冲区20的掺杂浓度峰202中的至少一个掺杂浓度峰是上侧拖尾205的斜率比较平缓的平缓浓度峰。具体而言，在平缓浓度峰中，使上侧拖尾205的斜率的绝对值a除以下侧拖尾204的斜率的绝对值b而得的斜率比c＝a/b为0.1以上且3以下。在后面对各拖尾的斜率的计算方法进行描述。在本说明书中，有时将“斜率的绝对值”简称为“斜率”。在图4的例子中，从下表面23起算的距离为第二小的第二掺杂浓度峰202-2是平缓浓度峰。其他掺杂浓度峰202可以是平缓浓度峰，也可以不是平缓浓度峰。
如果使晶体管部70从导通状态转变为关断状态，则耗尽层(也称为空间电荷区)从基区14与漂移区18(或蓄积区16)的PN结向下表面23侧扩展。通过设置高浓度的缓冲区20，从而能够防止耗尽层到达集电区22，保持半导体装置100的耐压。
另一方面，如果从上表面21侧扩展的耗尽层到达浓度梯度陡峭的上侧拖尾205，则在电压波形产生附加的关断浪涌，有时导致电压峰增加或电压增加率(dV/dt)增加。在本例中，通过将至少一个掺杂浓度峰202设为平缓浓度峰，从而能够抑制关断浪涌中的电压峰的增加。另外，通过调整掺杂浓度峰202的梯度，从而即使不使缓冲区20中的掺杂浓度的累计值(剂量)变化，也能够抑制关断浪涌中的电压峰的增加。
图5是示出掺杂浓度峰202的下侧拖尾204的斜率b和上侧拖尾205的斜率a的计算方法的一例的图。在本例中，以第二掺杂浓度峰202-2为例进行说明，但其他掺杂浓度峰202也是同样的。将第二掺杂浓度峰202-2的顶点203处的掺杂浓度设为DH，将第一极小部210-1的掺杂浓度设为DL1，将第二极小部210-2的掺杂浓度设为DL2。第一极小部210-1配置于比第二掺杂浓度峰202-2的下侧拖尾204更靠下表面23侧，并且与下侧拖尾204连接。第二极小部210-2配置于比第二掺杂浓度峰202-2的上侧拖尾205更靠上表面21侧，并且与上侧拖尾205连接。
另外，将对下侧拖尾204进行近似而得的直线设为下侧直线221，将对上侧拖尾205进行近似而得的直线设为上侧直线222。可以将下侧直线221的斜率设为下侧拖尾204的斜率b。可以将上侧直线222的斜率设为上侧拖尾205的斜率a。
作为一例，下侧拖尾204的斜率b和上侧拖尾205的斜率a由下式给出。
b＝|log10(αH×DH)-log10(αL×DL1)|/(ZD2-ZD1)
a＝|log10(αL×DL2)-log10(αH×DH)|/(ZU2-ZU1)
应予说明，αH和αL是0以上且1以下的系数。另外，ZD2是在下侧拖尾204中掺杂浓度成为αH×DH的深度位置，ZD1是在下侧拖尾204掺杂浓度成为αL×DL1的深度位置，ZU2是在上侧拖尾205中掺杂浓度成为αL×DL2的深度位置，ZU1是在上侧拖尾205中掺杂浓度成为αH×DH的深度位置。应予说明，在ZD2与ZD1之间或ZU2与ZU1之间存在多个测定点的情况下，可以将深度位置设为x，并将掺杂浓度的常用对数设为y，通过一次函数的拟合来求出斜率a或斜率b。
在图5的例子中，αH为0.9，αL为0.4。在该情况下，下侧拖尾204的斜率b由下侧直线221的斜率给出，该下侧直线221是将在下侧拖尾204中掺杂浓度成为0.9×DH的点(深度位置ZD2)与在下侧拖尾204中掺杂浓度成为0.4×DL1的点(深度位置ZD1)连结的直线。另外，上侧拖尾205的斜率a由上侧直线222的斜率给出，该上侧直线222是将在上侧拖尾205中掺杂浓度成为0.9×DH的点(深度位置ZU1)与在上侧拖尾205中掺杂浓度成为0.4×DL2的点(深度位置ZU2)连结的直线。αH可以为0.8，也可以为0.7。αL可以为0.3，也可以为0.5。
应予说明，第一掺杂浓度峰202-1的下侧拖尾204与集电区22形成PN结，PN结部分相当于极小部210。在该情况下，有时难以确定极小部210的掺杂浓度。将第一掺杂浓度峰202-1的下侧拖尾204进行近似而得的下侧直线221可以是将在下侧拖尾204中掺杂浓度成为αH×DH的点与成为βL×DH的点连结的直线。βL是0以上且小于αH的系数。βL可以是αH的0.1倍，也可以是αH的0.01倍。
如上所述，缓冲区20的掺杂浓度峰202中的至少一个掺杂浓度峰是使上侧拖尾205的斜率b除以下侧拖尾204的斜率a而得的斜率比c为0.1以上且3以下的平缓浓度峰。平缓浓度峰的斜率比c可以为2.8以下，可以为2.5以下，可以为2以下，可以为1.5以下，可以为1以下，可以小于1，也可以为0.8以下。斜率比c越小，上侧拖尾205的浓度梯度越平缓，越易于降低关断噪声。另外，平缓浓度峰的斜率比c可以为0.2以上，也可以为0.4以上，还可以为0.5以上。
另外，缓冲区20的多个掺杂浓度峰202中的至少一个掺杂浓度峰可以是使上侧拖尾205的斜率a除以下侧拖尾204的斜率b而得的斜率比c大于3的陡峭浓度峰。在图4的例子中，除第二掺杂浓度峰202-2以外的掺杂浓度峰202为陡峭浓度峰。陡峭浓度峰的斜率比c可以为4以上，也可以为5以上。
应予说明，陡峭浓度峰的上侧拖尾205的浓度梯度陡峭，因此易于控制上侧拖尾205的深度位置。另外，掺杂剂的扩散程度的偏差也小，因此也易于控制顶点203处的掺杂浓度。
作为一例，缓冲区20的掺杂浓度峰202中的与下表面23之间的距离最大的最深浓度峰(在图4的例子中为第四掺杂浓度峰202-4)可以是陡峭浓度峰。由此，能够高精度地控制空间电荷区最初到达的掺杂浓度峰202的位置和掺杂浓度，易于控制半导体装置100的关断特性。
另外，缓冲区20的掺杂浓度峰202中的与下表面23之间的距离最小的最浅浓度峰(在图4的例子中为第一掺杂浓度峰202-1)可以是陡峭浓度峰。最浅浓度峰可以是多个掺杂浓度峰202中的掺杂浓度最大的掺杂浓度峰202。通过高精度地控制最浅浓度峰的位置和掺杂浓度，从而能够抑制对集电区22的掺杂浓度分布的影响。
另外，缓冲区20的掺杂浓度峰202可以为4个以上，缓冲区20的掺杂浓度峰202中的与下表面23之间的距离最小的最浅浓度峰(在图4的例子中为第一掺杂浓度峰202-1)可以是陡峭浓度峰，除最浅浓度峰以外的掺杂浓度峰202可以是平缓浓度峰。最浅浓度峰可以是多个掺杂浓度峰202中的掺杂浓度最大的掺杂浓度峰202。通过将除最浅浓度峰以外设为平缓浓度峰，从而能够抑制关断浪涌易于变大的掺杂浓度峰202处的关断浪涌中的电压峰的增加。
另外，除与下表面23之间的距离最小的第一掺杂浓度峰202-1以外的掺杂浓度峰202中的掺杂浓度最大的掺杂浓度峰202(在图4的例子中为第二掺杂浓度峰202-2)可以是平缓浓度峰。由此，能够抑制关断浪涌易于变大的掺杂浓度峰202处的关断浪涌。
另外，配置于比平缓浓度峰(在图4的例子中为第二掺杂浓度峰202-2)更靠上表面21侧的掺杂浓度峰202中的至少一个掺杂浓度峰可以是陡峭浓度峰。在图4的例子中，配置于比平缓浓度峰更靠上表面21侧的所有掺杂浓度峰202均为陡峭浓度峰。
另外，在缓冲区20具有3个以上的掺杂浓度峰202的情况下，除最浅浓度峰(在图4的例子中为第一掺杂浓度峰202-1)和最深浓度峰(在图4的例子中为第四掺杂浓度峰202-4)以外的掺杂浓度峰202中的至少一个掺杂浓度峰可以是平缓浓度峰。如上所述，通过将最浅浓度峰设为陡峭浓度峰，从而能够减小对集电区22的掺杂浓度的影响，通过将最深浓度峰设为陡峭浓度峰，从而能够高精度地控制半导体装置100的关断特性。另外，通过设置平缓浓度峰，从而能够抑制关断浪涌。在图4的例子中，除最浅浓度峰和最深浓度峰以外的掺杂浓度峰202包括平缓浓度峰和陡峭浓度峰。在其他例中，除最浅浓度峰和最深浓度峰以外的掺杂浓度峰202可以全部都是平缓浓度峰。
图6是示出第四掺杂浓度峰202-4的上侧拖尾205的斜率a的计算方法的一例的图。下侧拖尾204的斜率b的计算方法与图5的例子相同。本例的第四掺杂浓度峰202-4是最靠近漂移区18的最深浓度峰。
第四掺杂浓度峰202-4的上侧拖尾205连接于漂移区18。因此，在比上侧拖尾205更靠上表面21侧的缓冲区20，有时不存在掺杂浓度呈现极小值的极小部210。在本例中，代替极小部210的掺杂浓度，而将漂移区18的掺杂浓度Dd设为浓度DL2。在该情况下，上侧直线222的斜率a也由下式给出。
a＝|log10(αL×DL2)-log10(αH×DH)|/(ZU2-ZU1)
其他方面与在图5中所说明的例子相同。
图7是第二掺杂浓度峰202-2和第三掺杂浓度峰202-3的附近的掺杂浓度分布的放大图。在本例中，第二掺杂浓度峰202-2是平缓浓度峰，第三掺杂浓度峰202-3是陡峭浓度峰。
在第二掺杂浓度峰202-2和第三掺杂浓度峰202-3之间配置有掺杂浓度呈现极小值的第二极小部210-2。另外，在比第三掺杂浓度峰202-3更靠上表面21侧配置有第三极小部210-3。将第二掺杂浓度峰202-2的顶点203的深度位置设为ZP2，将第二极小部210-2的深度位置设为ZV2，将第三掺杂浓度峰202-3的顶点203的深度位置设为ZP3，将第三极小部210-3的深度位置设为ZV3。另外，将深度位置ZP2与ZV2之间的距离设为Z2，将深度位置ZP3与ZV3之间的距离设为Z3，将深度位置ZP2与ZP3之间的距离设为Z23。
由于第二掺杂浓度峰202-2是平缓浓度峰，所以第二掺杂浓度峰202-2的顶点203与第二极小部210-2之间的深度方向上的距离Z2变得比较大。另外，由于第三掺杂浓度峰202-3是陡峭浓度峰，所以第三掺杂浓度峰202-3的顶点203与第三极小部210-3之间的深度方向上的距离Z3变得比较小。
距离Z2可以比距离Z3大。距离Z2可以为距离Z3的1.5倍以上，也可以为距离Z3的2倍以上。本例的距离Z2为3μm以上且5μm以下。距离Z2可以为3.5μm以上，也可以为4μm以上。也可以与斜率比c无关地，将顶点203与极小部210分开距离Z2的掺杂浓度峰设为平缓浓度峰。本例的距离Z3小于3μm。也可以与斜率比c无关地，将顶点203与极小部210分开距离Z3的掺杂浓度峰设为陡峭浓度峰。距离Z3可以为2.5μm以下，也可以为2μm以下。
另外，第二极小部210-2可以配置在第二掺杂浓度峰202-2的顶点203与第三掺杂浓度峰202-3的顶点203之间的中央附近。例如，距离Z2可以为0.7×Z23以上且1.3×Z23以下。距离Z2也可以为0.8×Z23以上。距离Z2还可以为1.2×Z23以下。
图8是说明形成缓冲区20的掺杂浓度峰202的制造工序的一例的图。在本例中，通过对半导体晶片110的注入面109注入质子、磷、砷或锑等掺杂剂离子，从而形成掺杂浓度峰202。半导体晶片110包括多个半导体基板10。通过从半导体晶片110单片化地切出各个半导体基板10，从而形成多个半导体芯片。也可以代替半导体晶片110而对单片化而得的半导体基板10注入掺杂剂离子。注入面109相当于半导体基板10的下表面23。
在本例中，将掺杂剂离子相对于半导体晶片110(即多个半导体基板10)的注入面109的入射角设为θ。入射角θ是掺杂剂离子的照射方向与注入面109所成的角度。掺杂剂离子利用加速电压等加速能量，作为离子束向注入面109注入。掺杂剂离子的照射方向可以是被施加加速电压等加速能量的方向。入射角θ也被称为倾斜(Tilt)角。另外，将注入面109相对于掺杂剂离子的照射方向的旋转角设为γ。旋转角γ是注入面109沿圆周方向自转的角度。旋转角γ可以是缺口108等基准位置与位置106之间的旋转角。位置106是将向注入面109的中心照射的离子束投影到注入面109而得的投影线107与注入面109的端部交叉的位置。旋转角γ也被称为扭转(Twist)角。
图9示出入射角θ为0°且旋转角γ为0°的情况下的从掺杂剂离子的照射方向观察到的半导体晶片110的硅原子111的排列例。作为一例，注入面109是(100)面。
沿着深度方向(Z轴方向)也存在有多个硅原子111，但在本例中，由于从θ＝0°且γ＝0°的方向进行观察，所以沿深度方向排列的硅原子111完全重叠。因此，照射到注入面109的掺杂剂离子与硅原子111碰撞的可能性变得比较小，掺杂剂离子易于到达更深的位置。因此，掺杂浓度峰202的上侧拖尾205的斜率变平缓，能够形成平缓浓度峰。
图10示出入射角θ为2°且旋转角γ为0°的情况下的从掺杂剂离子的照射方向观察到的半导体晶片110的硅原子的排列例。在本例中，由于θ不是0°，所以沿深度方向排列的硅原子111看起来稍微错开。因此，虽然照射到注入面109的掺杂剂离子与硅原子111碰撞的可能性稍微变高，但仍能够形成平缓浓度峰。
图11示出入射角θ为4°且旋转角γ为0°的情况下的从掺杂剂离子的照射方向观察到的半导体晶片110的硅原子的排列例。在本例中，由于θ进一步变大，所以沿深度方向排列的硅原子111看起来比较明显地错开。因此，照射到注入面109的掺杂剂离子与硅原子111碰撞的可能性变高，无法形成平缓浓度峰。如果入射角θ为±3°以下，则能够形成平缓浓度峰。在形成平缓浓度峰的情况下，入射角θ可以为±3°以下，也可以为±2°以下，还可以为±1°以下，也可以为0°。
另一方面，在入射角θ大于±3°的情况下，形成有陡峭浓度峰。在形成陡峭浓度峰的情况下，入射角θ可以大于±3°，可以为±4°以上，可以为±5°以上，可以为±6°以上，也可以为±7°以上。另外，通过针对每个掺杂浓度峰202调整入射角θ，从而能够形成平缓浓度峰和陡峭浓度峰混合存在的缓冲区20。将入射角θ设定为3°而形成图4中的第二掺杂浓度峰202-2。将入射角θ设定为7°而形成图4中的除第二掺杂浓度峰202-2以外的掺杂浓度峰202。
图12示出入射角θ为7°且旋转角γ为23°的情况下的从掺杂剂离子的照射方向观察到的半导体晶片110的硅原子的排列例。在本例中，由于θ进一步变大，所以沿深度方向排列的硅原子111看起来进一步明显地错开。因此，照射到注入面109的掺杂剂离子与硅原子111碰撞的可能性变高，无法形成平缓浓度峰。另外，由于旋转角γ大于0°，因此沿深度方向排列的硅原子111看起来倾斜地错开。但是，即使改变旋转角γ，掺杂浓度峰202的上侧拖尾205的斜率a也不会发生太大变化。旋转角γ在平缓浓度峰和陡峭浓度峰中可以不同，也可以相同。
图13是示出缓冲区20中的掺杂浓度分布的另一例的图。本例的缓冲区20包括两个以上的平缓浓度峰。在深度方向上相邻配置的两个掺杂浓度峰202(在图13的例子中为第二掺杂浓度峰202-2和第三掺杂浓度峰202-3)可以是平缓浓度峰。
通过将相邻的两个掺杂浓度峰202设为平缓浓度峰，从而使浓度峰间的极小部210-2的掺杂浓度变得比较高。因此，易于抑制空间电荷区到达这些掺杂浓度峰202的附近的情况下的关断浪涌。两个以上的平缓浓度峰的掺杂浓度可以随着远离下表面23而减小。
图14是示出缓冲区20中的掺杂浓度分布的另一例的图。在本例的缓冲区20中，第二掺杂浓度峰202-2、第三掺杂浓度峰202-3、第四掺杂浓度峰202-4可以是平缓浓度峰。即，除作为陡峭浓度峰的第一掺杂浓度峰202-1以外的掺杂浓度峰可以是平缓浓度峰。在本说明书中，将从漂移区18的上端朝向下表面23对掺杂浓度进行积分而得的积分值称为积分浓度。漂移区18的上端可以使用其与蓄积区16之间的边界，在不存在蓄积区16的情况下，可以使用其与基区14之间的边界。另外，也可以将栅极沟槽部40的下端位置Zt设为漂移区18的上端位置。
半导体基板10具有积分浓度达到临界积分浓度的临界深度位置Zr。临界积分浓度nc例如由下式表示。
nc＝εs×Ec/q
其中，εs是形成半导体基板10的材料的介电常数，q是元电荷量，Ec是半导体基板10的绝缘击穿电场强度。例如，在半导体基板10为硅基板的情况下，Ec为1.8×105～2.5×105(V/cm)，nc为1.2×1012～1.6×1012(/cm2)。
另外，在向集电极24与发射极52之间施加正向偏压，电场强度的最大值达到半导体基板10的绝缘击穿电场强度而发生了雪崩击穿的情况下，在直到漂移区18的指定位置为止发生耗尽化(空间电荷区化)的情况下，从漂移区18的上端起直到该指定位置为止对施主浓度进行积分而得的值对应于临界积分浓度。空间电荷区(耗尽层)有时最大到达临界深度位置Zr。
配置于比临界深度位置Zr更靠上表面21侧的掺杂浓度峰202中的顶点203的掺杂浓度最大的掺杂浓度峰202可以是平缓浓度峰。配置于比临界深度位置Zr更靠上表面21侧的掺杂浓度峰202中的两个以上的掺杂浓度峰202可以是平缓浓度峰。如图14所示，配置于比临界深度位置Zr更靠上表面21侧的掺杂浓度峰202也可以全部都是平缓浓度峰。根据这样的结构，也能够抑制关断浪涌。
在图1至图14中所说明的例子中，缓冲区20可以含有氢。缓冲区20的掺杂浓度峰202中的至少一个掺杂浓度峰可以是注入质子等氢离子而形成的氢施主的浓度峰。平缓浓度峰可以是氢施主的浓度峰。陡峭浓度峰可以是磷等除氢施主以外的施主的浓度峰，也可以是氢施主的浓度峰。
另外，缓冲区20的掺杂浓度峰202中的掺杂浓度的极大值(顶点203处的掺杂浓度)为半导体基板10的体施主浓度Db的10倍以上的掺杂浓度峰202中的至少一个掺杂浓度峰可以是平缓浓度峰。平缓浓度峰的顶点203处的掺杂浓度可以为体施主浓度Db的100倍以上。
图15是说明在半导体装置100的制造方法中形成缓冲区20的工序的图。除缓冲区20以外的结构可以通过公知的工序形成。本例的制造方法具有平缓浓度峰形成步骤S301和陡峭浓度峰形成步骤S302。可以先进行平缓浓度峰形成步骤S301和陡峭浓度峰形成步骤S302中的任一步骤。
在平缓浓度峰形成步骤S301中，如在图8至图12中所说明的那样，通过调整掺杂剂离子的入射角θ从而形成平缓浓度峰。另外，在陡峭浓度峰形成步骤S302中，如在图8至图12中所说明的那样，通过调整掺杂剂离子的入射角θ从而形成陡峭浓度峰。
具体而言，在从半导体基板10的下表面23向一个以上的深度位置注入第一导电型的掺杂剂离子而形成缓冲区20的情况下，针对至少一个深度位置，使掺杂剂离子相对于半导体基板10的下表面23的入射角θ为±3°以下。由此，能够在该深度位置形成平缓浓度峰。另外，在形成缓冲区20的情况下，针对至少一个深度位置，使掺杂剂离子相对于半导体基板10的下表面23的入射角θ大于±3°。由此，能够在该深度位置形成陡峭浓度峰。应予说明，通过在向各个深度位置注入掺杂剂离子之后对半导体基板10进行热处理，从而使掺杂剂活化。可以在平缓浓度峰形成步骤S301和陡峭浓度峰形成步骤S302中分别进行热处理，也可以在进行了平缓浓度峰形成步骤S301和陡峭浓度峰形成步骤S302这两者之后一并进行热处理。
以上，虽然利用实施方式对本发明进行了说明，但是本发明的技术范围不限于上述实施方式所记载的范围。对本领域技术人员来说，能够对上述实施方式施加各种变更或改良是显而易见的。根据权利要求书的记载可知，施加了这样的变更或改良的方式也能够包括在本发明的技术范围内。
应当注意的是，在权利要求书、说明书和附图中所示的装置、系统、程序和方法中的动作、顺序、步骤和阶段等各处理的执行顺序只要未特别明示“在……之前”，“事先”等，另外，不是在之后的处理中使用之前的处理的结果，就可以按任意顺序来实现。即使为方便起见，对权利要求书、说明书和附图中的动作流程使用“首先”、“接下来”等进行说明，也不表示必须按照该顺序实施。
权利要求书(按照条约第19条的修改)
1.(修改后)一种半导体装置，其特征在于，具备：
半导体基板，其具有上表面和下表面，并设置有第一导电型的漂移区；以及
缓冲区，其在所述半导体基板中设置在所述漂移区与所述下表面之间，并包含3个以上的掺杂浓度比所述漂移区的掺杂浓度高的第一导电型的掺杂浓度峰，
所述掺杂浓度峰具有所述掺杂浓度呈现极大值的顶点、所述掺杂浓度从所述顶点朝向所述下表面单调地减小的下侧拖尾、以及所述掺杂浓度从所述顶点朝向所述上表面单调地减小的上侧拖尾，
所述缓冲区的所述掺杂浓度峰中的至少一个掺杂浓度峰是平缓浓度峰，所述平缓浓度峰是使所述上侧拖尾的斜率的绝对值除以所述下侧拖尾的斜率的绝对值而得的斜率比为0.1以上且3以下的浓度峰，
所述掺杂浓度峰具备：
第一掺杂浓度峰，其与所述下表面之间的距离最小；
第二掺杂浓度峰，其位于比所述第一掺杂浓度峰更靠所述上表面侧的位置；以及
第三掺杂浓度峰，其位于比所述第二掺杂浓度峰更靠所述上表面侧的位置，
所述缓冲区具有极小部，所述极小部设置在两个所述掺杂浓度峰之间，且所述掺杂浓度呈现极小值，
所述第二掺杂浓度峰是所述平缓浓度峰，
所述第三掺杂浓度峰是陡峭浓度峰，所述陡峭浓度峰是使所述上侧拖尾的斜率的绝对值除以所述下侧拖尾的斜率的绝对值而得的斜率比大于3的浓度峰，
如果将所述第二掺杂浓度峰的位置与设置于比所述第二掺杂浓度峰更靠所述上表面侧的掺杂浓度的极小部中的最靠近所述第二掺杂浓度峰的所述极小部的位置之间的距离设为第一距离，
并将所述第三掺杂浓度峰的位置与设置于比所述第三掺杂浓度峰更靠所述上表面侧的掺杂浓度的所述极小部中的最靠近所述第三掺杂浓度峰的所述极小部的位置之间的距离设为第二距离，
则所述第一距离大于所述第二距离。
2.(修改后)根据权利要求1所述的半导体装置，其特征在于，
所述缓冲区包含两个以上的所述平缓浓度峰。
3.(修改后)根据权利要求1所述的半导体装置，其特征在于，
所述缓冲区含有氢。
4.(修改后)根据权利要求1所述的半导体装置，其特征在于，
所述平缓浓度峰的顶点与配置于所述平缓浓度峰的所述上表面侧的所述极小部之间的在所述半导体基板的深度方向上的距离为3μm以上且5μm以下。
5.(修改后)根据权利要求4所述的半导体装置，其特征在于，
所述缓冲区的所述掺杂浓度峰中的至少一个掺杂浓度峰是陡峭浓度峰，所述陡峭浓度峰是所述掺杂浓度峰的顶点与配置于所述掺杂浓度峰的所述上表面侧的所述极小部之间的在所述半导体基板的深度方向上的距离小于3μm的浓度峰。
6.(修改后)根据权利要求1所述的半导体装置，其特征在于，
所述缓冲区的所述掺杂浓度峰中的与所述下表面之间的距离最大的所述掺杂浓度峰是所述陡峭浓度峰。
7.(修改后)根据权利要求1所述的半导体装置，其特征在于，
所述缓冲区的所述掺杂浓度峰中的与所述下表面之间的距离最小的所述掺杂浓度峰是所述陡峭浓度峰。
8.(修改后)根据权利要求1至7中任一项所述的半导体装置，其特征在于，
与所述下表面之间的距离为第二小的所述掺杂浓度峰是所述平缓浓度峰。
9.(修改后)根据权利要求1至7中任一项所述的半导体装置，其特征在于，
除与所述下表面之间的距离最小的所述掺杂浓度峰以外的所述掺杂浓度峰中的所述掺杂浓度最大的所述掺杂浓度峰是所述平缓浓度峰。
10.(修改后)根据权利要求1至7中任一项所述的半导体装置，其特征在于，
所述缓冲区具有在所述半导体基板的深度方向上相邻配置的两个以上的所述平缓浓度峰。
11.(修改后)根据权利要求1至7中任一项所述的半导体装置，其特征在于，
配置于比临界深度位置更靠所述上表面侧的所述掺杂浓度峰中的所述掺杂浓度最大的所述掺杂浓度峰是所述平缓浓度峰，所述临界深度位置是从所述漂移区的上端朝向所述下表面对所述掺杂浓度进行积分而得的积分浓度成为所述半导体基板的临界积分浓度的位置。
12.(修改后)根据权利要求11所述的半导体装置，其特征在于，
配置于比所述临界深度位置更靠所述上表面侧的所述掺杂浓度峰全部都是所述平缓浓度峰。
13.(修改后)根据权利要求1至6中任一项所述的半导体装置，其特征在于，
所述掺杂浓度峰中的所述掺杂浓度的极大值为所述半导体基板的体施主浓度的10倍以上的所述掺杂浓度峰中的至少一个掺杂浓度峰是所述平缓浓度峰。
14.(修改后)根据权利要求6所述的半导体装置，其特征在于，
所述缓冲区的所述掺杂浓度峰中的所述第一掺杂浓度峰是所述陡峭浓度峰。
15.(修改后)根据权利要求1所述的半导体装置，其特征在于，
所述缓冲区的所述掺杂浓度峰中的至少两个掺杂浓度峰是所述陡峭浓度峰，
所述平缓浓度峰在所述半导体基板的深度方向上位于所述陡峭浓度峰之间，
所述平缓浓度峰和所述陡峭浓度峰在所述深度方向上彼此相邻地配置。
16.(修改后)根据权利要求1所述的半导体装置，其特征在于，
所述缓冲区包含一个或两个所述平缓浓度峰，
所述缓冲区的除所述平缓浓度峰以外的所述掺杂浓度峰是所述陡峭浓度峰。
17.(修改后)根据权利要求1所述的半导体装置，其特征在于，
在所述缓冲区的所述掺杂浓度峰中的除所述第一掺杂浓度峰以及与所述上表面之间的距离最大的所述掺杂浓度峰以外的所述掺杂浓度峰中，包括所述陡峭浓度峰。
18.(修改后)根据权利要求7所述的半导体装置，其特征在于，
所述掺杂浓度峰中的所述掺杂浓度的极大值为所述半导体基板的体施主浓度的10倍以上的所述掺杂浓度峰中的至少一个掺杂浓度峰是所述平缓浓度峰。
19.(修改后)根据权利要求1所述的半导体装置，其特征在于，
所述平缓浓度峰的所述斜率比为0.1以上且小于1。
20.(追加)根据权利要求1所述的半导体装置，其特征在于，
所述上侧拖尾的斜率的绝对值比所述下侧拖尾的斜率的绝对值大。
21.(追加)一种制造方法，其特征在于，是权利要求1所述的半导体装置的制造方法，所述半导体装置具备：
半导体基板，其具有上表面和下表面，并设置有第一导电型的漂移区；以及
缓冲区，其在所述半导体基板中设置在所述漂移区与所述下表面之间，并包含一个以上的掺杂浓度比所述漂移区的掺杂浓度高的第一导电型的掺杂浓度峰，
在从所述半导体基板的所述下表面向一个以上的深度位置注入第一导电型的掺杂剂离子而形成所述缓冲区的情况下，针对至少一个所述深度位置，使所述掺杂剂离子相对于所述半导体基板的所述下表面的入射角为±3°以下。
22.(追加)根据权利要求21所述的制造方法，其特征在于，
在形成所述缓冲区的情况下，针对至少一个所述深度位置，使所述掺杂剂离子相对于所述半导体基板的所述下表面的入射角大于±3°。
23.(追加)根据权利要求22所述的制造方法，其特征在于，
在使所述掺杂剂离子相对于所述半导体基板的所述下表面的入射角大于±3°而注入所述第一导电型的掺杂剂离子之后，使所述掺杂剂离子相对于所述半导体基板的所述下表面的入射角为±3°以下而注入所述第一导电型的掺杂剂离子。
24.(追加)根据权利要求22所述的制造方法，其特征在于，
使所述掺杂剂离子相对于所述半导体基板的所述下表面的入射角大于±3°而注入而得的所述第一导电型的掺杂剂离子的从所述下表面起算的峰位置比使所述掺杂剂离子相对于所述半导体基板的所述下表面的入射角为±3°以下而注入而得的所述第一导电型的掺杂剂离子的从所述下表面起算的峰位置深。

Claims (19)

1.一种半导体装置，其特征在于，具备：
半导体基板，其具有上表面和下表面，并设置有第一导电型的漂移区；以及
缓冲区，其在所述半导体基板中设置在所述漂移区与所述下表面之间，并包含一个以上的掺杂浓度比所述漂移区的掺杂浓度高的第一导电型的掺杂浓度峰，
所述掺杂浓度峰具有所述掺杂浓度呈现极大值的顶点、所述掺杂浓度从所述顶点朝向所述下表面单调地减小的下侧拖尾、以及所述掺杂浓度从所述顶点朝向所述上表面单调地减小的上侧拖尾，
所述缓冲区的所述掺杂浓度峰中的至少一个掺杂浓度峰是平缓浓度峰，所述平缓浓度峰是使所述上侧拖尾的斜率的绝对值除以所述下侧拖尾的斜率的绝对值而得的斜率比为0.1以上且3以下的浓度峰。
2.根据权利要求1所述的半导体装置，其特征在于，
所述缓冲区包含两个以上的所述掺杂浓度峰。
3.根据权利要求2所述的半导体装置，其特征在于，
所述缓冲区包含两个以上的所述平缓浓度峰。
4.根据权利要求1所述的半导体装置，其特征在于，
所述缓冲区含有氢。
5.根据权利要求1所述的半导体装置，其特征在于，
所述缓冲区具有极小部，所述极小部设置在两个所述掺杂浓度峰之间，且所述掺杂浓度呈现极小值，
所述平缓浓度峰的顶点与配置于所述平缓浓度峰的所述上表面侧的所述极小部之间的在所述半导体基板的深度方向上的距离为3μm以上且5μm以下。
6.根据权利要求1所述的半导体装置，其特征在于，
所述缓冲区的所述掺杂浓度峰中的至少一个掺杂浓度峰是陡峭浓度峰，所述陡峭浓度峰是使所述上侧拖尾的斜率的绝对值除以所述下侧拖尾的斜率的绝对值而得的斜率比大于3的浓度峰。
7.根据权利要求5所述的半导体装置，其特征在于，
所述缓冲区的所述掺杂浓度峰中的至少一个掺杂浓度峰是陡峭浓度峰，所述陡峭浓度峰是所述掺杂浓度峰的顶点与配置于所述掺杂浓度峰的所述上表面侧的所述极小部之间的在所述半导体基板的深度方向上的距离小于3μm的浓度峰。
8.根据权利要求6所述的半导体装置，其特征在于，
所述缓冲区的所述掺杂浓度峰中的与所述下表面之间的距离最大的所述掺杂浓度峰是所述陡峭浓度峰。
9.根据权利要求6所述的半导体装置，其特征在于，
所述缓冲区的所述掺杂浓度峰中的与所述下表面之间的距离最小的所述掺杂浓度峰是所述陡峭浓度峰。
10.根据权利要求6所述的半导体装置，其特征在于，
配置于比所述平缓浓度峰更靠所述上表面侧的所述掺杂浓度峰中的至少一个掺杂浓度峰是所述陡峭浓度峰。
11.根据权利要求6至10中任一项所述的半导体装置，其特征在于，
与所述下表面之间的距离为第二小的所述掺杂浓度峰是所述平缓浓度峰。
12.根据权利要求6至10中任一项所述的半导体装置，其特征在于，
除与所述下表面之间的距离最小的所述掺杂浓度峰以外的所述掺杂浓度峰中的所述掺杂浓度最大的所述掺杂浓度峰是所述平缓浓度峰。
13.根据权利要求6至10中任一项所述的半导体装置，其特征在于，
所述缓冲区具有3个以上的所述掺杂浓度峰，
除与所述下表面之间的距离最小的所述掺杂浓度峰以及与所述下表面之间的距离最大的所述掺杂浓度峰以外的所述掺杂浓度峰中的至少一个掺杂浓度峰是所述平缓浓度峰。
14.根据权利要求1至10中任一项所述的半导体装置，其特征在于，
所述缓冲区具有在所述半导体基板的深度方向上相邻配置的两个以上的所述平缓浓度峰。
15.根据权利要求1至10中任一项所述的半导体装置，其特征在于，
配置于比临界深度位置更靠所述上表面侧的所述掺杂浓度峰中的所述掺杂浓度最大的所述掺杂浓度峰是所述平缓浓度峰，所述临界深度位置是从所述漂移区的上端朝向所述下表面对所述掺杂浓度进行积分而得的积分浓度成为所述半导体基板的临界积分浓度的位置。
16.根据权利要求15所述的半导体装置，其特征在于，
配置于比所述临界深度位置更靠所述上表面侧的所述掺杂浓度峰全部都是所述平缓浓度峰。
17.根据权利要求1至10中任一项所述的半导体装置，其特征在于，
所述掺杂浓度峰中的所述掺杂浓度的极大值为所述半导体基板的体施主浓度的10倍以上的所述掺杂浓度峰中的至少一个掺杂浓度峰是所述平缓浓度峰。
18.一种制造方法，其特征在于，是半导体装置的制造方法，所述半导体装置具备：
半导体基板，其具有上表面和下表面，并设置有第一导电型的漂移区；以及
缓冲区，其在所述半导体基板中设置在所述漂移区与所述下表面之间，并包含一个以上的掺杂浓度比所述漂移区的掺杂浓度高的第一导电型的掺杂浓度峰，
在从所述半导体基板的所述下表面向一个以上的深度位置注入第一导电型的掺杂剂离子而形成所述缓冲区的情况下，针对至少一个所述深度位置，使所述掺杂剂离子相对于所述半导体基板的所述下表面的入射角为±3°以下。
19.根据权利要求18所述的制造方法，其特征在于，
在形成所述缓冲区的情况下，针对至少一个所述深度位置，使所述掺杂剂离子相对于所述半导体基板的所述下表面的入射角大于±3°。
CN202380012495.7A 2022-01-28 2023-01-26 半导体装置及制造方法 Pending CN117561610A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2022011904 2022-01-28
JP2022-011904 2022-01-28
PCT/JP2023/002394 WO2023145805A1 (ja) 2022-01-28 2023-01-26 半導体装置および製造方法

Publications (1)

Publication Number Publication Date
CN117561610A true CN117561610A (zh) 2024-02-13

Family

ID=87471526

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202380012495.7A Pending CN117561610A (zh) 2022-01-28 2023-01-26 半导体装置及制造方法

Country Status (4)

Country Link
US (1) US20240128320A1 (zh)
JP (1) JPWO2023145805A1 (zh)
CN (1) CN117561610A (zh)
WO (1) WO2023145805A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10497570B2 (en) * 2015-06-16 2019-12-03 Mitsubishi Electric Corporation Method for manufacturing semiconductor device having buffer layer
DE112016001611B4 (de) * 2015-09-16 2022-06-30 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112020001040T5 (de) * 2019-10-17 2021-12-23 Fuji Electric Co., Ltd. Halbleitervorrichtung und herstellungsverfahren einer halbleitervorrichtung
CN114467182A (zh) * 2020-04-01 2022-05-10 富士电机株式会社 半导体装置及半导体装置的制造方法

Also Published As

Publication number Publication date
JPWO2023145805A1 (zh) 2023-08-03
WO2023145805A1 (ja) 2023-08-03
US20240128320A1 (en) 2024-04-18

Similar Documents

Publication Publication Date Title
WO2021029285A1 (ja) 半導体装置
US11894426B2 (en) Semiconductor device and manufacturing method for semiconductor device
US20230039920A1 (en) Semiconductor device
CN116348995A9 (zh) 半导体装置及制造方法
JP2022019921A (ja) 半導体装置
CN114175270A (zh) 半导体装置
US20230197772A1 (en) Semiconductor device
US20220216056A1 (en) Semiconductor device and manufacturing method of semiconductor device
JP2023119676A (ja) 半導体装置
CN115516642A (zh) 半导体装置及半导体装置的制造方法
CN117561610A (zh) 半导体装置及制造方法
WO2024166492A1 (ja) 半導体装置
WO2024166493A1 (ja) 半導体装置
US20240055483A1 (en) Semiconductor device
CN113632236B (zh) 半导体装置和半导体装置的制造方法
JP7452632B2 (ja) 半導体装置および半導体装置の製造方法
US20240030322A1 (en) Semiconductor apparatus, and manufacturing method thereof
US20220123133A1 (en) Semiconductor apparatus and manufacturing method of semiconductor apparatus
WO2024166494A1 (ja) 半導体装置
US20240162284A1 (en) Manufacturing method of semiconductor device and semiconductor device
CN117650157A (zh) 半导体装置
CN117096184A (zh) 半导体装置
CN117995902A (zh) 半导体装置
CN118053898A (zh) 半导体装置及半导体装置的制造方法
CN118216005A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination