CN115516642A - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN115516642A
CN115516642A CN202180030637.3A CN202180030637A CN115516642A CN 115516642 A CN115516642 A CN 115516642A CN 202180030637 A CN202180030637 A CN 202180030637A CN 115516642 A CN115516642 A CN 115516642A
Authority
CN
China
Prior art keywords
region
peak
concentration
chemical concentration
hydrogen chemical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180030637.3A
Other languages
English (en)
Inventor
谷口竣太郎
吉村尚
泷下博
内田美佐稀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN115516642A publication Critical patent/CN115516642A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体装置，其具备：半导体基板，其设置有漂移区；以及缓冲区，其配置在漂移区与下表面之间，并且浓度比漂移区的浓度高，掺杂浓度分布具有最深斜坡，所述最深斜坡的掺杂浓度在从半导体基板的下表面朝向上表面的方向上单调地减小到与漂移区相接的位置，缓冲区中的氢化学浓度分布在设置有最深斜坡的第一深度范围内具备：第一减小部，其氢化学浓度朝向上表面侧减小；第二减小部，其位于比第一减小部更靠上表面侧的位置，并且氢化学浓度减小；以及中间部，其配置在第一减小部与第二减小部之间，中间部具有氢化学浓度分布均匀的平坦部、氢化学浓度的斜坡内峰、或者氢化学浓度的转折部。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明涉及半导体装置及半导体装置的制造方法。
背景技术
以往，已知在IGBT(绝缘栅双极型晶体管)等半导体装置设置有缓冲层(场截止层)的结构(例如，参照专利文献1)。
专利文献1：WO2016/203545号
发明内容
技术问题
在IGBT等半导体装置中，优选抑制关断时的电压或电流波形的振动。
技术方案
为了解决上述课题，在本发明的第一方式中，提供一种半导体装置，其具备半导体基板，该半导体基板具有上表面以及下表面，且设置有第一导电型的漂移区。半导体装置可以具备配置在漂移区与下表面之间且浓度比漂移区的浓度高的第一导电型的缓冲区。缓冲区中的掺杂浓度分布可以具有最深斜坡，该最深斜坡的掺杂浓度在从半导体基板的下表面朝向上表面的方向上单调地减小到与漂移区相接的位置。缓冲区中的氢化学浓度分布可以在设置有最深斜坡的第一深度范围内具有氢化学浓度朝向上表面侧减小的第一减小部。氢化学浓度分布可以具有第二减小部，该第二减小部位于比第一减小部更靠上表面侧的位置，并且氢化学浓度减小。氢化学浓度分布可以具有配置在第一减小部与第二减小部之间的中间部。中间部可以具有氢化学浓度分布均匀的平坦部、氢化学浓度的斜坡内峰、或氢化学浓度的转折部。
最深斜坡的深度方向上的长度可以是5μm以下。
缓冲区中的氢化学浓度分布可以在第一深度范围内具有斜坡内峰。
缓冲区中的氢化学浓度分布可以在第一深度范围内具有平坦部。在与氢化学浓度分布的平坦部相同的深度位置，氢化学浓度分布的倾斜度可以比掺杂浓度分布的倾斜度平缓。
最深斜坡的在半导体基板的深度方向上的长度可以是0.4μm以上。
氢化学浓度分布中的平坦部或峰的氢化学浓度可以是最深倾斜度的顶点处的氢化学浓度的一半以下。
缓冲区中的氢化学浓度分布可以在第一深度范围的外侧包括下端峰，所述下端峰配置在距第一深度范围的下端的最近的位置。斜坡内峰的半峰全宽与下端峰的半峰全宽可以重叠。
斜坡内峰和下端峰中的一者的峰的顶点可以配置在另一者的峰的半峰全宽的范围外。
斜坡内峰的半峰全宽与下端峰的半峰全宽之间的距离可以小于任一个半峰全宽。
斜坡内峰的顶点与下端峰的顶点之间的距离可以是0.1μm以上且3μm以下。
斜坡内峰和下端峰这两者距半导体基板的下表面的距离可以是10μm以下。
在本发明的第二方式中，提供一种半导体装置的制造方法。制造方法可以具备缓冲形成步骤，在该缓冲形成步骤中，从具有上表面和下表面且设置有第一导电型的漂移区的半导体基板的下表面注入氢离子，在漂移区与下表面之间形成浓度比所述漂移区的浓度高的第一导电型的缓冲区。缓冲形成步骤可以具有注入步骤，在该注入步骤中，向与漂移区相接的第一深度范围的下端和第一深度范围内的预先设定的位置注入氢离子。缓冲形成步骤可以具有热处理步骤，在热处理步骤中，对半导体基板进行热处理，从而形成最深斜坡，所述最深斜坡的掺杂浓度从第一深度范围的下端单调地减小到与漂移区相接的位置。
应予说明，上述发明内容并没有列举本发明的全部必要特征。另外，这些特征组的子组合也能够另外成为发明。
附图说明
图1是示出半导体装置100的一例的俯视图。
图2是图1中的区域D的放大图。
图3是示出图2中的e-e截面的一例的图。
图4是示出图3的F-F线的位置处的深度方向上的掺杂浓度分布的一例的图。
图5是示出缓冲区20中的掺杂浓度和氢化学浓度的分布例的图。
图6示出比较例的缓冲区20的掺杂浓度的分布。
图7示出比较例的缓冲区20的掺杂浓度的分布。
图8是示出缓冲区20中的氢化学浓度分布的一例的图。
图9是示出缓冲区20中的氢化学浓度分布的另一例的图。
图10是示出缓冲区20中的氢化学浓度分布的另一例的图。
图11是示出下端峰103和第二弯曲部113的半峰全宽FWHM的一例的图。
图12是示出下端峰103和第二弯曲部113的半峰全宽FWHM的另一例的图。
图13是示出半导体装置100的制造工序的一部分工序的图。
符号说明
10···半导体基板、11···阱区、12···发射区、14···基区、15···接触区、16···蓄积区、18···漂移区、20···缓冲区、21···上表面、22···集电区、23···下表面、24···集电极、25···浓度峰、26···上表面侧斜坡、27···下表面侧斜坡、28···第一深度范围、29···直线部分、30···虚设沟槽部、31···前端部、32···虚设绝缘膜、34···虚设导电部、38···层间绝缘膜、39···直线部分、40···栅极沟槽部、41···前端部、42···栅极绝缘膜、44···栅极导电部、52···发射极、54···接触孔、60、61···台面部、70···晶体管部、80···二极管部、81···延长区、82···阴极区、90···边缘终端结构部、100···半导体装置、101、102···分布、103···下端峰、108、109···上表面侧斜坡、110···中间部、112···第一弯曲部、113···第二弯曲部、114···平坦部、115···转折部、121···第一减小部、122···第二减小部、130···外周栅极布线、131···有源侧栅极布线、160···有源部、162···端边、164···栅极焊盘
具体实施方式
以下，虽然通过发明的实施方式对本发明进行说明，但是以下的实施方式并不限定权利要求所涉及的发明。另外，实施方式中所说明的特征的全部组合未必是发明的技术方案所必须的。
在本说明书中，将与半导体基板的深度方向平行的方向上的一侧称为“上”，将另一侧称为“下”。在基板、层或其他部件的两个主表面之中，将一个表面称为上表面，将另一个表面称为下表面。“上”、“下”的方向不限于重力方向或半导体装置实际安装时的方向。
在本说明书中，有时使用X轴、Y轴以及Z轴的直角坐标轴来说明技术事项。直角坐标轴只不过确定构成要素的相对位置，并不限定特定的方向。例如，Z轴并不限定表示相对于地面的高度方向。应予说明，+Z轴方向与-Z轴方向是彼此相反的方向。在不记载正负而记载为Z轴方向的情况下，是指与+Z轴和-Z轴平行的方向。
在本说明书中，将与半导体基板的上表面和下表面平行的正交轴设为X轴和Y轴。另外，将与半导体基板的上表面和下表面垂直的轴设为Z轴。在本说明书中，有时将Z轴的方向称为深度方向。另外，在本说明书中，有时将包括X轴和Y轴而与半导体基板的上表面和下表面平行的方向称为水平方向。
另外，有时将从半导体基板的深度方向上的中心起到半导体基板的上表面为止的区域称为上表面侧。同样地，有时将从半导体基板的深度方向上的中心起到半导体基板的下表面为止的区域称为下表面侧。在本说明书中，有时将半导体基板的深度方向上的中心位置称为Zc。
在本说明书中，在称为“同一”或者“相等”的情况下，也可以包括具有因制造偏差等而引起的误差的情况。该误差例如在10％以内。
在本说明书中，将掺杂了杂质的掺杂区域的导电型设为P型或N型而进行说明。在本说明书中，杂质有时特别指N型的施主或P型的受主中的任一者，有时记载为掺杂剂。在本说明书中，掺杂是指向半导体基板导入施主或受主而形成为示出N型的导电型的半导体或示出P型的导电型的半导体。
在本说明书中，掺杂浓度是指热平衡状态下的施主的浓度或受主的浓度。在本说明书中，净掺杂浓度是指在将施主浓度设为正离子的浓度并将受主浓度设为负离子的浓度而包含电荷的极性相加所得的实质的浓度。作为一例，若将施主浓度设为ND，并将受主浓度设为NA，则任意位置处的实质的净掺杂浓度成为ND-NA。在本说明书中，有时将净掺杂浓度仅记载为掺杂浓度。
施主具有向半导体供给电子的功能。受主具有从半导体获取电子的功能。施主和受主不限于杂质本身。例如，存在于半导体中的空位(V)、氧(O)以及氢(H)结合所得的VOH缺陷作为供给电子的施主而起作用。在本说明书中，有时将VOH缺陷称为氢施主。
在本说明书中记载为P+型或N+型的情况下，意味着掺杂浓度比P型或N型的掺杂浓度高，在记载为P-型或N-型的情况下，意味着掺杂浓度比P型或N型的掺杂浓度低。另外，在本说明书中记载为P++型或N++型的情况下，意味着掺杂浓度比P+型或N+型的掺杂浓度高。除非另有说明，否则本说明书中的单位制是SI单位制。虽然有时以cm来表示长度的单位，但是各计算可以换算为米(m)之后进行。
在本说明书中，化学浓度是指不依赖于电活化的状态而测定的杂质的原子密度。化学浓度(原子密度)能够通过例如二次离子质谱分析法(SIMS)来计测。上述净掺杂浓度能够通过电压-电容测定法(CV法)来测定。另外，可以将利用扩展电阻测定法(SR法)而计测的载流子浓度作为净掺杂浓度。通过CV法或SR法计测的载流子浓度可以作为热平衡状态下的值。另外，在N型的区域中，施主浓度远远大于受主浓度，因此也可以将该区域中的载流子浓度设为施主浓度。同样地，在P型的区域中，也可以将该区域中的载流子浓度设为受主浓度。在本说明书中，有时将N型区域的掺杂浓度称为施主浓度，有时将P型区域的掺杂浓度称为受主浓度。
另外，在施主、受主或净掺杂的浓度分布具有峰的情况下，可以将该峰值作为该区域的施主、受主或净掺杂的浓度。在施主、受主或净掺杂的浓度几乎均匀的情况下等，也可以将该区域中的施主、受主或净掺杂的浓度的平均值作为施主、受主或净掺杂的浓度。在本说明书中，在每单位体积的浓度表示中使用atoms/cm3或/cm3。该单位用于半导体基板内的施主或受主浓度、或者化学浓度。也可以省略atoms标记。
通过SR法计测的载流子浓度可以低于施主或受主的浓度。在测定扩展电阻时电流流通的范围内，有半导体基板的载流子迁移率低于结晶状态的载流子迁移率的值的情况。由于晶格缺陷等引起的晶体结构的混乱(无序)而使载流子散乱，从而产生载流子迁移率的下降。
根据通过CV法或SR法计测的载流子浓度计算出的施主或受主的浓度可以低于表示施主或受主的元素的化学浓度。作为一例，在硅的半导体中成为施主的磷或砷的施主浓度、或者成为受主的硼(Boron)的受主浓度是它们的化学浓度的99％左右。另一方面，在硅的半导体中成为施主的氢的施主浓度是氢的化学浓度的0.1％至10％左右。本说明书中的各浓度可以是室温下的值。作为一例，室温下的值可以使用300K(开尔文)(约26.9℃)下的值。
图1是示出半导体装置100的一例的俯视图。在图1中示出将各部件投影到半导体基板10的上表面的位置。在图1中，仅示出半导体装置100的一部分的部件，并省略一部分的部件。
半导体装置100具备半导体基板10。半导体基板10是由半导体材料形成的基板。作为一例，半导体基板10是硅基板，但是半导体基板10的材料不限于硅。
半导体基板10在俯视下具有端边162。在本说明书中简称为俯视的情况下，是指从半导体基板10的上表面侧观察。本例的半导体基板10具有在俯视下彼此相对的两组端边162。在图1中，X轴和Y轴与任一个端边162平行。另外，Z轴与半导体基板10的上表面垂直。
在半导体基板10设置有有源部160。有源部160是在半导体装置100动作的情况下主电流沿深度方向在半导体基板10的上表面与下表面之间流通的区域。在有源部160的上方设置有发射极，但是在图1中省略。
在有源部160设置有包括IGBT等晶体管元件的晶体管部70、以及包括续流二极管(FWD)等二极管元件的二极管部80中的至少一者。在图1的例子中，晶体管部70和二极管部80沿着半导体基板10的上表面的预定的排列方向(在本例中为X轴方向)而交替地配置。在其他例中，在有源部160也可以仅设置有晶体管部70和二极管部80中的一者。
在图1中，在配置晶体管部70的区域标注符号“I”，在配置二极管部80的区域标注符号“F”。在本说明书中，有时将在俯视下与排列方向垂直的方向称为延伸方向(在图1中为Y轴方向)。晶体管部70和二极管部80可以分别在延伸方向上具有长边。即，晶体管部70的Y轴方向上的长度比X轴方向上的宽度大。同样地，二极管部80的Y轴方向上的长度比X轴方向上的宽度大。晶体管部70和二极管部80的延伸方向与后述的各沟槽部的长边方向可以相同。
二极管部80在与半导体基板10的下表面相接的区域具有N+型的阴极区。在本说明书中，将设置有阴极区的区域称为二极管部80。即，二极管部80是在俯视下与阴极区重叠的区域。在半导体基板10的下表面，在除阴极区以外的区域可以设置有P+型的集电区。在本说明书中，有时在二极管部80也包括使二极管部80沿Y轴方向延长到后述的栅极布线的延长区81。在延长区81的下表面设置有集电区。
晶体管部70在与半导体基板10的下表面相接的区域具有P+型的集电区。另外，晶体管部70在半导体基板10的上表面侧周期性地配置有N型的发射区、P型的基区、具有栅极导电部和栅极绝缘膜的栅极结构。
半导体装置100在半导体基板10的上方可以具有一个以上的焊盘。本例的半导体装置100具有栅极焊盘164。半导体装置100也可以具有阳极焊盘、阴极焊盘以及电流检测焊盘等焊盘。各焊盘配置在端边162的附近。端边162的附近是指俯视下的端边162与发射极之间的区域。在实际安装半导体装置100时，各焊盘可以经由引线等布线与外部的电路连接。
在栅极焊盘164施加栅极电位。栅极焊盘164与有源部160的栅极沟槽部的导电部电连接。半导体装置100具备将栅极焊盘164与栅极沟槽部连接的栅极布线。在图1中，在栅极布线上标注斜线的阴影。
本例的栅极布线具有外周栅极布线130、以及有源侧栅极布线131。外周栅极布线130在俯视下配置在有源部160与半导体基板10的端边162之间。本例的外周栅极布线130在俯视下包围有源部160。也可以将在俯视下被外周栅极布线130包围的区域作为有源部160。另外，外周栅极布线130与栅极焊盘164连接。外周栅极布线130配置在半导体基板10的上方。外周栅极布线130可以是包含铝等的金属布线。
有源侧栅极布线131设置在有源部160。由于在有源部160设置有源侧栅极布线131，所以针对半导体基板10的各区域，能够降低距栅极焊盘164的布线长度的偏差。
有源侧栅极布线131与有源部160的栅极沟槽部连接。有源侧栅极布线131配置在半导体基板10的上方。有源侧栅极布线131可以是由掺杂了杂质的多晶硅等半导体形成的布线。
有源侧栅极布线131可以与外周栅极布线130连接。本例的有源侧栅极布线131在Y轴方向的大致中央从一侧的外周栅极布线130到另一侧的外周栅极布线101以横穿有源部160的方式沿X轴方向延伸设置。在利用有源侧栅极布线131分割有源部160的情况下，在各分割区域，晶体管部70和二极管部80可以沿X轴方向交替地配置。
另外，半导体装置100可以具备：未图示的温度感测部，其是由多晶硅等形成的PN结二极管；以及未图示的电流检测部，其模拟设置在有源部160的晶体管部的动作。
在俯视下，本例的半导体装置100在有源部160与端边162之间具备边缘终端结构部90。本例的边缘终端结构部90配置在外周栅极布线130与端边162之间。边缘终端结构部90缓解半导体基板10的上表面侧的电场集中。边缘终端结构部90可以具备包围有源部160而设置为环状的保护环、场板和降低表面电场部中的至少一个。
图2是图1中的区域D的放大图。区域D是包括晶体管部70、二极管部80、以及有源侧栅极布线131的区域。本例的半导体装置100具备设置在半导体基板10的上表面侧的内部的栅极沟槽部40、虚设沟槽部30、阱区11、发射区12、基区14以及接触区15。栅极沟槽部40和虚设沟槽部30分别是沟槽部的一例。另外，本例的半导体装置100具备设置于半导体基板10的上表面的上方的发射极52和有源侧栅极布线131。发射极52和有源侧栅极布线131彼此分离地设置。
在发射极52与半导体基板10的上表面之间、以及有源侧栅极布线131与半导体基板10的上表面之间设置有层间绝缘膜，但是在图2中进行省略。在本例的层间绝缘膜，以贯通该层间绝缘膜的方式设置有接触孔54。在图2中，对各接触孔54标注斜线的阴影。
发射极52设置在栅极沟槽部40、虚设沟槽部30、阱区11、发射区12、基区14以及接触区15的上方。发射极52通过接触孔54而与半导体基板10的上表面的发射区12、接触区15以及基区14接触。另外，发射极52通过设置于层间绝缘膜的接触孔而与虚设沟槽部30内的虚设导电部连接。发射极52在Y轴方向上的虚设沟槽部30的前端，可以与虚设沟槽部30的虚设导电部连接。
有源侧栅极布线131通过设置在层间绝缘膜的接触孔而与栅极沟槽部40连接。有源侧栅极布线131可以在栅极沟槽部40的Y轴方向上的前端部41与栅极沟槽部40的栅极导电部连接。有源侧栅极布线131不与虚设沟槽部30内的虚设导电部连接。
发射极52由包含金属的材料形成。在图2中示出设置发射极52的范围。例如，发射极52的至少一部分区域由铝或铝-硅合金、例如AlSi、AlSiCu等金属合金形成。发射极52在由铝等形成的区域的下层可以具有由钛或钛化合物等形成的阻挡金属。进一步地，在接触孔内，可以具有以与阻挡金属和铝等接触的方式埋入钨等而形成的插塞。
阱区11与有源侧栅极布线131重叠地设置。阱区11在不与有源侧栅极布线131重叠的范围也以预定的宽度延伸而设置。本例的阱区11相对于接触孔54的Y轴方向上的端部向有源侧栅极布线131侧分离而设置。阱区11是掺杂浓度比基区14的掺杂浓度高的第二导电型的区域。本例的基区14是P-型，阱区11是P+型。
晶体管部70和二极管部80各自具有多个沿排列方向排列的沟槽部。在本例的晶体管部70，一个以上的栅极沟槽部40与一个以上的虚设沟槽部30沿排列方向交替地设置。在本例的二极管部80，多个虚设沟槽部30沿排列方向而设置。在本例的二极管部80没有设置栅极沟槽部40。
本例的栅极沟槽部40可以具有沿与排列方向垂直的延伸方向延伸的两条直线部分39(沿延伸方向为直线状的沟槽的部分)、以及将两条直线部分39连接的前端部41。图2中的延伸方向是Y轴方向。
优选前端部41的至少一部分在俯视下被设置为曲线状。通过前端部41将两条直线部分39的Y轴方向上的端部彼此连接，从而能够缓解直线部分39的端部处的电场集中。
在晶体管部70，虚设沟槽部30设置在栅极沟槽部40的各直线部分39之间。在各直线部分39之间可以设置有一条虚设沟槽部30，也可以设置有多条虚设沟槽部30。虚设沟槽部30可以具有沿延伸方向延伸的直线形状，也可以与栅极沟槽部40同样地具有直线部分29和前端部31。图2所示的半导体装置100包括不具有前端部31的直线形状的虚设沟槽部30、以及具有前端部31的虚设沟槽部30这两者。
阱区11的扩散深度可以比栅极沟槽部40和虚设沟槽部30的深度深。栅极沟槽部40和虚设沟槽部30的Y轴方向上的端部在俯视下设置在阱区11。即，在各沟槽部的Y轴方向上的端部，各沟槽部的深度方向上的底部被阱区11覆盖。由此，能够缓解各沟槽部的该底部处的电场集中。
在排列方向上在各沟槽部之间设置有台面部。台面部是指在半导体基板10的内部被沟槽部夹持的区域。作为一例，台面部的上端是半导体基板10的上表面。台面部的下端的深度位置与沟槽部的下端的深度位置相同。本例的台面部在半导体基板10的上表面，沿沟槽在延伸方向(Y轴方向)上延伸而设置。在本例中，在晶体管部70设置有台面部60，在二极管部80设置有台面部61。在本说明书中仅称为台面部的情况下，泛指台面部60和台面部61。
在各台面部都设置有基区14。将在台面部中露出于半导体基板10的上表面的基区14中的、配置于距有源侧栅极布线131最近的位置的区域设为基区14-e。在图2中，虽然示出了在各台面部的延伸方向上的一侧的端部配置的基区14-e，但是在各台面部的另一侧的端部也配置有基区14-e。在各台面部，在俯视下被基区14-e夹持的区域可以设置有第一导电型的发射区12和第二导电型的接触区15中的至少一者。本例的发射区12是N+型，接触区15是P+型。发射区12和接触区15在深度方向上可以设置在基区14与半导体基板10的上表面之间。
晶体管部70的台面部60具有在半导体基板10的上表面露出的发射区12。发射区12与栅极沟槽部40相接地设置。与栅极沟槽部40相接的台面部60可以设置有在半导体基板10的上表面露出的接触区15。
台面部60中的各接触区15和各发射区12从X轴方向上的一侧的沟槽部起设置到另一侧的沟槽部为止。作为一例，台面部60的接触区15和发射区12沿沟槽部的延伸方向(Y轴方向)交替地配置。
在其他例中，台面部60的接触区15和发射区12可以沿沟槽部的延伸方向(Y轴方向)设置为条状。例如在与沟槽部相接的区域设置有发射区12，在被发射区12夹持的区域设置有接触区15。
在二极管部80的台面部61不设置发射区12。在台面部61的上表面可以设置有基区14和接触区15。在台面部61的上表面，在被基区14-e夹持的区域可以与各基区14-e相接地设置有接触区15。在台面部61的上表面被接触区15夹持的区域可以设置有基区14。基区14可以配置在被接触区15夹持的整个区域。
在各台面部的上方设置有接触孔54。接触孔54配置在被基区14-e夹持的区域。本例的接触孔54设置在接触区15、基区14以及发射区12各区域的上方。接触孔54不设置在与基区14-e和阱区11对应的区域。接触孔54可以配置在台面部60的排列方向(X轴方向)上的中央。
在二极管部80，在与半导体基板10的下表面相邻的区域设置有N+型的阴极区82。在半导体基板10的下表面，在没有设置阴极区82的区域可以设置有P+型的集电区22。阴极区82和集电区22设置在半导体基板10的下表面23与缓冲区20之间。在图2中，利用虚线来表示阴极区82和集电区22之间的边界。
阴极区82在Y轴方向上相对于阱区11分离地配置。由此，能够确保掺杂浓度比较高且形成到深的位置的P型的区域(阱区11)与阴极区82之间的距离，从而能够提高耐压。本例的阴极区82的Y轴方向上的端部比接触孔54的Y轴方向上的端部更远离阱区11而配置。在其他例中，阴极区82的Y轴方向上的端部可以配置在阱区11与接触孔54之间。
图3是示出图2中的e-e截面的一例的图。e-e截面是通过发射区12和阴极区82的XZ面。本例的半导体装置100在该截面具有半导体基板10、层间绝缘膜38、发射极52以及集电极24。
层间绝缘膜38设置在半导体基板10的上表面。层间绝缘膜38是包括添加了硼或磷等杂质的硅酸盐玻璃等绝缘膜、热氧化膜、以及其他绝缘膜中的至少一层的膜。在层间绝缘膜38设置有在图2中说明的接触孔54。
发射极52设置在层间绝缘膜38的上方。发射极52通过层间绝缘膜38的接触孔54而与半导体基板10的上表面21接触。集电极24设置在半导体基板10的下表面23。发射极52和集电极24由铝等金属材料形成。在本说明书中，将连结发射极52与集电极24的方向(Z轴方向)称为深度方向。
半导体基板10具有N型或N-型的漂移区18。漂移区18分别设置在晶体管部70和二极管部80。
在晶体管部70的台面部60，从半导体基板10的上表面21侧起依次设置有N+型的发射区12和P-型的基区14。在基区14的下方设置有漂移区18。在台面部60可以设置有N+型的蓄积区16。蓄积区16配置在基区14与漂移区18之间。
发射区12在半导体基板10的上表面21露出，并且与栅极沟槽部40相接地设置。发射区12可以与台面部60的两侧的沟槽部相接。发射区12的掺杂浓度比漂移区18的掺杂浓度高。
基区14设置在发射区12的下方。本例的基区14与发射区12相接地设置。基区14可以与台面部60的两侧的沟槽部相接。
蓄积区16设置在基区14的下方。蓄积区16是掺杂浓度比漂移区18的掺杂浓度高的N+型的区域。蓄积区16可以具有磷或氢施主等施主的浓度峰。通过在漂移区18与基区14之间设置高浓度的蓄积区16，从而能够提高载流子注入促进效应(IE效应)，降低导通电压。蓄积区16可以以覆盖各台面部60中的基区14的整个下表面的方式设置。
在二极管部80的台面部61，与半导体基板10的上表面21相接而设置有P-型的基区14。在基区14的下方设置有漂移区18。在台面部61，在基区14的下方可以设置有蓄积区16。
在各晶体管部70和各二极管部80中，在漂移区18之下可以设置有N+型的缓冲区20。缓冲区20的掺杂浓度比漂移区18的掺杂浓度高。缓冲区20可以具有掺杂浓度比漂移区18的掺杂浓度高的浓度峰。浓度峰的掺杂浓度是指浓度峰的顶点处的掺杂浓度。另外，漂移区18的掺杂浓度可以使用掺杂浓度分布大致平坦的区域中的掺杂浓度的平均值。
缓冲区20可以通过将氢(质子)或磷等N型掺杂剂进行离子注入而形成。本例的缓冲区20通过将氢进行离子注入而形成。缓冲区20可以作为防止从基区14的下端扩展的耗尽层到达P+型的集电区22和N+型的阴极区82的场截止层而发挥功能。
在晶体管部70，在缓冲区20之下设置有P+型的集电区22。集电区22的受主浓度比基区14的受主浓度高。集电区22可以包含与基区14相同的受主，也可以包含与基区14不同的受主。集电区22的受主是例如硼。
在二极管部80，在缓冲区20之下设置有N+型的阴极区82。阴极区82的施主浓度比漂移区18的施主浓度高。阴极区82的施主是例如氢或磷。应予说明，成为各区域的施主和受主的元素不限于上述例子。集电区22和阴极区82在半导体基板10的下表面23露出，并且与集电极24连接。集电极24可以与半导体基板10的整个下表面23接触。发射极52和集电极24可以由铝等金属材料形成。
在半导体基板10的上表面21侧设置有一个以上的栅极沟槽部40、以及一个以上的虚设沟槽部30。各沟槽部从半导体基板10的上表面21起，贯通基区14而到达漂移区18。在设置有发射区12、接触区15以及蓄积区16中的至少任一者的区域中，各沟槽部也贯通这些掺杂区域而到达漂移区18。沟槽部贯通掺杂区域不限于按照在形成掺杂区域后形成沟槽部的顺序来制造。在形成沟槽部后，在沟槽部之间形成掺杂区域的情况也包含在沟槽部贯通掺杂区域的情况之中。
如上述那样，在晶体管部70设置有栅极沟槽部40和虚设沟槽部30。在二极管部80设置有虚设沟槽部30，不设置栅极沟槽部40。在本例中，二极管部80与晶体管部70的X轴方向上的边界是阴极区82与集电区22之间的边界。
栅极沟槽部40具有设置在半导体基板10的上表面21的栅极沟槽、栅极绝缘膜42以及栅极导电部44。栅极绝缘膜42覆盖栅极沟槽的内壁而设置。栅极绝缘膜42可以是将栅极沟槽的内壁的半导体氧化或氮化而形成。栅极导电部44在栅极沟槽的内部，设置在比栅极绝缘膜42更靠内侧的位置。即，栅极绝缘膜42将栅极导电部44与半导体基板10绝缘。栅极导电部44由多晶硅等导电材料形成。
栅极导电部44在深度方向上可以设置得比基区14更长。该截面中的栅极沟槽部40在半导体基板10的上表面21被层间绝缘膜38覆盖。栅极导电部44与栅极布线电连接。若在栅极导电部44施加预定的栅极电压，则在基区14中的与栅极沟槽部40相接的界面的表层形成由电子的反型层形成的沟道。
虚设沟槽部30在该截面可以具有与栅极沟槽部40相同的结构。虚设沟槽部30具有设置在半导体基板10的上表面21的虚设沟槽、虚设绝缘膜32以及虚设导电部34。虚设导电部34与发射极52电连接。虚设绝缘膜32覆盖虚设沟槽的内壁而设置。虚设导电部34设置在虚设沟槽的内部，并且设置在比虚设绝缘膜32更靠内侧的位置。虚设绝缘膜32将虚设导电部34与半导体基板10绝缘。虚设导电部34可以由与栅极导电部44相同的材料形成。例如虚设导电部34由多晶硅等导电材料形成。虚设导电部34可以在深度方向上具有与栅极导电部44相同的长度。
本例的栅极沟槽部40和虚设沟槽部30在半导体基板10的上表面21被层间绝缘膜38覆盖。应予说明，虚设沟槽部30和栅极沟槽部40的底部可以是向下侧凸出的曲面状(在截面中是曲线状)。
图4是示出图3的F-F线的位置处的深度方向上的掺杂浓度分布的一例的图。图4的纵轴是对数轴。在图4中，将半导体基板10的深度方向上的中央位置设为Zc。
发射区12具有N型掺杂剂的浓度峰。N型掺杂剂是例如磷，但并不限定于此。基区14具有P型掺杂剂的浓度峰。P型掺杂剂是例如硼，但并不限定于此。蓄积区16具有N型掺杂剂的浓度峰。N型掺杂剂是例如氢或磷，但并不限于此。
漂移区18可以具有掺杂浓度大致恒定的平坦区。平坦区是掺杂浓度为预定的最大值max与预定的最小值min之间的区域在深度方向上连续的部分。最大值max可以使用该区域中的掺杂浓度的最大值。最小值min可以是最大值max的50％的值，也可以是最大值max的70％的值，还可以是最大值max的90％的值。
或者，对于平坦区而言，相对于深度方向上的预定范围内的掺杂浓度分布的平均浓度，掺杂浓度分布的值可以处于该掺杂浓度分布的平均浓度的±50％以内，也可以处于该掺杂浓度分布的平均浓度的±30％以内，还可以处于该掺杂浓度分布的平均浓度的±10％以内。
本例的缓冲区20中的掺杂浓度分布具有单一的浓度峰25。缓冲区20可以具有在深度方向上设置于不同位置的多个浓度峰25。在缓冲区20具有多个浓度峰25的情况下，在图4以后说明的浓度峰25是最接近漂移区18的浓度峰25。
本例的浓度峰25是从半导体基板10的下表面23注入氢离子而形成的。即，浓度峰25是氢施主的浓度峰。氢离子被注入到浓度峰25的顶点附近。在从下表面23注入氢离子的情况下，氢也分布在从浓度峰25的顶点到下表面23为止的区域。另一方面，在比浓度峰25的顶点更靠上表面21侧的位置几乎不分布氢。因此，从浓度峰25的顶点朝向下表面23的下表面侧斜坡27的倾斜度变得平缓，从浓度峰25的顶点朝向上表面21的上表面侧斜坡26的倾斜度比下表面侧斜坡27陡峭。
本例的上表面侧斜坡26是掺杂浓度在从半导体基板10的下表面23朝向上表面21的方向上，单调地减小到与漂移区18相接的位置的最深斜坡。单调地减小是指，掺杂浓度在从下表面23朝向上表面21的方向上不增加。即，在上表面侧斜坡26的各位置，与下表面23侧的相邻位置相比，掺杂浓度减小或相同。
本例的上表面侧斜坡26从浓度峰25的顶点设置至漂移区18的下端为止。漂移区18与上表面侧斜坡26的边界可以是上述漂移区18的平坦区的下端。该边界可以是在上表面侧斜坡26与漂移区18之间，掺杂浓度与漂移区18的平坦区的掺杂浓度的平均值一致的位置，也可以是该平均值的1.5倍的位置。
若向半导体基板10照射氢离子等带电粒子，则在带电粒子通过的通过区域，由于带电粒子通过，所以形成单原子空位(V)、多原子空位(VV)等以空位为主体的晶格缺陷。在本例中，在从半导体基板10的下表面23到浓度峰25的顶点附近为止的区域形成有晶格缺陷。与空位相邻的原子具有悬挂键。晶格缺陷也包含晶格间原子、位错等，广义上也可以包含施主和/或受主，但在本说明书中，有时将以空位为主体的晶格缺陷称为空位型晶格缺陷、空位型缺陷，或者简称为晶格缺陷。另外，通过向半导体基板10注入带电粒子，大量形成晶格缺陷，从而半导体基板10的结晶性有时会剧烈紊乱。在本说明书中，有时将该结晶性的紊乱称为无序。
另外，在整个半导体基板10包含氧。在制造半导体的晶锭时，该氧被有意地或无意地导入。注入到缓冲区20的氢因热处理等而扩散，由此在半导体基板10的内部，氢(H)、空位(V)和氧(O)结合，形成VOH缺陷。
VOH缺陷作为供给电子的施主而起作用。在本说明书中，有时将VOH缺陷简称为氢施主。通过在半导体基板10形成氢施主，从而能够形成浓度比漂移区18的浓度高的缓冲区20。
图5是示出缓冲区20中的掺杂浓度和氢化学浓度的分布例的图。在图5中，横轴表示距缓冲区20的下端的距离(深度位置)。
掺杂浓度分布与图4中说明的例子相同。在图5中，将设置有上表面侧斜坡26(最深斜坡)的深度范围设为第一深度范围28。将第一深度范围28的下端位置设为位置ZD，将上端位置设为位置ZU。位置ZD是浓度峰25的顶点的位置。位置ZU是漂移区18与上表面侧斜坡26之间的边界。
氢化学浓度分布在第一深度范围28的外侧具有一个以上的峰。将该峰中的最接近下端位置ZD的峰设为下端峰103。下端峰103的顶点配置在深度位置Z1。深度位置Z1可以配置在下端位置ZD与下表面23之间。深度位置Z1也可以是与下端位置ZD相同的位置。
氢化学浓度分布在第一深度范围28的内侧具有氢化学浓度朝向上表面21侧减小的第一减小部121。氢化学浓度分布在第一深度范围28的内侧具有第二减小部122。第二减小部122位于比第一减小部121更靠上表面21侧的位置，是氢化学浓度朝向上表面21侧单调地减小的区域。氢化学浓度分布在第一减小部121与第二减小部122之间具有中间部110。即，氢化学浓度分布在与上表面侧斜坡26重叠的位置具有中间部110。中间部110是氢化学浓度分布具有后述的斜坡内峰、平坦部114或转折部115的区域。中间部110中的氢化学浓度H2小于下端峰103的氢化学浓度H1。中间部110中的氢化学浓度H2可以是中间部110中的氢化学浓度的最大值。氢化学浓度H2可以是氢化学浓度H1的一半以下，可以是40％以下，也可以是30％以下，还可以是20％以下。氢化学浓度H2可以是氢化学浓度H1的5％以上，也可以是10％以上，还可以是20％以上。
另外，将位置ZD处的氢化学浓度设为H3。氢化学浓度H3大于氢化学浓度H2。氢化学浓度H2可以是氢化学浓度H3的一半以下，可以是40％以下，也可以是30％以下，还可以是20％以下。氢化学浓度H2可以是氢化学浓度H3的5％以上，也可以是10％以上，还可以是20％以上。
在本例中，在缓冲区20的多个深度位置(在图5中为Z1、Z2)注入有氢离子。缓冲区20具有将注入到各位置的氢的化学浓度分布相加而得的氢化学浓度分布。在图5中，将注入到位置Z1的氢的化学浓度分布设为分布101。另外，将注入到位置Z2的氢的化学浓度分布设为分布102。缓冲区20具有将分布101和分布102相加而得的氢化学浓度分布。
在不向位置Z2注入氢离子的情况下，浓度峰25的上表面侧斜坡26的倾斜度与分布101的上表面侧斜坡的倾斜度为相同程度。在该情况下，上表面侧斜坡26的倾斜变得陡峭。在半导体装置100关断时等，耗尽层从基区14的下端朝向缓冲区20扩展。此时，如果作为最深斜坡的上表面侧斜坡26的倾斜度陡峭，则在耗尽层到达上表面侧斜坡26时，电压或电流波形变得容易振荡。
在本例中，在比位置Z1更靠上表面21侧的位置Z2也注入氢离子。由此，能够使氢化学浓度分布的上表面侧斜坡的倾斜度平缓，也能够使浓度峰25的上表面侧斜坡26的倾斜度平缓。
应予说明，若位置Z2距位置Z1过远，则分布101和分布102分别独立地存在，因此无法使上表面侧斜坡26的倾斜度平缓。另外，无论向位置Z2注入的氢离子的剂量过高还是过低，都无法使上表面侧斜坡26的倾斜度平缓。通过使位置Z1与位置Z2之间的距离接近到氢化学浓度分布在第一深度范围28内具有中间部110的程度，并且调整位置Z2的剂量，从而能够使上表面侧斜坡26的倾斜度平缓，能够抑制电流波形的振荡。
上表面侧斜坡26的深度方向的长度是5μm以下。该长度可以是3μm以下，也可以是2μm以下。该长度可以是0.4μm以上，也可以是1.0μm以上，还可以是1.5μm以上。上表面侧斜坡26的下端处的掺杂浓度可以是漂移区18的掺杂浓度的10倍以上，也可以是50倍以上，还可以是100倍以上。
图6示出比较例的缓冲区20的掺杂浓度的分布。在图6中，示出了注入磷离子而形成缓冲区20的情况下的掺杂浓度分布、以及将氢离子注入到单一的深度位置而形成缓冲区20的情况下的掺杂浓度分布。
在从下表面23注入磷而使其扩散的情况下，能够使浓度峰的上表面侧斜坡108的倾斜度平缓。另一方面，由于在磷通过的区域未形成氢施主，所以难以在宽范围内形成高浓度的区域。
在从下表面23向单一的深度位置注入氢离子而使其扩散的情况下，在氢离子的通过区域形成氢施主，因此能够从下表面23至注入位置形成高浓度区域。另一方面，有时晶格缺陷在比注入位置更深的区域少，即使氢扩散，所形成的氢施主的浓度也少。因此，上表面侧斜坡109的倾斜度变得陡峭。在上表面侧斜坡109的倾斜度陡峭的情况下，在耗尽层到达上表面侧斜坡109时，电压或电流波形变得容易振荡。与此相对，根据图5所示的例子，通过向位置Z1和附近的位置Z2注入氢离子，从而能够使上表面侧斜坡26的倾斜度平缓。
图7示出比较例的缓冲区20的掺杂浓度的分布。在本例中，向两个深度位置Z1、Z2注入氢离子而形成缓冲区20。在本例中，深度位置Z1与深度位置Z2的距离比较大。因此，缓冲区20的掺杂浓度分布在深度位置Z1和深度位置Z2分别具有浓度峰25(25-1、25-2)。在该情况下，无法使最接近漂移区18的上表面侧斜坡26的倾斜度平缓。
与此相对，根据图5的例子，通过向位置Z1和附近的位置Z2注入氢离子，从而能够使上表面侧斜坡26的倾斜度平缓。位置Z1与位置Z2的距离可以是0.1μm以上且3μm以下。位置Z1与位置Z2之间的距离可以是2μm以下，也可以是1.5μm以下。位置Z1与位置Z2之间的距离可以是0.3μm以上，也可以是0.5μm以上。位置Z1可以是下端峰103的顶点的位置。位置Z2可以是第二弯曲部113的顶点的位置。
图8是示出缓冲区20中的氢化学浓度分布的一例的图。在图8中，示出了位置Z1和位置Z2附近的氢化学浓度分布。本例的中间部110具有第一弯曲部112和第二弯曲部113。在氢化学浓度分布中，第一弯曲部112是向下凸的部分，第二弯曲部113是向上凸的部分。第一弯曲部112配置在位置Z1与漂移区18之间。第一弯曲部112是与下端峰103不同的弯曲部。第二弯曲部113配置在第一弯曲部112与漂移区18之间。第二弯曲部113是与漂移区18和缓冲区20的边界处的弯曲部不同的弯曲部。
在本例中，第一弯曲部112是氢化学浓度示出极小值H4的谷部。另外，第二弯曲部113是氢化学浓度示出极大值H2的峰。在本说明书中，有时将第二弯曲部113称为斜坡内峰。可以将从第一弯曲部112到第二弯曲部113的区域设为中间部110。
图9是示出缓冲区20中的氢化学浓度分布的另一例的图。在图9中，示出了位置Z1和位置Z2附近的氢化学浓度分布。本例的中间部110与图8的例子同样地具有第一弯曲部112和第二弯曲部113。但是，第一弯曲部112不呈现极小值，第二弯曲部113不呈现极大值。
在本例中，将第一弯曲部112与第二弯曲部113之间的区域称为平坦部114。平坦部114是氢化学浓度分布均匀的区域。氢化学浓度分布均匀是指，例如氢化学浓度的变动为±10％以下的区域。在平坦部114中，氢化学浓度分布不从下表面23朝向上表面21增加。另外，在从下表面23朝向上表面21以深度位置对氢化学浓度分布进行微分的情况下，也可以将在第一弯曲部112与第二弯曲部113之间微分函数实质上示出0的区域作为平坦部114。平坦部114的倾斜度比平坦部114与位置Z1之间的氢化学浓度分布、以及平坦部114与漂移区18之间的氢化学浓度分布中的任一者都平缓。在本例的平坦部114中，氢化学浓度呈现出恒定值。另外，平坦部114的倾斜度可以比与平坦部114相同的深度位置处的掺杂浓度分布的倾斜度平缓。
图10是示出缓冲区20中的氢化学浓度分布的另一例的图。在图10中，示出了位置Z1和位置Z2附近的氢化学浓度分布。本例的中间部110与图9的例子同样地具有第一弯曲部112和第二弯曲部113。在本例中，将第一弯曲部112与第二弯曲部113之间的区域称为转折部115。本例的转折部115的氢化学浓度分布从下表面23朝向上表面21单调地减小。转折部115的其他特性与图9中的平坦部114相同。转折部115是氢化学浓度分布的斜率不为0以上且二次微分为0的区域。
图11是示出下端峰103和第二弯曲部113的半峰全宽FWHM的一例的图。本例的第二弯曲部113是斜坡内峰。另外，第一弯曲部112是谷部。
本例的下端峰103的半峰全宽FWHM1与第二弯曲部113的半峰全宽FWHM2分离距离L1。距离L1可以小于半峰全宽FWHM1和半峰全宽FWHM2中的任一者。距离L1可以小于半峰全宽FWHM1的一半和半峰全宽FWHM2的一半中的任一者。
应予说明，在第一弯曲部112处的氢化学浓度的极小值H3大于第二弯曲部113的顶点处的掺杂浓度H2的一半的情况下，无法确定第二弯曲部113的半峰全宽FWHM2的下端位置。在该情况下，可以测定第二弯曲部113的上侧(漂移区18侧)的半峰半宽HWHM2。可以使第二弯曲部113的下侧(下端峰103侧)的半峰半宽的大小与测定出的半峰半宽HWHM2的大小相同。即，可以将半峰全宽FWHM2的宽度设为半峰半宽HWHM2的2倍。
半峰全宽FWHM1与FWHM2的距离L1能够通过注入氢离子的位置Z1和Z2来控制。根据本例，由于距离L1比较小，所以图5所示的分布101和分布102相加，能够使浓度峰25的上表面侧斜坡26的倾斜度平缓。
图12是示出下端峰103和第二弯曲部113的半峰全宽FWHM的另一例的图。本例的第二弯曲部113是斜坡内峰。另外，第一弯曲部112是谷部。
本例的下端峰103的半峰全宽FWHM1与第二弯曲部113的半峰全宽FWHM2可以端部相接，也可以一部分重叠。由此，将图5所示的分布101和分布102相加，能够使浓度峰25的上表面侧斜坡26的倾斜度平缓。
应予说明，对于下端峰103和第二弯曲部113而言，一者的峰的顶点可以配置在另一者的峰的半峰全宽的范围外。由此，防止分布102被图5所示的分布101埋没。因此，能够使浓度峰25的上表面侧斜坡26的倾斜度平缓。
在图1至图12的任一例中，下端峰103和第二弯曲部113这两者距下表面23的距离均可以是10μm以下。该距离可以是8μm以下。也可以是6μm以下。
图13是示出半导体装置100的制造工序的一部分工序的图。本例的制造方法具有上表面侧结构形成步骤S1301及缓冲形成步骤S1302。缓冲形成步骤S1302包括注入步骤S1303和热处理步骤S1304。
在上表面侧结构形成步骤S1301中，形成半导体基板10的上表面21侧的结构。半导体基板10可以是N型的基板。在该情况下，未形成其他区域而残留的区域成为漂移区18。上表面21侧的结构可以是指，比半导体基板10的深度位置的中央更靠上表面21侧的结构。上表面21侧的结构包括例如发射区12、基区14、蓄积区16、沟槽部等。上表面21侧的结构可以包括配置在半导体基板10的上表面21的上方的层间绝缘膜38等各绝缘膜、以及发射极52等各导电部件。
在注入步骤S1303中，从半导体基板10的下表面23向应形成缓冲区20的区域内的至少两个深度位置注入氢离子。在本例中，向与漂移区18相接的第一深度范围28的下端的位置Z1和第一深度范围28内的预先确定的深度位置Z2注入氢离子。
注入到位置Z2的氢离子的第二剂量(ions/cm2)小于注入到位置Z1的氢离子的第一剂量(ions/cm2)。第二剂量可以是第一剂量的一半以下，可以是40％以下，也可以是30％以下，还可以是20％以下。第二剂量可以是第一剂量的5％以上，也可以是10％以上，还可以是20％以上。
接下来，在热处理步骤S1304中，对半导体基板10进行热处理。由此，在缓冲区20形成氢施主，缓冲区20具有在图4至图12中说明的掺杂浓度分布。
在热处理步骤S1304之前，可以对半导体基板10的下表面23进行磨削来调整半导体基板10的厚度。在热处理步骤S1304之前或之后，可以形成集电区22和阴极区82。在热处理步骤S1304之后，可以形成集电极24。通过这样的工序，能够制造半导体装置100。
以上，虽然利用实施方式对本发明进行了说明，但是本发明的技术范围不限于上述实施方式所记载的范围。对本领域技术人员来说，能够对上述实施方式施加各种变更或改良是显而易见的。根据权利要求书的记载可知，施加了这样的变更或改良的方式也能够包括在本发明的技术范围内。
应当注意，权利要求书、说明书及附图中示出的装置、系统、程序及方法中的动作、过程、步骤和阶段等各处理的执行顺序只要未特别明示“早于”、“预先”等，另外，未在后续处理中使用之前的处理结果，则可以以任意顺序来实现。关于权利要求书、说明书及附图中的动作流程，即使为方便起见使用“首先”、“接着”等进行了说明，也并不意味着必须以这一顺序来实施。
权利要求书(按照条约第19条的修改)
1.一种半导体装置，其特征在于，具备：
半导体基板，其具有上表面和下表面，并且设置有第一导电型的漂移区；以及
第一导电型的缓冲区，其配置在所述漂移区与所述下表面之间，并且浓度比所述漂移区的浓度高，
所述缓冲区中的掺杂浓度分布具有最深斜坡，所述最深斜坡的掺杂浓度在从所述半导体基板的所述下表面起朝向所述上表面的方向上，单调地减小直到与所述漂移区相接的位置为止，
所述缓冲区中的氢化学浓度分布在设置有所述最深斜坡的第一深度范围内具备：
第一减小部，其氢化学浓度朝向所述上表面侧减小；
第二减小部，其位于比所述第一减小部更靠所述上表面侧的位置，并且所述氢化学浓度减小；以及
中间部，其配置在所述第一减小部与所述第二减小部之间，
所述中间部具有：
平坦部，其所述氢化学浓度分布均匀；或者
所述氢化学浓度的斜坡内峰；或者
所述氢化学浓度的转折部。
2.如权利要求1所述的半导体装置，其特征在于，
所述最深斜坡的深度方向上的长度是5μm以下。
3.如权利要求1或2所述的半导体装置，其特征在于，
所述缓冲区中的所述氢化学浓度分布在所述第一深度范围内具有所述斜坡内峰。
4.如权利要求1或2所述的半导体装置，其特征在于，
所述缓冲区中的所述氢化学浓度分布在所述第一深度范围内具有所述平坦部，
在与所述氢化学浓度分布的所述平坦部相同的深度位置，所述氢化学浓度分布的倾斜度比所述掺杂浓度分布的倾斜度平缓。
5.如权利要求1至4中任一项所述的半导体装置，其特征在于，
所述最深斜坡的在所述半导体基板的深度方向上的长度是0.4μm以上。
6.如权利要求1至5中任一项所述的半导体装置，其特征在于，
所述氢化学浓度分布中的所述中间部的氢化学浓度是所述最深斜坡的顶点处的氢化学浓度的一半以下。
7.如权利要求3所述的半导体装置，其特征在于，
所述缓冲区中的所述氢化学浓度分布在所述第一深度范围的外侧包含下端峰，所述下端峰配置在距所述第一深度范围的下端最近的位置，
所述斜坡内峰的半峰全宽与所述下端峰的半峰全宽重叠。
8.如权利要求7所述的半导体装置，其特征在于，
所述斜坡内峰和所述下端峰中的一方的峰的顶点配置在另一方的峰的所述半峰全宽的范围外。
9.如权利要求3所述的半导体装置，其特征在于，
所述缓冲区中的所述氢化学浓度分布在所述第一深度范围的外侧包含下端峰，所述下端峰配置在距所述第一深度范围的下端最近的位置，
所述斜坡内峰的半峰全宽与所述下端峰的半峰全宽之间的距离比任一所述半峰全宽小。
10.如权利要求7至9中任一项所述的半导体装置，其特征在于，
所述斜坡内峰的顶点与所述下端峰的顶点之间的距离是0.1μm以上且3μm以下。
11.如权利要求7至10中任一项所述的半导体装置，其特征在于，
所述斜坡内峰和所述下端峰这两者距所述半导体基板的所述下表面的距离是10μm以下。
12.(修改后)如权利要求1至11中任一项所述的半导体装置，其特征在于，
所述第一深度范围在所述半导体基板的深度方向上的各位置包括掺杂浓度减小部，所述掺杂浓度减小部的掺杂浓度比所述半导体基板的所述下表面侧的相邻位置的掺杂浓度小，
所述平坦部、所述斜坡内峰或所述转折部配置在所述掺杂浓度减小部。
13.(追加)如权利要求1至6中任一项所述的半导体装置，其特征在于，
所述缓冲区中的所述氢化学浓度分布包括配置在所述最深斜坡的下端位置与所述半导体基板的下表面之间的下端峰。
14.(追加)一种半导体装置的制造方法，其特征在于，具有缓冲形成步骤，在所述缓冲形成步骤中，从具有上表面和下表面且设置有第一导电型的漂移区的半导体基板的所述下表面注入氢离子，在所述漂移区与所述下表面之间形成浓度比所述漂移区的浓度高的第一导电型的缓冲区，
所述缓冲形成步骤具备：
注入步骤，向与所述漂移区相接的第一深度范围的下端和所述第一深度范围内的预先设定的位置注入氢离子；
热处理步骤，对所述半导体基板进行热处理，从而形成最深斜坡，所述最深斜坡的掺杂浓度从第一深度范围的所述下端起单调地减小直到与所述漂移区相接的位置为止。
15.(追加)如权利要求14所述的半导体装置的制造方法，其特征在于，
在所述热处理步骤中形成的所述最深斜坡的深度方向上的长度是5μm以下。
16.(追加)如权利要求14或15所述的半导体装置的制造方法，其特征在于，
在所述热处理步骤之后，所述缓冲区中的所述氢化学浓度分布在所述第一深度范围内具有所述斜坡内峰。
17.(追加)如权利要求14或15所述的半导体装置的制造方法，其特征在于，
在所述热处理步骤之后，
所述缓冲区中的所述氢化学浓度分布在所述第一深度范围内具有所述平坦部，
在与所述氢化学浓度分布的所述平坦部相同的深度位置，所述氢化学浓度分布的倾斜度比所述掺杂浓度分布的倾斜度平缓。
18.(追加)如权利要求14或15所述的半导体装置的制造方法，其特征在于，
在所述热处理步骤之后，
所述第一深度范围在所述半导体基板的深度方向上的各位置包括掺杂浓度减小部，所述掺杂浓度减小部的掺杂浓度比所述半导体基板的所述下表面侧的相邻位置的掺杂浓度小，
所述平坦部、所述斜坡内峰或所述转折部配置在所述掺杂浓度减小部。
19.(追加)如权利要求14至18中任一项所述的半导体装置的制造方法，其特征在于，
在所述热处理步骤之后，所述缓冲区中的所述氢化学浓度分布包括配置在所述最深斜坡的下端位置与所述半导体基板的下表面之间的下端峰。

Claims (12)

1.一种半导体装置，其特征在于，具备：
半导体基板，其具有上表面和下表面，并且设置有第一导电型的漂移区；以及
第一导电型的缓冲区，其配置在所述漂移区与所述下表面之间，并且浓度比所述漂移区的浓度高，
所述缓冲区中的掺杂浓度分布具有最深斜坡，所述最深斜坡的掺杂浓度在从所述半导体基板的所述下表面起朝向所述上表面的方向上，单调地减小直到与所述漂移区相接的位置为止，
所述缓冲区中的氢化学浓度分布在设置有所述最深斜坡的第一深度范围内具备：
第一减小部，其氢化学浓度朝向所述上表面侧减小；
第二减小部，其位于比所述第一减小部更靠所述上表面侧的位置，并且所述氢化学浓度减小；以及
中间部，其配置在所述第一减小部与所述第二减小部之间，
所述中间部具有：
平坦部，其所述氢化学浓度分布均匀；或者
所述氢化学浓度的斜坡内峰；或者
所述氢化学浓度的转折部。
2.如权利要求1所述的半导体装置，其特征在于，
所述最深斜坡的深度方向上的长度是5μm以下。
3.如权利要求1或2所述的半导体装置，其特征在于，
所述缓冲区中的所述氢化学浓度分布在所述第一深度范围内具有所述斜坡内峰。
4.如权利要求1或2所述的半导体装置，其特征在于，
所述缓冲区中的所述氢化学浓度分布在所述第一深度范围内具有所述平坦部，
在与所述氢化学浓度分布的所述平坦部相同的深度位置，所述氢化学浓度分布的倾斜度比所述掺杂浓度分布的倾斜度平缓。
5.如权利要求1至4中任一项所述的半导体装置，其特征在于，
所述最深斜坡的在所述半导体基板的深度方向上的长度是0.4μm以上。
6.如权利要求1至5中任一项所述的半导体装置，其特征在于，
所述氢化学浓度分布中的所述中间部的氢化学浓度是所述最深斜坡的顶点处的氢化学浓度的一半以下。
7.如权利要求3所述的半导体装置，其特征在于，
所述缓冲区中的所述氢化学浓度分布在所述第一深度范围的外侧包含下端峰，所述下端峰配置在距所述第一深度范围的下端最近的位置，
所述斜坡内峰的半峰全宽与所述下端峰的半峰全宽重叠。
8.如权利要求7所述的半导体装置，其特征在于，
所述斜坡内峰和所述下端峰中的一方的峰的顶点配置在另一方的峰的所述半峰全宽的范围外。
9.如权利要求3所述的半导体装置，其特征在于，
所述缓冲区中的所述氢化学浓度分布在所述第一深度范围的外侧包含下端峰，所述下端峰配置在距所述第一深度范围的下端最近的位置，
所述斜坡内峰的半峰全宽与所述下端峰的半峰全宽之间的距离比任一所述半峰全宽小。
10.如权利要求7至9中任一项所述的半导体装置，其特征在于，
所述斜坡内峰的顶点与所述下端峰的顶点之间的距离是0.1μm以上且3μm以下。
11.如权利要求7至10中任一项所述的半导体装置，其特征在于，
所述斜坡内峰和所述下端峰这两者距所述半导体基板的所述下表面的距离是10μm以下。
12.一种半导体装置的制造方法，其特征在于，具有缓冲形成步骤，在所述缓冲形成步骤中，从具有上表面和下表面且设置有第一导电型的漂移区的半导体基板的所述下表面注入氢离子，在所述漂移区与所述下表面之间形成浓度比所述漂移区的浓度高的第一导电型的缓冲区，
所述缓冲形成步骤具备：
注入步骤，向与所述漂移区相接的第一深度范围的下端和所述第一深度范围内的预先设定的位置注入氢离子；
热处理步骤，对所述半导体基板进行热处理，从而形成最深斜坡，所述最深斜坡的掺杂浓度从第一深度范围的所述下端起单调地减小直到与所述漂移区相接的位置为止。
CN202180030637.3A 2020-11-11 2021-11-11 半导体装置及半导体装置的制造方法 Pending CN115516642A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020188351 2020-11-11
JP2020-188351 2020-11-11
PCT/JP2021/041540 WO2022102711A1 (ja) 2020-11-11 2021-11-11 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN115516642A true CN115516642A (zh) 2022-12-23

Family

ID=81601203

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180030637.3A Pending CN115516642A (zh) 2020-11-11 2021-11-11 半导体装置及半导体装置的制造方法

Country Status (5)

Country Link
US (1) US20230041042A1 (zh)
JP (1) JP7501663B2 (zh)
CN (1) CN115516642A (zh)
DE (1) DE112021001383T5 (zh)
WO (1) WO2022102711A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021115825A1 (de) * 2021-06-18 2022-12-22 Infineon Technologies Ag Feldstoppgebiet enthaltende halbleitervorrichtung

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112015006631T5 (de) 2015-06-16 2018-03-01 Mitsubishi Electric Corporation Verfahren zur Herstellung einer Halbleitervorrichtung
JP6428945B2 (ja) * 2015-09-16 2018-11-28 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6756376B2 (ja) 2016-11-16 2020-09-16 富士電機株式会社 半導体装置
WO2020080295A1 (ja) * 2018-10-18 2020-04-23 富士電機株式会社 半導体装置および製造方法
DE112019001741B4 (de) 2018-11-16 2024-10-10 Fuji Electric Co., Ltd. Halbleitervorrichtung und herstellungsverfahren
JP7078133B2 (ja) 2018-11-16 2022-05-31 富士電機株式会社 半導体装置および製造方法
CN112204710B (zh) 2018-12-28 2024-07-09 富士电机株式会社 半导体装置及制造方法

Also Published As

Publication number Publication date
WO2022102711A1 (ja) 2022-05-19
DE112021001383T5 (de) 2022-12-15
JP7501663B2 (ja) 2024-06-18
US20230041042A1 (en) 2023-02-09
JPWO2022102711A1 (zh) 2022-05-19

Similar Documents

Publication Publication Date Title
JP7476996B2 (ja) 半導体装置
CN113454789A (zh) 半导体装置
WO2022244802A1 (ja) 半導体装置および製造方法
JP2024038425A (ja) 半導体装置
JP2024024105A (ja) 半導体装置
JP2023179647A (ja) 半導体装置および半導体装置の製造方法
CN114175270A (zh) 半导体装置
US20230041042A1 (en) Semiconductor apparatus and method for manufacturing semiconductor apparatus
JP7473075B2 (ja) 半導体装置
CN114303246A (zh) 半导体装置、半导体装置的制造方法及具备半导体装置的电力变换装置
JP7452632B2 (ja) 半導体装置および半導体装置の製造方法
JP7400834B2 (ja) 半導体装置および半導体装置の製造方法
CN113632236B (zh) 半导体装置和半导体装置的制造方法
WO2024166492A1 (ja) 半導体装置
JP2024067536A (ja) 半導体装置
CN115207114A (zh) 半导体装置和制造方法
CN114051653A (zh) 半导体装置和半导体装置的制造方法
CN114902425A (zh) 半导体装置
CN117561610A (zh) 半导体装置及制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination