JP2024038425A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2024038425A
JP2024038425A JP2024005569A JP2024005569A JP2024038425A JP 2024038425 A JP2024038425 A JP 2024038425A JP 2024005569 A JP2024005569 A JP 2024005569A JP 2024005569 A JP2024005569 A JP 2024005569A JP 2024038425 A JP2024038425 A JP 2024038425A
Authority
JP
Japan
Prior art keywords
concentration
hydrogen
peak
region
low concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2024005569A
Other languages
English (en)
Inventor
美佐稀 内田
尚 吉村
博 瀧下
竣太郎 谷口
晴司 野口
洋輔 桜井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JP2024038425A publication Critical patent/JP2024038425A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Figure 2024038425000001
【課題】バッファ領域等におけるドーピング濃度の分布を、所定の形状に制御する半導体装置を提供する。
【解決手段】半導体装置は、ドーピング濃度ＤＤがバルク・ドナー濃度Ｄｂよりも高いバッファ領域と、バッファ領域に配置される第１低濃度水素ピーク１２５－１と、バッファ領域において第１低濃度水素ピークよりも下面に近い位置に配置される第２低濃度水素ピーク１２５－２と、バッファ領域において第２低濃度水素ピークよりも下面に近い位置に配置され、第２低濃度水素ピークよりも水素化学濃度が高い高濃度水素ピーク１１５－１、１１５－２と、第１低濃度水素ピーク及び第２低濃度水素ピークの間の領域１３１と、第２低濃度水素ピークが設けられた領域を含み、ドーピング濃度がバルク・ドナー濃度よりも高く、ドーピング濃度の平均値が第２低濃度水素ピークと高濃度水素ピークの間のドーピング濃度の極小値以下である平坦領域１３０と、を備える。
【選択図】図４Ｂ

Description

本発明は、半導体装置に関する。
従来、フィールドストップ層として機能するバッファ領域を備える半導体装置が知られている（例えば、特許文献１参照）。
（特許文献１）米国特許出願公開第２０１６／０１４１３９９号明細書
解決しようとする課題
半導体装置においては、バッファ領域等におけるドーピング濃度の分布を、所定の形状に制御することが好ましい。
一般的開示
上記課題を解決するために、本発明の一つの態様においては、半導体装置を提供する。半導体装置は、上面および下面を有し、バルク・ドナーおよび酸素を含む半導体基板を備えてよい。半導体装置は、少なくとも一部分が半導体基板の下面側に設けられ、ドーピング濃度がバルク・ドナー濃度よりも高いバッファ領域を備えてよい。半導体装置は、バッファ領域に配置された第１低濃度水素ピークを備えてよい。半導体装置は、バッファ領域において第１低濃度水素ピークよりも下面に近い位置に配置された第２低濃度水素ピークを備えてよい。半導体装置は、バッファ領域において第２低濃度水素ピークよりも下面に近い位置に配置され、第２低濃度水素ピークよりも水素化学濃度が高い高濃度水素ピークを備えてよい。半導体装置は、第１低濃度水素ピークおよび第２低濃度水素ピークの間の領域と、第２低濃度水素ピークが設けられた領域を含み、ドーピング濃度がバルク・ドナー濃度よりも高く、且つ、ドーピング濃度の変動が±３０％以下であり、ドーピング濃度の変動比率が水素化学濃度の変動比率よりも小さく、水素化学濃度分布の水素濃度ピークに対応するドーピング濃度分布の濃度ピークの幅が、水素化学濃度分布の水素濃度ピークの幅よりも大きい平坦領域を備えてよい。
平坦領域の深さ方向におけるドーピング濃度分布は、第２低濃度水素ピークに対応する濃度ピークを有してよい。濃度ピークは、第２低濃度水素ピークよりも緩やかに濃度が変化してよい。
濃度ピークは、第２低濃度水素ピークよりも半導体基板の下面側に配置されてよい。
深さ方向において、平坦領域の長さは、バッファ領域の長さの半分以上であってよい。
平坦領域のドーピング濃度の平均値が、半導体基板の酸素化学濃度の０．０１％以上、３％以下であってよい。
半導体基板の酸素化学濃度は、第１低濃度水素ピークの水素化学濃度の１０倍以上であってよい。
第１低濃度水素ピークと、第２低濃度水素ピークとの間隔（μｍ）は、半導体基板の酸素化学濃度（ａｔｏｍｓ／ｃｍ３）の３／１０１６（μｍ／（ａｔｏｍｓ／ｃｍ３））倍以下であってよい。
第１低濃度水素ピークの水素化学濃度が１．０×１０１６ａｔｏｍｓ／ｃｍ３以下であってよい。第１低濃度水素ピークと、第２低濃度水素ピークとの間隔が１００μｍ以下であってよい。
バッファ領域は、バッファ領域の中央よりも下面側の下面側領域と、バッファ領域の中央よりも上面側の上面側領域とを有してよい。バッファ領域は、第１低濃度水素ピークおよび第２低濃度水素ピークを含む複数の低濃度水素ピークを有してよい。上面側領域に配置された低濃度水素ピークの個数は、下面側領域に配置された低濃度水素ピークの個数よりも多くてよい。
低濃度水素ピークの水素化学濃度は、１×１０１６／ｃｍ３以下であってよい。
平坦領域のドーピング濃度が、バルク・ドナー濃度の２倍以上であってよい。
平坦領域のドーピング濃度が、０．７×１０１３／ｃｍ３以上であってよい。
第１低濃度水素ピークおよび第２低濃度水素ピークのそれぞれは、ピークの頂点から半導体基板の下面に向かう下側裾と、頂点から半導体基板の上面に向かう上側裾とを有してよい。上側裾は、下側裾よりも急峻に水素化学濃度が低下してよい。
酸素化学濃度が１．０×１０１７ａｔｏｍｓ／ｃｍ３以上であってよい。
第１低濃度水素ピークの水素イオンドーズ量が水素イオンのドーズ量が１．０×１０１２ｉｏｎｓ／ｃｍ２以下であってよい。
第２低濃度水素ピークの水素イオンドーズ量が水素イオンのドーズ量が１．０×１０１２ｉｏｎｓ／ｃｍ２以下であってよい。
平坦領域のドーピング濃度の平均値が第２低濃度水素ピークと高濃度水素ピークの間のドーピング濃度の極小値以下であってよい。
バッファ領域において、高濃度水素ピークよりも上面側であって、第２低濃度水素ピークよりも下面に近い位置に配置された第３低濃度水素ピークを有してよい。平坦領域が第３低濃度水素ピークを含んでよい。平坦領域のドーピング濃度の平均値が第３低濃度水素ピークと高濃度水素ピークの間のドーピング濃度の極小値以下であってよい。
平坦領域において、ドーピング濃度の変動比率は水素化学濃度の変動比率の半分以下であってよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
半導体装置１００の一例を示す上面図である。 図１における領域Ｄの拡大図である。 図２におけるｅ－ｅ断面の一例を示す図である。 図３のＦ－Ｆ線の位置における、深さ方向のドーピング濃度分布の一例を示す図である。 バッファ領域２０におけるドーピング濃度ＤＤおよび水素化学濃度ＣＨの、深さ方向の分布例を示す図である。 図３のＦ－Ｆ線の位置における、深さ方向のドーピング濃度分布の他の例を示す図である。 図５Ａのバッファ領域２０におけるドーピング濃度ＤＤおよび水素化学濃度ＣＨの、深さ方向の分布例を示す図である。 実施例および比較例における、バッファ領域２０のドーピング濃度分布を示す図である。 実施例および比較例における、バッファ領域２０のドーピング濃度分布を示す図である。 図３のＦ－Ｆ線の位置における、深さ方向のドーピング濃度分布の他の例を示す図である。 隣り合って配置された複数の低濃度水素ピーク１２５を拡大した図である。 隣り合って配置された複数の低濃度水素ピーク１２５の他の例を示す図である。 隣り合って配置された複数の低濃度水素ピーク１２５の他の例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。
本明細書では、半導体基板の上面および下面に平行な直交軸をＸ軸およびＹ軸とする。また、半導体基板の上面および下面と垂直な軸をＺ軸とする。本明細書では、Ｚ軸の方向を深さ方向と称する場合がある。また、本明細書では、Ｘ軸およびＹ軸を含めて、半導体基板の上面および下面に平行な方向を、水平方向と称する場合がある。
また、半導体基板の深さ方向における中心から、半導体基板の上面までの領域を、上面側と称する場合がある。同様に、半導体基板の深さ方向における中心から、半導体基板の下面までの領域を、下面側と称する場合がある。
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
本明細書においては、不純物がドーピングされたドーピング領域の導電型をＰ型またはＮ型として説明している。本明細書においては、不純物とは、特にＮ型のドナーまたはＰ型のアクセプタのいずれかを意味する場合があり、ドーパントと記載する場合がある。本明細書においては、ドーピングとは、半導体基板にドナーまたはアクセプタを導入し、Ｎ型の導電型を示す半導体またはＰ型の導電型を示す半導体とすることを意味する。
本明細書においては、ドーピング濃度とは、熱平衡状態におけるドナーの濃度またはアクセプタの濃度を意味する。本明細書においては、ネット・ドーピング濃度とは、ドナー濃度を正イオンの濃度とし、アクセプタ濃度を負イオンの濃度として、電荷の極性を含めて足し合わせた正味の濃度を意味する。一例として、ドナー濃度をＮＤ、アクセプタ濃度をＮＡとすると、任意の位置における正味のネット・ドーピング濃度はＮＤ－ＮＡとなる。本明細書では、ネット・ドーピング濃度を単にドーピング濃度と記載する場合がある。
ドナーは、半導体に電子を供給する機能を有している。アクセプタは、半導体から電子を受け取る機能を有している。ドナーおよびアクセプタは、不純物自体には限定されない。例えば、半導体中に存在する空孔（Ｖ）、酸素（Ｏ）および水素（Ｈ）が結合したＶＯＨ欠陥は、電子を供給するドナーとして機能する。本明細書では、ＶＯＨ欠陥を水素ドナーと称する場合がある。
本明細書において半導体基板は、Ｎ型のバルク・ドナーが全体に分布している。バルク・ドナーは、半導体基板の元となるインゴットの製造時に、インゴット内に略一様に含まれたドーパントによるドナーである。本例のバルク・ドナーは、水素以外の元素である。バルク・ドナーのドーパントは、例えばリン、アンチモン、ヒ素、セレンまたは硫黄であるが、これに限定されない。本例のバルク・ドナーは、リンである。バルク・ドナーは、Ｐ型の領域にも含まれている。半導体基板は、半導体のインゴットから切り出したウエハであってよく、ウエハを個片化したチップであってもよい。半導体のインゴットは、チョクラルスキー法（ＣＺ法）、磁場印加型チョクラルスキー法（ＭＣＺ法）、フロートゾーン法（ＦＺ法）のいずれかで製造されよい。本例におけるインゴットは、ＭＣＺ法で製造されている。ＭＣＺ法で製造された基板に含まれる酸素濃度は、例えば１×１０１７～７×１０１７／ｃｍ３である。ＦＺ法で製造された基板に含まれる酸素濃度は、例えば１×１０１５～５×１０１６／ｃｍ３である。酸素濃度が高い方が水素ドナーを生成しやすい傾向がある。バルク・ドナー濃度は、半導体基板の全体に分布しているバルク・ドナーの化学濃度を用いてよく、当該化学濃度の９０％から１００％の間の値であってもよい。また、半導体基板は、リン等のドーパントを含まないノンドープ基板を用いてもよい。その場合、ノンドーピング基板のバルク・ドナー濃度（Ｄｂ）は例えば１×１０１０／ｃｍ３以上、５×１０１２／ｃｍ３以下である。ノンドーピング基板のバルク・ドナー濃度（Ｄｂ）は、好ましくは１×１０１１／ｃｍ３以上である。ノンドーピング基板のバルク・ドナー濃度（Ｄｂ）は、好ましくは５×１０１２／ｃｍ３以下である。尚、本発明における各濃度は、室温における値でよい。室温における値は、一例として３００Ｋ（ケルビン）（約２６．９℃）のときの値を用いてよい。
本明細書においてＰ＋型またはＮ＋型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が高いことを意味し、Ｐ－型またはＮ－型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が低いことを意味する。また、本明細書においてＰ＋＋型またはＮ＋＋型と記載した場合には、Ｐ＋型またはＮ＋型よりもドーピング濃度が高いことを意味する。本明細書の単位系は、特に断りがなければＳＩ単位系である。長さの単位をｃｍで表示することがあるが、諸計算はメートル（ｍ）に換算してから行ってよい。
本明細書において化学濃度とは、電気的な活性化の状態によらずに測定される不純物の原子密度を指す。化学濃度は、例えば二次イオン質量分析法（ＳＩＭＳ）により計測できる。上述したネット・ドーピング濃度は、電圧－容量測定法（ＣＶ法）により測定できる。また、拡がり抵抗測定法（ＳＲ法）により計測されるキャリア濃度を、ネット・ドーピング濃度としてよい。ＣＶ法またはＳＲ法により計測されるキャリア濃度は、熱平衡状態における値としてよい。また、Ｎ型の領域においては、ドナー濃度がアクセプタ濃度よりも十分大きいので、当該領域におけるキャリア濃度を、ドナー濃度としてもよい。同様に、Ｐ型の領域においては、当該領域におけるキャリア濃度を、アクセプタ濃度としてもよい。本明細書では、Ｎ型領域のドーピング濃度をドナー濃度と称する場合があり、Ｐ型領域のドーピング濃度をアクセプタ濃度と称する場合がある。
また、ドナー、アクセプタまたはネット・ドーピングの濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度としてよい。ドナー、アクセプタまたはネット・ドーピングの濃度がほぼ均一な場合等においては、当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度の平均値をドナー、アクセプタまたはネット・ドーピングの濃度としてよい。本明細書において、単位体積当りの濃度表示にａｔоｍｓ／ｃｍ３、または、／ｃｍ３を用いる。この単位は、半導体基板内のドナーまたはアクセプタ濃度、または、化学濃度に用いられる。ａｔоｍｓ表記は省略してもよい。
ＳＲ法により計測されるキャリア濃度が、ドナーまたはアクセプタの濃度より低くてもよい。拡がり抵抗を測定する際に電流が流れる範囲において、半導体基板のキャリア移動度が結晶状態の値よりも低い場合がある。キャリア移動度の低下は、格子欠陥等による結晶構造の乱れ（ディスオーダー）により、キャリアが散乱されることで生じる。
ＣＶ法またはＳＲ法により計測されるキャリア濃度から算出したドナーまたはアクセプタの濃度は、ドナーまたはアクセプタを示す元素の化学濃度よりも低くてよい。一例として、シリコンの半導体においてドナーとなるリンまたはヒ素のドナー濃度、あるいはアクセプタとなるボロン（ホウ素）のアクセプタ濃度は、これらの化学濃度の９９％程度である。一方、シリコンの半導体においてドナーとなる水素のドナー濃度は、水素の化学濃度の０．１％から１０％程度である。
図１は、半導体装置１００の一例を示す上面図である。図１においては、各部材を半導体基板１０の上面に投影した位置を示している。図１においては、半導体装置１００の一部の部材だけを示しており、一部の部材は省略している。
半導体装置１００は、半導体基板１０を備えている。半導体基板１０は、半導体材料で形成された基板である。一例として半導体基板１０はシリコン基板であるが、半導体基板１０の材料はシリコンに限定されない。
半導体基板１０は、上面視において端辺１６２を有する。本明細書で単に上面視と称した場合、半導体基板１０の上面側から見ることを意味している。本例の半導体基板１０は、上面視において互いに向かい合う２組の端辺１６２を有する。図１においては、Ｘ軸およびＹ軸は、いずれかの端辺１６２と平行である。またＺ軸は、半導体基板１０の上面と垂直である。
半導体基板１０には活性部１６０が設けられている。活性部１６０は、半導体装置１００が動作した場合に半導体基板１０の上面と下面との間で、深さ方向に主電流が流れる領域である。活性部１６０の上方には、エミッタ電極が設けられているが図１では省略している。
活性部１６０には、ＩＧＢＴ等のトランジスタ素子を含むトランジスタ部７０と、還流ダイオード（ＦＷＤ）等のダイオード素子を含むダイオード部８０の少なくとも一方が設けられている。図１の例では、トランジスタ部７０およびダイオード部８０は、半導体基板１０の上面における所定の配列方向（本例ではＸ軸方向）に沿って、交互に配置されている。他の例では、活性部１６０には、トランジスタ部７０およびダイオード部８０の一方だけが設けられていてもよい。
図１においては、トランジスタ部７０が配置される領域には記号「Ｉ」を付し、ダイオード部８０が配置される領域には記号「Ｆ」を付している。本明細書では、上面視において配列方向と垂直な方向を延伸方向（図１ではＹ軸方向）と称する場合がある。トランジスタ部７０およびダイオード部８０は、それぞれ延伸方向に長手を有してよい。つまり、トランジスタ部７０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。同様に、ダイオード部８０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。トランジスタ部７０およびダイオード部８０の延伸方向と、後述する各トレンチ部の長手方向とは同一であってよい。
ダイオード部８０は、半導体基板１０の下面と接する領域に、Ｎ＋型のカソード領域を有する。本明細書では、カソード領域が設けられた領域を、ダイオード部８０と称する。つまりダイオード部８０は、上面視においてカソード領域と重なる領域である。半導体基板１０の下面には、カソード領域以外の領域には、Ｐ＋型のコレクタ領域が設けられてよい。本明細書では、ダイオード部８０を、後述するゲート配線までＹ軸方向に延長した延長領域８１も、ダイオード部８０に含める場合がある。延長領域８１の下面には、コレクタ領域が設けられている。
トランジスタ部７０は、半導体基板１０の下面と接する領域に、Ｐ＋型のコレクタ領域を有する。また、トランジスタ部７０は、半導体基板１０の上面側に、Ｎ型のエミッタ領域、Ｐ型のベース領域、ゲート導電部およびゲート絶縁膜を有するゲート構造が周期的に配置されている。
半導体装置１００は、半導体基板１０の上方に１つ以上のパッドを有してよい。本例の半導体装置１００は、ゲートパッド１６４を有している。半導体装置１００は、アノードパッド、カソードパッドおよび電流検出パッド等のパッドを有してもよい。各パッドは、端辺１６２の近傍に配置されている。端辺１６２の近傍とは、上面視における端辺１６２と、エミッタ電極との間の領域を指す。半導体装置１００の実装時において、各パッドは、ワイヤ等の配線を介して外部の回路に接続されてよい。
ゲートパッド１６４には、ゲート電位が印加される。ゲートパッド１６４は、活性部１６０のゲートトレンチ部の導電部に電気的に接続される。半導体装置１００は、ゲートパッド１６４とゲートトレンチ部とを接続するゲート配線を備える。図１においては、ゲート配線に斜線のハッチングを付している。
本例のゲート配線は、外周ゲート配線１０１と、活性側ゲート配線１０２とを有している。外周ゲート配線１０１は、上面視において活性部１６０と半導体基板１０の端辺１６２との間に配置されている。本例の外周ゲート配線１０１は、上面視において活性部１６０を囲んでいる。上面視において外周ゲート配線１０１に囲まれた領域を活性部１６０としてもよい。また、外周ゲート配線１０１は、ゲートパッド１６４と接続されている。外周ゲート配線１０１は、半導体基板１０の上方に配置されている。外周ゲート配線１０１は、アルミニウム等を含む金属配線であってよい。
活性側ゲート配線１０２は、活性部１６０に設けられている。活性部１６０に活性側ゲート配線１０２を設けることで、半導体基板１０の各領域について、ゲートパッド１６４からの配線長のバラツキを低減できる。
活性側ゲート配線１０２は、活性部１６０のゲートトレンチ部と接続される。活性側ゲート配線１０２は、半導体基板１０の上方に配置されている。活性側ゲート配線１０２は、不純物がドープされたポリシリコン等の半導体で形成された配線であってよい。
活性側ゲート配線１０２は、外周ゲート配線１０１と接続されてよい。本例の活性側ゲート配線１０２は、Ｙ軸方向の略中央で一方の外周ゲート配線１０１から他方の外周ゲート配線１０１まで、活性部１６０を横切るように、Ｘ軸方向に延伸して設けられている。活性側ゲート配線１０２により活性部１６０が分割されている場合、それぞれの分割領域において、トランジスタ部７０およびダイオード部８０がＸ軸方向に交互に配置されてよい。
また、半導体装置１００は、ポリシリコン等で形成されたＰＮ接合ダイオードである不図示の温度センス部や、活性部１６０に設けられたトランジスタ部の動作を模擬する不図示の電流検出部を備えてもよい。
本例の半導体装置１００は、上面視において、活性部１６０と端辺１６２との間に、エッジ終端構造部９０を備える。本例のエッジ終端構造部９０は、外周ゲート配線１０１と端辺１６２との間に配置されている。エッジ終端構造部９０は、半導体基板１０の上面側の電界集中を緩和する。エッジ終端構造部９０は、活性部１６０を囲んで環状に設けられたガードリング、フィールドプレートおよびリサーフのうちの少なくとも一つを備えていてよい。
図２は、図１における領域Ｄの拡大図である。領域Ｄは、トランジスタ部７０、ダイオード部８０、および、活性側ゲート配線１０２を含む領域である。本例の半導体装置１００は、半導体基板１０の上面側の内部に設けられたゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。ゲートトレンチ部４０およびダミートレンチ部３０は、それぞれがトレンチ部の一例である。また、本例の半導体装置１００は、半導体基板１０の上面の上方に設けられたエミッタ電極５２および活性側ゲート配線１０２を備える。エミッタ電極５２および活性側ゲート配線１０２は互いに分離して設けられる。
エミッタ電極５２および活性側ゲート配線１０２と、半導体基板１０の上面との間には層間絶縁膜が設けられるが、図２では省略している。本例の層間絶縁膜には、コンタクトホール５４が、当該層間絶縁膜を貫通して設けられる。図２においては、それぞれのコンタクトホール５４に斜線のハッチングを付している。
エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に設けられる。エミッタ電極５２は、コンタクトホール５４を通って、半導体基板１０の上面におけるエミッタ領域１２、コンタクト領域１５およびベース領域１４と接触する。また、エミッタ電極５２は、層間絶縁膜に設けられたコンタクトホールを通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２は、Ｙ軸方向におけるダミートレンチ部３０の先端において、ダミートレンチ部３０のダミー導電部と接続されてよい。
活性側ゲート配線１０２は、層間絶縁膜に設けられたコンタクトホールを通って、ゲートトレンチ部４０と接続する。活性側ゲート配線１０２は、Ｙ軸方向におけるゲートトレンチ部４０の先端部４１において、ゲートトレンチ部４０のゲート導電部と接続されてよい。活性側ゲート配線１０２は、ダミートレンチ部３０内のダミー導電部とは接続されない。
エミッタ電極５２は、金属を含む材料で形成される。図２においては、エミッタ電極５２が設けられる範囲を示している。例えば、エミッタ電極５２の少なくとも一部の領域はアルミニウムまたはアルミニウム‐シリコン合金、例えばＡｌＳｉ、ＡｌＳｉＣｕ等の金属合金で形成される。エミッタ電極５２は、アルミニウム等で形成された領域の下層に、チタンやチタン化合物等で形成されたバリアメタルを有してよい。さらにコンタクトホール内において、バリアメタルとアルミニウム等に接するようにタングステン等を埋め込んで形成されたプラグを有してもよい。
ウェル領域１１は、活性側ゲート配線１０２と重なって設けられている。ウェル領域１１は、活性側ゲート配線１０２と重ならない範囲にも、所定の幅で延伸して設けられている。本例のウェル領域１１は、コンタクトホール５４のＹ軸方向の端から、活性側ゲート配線１０２側に離れて設けられている。ウェル領域１１は、ベース領域１４よりもドーピング濃度の高い第２導電型の領域である。本例のベース領域１４はＰ－型であり、ウェル領域１１はＰ＋型である。
トランジスタ部７０およびダイオード部８０のそれぞれは、配列方向に複数配列されたトレンチ部を有する。本例のトランジスタ部７０には、配列方向に沿って１以上のゲートトレンチ部４０と、１以上のダミートレンチ部３０とが交互に設けられている。本例のダイオード部８０には、複数のダミートレンチ部３０が、配列方向に沿って設けられている。本例のダイオード部８０には、ゲートトレンチ部４０が設けられていない。
本例のゲートトレンチ部４０は、配列方向と垂直な延伸方向に沿って延伸する２つの直線部分３９（延伸方向に沿って直線状であるトレンチの部分）と、２つの直線部分３９を接続する先端部４１を有してよい。図２における延伸方向はＹ軸方向である。
先端部４１の少なくとも一部は、上面視において曲線状に設けられることが好ましい。２つの直線部分３９のＹ軸方向における端部どうしを先端部４１が接続することで、直線部分３９の端部における電界集中を緩和できる。
トランジスタ部７０において、ダミートレンチ部３０はゲートトレンチ部４０のそれぞれの直線部分３９の間に設けられる。それぞれの直線部分３９の間には、１本のダミートレンチ部３０が設けられてよく、複数本のダミートレンチ部３０が設けられていてもよい。ダミートレンチ部３０は、延伸方向に延伸する直線形状を有してよく、ゲートトレンチ部４０と同様に、直線部分２９と先端部３１とを有していてもよい。図２に示した半導体装置１００は、先端部３１を有さない直線形状のダミートレンチ部３０と、先端部３１を有するダミートレンチ部３０の両方を含んでいる。
ウェル領域１１の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０のＹ軸方向の端部は、上面視においてウェル領域１１に設けられる。つまり、各トレンチ部のＹ軸方向の端部において、各トレンチ部の深さ方向の底部は、ウェル領域１１に覆われている。これにより、各トレンチ部の当該底部における電界集中を緩和できる。
配列方向において各トレンチ部の間には、メサ部が設けられている。メサ部は、半導体基板１０の内部において、トレンチ部に挟まれた領域を指す。一例としてメサ部の上端は半導体基板１０の上面である。メサ部の下端の深さ位置は、トレンチ部の下端の深さ位置と同一である。本例のメサ部は、半導体基板１０の上面において、トレンチに沿って延伸方向（Ｙ軸方向）に延伸して設けられている。本例では、トランジスタ部７０にはメサ部６０が設けられ、ダイオード部８０にはメサ部６１が設けられている。本明細書において単にメサ部と称した場合、メサ部６０およびメサ部６１のそれぞれを指している。
それぞれのメサ部には、ベース領域１４が設けられる。メサ部において半導体基板１０の上面に露出したベース領域１４のうち、活性側ゲート配線１０２に最も近く配置された領域をベース領域１４－ｅとする。図２においては、それぞれのメサ部の延伸方向における一方の端部に配置されたベース領域１４－ｅを示しているが、それぞれのメサ部の他方の端部にもベース領域１４－ｅが配置されている。それぞれのメサ部には、上面視においてベース領域１４－ｅに挟まれた領域に、第１導電型のエミッタ領域１２および第２導電型のコンタクト領域１５の少なくとも一方が設けられてよい。本例のエミッタ領域１２はＮ＋型であり、コンタクト領域１５はＰ＋型である。エミッタ領域１２およびコンタクト領域１５は、深さ方向において、ベース領域１４と半導体基板１０の上面との間に設けられてよい。
トランジスタ部７０のメサ部６０は、半導体基板１０の上面に露出したエミッタ領域１２を有する。エミッタ領域１２は、ゲートトレンチ部４０に接して設けられている。ゲートトレンチ部４０に接するメサ部６０は、半導体基板１０の上面に露出したコンタクト領域１５が設けられていてよい。
メサ部６０におけるコンタクト領域１５およびエミッタ領域１２のそれぞれは、Ｘ軸方向における一方のトレンチ部から、他方のトレンチ部まで設けられる。一例として、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿って交互に配置されている。
他の例においては、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿ってストライプ状に設けられていてもよい。例えばトレンチ部に接する領域にエミッタ領域１２が設けられ、エミッタ領域１２に挟まれた領域にコンタクト領域１５が設けられる。
ダイオード部８０のメサ部６１には、エミッタ領域１２が設けられていない。メサ部６１の上面には、ベース領域１４およびコンタクト領域１５が設けられてよい。メサ部６１の上面においてベース領域１４－ｅに挟まれた領域には、それぞれのベース領域１４－ｅに接してコンタクト領域１５が設けられてよい。メサ部６１の上面においてコンタクト領域１５に挟まれた領域には、ベース領域１４が設けられてよい。ベース領域１４は、コンタクト領域１５に挟まれた領域全体に配置されてよい。
それぞれのメサ部の上方には、コンタクトホール５４が設けられている。コンタクトホール５４は、ベース領域１４－ｅに挟まれた領域に配置されている。本例のコンタクトホール５４は、コンタクト領域１５、ベース領域１４およびエミッタ領域１２の各領域の上方に設けられる。コンタクトホール５４は、ベース領域１４－ｅおよびウェル領域１１に対応する領域には設けられない。コンタクトホール５４は、メサ部６０の配列方向（Ｘ軸方向）における中央に配置されてよい。
ダイオード部８０において、半導体基板１０の下面と隣接する領域には、Ｎ＋型のカソード領域８２が設けられる。半導体基板１０の下面において、カソード領域８２が設けられていない領域には、Ｐ＋型のコレクタ領域２２が設けられてよい。カソード領域８２およびコレクタ領域２２は、半導体基板１０の下面２３と、バッファ領域２０との間に設けられている。図２においては、カソード領域８２およびコレクタ領域２２の境界を点線で示している。
カソード領域８２は、Ｙ軸方向においてウェル領域１１から離れて配置されている。これにより、比較的にドーピング濃度が高く、且つ、深い位置まで形成されているＰ型の領域（ウェル領域１１）と、カソード領域８２との距離を確保して、耐圧を向上できる。本例のカソード領域８２のＹ軸方向における端部は、コンタクトホール５４のＹ軸方向における端部よりも、ウェル領域１１から離れて配置されている。他の例では、カソード領域８２のＹ軸方向における端部は、ウェル領域１１とコンタクトホール５４との間に配置されていてもよい。
図３は、図２におけるｅ－ｅ断面の一例を示す図である。ｅ－ｅ断面は、エミッタ領域１２およびカソード領域８２を通過するＸＺ面である。本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。
層間絶縁膜３８は、半導体基板１０の上面に設けられている。層間絶縁膜３８は、ホウ素またはリン等の不純物が添加されたシリケートガラス等の絶縁膜、熱酸化膜、および、その他の絶縁膜の少なくとも一層を含む膜である。層間絶縁膜３８には、図２において説明したコンタクトホール５４が設けられている。
エミッタ電極５２は、層間絶縁膜３８の上方に設けられる。エミッタ電極５２は、層間絶縁膜３８のコンタクトホール５４を通って、半導体基板１０の上面２１と接触している。コレクタ電極２４は、半導体基板１０の下面２３に設けられる。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成されている。本明細書において、エミッタ電極５２とコレクタ電極２４とを結ぶ方向（Ｚ軸方向）を深さ方向と称する。
半導体基板１０は、Ｎ型またはＮ－型のドリフト領域１８を有する。ドリフト領域１８は、トランジスタ部７０およびダイオード部８０のそれぞれに設けられている。
トランジスタ部７０のメサ部６０には、Ｎ＋型のエミッタ領域１２およびＰ－型のベース領域１４が、半導体基板１０の上面２１側から順番に設けられている。ベース領域１４の下方にはドリフト領域１８が設けられている。メサ部６０には、Ｎ＋型の蓄積領域１６が設けられてもよい。蓄積領域１６は、ベース領域１４とドリフト領域１８との間に配置される。
エミッタ領域１２は半導体基板１０の上面２１に露出しており、且つ、ゲートトレンチ部４０と接して設けられている。エミッタ領域１２は、メサ部６０の両側のトレンチ部と接していてよい。エミッタ領域１２は、ドリフト領域１８よりもドーピング濃度が高い。
ベース領域１４は、エミッタ領域１２の下方に設けられている。本例のベース領域１４は、エミッタ領域１２と接して設けられている。ベース領域１４は、メサ部６０の両側のトレンチ部と接していてよい。
蓄積領域１６は、ベース領域１４の下方に設けられている。蓄積領域１６は、ドリフト領域１８よりもドーピング濃度が高いＮ＋型の領域である。蓄積領域１６は、リンまたは水素ドナー等のドナーの濃度ピークを有してよい。ドリフト領域１８とベース領域１４との間に高濃度の蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、オン電圧を低減できる。蓄積領域１６は、各メサ部６０におけるベース領域１４の下面全体を覆うように設けられてよい。
ダイオード部８０のメサ部６１には、半導体基板１０の上面２１に接して、Ｐ－型のベース領域１４が設けられている。ベース領域１４の下方には、ドリフト領域１８が設けられている。メサ部６１において、ベース領域１４の下方に蓄積領域１６が設けられていてもよい。
トランジスタ部７０およびダイオード部８０のそれぞれにおいて、ドリフト領域１８の下にはＮ＋型のバッファ領域２０が設けられてよい。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ドリフト領域１８よりもドーピング濃度の高い濃度ピークを有してよい。濃度ピークのドーピング濃度とは、濃度ピークの頂点におけるドーピング濃度を指す。また、ドリフト領域１８のドーピング濃度は、ドーピング濃度分布がほぼ平坦な領域におけるドーピング濃度の平均値を用いてよい。
バッファ領域２０は、水素（プロトン）またはリン等のＮ型ドーパントをイオン注入することで形成してよい。本例のバッファ領域２０は水素をイオン注入して形成される。バッファ領域２０は、ベース領域１４の下端から広がる空乏層が、Ｐ＋型のコレクタ領域２２およびＮ＋型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。
トランジスタ部７０において、バッファ領域２０の下には、Ｐ＋型のコレクタ領域２２が設けられる。コレクタ領域２２のアクセプタ濃度は、ベース領域１４のアクセプタ濃度より高い。コレクタ領域２２は、ベース領域１４と同一のアクセプタを含んでよく、異なるアクセプタを含んでもよい。コレクタ領域２２のアクセプタは、例えばボロンである。
ダイオード部８０において、バッファ領域２０の下には、Ｎ＋型のカソード領域８２が設けられる。カソード領域８２のドナー濃度は、ドリフト領域１８のドナー濃度より高い。カソード領域８２のドナーは、例えば水素またはリンである。なお、各領域のドナーおよびアクセプタとなる元素は、上述した例に限定されない。コレクタ領域２２およびカソード領域８２は、半導体基板１０の下面２３に露出しており、コレクタ電極２４と接続している。コレクタ電極２４は、半導体基板１０の下面２３全体と接触してよい。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成される。
半導体基板１０の上面２１側には、１以上のゲートトレンチ部４０、および、１以上のダミートレンチ部３０が設けられる。各トレンチ部は、半導体基板１０の上面２１から、ベース領域１４を貫通して、ドリフト領域１８に到達している。エミッタ領域１２、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられている領域においては、各トレンチ部はこれらのドーピング領域も貫通して、ドリフト領域１８に到達している。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
上述したように、トランジスタ部７０には、ゲートトレンチ部４０およびダミートレンチ部３０が設けられている。ダイオード部８０には、ダミートレンチ部３０が設けられ、ゲートトレンチ部４０が設けられていない。本例においてダイオード部８０とトランジスタ部７０のＸ軸方向における境界は、カソード領域８２とコレクタ領域２２の境界である。
ゲートトレンチ部４０は、半導体基板１０の上面２１に設けられたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に設けられる。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
ゲート導電部４４は、深さ方向において、ベース領域１４よりも長く設けられてよい。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われる。ゲート導電部４４は、ゲート配線に電気的に接続されている。ゲート導電部４４に所定のゲート電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層に電子の反転層によるチャネルが形成される。
ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、半導体基板１０の上面２１に設けられたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー導電部３４は、エミッタ電極５２に電気的に接続されている。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー導電部３４は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜３２よりも内側に設けられる。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えばダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。
本例のゲートトレンチ部４０およびダミートレンチ部３０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われている。なお、ダミートレンチ部３０およびゲートトレンチ部４０の底部は、下側に凸の曲面状（断面においては曲線状）であってよい。
図４Ａは、図３のＦ－Ｆ線の位置における、深さ方向のドーピング濃度分布の一例を示す図である。図４Ａの縦軸は、対数軸である。図４Ａにおいては、半導体基板１０の深さ方向における中央位置をＺｃとしている。
エミッタ領域１２は、Ｎ型ドーパントの濃度ピークを有する。Ｎ型ドーパントは例えばリンであるが、これに限定されない。ベース領域１４は、Ｐ型ドーパントの濃度ピークを有する。Ｐ型ドーパントは例えばボロンであるが、これに限定されない。蓄積領域１６は、Ｎ型ドーパントの濃度ピークを有する。Ｎ型ドーパントは、例えば水素またはリンであるが、これに限定されない。
ドリフト領域１８は、ドーピング濃度がほぼ一定であってよい。ドリフト領域１８のドーピング濃度は、バルク・ドナー濃度Ｄｂと同一であってよく、バルク・ドナー濃度Ｄｂより高くてもよい。
バッファ領域２０は、バルク・ドナー濃度Ｄｂよりもドーピング濃度が高いＮ型の領域である。バッファ領域２０は、ドリフト領域１８よりもドーピング濃度が高くてよい。バッファ領域２０は、少なくとも一部分が半導体基板１０の下面２３側に設けられる。下面２３側とは、下面２３と、中央位置Ｚｃとの間の領域である。本例のバッファ領域２０におけるドーピング濃度分布は、濃度ピーク２５を有してよい。バッファ領域２０は、深さ方向において異なる位置に設けられた複数の濃度ピーク２５を有していてもよい。
バッファ領域２０は、平坦領域１３０を有する。平坦領域１３０は、濃度ピーク２５と、ドリフト領域１８との間に配置されていてよい。平坦領域１３０は、ドーピング濃度がほぼ一定の領域である。
図４Ｂは、バッファ領域２０におけるドーピング濃度ＤＤおよび水素化学濃度ＣＨの、深さ方向の分布例を示す図である。本例の半導体基板１０は、バルク・ドナーおよび酸素を含む。図４Ｂにおいては、バルク・ドナー濃度をＤｂ、酸素化学濃度をＣＯＸとする。バルク・ドナー濃度Ｄｂは、半導体基板１０の深さ方向において均一であってよい。酸素化学濃度ＣＯＸは、半導体基板１０の深さ方向において均一であってよく、単調に増加してよく、単調に減少してもよい。酸素化学濃度ＣＯＸは、１．０×１０１７ａｔｏｍｓ／ｃｍ３以上であってよく、３．０×１０１７ａｔｏｍｓ／ｃｍ３以上であってよく、５．０×１０１７ａｔｏｍｓ／ｃｍ３以上であってよく、７．０×１０１７ａｔｏｍｓ／ｃｍ３以上であってよい。酸素化学濃度ＣＯＸは、３．０×１０１８ａｔｏｍｓ／ｃｍ３以下であってよく、２．０×１０１８ａｔｏｍｓ／ｃｍ３以下であってよく、１．０×１０１８ａｔｏｍｓ／ｃｍ３以下であってよい。
なお、半導体基板１０の表面近傍の酸素は、半導体基板１０の外部に放出される場合がある。このため、半導体基板１０の表面近傍においては、酸素化学濃度ＣＯＸは、１．０×１０１７ａｔｏｍｓ／ｃｍ３より小さくなっていてもよい。酸素化学濃度ＣＯＸは、半導体基板１０の全体における酸素化学濃度ＣＯＸの平均値を用いてよい。他の例では、酸素化学濃度ＣＯＸは、バッファ領域２０における酸素化学濃度を用いてよい。例えばバッファ領域２０における酸素化学濃度の最小値を、酸素化学濃度ＣＯＸとしてよい。酸素化学濃度ＣＯＸは、平坦領域１３０における酸素化学濃度を用いてもよい。例えば平坦領域１３０における酸素化学濃度の最小値を、酸素化学濃度ＣＯＸとしてよい。
本例のバッファ領域２０は、半導体基板１０の下面２３から水素イオンを注入して形成される。バッファ領域２０のドーピング濃度ＤＤは、水素ドナーの濃度と、バルク・ドナー濃度Ｄｂとの和であってよい。
水素イオンは、濃度ピーク２５の頂点の近傍と、平坦領域１３０に注入される。水素イオンの一部は、平坦領域１３０とドリフト領域１８との間に注入されてもよい。本例においては、バッファ領域２０内の深さ位置Ｚ１１、Ｚ１２、Ｚ３２およびＺ３１のそれぞれに水素イオンが注入される。深さ位置Ｚ１１、Ｚ１２、Ｚ３２およびＺ３１のそれぞれには、水素化学濃度ＣＨのピークが形成される。深さ位置Ｚ１１、Ｚ１２、Ｚ３２、Ｚ３１は、この順番で、下面２３からの距離が大きい。
本例では、水素化学濃度ＣＨのピークのうち、水素イオンのドーズ量が所定値以下のピークを低濃度水素ピーク１２５とする。また、水素イオンのドーズ量が当該所定値より大きいピークを高濃度水素ピーク１１５とする。また、低濃度水素ピークおよび高濃度水素ピークをまとめて、水素ピークと称する場合がある。上述した所定値は、１．０×１０１２ｉｏｎｓ／ｃｍ２である。当該所定値は、５．０×１０１１ｉｏｎｓ／ｃｍ２であってもよい。水素ピークにおける水素イオンのドーズ量は、水素ピークの半値全幅の範囲に渡って水素化学濃度ＣＨを積分した値を用いてよい。また、低濃度水素ピーク１２５に対する水素イオンのドーズ量は、１．０×１０１０ｉｏｎｓ／ｃｍ２以上であってよく、１．０×１０１１ｉｏｎｓ／ｃｍ２以上であってもよい。低濃度水素ピーク１２５に対する水素イオンのドーズ量は、５．０×１０１２ｉｏｎｓ／ｃｍ２以下であってよく、３．０×１０１２ｉｏｎｓ／ｃｍ２以下であってよく、２．０×１０１２ｉｏｎｓ／ｃｍ２以下であってよい。酸素化学濃度が例えば５．０×１０１７ａｔｏｍｓ／ｃｍ３以上の場合には、低濃度水素ピーク１２５に対する水素イオンのドーズ量は、３．０×１０１２ｉｏｎｓ／ｃｍ２以上、１．０×１０１３ｉｏｎｓ／ｃｍ２以下であってよい。
また、水素化学濃度ＣＨのピークのうち、頂点における水素化学濃度ＣＨが所定値以下のピークを低濃度水素ピーク１２５としてもよい。頂点における水素化学濃度ＣＨが当該所定値より大きいピークを高濃度水素ピーク１１５としてよい。上述した所定値は、１．０×１０１６ａｔｏｍｓ／ｃｍ３である。当該所定値は、５．０×１０１５ａｔｏｍｓ／ｃｍ３であってもよい。また、低濃度水素ピーク１２５の頂点における水素化学濃度ＣＨは、１．０×１０１４ａｔｏｍｓ／ｃｍ３以上であってよく、１．０×１０１５ａｔｏｍｓ／ｃｍ３以上であってもよい。
バッファ領域２０は、第１低濃度水素ピーク１２５－１と、第２低濃度水素ピーク１２５－２とを有する。本例の第１低濃度水素ピーク１２５－１は、深さ位置Ｚ１１に配置されている。本例の第２低濃度水素ピーク１２５－２は、深さ位置Ｚ１２に配置されている。つまり第２低濃度水素ピーク１２５－２は、バッファ領域２０において第１低濃度水素ピーク１２５－１よりも下面２３に近い位置に配置される。本明細書では、それぞれの水素ピークの頂点の位置を、水素ピークの深さ位置とする。本例において、水素イオンの注入位置と、水素ピークの頂点の位置は同一である。
バッファ領域２０は、１つ以上の高濃度水素ピーク１１５を有してよい。本例のバッファ領域２０は、第１高濃度水素ピーク１１５－１と、第２高濃度水素ピーク１１５－２とを有する。本例の第１高濃度水素ピーク１１５－１は、深さ位置Ｚ３１に配置されている。本例の第２高濃度水素ピーク１１５－２は、深さ位置Ｚ３２に配置されている。本例の第１低濃度水素ピーク１２５－１は、バッファ領域２０に形成された水素ピークのうち、最も上面２１側に配置されたピークである。また、本例の第１高濃度水素ピーク１１５－１は、バッファ領域２０に形成された水素ピークのうち、最も下面２３側に配置されたピークである。
下面２３から水素イオンを注入した場合、注入位置から下面２３までの領域にも水素が分布する。このため、それぞれの水素ピークの頂点から下面２３に向かう下面側裾１２７の傾きは緩やかになり、水素ピークの頂点から上面２１に向かう上面側裾１２６の傾きは、下面側裾１２７よりも急峻になる。
半導体基板１０に水素イオン等の荷電粒子を照射すると、荷電粒子が通過した通過領域には、荷電粒子が通過したことにより、単原子空孔（Ｖ）、複原子空孔（ＶＶ）等の、空孔を主体とする格子欠陥が形成される。本例では、半導体基板１０の下面２３から、第１低濃度水素ピーク１２５－１の頂点近傍までの領域に格子欠陥が形成される。空孔に隣接する原子は、ダングリング・ボンドを有する。格子欠陥には格子間原子や転位等も含まれ、広義ではドナーやアクセプタも含まれ得るが、本明細書では空孔を主体とする格子欠陥を空孔型格子欠陥、空孔型欠陥、あるいは単に格子欠陥と称する場合がある。また、半導体基板１０への荷電粒子注入により、格子欠陥が多く形成されることで、半導体基板１０の結晶性が強く乱れることがある。本明細書では、この結晶性の乱れをディスオーダーと称する場合がある。
また、半導体基板１０の全体には酸素が含まれる。当該酸素は、半導体のインゴットの製造時において、意図的にまたは意図せずに導入される。バッファ領域２０に注入された水素が熱処理等により拡散することで、半導体基板１０の内部では、水素（Ｈ）、空孔（Ｖ）および酸素（Ｏ）が結合し、ＶＯＨ欠陥が形成される。
ＶＯＨ欠陥は、電子を供給するドナーとして機能する。本明細書では、ＶＯＨ欠陥を単に水素ドナーと称する場合がある。半導体基板１０に水素ドナーを形成することで、ドリフト領域１８よりも高濃度のバッファ領域２０を形成できる。
水素イオンの注入位置の近傍には水素および格子欠陥が多く存在するので、水素ドナーが多く形成されやすい。このため、ドーピング濃度ＤＤの分布には、注入位置の近傍に濃度ピーク２５が形成される場合がある。
バッファ領域２０に濃度ピーク２５を形成することで、上面２１側から広がる空乏層がコレクタ領域２２等に到達することを抑制できる。一方で、水素イオンを注入して通過領域に水素ドナーを形成するが、水素イオンの注入位置近傍に大きな濃度ピーク２５を形成したくない場合もある。例えば、ドリフト領域１８の近くに大きな濃度ピーク２５を形成すると、半導体装置１００のターンオフ時等において空乏層が濃度ピーク２５に到達したときに、電圧または電流波形が発振する場合がある。
本例においては、バッファ領域２０に複数の低濃度水素ピーク１２５を形成する。これにより、バルク・ドナー濃度よりも高濃度のバッファ領域２０を形成しつつ、低濃度水素ピーク１２５の近傍において大きな濃度ピーク２５が形成されるのを防ぐことができる。
本例のバッファ領域２０は、平坦領域１３０を有する。平坦領域１３０は、第１低濃度水素ピーク１２５－１および第２低濃度水素ピーク１２５－２の間の領域１３１と、第２低濃度水素ピーク１２５－２が設けられた領域とを含む。平坦領域１３０は、第１低濃度水素ピーク１２５－１が設けられた領域の少なくとも一部を更に含んでよい。平坦領域１３０には、高濃度水素ピーク１１５が設けられないので、大きな濃度ピーク２５が形成されていない。
本例の第１低濃度水素ピーク１２５－１は、深さ方向において連続して配置された複数の低濃度水素ピーク１２５のうち、最も上面２１側に配置された低濃度水素ピークである。また、第２低濃度水素ピーク１２５－２は、深さ方向において連続して配置された複数の低濃度水素ピーク１２５のうち、最も下面２３側に配置された低濃度水素ピークである。第１低濃度水素ピーク１２５－１と第２低濃度水素ピーク１２５－２の間に、１つ以上の低濃度水素ピーク１２５が形成されていてもよい。
領域１３１は、第１低濃度水素ピーク１２５－１の半値全幅ＦＷＨＭ１と、第２低濃度水素ピーク１２５－２の半値全幅ＦＷＨＭ２の間の領域であってよい。領域１３１は、第１低濃度水素ピーク１２５－１の頂点の位置Ｚ１１と、第２低濃度水素ピーク１２５－２の頂点の位置Ｚ１２との間の領域であってもよい。
第２低濃度水素ピーク１２５－２が設けられた領域は、第２低濃度水素ピーク１２５－２の半値全幅ＦＷＨＭ２の領域であってよく、第２低濃度水素ピーク１２５－２を深さ方向において挟む２つの谷部１２４の間の領域であってもよい。谷部１２４－１は、位置Ｚ１２から上面２１に向かう方向において、水素化学濃度ＣＨが最初に極小値となる箇所である。谷部１２４－２は、位置Ｚ１２から下面２３に向かう方向において、水素化学濃度ＣＨが最初に極小値となる箇所である。第１低濃度水素ピーク１２５－１が設けられた領域は、第１低濃度水素ピーク１２５－１の半値全幅ＦＷＨＭ１の領域であってよい。
平坦領域１３０は、ドーピング濃度ＤＤがバルク・ドナー濃度Ｄｂよりも高く、且つ、ドーピング濃度ＤＤの変動が±３０％以下である。平坦領域１３０におけるドーピング濃度ＤＤの平均値をＤＤａｖｅ、最大値をＤＤｍａｘ、最小値をＤＤｍｉｎとする。最大値ＤＤｍａｘは、平均値ＤＤａｖｅの１．３倍以下であってよい。最小値ＤＤｍｉｎは、平均値ＤＤａｖｅの０．７倍以上であってよい。
平坦領域１３０の深さ方向におけるドーピング濃度分布は、１つ以上の濃度ピーク１２８を有してよい。濃度ピーク１２８は、ドーピング濃度ＤＤが極大値を示す箇所である。濃度ピーク１２８の振幅は、濃度ピーク２５の振幅よりも小さい。それぞれの濃度ピーク１２８は、いずれかの低濃度水素ピーク１２５に対応している。本例の平坦領域１３０は、第１低濃度水素ピーク１２５－１に対応する第１濃度ピーク１２８－１と、第２低濃度水素ピーク１２５－２に対応する第２濃度ピーク１２８－２とを有する。それぞれの濃度ピーク１２８は、対応する低濃度水素ピーク１２５の半値全幅ＦＷＨＭの範囲内に配置されてよい。
また、平坦領域１３０は、１つ以上の極小部１２９を有してよい。極小部１２９は、ドーピング濃度ＤＤが極小値を示す箇所である。それぞれの極小部１２９は、水素化学濃度ＣＨの谷部１２４に対応している。本例では、第１濃度ピーク１２８－１と、第２濃度ピーク１２８－２の間に、谷部１２４－１に対応する極小部１２９が配置されている。
濃度ピーク１２８は、対応する低濃度水素ピーク１２５よりも、深さ方向に緩やかに濃度が変化する。例えば、濃度ピーク１２８－２から極小部１２９までのドーピング濃度ＤＤの変化の傾きは、第２低濃度水素ピーク１２５－２から谷部１２４－１までの水素化学濃度ＣＨの変化の傾きよりも小さい。
平坦領域１３０におけるドーピング濃度の平均値ＤＤａｖｅを計算する場合に、下面２３からの深さ位置の範囲は以下のように定義してよい。平均値を計算する平坦領域１３０の上面２１側の端の位置をＲ２１、下面２３側の位置をＲ２２とする。位置Ｒ２１は、位置Ｚ２１よりも上面２１側において、ドーピング濃度が、濃度ピーク１２８－１と濃度ピーク１２８－２の間における極小部１２９のドーピング濃度と同じ値となる位置としてよい。位置Ｒ２２は、濃度ピーク２５－２の上面２１側の裾におけるドーピング濃度が、濃度ピーク１２８－２の位置Ｚ２２におけるドーピング濃度と同じ値となる位置としてよい。平坦領域１３０におけるドーピング濃度の平均値ＤＤａｖｅは、位置Ｒ２１から位置Ｒ２２までにわたってドーピング濃度を積分した値を、位置Ｒ２１から位置Ｒ２２までの間の長さで割った値としてよい。
濃度ピーク２５－１と濃度ピーク２５－２の間におけるドーピング濃度分布は、極小値Ｄｍ１を有してよい。平坦領域１３０の平均値ＤＤａｖｅは、極小値Ｄｍ１以下か、極小値Ｄｍ１よりも小さくてよい。平坦領域１３０の最大値ＤＤｍａｘは、極小値Ｄｍ１以上であってもよいし、極小値Ｄｍ１以下か、極小値Ｄｍ１よりも小さくてよい。
平坦領域１３０におけるドーピング濃度分布の濃度ピーク１２８のピーク幅は、水素化学濃度分布の対応する低濃度水素ピーク１２５のピーク幅より大きくてよい。平坦領域１３０におけるドーピング濃度分布の濃度ピーク１２８のピーク幅は、濃度ピーク１２８の上面２１側の極小部と、下面２３側の極小部との距離としてよい。平坦領域１３０では、ドーピング濃度の最大値ＤＤｍａｘは最小値ＤＤｍｉｎの５０％以上の場合もあってよい。この場合に極小部１２９の濃度は最大値ＤＤｍａｘの５０％以上となり、濃度ピーク１２８の半値全幅ＦＷＨＭが定義できない。濃度ピーク１２８の半値全幅ＦＷＨＭが定義できる場合は、濃度ピーク１２８のピーク幅として半値全幅ＦＷＨＭを用いてよい。
また、低濃度水素ピーク１２５の水素化学濃度ＣＨのうち、最も高いものをＣＨｍａｘとする。低濃度水素ピーク１２５に挟まれる谷部１２４の水素化学濃度ＣＨのうち、最も低いものをＣＨｍｉｎとする。水素化学濃度ＣＨｍｉｎに対する水素化学濃度ＣＨｍａｘの比率ＣＨｍａｘ／ＣＨｍｉｎを変動比率Ｒ１とする。同様に、平坦領域１３０におけるドーピング濃度ＤＤの最小値ＤＤｍｉｎに対する最大値ＤＤｍａｘの比率ＤＤｍａｘ／ＤＤｍｉｎを変動比率Ｒ２とする。変動比率Ｒ２は、変動比率Ｒ１より小さい。変動比率Ｒ２は、変動比率Ｒ１の半分以下であってよく、１／４以下であってよく、１／１０以下であってもよい。
本例の半導体基板１０は、比較的に酸素化学濃度ＣＯＸが高い。また、低濃度水素ピーク１２５が配置された領域では、水素化学濃度が比較的に低くなる。このため、低濃度水素ピーク１２５が配置された領域における水素ドナーの濃度は、酸素化学濃度ＣＯＸの影響を受けて変動が小さくなる。これにより、低濃度水素ピーク１２５を配置した領域に、バルク・ドナー濃度Ｄｂよりも高濃度で、且つ、ドーピング濃度ＤＤの変動が小さい平坦領域１３０を形成できる。
水素ドナー濃度ＮＶＯＨは、水素イオンの通過によって生じる空孔濃度ＮＶと、半導体基板１０の酸素化学濃度ＣＯＸ、酸素化学濃度ＣＯＸが実際にＮＶＯＨの生成に寄与する割合である酸素寄与率ξを用いて、以下の式１で表されてよい。
ＮＶＯＨ＝ＮＶ＋ξＣＯＸ ・・・ （式１）
酸素寄与率ξは、１×１０－５以上、１×１０－３以下であってよい。空孔濃度ＮＶは、１×１０１２（／ｃｍ３）以上１×１０１４（／ｃｍ３）以下であってよい。酸素寄与率ξは、下面２３から最も離れた低濃度水素ピーク１２５－１のドーズ量ＤＨ（ｉｏｎｓ／ｃｍ２）に対して、以下の式２で表されてよい。
ξ＝ａＤＨ ｂ ・・・ （式２）
ここで、ａは１×１０－１１以上、１×１０－１０以下であってよい。ｂは、４×１０－１以上、６×１０－１以下であってよい。
本例の半導体基板１０は、比較的に炭素化学濃度ＣＣが高い。水素ドナー濃度ＮＶＯＨは、水素イオンの通過によって生じる空孔濃度ＮＶと、半導体基板１０の酸素化学濃度ＣＯＸ、酸素化学濃度ＣＯＸが実際にＮＶＯＨの生成に寄与する割合である酸素寄与率ξ、半導体基板１０の炭素化学濃度ＣＣ、炭素化学濃度ＣＣが実際にＮＶＯＨの生成に寄与する割合である炭素寄与率ηを用いて、以下の式２で表されてもよい。
ＮＶＯＨ＝ＮＶ＋ξＣＯＸ＋ηＣＣ ・・・ （式２）
酸素寄与率ξおよび空孔濃度ＮＶは、上記の値の範囲であってよい。炭素寄与率ηは、０．０１％～１０％（すなわち０．０００１以上、０．１以下）の値であってよい。
それぞれの濃度ピーク１２８は、対応する低濃度水素ピーク１２５よりも、半導体基板１０の下面２３側に配置されてよい。本例では、第１濃度ピーク１２８－１は、第１低濃度水素ピーク１２５－１よりも下面２３側に配置され、第２濃度ピーク１２８－２は、第２低濃度水素ピーク１２５－２よりも下面２３側に配置されている。第１濃度ピーク１２８－１の深さ位置は、ドーピング濃度ＤＤが極大値を示す深さ位置Ｚ２１であり、第２濃度ピーク１２８－２の深さ位置は、ドーピング濃度ＤＤが極大値を示す深さ位置Ｚ２２である。
図４Ｂに示したドーピング濃度ＤＤの分布は、ＳＲ法で測定されたキャリア濃度である。本例では、低濃度水素ピーク１２５における水素化学濃度ＣＨが低い。一方で、水素イオンを注入した深さ位置Ｚ１１、Ｚ１２には、比較的に多くの格子欠陥が形成される。このため、深さ位置Ｚ１１、Ｚ１２の近傍では水素に結合しない格子欠陥が多く残留する場合がある。格子欠陥が多く存在することで、深さ位置Ｚ１１、Ｚ１２の近傍におけるキャリア濃度が低くなる場合がある。また、それぞれの水素ピークの下面側裾１２７は、上面側裾１２６よりも傾きが小さい。このため、深さ位置Ｚ１１、Ｚ１２の下面２３側には、上面２１側よりも多くの水素イオンが存在する。深さ位置Ｚ１１、Ｚ１２の下面２３側で、比較的に多くの水素ドナーが形成されやすい。このため、濃度ピーク１２８が、低濃度水素ピーク１２５よりも下面２３側に配置される場合がある。平坦領域１３０においては、ＳＲ法で測定されたキャリア濃度は、隣り合う測定点のキャリア濃度が±１０％程度異なる場合があり、測定されたキャリア濃度が測定点毎に変動するように見えることがある。このような場合は、一例として、測定点におけるキャリア濃度と、その前後の測定点におけるキャリア濃度の、計３点の測定値を平均した平均値を、当該測定点のキャリア濃度として用いてよく、さらに測定点の前後２点ずつ等のように、測定点の前後の複数点の測定値における平均値を用いてもよい。
半導体基板１０の深さ方向において、平坦領域１３０の長さは、バッファ領域２０の長さの半分より小さくてよく、半分以上であってもよい。平坦領域１３０の長さは、低濃度水素ピーク１２５の個数、間隔等により調整できる。
平坦領域１３０のドーピング濃度の平均値ＤＤａｖｅは、半導体基板１０の酸素化学濃度ＣＯＸの０．０１％以上、３％以下であってよい。平均値ＤＤａｖｅは、酸素化学濃度ＣＯＸの０．０５％以上であってよく、０．１％以上であってもよい。平均値ＤＤａｖｅは、酸素化学濃度ＣＯＸの２％以下であってよく、１％以下であってもよい。平坦領域１３０のドーピング濃度の平均値ＤＤａｖｅは、低濃度水素ピーク１２５の水素イオンのドーズ量に依存する。上述した条件を満たすように水素イオンを注入することで、平坦領域１３０を形成しやすくなる。
半導体基板１０の酸素化学濃度ＣＯＸは、第１低濃度水素ピーク１２５－１の水素化学濃度の１０倍以上であってよい。つまり、第１低濃度水素ピーク１２５－１の水素化学濃度は、半導体基板１０の酸素化学濃度ＣＯＸの１０％以下であってよい。これにより、平坦領域１３０のドーピング濃度ＤＤに対する酸素化学濃度ＣＯＸの影響を強くして、平坦領域１３０のドーピング濃度分布を平坦化しやすくなる。本例では、深さ位置Ｚ１１において、酸素化学濃度ＣＯＸと水素化学濃度とを比較してよい。半導体基板１０の酸素化学濃度ＣＯＸは、第１低濃度水素ピーク１２５－１の水素化学濃度の２０倍以上であってよく、５０倍以上であってよく、１００倍以上であってもよい。なお、他の低濃度水素ピーク１２５についても、第１低濃度水素ピーク１２５－１と同様である。
第１低濃度水素ピーク１２５－１と、第２低濃度水素ピーク１２５－２との間隔、すなわち、Ｚ１１－Ｚ１２（μｍ）は、半導体基板１０の酸素化学濃度ＣＯＸ（ａｔｏｍｓ／ｃｍ３）の３／１０１６（μｍ／（ａｔｏｍｓ／ｃｍ３））倍以下であってよい。本例の間隔Ｚ１１－Ｚ１２は、深さ方向において隣り合う低濃度水素ピーク１２５の間隔である。例えば酸素化学濃度ＣＯＸが１．０×１０１７ａｔｏｍｓ／ｃｍ３の場合、間隔Ｚ１１－Ｚ１２は３０μｍ以下である。間隔Ｚ１１－Ｚ１２（μｍ）は、酸素化学濃度ＣＯＸ（ａｔｏｍｓ／ｃｍ３）の１／１０１６（μｍ／（ａｔｏｍｓ／ｃｍ３））倍以下であってよく、５／１０１７（μｍ／（ａｔｏｍｓ／ｃｍ３））倍以下であってもよい。
第１低濃度水素ピーク１２５－１の水素化学濃度ＣＨが１．０×１０１６ａｔｏｍｓ／ｃｍ３以下であってよい。他の低濃度水素ピーク１２５の水素化学濃度ＣＨも１．０×１０１６ａｔｏｍｓ／ｃｍ３以下であってよい。間隔Ｚ１１－Ｚ１２は、１００μｍ以下であってよく、５０μｍ以下であってよく、２０μｍ以下であってよく、１０μｍ以下であってもよい。隣り合う低濃度水素ピーク１２５の間隔Ｚ１１－Ｚ１２が大きすぎると、谷部１２４の水素化学濃度ＣＨが低くなりすぎて、極小部１２９のドーピング濃度が低くなってしまう。間隔Ｚ１１－Ｚ１２は、５μｍ以上であってよい。
平坦領域１３０のドーピング濃度ＤＤが、バルク・ドナー濃度Ｄｂの２倍以上であってよい。平坦領域１３０のドーピング濃度ＤＤは、最小値ＤＤｍｉｎを用いてよく、平均値ＤＤａｖｅを用いてもよい。平坦領域１３０のドーピング濃度ＤＤは、バルク・ドナー濃度Ｄｂの５倍以上であってよく、１０倍以上であってもよい。
平坦領域１３０のドーピング濃度ＤＤが、０．７×１０１３／ｃｍ３以上であってよい。最小値ＤＤｍｉｎを用いてよく、平均値ＤＤａｖｅを用いてもよい。平坦領域１３０のドーピング濃度ＤＤは、１．０×１０１４／ｃｍ３以上であってよい。平坦領域１３０のドーピング濃度ＤＤは、１．０×１０１５／ｃｍ３以下であってよく、３．０×１０１４／ｃｍ３以下であってもよい。
図５Ａは、図３のＦ－Ｆ線の位置における、深さ方向のドーピング濃度分布の他の例を示す図である。図４Ａの例とは、濃度ピーク２５が１つである点で異なる。他の部分の分布は、図４Ａの例と同様である。
図５Ｂは、図５Ａのバッファ領域２０におけるドーピング濃度ＤＤおよび水素化学濃度ＣＨの、深さ方向の分布例を示す図である。図４Ｂの例における濃度ピーク２５－２が、本例では平坦領域１３０の濃度ピーク１２８－３となっている。図４Ｂの例における第２高濃度水素ピーク１１５－２は、本例では第３低濃度水素ピーク１２５－３である。他の分布は、図４Ｂの例と同様である。
第３低濃度水素ピーク１２５－３の水素化学濃度を、第２低濃度水素ピーク１２５－２と同等の濃度とすることで、濃度ピーク１２８－３のドーピング濃度を濃度ピーク１２８－２と同等にしている。第３低濃度水素ピーク１２５－３の水素化学濃度は第２低濃度水素ピーク１２５－２より高くてよく、高濃度水素ピーク１１５－１よりは低くてよい。濃度ピーク１２８－３のドーピング濃度は、濃度ピーク１２８－２よりは高くてよく、濃度ピーク２５－１よりは低くてよい。
本例において、平坦領域１３０のドーピング濃度の平均値を計算する場合、平坦領域１３０の下面２３側の端の位置を、図４Ｂにおいて説明した位置Ｒ２２としてよく、図５Ｂに示す位置Ｒ２３としてもよい。位置Ｒ２３は、濃度ピーク２５－１の上面２１側の裾におけるドーピング濃度が、濃度ピーク１２８－３の位置Ｚ２３におけるドーピング濃度と同じ値となる位置である。本例において、平均値を計算する平坦領域１３０の上面２１側の端の位置は、図４Ｂの例と同様でよい。平坦領域１３０を位置Ｒ２３から位置Ｒ２１までとした場合の、平坦領域１３０におけるドーピング濃度の平均値ＤＤａｖｅ２は、位置Ｒ２１から位置Ｒ２３までにわたってドーピング濃度を積分した値を、位置Ｒ２１から位置Ｒ２３までの間の長さで割った値としてよい。他の例では、図４Ｂと同様に、平坦領域１３０の下面２３側の端の位置をＲ２２として、平坦領域１３０におけるドーピング濃度の平均値ＤＤａｖｅを計算してもよい。
濃度ピーク２５－１と濃度ピーク１２８－３の間におけるドーピング濃度分布は極小値Ｄｍ１を有してよい。平坦領域１３０の平均値ＤＤａｖｅ２は、極小値Ｄｍ１以下か、極小値Ｄｍ１よりも小さくてよい。平坦領域１３０の最大値ＤＤｍａｘは、極小値Ｄｍ１以下か、極小値Ｄｍ１よりも小さくてよい。平坦領域１３０の最小値ＤＤｍｉｎは、極小値Ｄｍ１以下か、極小値Ｄｍ１よりも小さくてよい。
図６は、実施例および比較例における、バッファ領域２０のドーピング濃度分布を示す図である。実施例は、図４Ｂに示したドーピング濃度分布と同様である。実施例において、深さ位置Ｚ１１に対する水素イオンのドーズ量は、１．０×１０１２ｉｏｎｓ／ｃｍ２であり、深さ位置Ｚ１２に対する水素イオンのドーズ量は、５．０×１０１１ｉｏｎｓ／ｃｍ２であり、深さ位置Ｚ３２に対する水素イオンのドーズ量は、４．０×１０１２ｉｏｎｓ／ｃｍ２であり、深さ位置Ｚ３１に対する水素イオンのドーズ量は、５．０×１０１４ｉｏｎｓ／ｃｍ２である。実施例では、深さ位置Ｚ１１およびＺ１２の近傍において、ドーピング濃度の大きなピークは見られなかった。
比較例１において、深さ位置Ｚ１１に対する水素イオンのドーズ量は、２．０×１０１２ｉｏｎｓ／ｃｍ２であり、深さ位置Ｚ１２に対する水素イオンのドーズ量は、１．０×１０１２ｉｏｎｓ／ｃｍ２であり、深さ位置Ｚ３２に対する水素イオンのドーズ量は、４．０×１０１２ｉｏｎｓ／ｃｍ２であり、深さ位置Ｚ３１に対する水素イオンのドーズ量は、５．０×１０１４ｉｏｎｓ／ｃｍ２である。比較例１では、深さ位置Ｚ１１およびＺ１２の近傍において、ドーピング濃度の濃度ピーク２５が見られた。特に、深さ位置Ｚ１１において比較的に大きな濃度ピーク２５が存在する。
比較例２において、深さ位置Ｚ１１に対する水素イオンのドーズ量は、３．０×１０１２ｉｏｎｓ／ｃｍ２であり、深さ位置Ｚ１２に対する水素イオンのドーズ量は、１．５×１０１２ｉｏｎｓ／ｃｍ２であり、深さ位置Ｚ３２に対する水素イオンのドーズ量は、１．０×１０１３ｉｏｎｓ／ｃｍ２であり、深さ位置Ｚ３１に対する水素イオンのドーズ量は、３．０×１０１４ｉｏｎｓ／ｃｍ２である。比較例２では、深さ位置Ｚ１１およびＺ１２の近傍において、ドーピング濃度の濃度ピーク２５が見られた。図６に示すように、水素イオンのドーズ量を１．０×１０１２ｉｏｎｓ／ｃｍ２以下にすることで、ドーピング濃度の濃度ピーク２５が形成されるのを抑制できた。
図７は、実施例および比較例における、バッファ領域２０のドーピング濃度分布を示す図である。実施例は、図６に示したドーピング濃度分布と同様である。比較例３において、各位置の水素イオンのドーズ量は、実施例と同様である。ただし、比較例３における水素イオンの注入位置は、実施例と相違している。また、実施例の半導体基板１０の酸素化学濃度ＣＯＸが１．０×１０１７ａｔｏｍｓ／ｃｍ３であるのに対し、比較例３の半導体基板の酸素化学濃度ＣＯＸは、１．０×１０１６ａｔｏｍｓ／ｃｍ３程度である。実施例の半導体基板はＭＣＺ基板であり、比較例３の半導体起案はＦＺ基板である。
図７に示すように、水素イオンのドーズ量が１．０×１０１２ｉｏｎｓ／ｃｍ２であっても、半導体基板の酸素化学濃度が低い比較例３では、ドーピング濃度の濃度ピーク２５が形成された。一方で、実施例においては、半導体基板１０の酸素化学濃度ＣＯＸを１．０×１０１７ａｔｏｍｓ／ｃｍ３以上にすることで、ドーピング濃度の濃度ピーク２５が形成されるのを抑制できた。
図８は、図３のＦ－Ｆ線の位置における、深さ方向のドーピング濃度分布の他の例を示す図である。本例では、バッファ領域２０における水素化学濃度ＣＨおよびドーピング濃度ＤＤの分布が、図４Ａの例と相違する。他の構造は図４Ａの例と同様である。本例の平坦領域１３０は、深さ方向における長さが、バッファ領域２０の半分以上である。
本例では、バッファ領域２０の深さ方向における中央の位置をＺｃｂとする。バッファ領域２０のうち、中央位置Ｚｃｂよりも下面２３側を下面側領域１３３、上面２１側を上面側領域１３２とする。
バッファ領域２０は、第１低濃度水素ピーク１２５－１および第２低濃度水素ピーク１２５－２を含む複数の低濃度水素ピーク１２５を有している。本例では、上面側領域１３２に配置された低濃度水素ピーク１２５の個数は、下面側領域１３３に配置された低濃度水素ピーク１２５の個数よりも多い。図８の例では、上面側領域１３２に第１低濃度水素ピーク１２５－１、第２低濃度水素ピーク１２５－２、および、第３低濃度水素ピーク１２５－３が配置されている。下面側領域１３３には、低濃度水素ピーク１２５が配置されなくてよく、破線で示すように、１つ以上の低濃度水素ピーク１２５が配置されていてもよい。
本例の上面側領域１３２には、高濃度水素ピーク１１５が配置されていない。下面側領域１３３には、１つ以上の高濃度水素ピーク１１５が配置されてよい。このような構成により、上面側領域１３２におけるドーピング濃度を平坦化できる。また、下面側領域１３３の濃度ピーク２５により、空乏層がコレクタ領域２２等に到達することを抑制できる。
平坦領域１３０は、上面側領域１３２の８０％以上の領域に設けられてよく、全体に設けられてもよい。平坦領域１３０は、下面側領域１３３の一部にも設けられてよい。例えば平坦領域１３０は、下面側領域１３３において、最も上面２１側に配置された濃度ピーク２５よりも上面２１側に配置されてよい。
平坦領域１３０は、半導体基板１０の中央位置Ｚｃを越えて、上面２１側の領域まで形成されてよい。平坦領域１３０は、蓄積領域１６まで形成されていてもよい。この場合、低濃度水素ピーク１２５は、蓄積領域１６内に配置されてよい。
上面側領域１３２を深さ方向に２等分した領域のうち、上面２１側の領域を先端領域１３４とする。先端領域１３４に、２つ以上の低濃度水素ピーク１２５が配置されてよい。先端領域１３４の複数の深さ位置に水素イオンを分散して注入することで、先端領域１３４における単一の深さ位置に水素イオンを注入する場合に比べて、先端領域１３４におけるドーピング濃度ＤＤの分布を平坦化できる。また、下面２３から先端領域１３４までを通過する水素イオンの量を確保して、格子欠陥を形成しやすくなる。このため、平坦領域１３０を高濃度化できる。上面側領域１３２において、先端領域１３４に配置された低濃度水素ピーク１２５の個数は、先端領域１３４ではない領域に配置された低濃度水素ピーク１２５の個数よりも多くてよい。
図９は、隣り合って配置された複数の低濃度水素ピーク１２５を拡大した図である。本例の複数の低濃度水素ピーク１２５は、例えば図８の先端領域１３４に配置されてよく、上面側領域１３２に配置されてよく、バッファ領域２０に配置されてもよい。
それぞれの低濃度水素ピーク１２５の頂点における水素化学濃度Ｐ１１、Ｐ１２、Ｐ１３は、同一であってよく、異なっていてもよい。図９の例では、水素化学濃度Ｐ１１、Ｐ１２、Ｐ１３は同一である。
それぞれの低濃度水素ピーク１２５の頂点の間隔Ｚ１１－Ｚ１３、Ｚ１３－Ｚ１２は、同一であってよく、異なっていてもよい。図９の例では、間隔Ｚ１１－Ｚ１３と、間隔Ｚ１３－Ｚ１２は同一である。
図１０は、隣り合って配置された複数の低濃度水素ピーク１２５の他の例を示す図である。本例の複数の低濃度水素ピーク１２５は、例えば図８の先端領域１３４に配置されてよく、上面側領域１３２に配置されてよく、バッファ領域２０に配置されてもよい。
本例では、最も上面２１側に配置された第１低濃度水素ピーク１２５－１の水素化学濃度Ｐ１１は、他の低濃度水素ピーク１２５の水素化学濃度よりも大きい。最も下面２３側に配置された第２低濃度水素ピーク１２５－２の水素化学濃度Ｐ１２は、他の低濃度水素ピーク１２５の水素化学濃度よりも小さい。それぞれの低濃度水素ピーク１２５の水素化学濃度は、上面２１に近づくほど大きくてよい。
図１１は、隣り合って配置された複数の低濃度水素ピーク１２５の他の例を示す図である。本例の複数の低濃度水素ピーク１２５は、例えば図８の先端領域１３４に配置されてよく、上面側領域１３２に配置されてよく、バッファ領域２０に配置されてもよい。
本例では、最も上面２１側に配置された第１低濃度水素ピーク１２５－１の水素化学濃度Ｐ１１は、他の低濃度水素ピーク１２５の水素化学濃度よりも小さい。最も下面２３側に配置された第２低濃度水素ピーク１２５－２の水素化学濃度Ｐ１２は、他の低濃度水素ピーク１２５の水素化学濃度よりも大きい。それぞれの低濃度水素ピーク１２５の水素化学濃度は、上面２１に近づくほど小さくてよい。
図１０および図１１の例において、低濃度水素ピーク１２５の間隔は、上面２１に近づくほど大きくてよい。低濃度水素ピーク１２５の間隔は、上面２１に近づくほど小さくなってもよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、２５・・・濃度ピーク、２９・・・直線部分、３０・・・ダミートレンチ部、３１・・・先端部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、３９・・・直線部分、４０・・・ゲートトレンチ部、４１・・・先端部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、５２・・・エミッタ電極、５４・・・コンタクトホール、６０、６１・・・メサ部、７０・・・トランジスタ部、８０・・・ダイオード部、８１・・・延長領域、８２・・・カソード領域、９０・・・エッジ終端構造部、１００・・・半導体装置、１０１・・・外周ゲート配線、１０２・・・活性側ゲート配線、１１５・・・高濃度水素ピーク、１２４・・・谷部、１２５・・・低濃度水素ピーク、１２６・・・上面側裾、１２７・・・下面側裾、１２８・・・濃度ピーク、１２９・・・極小部、１３０・・・平坦領域、１３１・・・領域、１３２・・・上面側領域、１３３・・・下面側領域、１３４・・・先端領域、１６０・・・活性部、１６２・・・端辺、１６４・・・ゲートパッド
上記課題を解決するために、本発明の一つの態様においては、半導体装置を提供する。上記半導体装置は、上面および下面を有し、バルク・ドナーおよび酸素を含む半導体基板を有してよい。上記いずれかの半導体装置は、少なくとも一部分が前記半導体基板の前記下面側に設けられ、ドーピング濃度がバルク・ドナー濃度よりも高いバッファ領域を有してよい。上記いずれかの半導体装置において、前記バッファ領域は、水素化学濃度分布における複数の低濃度水素ピークを含んでよい。上記いずれかの半導体装置において、前記バッファ領域は、前記複数の低濃度水素ピークよりも前記下面に近い位置に配置され、前記複数の低濃度水素ピークよりも水素化学濃度が高い高濃度水素ピークを含んでよい。上記いずれかの半導体装置の前記複数の低濃度水素ピークのうちの少なくとも一つの低濃度水素ピークについて、対応するドーピング濃度分布の濃度ピークの深さ位置が、前記低濃度水素ピークの深さ位置よりも前記下面側に配置されていてよい。上記いずれかの半導体装置の前記複数の低濃度水素ピークのうち、最も前記上面側に配置された前記低濃度水素ピークについて、対応するドーピング濃度分布の濃度ピークの深さ位置が、前記低濃度水素ピークの深さ位置よりも前記下面側に配置されていてよい。上記いずれかの半導体装置の前記複数の低濃度水素ピークのうち、全ての前記低濃度水素ピークについて、対応するドーピング濃度分布の濃度ピークの深さ位置が、前記低濃度水素ピークの深さ位置よりも前記下面側に配置されていてよい。上記いずれかの半導体装置において、前記バッファ領域は、前記複数の低濃度水素ピークが設けられた領域と、前記複数の低濃度水素ピークの間の領域と、を含み、前記複数の低濃度水素ピークのうちの少なくとも一つの低濃度水素ピークについて、対応するドーピング濃度分布の濃度ピークの幅が、前記低濃度水素ピークの幅よりも大きい平坦領域を更に備えてよい。上記いずれかの半導体装置において、前記平坦領域の、前記複数の低濃度水素ピークのうち、全ての前記低濃度水素ピークについて、対応するドーピング濃度分布の濃度ピークの幅が、前記低濃度水素ピークの幅よりも大きくてよい。
上記いずれかの半導体装置において、前記複数の低濃度水素ピークは、第１低濃度水素ピークを含んでよい。上記いずれかの半導体装置において、前記複数の低濃度水素ピークは、前記第１低濃度水素ピークよりも前記下面に近い位置に配置された第２低濃度水素ピークを含んでよい。上記いずれかの半導体装置において、前記平坦領域は、前記第１低濃度水素ピークおよび前記第２低濃度水素ピークの間の領域と、前記第２低濃度水素ピークが設けられた領域とを含んでよい。
上記いずれかの半導体装置において、前記平坦領域は、ドーピング濃度がバルク・ドナー濃度よりも高くてよい。
上記いずれかの半導体装置において、前記平坦領域は、前記ドーピング濃度の変動が±３０％以下であり、前記ドーピング濃度の変動比率が水素化学濃度の変動比率よりも小さくてよい。
上記いずれかの半導体装置において、前記平坦領域の深さ方向におけるドーピング濃度分布は、前記第２低濃度水素ピークに対応する前記濃度ピークを有してよい。上記いずれかの半導体装置において、前記濃度ピークは、前記第２低濃度水素ピークよりも緩やかに濃度が変化してよい。
上記いずれかの半導体装置において、前記濃度ピークは、前記第２低濃度水素ピークよりも前記半導体基板の前記下面側に配置されていてよい。
上記いずれかの半導体装置の深さ方向において、前記平坦領域の長さは、前記バッファ領域の長さの半分以上であってよい。
上記いずれかの半導体装置において、前記平坦領域の前記ドーピング濃度の平均値が、前記半導体基板の酸素化学濃度の０．０１％以上、３％以下であってよい。
上記いずれかの半導体装置において、前記半導体基板の酸素化学濃度は、前記複数の低濃度水素ピークの水素化学濃度の１０倍以上であってよい。
上記いずれかの半導体装置において、前記第１低濃度水素ピークと、前記第２低濃度水素ピークとの間隔（μｍ）は、前記半導体基板の酸素化学濃度（ａｔｏｍｓ／ｃｍ ３ ）の３／１０ １６ （μｍ／（ａｔｏｍｓ／ｃｍ ３ ））倍以下であってよい。
上記いずれかの半導体装置において、前記第１低濃度水素ピークの水素化学濃度が１．０×１０ １６ ａｔｏｍｓ／ｃｍ ３ 以下であってよい。上記いずれかの半導体装置において、前記第１低濃度水素ピークと、前記第２低濃度水素ピークとの間隔が１００μｍ以下であってよい。
上記いずれかの半導体装置において、前記バッファ領域は、前記バッファ領域の中央よりも前記下面側の下面側領域と、前記バッファ領域の中央よりも前記上面側の上面側領域とを有してよい。上記いずれかの半導体装置において、前記上面側領域に配置された前記低濃度水素ピークの個数は、前記下面側領域に配置された前記低濃度水素ピークの個数よりも多くてよい。
上記いずれかの半導体装置において、前記低濃度水素ピークの水素化学濃度は、１×１０ １６ ／ｃｍ ３ 以下であってよい。
上記いずれかの半導体装置において、前記平坦領域のドーピング濃度が、前記バルク・ドナー濃度の２倍以上であってよい。
上記いずれかの半導体装置において、前記平坦領域のドーピング濃度が、０．７×１０ １３ ／ｃｍ ３ 以上であってよい。
上記いずれかの半導体装置において、前記複数の低濃度水素ピークのそれぞれは、ピークの頂点から前記半導体基板の前記下面に向かう下側裾と、前記頂点から前記半導体基板の前記上面に向かう上側裾とを有してよい。上記いずれかの半導体装置において、前記上側裾は、前記下側裾よりも急峻に水素化学濃度が低下してよい。
上記いずれかの半導体装置において、前記半導体基板の酸素化学濃度が１．０×１０ １７ ａｔｏｍｓ／ｃｍ ３ 以上であってよい。
上記いずれかの半導体装置において、前記第１低濃度水素ピークの水素イオンドーズ量が１．０×１０ １２ ｉｏｎｓ／ｃｍ ２ 以下であってよい。上記いずれかの半導体装置において、前記第２低濃度水素ピークの水素イオンドーズ量が１．０×１０ １２ ｉｏｎｓ／ｃｍ ２ 以下であってよい。上記いずれかの半導体装置において、前記平坦領域のドーピング濃度の平均値が前記第２低濃度水素ピークと前記高濃度水素ピークの間のドーピング濃度の極小値以下であってよい。
上記いずれかの半導体装置の前記バッファ領域において、前記高濃度水素ピークよりも前記上面側であって、前記第２低濃度水素ピークよりも前記下面に近い位置に配置された第３低濃度水素ピークを有してよい。上記いずれかの半導体装置において、前記平坦領域が前記第３低濃度水素ピークを含んでよい。上記いずれかの半導体装置において、前記平坦領域の前記ドーピング濃度の平均値が前記第３低濃度水素ピークと前記高濃度水素ピークの間のドーピング濃度の極小値以下であってよい。上記いずれかの半導体装置の前記平坦領域において、前記ドーピング濃度の変動比率は前記水素化学濃度の変動比率の半分以下であってよい。上記いずれかの半導体装置において、前記平坦領域は、前記半導体基板の深さ方向における中央位置よりも前記上面側まで形成されていてよい。

Claims (19)

  1. 上面および下面を有し、バルク・ドナーおよび酸素を含む半導体基板と、
    少なくとも一部分が前記半導体基板の前記下面側に設けられ、ドーピング濃度がバルク・ドナー濃度よりも高いバッファ領域と、
    前記バッファ領域に配置された第１低濃度水素ピークと、
    前記バッファ領域において前記第１低濃度水素ピークよりも前記下面に近い位置に配置された第２低濃度水素ピークと、
    前記バッファ領域において前記第２低濃度水素ピークよりも前記下面に近い位置に配置され、前記第２低濃度水素ピークよりも水素化学濃度が高い高濃度水素ピークと、
    前記第１低濃度水素ピークおよび前記第２低濃度水素ピークの間の領域と、前記第２低濃度水素ピークが設けられた領域を含み、ドーピング濃度がバルク・ドナー濃度よりも高く、且つ、前記ドーピング濃度の変動が±３０％以下であり、前記ドーピング濃度の変動比率が水素化学濃度の変動比率よりも小さく、水素化学濃度分布の水素濃度ピークに対応するドーピング濃度分布の濃度ピークの幅が、前記水素化学濃度分布の前記水素濃度ピークの幅よりも大きい平坦領域と
    を備える半導体装置。
  2. 前記平坦領域の深さ方向におけるドーピング濃度分布は、前記第２低濃度水素ピークに対応する前記濃度ピークを有し、
    前記濃度ピークは、前記第２低濃度水素ピークよりも緩やかに濃度が変化する
    請求項１に記載の半導体装置。
  3. 前記濃度ピークは、前記第２低濃度水素ピークよりも前記半導体基板の前記下面側に配置されている
    請求項２に記載の半導体装置。
  4. 深さ方向において、前記平坦領域の長さは、前記バッファ領域の長さの半分以上である
    請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記平坦領域の前記ドーピング濃度の平均値が、前記半導体基板の酸素化学濃度の０．０１％以上、３％以下である
    請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記半導体基板の酸素化学濃度は、前記第１低濃度水素ピークの水素化学濃度の１０倍以上である
    請求項１から５のいずれか一項に記載の半導体装置。
  7. 前記第１低濃度水素ピークと、前記第２低濃度水素ピークとの間隔（μｍ）は、前記半導体基板の酸素化学濃度（ａｔｏｍｓ／ｃｍ３）の３／１０１６（μｍ／（ａｔｏｍｓ／ｃｍ３））倍以下である
    請求項１から６のいずれか一項に記載の半導体装置。
  8. 前記第１低濃度水素ピークの水素化学濃度が１．０×１０１６ａｔｏｍｓ／ｃｍ３以下であり、
    前記第１低濃度水素ピークと、前記第２低濃度水素ピークとの間隔が１００μｍ以下である
    請求項１から７のいずれか一項に記載の半導体装置。
  9. 前記バッファ領域は、前記バッファ領域の中央よりも前記下面側の下面側領域と、前記バッファ領域の中央よりも前記上面側の上面側領域とを有し、
    前記バッファ領域は、前記第１低濃度水素ピークおよび前記第２低濃度水素ピークを含む複数の低濃度水素ピークを有し、
    前記上面側領域に配置された前記低濃度水素ピークの個数は、前記下面側領域に配置された前記低濃度水素ピークの個数よりも多い
    請求項１から８のいずれか一項に記載の半導体装置。
  10. 前記低濃度水素ピークの水素化学濃度は、１×１０１６／ｃｍ３以下である
    請求項９に記載の半導体装置。
  11. 前記平坦領域のドーピング濃度が、前記バルク・ドナー濃度の２倍以上である
    請求項１から１０のいずれか一項に記載の半導体装置。
  12. 前記平坦領域のドーピング濃度が、０．７×１０１３／ｃｍ３以上である
    請求項１から１１のいずれか一項に記載の半導体装置。
  13. 前記第１低濃度水素ピークおよび前記第２低濃度水素ピークのそれぞれは、ピークの頂点から前記半導体基板の前記下面に向かう下側裾と、前記頂点から前記半導体基板の前記上面に向かう上側裾とを有し、
    前記上側裾は、前記下側裾よりも急峻に水素化学濃度が低下する
    請求項１から１２のいずれか一項に記載の半導体装置。
  14. 前記半導体基板の酸素化学濃度が１．０×１０１７ａｔｏｍｓ／ｃｍ３以上である
    請求項１から１３のいずれか一項に記載の半導体装置。
  15. 前記第１低濃度水素ピークの水素イオンドーズ量が水素イオンのドーズ量が１．０×１０１２ｉｏｎｓ／ｃｍ２以下である
    請求項１から１４のいずれか一項に記載の半導体装置。
  16. 前記第２低濃度水素ピークの水素イオンドーズ量が水素イオンのドーズ量が１．０×１０１２ｉｏｎｓ／ｃｍ２以下である
    請求項１から１５のいずれか一項に記載の半導体装置。
  17. 前記平坦領域のドーピング濃度の平均値が前記第２低濃度水素ピークと前記高濃度水素ピークの間のドーピング濃度の極小値以下である
    請求項１から１６のいずれか一項に記載の半導体装置。
  18. 前記バッファ領域において、前記高濃度水素ピークよりも前記上面側であって、前記第２低濃度水素ピークよりも前記下面に近い位置に配置された第３低濃度水素ピークを有し、
    前記平坦領域が前記第３低濃度水素ピークを含み、
    前記平坦領域の前記ドーピング濃度の平均値が前記第３低濃度水素ピークと前記高濃度水素ピークの間のドーピング濃度の極小値以下である
    請求項１から１７のいずれか一項に記載の半導体装置。
  19. 前記平坦領域において、前記ドーピング濃度の変動比率は前記水素化学濃度の変動比率の半分以下である
    請求項１から１８のいずれか一項に記載の半導体装置。
JP2024005569A 2020-11-17 2024-01-17 半導体装置 Pending JP2024038425A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2020190971 2020-11-17
JP2020190971 2020-11-17
JP2022563745A JP7424512B2 (ja) 2020-11-17 2021-11-15 半導体装置
PCT/JP2021/041952 WO2022107727A1 (ja) 2020-11-17 2021-11-15 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2022563745A Division JP7424512B2 (ja) 2020-11-17 2021-11-15 半導体装置

Publications (1)

Publication Number Publication Date
JP2024038425A true JP2024038425A (ja) 2024-03-19

Family

ID=81708900

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2022563745A Active JP7424512B2 (ja) 2020-11-17 2021-11-15 半導体装置
JP2024005569A Pending JP2024038425A (ja) 2020-11-17 2024-01-17 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2022563745A Active JP7424512B2 (ja) 2020-11-17 2021-11-15 半導体装置

Country Status (5)

Country Link
US (1) US20230039920A1 (ja)
JP (2) JP7424512B2 (ja)
CN (1) CN115443541A (ja)
DE (1) DE112021001364T5 (ja)
WO (1) WO2022107727A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7410900B2 (ja) * 2021-03-17 2024-01-10 株式会社東芝 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014116666B4 (de) 2014-11-14 2022-04-21 Infineon Technologies Ag Ein Verfahren zum Bilden eines Halbleiterbauelements
JP6937864B2 (ja) 2016-12-27 2021-09-22 三菱電機株式会社 半導体装置の製造方法
JP7045005B2 (ja) * 2017-05-19 2022-03-31 学校法人東北学院 半導体装置
CN111095569B (zh) 2018-03-19 2023-11-28 富士电机株式会社 半导体装置及半导体装置的制造方法
CN112055887A (zh) * 2018-11-16 2020-12-08 富士电机株式会社 半导体装置及制造方法
WO2020138218A1 (ja) * 2018-12-28 2020-07-02 富士電機株式会社 半導体装置および製造方法
WO2020149354A1 (ja) 2019-01-18 2020-07-23 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
DE112021001364T5 (de) 2022-12-29
US20230039920A1 (en) 2023-02-09
JPWO2022107727A1 (ja) 2022-05-27
CN115443541A (zh) 2022-12-06
WO2022107727A1 (ja) 2022-05-27
JP7424512B2 (ja) 2024-01-30

Similar Documents

Publication Publication Date Title
JP7268743B2 (ja) 半導体装置
JP7272454B2 (ja) 半導体装置および半導体装置の製造方法
JP2024038425A (ja) 半導体装置
JP2024024105A (ja) 半導体装置
JP2023041915A (ja) 半導体装置
JP2023179647A (ja) 半導体装置および半導体装置の製造方法
WO2022196768A1 (ja) 半導体装置
CN114303246A (zh) 半导体装置、半导体装置的制造方法及具备半导体装置的电力变换装置
WO2022102711A1 (ja) 半導体装置および半導体装置の製造方法
JP7452632B2 (ja) 半導体装置および半導体装置の製造方法
JP7400834B2 (ja) 半導体装置および半導体装置の製造方法
WO2023063412A1 (ja) 半導体装置および半導体装置の製造方法
JP7439929B2 (ja) 半導体装置
US20240154003A1 (en) Semiconductor device
WO2023224059A1 (ja) 半導体装置
WO2023063411A1 (ja) 半導体装置
US20240186383A1 (en) Semiconductor device and manufacturing method of semiconductor device
JP2022161357A (ja) 半導体装置および製造方法
JP2024035557A (ja) 半導体装置
JP2024014333A (ja) 半導体装置および半導体装置の製造方法
JP2024025488A (ja) 半導体装置
JP2023170200A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240209

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240209