CN115443541A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN115443541A
CN115443541A CN202180030568.6A CN202180030568A CN115443541A CN 115443541 A CN115443541 A CN 115443541A CN 202180030568 A CN202180030568 A CN 202180030568A CN 115443541 A CN115443541 A CN 115443541A
Authority
CN
China
Prior art keywords
concentration
hydrogen
peak
region
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180030568.6A
Other languages
English (en)
Inventor
内田美佐稀
吉村尚
泷下博
谷口竣太郎
野口晴司
樱井洋辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN115443541A publication Critical patent/CN115443541A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体装置，其具备：缓冲区，其掺杂浓度比体施主浓度高；第一低浓度氢峰，其配置于缓冲区；第二低浓度氢峰，其在缓冲区配置在比第一低浓度氢峰更靠近下表面的位置；高浓度氢峰，其在缓冲区配置在比第二低浓度氢峰更靠近下表面的位置，并且氢化学浓度比所述第二低浓度氢峰高；平坦区，其包括第一低浓度氢峰与第二低浓度氢峰之间的区域、以及设置有第二低浓度氢峰的区域，所述平坦区的掺杂浓度高于体施主浓度，并且掺杂浓度的平均值是第二低浓度氢峰与高浓度氢峰之间的掺杂浓度的极小值以下。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
背景技術
以往，已知有具备作为场截止层而起作用的缓冲区的半导体装置(例如，参照专利文献1)。
(专利文献1)美国专利申请公开第2016/0141399号说明书
发明内容
技术问题
在半导体装置中，优选将缓冲区等中的掺杂浓度的分布控制为预定的形状。
技术方案
为了解决上述课题，本发明的一个方式提供半导体装置。半导体装置可以包括半导体基板，该半导体基板具有上表面和下表面，并且包括体施主和氧。半导体装置可以具备缓冲区，该缓冲区的至少一部分设置于半导体基板的下表面侧，且掺杂浓度比体施主浓度高。半导体装置可以具备配置于缓冲区的第一低浓度氢峰。半导体装置可以具备第二低浓度氢峰，该第二低浓度氢峰在缓冲区配置在比第一低浓度氢峰更靠近下表面的位置。半导体装置可以具备高浓度氢峰，该高浓度氢峰在缓冲区配置在比第二低浓度氢峰更靠近下表面的位置，并且氢化学浓度比第二低浓度氢峰高。半导体装置可以具备平坦区，该平坦区包括第一低浓度氢峰与第二低浓度氢峰之间的区域、以及设置有第二低浓度氢峰的区域，该平坦区的掺杂浓度高于体施主浓度，并且掺杂浓度的变化为±30％以下，掺杂浓度的变化比率小于氢化学浓度的变化比率，与氢化学浓度分布的氢浓度峰对应的掺杂浓度分布的浓度峰的宽度大于氢化学浓度分布的氢浓度峰的宽度。
平坦区的深度方向上的掺杂浓度分布可以具有与第二低浓度氢峰对应的浓度峰。浓度峰的浓度可以比第二低浓度氢峰更缓慢地变化。
浓度峰可以配置在比第二低浓度氢峰更靠半导体基板的下表面侧的位置。
在深度方向上，平坦区的长度可以是缓冲区的长度的一半以上。
平坦区的掺杂浓度的平均值可以是半导体基板的氧化学浓度的0.01％以上且3％以下。
半导体基板的氧化学浓度可以是第一低浓度氢峰的氢化学浓度的10倍以上。
第一低浓度氢峰与第二低浓度氢峰之间的间隔(μm)可以是半导体基板的氧化学浓度(atoms/cm3)的3/1016(μm/(atoms/cm3))倍以下。
第一低浓度氢峰的氢化学浓度可以是1.0×1016atoms/cm3以下。第一低浓度氢峰与第二低浓度氢峰之间的间隔可以是100μm以下。
缓冲区可以具有比缓冲区的中央更靠下表面侧的下表面侧区域、以及比缓冲区的中央更靠上表面侧的上表面侧区域。缓冲区可以具有包括第一低浓度氢峰和第二低浓度氢峰的多个低浓度氢峰。配置于上表面侧区域的低浓度氢峰的个数可以多于配置于下表面侧区域的低浓度氢峰的个数。
低浓度氢峰的氢化学浓度可以是1×1016/cm3以下。
平坦区的掺杂浓度可以是体施主浓度的2倍以上。
平坦区的掺杂浓度可以是0.7×1013/cm3以上。
第一低浓度氢峰和第二低浓度氢峰可以分别具有从峰的顶点朝向半导体基板的下表面的下侧下摆、以及从峰的顶点朝向半导体基板的上表面的上侧下摆。上侧下摆的氢化学浓度可以比下侧下摆的氢化学浓度更陡峭地降低。
氧化学浓度可以是1.0×1017atoms/cm3以上。
第一低浓度氢峰的氢离子剂量的氢离子剂量可以是1.0×1012ions/cm2以下。
第二低浓度氢峰的氢离子剂量的氢离子剂量可以是1.0×1012ions/cm2以下。
平坦区的掺杂浓度的平均值可以是第二低浓度氢峰与高浓度氢峰之间的掺杂浓度的极小值以下。
在缓冲区可以具有第三低浓度氢峰，该第三低浓度氢峰配置在比高浓度氢峰更靠近上表面侧的位置，并且配置在比第二低浓度氢峰更靠近下表面的位置。平坦区可以包括第三低浓度氢峰。平坦区的掺杂浓度的平均值可以是第三低浓度氢峰与高浓度氢峰之间的掺杂浓度的极小值以下。
在平坦区，掺杂浓度的变化比率可以是氢化学浓度的变化比率的一半以下。
应予说明，上述发明内容并没有列举本发明的全部必要特征。另外，这些特征组的子组合也能够另外成为发明。
附图说明
图1是示出半导体装置100的一例的俯视图。
图2是图1中的区域D的放大图。
图3是示出图2中的e-e截面的一例的图。
图4A是示出图3的F-F线的位置处的深度方向上的掺杂浓度分布的一例的图。
图4B是示出缓冲区20中的掺杂浓度DD和氢化学浓度CH的在深度方向上的分布例的图。
图5A是示出图3的F-F线的位置处的深度方向上的掺杂浓度分布的另一例的图。
图5B是示出图5A的缓冲区20中的掺杂浓度DD和氢化学浓度CH的深度方向上的分布例的图。
图6是示出实施例和比较例中的缓冲区20的掺杂浓度分布的图。
图7是示出实施例和比较例中的缓冲区20的掺杂浓度分布的图。
图8是示出图3的F-F线的位置处的深度方向上的掺杂浓度分布的另一例的图。
图9是将相邻配置的多个低浓度氢峰125放大而得的图。
图10是示出相邻配置的多个低浓度氢峰125的另一例的图。
图11是示出相邻配置的多个低浓度氢峰125的另一例的图。
符号说明
10···半导体基板、11···阱区、12···发射区、14···基区、15···接触区、16···蓄积区、18···漂移区、20···缓冲区、21···上表面、22···集电区、23···下表面、24···集电极、25···浓度峰、29···直线部分、30···虚设沟槽部、31···前端部、32···虚设绝缘膜、34···虚设导电部、38···层间绝缘膜、39···直线部分、40···栅极沟槽部、41···前端部、42···栅极绝缘膜、44···栅极导电部、52···发射极、54···接触孔、60、61···台面部、70···晶体管部、80···二极管部、81···延长区、82···阴极区、90···边缘终端结构部、100···半导体装置、101···外周栅极布线、102···有源侧栅极布线、115···高浓度氢峰、124···谷部、125···低浓度氢峰、126···上表面侧下摆、127···下表面侧下摆、128···浓度峰、129···极小部、130···平坦区、131···区域、132···上表面侧区域、133···下表面侧区域、134···前端区、160···有源部、162···端边、164···栅极焊盘
具体实施方式
以下，虽然通过发明的实施方式对本发明进行说明，但是以下的实施方式并不限定权利要求所涉及的发明。另外，实施方式中所说明的特征的全部组合未必是发明的技术方案所必须的。
在本说明书中，将与半导体基板的深度方向平行的方向上的一侧称为“上”，将另一侧称为“下”。在基板、层或其他部件的两个主表面之中，将一个表面称为上表面，将另一个表面称为下表面。“上”、“下”的方向不限于重力方向或半导体装置实际安装时的方向。
在本说明书中，有时使用X轴、Y轴以及Z轴的直角坐标轴来说明技术事项。直角坐标轴只不过确定构成要素的相对位置，并不限定特定的方向。例如，Z轴并不限定表示相对于地面的高度方向。应予说明，+Z轴方向与-Z轴方向是彼此相反的方向。在不记载正负而记载为Z轴方向的情况下，是指与+Z轴和-Z轴平行的方向。
在本说明书中，将与半导体基板的上表面和下表面平行的正交轴设为X轴和Y轴。另外，将与半导体基板的上表面和下表面垂直的轴设为Z轴。在本说明书中，有时将Z轴的方向称为深度方向。另外，在本说明书中，有时将包括X轴和Y轴而与半导体基板的上表面和下表面平行的方向称为水平方向。
另外，有时将从半导体基板的深度方向上的中心起到半导体基板的上表面为止的区域称为上表面侧。同样地，有时将从半导体基板的深度方向上的中心起到半导体基板的下表面为止的区域称为下表面侧。
在本说明书中，在称为“同一”或者“相等”的情况下，也可以包括具有因制造偏差等而引起的误差的情况。该误差例如在10％以内。
在本说明书中，将掺杂了杂质的掺杂区域的导电型设为P型或N型而进行说明。在本说明书中，杂质有时特别指N型的施主或P型的受主中的任一者，有时记载为掺杂剂。在本说明书中，掺杂是指向半导体基板导入施主或受主而形成为示出N型的导电型的半导体或示出P型的导电型的半导体。
在本说明书中，掺杂浓度是指热平衡状态下的施主的浓度或受主的浓度。在本说明书中，净掺杂浓度是指在将施主浓度设为正离子的浓度并将受主浓度设为负离子的浓度而包含电荷的极性相加所得的实质的浓度。作为一例，若将施主浓度设为ND，并将受主浓度设为NA，则任意位置处的实质的净掺杂浓度成为ND-NA。在本说明书中，有时将净掺杂浓度仅记载为掺杂浓度。
施主具有向半导体供给电子的功能。受主具有从半导体获取电子的功能。施主和受主不限于杂质本身。例如，存在于半导体中的空位(V)、氧(O)以及氢(H)结合所得的VOH缺陷作为供给电子的施主而起作用。在本说明书中，有时将VOH缺陷称为氢施主。
在本说明书中，半导体基板整体地分布有N型的体施主。体施主是在制造成为半导体基板的基础的晶锭时，由在晶锭内大致均匀地包含的掺杂剂而形成的施主。本例的体施主是除氢以外的元素。虽然体施主的掺杂剂是例如磷、锑、砷、硒、硫磺，但是不限于此。本例的体施主是磷。体施主也包含在P型的区域。半导体基板可以是从半导体的晶锭切出的晶片，也可以是将晶片单片化而成的芯片。半导体的晶锭可以利用直拉法(CZ法)、磁场直拉法(MCZ法)、悬浮区熔法(FZ法)中的任一者来制造。本例中的晶锭是利用MCZ法来制造的。利用MCZ法制造出的基板所包含的氧浓度是例如1×1017～7×1017/cm3。利用FZ法制造出的基板所包含的氧浓度是例如1×1015～5×1016/cm3。氧浓度高的情况会有容易产生氢施主的倾向。体施主浓度可以使用分布在整个半导体基板10的体施主的化学浓度，也可以是该化学浓度的90％至100％之间的值。另外，半导体基板10也可以使用不包含磷等掺杂剂的无掺杂基板。在该情况下，无掺杂基板的体施主浓度(Db)为例如1×1010/cm3以上且5×1012/cm3以下。无掺杂基板的体施主浓度(Db)优选为1×1011/cm3以上。无掺杂基板的体施主浓度(Db)优选为5×1012/cm3以下。应予说明，本说明书中的各浓度可以是室温下的值。作为一例，室温下的值可以使用300K(开尔文)(约26.9℃)时的值。
在本说明书中记载为P+型或N+型的情况下，意味着掺杂浓度比P型或N型的掺杂浓度高，在记载为P-型或N-型的情况下，意味着掺杂浓度比P型或N型的掺杂浓度低。另外，在本说明书中记载为P++型或N++型的情况下，意味着掺杂浓度比P+型或N+型的掺杂浓度高。除非另有说明，否则本说明书中的单位制是SI单位制。虽然有时以cm来表示长度的单位，但是各计算可以换算为米(m)之后进行。
在本说明书中，化学浓度是指不依赖于电活化的状态而测定的杂质的原子密度。化学浓度(原子密度)能够通过例如二次离子质谱分析法(SIMS)来计测。上述净掺杂浓度能够通过电压-电容测定法(CV法)来测定。另外，可以将利用扩展电阻测定法(SR法)而计测的载流子浓度作为净掺杂浓度。通过CV法或SR法计测的载流子浓度可以作为热平衡状态下的值。另外，在N型的区域中，施主浓度远远大于受主浓度，因此也可以将该区域中的载流子浓度设为施主浓度。同样地，在P型的区域中，也可以将该区域中的载流子浓度设为受主浓度。在本说明书中，有时将N型区域的掺杂浓度称为施主浓度，有时将P型区域的掺杂浓度称为受主浓度。
另外，在施主、受主或净掺杂的浓度分布具有峰的情况下，可以将该峰值作为该区域的施主、受主或净掺杂的浓度。在施主、受主或净掺杂的浓度几乎均匀的情况下等，也可以将该区域中的施主、受主或净掺杂的浓度的平均值作为施主、受主或净掺杂的浓度。在本说明书中，在每单位体积的浓度表示中使用atoms/cm3或/cm3。该单位用于半导体基板内的施主或受主浓度、或者化学浓度。也可以省略atoms标记。
通过SR法计测的载流子浓度可以低于施主或受主的浓度。在测定扩展电阻时电流流通的范围内，有半导体基板的载流子迁移率低于结晶状态的载流子迁移率的值的情况。由于晶格缺陷等引起的晶体结构的混乱(无序)而使载流子散乱，从而产生载流子迁移率的下降。
根据通过CV法或SR法计测的载流子浓度计算出的施主或受主的浓度可以低于表示施主或受主的元素的化学浓度。作为一例，在硅的半导体中成为施主的磷或砷的施主浓度、或者成为受主的硼(Boron)的受主浓度是它们的化学浓度的99％左右。另一方面，在硅的半导体中成为施主的氢的施主浓度是氢的化学浓度的0.1％至10％左右。
图1是示出半导体装置100的一例的俯视图。在图1中示出将各部件投影到半导体基板10的上表面的位置。在图1中，仅示出半导体装置100的一部分的部件，并省略一部分的部件。
半导体装置100具备半导体基板10。半导体基板10是由半导体材料形成的基板。作为一例，半导体基板10是硅基板，但是半导体基板10的材料不限于硅。
半导体基板10在俯视下具有端边162。在本说明书中简称为俯视的情况下，是指从半导体基板10的上表面侧观察。本例的半导体基板10具有在俯视下彼此相对的两组端边162。在图1中，X轴和Y轴与任一个端边162平行。另外，Z轴与半导体基板10的上表面垂直。
在半导体基板10设置有有源部160。有源部160是在半导体装置100动作的情况下主电流沿深度方向在半导体基板10的上表面与下表面之间流通的区域。在有源部160的上方设置有发射极，但是在图1中省略。
在有源部160设置有包括IGBT等晶体管元件的晶体管部70、以及包括续流二极管(FWD)等二极管元件的二极管部80中的至少一者。在图1的例子中，晶体管部70和二极管部80沿着半导体基板10的上表面的预定的排列方向(在本例中为X轴方向)而交替地配置。在其他例中，在有源部160也可以仅设置有晶体管部70和二极管部80中的一者。
在图1中，在配置晶体管部70的区域标注符号“I”，在配置二极管部80的区域标注符号“F”。在本说明书中，有时将在俯视下与排列方向垂直的方向称为延伸方向(在图1中为Y轴方向)。晶体管部70和二极管部80可以分别在延伸方向上具有长边。即，晶体管部70的Y轴方向上的长度比X轴方向上的宽度大。同样地，二极管部80的Y轴方向上的长度比X轴方向上的宽度大。晶体管部70和二极管部80的延伸方向与后述的各沟槽部的长边方向可以相同。
二极管部80在与半导体基板10的下表面相接的区域具有N+型的阴极区。在本说明书中，将设置有阴极区的区域称为二极管部80。即，二极管部80是在俯视下与阴极区重叠的区域。在半导体基板10的下表面，在除阴极区以外的区域可以设置有P+型的集电区。在本说明书中，有时在二极管部80也包括使二极管部80沿Y轴方向延长到后述的栅极布线的延长区81。在延长区81的下表面设置有集电区。
晶体管部70在与半导体基板10的下表面相接的区域具有P+型的集电区。另外，晶体管部70在半导体基板10的上表面侧周期性地配置有N型的发射区、P型的基区、具有栅极导电部和栅极绝缘膜的栅极结构。
半导体装置100在半导体基板10的上方可以具有一个以上的焊盘。本例的半导体装置100具有栅极焊盘164。半导体装置100也可以具有阳极焊盘、阴极焊盘以及电流检测焊盘等焊盘。各焊盘配置在端边162的附近。端边162的附近是指俯视下的端边162与发射极之间的区域。在实际安装半导体装置100时，各焊盘可以经由引线等布线与外部的电路连接。
在栅极焊盘164施加栅极电位。栅极焊盘164与有源部160的栅极沟槽部的导电部电连接。半导体装置100具备将栅极焊盘164与栅极沟槽部连接的栅极布线。在图1中，在栅极布线上标注斜线的阴影。
本例的栅极布线具有外周栅极布线101、以及有源侧栅极布线102。外周栅极布线101在俯视下配置在有源部160与半导体基板10的端边162之间。本例的外周栅极布线101在俯视下包围有源部160。也可以将在俯视下被外周栅极布线101包围的区域作为有源部160。另外，外周栅极布线101与栅极焊盘164连接。外周栅极布线101配置在半导体基板10的上方。外周栅极布线101可以是包含铝等的金属布线。
有源侧栅极布线102设置在有源部160。由于在有源部160设置有源侧栅极布线102，所以针对半导体基板10的各区域，能够降低距栅极焊盘164的布线长度的偏差。
有源侧栅极布线102与有源部160的栅极沟槽部连接。有源侧栅极布线102配置在半导体基板10的上方。有源侧栅极布线102可以是由掺杂了杂质的多晶硅等半导体形成的布线。
有源侧栅极布线102可以与外周栅极布线101连接。本例的有源侧栅极布线102在Y轴方向的大致中央从一侧的外周栅极布线101到另一侧的外周栅极布线101以横穿有源部160的方式沿X轴方向延伸设置。在利用有源侧栅极布线102分割有源部160的情况下，在各分割区域，晶体管部70和二极管部80可以沿X轴方向交替地配置。
另外，半导体装置100可以具备：未图示的温度感测部，其是由多晶硅等形成的PN结二极管；以及未图示的电流检测部，其模拟设置在有源部160的晶体管部的动作。
在俯视下，本例的半导体装置100在有源部160与端边162之间具备边缘终端结构部90。本例的边缘终端结构部90配置在外周栅极布线101与端边162之间。边缘终端结构部90缓解半导体基板10的上表面侧的电场集中。边缘终端结构部90可以具备包围有源部160而设置为环状的保护环、场板和降低表面电场部中的至少一个。
图2是图1中的区域D的放大图。区域D是包括晶体管部70、二极管部80、以及有源侧栅极布线102的区域。本例的半导体装置100具备设置在半导体基板10的上表面侧的内部的栅极沟槽部40、虚设沟槽部30、阱区11、发射区12、基区14以及接触区15。栅极沟槽部40和虚设沟槽部30分别是沟槽部的一例。另外，本例的半导体装置100具备设置于半导体基板10的上表面的上方的发射极52和有源侧栅极布线102。发射极52和有源侧栅极布线102彼此分离地设置。
在发射极52与半导体基板10的上表面之间、以及有源侧栅极布线102与半导体基板10的上表面之间设置有层间绝缘膜，但是在图2中进行省略。在本例的层间绝缘膜，以贯通该层间绝缘膜的方式设置有接触孔54。在图2中，对各接触孔54标注斜线的阴影。
发射极52设置在栅极沟槽部40、虚设沟槽部30、阱区11、发射区12、基区14以及接触区15的上方。发射极52通过接触孔54而与半导体基板10的上表面的发射区12、接触区15以及基区14接触。另外，发射极52通过设置于层间绝缘膜的接触孔而与虚设沟槽部30内的虚设导电部连接。发射极52在Y轴方向上的虚设沟槽部30的前端，可以与虚设沟槽部30的虚设导电部连接。
有源侧栅极布线102通过设置在层间绝缘膜的接触孔而与栅极沟槽部40连接。有源侧栅极布线102可以在栅极沟槽部40的Y轴方向上的前端部41与栅极沟槽部40的栅极导电部连接。有源侧栅极布线102不与虚设沟槽部30内的虚设导电部连接。
发射极52由包含金属的材料形成。在图2中示出设置发射极52的范围。例如，发射极52的至少一部分区域由铝或铝-硅合金、例如AlSi、AlSiCu等金属合金形成。发射极52在由铝等形成的区域的下层可以具有由钛或钛化合物等形成的阻挡金属。进一步地，在接触孔内，可以具有以与阻挡金属和铝等接触的方式埋入钨等而形成的插塞。
阱区11与有源侧栅极布线102重叠地设置。阱区11在不与有源侧栅极布线102重叠的范围也以预定的宽度延伸而设置。本例的阱区11相对于接触孔54的Y轴方向上的端部向有源侧栅极布线102侧分离而设置。阱区11是掺杂浓度比基区14的掺杂浓度高的第二导电型的区域。本例的基区14是P-型，阱区11是P+型。
晶体管部70和二极管部80各自具有多个沿排列方向排列的沟槽部。在本例的晶体管部70，一个以上的栅极沟槽部40与一个以上的虚设沟槽部30沿排列方向交替地设置。在本例的二极管部80，多个虚设沟槽部30沿排列方向而设置。在本例的二极管部80没有设置栅极沟槽部40。
本例的栅极沟槽部40可以具有沿与排列方向垂直的延伸方向延伸的两条直线部分39(沿延伸方向为直线状的沟槽的部分)、以及将两条直线部分39连接的前端部41。图2中的延伸方向是Y轴方向。
优选前端部41的至少一部分在俯视下被设置为曲线状。通过前端部41将两条直线部分39的Y轴方向上的端部彼此连接，从而能够缓解直线部分39的端部处的电场集中。
在晶体管部70，虚设沟槽部30设置在栅极沟槽部40的各直线部分39之间。在各直线部分39之间可以设置有一条虚设沟槽部30，也可以设置有多条虚设沟槽部30。虚设沟槽部30可以具有沿延伸方向延伸的直线形状，也可以与栅极沟槽部40同样地具有直线部分29和前端部31。图2所示的半导体装置100包括不具有前端部31的直线形状的虚设沟槽部30、以及具有前端部31的虚设沟槽部30这两者。
阱区11的扩散深度可以比栅极沟槽部40和虚设沟槽部30的深度深。栅极沟槽部40和虚设沟槽部30的Y轴方向上的端部在俯视下设置在阱区11。即，在各沟槽部的Y轴方向上的端部，各沟槽部的深度方向上的底部被阱区11覆盖。由此，能够缓解各沟槽部的该底部处的电场集中。
在排列方向上在各沟槽部之间设置有台面部。台面部是指在半导体基板10的内部被沟槽部夹持的区域。作为一例，台面部的上端是半导体基板10的上表面。台面部的下端的深度位置与沟槽部的下端的深度位置相同。本例的台面部在半导体基板10的上表面，沿沟槽在延伸方向(Y轴方向)上延伸而设置。在本例中，在晶体管部70设置有台面部60，在二极管部80设置有台面部61。在本说明书中仅称为台面部的情况下，泛指台面部60和台面部61。
在各台面部都设置有基区14。将在台面部中露出于半导体基板10的上表面的基区14中的、配置于距有源侧栅极布线102最近的位置的区域设为基区14-e。在图2中，虽然示出了在各台面部的延伸方向上的一侧的端部配置的基区14-e，但是在各台面部的另一侧的端部也配置有基区14-e。在各台面部，在俯视下被基区14-e夹持的区域可以设置有第一导电型的发射区12和第二导电型的接触区15中的至少一者。本例的发射区12是N+型，接触区15是P+型。发射区12和接触区15在深度方向上可以设置在基区14与半导体基板10的上表面之间。
晶体管部70的台面部60具有在半导体基板10的上表面露出的发射区12。发射区12与栅极沟槽部40相接地设置。与栅极沟槽部40相接的台面部60可以设置有在半导体基板10的上表面露出的接触区15。
台面部60中的各接触区15和各发射区12从X轴方向上的一侧的沟槽部起设置到另一侧的沟槽部为止。作为一例，台面部60的接触区15和发射区12沿沟槽部的延伸方向(Y轴方向)交替地配置。
在其他例中，台面部60的接触区15和发射区12可以沿沟槽部的延伸方向(Y轴方向)设置为条状。例如在与沟槽部相接的区域设置有发射区12，在被发射区12夹持的区域设置有接触区15。
在二极管部80的台面部61不设置发射区12。在台面部61的上表面可以设置有基区14和接触区15。在台面部61的上表面，在被基区14-e夹持的区域可以与各基区14-e相接地设置有接触区15。在台面部61的上表面被接触区15夹持的区域可以设置有基区14。基区14可以配置在被接触区15夹持的整个区域。
在各台面部的上方设置有接触孔54。接触孔54配置在被基区14-e夹持的区域。本例的接触孔54设置在接触区15、基区14以及发射区12各区域的上方。接触孔54不设置在与基区14-e和阱区11对应的区域。接触孔54可以配置在台面部60的排列方向(X轴方向)上的中央。
在二极管部80，在与半导体基板10的下表面相邻的区域设置有N+型的阴极区82。在半导体基板10的下表面，在没有设置阴极区82的区域可以设置有P+型的集电区22。阴极区82和集电区22设置在半导体基板10的下表面23与缓冲区20之间。在图2中，利用虚线来表示阴极区82和集电区22之间的边界。
阴极区82在Y轴方向上相对于阱区11分离地配置。由此，能够确保掺杂浓度比较高且形成到深的位置的P型的区域(阱区11)与阴极区82之间的距离，从而能够提高耐压。本例的阴极区82的Y轴方向上的端部比接触孔54的Y轴方向上的端部更远离阱区11而配置。在其他例中，阴极区82的Y轴方向上的端部可以配置在阱区11与接触孔54之间。
图3是示出图2中的e-e截面的一例的图。e-e截面是通过发射区12和阴极区82的XZ面。本例的半导体装置100在该截面具有半导体基板10、层间绝缘膜38、发射极52以及集电极24。
层间绝缘膜38设置在半导体基板10的上表面。层间绝缘膜38是包括添加了硼或磷等杂质的硅酸盐玻璃等绝缘膜、热氧化膜、以及其他绝缘膜中的至少一层的膜。在层间绝缘膜38设置有在图2中说明的接触孔54。
发射极52设置在层间绝缘膜38的上方。发射极52通过层间绝缘膜38的接触孔54而与半导体基板10的上表面21接触。集电极24设置在半导体基板10的下表面23。发射极52和集电极24由铝等金属材料形成。在本说明书中，将连结发射极52与集电极24的方向(Z轴方向)称为深度方向。
半导体基板10具有N型或N-型的漂移区18。漂移区18分别设置在晶体管部70和二极管部80。
在晶体管部70的台面部60，从半导体基板10的上表面21侧起依次设置有N+型的发射区12和P-型的基区14。在基区14的下方设置有漂移区18。在台面部60可以设置有N+型的蓄积区16。蓄积区16配置在基区14与漂移区18之间。
发射区12在半导体基板10的上表面21露出，并且与栅极沟槽部40相接地设置。发射区12可以与台面部60的两侧的沟槽部相接。发射区12的掺杂浓度比漂移区18的掺杂浓度高。
基区14设置在发射区12的下方。本例的基区14与发射区12相接地设置。基区14可以与台面部60的两侧的沟槽部相接。
蓄积区16设置在基区14的下方。蓄积区16是掺杂浓度比漂移区18的掺杂浓度高的N+型的区域。蓄积区16可以具有磷或氢施主等施主的浓度峰。通过在漂移区18与基区14之间设置高浓度的蓄积区16，从而能够提高载流子注入促进效应(IE效应)，降低导通电压。蓄积区16可以以覆盖各台面部60中的基区14的整个下表面的方式设置。
在二极管部80的台面部61，与半导体基板10的上表面21相接而设置有P-型的基区14。在基区14的下方设置有漂移区18。在台面部61，在基区14的下方可以设置有蓄积区16。
在各晶体管部70和各二极管部80中，在漂移区18的下方可以设置有N+型的缓冲区20。缓冲区20的掺杂浓度比漂移区18的掺杂浓度高。缓冲区20可以具有掺杂浓度比漂移区18的掺杂浓度高的浓度峰。浓度峰的掺杂浓度是指浓度峰的顶点处的掺杂浓度。另外，漂移区18的掺杂浓度可以使用掺杂浓度分布大致平坦的区域中的掺杂浓度的平均值。
缓冲区20可以通过将氢(质子)或磷等N型掺杂剂进行离子注入而形成。本例的缓冲区20通过将氢进行离子注入而形成。缓冲区20可以作为防止从基区14的下端扩展的耗尽层到达P+型的集电区22和N+型的阴极区82的场截止层而起作用。
在晶体管部70，在缓冲区20之下设置有P+型的集电区22。集电区22的受主浓度比基区14的受主浓度高。集电区22可以包含与基区14相同的受主，也可以包含与基区14不同的受主。集电区22的受主是例如硼。
在二极管部80，在缓冲区20之下设置有N+型的阴极区82。阴极区82的施主浓度比漂移区18的施主浓度高。阴极区82的施主是例如氢或磷。应予说明，成为各区域的施主和受主的元素不限于上述例子。集电区22和阴极区82在半导体基板10的下表面23露出，并且与集电极24连接。集电极24可以与半导体基板10的整个下表面23接触。发射极52和集电极24可以由铝等金属材料形成。
在半导体基板10的上表面21侧设置有一个以上的栅极沟槽部40、以及一个以上的虚设沟槽部30。各沟槽部从半导体基板10的上表面21起，贯通基区14而到达漂移区18。在设置有发射区12、接触区15以及蓄积区16中的至少任一者的区域中，各沟槽部也贯通这些掺杂区域而到达漂移区18。沟槽部贯通掺杂区域不限于按照在形成掺杂区域后形成沟槽部的顺序来制造。在形成沟槽部后，在沟槽部之间形成掺杂区域的情况也包含在沟槽部贯通掺杂区域的情况之中。
如上述那样，在晶体管部70设置有栅极沟槽部40和虚设沟槽部30。在二极管部80设置有虚设沟槽部30，不设置栅极沟槽部40。在本例中，二极管部80与晶体管部70的X轴方向上的边界是阴极区82与集电区22之间的边界。
栅极沟槽部40具有设置在半导体基板10的上表面21的栅极沟槽、栅极绝缘膜42以及栅极导电部44。栅极绝缘膜42覆盖栅极沟槽的内壁而设置。栅极绝缘膜42可以是将栅极沟槽的内壁的半导体氧化或氮化而形成。栅极导电部44在栅极沟槽的内部，设置在比栅极绝缘膜42更靠内侧的位置。即，栅极绝缘膜42将栅极导电部44与半导体基板10绝缘。栅极导电部44由多晶硅等导电材料形成。
栅极导电部44在深度方向上可以设置得比基区14更长。该截面中的栅极沟槽部40在半导体基板10的上表面21被层间绝缘膜38覆盖。栅极导电部44与栅极布线电连接。若在栅极导电部44施加预定的栅极电压，则在基区14中的与栅极沟槽部40相接的界面的表层形成由电子的反型层形成的沟道。
虚设沟槽部30在该截面可以具有与栅极沟槽部40相同的结构。虚设沟槽部30具有设置在半导体基板10的上表面21的虚设沟槽、虚设绝缘膜32以及虚设导电部34。虚设导电部34与发射极52电连接。虚设绝缘膜32覆盖虚设沟槽的内壁而设置。虚设导电部34设置在虚设沟槽的内部，并且设置在比虚设绝缘膜32更靠内侧的位置。虚设绝缘膜32将虚设导电部34与半导体基板10绝缘。虚设导电部34可以由与栅极导电部44相同的材料形成。例如虚设导电部34由多晶硅等导电材料形成。虚设导电部34可以在深度方向上具有与栅极导电部44相同的长度。
本例的栅极沟槽部40和虚设沟槽部30在半导体基板10的上表面21被层间绝缘膜38覆盖。应予说明，虚设沟槽部30和栅极沟槽部40的底部可以是向下侧凸出的曲面状(在截面中是曲线状)。
图4A是示出图3的F-F线的位置处的深度方向上的掺杂浓度分布的一例的图。图4A的纵轴是对数轴。在图4A中，将半导体基板10的深度方向上的中央位置设为Zc。
发射区12具有N型掺杂剂的浓度峰。N型掺杂剂是例如磷，但并不限定于此。基区14具有P型掺杂剂的浓度峰。P型掺杂剂是例如硼，但并不限定于此。蓄积区16具有N型掺杂剂的浓度峰。N型掺杂剂是例如氢或磷，但并不限于此。
漂移区18的掺杂浓度可以大致恒定。漂移区18的掺杂浓度可以与体施主浓度Db相同，也可以高于体施主浓度Db。
缓冲区20是掺杂浓度比体施主浓度Db高的N型的区域。缓冲区20的掺杂浓度可以比漂移区18的掺杂浓度高。缓冲区20的至少一部分设置在半导体基板10的下表面23侧。下表面23侧是指下表面23与中央位置Zc之间的区域。本例的缓冲区20中的掺杂浓度分布可以具有浓度峰25。缓冲区20可以具有在深度方向上设置于不同位置的多个浓度峰25。
缓冲区20具有平坦区130。平坦区130可以配置在浓度峰25与漂移区18之间。平坦区130是掺杂浓度大致恒定的区域。
图4B是示出缓冲区20中的掺杂浓度DD和氢化学浓度CH的在深度方向上的分布例的图。本例的半导体基板10包括体施主和氧。在图4B中，将体施主浓度设为Db，将氧化学浓度设为COX。体施主浓度Db可以在半导体基板10的深度方向上是均匀的。氧化学浓度COX在半导体基板10的深度方向上可以是均匀的，也可以单调地增加，还可以单调地减少。氧化学浓度COX可以是1.0×1017atoms/cm3以上，可以是3.0×1017atoms/cm3以上，也可以是5.0×1017atoms/cm3以上，还可以是7.0×1017atoms/cm3以上。氧化学浓度COX可以是3.0×1018atoms/cm3以下，也可以是2.0×1018atoms/cm3以下，还可以是1.0×1018atoms/cm3以下。
应予说明，半导体基板10的表面附近的氧有时被释放到半导体基板10的外部。因此，在半导体基板10的表面附近，氧化学浓度COX可以小于1.0×1017atoms/cm3。氧化学浓度COX可以使用整个半导体基板10中的氧化学浓度COX的平均值。在其他例子中，氧化学浓度COX可以使用缓冲区20中的氧化学浓度。例如可以将缓冲区20中的氧化学浓度的最小值设为氧化学浓度COX。氧化学浓度COX可以使用平坦区130中的氧化学浓度。例如可以将平坦区130中的氧化学浓度的最小值设为氧化学浓度COX。
本例的缓冲区20通过从半导体基板10的下表面23注入氢离子而形成。缓冲区20的掺杂浓度DD可以是氢施主的浓度与体施主浓度Db之和。
氢离子被注入到浓度峰25的顶点附近和平坦区130。氢离子的一部分可以被注入到平坦区130与漂移区18之间。在本例中，向缓冲区20内的深度位置Z11、Z12、Z32和Z31分别注入氢离子。在深度位置Z11、Z12、Z32以及Z31分别形成氢化学浓度CH的峰。深度位置Z11、Z12、Z32、Z31距下表面23的距离依次变大。
在本例中，将氢化学浓度CH的峰中的氢离子的剂量为预定值以下的峰设为低浓度氢峰125。另外，将氢离子的剂量大于该预定值的峰设为高浓度氢峰115。另外，有时将低浓度氢峰和高浓度氢峰统称为氢峰。上述预定值是1.0×1012ions/cm2。该预定值也可以是5.0×1011ions/cm2。氢峰中的氢离子的剂量可以使用遍及氢峰的半峰全宽的范围对氢化学浓度CH进行积分而得的值。另外，针对低浓度氢峰125的氢离子的剂量可以是1.0×1010ions/cm2以上，也可以是1.0×1011ions/cm2以上。针对低浓度氢峰125的氢离子的剂量可以是5.0×1012ions/cm2以下，也可以是3.0×1012ions/cm2以下，还可以是2.0×1012ions/cm2以下。在氧化学浓度是例如5.0×1017atoms/cm3以上的情况下，针对低浓度氢峰125的氢离子的剂量可以是3.0×1012ions/cm2以上且1.0×1013ions/cm2以下。
另外，可以将氢化学浓度CH的峰中的顶点处的氢化学浓度CH为预定值以下的峰设为低浓度氢峰125。可以将顶点处的氢化学浓度CH大于该预定值的峰设为高浓度氢峰115。上述预定值是1.0×1016atoms/cm3。该预定值也可以是5.0×1015atoms/cm3。另外，低浓度氢峰125的顶点处的氢化学浓度CH可以是1.0×1014atoms/cm3以上，也可以是1.0×1015atoms/cm3以上。
缓冲区20具有第一低浓度氢峰125-1和第二低浓度氢峰125-2。本例的第一低浓度氢峰125-1配置在深度位置Z11。本例的第二低浓度氢峰125-2配置在深度位置Z12。即，第二低浓度氢峰125-2在缓冲区20中配置在比第一低浓度氢峰125-1更靠近下表面23的位置。在本说明书中，将各氢峰的顶点的位置设为氢峰的深度位置。在本例中，氢离子的注入位置与氢峰的顶点的位置相同。
缓冲区20可以具有一个以上的高浓度氢峰115。本例的缓冲区20具有第一高浓度氢峰115-1和第二高浓度氢峰115-2。本例的第一高浓度氢峰115-1配置在深度位置Z31。本例的第二高浓度氢峰115-2配置在深度位置Z32。本例的第一低浓度氢峰125-1是形成于缓冲区20的氢峰中的、配置于最靠上表面21侧的峰。另外，本例的第一高浓度氢峰115-1是形成于缓冲区20的氢峰中的、配置于最靠近下表面23侧的峰。
在从下表面23注入氢离子的情况下，氢也分布在从注入位置到下表面23为止的区域。因此，从各氢峰的顶点朝向下表面23的下表面侧下摆127的倾斜度变得平缓，从氢峰的顶点朝向上表面21的上表面侧下摆126的倾斜度比下表面侧下摆127的倾斜度陡峭。
若向半导体基板10照射氢离子等带电粒子，则在带电粒子通过的通过区域，由于带电粒子通过，所以形成单原子空位(V)、多原子空位(VV)等以空位为主体的晶格缺陷。在本例中，在从半导体基板10的下表面23到第一低浓度氢峰125-1的顶点附近为止的区域形成有晶格缺陷。与空位相邻的原子具有悬挂键。晶格缺陷也包含晶格间原子、位错等，广义上也可以包含施主和/或受主，但在本说明书中，有时将以空位为主体的晶格缺陷称为空位型晶格缺陷、空位型缺陷，或者简称为晶格缺陷。另外，通过向半导体基板10注入带电粒子，大量形成晶格缺陷，从而半导体基板10的结晶性有时会剧烈紊乱。在本说明书中，有时将该结晶性的紊乱称为无序。
另外，在整个半导体基板10包含有氧。在制造半导体的晶锭时，该氧被有意地或无意地导入。注入到缓冲区20的氢因热处理等而扩散，由此在半导体基板10的内部，氢(H)、空位(V)和氧(O)结合，形成VOH缺陷。
VOH缺陷作为供给电子的施主而起作用。在本说明书中，有时将VOH缺陷简称为氢施主。通过在半导体基板10形成氢施主，从而能够形成浓度比漂移区18的浓度高的缓冲区20。
在氢离子的注入位置附近大量存在氢和晶格缺陷，因此容易大量形成氢施主。因此，在掺杂浓度DD的分布中，有时在注入位置的附近形成浓度峰25。
通过在缓冲区20形成浓度峰25，从而能够抑制从上表面21侧扩展的耗尽层到达集电区22等。另一方面，虽然注入氢离子而在通过区域形成氢施主，但也存在不想在氢离子的注入位置附近形成大的浓度峰25的情况。例如，若在漂移区18的附近形成大的浓度峰25，则在半导体装置100关断时等耗尽层到达浓度峰25时，有时电压或电流波形振荡。
在本例中，在缓冲区20形成多个低浓度氢峰125。由此，能够形成浓度比体施主浓度高的缓冲区20，并且能够防止在低浓度氢峰125的附近形成大的浓度峰25。
本例的缓冲区20具有平坦区130。平坦区130包括第一低浓度氢峰125-1与第二低浓度氢峰125-2之间的区域131、以及设置有第二低浓度氢峰125-2的区域。平坦区130还可以包括设置有第一低浓度氢峰125-1的区域的至少一部分。因为在平坦区130未设置高浓度氢峰115，所以未形成大的浓度峰25。
本例的第一低浓度氢峰125-1是在深度方向上连续配置的多个低浓度氢峰125中的、配置于最靠上表面21侧的低浓度氢峰。另外，第二低浓度氢峰125-2是在深度方向上连续配置的多个低浓度氢峰125中的、配置于最靠下表面23侧的低浓度氢峰。也可以在第一低浓度氢峰125-1与第二低浓度氢峰125-2之间形成一个以上的低浓度氢峰125。
区域131可以是第一低浓度氢峰125-1的半峰全宽FWHM1与第二低浓度氢峰125-2的半峰全宽FWHM2之间的区域。区域131也可以是第一低浓度氢峰125-1的顶点的位置Z11与第二低浓度氢峰125-2的顶点的位置Z12之间的区域。
设置有第二低浓度氢峰125-2的区域可以是第二低浓度氢峰125-2的半峰全宽FWHM2的区域，也可以是在深度方向上夹持第二低浓度氢峰125-2的两个谷部124之间的区域。谷部124-1是在从位置Z12朝向上表面21的方向上，氢化学浓度CH最先成为极小值的部位。谷部124-2是在从位置Z12朝向下表面23的方向上，氢化学浓度CH最先成为极小值的部位。设置有第一低浓度氢峰125-1的区域可以是第一低浓度氢峰125-1的半峰全宽FWHM1的区域。
在平坦区130中，掺杂浓度DD高于体施主浓度Db，并且掺杂浓度DD的变化为±30％以下。将平坦区130中的掺杂浓度DD的平均值设为DDave，将最大值设为DDmax，将最小值设为DDmin。最大值DDmax可以是平均值DDave的1.3倍以下。最小值DDmin可以是平均值DDave的0.7倍以上。
平坦区130的深度方向上的掺杂浓度分布可以具有一个以上的浓度峰128。浓度峰128是掺杂浓度DD示出极大值的部位。浓度峰128的振幅小于浓度峰25的振幅。每个浓度峰128对应于低浓度氢峰125中的一个。本例的平坦区130具有与第一低浓度氢峰125-1对应的第一浓度峰128-1、以及与第二低浓度氢峰125-2对应的第二浓度峰128-2。每个浓度峰128可以配置在对应的低浓度氢峰125的半峰全宽FWHM的范围内。
另外，平坦区130可以具有一个以上的极小部129。极小部129是掺杂浓度DD示出极小值的部位。各极小部129与氢化学浓度CH的谷部124对应。在本例中，在第一浓度峰128-1与第二浓度峰128-2之间配置有与谷部124-1对应的极小部129。
浓度峰128的浓度在深度方向上比对应的低浓度氢峰125更平缓地变化。例如，从浓度峰128-2到极小部129为止的掺杂浓度DD的变化的倾斜度小于从第二低浓度氢峰125-2到谷部124-1为止的氢化学浓度CH的变化的倾斜度。
在计算平坦区130中的掺杂浓度的平均值DDave的情况下，可以如下所述地定义距下表面23的深度位置的范围。将计算平均值的平坦区130的上表面21侧的端部的位置设为R21，将下表面23侧的位置设为R22。位置R21可以设为在比位置Z21更靠上表面21侧，掺杂浓度成为与浓度峰128-1和浓度峰128-2之间的极小部129的掺杂浓度相同的值的位置。位置R22可以设为浓度峰25-2的上表面21侧的下摆处的掺杂浓度成为与浓度峰128-2的位置Z22处的掺杂浓度相同的值的位置。平坦区130中的掺杂浓度的平均值DDave可以设为从位置R21到位置R22为止对掺杂浓度进行积分而得的值除以从位置R21到位置R22之间的长度而得的值。
浓度峰25-1与浓度峰25-2之间的掺杂浓度分布可以具有极小值Dm1。平坦区130的平均值DDave可以是极小值Dm1以下，或者小于极小值Dm1。平坦区130的最大值DDmax可以是极小值Dm1以上，也可以是极小值Dm1以下或者小于极小值Dm1。
平坦区130中的掺杂浓度分布的浓度峰128的峰宽度可以大于氢化学浓度分布的对应的低浓度氢峰125的峰宽度。平坦区130中的掺杂浓度分布的浓度峰128的峰宽度可以被设为浓度峰128的上表面21侧的极小部与下表面23侧的极小部之间的距离。在平坦区130中，也可以有掺杂浓度的最大值DDmax可以是最小值DDmin的50％以上的情况。在该情况下，极小部129的浓度成为最大值DDmax的50％以上，无法定义浓度峰128的半峰全宽FWHM。在能够定义浓度峰128的半峰全宽FWHM的情况下，可以使用半峰全宽FWHM作为浓度峰128的峰宽度。
另外，将低浓度氢峰125的氢化学浓度CH中的最高的氢化学浓度设为CHmax。将夹在低浓度氢峰125之间的谷部124的氢化学浓度CH中的最低的氢化学浓度设为CHmin。将氢化学浓度CHmax相对于氢化学浓度CHmin的比率CHmax/CHmin设为变化比率R1。同样地，将平坦区130中的掺杂浓度DD的最大值DDmax相对于最小值DDmin的比率DDmax/DDmin设为变化比率R2。变化比率R2小于变化比率R1。变化比率R2可以是变化比率R1的一半以下，也可以是1/4以下，还可以是1/10以下。
本例的半导体基板10的氧化学浓度COX比较高。另外，在配置有低浓度氢峰125的区域中，氢化学浓度变得比较低。因此，配置有低浓度氢峰125的区域中的氢施主的浓度受到氧化学浓度COX的影响而变化变小。由此，能够在配置有低浓度氢峰125的区域形成浓度比体施主浓度Db高且掺杂浓度DD的变化小的平坦区130。
氢施主浓度NVOH可以使用由氢离子的通过而产生的空穴浓度NV、半导体基板10的氧化学浓度COX、氧化学浓度COX实际有助于生成NVOH的比例即氧贡献率ξ，由以下的式1来表示。
NVOH＝NV+ξCOX···(式1)
氧贡献率ξ可以是1×10-5以上且1×10-3以下。空穴浓度NV可以是1×1012(/cm3)以上且1×1014(/cm3)以下。氧贡献率ξ可以相对于距下表面23最远的低浓度氢峰125-1的剂量DH(ions/cm2)而由以下的式2来表示。
ξ＝aDH b···(式2)
在此，a可以是1×10-11以上且1×10-10以下。b可以是4×10-1以上且6×10-1以下。
本例的半导体基板10的碳化学浓度CC比较高。氢施主浓度NVOH可以使用由氢离子的通过而产生的空穴浓度NV、半导体基板10的氧化学浓度COX、氧化学浓度COX实际有助于生成NVOH的比例即氧贡献率ξ、半导体基板10的碳化学浓度CC、碳化学浓度CC实际有助于生成NVOH的比例即碳贡献率η，由以下的式2来表示。
NVOH＝NV+ξCOX+ηCC···(式2)
氧贡献率ξ和空穴浓度NV可以在上述值的范围内。碳贡献率η可以是0.01％～10％(即0.0001以上且0.1以下)的值。
各浓度峰128可以配置在比对应的低浓度氢峰125更靠半导体基板10的下表面23侧的位置。在本例中，第一浓度峰128-1配置在比第一低浓度氢峰125-1更靠下表面23侧的位置，第二浓度峰128-2配置在比第二低浓度氢峰125-2更靠下表面23侧的位置。第一浓度峰128-1的深度位置是掺杂浓度DD示出极大值的深度位置Z21，第二浓度峰128-2的深度位置是掺杂浓度DD示出极大值的深度位置Z22。
图4B所示的掺杂浓度DD的分布是通过SR法测定的载流子浓度。在本例中，低浓度氢峰125处的氢化学浓度CH低。另一方面，在注入了氢离子的深度位置Z11、Z12形成比较多的晶格缺陷。因此，有时在深度位置Z11、Z12的附近大量残留不与氢结合的晶格缺陷。由于大量存在晶格缺陷，所以存在深度位置Z11、Z12附近的载流子浓度变低的情况。另外，各氢峰的下表面侧下摆127的倾斜度比上表面侧下摆126的倾斜度小。因此，在深度位置Z11、Z12的下表面23侧存在比上表面21侧更多的氢离子。在深度位置Z11、Z12的下表面23侧，容易形成比较多的氢施主。因此，浓度峰128有时配置在比低浓度氢峰125更靠下表面23侧的位置。在平坦区130中，对于通过SR法测定出的载流子浓度而言，有时相邻的测定点的载流子浓度相差±10％左右，有时看起来测定出的载流子浓度在每个测定点都变化。在这样的情况下，作为一例，可以将测定点处的载流子浓度和其前后的测定点处的载流子浓度共计三个点的测定值进行平均而得的平均值用作该测定点的载流子浓度，此外也可以如测定点前后各两个点等那样，使用测定点前后的多个点的测定值的平均值。
在半导体基板10的深度方向上，平坦区130的长度可以比缓冲区20的长度的一半小，也可以是缓冲区20的长度的一半以上。平坦区130的长度能够利用低浓度氢峰125的个数、间隔等进行调整。
平坦区130的掺杂浓度的平均值DDave可以是半导体基板10的氧化学浓度COX的0.01％以上且3％以下。平均值DDave可以是氧化学浓度COX的0.05％以上，也可以是0.1％以上。平均值DDave可以是氧化学浓度COX的2％以下，也可以是1％以下。平坦区130的掺杂浓度的平均值DDave取决于低浓度氢峰125的氢离子的剂量。通过以满足上述条件的方式注入氢离子，从而容易形成平坦区130。
半导体基板10的氧化学浓度COX可以是第一低浓度氢峰125-1的氢化学浓度的10倍以上。即，第一低浓度氢峰125-1的氢化学浓度可以是半导体基板10的氧化学浓度COX的10％以下。由此，增强氧化学浓度COX对平坦区130的掺杂浓度DD的影响，容易使平坦区130的掺杂浓度分布平坦化。在本例中，可以在深度位置Z11对氧化学浓度COX与氢化学浓度进行比较。半导体基板10的氧化学浓度COX可以是第一低浓度氢峰125-1的氢化学浓度的20倍以上，也可以是50倍以上，还可以是100倍以上。应予说明，其他低浓度氢峰125也与第一低浓度氢峰125-1相同。
第一低浓度氢峰125-1与第二低浓度氢峰125-2之间的间隔、即Z11-Z12(μm)可以是半导体基板10的氧化学浓度COX(atoms/cm3)的3/1016(μm/(atoms/cm3))倍以下。本例的间隔Z11-Z12是在深度方向上相邻的低浓度氢峰125的间隔。例如，在氧化学浓度COX是1.0×1017atoms/cm3的情况下，间隔Z11-Z12是30μm以下。间隔Z11-Z12(μm)可以是氧化学浓度COX(atoms/cm3)的1/1016(μm/(atoms/cm3))倍以下，也可以是5/1017(μm/(atoms/cm3))倍以下。
第一低浓度氢峰125-1的氢化学浓度CH可以是1.0×1016atoms/cm3以下。其他低浓度氢峰125的氢化学浓度CH也可以是1.0×1016atoms/cm3以下。间隔Z11-Z12可以是100μm以下，可以是50μm以下，也可以是20μm以下，还可以是10μm以下。若相邻的低浓度氢峰125的间隔Z11-Z12过大，则谷部124的氢化学浓度CH变得过低，而导致极小部129的掺杂浓度变低。间隔Z11-Z12可以是5μm以上。
平坦区130的掺杂浓度DD可以是体施主浓度Db的2倍以上。平坦区130的掺杂浓度DD可以使用最小值DDmin，也可以使用平均值DDave。平坦区130的掺杂浓度DD可以是体施主浓度Db的5倍以上，也可以是10倍以上。
平坦区130的掺杂浓度DD可以是0.7×1013/cm3以上。可以使用最小值DDmin，也可以使用平均值DDave。平坦区130的掺杂浓度DD可以是1.0×1014/cm3以上。平坦区130的掺杂浓度DD可以是1.0×1015/cm3以下，也可以是3.0×1014/cm3以下。
图5A是示出图3的F-F线的位置处的深度方向上的掺杂浓度分布的另一例的图。与图4A的例子的不同点在于，浓度峰25是1个。其他部分的分布与图4A的例子相同。
图5B是示出图5A的缓冲区20中的掺杂浓度DD和氢化学浓度CH的深度方向上的分布例的图。图4B的例子中的浓度峰25-2在本例中成为平坦区130的浓度峰128-3。图4B的例子中的第二高浓度氢峰115-2在本例中是第三低浓度氢峰125-3。其他分布与图4B的例子相同。
通过将第三低浓度氢峰125-3的氢化学浓度设为与第二低浓度氢峰125-2相同的浓度，从而使浓度峰128-3的掺杂浓度与浓度峰128-2相同。第三低浓度氢峰125-3的氢化学浓度可以比第二低浓度氢峰125-2高，也可以比高浓度氢峰115-1低。浓度峰128-3的掺杂浓度可以比浓度峰128-2高，也可以比浓度峰25-1低。
在本例中，在计算平坦区130的掺杂浓度的平均值的情况下，可以将平坦区130的下表面23侧的端的位置设为图4B中说明的位置R22，也可以设为图5B所示的位置R23。位置R23是浓度峰25-1的上表面21侧的下摆处的掺杂浓度成为与浓度峰128-3的位置Z23处的掺杂浓度相同的值的位置。在本例中，计算平均值的平坦区130的上表面21侧的端的位置可以与图4B的例子相同。在将平坦区130设为从位置R23到位置R21为止的情况下，平坦区130中的掺杂浓度的平均值DDave2可以设为将从位置R21到位置R23为止对掺杂浓度进行积分而得的值除以从位置R21到位置R23为止的长度而得的值。在其他例子中，也可以与图4B同样地，将平坦区130的下表面23侧的端的位置设为R22，计算平坦区130中的掺杂浓度的平均值DDave。
浓度峰25-1与浓度峰128-3之间的掺杂浓度分布可以具有极小值Dm1。平坦区130的平均值DDave2可以是极小值Dm1以下，或者小于极小值Dm1。平坦区130的最大值DDmax可以是极小值Dm1以下，或者小于极小值Dm1。平坦区130的最小值DDmin可以是极小值Dm1以下，或者小于极小值Dm1。
图6是示出实施例和比较例中的缓冲区20的掺杂浓度分布的图。实施例与图4B所示的掺杂浓度分布相同。在实施例中，针对深度位置Z11的氢离子的剂量是1.0×1012ions/cm2，针对深度位置Z12的氢离子的剂量为5.0×1011ions/cm2，针对深度位置Z32的氢离子的剂量为4.0×1012ions/cm2，针对深度位置Z31的氢离子的剂量为5.0×1014ions/cm2。在实施例中，在深度位置Z11和Z12的附近，未观察到掺杂浓度大的峰。
在比较例1中，针对深度位置Z11的氢离子的剂量为2.0×1012ions/cm2，针对深度位置Z12的氢离子的剂量为1.0×1012ions/cm2，针对深度位置Z32的氢离子的剂量为4.0×1012ions/cm2，针对深度位置Z31的氢离子的剂量为5.0×1014ions/cm2。在比较例1中，在深度位置Z11和Z12的附近，观察到掺杂浓度的浓度峰25。特别是，在深度位置Z11处存在比较大的浓度峰25。
在比较例2中，针对深度位置Z11的氢离子的剂量为3.0×1012ions/cm2，针对深度位置Z12的氢离子的剂量为1.5×1012ions/cm2，针对深度位置Z32的氢离子的剂量为1.0×1013ions/cm2，针对深度位置Z31的氢离子的剂量为3.0×1014ions/cm2。在比较例2中，在深度位置Z11和Z12的附近，观察到掺杂浓度的浓度峰25。如图6所示，通过将氢离子的剂量设为1.0×1012ions/cm2以下，从而能够抑制形成出掺杂浓度的浓度峰25。
图7是示出实施例和比较例中的缓冲区20的掺杂浓度分布的图。实施例与图6所示的掺杂浓度分布相同。在比较例3中，各位置的氢离子的剂量与实施例相同。但是，比较例3中的氢离子的注入位置与实施例不同。另外，实施例的半导体基板10的氧化学浓度COX为1.0×1017atoms/cm3，相对于此，比较例3的半导体基板的氧化学浓度COX为1.0×1016atoms/cm3左右。实施例的半导体基板是MCZ基板，比较例3的半导体起案是FZ基板。
如图7所示，即使氢离子的剂量为1.0×1012ions/cm2，在半导体基板的氧化学浓度低的比较例3中，也形成了掺杂浓度的浓度峰25。另一方面，在实施例中，通过将半导体基板10的氧化学浓度COX设为1.0×1017atoms/cm3以上，从而能够抑制掺杂浓度的浓度峰25的形成。
图8是示出图3的F-F线的位置处的深度方向上的掺杂浓度分布的另一例的图。在本例中，缓冲区20中的氢化学浓度CH和掺杂浓度DD的分布与图4A的例子不同。其他结构与图4A的例子相同。本例的平坦区130的深度方向上的长度为缓冲区20的一半以上。
在本例中，将缓冲区20的深度方向上的中央的位置设为Zcb。将缓冲区20中的比中央位置Zcb更靠下表面23侧的区域设为下表面侧区域133，将比中央位置Zcb更靠上表面21侧的区域设为上表面侧区域132。
缓冲区20具有包含第一低浓度氢峰125-1和第二低浓度氢峰125-2的多个低浓度氢峰125。在本例中，配置于上表面侧区域132的低浓度氢峰125的个数比配置于下表面侧区域133的低浓度氢峰125的个数多。在图8的例子中，在上表面侧区域132配置有第一低浓度氢峰125-1、第二低浓度氢峰125-2以及第三低浓度氢峰125-3。在下表面侧区域133可以不配置低浓度氢峰125，也可以如虚线所示，配置一个以上的低浓度氢峰125。
在本例的上表面侧区域132未配置高浓度氢峰115。在下表面侧区域133可以配置有一个以上的高浓度氢峰115。通过这样的结构，能够使上表面侧区域132中的掺杂浓度平坦化。另外，通过下表面侧区域133的浓度峰25，能够抑制耗尽层到达集电区22等。
平坦区130可以设置于上表面侧区域132的80％以上的区域，也可以设置于整个上表面侧区域132。平坦区130也可以设置于下表面侧区域133的一部分。例如，在下表面侧区域133，平坦区130可以配置在比配置于最靠上表面21侧的浓度峰25更靠上表面21侧的位置。
平坦区130可以越过半导体基板10的中央位置Zc而形成至上表面21侧的区域。平坦区130也可以形成至蓄积区16。在这种情况下，低浓度氢峰125可以配置在蓄积区16内。
在将上表面侧区域132沿深度方向二等分的区域中，将上表面21侧的区域设为前端区134。可以在前端区134配置有两个以上的低浓度氢峰125。通过向前端区134的多个深度位置分散地注入氢离子，从而与向前端区134中的单一的深度位置注入氢离子的情况相比，能够使前端区134中的掺杂浓度DD的分布平坦化。另外，确保从下表面23通过至前端区134为止的氢离子的量，容易形成晶格缺陷。因此，能够使平坦区130高浓度化。在上表面侧区域132中，配置于前端区134的低浓度氢峰125的个数可以比配置于不是前端区134的区域的低浓度氢峰125的个数多。
图9是将相邻配置的多个低浓度氢峰125放大而得的图。本例的多个低浓度氢峰125例如可以配置在图8的前端区134，也可以配置在上表面侧区域132，还可以配置在缓冲区20。
各低浓度氢峰125的顶点处的氢化学浓度P11、P12、P13可以相同，也可以不同。在图9的例子中，氢化学浓度P11、P12、P13相同。
各低浓度氢峰125的顶点的间隔Z11-Z13、Z13-Z12可以相同，也可以不同。在图9的例子中，间隔Z11-Z13与间隔Z13-Z12相同。
图10是示出相邻配置的多个低浓度氢峰125的另一例的图。本例的多个低浓度氢峰125例如可以配置在图8的前端区134，也可以配置在上表面侧区域132，还可以配置在缓冲区20。
在本例中，配置于最靠上表面21侧的第一低浓度氢峰125-1的氢化学浓度P11比其他低浓度氢峰125的氢化学浓度大。配置于最下表面23侧的第二低浓度氢峰125-2的氢化学浓度P12比其他低浓度氢峰125的氢化学浓度小。各低浓度氢峰125的氢化学浓度可以越接近上表面21就越大。
图11是示出相邻配置的多个低浓度氢峰125的另一例的图。本例的多个低浓度氢峰125例如可以配置在图8的前端区134，也可以配置在上表面侧区域132，还可以配置在缓冲区20。
在本例中，配置于最靠上表面21侧的第一低浓度氢峰125-1的氢化学浓度P11比其他低浓度氢峰125的氢化学浓度小。配置于最下表面23侧的第二低浓度氢峰125-2的氢化学浓度P12比其他低浓度氢峰125的氢化学浓度大。各低浓度氢峰125的氢化学浓度可以越接近上表面21就越小。
在图10和图11的例子中，低浓度氢峰125的间隔可以越接近上表面21就越大。低浓度氢峰125的间隔也可以越接近上表面21就越小。
以上，虽然利用实施方式对本发明进行了说明，但是本发明的技术范围不限于上述实施方式所记载的范围。对本领域技术人员来说，能够对上述实施方式施加各种变更或改良是显而易见的。根据权利要求书的记载可知，施加了这样的变更或改良的方式也能够包括在本发明的技术范围内。
应当注意，权利要求书、说明书及附图中示出的装置、系统、程序及方法中的动作、过程、步骤和阶段等各处理的执行顺序只要未特别明示“早于”、“预先”等，另外，未在后续处理中使用之前的处理结果，则可以以任意顺序来实现。关于权利要求书、说明书及附图中的动作流程，即使为方便起见使用“首先”、“接着”等进行了说明，也并不意味着必须以这一顺序来实施。

Claims (19)

1.一种半导体装置，其特征在于，具备：
半导体基板，其具有上表面和下表面，并且包括体施主和氧；
缓冲区，其至少一部分设置于所述半导体基板的所述下表面侧，掺杂浓度比体施主浓度高；
第一低浓度氢峰，其配置于所述缓冲区；
第二低浓度氢峰，其在所述缓冲区配置在比所述第一低浓度氢峰更靠近所述下表面的位置；
高浓度氢峰，其在所述缓冲区配置在比所述第二低浓度氢峰更靠近所述下表面的位置，并且氢化学浓度比所述第二低浓度氢峰高；以及
平坦区，其包括所述第一低浓度氢峰与所述第二低浓度氢峰之间的区域、以及设置有所述第二低浓度氢峰的区域，所述平坦区的掺杂浓度高于体施主浓度，且所述掺杂浓度的变化为±30％以下，所述掺杂浓度的变化比率小于氢化学浓度的变化比率，与氢化学浓度分布的氢浓度峰对应的掺杂浓度分布的浓度峰的宽度大于所述氢化学浓度分布的所述氢浓度峰的宽度。
2.如权利要求1所述的半导体装置，其特征在于，
所述平坦区的深度方向上的掺杂浓度分布具有与所述第二低浓度氢峰对应的所述浓度峰，
所述浓度峰的浓度比所述第二低浓度氢峰的浓度更平缓地变化。
3.如权利要求2所述的半导体装置，其特征在于，
所述浓度峰配置在比所述第二低浓度氢峰更靠所述半导体基板的所述下表面侧的位置。
4.如权利要求1至3中任一项所述的半导体装置，其特征在于，
在深度方向上，所述平坦区的长度是所述缓冲区的长度的一半以上。
5.如权利要求1至4中任一项所述的半导体装置，其特征在于，
所述平坦区的所述掺杂浓度的平均值是所述半导体基板的氧化学浓度的0.01％以上且3％以下。
6.如权利要求1至5中任一项所述的半导体装置，其特征在于，
所述半导体基板的氧化学浓度是所述第一低浓度氢峰的氢化学浓度的10倍以上。
7.如权利要求1至6中任一项所述的半导体装置，其特征在于，
所述第一低浓度氢峰与所述第二低浓度氢峰之间的间隔(μm)是所述半导体基板的氧化学浓度(atoms/cm3)的3/1016(μm/(atoms/cm3))倍以下。
8.如权利要求1至7中任一项所述的半导体装置，其特征在于，
所述第一低浓度氢峰的氢化学浓度是1.0×1016atoms/cm3以下，
所述第一低浓度氢峰与所述第二低浓度氢峰之间的间隔为100μm以下。
9.如权利要求1至8中任一项所述的半导体装置，其特征在于，
所述缓冲区具有比所述缓冲区的中央更靠所述下表面侧的下表面侧区域、以及比所述缓冲区的中央更靠所述上表面侧的上表面侧区域，
所述缓冲区具有多个低浓度氢峰，所述多个低浓度氢峰包括所述第一低浓度氢峰和所述第二低浓度氢峰，
配置于所述上表面侧区域的所述低浓度氢峰的个数多于配置于所述下表面侧区域的所述低浓度氢峰的个数。
10.如权利要求9所述的半导体装置，其特征在于，
所述低浓度氢峰的氢化学浓度是1×1016/cm3以下。
11.如权利要求1至10中任一项所述的半导体装置，其特征在于，
所述平坦区的掺杂浓度是所述体施主浓度的2倍以上。
12.如权利要求1至11中任一项所述的半导体装置，其特征在于，
所述平坦区的掺杂浓度是0.7×1013/cm3以上。
13.如权利要求1至12中任一项所述的半导体装置，其特征在于，
所述第一低浓度氢峰和所述第二低浓度氢峰分别具有从峰的顶点朝向所述半导体基板的所述下表面的下侧下摆、以及从所述顶点朝向所述半导体基板的所述上表面的上侧下摆，
所述上侧下摆的氢化学浓度比所述下侧下摆的氢化学浓度更急剧地降低。
14.如权利要求1至13中任一项所述的半导体装置，其特征在于，
所述半导体基板的氧化学浓度是1.0×1017atoms/cm3以上。
15.如权利要求1至14中任一项所述的半导体装置，其特征在于，
所述第一低浓度氢峰的氢离子剂量的氢离子剂量是1.0×1012ions/cm2以下。
16.如权利要求1至15中任一项所述的半导体装置，其特征在于，
所述第二低浓度氢峰的氢离子剂量的氢离子剂量是1.0×1012ions/cm2以下。
17.如权利要求1至16中任一项所述的半导体装置，其特征在于，
所述平坦区的掺杂浓度的平均值是所述第二低浓度氢峰与所述高浓度氢峰之间的掺杂浓度的极小值以下。
18.如权利要求1至17中任一项所述的半导体装置，其特征在于，
所述半导体装置具有第三低浓度氢峰，所述第三低浓度氢峰在所述缓冲区配置在比所述高浓度氢峰更靠所述上表面的位置，并且配置在比所述第二低浓度氢峰更靠近所述下表面的位置，
所述平坦区包括所述第三低浓度氢峰，
所述平坦区的所述掺杂浓度的平均值是所述第三低浓度氢峰与所述高浓度氢峰之间的掺杂浓度的极小值以下。
19.如权利要求1至18中任一项所述的半导体装置，其特征在于，
在所述平坦区中，所述掺杂浓度的变化比率是所述氢化学浓度的变化比率的一半以下。
CN202180030568.6A 2020-11-17 2021-11-15 半导体装置 Pending CN115443541A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-190971 2020-11-17
JP2020190971 2020-11-17
PCT/JP2021/041952 WO2022107727A1 (ja) 2020-11-17 2021-11-15 半導体装置

Publications (1)

Publication Number Publication Date
CN115443541A true CN115443541A (zh) 2022-12-06

Family

ID=81708900

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180030568.6A Pending CN115443541A (zh) 2020-11-17 2021-11-15 半导体装置

Country Status (5)

Country Link
US (1) US20230039920A1 (zh)
JP (2) JP7424512B2 (zh)
CN (1) CN115443541A (zh)
DE (1) DE112021001364T5 (zh)
WO (1) WO2022107727A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7410900B2 (ja) * 2021-03-17 2024-01-10 株式会社東芝 半導体装置
WO2024128072A1 (ja) * 2022-12-13 2024-06-20 富士電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014116666B4 (de) 2014-11-14 2022-04-21 Infineon Technologies Ag Ein Verfahren zum Bilden eines Halbleiterbauelements
JP6937864B2 (ja) 2016-12-27 2021-09-22 三菱電機株式会社 半導体装置の製造方法
JP7045005B2 (ja) 2017-05-19 2022-03-31 学校法人東北学院 半導体装置
JP6835291B2 (ja) 2018-03-19 2021-02-24 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7078133B2 (ja) 2018-11-16 2022-05-31 富士電機株式会社 半導体装置および製造方法
DE112019002290T5 (de) 2018-12-28 2021-04-08 Fuji Electric Co., Ltd. Halbleitervorrichtung und verfahren zum herstellen
JP7243744B2 (ja) 2019-01-18 2023-03-22 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
WO2022107727A1 (ja) 2022-05-27
JP7424512B2 (ja) 2024-01-30
JPWO2022107727A1 (zh) 2022-05-27
DE112021001364T5 (de) 2022-12-29
US20230039920A1 (en) 2023-02-09
JP2024038425A (ja) 2024-03-19

Similar Documents

Publication Publication Date Title
JP7268743B2 (ja) 半導体装置
US20230039920A1 (en) Semiconductor device
JP7476996B2 (ja) 半導体装置
CN113767477A (zh) 半导体装置和半导体装置的制造方法
CN113892184A (zh) 半导体装置和半导体装置的制造方法
JP2023179647A (ja) 半導体装置および半導体装置の製造方法
CN113544857A (zh) 半导体装置以及制造方法
CN112752871A (zh) 半导体装置及制造方法
WO2022196768A1 (ja) 半導体装置
JP7400834B2 (ja) 半導体装置および半導体装置の製造方法
JP7452632B2 (ja) 半導体装置および半導体装置の製造方法
JP7501663B2 (ja) 半導体装置および半導体装置の製造方法
US20240154003A1 (en) Semiconductor device
CN114051653A (zh) 半导体装置和半导体装置的制造方法
CN117438292A (zh) 半导体装置及半导体装置的制造方法
CN115207114A (zh) 半导体装置和制造方法
CN117561610A (zh) 半导体装置及制造方法
CN117650157A (zh) 半导体装置
JP2024091793A (ja) 半導体装置
CN117561612A (zh) 半导体装置
CN117096184A (zh) 半导体装置
CN114902425A (zh) 半导体装置
CN113632236A (zh) 半导体装置和半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination