CN113892184A - 半导体装置和半导体装置的制造方法 - Google Patents
半导体装置和半导体装置的制造方法 Download PDFInfo
- Publication number
- CN113892184A CN113892184A CN202080038918.9A CN202080038918A CN113892184A CN 113892184 A CN113892184 A CN 113892184A CN 202080038918 A CN202080038918 A CN 202080038918A CN 113892184 A CN113892184 A CN 113892184A
- Authority
- CN
- China
- Prior art keywords
- concentration
- semiconductor substrate
- hydrogen
- oxygen
- donor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 509
- 238000000034 method Methods 0.000 title claims description 81
- 238000004519 manufacturing process Methods 0.000 title claims description 78
- 239000000758 substrate Substances 0.000 claims abstract description 400
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 333
- 239000001301 oxygen Substances 0.000 claims abstract description 332
- 239000000126 substance Substances 0.000 claims abstract description 332
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 331
- 239000001257 hydrogen Substances 0.000 claims abstract description 228
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 227
- 239000000386 donor Substances 0.000 claims abstract description 223
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 127
- 239000000852 hydrogen donor Substances 0.000 claims abstract description 122
- 238000009826 distribution Methods 0.000 claims abstract description 75
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 182
- 229910052799 carbon Inorganic materials 0.000 claims description 182
- 238000002513 implantation Methods 0.000 claims description 150
- 239000002245 particle Substances 0.000 claims description 149
- -1 hydrogen ions Chemical class 0.000 claims description 105
- 238000010438 heat treatment Methods 0.000 claims description 97
- 229910052734 helium Inorganic materials 0.000 claims description 31
- 239000001307 helium Substances 0.000 claims description 31
- 238000002347 injection Methods 0.000 claims description 30
- 239000007924 injection Substances 0.000 claims description 30
- 239000012535 impurity Substances 0.000 claims description 16
- 238000005498 polishing Methods 0.000 claims description 13
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 8
- 230000007547 defect Effects 0.000 description 91
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 39
- 238000010586 diagram Methods 0.000 description 31
- 239000000370 acceptor Substances 0.000 description 27
- 238000005259 measurement Methods 0.000 description 24
- 150000002431 hydrogen Chemical class 0.000 description 22
- 239000011229 interlayer Substances 0.000 description 19
- 238000004364 calculation method Methods 0.000 description 16
- 230000002093 peripheral effect Effects 0.000 description 16
- 238000009825 accumulation Methods 0.000 description 15
- 230000007423 decrease Effects 0.000 description 15
- 230000003247 decreasing effect Effects 0.000 description 15
- 230000008569 process Effects 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 10
- 239000002019 doping agent Substances 0.000 description 10
- 238000005468 ion implantation Methods 0.000 description 10
- 239000010410 layer Substances 0.000 description 10
- 229910052698 phosphorus Inorganic materials 0.000 description 10
- 239000011574 phosphorus Substances 0.000 description 10
- 125000004429 atom Chemical group 0.000 description 8
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 238000013459 approach Methods 0.000 description 4
- 239000010432 diamond Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 2
- 238000004566 IR spectroscopy Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000001739 density measurement Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012886 linear function Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- RJIWZDNTCBHXAL-UHFFFAOYSA-N nitroxoline Chemical compound C1=CN=C2C(O)=CC=C([N+]([O-])=O)C2=C1 RJIWZDNTCBHXAL-UHFFFAOYSA-N 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- KPSZQYZCNSCYGG-UHFFFAOYSA-N [B].[B] Chemical compound [B].[B] KPSZQYZCNSCYGG-UHFFFAOYSA-N 0.000 description 1
- 239000006096 absorbing agent Substances 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 229910021476 group 6 element Inorganic materials 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000011669 selenium Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 150000003609 titanium compounds Chemical class 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
- H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
- H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Thin Film Transistor (AREA)
Abstract
提供一种半导体装置，其具备：半导体基板，其具有上表面和下表面，且包含氧；氢化学浓度的第一峰，其配置在半导体基板的下表面侧；以及平坦部，其配置于比第一峰更靠半导体基板的上表面侧的位置，并包含氢施主，且在半导体基板的深度方向上的施主浓度分布实质上(大致)为平坦，表示氧的氧化学浓度中有助于生成氢施主的氧化学浓度的比例的氧贡献率为1×10‑5以上且7×10‑4以下，在平坦部中，有助于生成氢施主的氧的浓度低于氢化学浓度，平坦部的氢施主浓度为2×1012/cm3以上且5×1014/cm3以下。
Description
技术领域
本发明涉及半导体装置及制造方法。
背景技术
以往，已知通过向半导体基板的预定的深度注入氢并使其扩散来形成施主，并调整基板电阻的技术(例如，专利文献1)。
专利文献1：美国专利申请公开第2018/0019306号说明书
发明内容
技术问题
期望精度良好地调整半导体基板的施主浓度。
技术方案
为了解决上述问题，在本发明的第一方式中，提供一种半导体装置，其具备半导体基板，该半导体基板具有上表面和下表面且包含氧。半导体装置可以具备配置在半导体基板的下表面侧的氢化学浓度的第一峰。半导体装置可以具备配置于比第一峰更靠半导体基板的上表面侧的位置，并包含氢施主，且在半导体基板的深度方向上的施主浓度分布实质上(大致)为平坦的平坦部。表示氧的氧化学浓度中有助于生成氢施主的氧化学浓度的比例的氧贡献率可以为1×10-5以上且7×10-4以下。在平坦部中，有助于生成氢施主的氧的浓度可以低于氢化学浓度。平坦部的氢施主浓度可以为1×1012/cm3以上且5×1014/cm3以下。
氧贡献率可以为5×10-4以下。
氧贡献率可以为1×10-4以上。
半导体基板可以包含体施主。平坦部的施主浓度可以高于体施主浓度。
半导体装置可以具备配置在半导体基板的上表面侧的氢或氦的化学浓度的第二峰。平坦部可以配置于比第二峰更靠半导体基板的下表面侧的位置。表示氢化学浓度中有助于生成氢施主的氢化学浓度的比例的氢贡献率可以为0.001以上且0.3以下。平坦部的空位浓度可以为1×1011/cm3以上且1×1014/cm3以下。
第一峰的氢化学浓度可以高于第二峰的氢化学浓度。
平坦部的氧化学浓度可以为1×1017atoms/cm3以上。
平坦部的碳化学浓度可以为1×1013atoms/cm3以上且1×1016atoms/cm3以下。
可以将所述氧贡献率乘以平坦部的氧化学浓度而得的值与平坦部的空位浓度之和设为氢施主浓度的第一值。可以将从平坦部的施主浓度减去体施主浓度而得的差设为氢施主浓度的第二值。氢施主浓度的第一值相对于氢施主浓度的第二值的比可以为0.1以上且10以下。
在本发明的第二方式中，提供一种半导体装置，其具备半导体基板，该半导体基板具有上表面和下表面且包含氧。半导体装置可以具备配置在半导体基板的下表面侧的氢化学浓度的第一峰。半导体装置可以具备配置于比第一峰更靠半导体基板的上表面侧的位置，并包含氢施主，且在半导体基板的深度方向上的施主浓度分布实质上(大致)为平坦的平坦部。半导体基板可以包含体施主。平坦部的施主浓度可以高于体施主浓度。可以将氧贡献率乘以平坦部的氧化学浓度而得的值与所述平坦部的空位浓度之和设为氢施主浓度的第一值，该氧贡献率表示氧的氧化学浓度中有助于生成氢施主的氧化学浓度的比例。可以将从平坦部的施主浓度减去体施主浓度而得的差设为氢施主浓度的第二值。氢施主浓度的第一值相对于氢施主浓度的第二值的比可以为0.1以上且10以下。
在本发明的第三方式中，提供一种半导体装置，其具备半导体基板，该半导体基板具有上表面和下表面且包含氧和碳。半导体装置可以具备配置在半导体基板的下表面侧的氢化学浓度的第一峰。半导体装置可以具备配置于比第一峰更靠半导体基板的上表面侧的位置，并包含氢施主，且在半导体基板的深度方向上的施主浓度分布实质上(大致)为平坦的平坦部。半导体基板可以包含体施主。平坦部的施主浓度可以高于体施主浓度。可以将氧贡献率乘以平坦部的氧化学浓度而得的值、碳贡献率乘以平坦部的碳化学浓度而得的值与平坦部的空位浓度之和设为氢施主浓度的第三值，该氧贡献率表示氧的氧化学浓度中有助于生成氢施主的氧化学浓度的比例，该碳贡献率表示碳的碳化学浓度中有助于生成氢施主的碳化学浓度的比例。可以将从平坦部的施主浓度减去体施主浓度而得的差设为氢施主浓度的第二值。氢施主浓度的第三值相对于氢施主浓度的第二值的比可以为0.1以上且10以下。
在本发明的第四方式中，提供一种半导体装置的制造方法。制造方法可以包括测定具有上表面和下表面的半导体基板的氧化学浓度的浓度测定步骤。制造方法可以包括以穿过半导体基板的深度方向上的厚度的一半以上的方式从半导体基板的下表面注入带电粒子束的粒子注入步骤。制造方法可以包括在注入带电粒子束之后对半导体基板进行热处理的热处理步骤。可以根据氧化学浓度对粒子注入步骤中的带电粒子束的注入条件和热处理步骤中的热处理条件中的至少一方进行调整。
在浓度测定步骤中，可以还测定半导体基板的碳化学浓度。在粒子注入步骤中，可以根据氧化学浓度和碳化学浓度来调整带电粒子束的注入条件。
在半导体基板的预定的深度位置，将通过制造方法应生成的氢施主的浓度设为NVOH1，将实际生成的氢施主的浓度设为NVOH2，将通过粒子注入步骤形成的空位浓度设为NV，将氧化学浓度设为COX，将碳化学浓度设为CC，将表示氧化学浓度中有助于生成氢施主的氧化学浓度的比例的氧贡献率设为ξ，将表示碳化学浓度中有助于生成氢施主的碳化学浓度的比例的碳贡献率设为η，则
可以是NVOH1＝NV+ξCOX+ηCC，
0.1≤NVOH1/NVOH2≤10。
在注入步骤中，可以将氢离子作为带电粒子束进行注入。
制造方法在热处理步骤之前可以包括在半导体基板的下表面侧注入氢离子的氢注入步骤。
制造方法可以包括向半导体基板导入氧的氧导入步骤。
可以基于半导体基板的氧化学浓度来调整氢注入步骤中的氢离子的注入条件。
可以基于粒子注入步骤中的带电粒子束的注入深度，调整氢注入步骤中的氢离子的注入条件和热处理步骤中的热处理条件。
可以包括向半导体基板导入氧的氧导入步骤。
可以还基于半导体基板的体施主浓度，调整粒子注入步骤中的带电粒子束的注入条件和热处理步骤中的热处理条件中的至少一方。
制造方法可以包括对半导体基板进行研磨的研磨步骤。制造方法可以包括测定研磨后的半导体基板的厚度的基板厚度测定步骤。可以还基于半导体基板的厚度，来调整粒子注入步骤中的带电粒子束的注入条件和热处理步骤中的热处理条件中的至少一方。
在粒子注入步骤中，对于多个半导体基板，可以按每个半导体基板分别调整注入条件。在热处理步骤中，对于多个半导体基板，可以共同调整热处理条件。
可以基于半导体基板的厚度来调整氢注入步骤中的氢离子的注入条件。
在基板厚度测定步骤中，可以测定半导体基板的边缘终端结构部中的半导体基板的厚度。
在本发明的第五方式中，提供一种半导体装置的制造方法。制造方法可以包括获取具有上表面和下表面的半导体基板的杂质浓度的浓度获取步骤。制造方法可以包括以穿过半导体基板的深度方向上的厚度的一半以上的方式从半导体基板的下表面注入带电粒子束的粒子注入步骤。制造方法可以包括在注入带电粒子束之后对半导体基板进行热处理的热处理步骤。在粒子注入步骤中，可以根据杂质浓度调整带电粒子束的注入深度。
在浓度获取步骤中，可以获取半导体基板的体施主浓度、氧化学浓度和碳化学浓度中的至少一个。
在粒子注入步骤中，可以基于表示氧化学浓度中有助于生成氢施主的氧化学浓度的比例的氧贡献率ξ和表示碳化学浓度中有助于生成氢施主的碳化学浓度的比例的碳贡献率η中的至少一个来调整带电粒子束的注入深度。
应予说明，上述发明内容并未列举出本发明的全部必要特征。另外，这些特征组的子组合也能够成为发明。
附图说明
图1是表示半导体装置100的一个示例的截面图。
图2表示图1的A-A线所示的位置处的氢化学浓度CH、氧化学浓度COX、空位浓度NV、贡献氢浓度NH和贡献氧浓度NOX的深度方向上的分布。
图3表示热处理后的氢化学浓度CH、氧化学浓度COX、贡献氧浓度NOX以及VOH缺陷浓度NVOH的深度方向上的分布。
图4是表示热处理后的施主浓度DD的分布的一个示例的图。
图5A是说明平坦部150的图。
图5B是平坦部150中的体施主浓度D0、氢施主浓度Db、施主浓度Dd的另一分布例。
图5C是平坦部150中的体施主浓度D0、氢施主浓度Db、施主浓度Dd的另一分布例。
图6是表示施主浓度增加量与氧化学浓度COX之间的关系的图。
图7是表示施主浓度增加量与氧化学浓度COX之间的关系的图。
图8是表示氢离子的剂量与氧贡献率ξ和空位浓度NV之间的关系的图。
图9是表示氢离子的剂量与氧贡献率ξ和空位浓度NV之间的关系的图。
图10是表示半导体装置100的一个示例的俯视图。
图11是图10中的区域D的放大图。
图12是表示图11中的e-e截面的一个示例的图。
图13是表示图12的F-F线的位置处的深度方向上的载流子浓度分布的一个示例的图。
图14是表示图10中的g-g截面的一个示例的图。
图15是表示图10中的g-g截面的另一示例的图。
图16是表示半导体装置100的制造方法的一个示例的图。
图17是表示带电粒子束的注入量的计算方法的另一示例的图。
图18是表示半导体装置100的制造方法的另一示例的图。
图19是表示器件制造步骤S1606的一个示例的图。
图20是表示器件制造步骤S1606的另一示例的图。
图21是表示氧贡献率ξ与配置有第二峰141的深度位置Z1之间的关系的图。
图22是表示空位浓度NV与配置有第二峰141的深度位置Z1之间的关系的图。
图23表示图1的A-A线所示的位置处的热处理后的氢化学浓度CH、碳化学浓度CC、贡献碳浓度NC和VOH缺陷浓度NVOH的深度方向上的分布。
图24是表示施主浓度增加量与碳化学浓度CC之间的关系的图。
图25是表示施主浓度增加量与氧化学浓度COX之间的关系的图。
图26是表示向深度位置Z1注入的氢离子剂量与碳贡献率η之间的关系的图。
图27是表示碳化学浓度CC小的组中的氧贡献率ξ与氢离子剂量DH之间的关系的图。
图28是表示碳化学浓度CC小的组中的空位浓度NV与氢离子剂量DH之间的关系的图。
图29是表示半导体装置100的制造方法的一个示例的图。
图30是表示空位浓度NV与深度位置Z1之间的关系的另一示例的图。
图31是表示氧贡献率ξ与深度位置Z1之间的关系的另一示例的图。
图32是表示碳贡献率η与深度位置Z1之间的关系的图。
图33A是表示针对电气目标特性的空位浓度的氦离子剂量依赖性的图表。
图33B是表示针对电气目标特性的氧贡献率的氦离子剂量依赖性的图表。
图33C是表示针对电气目标特性的碳贡献率的氦离子剂量依赖性的图表。
图34A是表示电气目标特性中的换算空位浓度Nv′的氦离子深度依赖性的图表。
图34B是表示电气目标特性中的换算氧贡献率ξ′的氦离子深度依赖性的图表。
图34C是表示电气目标特性中的换算碳贡献率η′的氦离子深度依赖性的图表。
图35是表示半导体装置100的制造方法的另一示例的图。
图36是表示半导体装置100的制造方法的另一示例的图。
图37是表示半导体装置100的制造方法的另一示例的图。
图38是表示体施主浓度与带电粒子的注入深度Z1之间的关系的图。
图39是表示半导体装置100的制造方法的另一示例的图。
图40是表示边缘终端结构部90中的等势面308的一个示例的图。
符号说明
10…半导体基板、11…阱区、12…发射区、14…基区、15…接触区、16…蓄积区、18…漂移区、20…缓冲区、21…上表面、22…集电区、23…下表面、24…集电电极、25…峰、26…峰、29…直线部分、30…虚设沟槽部、31…前端部、32…虚设绝缘膜、34…虚设导电部、38…层间绝缘膜、39…直线部分、40…栅极沟槽部、41…前端部、42…栅极绝缘膜、44…栅极导电部、52…发射电极、54…接触孔、60、61…台面部、70…晶体管部、80…二极管部、81…延长区、82…阴极区、90…边缘终端结构部、92…保护环、94…场板、100…半导体装置、106…通过区、111…第二施主峰、121…第一施主峰、130…外周栅极布线、131…有源侧栅极布线、133…第一峰、141…第二峰、142…下侧拖尾、143…上侧拖尾、150…平坦部、151…第二贡献浓度峰、160…有源部、161…第一贡献浓度峰、162…端边、164…栅极焊盘、171…空位峰、174…沟道截断环、180…区域、181…第二VOH峰、191…第一VOH峰、194…氢浓度峰、214…近似直线分布、216…带状范围、308…等势面、601、602、603、611、612、613、631、632、633、641、642、643…直线、621、622、623…标绘图、801、802、811、812、813、821、822、823、831、832、833、901、902…曲线
具体实施方式
以下，通过发明的实施方式对本发明进行说明，但以下的实施方式并不限定权利要求书所涉及的发明。另外，实施方式中说明的特征的组合未必全部都是发明的技术方案所必须的。
在本说明书中，将与半导体基板的深度方向平行的方向上的一侧称为“上”，将另一侧称为“下”。将基板、层或其他部件的两个主表面中的一个面称为上表面，将另一个面称为下表面。“上”、“下”的方向并不限于重力方向或安装半导体装置时的方向。
在本说明书中，有时使用X轴、Y轴和Z轴的正交坐标轴来说明技术事项。正交坐标轴只不过用于确定构成要素的相对位置，并不限定特定的方向。例如，Z轴并不限于表示相对于地面的高度方向。应予说明，+Z轴方向和-Z轴方向是彼此反向的方向。在未记载正负而记载为Z轴方向的情况下，是指与+Z轴和-Z轴平行的方向。
在本说明书中，将与半导体基板的上表面和下表面平行的正交轴设为X轴和Y轴。另外，将与半导体基板的上表面和下表面垂直的轴设为Z轴。在本说明书中，有时将Z轴的方向称为深度方向。另外，在本说明书中，有时包括X轴和Y轴，将与半导体基板的上表面和下表面平行的方向称为水平方向。
另外，有时将从半导体基板的深度方向上的中心到半导体基板的上表面的区域称为上表面侧。同样地，有时将从半导体基板的深度方向上的中心到半导体基板的下表面的区域称为下表面侧。
在本说明书中称为“相同”或者“相等”的情况下，也可以包括具有由制造偏差等引起的误差的情况。该误差为例如10％以内。
在本说明书中，将掺杂有杂质的掺杂区的导电型设为P型或N型进行说明。在本说明书中，杂质有时特别指N型的施主或P型的受主中的任一者，有时记载为掺杂剂。在本说明书中，掺杂是指在半导体基板中导入施主或受主，制成示出N型的导电型的半导体或示出P型的导电型的半导体。
在本说明书中，掺杂浓度是指热平衡状态下的施主的浓度或受主的浓度。在本说明书中，净掺杂浓度是指将施主浓度设为正离子的浓度，将受主浓度设为负离子的浓度，包含电荷的极性而将它们进行相加所得到的实质的浓度。作为一个示例，如果将施主浓度设为ND并将受主浓度设为NA，则任意位置处的实质的净掺杂浓度为ND-NA。在本说明书中，有时将净掺杂浓度简记为掺杂浓度。
施主具有向半导体供给电子的功能。受主具有从半导体接受电子的功能。施主和受主不限于杂质本身。例如，存在于半导体中的空位(V)、氧(O)和氢(H)结合而成的VOH缺陷作为供给电子的施主而发挥功能。在本说明书中，有时将VOH缺陷称为氢施主。
在本说明书中，在记载为P+型或N+型的情况下，意味着掺杂浓度高于P型或N型的掺杂浓度，在记载为P-型或N-型的情况下，意味着掺杂浓度低于P型或N型的掺杂浓度。另外，在本说明书中记载为P++型或N++型的情况下，意味着掺杂浓度高于P+型或N+型的掺杂浓度。除非另有说明，否则本说明书的单位制为SI单位制。虽然有时用cm表示长度的单位，但各计算可以在换算成米(m)之后进行。
在本说明书中，化学浓度是指不依赖于电活化的状态而测定的杂质的原子密度。化学浓度例如可以通过二次离子质谱分析法(SIMS)来测量。上述净掺杂浓度可以通过电压-电容测定法(CV法)来测定。另外，可以将通过扩散电阻测定法(SR法)测量的载流子浓度作为净掺杂浓度。通过CV法或SR法测量的载流子浓度可以作为热平衡状态下的值。另外，在N型的区域中，由于施主浓度充分大于受主浓度，因此可以将该区域中的载流子浓度作为施主浓度。同样地，在P型的区域中，可以将该区域中的载流子浓度作为受主浓度。在本说明书中，有时将N型区域的掺杂浓度称为施主浓度，有时将P型区域的掺杂浓度称为受主浓度。
另外，在施主、受主或净掺杂的浓度分布具有峰的情况下，可以将该峰值作为该区域中的施主、受主或净掺杂的浓度。在施主、受主或净掺杂的浓度实质上(大致)均一的情况下等，可以将该区域中的施主、受主或净掺杂的浓度的平均值作为施主、受主或净掺杂的浓度。在本说明书中，将atoms/cm3或/cm3用于每单位体积的浓度表示。该单位用于半导体基板内的施主或受主浓度、或者化学浓度。也可以省略atoms的记载。应予说明，本发明中的各浓度可以是室温下的值。作为一个示例，室温下的值可以使用300K(开尔文)(约26.9℃)时的值。
通过SR法测量的载流子浓度可以低于施主或受主的浓度。在测定扩散电阻时流动有电流的范围内，有时半导体基板的载流子迁移率低于结晶状态的值。载流子迁移率的降低是由于晶格缺陷等引起的晶体结构的紊乱(无序)使载流子散乱从而产生的。
根据通过CV法或SR法测量的载流子浓度算出的施主或受主的浓度可以低于表示施主或受主的元素的化学浓度。作为一个示例，在硅的半导体中成为施主的磷或砷的施主浓度或者成为受主的硼(Boron)的受主浓度为它们的化学浓度的99％左右。另一方面，在硅的半导体中成为施主的氢的施主浓度为氢的化学浓度的0.1％～10％的程度。
图1是表示半导体装置100的一个示例的截面图。半导体装置100具备半导体基板10。半导体基板10为由半导体材料形成的基板。作为一个示例，半导体基板10为硅基板。
在半导体基板10形成有绝缘栅双极型晶体管(Insulated Gate BipolarTransistor：IGBT)等晶体管元件和续流二极管(FWD)等二极管元件中的至少一方。在图1中，省略了晶体管元件和二极管元件的各电极和设置在半导体基板10的内部的各区域。
本例的半导体基板10在整体上分布有N型的体施主。体施主是在制造成为半导体基板10的原料的晶锭时，由在晶锭内大致均匀地包含的掺杂剂形成的施主。本例的体施主是除氢以外的元素。体施主的掺杂剂是例如V族、VI族的元素，例如为磷、锑、砷、硒或硫，但不限于此。本例的体施主是磷。体施主也包含在P型的区域中。半导体基板10可以是从半导体的晶锭切出的晶片，也可以是将晶片单片化而成的芯片。半导体的晶锭可以通过直拉法(CZ法)、磁场控制直拉法(MCZ法)、悬浮区熔法(FZ法)中的任意一种来制造。本例中的晶锭通过MCZ法制造。
作为一个示例，通过MCZ法制造的基板中所含的氧化学浓度为1×1017～7×1017atoms/cm3。作为一个示例，通过FZ法制造的基板中所含的氧化学浓度为1×1015～5×1016atoms/cm3。体施主浓度可以使用分布于半导体基板10的整体的体施主的化学浓度，也可以是该化学浓度的90％～100％之间的值。在掺杂有磷等V族、VI族的掺杂剂的半导体基板中，体施主浓度可以为1×1011/cm3以上且3×1013/cm3以下。掺杂有V族、VI族的掺杂剂的半导体基板的体施主浓度优选为1×1012/cm3以上且1×1013/cm3以下。另外，半导体基板10也可以使用不包含磷等掺杂剂的无掺杂基板。在此情况下，无掺杂基板的体施主浓度(NB0)为例如1×1010/cm3以上且5×1012/cm3以下。无掺杂基板的体施主浓度(NB0)优选为1×1011/cm3以上。无掺杂基板的体施主浓度(NB0)优选为5×1012/cm3以下。
半导体基板10具有上表面21和下表面23。上表面21和下表面23是半导体基板10的两个主表面。在本说明书中，将与上表面21和下表面23平行的面中的正交轴设为X轴和Y轴，将与上表面21和下表面23垂直的轴设为Z轴。
在半导体基板10中，从下表面23将带电粒子束注入到预定的深度位置Z1。在本说明书中，有时将从下表面23起算的Z轴方向上的距离称为深度位置。深度位置Z1是从下表面23起算的Z轴方向上的距离为Z1的位置。深度位置Z1配置在半导体基板10的上表面21侧。将带电粒子束注入于深度位置Z1是指带电粒子通过半导体基板10的内部的平均距离(也称为射程)为Z1。带电粒子以与预定的深度位置Z1对应的加速能量被加速，从而被导入到半导体基板10的内部。
将带电粒子通过半导体基板10的内部的区域设为通过区106。在图1的示例中，从半导体基板10的下表面23到深度位置Z1为止是通过区106。带电粒子是能够在通过区106形成晶格缺陷的粒子。带电粒子例如是氢离子、氦离子或电子。带电粒子可以被注入到XY面中的半导体基板10的整个面，也可以仅被注入到一部分的区域。
半导体基板10在深度位置Z1具有带电粒子浓度的第二峰141。在本例中，带电粒子是氢。即，本例的半导体基板10在深度位置Z1具有氢化学浓度的第二峰141。第二峰141是深度方向(Z轴方向)上的氢化学浓度分布中的峰。第二峰也可以是氦化学浓度分布中的峰。
在半导体基板10中带电粒子所通过的通过区106，因带电粒子通过而形成有单原子空位(V)、双原子空位(VV)等以空位为主体的晶格缺陷。与空位相邻的原子具有悬空键。晶格缺陷还包括间隙原子和/或位错等，广义上也可以包括施主、受主，但在本说明书中，有时将以空位为主体的晶格缺陷称为空位型晶格缺陷、空位型缺陷、或者简称为晶格缺陷。另外，通过向半导体基板10注入带电粒子，使晶格缺陷形成得较多，因此，有时半导体基板10的结晶性严重紊乱。在本说明书中，有时将该结晶性的紊乱称为无序。
另外，在整个半导体基板10包含氧。该氧是在制造半导体的晶锭时有意或无意地被导入的。另外，在通过区106的至少一部分区域中包含氢。该氢可以是有意地被注入到半导体基板10的内部。
在本例中，从下表面23向深度位置Z2注入有氢离子。本例的氢离子为质子。本例的半导体基板10在深度位置Z2具有氢化学浓度的第一峰133。在图1中，用虚线示意性地表示第二峰141、第一峰133。深度位置Z2可以包含在通过区106。本例的深度位置Z2配置在半导体基板10的下表面23侧。应予说明，被注入到深度位置Z1的氢可以在通过区106扩散，也可以通过其他方法将氢导入到通过区106。在这些情况下，也可以不向深度位置Z2注入氢离子。
在半导体基板10形成通过区106且在将氢离子注入到半导体基板10之后，在半导体基板10的内部，氢(H)、空位(V)和氧(O)结合，形成VOH缺陷。另外，通过对半导体基板10进行热处理，氢扩散，促进VOH缺陷的形成。另外，通过在形成通过区106之后进行热处理，氢能够与空位结合，因此，能够抑制氢被释放到半导体基板10的外部。
VOH缺陷作为供给电子的施主而发挥功能。在本说明书中，有时将VOH缺陷简称为氢施主。在本例的半导体基板10中，在通过区106形成氢施主。各位置处的氢施主的掺杂浓度比各位置处的氢的化学浓度低。相对于氢的化学浓度，将有助于氢施主(VOH缺陷)的掺杂浓度的氢的化学浓度的比例设为氢贡献率。氢贡献率可以认为是在预定的区域(例如从下表面或上表面起算的深度位置)中的全部的氢原子的浓度中，构成VOH缺陷的氢原子的浓度的比例。氢贡献率可以为0.1％～30％(即0.001以上且0.3以下)的值。在本例中，氢贡献率为1％～5％。应予说明，如果没有特别说明，则在本说明书中，具有与氢的化学浓度分布相似的分布的VOH缺陷、与通过区106的空位缺陷的分布相似的VOH缺陷均称为氢施主或作为施主的氢。
通过在半导体基板10的通过区106形成氢施主，从而能够使通过区106中的施主浓度比体施主浓度高。通常，必须准备与应形成于半导体基板10的元件的特性、特别是额定电压或耐压对应地具有预定的体施主浓度的半导体基板10。与此相对，根据图1所示的半导体装置100，通过控制带电粒子的剂量，能够调整半导体基板10的施主浓度。因此，能够使用与元件的特性等不对应的体施主浓度的半导体基板来制造半导体装置100。虽然制造半导体基板10时的体施主浓度的偏差比较大，但带电粒子的剂量能够比较高精度地进行控制。因此，通过注入带电粒子而产生的晶格缺陷的浓度也能够高精度地进行控制，并能够高精度地控制通过区的施主浓度。
深度位置Z1以上表面21为基准可以配置在半导体基板10的厚度的一半以下的范围，也可以配置在半导体基板10的厚度的1/4以下的范围。深度位置Z2以下表面23为基准可以配置在半导体基板10的厚度的一半以下的范围，也可以配置在半导体基板10的厚度的1/4以下的范围。但是，深度位置Z1和深度位置Z2并不限于这些范围。
图2表示图1的A-A线所示的位置处的氢化学浓度CH、氧化学浓度COX、空位浓度NV、贡献氢浓度NH和贡献氧浓度NOX的深度方向上的分布。图2表示刚注入带电粒子和氢离子后不久的各分布。即，图2表示在将带电粒子和氢离子注入到半导体基板10之后，且进行温度比室温(25℃)高的热处理之前的各分布。
图2的横轴表示从下表面23起算的深度位置，纵轴用对数轴表示每单位体积的各浓度。图2中的化学浓度通过例如SIMS法进行测量。在图2中，用虚线示出体施主浓度NB0。体施主浓度NB0可以在整个半导体基板10是均匀的。另外，将半导体基板10的深度方向上的中央的深度位置设为Zc。
氢化学浓度CH的分布在深度位置Z1具有第二峰141，并在深度位置Z2具有第一峰133。氢化学浓度CH在深度位置Z1和Z2分别示出极大值。氢化学浓度CH的第二峰141和第一峰133比氢化学浓度CH的最小值大1000倍以上。第一峰133可以比第二峰141大。第一峰133可以是第二峰141的10倍以上，也可以是第二峰141的100倍以上。
氢化学浓度CH的分布具有氢化学浓度CH从第二峰141朝向上表面21减少的上侧拖尾143、以及氢化学浓度CH从第二峰141朝向下表面23减少的下侧拖尾142。在从下表面23注入氢离子的情况下，下侧拖尾142比上侧拖尾143平缓。在本说明书中，拖尾平缓是指成为对应的峰值的半值的位置距离对应的峰位置更远。
贡献氢浓度NH是形成VOH缺陷的氢的浓度。因为VOH缺陷中除了氢以外还包含空位和氧，所以存在贡献氢浓度NH依赖于空位和氧的浓度而变化的情况。贡献氢浓度NH可以为氢化学浓度CH的0.1％～30％。
贡献氢浓度NH的分布与氢化学浓度CH的分布为相似形。贡献氢浓度NH在深度位置Z1或其附近具有第一贡献浓度峰161，并在深度位置Z2或其附近具有第二贡献浓度峰151。
氧在大多数情况下是在制造晶锭时导入，并且在半导体基板10的内部大多数情况下是均匀地分布的。氧化学浓度COX可以遍及半导体基板10的整体是均匀的。在另一示例中，氧化学浓度COX可以从半导体基板10的下表面23朝向上表面21单调地增加，也可以从半导体基板10的下表面23朝向上表面21单调地减少。另外，半导体基板10的上表面21或下表面23的附近的氧有时被释放到半导体基板10的外部。氧化学浓度COX可以在上表面21和下表面23的附近朝向上表面21和下表面23单调地减少。上表面21和下表面23的附近是指例如距上表面21或下表面23的距离为1μm以内的区域，但并不限于此。在上表面21和下表面23的附近以外，氧化学浓度COX可以如上所述是均匀的，也可以单调地增加或减少。
氧化学浓度COX可以为3×1015atoms/cm3以上且2×1018atoms/cm3以下。应予说明，在本说明书中规定了半导体基板10的氧化学浓度COX的情况下，如果没有特别说明，则第二峰141与第一峰133之间的整体满足该氧浓度的规定。可以是第二峰141与下表面23之间的整体满足该氧浓度的规定，也可以是整个半导体基板10满足该氧浓度的规定。氧化学浓度COX可以为1×1016atoms/cm3以上，也可以为1×1017atoms/cm3以上。氧化学浓度COX可以为1×1018atoms/cm3以下，也可以为1×1017atoms/cm3以下。
贡献氧浓度NOX是指形成VOH缺陷的氧的浓度。因为VOH缺陷中除了氧以外还包含空位和氢，所以贡献氧浓度NOX有时依赖于空位和氢的浓度而变化。在本说明书中，将贡献氧浓度NOX与氧化学浓度COX之比设为氧贡献率ξ。即，ξ＝NOX/COX。氧贡献率ξ可以认为是在预定的区域(例如从下表面或上表面起算的深度位置)中的全部的氧原子的浓度中构成VOH缺陷的氧原子的浓度的比例。ξ为0以上且1以下。氧贡献率的单位为无量纲量。
贡献氧浓度NOX的分布可以与氧化学浓度COX的分布为相似形。例如，贡献氧浓度NOX可以在半导体基板10的深度方向上是均匀的，也可以在半导体基板10的深度方向上单调地增加或减少。或者，贡献氧浓度NOX还可以具有在预定的深度位置具有峰的浓度分布。
空位浓度NV在深度位置Zd具有空位峰171。深度位置Zd可以与深度位置Z1相同，也可以配置在比深度位置Z1稍靠下表面23侧的位置。贡献氢浓度NH可以在与空位浓度NV相同的深度位置具有第一贡献浓度峰161。
若向半导体基板10注入带电粒子，则在从半导体基板10的注入面到带电粒子的射程部分为止的区域导入损伤。损伤是指晶格的紊乱，除了空位、位错以外，也有非晶状态的情况。空位浓度NV在深度位置Z2也可以具有峰。空位浓度NV在两个峰间可以实质上(大致)为均匀，可以单调地增加，也可以单调地减少。在带电粒子为电子的情况下，空位浓度NV可以从半导体基板10的上表面一直到下表面实质上(大致)为均匀，可以单调地增加，也可以单调地减少，还可以是在预定的深度位置具有峰的平缓的分布。空位浓度NV例如可以使用作为TRIM(Transport of lons in Matter：离子在物质中的传输)而为人所知的软件来计算(例如，参照http://www.srim.org/。在http://srim.org/SRIM/SRIM％2008.pdf、http://srim.org/SRIM/SRIM％2009.pdf中公开了TRIM的手册。在该手册的第二部分(Part 2)中记载了计算空位浓度的方法。)。认为在热处理前，大部分的空位未被氢封端。
图3表示热处理后的氢化学浓度CH、氧化学浓度COX、贡献氧浓度NOX、以及VOH缺陷浓度NVOH的深度方向上的分布。通过进行热处理，氢从第二峰141和第一峰133向上表面21侧和下表面23侧扩散。在热处理后，各峰的浓度的大小关系、比率、值等、以及氧化学浓度也可以设为与图2所示的热处理前相同。由此，第二峰141和第一峰133之间的氢化学浓度CH增大。在本例中，因为设置有高浓度的第一峰133，所以从第一峰133扩散更多的氢。因此，在从深度位置Z2朝向深度位置Z1的区域中，氢化学浓度CH遍及一半以上的长度而单调地减少。氢化学浓度CH可以从深度位置Z2到比深度位置Zc更靠上表面21侧的位置为止单调地减少。
通过热处理，氢将空位中的悬空键封端。其结果是，形成VOH缺陷(封端悬空键)的施主。VOH缺陷浓度NVOH依赖于贡献氢浓度NH、贡献氧浓度NOX、空位浓度NV。本例的VOH缺陷浓度NVOH在深度位置Z1的附近具有第一VOH峰191，并在深度位置Z2的附近具有第二VOH峰181。第一VOH峰191可以配置在深度位置Zd。在本例中，第二VOH峰181的浓度高于第一VOH峰191的浓度。
另外，半导体基板10在深度位置Z1与深度位置Z2之间具有平坦部150。平坦部150是VOH缺陷浓度NVOH的分布实质上(大致)为平坦的区域。平坦部150可以遍及深度位置Z1与深度位置Z2之间的一半以上的长度而设置，也可以遍及深度位置Z1与深度位置Z2之间的75％以上的长度而设置。
在平坦部150，贡献氧浓度NOX小于氢化学浓度COX。在这种情况下，氢化学浓度COX可以使用平坦部150中的最小值。贡献氧浓度NOX可以为氢化学浓度COX的10％以下。
图4是表示热处理后的施主浓度DD的分布的一个示例的图。在图4中，同时示出了氢化学浓度CH、氧化学浓度COX、体施主浓度NB0。氢化学浓度CH和氧化学浓度COX与图3的示例相同。体施主浓度NB0与图2的示例相同。
本例的施主浓度DD是在体施主浓度NB0上加上VOH缺陷浓度NVOH而得的浓度。施主浓度NB0在深度位置Zd具有第一施主峰121，并在深度位置Z2具有第二施主峰111。在本例中，第二施主峰111的浓度高于第一施主峰121的浓度。另外，在平坦部150，施主浓度DD实质上(大致)为平坦。平坦部150的施主浓度DD高于体施主浓度NB0。
图5A是说明平坦部150的图。平坦部150是施主浓度DD处于预定的最大值max与预定的最小值min之间的区域在深度方向上连续的部分。最大值max可以使用该区域中的施主浓度的最大值。最小值min可以是最大值max的50％的值，可以是最大值max的70％的值，也可以是最大值max的90％的值。
或者，相对于在深度方向上的预定范围内的施主浓度分布的平均浓度，施主浓度分布的值可以处于该施主浓度分布的平均浓度的±50％以内，也可以处于该施主浓度分布的平均浓度的±30％以内，还可以处于该施主浓度分布的平均浓度的±10％以内。如上所述，平坦部150中的VOH缺陷浓度NVOH也与施主浓度DD同样地实质上(大致)为平坦。
图5B是平坦部150中的体施主浓度D0、氢施主浓度Db、施主浓度Dd的另一分布例。与图5A的示例的不同之处在于，平坦部150在深度方向上具有斜率。本例的半导体基板10的厚度为120μm。本图的纵轴为线性标尺。将从氢离子的注入面起算的深度为20μm至80μm为止设为预定的区域。预定的区域是氢离子贯穿且在施主浓度Dd没有局部的峰的区域。本例的预定的区域的厚度相对于半导体基板10的厚度为50％。本例的体施主浓度D0为3.1×1013/cm3，相当于150Ωcm。各深度处的体施主浓度D0与氢施主Db的值之和为施主浓度Dd。
可以将用直线连结预定的区域的两端的浓度而成的分布设为近似直线分布。近似直线分布可以是利用一次函数来拟合预定的区域中的浓度而得的直线。另外，近似直线分布也可以是利用一次函数来拟合除了各浓度分布的局部的峰以外的分布而得的直线。另外，将以近似直线分布为中心而具有近似直线分布的值的30％的幅度的带状的范围称为带状范围。预定的区域中的浓度分布单调地增加或减少是指预定的区域的两端的浓度值不同且该浓度分布包含于上述的带状范围的状态。带状范围可以具有近似直线分布的值的20％的幅度，也可以具有近似直线分布的值的10％的幅度。
施主浓度Dd的近似直线分布214是从注入面起算的距离越增加则浓度越增加的分布。在氢离子贯穿的预定的区域中形成的空位的浓度成为从注入面起算的距离越增加则浓度越增加的分布。通过扩散的氢将存在于该形成的空位的悬空键封端，从而形成按照空位浓度分布的氢施主浓度分布。在本例中，在氢离子贯穿的预定的区域中，相对于近似直线分布214，施主浓度Dd有大约±7％的值的波动。将施主浓度Dd的该波动设为带状范围216。即，本例的带状范围216的幅度具有近似直线分布214的值的±7％的幅度。在半导体基板10的厚度的30％以上的厚度的预定的区域中，在施主浓度Db的分布存在于带状范围216的范围内的情况下，可以将施主浓度Db的分布设为平坦分布。即，可以将该预定的区域设为氢施主平坦区域。应予说明，施主浓度Dd的近似直线分布214也可以是从注入面起算的距离越增加则浓度越减少的分布。
图5C是体施主浓度D0、氢施主浓度Db、施主浓度Dd的分布的另一示例。在本例中，与图5B的示例的不同之处在于，平坦部150的斜率更大。在本例中，将从氢离子的注入面起算的深度为10μm到70μm为止设为预定的区域。在本例中，预定的区域的厚度相对于半导体基板10的厚度(120μm)也与图5B的示例相同为50％。
施主浓度Dd的近似直线分布214是从注入面起算的距离越增加则浓度越增加的分布。但是，本例的近似直线分布214的增加的斜率大于图5B的近似直线分布214的增加的斜率。另外，在预定的区域中，相对于近似直线分布214，施主浓度Dd有大约±17％的值的波动。将施主浓度Dd的该波动设为带状范围216。带状范围216的幅度具有近似直线分布214的值的±17％的幅度。因此，在半导体基板10的厚度的30％以上的厚度的预定的区域中，在施主浓度Db的分布存在于带状范围216的范围内的情况下，可以将施主浓度Db的分布设为平坦分布。即，可以将该预定的区域设为氢施主平坦区域。
氢施主平坦区域可以设置在半导体基板的厚度的20％以上且80％以下的范围。氢施主平坦区域中的近似直线分布214的斜率的绝对值相对于深度(μm)可以为0/(cm3·μm)以上且2×1012/(cm3·μm)以下，也可以大于0/(cm3·μm)且为1×1012/(cm3·μm)以下。进一步地，氢施主平坦区域中的近似直线分布214的斜率的绝对值相对于深度(μm)可以为1×1010/(cm3·μm)以上且1×1012/(cm3·μm)以下，也可以为1×1010/(cm3·μm)以上且5×1011/(cm3·μm)以下。这里，5×1011/(cm3·μm)是与5×1015/cm4相同的斜率(等同)。
作为近似直线分布214的斜率的另一指标，也可以使用半对数斜率。将预定的区域的一端的位置设为x1(cm)，将另一端的位置设为x2(cm)。将x1处的浓度设为N1(/cm3)，将x2处的浓度设为N2(/cm3)。将预定的区域中的半对数斜率η(/cm)定义为η＝(log10(N2)-log10(N1))/(x2-x1)。氢施主平坦区域中的近似直线分布214的半对数斜率η的绝对值可以为0/cm以上且50/cm以下，也可以为0/cm以上且30/cm以下。进一步地，氢施主平坦区域中的近似直线分布214的半对数斜率η的绝对值可以为0/cm以上且20/cm以下，也可以为0/cm以上且10/cm以下。
认为在氢离子通过的通过区中，由于氢通过而产生的空位(V、VV等)在深度方向上以实质上(大致)均匀的浓度分布。另外，认为在制造半导体基板10时等注入的氧(O)也在深度方向上均匀地分布。另一方面，在半导体装置100的制造工序中，在进行1100℃以上的高温处理的过程中，氧可以从半导体基板10的上表面21或下表面23扩散到半导体基板10的外部。其结果是，氧浓度可以朝向半导体基板10的上表面21或下表面23减少。
根据图1至图5C中说明的半导体装置100，能够通过带电粒子的剂量来控制空位浓度NV，另外，能够通过氢离子的剂量来控制氢化学浓度CH。因此，能够容易地控制平坦部150的施主浓度DD。另外，通过调整带电粒子的注入位置Z1，能够容易地控制形成平坦部150的范围。
接着，对半导体基板10中的氧贡献率ξ的范围等进行说明。将半导体装置100完成的状态的从深度位置Z1到深度位置Z2为止的任意的位置处的最终掺杂浓度设为NF。用式(1)表示掺杂浓度NF。
NF＝NB0+NVOH…式(1)
这里，VOH缺陷浓度NVOH设为被氢封端的空位的浓度与贡献氧浓度NOX(即ξCOX)之和。这是因为，在平坦部150中，VOH缺陷的浓度受被氢封端的空位浓度和贡献氧浓度限制。应予说明，由于在本例中氢化学浓度CH足够高，因此从深度位置Z1至深度位置Z2为止的实质上(大致)全部的空位被氢封端。即，空位浓度可以设为是被氢封端的空位浓度NV。因此，得到式(2)。
NVOH＝NV+ξCOX…式(2)
由式(1)和式(2)得到式(3)。
NF＝NB0+NV+ξCOX…式(3)
这里，对使用氢注入和热处理的条件相同、体施主浓度NB0相同、并且氧化学浓度COX不同的两个半导体基板来形成半导体装置100的情况进行研究。将第一半导体基板中的最终掺杂浓度设为NF1，将第二半导体基板中的最终掺杂浓度设为NF2。另外，将第一半导体基板中的氧化学浓度设为COX1，将第二半导体基板中的氧化学浓度设为COX2。
由于氢注入的条件相同，所以各个半导体基板中的空位浓度NV相同。因此，在两个半导体基板中氧贡献率ξ也设为相同。由式(3)得到式(4)和式(5)。
NF1＝NB0+NV+ξCOX1…式(4)
NF2＝NB0+NV+ξCOX2…式(5)
这里，设NF2>NF1。
最终掺杂浓度之差是VOH缺陷浓度NVOH之差ΔNVOH。因此，由式(4)和式(5)得到式(6)。
NF2-NF1＝ΔNVOH
＝ξ(COX2-COX1)
ξ＝ΔNVOH/(COX2-COX1)···式(6)
另外，由式(2)和式(6)得到式(7)。
Nv＝NVOH-ξCOX
＝NVOH-(ΔNVOH/(COX2-COX1))COX···式(7)
根据式(7)，如果给出氧贡献率ξ，则能够针对任意的VOH缺陷浓度NVOH和氧化学浓度COX，算出空位浓度NV。
图6是表示施主浓度增加量与氧化学浓度COX之间的关系的图。在本例中，对于注入带电粒子和氢离子之前的半导体基板、以及注入带电粒子和氢离子并进行热处理之后的半导体基板这两个基板，利用SR法测定深度位置Zc处的各载流子浓度，并将其差值设为施主浓度增加量。施主浓度增加量与VOH缺陷浓度NVOH对应。另外，本例的半导体基板的氧化学浓度COX在深度方向上均匀地分布。
在图6中，将深度位置Z1设为100μm，并将氢离子注入到深度位置Z1。在本例中，对向深度位置Z1注入的氢离子的剂量为3×1012ions/cm2、1×1013ions/cm2、3×1013ions/cm2这三种进行表示。如图6所示，施主浓度增加量与氧化学浓度COX成比例地直线增大。
在图6的示例中，计算出用直线近似氧化学浓度COX与施主浓度增加量(即NVOH)之间的关系而得的近似式。在图6中，用直线601近似氢离子的剂量为3×1013ions/cm2的示例，用直线602近似氢离子的剂量为1×1013ions/cm2的示例，用直线603近似氢离子的剂量为3×1012ions/cm2的示例。
用式(8)表示各直线。
NVOH＝a×COX+b···式(8)
此时，通过最小二乘法的拟合，各直线的斜率a和截距b如下所述。
直线601：a＝2.96303×10-4、b＝2.18399×1013
直线602：a＝1.87895×10-4、b＝1.47920×1013
直线603：a＝7.58824×10-5、b＝6.38380×1012
应予说明，如果将式(2)与式(8)进行对比，则a＝ξ、b＝NV。
图7是表示施主浓度增加量与氧化学浓度COX之间的关系的图。在本例中，将深度位置Z1设为50μm。其他条件与图6相同。在本例中，施主浓度增加量也与氧化学浓度COX成比例地直线增大。
图8是表示氢离子的剂量与氧贡献率ξ和空位浓度NV之间的关系的图。图8绘制出在图6的示例中求出的a和b，并用曲线进行近似。在本例中，相对于向深度位置Z1注入的氢离子剂量DH，用幂函数来近似氧贡献率ξ和空位浓度NV。这是因为，如果氢离子剂量DH接近0，则认为氧贡献率ξ成为0。如果用对数函数近似氧贡献率ξ，则在氧贡献率ξ成为0时，氢离子剂量DH成为大于0的有限值。另外，如果氢离子剂量DH进一步变小，则氧贡献率ξ变成负值。对于空位浓度NV也是同样的。
在图8中，用曲线801近似氧贡献率ξ与氢离子剂量之间的关系，用曲线802近似空位浓度NV与氢离子剂量之间的关系。用式(9)表示曲线801，用式(10)表示曲线802。此时，通过最小二乘法的拟合，各系数c～f如下所述：
ξ＝c×(DH)d…式(9)
其中，c＝3.11503×10-12，d＝5.94169×10-1。
NV＝e×(DH)f…式(10)
其中，e＝1.36398×106，f＝5.36782×10-1。
如果氢离子剂量DH过小，则VOH缺陷浓度NVOH变小。在这种情况下，变得难以确保能够吸收体施主浓度NB0的偏差的施主浓度增加量。因此，氢离子剂量优选为1×1011ions/cm2以上。此时，根据式(9)，氧贡献率ξ为1×10-5以上。另外，如果氢离子剂量DH过大，则与通过氧和氢浓度能够形成的VOH缺陷浓度相比，空位浓度NV变得过高。因此，不成为VOH缺陷的空位变多。氢离子剂量优选为1.2×1014ions/cm2以下。此时，根据式(9)，氧贡献率ξ为7×10-4以下。即，氧贡献率ξ可以为1×10-5以上且7×10-4以下。氧贡献率ξ可以为1×10-4以上。氧贡献率ξ可以为5×10-4以下。同样地，空位浓度NV可以为1×1011/cm3以上且1×1014/cm3以下。空位浓度NV可以为1×1012/cm3以上，也可以为1×1013/cm3以上。空位浓度NV可以为3×1013/cm3以下。空位浓度NV可以根据VOH缺陷浓度NVOH与贡献氧浓度NOX的差值(NVOH-NOX)来算出。VOH缺陷浓度NVOH可以根据最终掺杂浓度NF与体施主浓度NB0的差值(NF-NB0)来算出。
作为氧化学浓度COX，使用MCZ基板的一般的值。即，COX为1×1017～7×1017/cm3。由于NOX＝ξ×COX，因此贡献氧浓度NOX为1×1012/cm3～5×1014/cm3。根据式(2)，NVOH＝NV+NOX。即，VOH缺陷浓度NVOH可以为2×1012/cm3以上且6×1014/cm3以下。VOH缺陷浓度NVOH可以为1×1013/cm3以上。VOH缺陷浓度NVOH可以为5×1014/cm3以下。
图9是表示氢离子的剂量与氧贡献率ξ和空位浓度NV之间的关系的图。图9与图7的示例(即，Z1＝50μm)对应。在图9中，用曲线901近似氧贡献率ξ与氢离子剂量之间的关系，用曲线902近似空位浓度NV与氢离子剂量之间的关系。用式(12)表示曲线901，用式(11)表示曲线902。此时，通过最小二乘法的拟合，各系数c～f如下所述：
ξ＝c×(DH)d…式(11)
其中，c＝1.53343×10-12，d＝6.25800×10-1。
NV＝e×(DH)f…式(12)
其中，e＝3.11098×103，f＝7.41056×10-1。
在本例中，氧贡献率ξ也可以是与图8的示例相同的范围。空位浓度NV也可以是与图8的示例相同的范围。贡献氧浓度NOX也可以是与图8的示例相同的范围。VOH缺陷浓度也可以是与图8的示例相同的范围。
将在平坦部150中氧化学浓度COX的最大值Omax与最小值Omin之比设为ν。即，ν＝Omin/Omax。比ν可以为0.1以上且1以下。如果比ν小，则VOH缺陷浓度NVOH的深度方向上的偏差变大，有时半导体基板10的耐压变差。比ν可以为0.3以上，也可以为0.5以上。比ν可以为0.95以下，也可以为0.9以下。
在平坦部150可以包含碳。平坦部150的碳化学浓度可以为1×1013atoms/cm3以上且1×1016atoms/cm3以下。碳化学浓度可以为1×1014atoms/cm3以上。碳化学浓度可以为5×1015atoms/cm3以下，也可以为2×1015atoms/cm3以下。关于碳化学浓度对VOH缺陷浓度NVOH的贡献，在后面进行叙述。
图10是表示半导体装置100的一个示例的俯视图。在图10中，示出了将各部件投影到半导体基板10的上表面而得的位置。在图10中，仅示出半导体装置100的一部分部件，省略了一部分部件。
半导体装置100具备半导体基板10。半导体基板10可以具有在图1～图9中说明的各浓度的分布。但是，半导体基板10还可以具有与在图1～图9中说明的各浓度峰不同的其他的浓度峰。如后述的缓冲区20那样，有时注入氢离子而形成半导体基板10中的N型区。在这种情况下，除了在图2等中说明的氢化学浓度分布以外，氢化学浓度分布还可能具有局部的氢浓度峰。另外，如后述的发射区12那样，有时注入磷等氢以外的N型杂质而形成半导体基板10中的N型区。在这种情况下，除了在图4等中说明的施主浓度分布以外，施主浓度分布还可能具有局部的施主浓度峰。
半导体基板10在俯视时具有端边162。在本说明书中简称为俯视的情况下，意味着从半导体基板10的上表面侧进行观察。本例的半导体基板10具有在俯视时彼此对置的两组端边162。在图10中，X轴和Y轴与某一个端边162平行。另外，Z轴与半导体基板10的上表面垂直。
在半导体基板10设置有有源部160。有源部160是在半导体装置100动作的情况下在半导体基板10的上表面与下表面之间沿深度方向流通有主电流的区域。在有源部160的上方设置有发射电极，但在图10中省略。
在有源部160设置有包括IGBT等晶体管元件的晶体管部70和包括续流二极管(FWD)等二极管元件的二极管部80中的至少一方。在图10的示例中，晶体管部70和二极管部80沿着半导体基板10的上表面的预定的排列方向(在本例中为X轴方向)交替地配置。在另一示例中，在有源部160可以仅设置晶体管部70和二极管部80中的一方。
在图10中，在配置晶体管部70的区域标注符号“I”，在配置二极管部80的区域标注符号“F”。在本说明书中，有时将在俯视时与排列方向垂直的方向称为延伸方向(在图10中为Y轴方向)。晶体管部70和二极管部80可以分别在延伸方向上具有长边。即，晶体管部70的Y轴方向上的长度大于X轴方向上的宽度。同样地，二极管部80的Y轴方向上的长度大于X轴方向上的宽度。晶体管部70和二极管部80的延伸方向与后述的各沟槽部的长边方向可以相同。
二极管部80在与半导体基板10的下表面接触的区域具有N+型的阴极区。在本说明书中，将设置有阴极区的区域称为二极管部80。即，二极管部80是在俯视时与阴极区重叠的区域。在半导体基板10的下表面，在除阴极区以外的区域可以设置有P+型的集电区。在本说明书中，有时将使二极管部80沿Y轴方向延长至后述的栅极布线的延长区81也包含于二极管部80。在延长区81的下表面设置有集电区。
晶体管部70在与半导体基板10的下表面接触的区域具有P+型的集电区。另外，晶体管部70在半导体基板10的上表面侧周期性地配置有N型的发射区、P型的基区、以及具有栅极导电部和栅极绝缘膜的栅极结构。
半导体装置100可以在半导体基板10的上方具有一个以上的焊盘。本例的半导体装置100具有栅极焊盘164。半导体装置100也可以具有阳极焊盘、阴极焊盘以及电流检测焊盘等焊盘。各焊盘配置在端边162的附近。端边162的附近是指俯视时的端边162与发射电极之间的区域。在安装半导体装置100时，各焊盘可以经由导线等布线连接于外部的电路。
在栅极焊盘164施加栅极电位。栅极焊盘164电连接于有源部160的栅极沟槽部的导电部。半导体装置100具备将栅极焊盘164与栅极沟槽部连接的栅极布线。在图10中，在栅极布线标记有斜阴影线。
本例的栅极布线具有外周栅极布线130和有源侧栅极布线131。外周栅极布线130在俯视时配置在有源部160与半导体基板10的端边162之间。本例的外周栅极布线130在俯视时包围有源部160。也可以将在俯视时被外周栅极布线130包围的区域作为有源部160。另外，外周栅极布线130与栅极焊盘164连接。外周栅极布线130配置在半导体基板10的上方。外周栅极布线130可以是包含铝等的金属布线。
有源侧栅极布线131设置在有源部160。通过在有源部160设置有源侧栅极布线131，从而能够针对半导体基板10的各区域减小从栅极焊盘164起算的布线长度的偏差。
有源侧栅极布线131与有源部160的栅极沟槽部连接。有源侧栅极布线131配置在半导体基板10的上方。有源侧栅极布线131可以是由掺杂有杂质的多晶硅等半导体形成的布线。
有源侧栅极布线131可以与外周栅极布线130连接。本例的有源侧栅极布线131被设置为在Y轴方向上的大致中央以横穿有源部160的方式沿X轴方向从一侧的外周栅极布线130延伸到另一侧的外周栅极布线130。在通过有源侧栅极布线131分割有源部160的情况下，在各个分割区域中，可以沿X轴方向交替地配置晶体管部70和二极管部80。
另外，半导体装置100也可以具备未图示的温度感测部和/或未图示的电流检测部，该温度感测部为由多晶硅等形成的PN结二极管，该电流检测部用于模拟设置在有源部160的晶体管部的动作。
本例的半导体装置100在俯视时在有源部160与端边162之间具备边缘终端结构部90。本例的边缘终端结构部90配置在外周栅极布线130与端边162之间。边缘终端结构部90缓和半导体基板10的上表面侧的电场集中。边缘终端结构部90可以具备包围有源部160而被设置为环状的保护环、场板和降低表面电场(RESURF)中的至少一个。
图11是图10中的区域D的放大图。区域D是包括晶体管部70、二极管部80和有源侧栅极布线131的区域。本例的半导体装置100具备设置在半导体基板10的上表面侧的内部的栅极沟槽部40、虚设沟槽部30、阱区11、发射区12、基区14和接触区15。栅极沟槽部40和虚设沟槽部30分别是沟槽部的一个示例。另外，本例的半导体装置100具备设置在半导体基板10的上表面的上方的发射电极52和有源侧栅极布线131。发射电极52和有源侧栅极布线131相互分离地设置。
在发射电极52和有源侧栅极布线131与半导体基板10的上表面之间设置有层间绝缘膜，但在图11中省略。在本例的层间绝缘膜，以贯穿该层间绝缘膜的方式设置有接触孔54。在图11中，在各个接触孔54标记有斜阴影线。
发射电极52设置在栅极沟槽部40、虚设沟槽部30、阱区11、发射区12、基区14和接触区15的上方。发射电极52通过接触孔54而与半导体基板10的上表面的发射区12、接触区15和基区14接触。另外，发射电极52通过设置在层间绝缘膜的接触孔而与虚设沟槽部30内的虚设导电部连接。发射电极52可以在虚设沟槽部30的Y轴方向上的前端与虚设沟槽部30的虚设导电部连接。
有源侧栅极布线131通过设置在层间绝缘膜的接触孔而与栅极沟槽部40连接。有源侧栅极布线131可以在栅极沟槽部40的Y轴方向上的前端部41与栅极沟槽部40的栅极导电部连接。有源侧栅极布线131不与虚设沟槽部30内的虚设导电部连接。
发射电极52由包含金属的材料形成。在图11中，示出了设置发射电极52的范围。例如，发射电极52的至少一部分区域由铝或者铝-硅合金例如AlSi、AlSiCu等金属合金形成。发射电极52可以在由铝等形成的区域的下层具有由钛和/或钛化合物等形成的势垒金属。进而，在接触孔内，也可以具有以与势垒金属和铝等接触的方式埋入钨等而形成的插塞。
阱区11被设置为与有源侧栅极布线131重叠。阱区11被设置为在不与有源侧栅极布线131重叠的范围也以预定的宽度延伸。本例的阱区11被设置为向有源侧栅极布线131侧远离接触孔54的Y轴方向上的端部。阱区11是掺杂浓度高于基区14的掺杂浓度的第二导电型的区域。本例的基区14为P-型，阱区11为P+型。
晶体管部70和二极管部80分别具有在排列方向上排列有多个的沟槽部。在本例的晶体管部70，沿着排列方向交替地设置有一个以上的栅极沟槽部40和一个以上的虚设沟槽部30。在本例的二极管部80，沿着排列方向设置有多个虚设沟槽部30。在本例的二极管部80未设置栅极沟槽部40。
本例的栅极沟槽部40可以具有沿着与排列方向垂直的延伸方向延伸的两个直线部分39(沟槽的沿着延伸方向为直线状的部分)和将两个直线部分39连接的前端部41。图11中的延伸方向为Y轴方向。
前端部41的至少一部分优选在俯视时设置为曲线状。通过前端部41将两个直线部分39的Y轴方向上的端部彼此连接，从而能够缓和直线部分39的端部处的电场集中。
在晶体管部70，虚设沟槽部30设置在栅极沟槽部40的各个直线部分39之间。在各个直线部分39之间可以设置有一根虚设沟槽部30，也可以设置有多根虚设沟槽部30。虚设沟槽部30可以具有沿延伸方向延伸的直线形状，也可以与栅极沟槽部40同样地具有直线部分29和前端部31。图11所示的半导体装置100包含不具有前端部31的直线形状的虚设沟槽部30和具有前端部31的虚设沟槽部30这两者。
阱区11的扩散深度可以比栅极沟槽部40和虚设沟槽部30的深度深。栅极沟槽部40和虚设沟槽部30的Y轴方向上的端部在俯视时设置在阱区11。即，在各沟槽部的Y轴方向上的端部，各沟槽部的深度方向上的底部被阱区11覆盖。由此，能够缓和各沟槽部的该底部处的电场集中。
在排列方向上，在各沟槽部之间设置有台面部。台面部是指在半导体基板10的内部被夹在沟槽部之间的区域。作为一个示例，台面部的上端是半导体基板10的上表面。台面部的下端的深度位置与沟槽部的下端的深度位置相同。本例的台面部在半导体基板10的上表面以沿着沟槽在延伸方向(Y轴方向)上延伸的方式设置。在本例中，在晶体管部70设置有台面部60，在二极管部80设置有台面部61。在本说明书中简称为台面部的情况下，是指台面部60和台面部61中的每一个。
在各个台面部设置有基区14。将在台面部中在半导体基板10的上表面露出的基区14之中最接近有源侧栅极布线131配置的区域设为基区14-e。在图11中，示出了在各个台面部的延伸方向上的一个端部配置的基区14-e，但在各个台面部的另一个端部也配置有基区14-e。在各个台面部，在俯视时被夹在基区14-e之间的区域可以设置有第一导电型的发射区12和第二导电型的接触区15中的至少一方。本例的发射区12为N+型，接触区15为P+型。发射区12和接触区15在深度方向上可以设置在基区14与半导体基板10的上表面之间。
晶体管部70的台面部60具有在半导体基板10的上表面露出的发射区12。发射区12与栅极沟槽部40接触地设置。与栅极沟槽部40接触的台面部60可以设置有在半导体基板10的上表面露出的接触区15。
台面部60中的接触区15和发射区12分别从X轴方向上的一侧的沟槽部起设置到另一侧的沟槽部。作为一个示例，台面部60的接触区15和发射区12沿着沟槽部的延伸方向(Y轴方向)交替地配置。
在另一示例中，台面部60的接触区15和发射区12也可以沿着沟槽部的延伸方向(Y轴方向)设置为条纹状。例如在与沟槽部接触的区域设置发射区12，并在被夹在发射区12之间的区域设置接触区15。
在二极管部80的台面部61未设置发射区12。在台面部61的上表面可以设置有基区14和接触区15。在台面部61的上表面被夹在基区14-e之间的区域可以以与各个基区14-e接触的方式设置有接触区15。在台面部61的上表面被夹在接触区15之间的区域可以设置基区14。基区14可以配置在被夹在接触区15之间的整个区域。
在各个台面部的上方设置有接触孔54。接触孔54配置在被夹在基区14-e之间的区域。本例的接触孔54设置在接触区15、基区14和发射区12的各区域的上方。接触孔54不设置在与基区14-e和阱区11对应的区域。接触孔54可以配置在台面部60的排列方向(X轴方向)上的中央。
在二极管部80，在与半导体基板10的下表面邻接的区域设置有N+型的阴极区82。在半导体基板10的下表面，在未设置有阴极区82的区域可以设置P+型的集电区22。阴极区82和集电区22设置在半导体基板10的下表面23与缓冲区20之间。在图11中，用虚线表示阴极区82和集电区22之间的边界。
阴极区82被配置为在Y轴方向上与阱区11分离。由此，能够确保掺杂浓度较高且形成到深的位置为止的P型的区域(阱区11)与阴极区82之间的距离，从而提高耐压。本例的阴极区82的Y轴方向上的端部被配置为比接触孔54的Y轴方向上的端部距离阱区11更远。在另一示例中，阴极区82的Y轴方向上的端部也可以配置在阱区11与接触孔54之间。
图12是表示图11中的e-e截面的一个示例的图。e-e截面是穿过发射区12和阴极区82的XZ面。本例的半导体装置100在该截面中具有半导体基板10、层间绝缘膜38、发射电极52和集电电极24。
层间绝缘膜38设置在半导体基板10的上表面。层间绝缘膜38是包含添加有硼或磷等杂质的硅酸盐玻璃等绝缘膜、热氧化膜以及其他绝缘膜中的至少一层的膜。在层间绝缘膜38设置有在图11中说明的接触孔54。
发射电极52设置在层间绝缘膜38的上方。发射电极52通过层间绝缘膜38的接触孔54而与半导体基板10的上表面21接触。集电电极24设置在半导体基板10的下表面23。发射电极52和集电电极24由铝等金属材料形成。在本说明书中，将连结发射电极52与集电电极24的方向(Z轴方向)称为深度方向。
半导体基板10具有N型或N-型的漂移区18。漂移区18分别设置在晶体管部70和二极管部80。
在晶体管部70的台面部60，从半导体基板10的上表面21侧起依次设置有N+型的发射区12和P-型的基区14。在基区14的下方设置有漂移区18。在台面部60也可以设置有N+型的蓄积区16。蓄积区16配置在基区14与漂移区18之间。
发射区12在半导体基板10的上表面21露出，并且被设置为与栅极沟槽部40接触。发射区12可以与台面部60的两侧的沟槽部接触。发射区12的掺杂浓度高于漂移区18的掺杂浓度。
基区14设置在发射区12的下方。本例的基区14被设置为与发射区12接触。基区14可以与台面部60的两侧的沟槽部接触。
蓄积区16设置在基区14的下方。蓄积区16是掺杂浓度高于漂移区18的掺杂浓度的N+型的区域。通过在漂移区18与基区14之间设置高浓度的蓄积区16，从而能够提高载流子注入增强效应(IE效应)，降低导通电压。蓄积区16可以被设置为覆盖各台面部60中的基区14的整个下表面。
在二极管部80的台面部61，与半导体基板10的上表面21接触地设置有P-型的基区14。在基区14的下方设置有漂移区18。在台面部61中，也可以在基区14的下方设置有蓄积区16。
在晶体管部70和二极管部80中，可以分别在漂移区18下设置有N+型的缓冲区20。缓冲区20的掺杂浓度高于漂移区18的掺杂浓度。缓冲区20具有掺杂浓度高于漂移区18的掺杂浓度的峰25。峰25的掺杂浓度是指峰25的顶点处的掺杂浓度。另外，漂移区18的掺杂浓度可以使用掺杂浓度分布实质上(大致)平坦的区域中的掺杂浓度的平均值。
本例的缓冲区20在半导体基板10的深度方向(Z轴方向)上具有三个以上的峰25。缓冲区20的峰25例如是氢(质子)或磷的浓度峰。缓冲区20可以作为防止从基区14的下端扩展的耗尽层到达P+型的集电区22和N+型的阴极区82的场截止层而发挥功能。在本说明书中，将缓冲区20的上端的深度位置设为Zf。深度位置Zf可以是掺杂浓度变得高于漂移区18的掺杂浓度的位置。
在晶体管部70中，在缓冲区20之下设置有P+型的集电区22。集电区22的受主浓度高于基区14的受主浓度。集电区22可以包含与基区14相同的受主，也可以包含与基区14不同的受主。集电区22的受主例如是硼。
在二极管部80中，在缓冲区20之下设置有N+型的阴极区82。阴极区82的施主浓度高于漂移区18的施主浓度。阴极区82的施主例如是氢或磷。应予说明，各区域的成为施主和受主的元素并不限于上述的示例。集电区22和阴极区82在半导体基板10的下表面23露出，并且与集电电极24连接。集电电极24可以与半导体基板10的整个下表面23接触。发射电极52以及集电电极24由铝等金属材料形成。
在半导体基板10的上表面21侧设置有一个以上的栅极沟槽部40和一个以上的虚设沟槽部30。各沟槽部从半导体基板10的上表面21起贯穿基区14而到达漂移区18。在设置有发射区12、接触区15和蓄积区16中的至少任一个的区域中，各沟槽部还贯穿这些掺杂区而到达漂移区18。沟槽部贯穿掺杂区并不限于以在形成掺杂区之后形成沟槽部的顺序制造的情况。在形成沟槽部之后，在沟槽部之间形成掺杂区的情况也包含在沟槽部贯穿掺杂区的情况内。
如上所述，在晶体管部70设置有栅极沟槽部40和虚设沟槽部30。在二极管部80设置有虚设沟槽部30，并且未设置栅极沟槽部40。在本例中，二极管部80与晶体管部70之间的X轴方向上的边界是阴极区82与集电区22之间的边界。
栅极沟槽部40具有设置在半导体基板10的上表面21的栅极沟槽、栅极绝缘膜42和栅极导电部44。栅极绝缘膜42以覆盖栅极沟槽的内壁的方式设置。栅极绝缘膜42可以通过将栅极沟槽的内壁的半导体氧化或氮化而形成。栅极导电部44在栅极沟槽的内部设置在比栅极绝缘膜42更靠内侧的位置。即，栅极绝缘膜42将栅极导电部44与半导体基板10绝缘。栅极导电部44由多晶硅等导电材料形成。
栅极导电部44可以设置为在深度方向上比基区14长。该截面中的栅极沟槽部40在半导体基板10的上表面21被层间绝缘膜38覆盖。栅极导电部44电连接于栅极布线。如果对栅极导电部44施加预定的栅极电压，则在基区14中的与栅极沟槽部40接触的界面的表层形成由电子的反型层形成的沟道。
虚设沟槽部30在该截面中可以具有与栅极沟槽部40相同的结构。虚设沟槽部30具有设置在半导体基板10的上表面21的虚设沟槽、虚设绝缘膜32和虚设导电部34。虚设导电部34电连接于发射电极52。虚设绝缘膜32以覆盖虚设沟槽的内壁的方式设置。虚设导电部34设置在虚设沟槽的内部，并且设置在比虚设绝缘膜32更靠内侧的位置。虚设绝缘膜32将虚设导电部34与半导体基板10绝缘。虚设导电部34可以由与栅极导电部44相同的材料形成。例如虚设导电部34由多晶硅等导电材料形成。虚设导电部34可以在深度方向上具有与栅极导电部44相同的长度。
本例的栅极沟槽部40和虚设沟槽部30在半导体基板10的上表面21被层间绝缘膜38覆盖。应予说明，虚设沟槽部30的底部和栅极沟槽部40的底部可以是向下侧凸出的曲面状(在截面中为曲线状)。在本说明书中，将栅极沟槽部40的下端的深度位置设为Zt。
漂移区18可以包含在图4等中说明的平坦部150。即，漂移区18主要具有根据体施主浓度和氢施主(VOH缺陷)浓度确定的施主浓度。在漂移区18可以配置有氢化学浓度CH的第二峰141。在除漂移区18以外的区域局部地注入有掺杂剂。因此，这些区域中的掺杂浓度与在图4等中说明的施主浓度DD不同。
图13是表示图12的F-F线的位置处的深度方向上的载流子浓度分布的一个示例的图。在图13中，同时示出了氢浓度分布CH的一部分。图13的纵轴为对数轴。
本例的缓冲区20中的载流子浓度分布具有在深度方向上设置在不同位置的多个峰25。峰25是施主浓度的峰。峰25可以具有氢作为杂质。通过设置多个峰25，从而能够进一步抑制耗尽层到达集电区22。第二施主峰111可以作为缓冲区20中的任意一个峰25而发挥功能。
作为一个示例，第二施主峰111可以作为缓冲区20的多个峰25中的距半导体基板10的下表面23最远的峰而发挥功能。平坦部150配置在包含在缓冲区20的第二施主峰111与第一施主峰121之间。
第二施主峰111的施主浓度可以高于缓冲区20的多个峰25中的接着第二施主峰111距下表面23第二远的峰25的施主浓度。通过将第二施主峰111的浓度设置得高，从而易于形成平坦部150。氢化学浓度分布CH可以在深度位置Z2与下表面23之间具有一个以上的氢浓度峰194。氢浓度峰194可以配置在缓冲区20。氢浓度峰194可以配置在与峰25相同的深度位置。
本例的蓄积区16具有多个峰26。峰26是施主浓度的峰。本例的第一施主峰121配置于比蓄积区16更靠下表面23侧的位置。在第一施主峰121与蓄积区16之间可以设置有掺杂浓度比平坦部150的掺杂浓度低的区域180。区域180的掺杂浓度可以是体施主浓度NB0。
另外，半导体装置100作为半导体基板10也可以使用在制造半导体晶锭时磷(P)等掺杂剂未掺杂到整个晶锭的无掺杂基板。在这种情况下，区域180的基础掺杂浓度Dn低于体掺杂浓度NB0。基础掺杂浓度Dn为例如1×1010atoms/cm3以上且5×1012atoms/cm3以下。基础掺杂浓度Dn可以为1×1011atoms/cm3以上。基础掺杂浓度Dn可以为5×1012atoms/cm3以下。
图14是表示图10中的g-g截面的一个示例的图。图14所示的截面是包含边缘终端结构部90和晶体管部70的XZ面。应予说明，在边缘终端结构部90和晶体管部70之间，在半导体基板10的上方配置有外周栅极布线130。外周栅极布线130与发射电极52分离地设置。另外，在边缘终端结构部90和晶体管部70之间，在半导体基板10的上表面21配置有阱区11。本例的阱区11设置在比沟槽部浅的范围。晶体管部70的结构与在图10～图12中说明的晶体管部70相同。
在边缘终端结构部90设置有多个保护环92、多个场板94和沟道截断环174。在边缘终端结构部90中，在与下表面23接触的区域可以设置有集电区22。各保护环92可以设置为在上表面21包围有源部160。多个保护环92可以具有将在有源部160产生的耗尽层向半导体基板10的外侧扩展的功能。由此，能够防止半导体基板10内部的电场集中，并能够提高半导体装置100的耐压。
本例的保护环92是在上表面21附近通过离子注入而形成的P型的半导体区域。保护环92的底部的深度可以比栅极沟槽部40和虚设沟槽部30的底部的深度浅。
保护环92的上表面被层间绝缘膜38覆盖。场板94由金属或多晶硅等导电材料形成。场板94可以由与发射电极52相同的材料形成。场板94设置在层间绝缘膜38上。场板94通过设置在层间绝缘膜38的贯通孔连接于保护环92。
沟道截断环174被设置为在端边162的上表面21和侧面露出。沟道截断环174是掺杂浓度高于漂移区18的掺杂浓度的N型的区域。沟道截断环174具有使在有源部160产生的耗尽层在半导体基板10的端边162终止的功能。
在本例中，氢化学浓度的第二峰141配置在阱区11的底部与半导体基板10的下表面23之间。第二峰141也可以设置在边缘终端结构部90。另外，第二峰141也可以设置在边缘终端结构部90与晶体管部70之间。第二峰141可以设置在半导体基板10的整个XY面。图1等所示的通过区106从半导体基板10的下表面23起形成至第二峰141为止。
图15是表示图10中的g-g截面的另一示例的图。在本例中，阱区11被设置为到比栅极沟槽部40和虚设沟槽部30的下端深的位置为止。其他结构可以与图14的示例相同。在该截面中至少一个沟槽部可以配置在阱区11的内部。在图15的示例中，最接近边缘终端结构部90的一个沟槽部配置在阱区11的内部。
本例的第二峰141配置在阱区11的下端与半导体基板10的上表面21之间。在另一示例中，第二峰141也可以配置在阱区11的下端与半导体基板10的下表面23之间。
图16是表示半导体装置100的制造方法的一个示例的图。本例的制造方法包括基板准备步骤S1600、器件制造步骤S1606、浓度测定步骤S1602以及注入量算出步骤S1604。
在基板准备步骤S1600中，准备半导体基板10。半导体基板10例如是MCZ基板。在浓度测定步骤S1602中，测定半导体基板10的氧化学浓度COX。在浓度测定步骤S1602中，可以通过FTIR法(红外吸收光谱法)测定氧化学浓度。另外，在浓度测定步骤S1602中，可以还测定半导体基板10的基板电阻值(Ω·cm)。
在注入量算出步骤S1604中，基于在S1602中测定的氧化学浓度来算出注入到深度位置Z1的带电粒子束的注入量。如上所述，根据带电粒子束的注入量，能够控制形成的VOH缺陷浓度。在注入量算出步骤S1604中，可以以在图4等中说明的平坦部150的基板电阻值成为预定的目标电阻值的方式算出带电粒子束的注入量。目标电阻值可以由半导体装置100的制造者设定。平坦部150的基板电阻值一对一地与平坦部150的施主浓度对应。因此，确定平坦部150的基板电阻值成为目标电阻值那样的施主浓度增加量。如图6和图7所示，带电粒子束的注入量、施主浓度增加量和氧化学浓度之间的关系能够实验性地预先获取。在注入量算出步骤S1604中，可以基于预先获取的上述关系，算出带电粒子束的注入量。
如果将上述的式(11)和式(12)代入到式(2)，则得到式(13)。
NVOH＝c×(DH)d+e×(DH)f×COX…式(13)
另外，根据式(1)，式(13)成为式(14)。
NF-NB0＝c×(DH)d+e×(DH)f×COX…式(14)
最终掺杂浓度NF为设定值，体施主浓度NB0为测定值或根据半导体晶片的规格值是已知的。氧化学浓度COX通过S1602的测定而是已知的。参数c、d、e、f如上所述能够实验性地预先获取。因此，式(14)的变量仅为带电粒子的注入量(在本例中为氢离子的剂量DH)。通过数值性地求解式(14)，从而能够算出带电粒子的注入量。由式(14)得到的带电粒子的注入量DH可以具有反映了式(8)、式(10)和式(11)的拟合中的各数据的值的偏差的幅度(误差)。即，带电粒子的注入量DH只要相对于由式(13)或式(14)得到的值为例如±50％的范围内，则可以认为是由式(13)或式(14)得到的值。
本例的器件制造步骤S1606包括粒子注入步骤S1608、氢注入步骤S1610和热处理步骤S1612。器件制造步骤S1606包括形成图10至图12中所说明的各构成的步骤，但在图16中省略。
在粒子注入步骤S1608中，从半导体基板10的下表面23以通过半导体基板10的深度方向上的厚度的一半以上的方式注入带电粒子束。在S1608中，作为带电粒子束，可以注入质子等氢离子。由此，形成如图2所示的第二峰141。另外，形成如图2所示的空位浓度NV的分布。S1608中的带电粒子束的注入量被调整为在注入量算出步骤S1604中算出的注入量。由此，能够形成平坦部150成为目标电阻值那样的浓度的空位。
应予说明，在带电粒子束为电子束的情况下，不形成第二峰141。在这种情况下，也形成与电子束的注入量相对应的浓度的空位。因此，通过调整电子束的注入量，从而能够形成平坦部150成为目标电阻值那样的浓度的空位。
在氢注入步骤S1610中，将氢离子注入到半导体基板10的下表面23侧。在S1608中，将氢离子注入到在图1等中说明的深度位置Z2。在氢注入步骤S1610中，可以注入能够将在S1608中形成的空位充分封端的浓度的氢离子。粒子注入步骤S1608和氢注入步骤S1610在热处理步骤S1612之前进行。
在热处理步骤S1612中，对半导体基板10进行热处理。热处理步骤S1612的热处理温度可以为350℃以上且380℃以下。通过这样的方法，即使在半导体基板10的氧化学浓度存在偏差，也能够将平坦部150的电阻值调整为目标值。
在粒子注入步骤S1608之前，可以形成图12所示的结构中的半导体基板10的上表面21侧的结构。上表面21侧的结构可以包括各沟槽部、发射区12、基区14、蓄积区16、层间绝缘膜38和发射电极52。另外，在粒子注入步骤S1608之前，可以形成阴极区82和集电区22。在粒子注入步骤S1608中，可以将带电粒子束注入到比栅极沟槽部40的下端更靠下表面23侧的深度位置Z1。由此，能够抑制由带电粒子束注入引起的损伤对栅极绝缘膜42带来影响。
图17是表示带电粒子束的注入量的计算方法的另一示例的图。本例的带电粒子束为氢离子。图17包括表示氧化学浓度与施主浓度增加量之间的关系的上图、以及表示氢离子剂量与氧化学浓度的倒数之间的关系的下图。上图是将图6的图表的一部分放大而得的图。
在上图中，用单点划线表示施主浓度增加量的目标值。目标增加量是用于使平坦部150的电阻值为目标值的增加量。根据上图，在直线602、603上得到与目标增加量对应的氧化学浓度。下图标绘了从上图得到的氧化学浓度的倒数与直线602、603上的氢离子剂量之间的关系。另外，在下图中，用曲线近似氧化学浓度的倒数与氢离子剂量之间的关系。
如果预先获得下图所示的关系，则能够根据用于半导体装置100的制造的半导体基板10的氧化学浓度来计算出应注入的氢离子剂量。例如，在半导体基板10的氧化学浓度为3.7×1017atoms/cm3的情况下，氧化学浓度的倒数为2.8×10-18。根据下图的关系，能够算出与2.8×10-18对应的氢离子剂量为4.2×1012ions/cm2。下图的关系根据施主浓度的目标增加量而变化。因此，如果预先获得上图的关系，则能够根据施主浓度的目标增加量和氧化学浓度来计算出应注入的氢离子剂量。
图18是表示半导体装置100的制造方法的另一示例的图。本例的制造方法相对于图16所示的示例，还包括氧导入步骤S1802。其他步骤与图16的示例相同。氧导入步骤S1802在粒子注入步骤S1608之前进行。
氧导入步骤S1802将氧导入到半导体基板10的内部。氧导入步骤S1802可以通过在含有氧的气氛中对半导体基板10进行热处理来将氧导入到半导体基板10。在氧导入步骤S1802中，可以以使半导体基板10的氧化学浓度成为预定的范围内的方式导入氧。通过将氧导入到半导体基板10，从而变得易于调整平坦部150的施主浓度。例如，即使在S1600中准备的半导体基板10中的氧化学浓度低，无法充分地形成VOH缺陷的情况下，通过将氧导入到半导体基板10，也能够提高氧化学浓度。
在氧导入步骤S1802中导入的氧化学浓度(称为导入浓度)可以大于氧导入步骤S1802之前的半导体基板10的氧化学浓度(称为原浓度)。因为导入浓度能够通过上述的热处理的温度、时间、气氛中的氧浓度等条件而精度良好地进行控制，所以通过使导入浓度的比例大于原浓度，能够降低半导体基板10的氧化学浓度的偏差。导入浓度可以为原浓度的2倍以上，也可以为原浓度的5倍以上，还可以为原浓度的10倍以上。
在氧导入步骤S1802中，可以根据在浓度测定步骤S1602中测定的氧化学浓度来将氧导入到半导体基板10。例如可以以在氧导入步骤S1802中导入的氧化学浓度与在浓度测定步骤S1602中测定的氧化学浓度之和成为预定的目标值的方式导入氧。浓度测定步骤S1802可以测定在进行氧导入步骤S1802之后的半导体基板10的氧化学浓度。在这种情况下，能够进一步精度良好地算出带电粒子束的注入量。
图19是表示器件制造步骤S1606的一个示例的图。本例的器件制造步骤S1606包括上表面侧工序S1902和下表面侧工序S1904。上表面侧工序S1902是形成半导体基板10的上表面21侧的结构的步骤。上表面21侧的结构包括例如沟槽部、发射区12、基区14、蓄积区16、阱区11、发射电极52、栅极布线、保护环92、场板94、沟道截断环174和层间绝缘膜38。下表面侧工序S1904是形成半导体基板10的下表面23侧的结构的步骤。下表面23侧的结构包括例如阴极区82、集电区22、缓冲区20以及集电电极24。
在本例中，在上表面侧工序S1902中，进行氧导入步骤S1802。氧导入步骤S1802也可以兼作为了形成上表面21侧的结构而进行的热处理步骤。例如氧导入步骤S1802可以是在将掺杂剂注入到发射区12、基区14或蓄积区16之后进行的热处理步骤。
在本例中，在下表面侧工序S1904中，进行粒子注入步骤S1608、氢注入步骤S1610和热处理步骤S1612。氢注入步骤S1610和热处理步骤S1612可以是形成缓冲区20的工序的一部分。即，氢注入步骤S1610可以形成缓冲区20的任意一个峰25。热处理步骤S1612可以在将氢离子注入到缓冲区20的多个峰25的位置之后进行。
图20是表示器件制造步骤S1606的另一示例的图。本例的器件制造步骤S1606与图19的示例的不同点在于，在下表面侧工序S1904中进行氧导入步骤S1802。其他步骤与图19的示例相同。氧导入步骤S1802也可以兼作为了形成下表面23侧的结构而进行的热处理步骤。例如，氧导入步骤S1802可以是在将掺杂剂注入到集电区22或阴极区82之后进行的热处理步骤。在本例中，氧导入步骤S1802也在氢注入步骤S1610之前进行。氧导入步骤S1802可以在带电粒子注入步骤S1608之前进行。
图21是表示氧贡献率ξ与配置有第二峰141的深度位置Z1之间的关系的图。在图21中，针对氢离子剂量为3×1014ions/cm2、1×1014ions/cm2、3×1013ions/cm2、1×1013ions/cm2、3×1012ions/cm2或1×1012ions/cm2的各个情况，表示氧贡献率ξ与深度位置Z1之间的关系。
如图8和图9所示，氧贡献率ξ根据深度位置Z1而变化。将图8中用四方形标绘的各点标绘于图21中的Z1＝100μm的深度位置。另外，将图9中用四方形标绘的各点标绘于图21中的Z1＝50μm的深度位置。而且，在图21中追加Z1＝150μm的深度位置处的标绘图。对于氢离子剂量为3×1014ions/cm2、1×1014ions/cm2、以及1×1012ions/cm2省略了在图21中的标绘图。在图21中用粗线表示将这些标绘图按每个氢离子剂量分别用最小二乘法进行直线近似(横轴为线性，纵轴为常用对数)而得的线。氧贡献率ξ可以相对于深度位置Z1呈指数地减小。
根据图21所示的关系、相对于深度位置Z1的氢离子的剂量DH、以及深度位置Z1，能够检测出氧贡献率ξ。深度位置Z1能够根据半导体装置100的氢化学浓度分布的峰的位置来进行测定。另外，关于在深度位置Z1具有顶点的氢化学浓度的山形的峰，剂量DH可以通过在深度方向上对氢化学浓度进行积分来进行测定。作为一个示例，积分范围可以是氢化学浓度的峰值的10％处的全宽(FW10％M)。或者，剂量DH也可以是在氢化学浓度的峰值上乘以半峰宽(FWHM)而得的值。
例如，在图21中用黑色圆表示深度位置Z1为120μm且剂量DH为5×1012ions/cm2的情况。在这种情况下，氧贡献率ξ大约为ξ＝1.2×10-4。将该值设为ξ1。
图22是表示空位浓度NV与配置有第二峰141的深度位置Z1之间的关系的图。在图21中，针对氢离子剂量为3×1014ions/cm2、1×1014ions/cm2、3×1013ions/cm2、1×1013ions/cm2、3×1012ions/cm2或1×1012ions/cm2的各个情况，表示氧贡献率ξ与深度位置Z1之间的关系。如图8及图9所示，对于空位浓度NV，也与氧贡献率ξ同样地根据深度位置Z1而变化。图22的图表与图21的图表同样地制作。空位浓度NV可以相对于深度位置Z1呈指数地减小。
根据图22所示的关系、相对于深度位置Z1的氢离子的剂量DH、以及深度位置Z1，能够检测出空位浓度NV。如在图21中说明的那样，深度位置Z1和剂量DH能够根据半导体装置100进行测定。例如，在图22中用黑色圆表示深度位置Z1为120μm且剂量DH为5×1012ions/cm2的情况。在这种情况下，空位浓度NV约为NV＝7×1012ions/cm3。将该值设为NV1。
根据算出的氧贡献率ξ1和空位浓度NV1、以及氧化学浓度COX，能够使用式(2)来算出VOH缺陷浓度NVOH1(氢施主浓度的第一值)。即，第一值NVOH1是平坦部150中的氧化学浓度乘以氧贡献率而得的值与平坦部150的空位浓度之和。氧化学浓度COX只要测定半导体装置100中的氧化学浓度即可。例如在氧化学浓度COX为2×1017atoms/cm3的情况下，VOH缺陷浓度NVOH1为如下所述。
NVOH1＝7×1012+1.2×10-4×2×1017＝3.1×1013(atoms/cm3)
另一方面，VOH缺陷浓度NVOH能够根据半导体装置100的特性进行测定。例如，VOH缺陷浓度NVOH能够根据最终掺杂浓度NF与体施主浓度NB0的差值(NF-NB0)来进行测定。最终掺杂浓度NF和体施主浓度NB0可以根据半导体装置100来进行测定。将测定的VOH缺陷浓度NVOH设为NVOH2(氢施主浓度的第二值)。即，第二值NVOH2是从平坦部150的施主浓度减去体施主浓度而得的差值。例如，在最终掺杂浓度NF为7×1013(atoms/cm3)、体施主浓度NB0为2×1012(atoms/cm3)的情况下，VOH缺陷浓度NVOH2为如下所述。
NVOH2＝7×1013-2×1012＝6.8×1013(atoms/cm3)
如果算出的NVOH1与实测值的NVOH2充分一致，则能够判定为算出的氧贡献率ξ1和空位浓度NV1大致正确。即，只要氢施主浓度的第一值NVOH1相对于氢施主浓度的第二值NVOH2的比NVOH1/NVOH2为0.1≤NVOH1/NVOH2≤10，就可以作为充分一致。在上述的示例的情况下，NVOH1/NVOH2＝3.1×1013/6.8×1013≈0.46，算出的氧贡献率ξ1和空位浓度NV1是正确的。
如果算出的NVOH1与实测值的NVOH2充分一致或者算出的氧贡献率ξ1在预定的范围内，则能够判定为半导体装置100的氧贡献率ξ在该范围内。同样地，如果算出的NVOH1与实测值的NVOH2充分一致或者算出的空位浓度NV1在预定的范围内，则能够判定为半导体装置100的空位浓度NV1在该范围内。
在0.2≤NVOH1/NVOH2≤5的情况下，也可以判定为算出的NVOH1与实测值的NVOH2充分一致。另外，在0.3≤NVOH1/NVOH2≤3的情况下，也可以判定为算出的NVOH1与实测值的NVOH2充分一致。在0.5≤NVOH1/NVOH2≤2的情况下，也可以判定为算出的NVOH1与实测值的NVOH2充分一致。
在式(1)中，考虑了在氢施主(VOH缺陷)的生成中氧的贡献。但是，像如后所述深度位置Z1浅的情况、氢离子剂量高的情况、或者碳化学浓度高的情况等那样，也会考虑在氢施主的生成中无法忽视碳的贡献的情况。相对于碳的化学浓度，将有助于氢施主的掺杂浓度的碳的化学浓度的比例设为碳贡献率η。碳贡献率η可以认为是在预定的区域(例如从下表面或上表面起算的深度位置)中的全部的碳原子的化学浓度中，有助于氢施主的形成的碳原子的化学浓度的比例。在使碳化学浓度增加的情况下，碳贡献率η可以设为氢施主的浓度的增加量相对于碳化学浓度的增加量的比例。碳贡献率可以为0.01％～10％(即0.0001以上且0.1以下)的值。
图23表示图1的A-A线所示的位置处的热处理后的氢化学浓度CH、氧化学浓度COX、碳化学浓度CC、贡献氧浓度NOX、贡献碳浓度NC和VOH缺陷浓度NVOH的深度方向上的分布。本例的半导体装置100的除碳化学浓度CC和贡献碳浓度NC以外的结构和制造方法与图1至图22中说明的半导体装置100相同。
碳在大多数情况下是在制造晶锭时导入，并且在半导体基板10的内部大多数情况下是均匀地分布的。碳化学浓度CC可以遍及半导体基板10的整体是均匀的。在另一示例中，碳化学浓度CC可以从半导体基板10的下表面23朝向上表面21单调地增加，也可以从半导体基板10的下表面23朝向上表面21单调地减少。另外，半导体基板10的上表面21或下表面23的附近的碳有时被释放到半导体基板10的外部。碳化学浓度CC可以与氧化学浓度COX同样地在上表面21和下表面23的附近朝向上表面21和下表面23单调地减少。在除上表面21和下表面23的附近以外，碳化学浓度CC可以如上所述是均匀的，也可以单调地增加或减少。
平坦部150中的碳化学浓度CC可以为1×1013atoms/cm3以上且1×1016atoms/cm3以下。碳化学浓度CC可以为1×1014atoms/cm3以上。碳化学浓度CC可以为5×1015atoms/cm3以下，也可以为2×1015atoms/cm3以下。碳化学浓度CC可以小于氧化学浓度COX。碳化学浓度CC可以为氧化学浓度COX的1/100以下，也可以为氧化学浓度COX的1/1000以下。应予说明，在本说明书中规定了半导体基板10的碳化学浓度CC的情况下，如果没有特别说明，则第二峰141与第一峰133之间的整体满足该碳化学浓度的规定。可以是第二峰141与下表面23之间的整体满足该碳化学浓度的规定，也可以是整个半导体基板10满足该碳化学浓度的规定。
贡献碳浓度NC是指有助于形成VOH缺陷的碳的浓度。实验性地确认到如果碳化学浓度CC发生变化，则有时VOH缺陷的浓度也发生变化。在本说明书中，将贡献碳浓度NC与碳化学浓度CC之比设为碳贡献率η。即，η＝NC/CC。碳贡献率η为0以上且1以下。碳贡献率η的单位为无量纲量。
贡献碳浓度NC的分布可以与碳化学浓度CC的分布为相似形。例如，贡献碳浓度NC可以在半导体基板10的深度方向上是均匀的，也可以在半导体基板10的深度方向上单调地增加或减少。另外，贡献碳浓度NC可以具有在预定的深度位置具有峰的分布。
接下来，对半导体基板10中的碳贡献率η的范围等进行说明。将考虑了碳贡献率η时的VOH缺陷浓度NVOH设为式(2a)。
NVOH＝NV+ξCOX+ηCC…式(2a)
式(2a)的VOH缺陷浓度NVOH是在式(2)中说明的VOH缺陷浓度NVOH上加上碳化学浓度CC与碳贡献率η之积而得的。即，将因存在碳而增加的氢施主浓度与式(2)的VOH缺陷浓度NVOH相加。应予说明，贡献碳而生成的氢施主并不限于VOH缺陷，但在式(2a)中，将因存在碳而增加的氢施主浓度包含于VOH缺陷浓度NVOH。
图24是表示施主浓度增加量与碳化学浓度CC之间的关系的图。本例的施主浓度增加量的测定方法与图6的示例相同。另外，本例的半导体基板10的碳化学浓度CC在深度方向上均匀地分布。
在图24中，将深度位置Z1设为50μm。在本例中，对向深度位置Z1注入的氢离子的剂量为3×1012ions/cm2、1×1013ions/cm2、3×1013ions/cm2这3种进行表示。用标绘图621表示氢离子的剂量为3×1013ions/cm2的样品，用标绘图622表示氢离子的剂量为1×1013ions/cm2的样品，用标绘图623表示氢离子的剂量为3×1012ions/cm2的样品。另外，各标绘图的大小表示氧化学浓度COX的大小。如图24所示，施主浓度增加量与碳化学浓度CC成比例地实质上(大致)线性地增大。
在图24的示例中，算出用直线近似碳化学浓度CC与施主浓度增加量之间的关系而得的近似式。在图24中，用直线611近似氢离子的剂量为3×1013ions/cm2的示例，用直线612近似氢离子的剂量为1×1013ions/cm2的示例，用直线613近似氢离子的剂量为3×1012ions/cm2的示例。
用式(8a)表示各直线。
NVOH＝a×CC+b…式(8a)
此时，通过最小二乘法的拟合算出的各直线的斜率a和截距b如下所述。
直线611：a＝5.00851×10-2、b＝6.46656×1013
直线612：a＝2.35891×10-2、b＝4.14509×1013
直线613：a＝7.13212×10-3、b＝2.26076×1013
如图24所示，在VOH缺陷形成中，在碳化学浓度CC与氧化学浓度COX之间未必有强相关。例如，如果像碳化学浓度CC为6×1014atoms/cm3的情况和碳化学浓度CC为8×1014atoms/cm3的情况那样，将碳化学浓度CC为相同数量级的半导体基板10进行比较，则氧化学浓度COX(标绘图的大小)分别为9×1015atoms/cm3和2.4×1017atoms/cm3，存在10倍以上的差。另一方面，碳化学浓度CC为2.5×1015atoms/cm3的半导体基板10与上述的示例相比，碳化学浓度CC高达3倍左右。但是，该半导体基板10的氧化学浓度COX为4×1017atoms/cm3，氧化学浓度COX的差异没有那么大。
图25是表示施主浓度增加量与氧化学浓度COX之间的关系的图。在本例中，将图24所示的各标绘图分为碳化学浓度CC小(1×1015atoms/cm3以下)的组和碳化学浓度CC大(2×1015atoms/cm3以上)的组，用直线近似施主浓度增加量与氧化学浓度COX之间的关系。
在图25中，用直线631表示氢离子的剂量为3×1013ions/cm2的标绘图中碳化学浓度CC大的组，用直线641表示其中碳化学浓度CC小的组。另外，用直线632表示氢离子的剂量为1×1013ions/cm2的标绘图中碳化学浓度CC大的组，用直线642表示其中碳化学浓度CC小的组。另外，用直线633表示氢离子的剂量为3×1012ions/cm2的标绘图中碳化学浓度CC大的组，用直线643表示其中碳化学浓度CC小的组。
在用式(8)表示各直线的情况下，各直线的斜率a和截距b如下所述。
直线631：a＝3.64419×10-4、b＝4.15739×1013
直线641：a＝2.80673×10-4、b＝4.15739×1013
直线632：a＝2.04534×10-4、b＝2.21483×1013
直线642：a＝1.67965×10-4、b＝2.21483×1013
直线633：a＝8.60908×10-5、b＝8.32518×1013
直线643：a＝8.05915×10-5、b＝8.32518×1013
在氢离子的剂量相等的情况下，作为截距的空位浓度NV是实质上(大致)相同的值。自然地认为与氧的情况同样，如果碳化学浓度接近0，则空位浓度NV收敛于一定值。
碳化学浓度CC大的组的直线的斜率大于碳化学浓度CC小的组的直线的斜率。即，通过增加碳化学浓度CC来增加施主浓度增加量。而且，通过增加氢离子的剂量来增加施主浓度增加量。即，VOH缺陷浓度NVOH的增加量相对于氧化学浓度COX的增加量之比(直线的斜率)变大。
各直线的斜率a为氧贡献率ξ。假设因碳化学浓度CC的增加，氧贡献率ξ变成α倍。应予说明，α≥1。VOH缺陷浓度NVOH成为式(2b)。
NVOH＝NV+αξCOX···式(2b)
如果比较式(2a)和式(2b)，则得到式(15)。
ξCOX+ηCC＝αξCOX
η＝(α-1)(COX/CC)ξ···式(15)
如式(15)所示，碳贡献率η用每单位碳化学浓度的氧化学浓度COX/CC与ξ的增加量即(α-1)ξ的积来表示。即，碳贡献率η依赖于氧化学浓度COX和氧贡献率ξ。
如图25所示，如果氢离子的剂量相同且碳化学浓度CC增加，则VOH缺陷浓度NVOH的增加量相对于氧化学浓度COX的增加量之比(直线的斜率ξ)增加α倍，贡献碳浓度NC＝ηCC增加。即，不仅通过碳化学浓度CC的增加，还通过氧化学浓度COX的作用，使贡献碳浓度NC增加，根据增加的贡献碳浓度NC，VOH缺陷浓度NVOH增加。这启示了贡献碳而增加的施主有可能是与VOH缺陷不同的施主。在本说明书中，有时将贡献碳而增加的施主称为VOH-C缺陷。
图26是表示向深度位置Z1注入的氢离子剂量与碳贡献率η之间的关系的图。在图26中，表示了深度位置Z1为50μm、100μm、150μm这3种半导体基板10的特性。在本例中，与图8中的氧贡献率ξ同样地，相对于向深度位置Z1注入的氢离子剂量DH，用幂函数近似碳贡献率η。
在图26中，用曲线811近似Z1＝50μm时的氢离子剂量与碳贡献率η之间的关系，用曲线812近似Z1＝100μm时的氢离子剂量与碳贡献率η之间的关系，用曲线813近似Z1＝150μm时的氢离子剂量与碳贡献率η之间的关系。用式(15)表示各曲线801。此时，各曲线的系数g、h如下所述。
η＝g×(DH)h…式(15)
曲线811：g＝2.57839×10-13、h＝7.95528×10-1
曲线812：g＝1.35314×10-21、h＝1.38598
曲线813：g＝3.49381×10-31、h＝2.07102
图27是表示碳化学浓度CC小的组中的氧贡献率ξ与氢离子剂量DH之间的关系的图。碳化学浓度CC小的组是指，如在图25中说明的那样，碳化学浓度CC为1×1015atoms/cm3以下的组。因为氧贡献率ξ是没有碳化学浓度的影响的情况下的值，所以使用碳化学浓度CC小的组的值。在图27中，分别用曲线821、曲线822、曲线823表示深度位置Z1为50μm、100μm、150μm的3种半导体基板10的特性。与图8的示例同样地，各曲线是利用幂函数对各标绘图进行近似而得的曲线。
图28是表示碳化学浓度CC小的组中的空位浓度NV与氢离子剂量DH之间的关系的图。对于空位浓度NV，也是没有碳化学浓度的影响的情况下的值，因此使用碳化学浓度CC小的组的值。在图28中，分别用曲线831、曲线832、曲线833表示深度位置Z1为50μm、100μm、150μm的3种半导体基板10的特性。与图8的示例同样地，各曲线是利用幂函数对各标绘图进行近似而得的曲线。
在图26至图28中说明的各曲线均用幂函数来表示。因此，式(2a)成为式(13a)。
NVOH＝c×(DH)d+e×(DH)f×COX+g×(DH)h×CC…式(13a)
另外，根据式(1)，式(13a)成为式(14a)。
NF-NB0＝c×(DH)d+e×(DH)f×COX+g×(DH)h×CC…式(14a)
最终掺杂浓度NF是设定值，体施主浓度NB0为测定值或根据半导体晶片的规格值是已知的。氧化学浓度COX和碳化学浓度CC通过利用SIMS法等测定半导体基板10中的各浓度而得到。参数c、d、e、f、g、h能够实验性地预先获取。因此，式(14a)的变量仅为带电粒子的注入量(本例中为氢离子的剂量DH)，式(14a)的右边成为不相对于该注入量变化的常数。
通过数值性地求解式(14a)，能够算出相对于最终掺杂浓度NF的设定值，应注入到半导体基板10的带电粒子的剂量。由式(14a)得到的带电粒子的注入量DH可以具有反映了图26至图28中说明的各拟合中的各数据的值的偏差的幅度(误差)。即，带电粒子的注入量DH如果相对于由式(13a)或式(14a)得到的值为例如±50％的范围内，则可以认为是由式(13a)或式(14a)得到的值。
图29是表示半导体装置100的制造方法的一个示例的图。本例的制造方法的浓度测定步骤S1602和注入量算出步骤S1604中的工序与图18中说明的示例不同。除浓度测定步骤S1602和注入量算出步骤S1604以外的工序与图18的示例相同。
在本例的浓度测定步骤S1602中，与图18中的浓度测定步骤S1602的不同之处在于，除了测定氧化学浓度COX之外，还测定半导体基板10的碳化学浓度CC。其他方面与图18相关联地进行说明的示例相同。在浓度测定步骤S1602中，可以通过FTIR法(红外吸收光谱法)测定各浓度。
在注入量算出步骤S1604中，基于在S1602中测定的氧化学浓度和碳化学浓度，算出注入到深度位置Z1的带电粒子束的注入量。如上所述，根据带电粒子束的注入量，能够控制所形成的VOH缺陷浓度。在注入量算出步骤S1604中，可以基于式(13a)或式(14a)来算出注入量。在S1604中，可以以在图4等中说明的平坦部150的基板电阻值成为最终掺杂浓度NF的设定值的方式算出带电粒子束的注入量。
通过这样的方法，即使在半导体基板10的体施主浓度存在偏差，也能够将平坦部150的电阻值调整为目标值。在半导体基板10的预定的深度位置，将应生成的氢施主的浓度设为NVOH1，将实际生成的氢施主的浓度设为NVOH2。该深度位置可以包含于平坦部150。该深度位置可以是半导体基板10的深度方向上的中心。
根据式(2a)，应生成的氢施主的浓度NVOH1成为式(16)。用式(16)表示的NVOH1为第三值的一个示例。
NVOH1＝NV+ξCOX+ηCC···式(16)
如上所述，空位浓度NV、氧化学浓度COX、碳化学浓度CC、氧贡献率ξ、碳贡献率η能够通过测定半导体基板10来获取。另外，实际生成的氢施主的浓度NVOH2能够根据利用上述制造方法进行处理前的半导体基板10的施主浓度NB0与处理后的半导体基板10的施主浓度NF的差值来获取。该施主浓度的差值可以在平坦部150进行测定。半导体基板10的施主浓度NB0通过SIMS或SR的测定而得到。如果是SIMS，则从处理后的半导体基板10也能够得到半导体基板10的施主浓度NB0。
图30是表示空位浓度NV与深度位置Z1之间的关系的另一示例的图。在图30中，对于氢离子剂量为3×1014ions/cm2、1×1014ions/cm2、3×1013ions/cm2、1×1013ions/cm2、3×1012ions/cm2或1×1012ions/cm2的各个情况，示出氧贡献率ξ与深度位置Z1之间的关系。本例的关系与图22所示的关系实质上(大致)相同。作为一个示例，在图30中用黑色方形表示深度位置Z1为120μm，剂量DH为5×1012ions/cm2的情况。在这种情况下，空位浓度NV约为NV＝6×1012ions/cm3。将该值设为NV2。作为另一示例，在图30中用黑色菱形表示深度位置Z1为23μm，剂量DH为3×1012ions/cm2的情况。在这种情况下，空位浓度NV约为NV＝1.3×1013ions/cm3。将该值设为NV2。
图31是表示氧贡献率ξ与深度位置Z1之间的关系的另一示例的图。在图31中，对于氢离子剂量为3×1014ions/cm2、1×1014ions/cm2、3×1013ions/cm2、1×1013ions/cm2、3×1012ions/cm2或1×1012ions/cm2的各个情况，示出氧贡献率ξ与深度位置Z1之间的关系。在本例中，与图21所示的示例相比，氢离子剂量高的示例中的氧贡献率ξ对深度位置Z1的依赖性变小。即，图31所示的直线的斜率变小。作为一个示例，在图31中用黑色方形表示深度位置Z1为120μm，剂量DH为5×1012ions/cm2的情况。在这种情况下，氧贡献率ξ约为ξ＝1.1×10-4。将该值设为ξ2。作为另一示例，在图31中用黑色菱形表示深度位置Z1为23μm，剂量DH为3×1012ions/cm2的情况。在这种情况下，氧贡献率ξ约为ξ＝1.0×10-4。将该值设为ξ3。
图32是表示碳贡献率η与深度位置Z1之间的关系的图。与氧贡献率ξ同样，深度位置Z1越大，碳贡献率η越呈指数地减少。碳贡献率η的对深度位置Z1的依赖性强。另外，如果氢离子剂量高，则碳贡献率η变高。作为一个示例，在图32中用黑色方形表示深度位置Z1为120μm，剂量DH为5×1012ions/cm2的情况。在该情况下，碳贡献率η约为η＝2.1×10-4。将该值设为η2。作为另一示例，在图32中用黑色菱形表示深度位置Z1为23μm，剂量DH为3×1012ions/cm2的情况。在这种情况下，碳贡献率η约为η＝3.0×10-3。将该值设为η3。
如图30和图32所示，碳贡献率η的对深度位置Z1的依赖性与空位浓度NV的对深度位置Z1的依赖性为相同程度的强度。因此，可知碳与空位之间的相互作用大。如式(15)和与图25等关联地进行说明的那样，如果基于VOH缺陷浓度NVOH-氧化学浓度COX特性的斜率的增加是由与VOH缺陷不同的施主引起的这一启示，则推测为该施主至少由空位(V)、氧(O)、氢(H)、碳(C)形成。如上所述，将该施主称为VOH-C缺陷。VOH-C缺陷是氢施主的一个示例。
如图32所示，碳贡献率η大是在深度位置Z1浅、带电粒子(氢离子)剂量高的情况下。因此，在深度位置Z1比预定值(例如100μm)浅的情况下，如图29中说明的那样，可以基于碳化学浓度CC来设定带电粒子剂量。该预定值可以是70μm，也可以是50μm。另外，在深度位置Z1比预先设定的预定值浅且碳化学浓度CC为预定值(例如1×1013atoms/cm3)以上的情况下，可以基于碳化学浓度CC来设定带电粒子剂量。该预定值可以为5×1013atoms/cm3，也可以为1×1014atoms/cm3。
(实施例1)
考虑深度位置Z1为120μm，氢离子剂量DH为5×1012ions/cm2的示例。另外，氧化学浓度COX为4.0×1017atoms/cm3，碳化学浓度CC为2.0×1015atoms/cm3，最终掺杂浓度NF为7×1013/cm3，体施主浓度NB0为2×1012/cm3。
如上所述，根据图30、图31和图32中的黑色方形和黑色菱形与各图所示的关系，空位浓度NV约为6×1012/cm3，氧贡献率ξ约为1.1×10-4，碳贡献率约为2.1×10-4。图30、图31和图32所示的关系可以通过测定多个半导体基板10而实验性地预先获取。
根据式(16)，NVOH1能够如下式那样进行计算。
NVOH1＝6.0×1012+1.1×10-4×4.0×10172.1×10-4×2.0×1015＝5.04×1013/cm3
另外，NVOH2能够如下式那样进行计算。
NVOH2＝NF-NB0＝7×1013-2×1012＝6.8×1013/cm3
因此，NVOH1/NVOH2能够如下式那样进行计算。
NVOH1/NVOH2＝5.04×1013/6.8×1013＝0.74
因为在上述的0.1≤NVOH1/NVOH2≤10的范围内，所以在实施例1中，能够判定为NVOH1与NVOH2充分一致。
(实施例2)
考虑深度位置Z1为23μm，氢离子剂量DH为3×1012ions/cm2的示例。另外，氧化学浓度COX为1.5×1017atoms/cm3，碳化学浓度CC为5.1×1014atoms/cm3，最终掺杂浓度NF为1.4×1014/cm3，体施主浓度NB0为7.4×1013/cm3。
根据图30、图31和图32所示的关系，空位浓度NV约为1.3×1013/cm3，氧贡献率ξ约为1.0×10-4，碳贡献率约为3.0×10-3。根据式(16)，NVOH1为3.0×1013/cm3。另外，NVOH2为6.6×1013/cm3。
因此，NVOH1/NVOH2能够如下式那样进行计算。
NVOH1/NVOH2＝3.0×1013/6.6×1013＝0.45
因为在上述的0.1≤NVOH1/NVOH2≤10的范围内，因此在实施例2中，能够判定为NVOH1与NVOH2充分一致。
在NVOH1/NVOH2处于该范围内的情况下，可以判定为如在图29中说明的制造方法那样，基于氧化学浓度COX和碳化学浓度CC的测定结果设定了带电粒子的剂量。而且，NVOH1/NVOH2可以为0.2以上，也可以为0.3以上，还可以为0.5以上。NVOH1/NVOH2可以为5以下，也可以为3以下，还可以为2以下。
应予说明，即使在带电粒子不是氢离子的情况下，考虑了碳贡献率η的带电粒子剂量也可以同样地算出。例如在带电粒子为氦离子的情况下，对于注入氦离子的深度位置Z1，预先获取式(13b)的参数c～h。应予说明，DHe是对于深度位置Z1的氦离子剂量(ions/cm2)。
NVOH＝c×(DHe)d+e×(DHe)f×COX+g×(DHe)h×CC···式(13b)
该参数可以针对多种深度位置Z1获取。
另外，在制造工序开始前测定并获取半导体基板10的氧化学浓度COX和碳化学浓度CC。然后，根据式(13b)算出与应生成的NVOH的设定值对应的氦离子剂量DHe。
图33A、图33B、图33C是表示针对电气目标特性的空位浓度、氧贡献率、碳贡献率的氦离子剂量依赖性的图表。在图33B和图33C中，表示了注入氦离子的深度位置Z1为Z1＝a、Z1＝b、Z1＝c这三个示例。式(13)、式(13a)、式(13b)也能够应用于应生成的除NVOH以外的目标特性。该目标特性为例如半导体装置100的耐压(VB)、IGBT的导通电压(VCE)、开关时间(toff)、二极管的正向压降(VF)、反向恢复时间(trr)等。
为了得到目标特性，可以通过与图29同样的流程来制造半导体装置。即，预先在S1602中测定氧和碳的浓度，并在S1604中算出氦离子的注入量(剂量)。以该注入量在S1608中注入氦离子。S1610的氢离子注入可以进行，也可以不进行。在这些情况下，若将电气目标特性设为F，则例如式(13b)能够变形为下式。
F＝Nv′+ξ′COX+η′CC
＝c×(DHe)d+e×(DHe)f×COX+g×(DHe)h×CC…式(15)
右边的第一项是将换算为电气特性F的系数与通过氦离子注入和热处理而形成的空位浓度Nv相乘而得的Nv′。第二项的COX的系数部分是针对目标特性F的氧贡献率ξ′，是将换算为电气特性F的系数与上述的氧贡献率ξ相乘而得的量。第三项的CC的系数部分是针对目标特性F的碳贡献率η′，是将换算为电气特性F的系数与上述的碳贡献率η相乘而得的量。式(15)是预先针对氦离子的深度为2～3种或其以上，制作图33A、图33B、图33C中的至少一个图表而求出。即，参数c、d、e、f、g、h能够实验性地预先获取。因此，式(15)的变量仅为氦离子的注入量，式(15)的右边成为不相对于该注入量变化的常数。
应注入到半导体基板10的氦离子的剂量能够通过对式(15)进行数值性地求解来算出。应予说明，根据式(15)得到的氦离子的注入量DHe可以具有反映了下述说明的各拟合中的各数据的值的偏差的幅度(误差)。即，氦离子的注入量DHe只要相对于由式(15)得到的值为例如±50％的范围内，则可以认为是由式(15)得到的值。
电气目标特性F相对于上述的示例的各特性，能够变形为下式。
VB＝c×(DHe)d+e×(DHe)f×COX+g×(DHe)h×CC
VCE＝c×(DHe)d+e×(DHe)f×COX+g×(DHe)h×CC
toff＝c×(DHe)d+e×(DHe)f×COX+g×(DHe)h×CC
VF＝c×(DHe)d+e×(DHe)f×COX+g×(DHe)h×CC
trr＝c×(DHe)d+e×(DHe)f×COX+g×(DHe)h×CC。
在这些式中，参数c～h根据目标特性而成为不同的值。参数c～h的单位可以是与目标特性的单位、氦离子的剂量的单位、氧化学浓度的单位、碳化学浓度的单位整合的单位。
图34A、图34B、图34C是表示电气目标特性中的换算空位浓度Nv′、换算氧贡献率ξ′和换算碳贡献率η′各自的氦离子深度依赖性的图表。在各图中，示出了向深度位置Z1注入的氦离子剂量为DHe1、DHe2、DHe3、DHe4、DHe5、DHe6的6个示例。通过实验性地预先获取的参数c、d、e、f、g、h，还能够预先算出针对氦离子深度的换算空位浓度Nv′、换算氧贡献率ξ′和换算碳贡献率η′。使用该图表，可知半导体装置是否是基于图29的流程制造的。
通过例如SIMS测定半导体基板10中的氦原子的原子密度分布(化学浓度分布)，而氦离子的注入深度Z1设为该浓度分布的峰值的从注入面起算的深度。对于注入面来说，将氦原子的化学浓度分布从峰位置将拖尾拖拽得深的一侧的主面作为注入面。氦离子的剂量可以设为通过将测定的氦原子的化学浓度分布从注入面起在深度方向上进行积分而得到的积分值。通过在图34A、图34B、图34C的图表中将由以上内容算出的氦离子的深度和剂量进行插值，从而可知换算空位浓度Nv′、换算氧贡献率ξ′和换算碳贡献率η′。氧和碳的化学浓度可以通过SIMS求出。通过将这些值代入到式(15)，从而求出电气特性值F1。
另一方面，实际的电气特性F2能够通过半导体装置100的电气测定而得到。由此，如果算出值F1与测定值F2之比为0.1以上且10以下，则可以说半导体装置是基于图29的流程而制造的。上述的第一值或第三值是算出值F1的一个示例，第二值是测定值F2的一个示例。
图35是表示半导体装置100的制造方法的另一示例的图。本例的制造方法的不同点在于，包括参数获取步骤S3502和条件调整步骤S3503以代替在图16至图34C中说明的示例中的浓度测定步骤S1602和注入量算出步骤S1604。其他步骤与图16至图34C中说明的示例相同。虽然在图35中未示出氧导入步骤S1802，但本例的制造方法可以具有在图18中说明的氧导入步骤S1802，也可以不具有在图18中说明的氧导入步骤S1802。
在参数获取步骤S3502中，获取与在基板准备步骤S1600中准备的半导体基板10有关的参数。在图16等中说明的浓度测定步骤S1602是参数获取步骤S3502的一个示例。该参数可以包括在图16至图34C中说明的氧化学浓度或碳化学浓度等参数。在参数获取步骤S3502中，可以测定与半导体基板10有关的参数，也可以获取半导体基板10的规格值或设计值等。在参数获取步骤S3502中，可以获取对半导体基板10的氢施主浓度带来影响的参数或对半导体装置100的耐压带来影响的参数。在参数获取步骤S3502中，可以获取包含于半导体基板10的氧化学浓度、碳化学浓度、氧贡献率ξ和碳贡献率η中的至少一个。这些参数能够对氢施主浓度和半导体装置100的耐压带来影响。另外，在参数获取步骤S3502中，可以获取半导体基板10的厚度和体施主浓度中的至少一个。这些参数能够对半导体装置100的耐压带来影响。
在条件调整步骤S3503中，基于在参数获取步骤S3502中获取的至少一个参数，对粒子注入步骤S1608中的粒子注入条件、氢注入步骤S1610中的氢注入条件以及热处理步骤S1612中的热处理条件中的一个或多个条件进行调整。在条件调整步骤S3503中，可以以使半导体基板10的氢施主浓度或半导体装置100的耐压接近预定的目标值的方式调整这些条件。图16等中的注入量算出步骤S1604是条件调整步骤S3503的一个示例。粒子注入条件包括带电粒子的剂量和注入深度Z1(例如参照图2)中的至少一者。氢注入条件包括氢离子的剂量和注入深度Z2(例如参照图2)中的至少一者。热处理条件包括热处理温度和热处理时间中的至少一者。
例如，在参数获取步骤S3502中获取的参数表示难以在半导体基板10生成氢施主的状态的情况下，在条件调整步骤S3503中将各步骤的条件调整为促进半导体基板10中的氢施主的生成的条件。例如，如果半导体基板10的氧化学浓度低，则变得难以生成VOH缺陷。另一方面，提高粒子注入步骤S1608中的带电粒子束的剂量、提高氢离子注入步骤S1610中的氢离子的剂量、提高热处理步骤S1612中的热处理温度、以及延长热处理步骤S1612中的热处理时间均促进VOH缺陷的生成。条件调整步骤S3503可以进行这些处理中的至少一个。同样地，如果半导体基板10的氧化学浓度高，则变得容易生成VOH缺陷。另一方面，降低粒子注入步骤S1608中的带电粒子束的剂量、降低氢离子注入步骤S1610中的氢离子的剂量、降低热处理步骤S1612中的热处理温度、以及缩短热处理步骤S1612中的热处理时间均抑制VOH缺陷的生成。条件调整步骤S3503可以进行这些处理中的一个，也可以将多个处理组合来进行。另外，如果半导体基板10的碳化学浓度高，则存在容易生成VOH缺陷的倾向，如果碳化学浓度低，则存在难以生成VOH缺陷的倾向。关于氧贡献率ξ和碳贡献率η如上所述。条件调整步骤S3503可以基于这些参数进行与氧化学浓度同样的处理。
另外，在参数获取步骤S3502中获取的参数表示半导体装置100的耐压变低的状态的情况下，在条件调整步骤S3503中将各步骤的条件调整为使半导体装置100的耐压提高的条件。例如，如果半导体基板10的厚度小，则半导体装置100的耐压变小。另一方面，如果降低在半导体基板10生成的氢施主的浓度，则例如漂移区18的掺杂浓度变低。由此，半导体装置100的耐压提高。通过降低带电粒子的剂量或氢离子的剂量，从而能够降低氢施主的浓度。另外，通过降低热处理温度或缩短热处理时间，从而能够降低氢施主的浓度。另外，如果减小半导体基板10中的通过区106的Z轴方向上的长度，则高浓度的平坦部150(参照图3)的Z轴方向上的长度变小。由此，半导体装置100的耐压提高。通过区106的长度能够通过使带电粒子的注入位置Z1接近下表面23来缩短。条件调整步骤S3503可以进行这些处理中的一个，也可以将多个处理组合来进行。
另外，如果半导体基板10的体施主浓度NB0高，则漂移区18的掺杂浓度变高，半导体装置100的耐压变小。条件调整步骤S3503对于体施主浓度NB0也可以进行与半导体基板10的厚度同样的处理。
在条件调整步骤S3503中，可以基于获取的参数与预先设定的基准值的差值或比来调整各步骤的条件。可以通过实验等预先确定针对该差值和比将各步骤的条件调整多少即可。这样，通过基于获取的参数来调整各步骤的条件，从而能够调整半导体装置100的特性。另外，能够降低半导体装置100的特性的偏差。
图36是表示半导体装置100的制造方法的另一示例的图。本例的制造方法进行浓度测定步骤S1602作为图35中的参数获取步骤S3502。其他步骤与图35的示例相同。另外，在浓度测定步骤S1602中，与图16等的示例同样地测定半导体基板10的氧化学浓度。
在条件调整步骤S3503中，根据氧化学浓度来调整粒子注入步骤S1608中的带电粒子束的注入条件、氢注入步骤S1610中的氢离子的注入条件以及热处理步骤S1612中的热处理条件中的至少任意一个。在条件调整步骤S3503中，可以与图16等的示例同样地调整带电粒子束的注入条件。
在调整氢注入步骤S1610中的氢离子的注入条件的情况下，可以调整氢离子的剂量。通过调整氢离子的剂量，从而能够调整在通过区106扩散的氢浓度，而调整在通过区106生成的氢施主浓度。在条件调整步骤S3503中，可以在氧化学浓度高于氧基准值的情况下使氢离子的剂量低于氢基准值，并在氧化学浓度低于氧基准值的情况下使氢离子的剂量高于氢基准值。由此，能够降低氧化学浓度的偏差的影响，而精度良好地调整通过区106的掺杂浓度。
在调整热处理步骤S1612中的热处理条件的情况下，可以调整热处理温度和热处理时间中的至少一者。通过调整热处理温度或热处理时间，从而能够调整氢向通过区106的扩散，另外，能够调整氢施主的生成。在条件调整步骤S3503中，可以在氧化学浓度高于氧基准值的情况下使热处理温度低于温度基准值，并在氧化学浓度低于氧基准值的情况下使热处理温度高于温度基准值。同样地，可以在氧化学浓度高于氧基准值的情况下使热处理时间比时间基准值短，并在氧化学浓度低于氧基准值的情况下使热处理时间比时间基准值长。由此，能够降低氧化学浓度的偏差的影响，而精度良好地调整通过区106的掺杂浓度。
应予说明，在浓度测定步骤S1602中，也可以与图29的示例同样地，还测定半导体基板10的碳化学浓度。在条件调整步骤S3503中，可以还基于碳化学浓度来调整各步骤的条件。碳化学浓度高的一方存在氢施主的浓度变高的倾向。在条件调整步骤S3503中，可以在碳化学浓度高于碳基准值的情况下，以抑制氢施主的形成的方式调整条件，并在碳化学浓度低于碳基准值的情况下，以促进氢施主的形成的方式调整条件。
另外，在条件调整步骤S3503中，也可以基于粒子注入步骤S1608中的带电粒子束的注入深度Z1，调整氢注入步骤S1610中的氢离子的注入条件和热处理步骤S1612中的热处理条件。根据带电粒子束的注入深度Z1，通过区106的长度发生变化，形成于半导体基板10的内部的晶格缺陷的总量发生变化。氢施主的总形成量依赖于晶格缺陷的总量。因此，氢施主的总形成量根据带电粒子束的注入深度Z1而变化。在条件调整步骤S3503中，可以以使氢施主的总形成量接近预定的基准值的方式，调整氢离子的注入条件和热处理条件中的至少一者。在条件调整步骤S3503中，可以基于带电粒子束的注入深度Z1来校正根据氧化学浓度算出的氢离子的注入条件或热处理条件。
另外，在制造多个半导体装置100的情况下，粒子注入步骤S1608中的注入条件的调整以及氢注入步骤S1610中的注入条件的调整可以按每个半导体基板10(每个半导体装置100)来进行。另外，热处理步骤S1612中的热处理条件的调整可以对于多个半导体基板10共同进行。对多个半导体基板10的热处理可以将多个半导体基板10投入到共同的热处理炉中而并行地进行。对各个半导体基板10的带电粒子或氢离子的注入可以按每个半导体基板10进行。通过这样的处理，能够效率良好地进行对多个半导体基板10的调整。
图37是表示半导体装置100的制造方法的另一示例的图。本例的制造方法进行浓度获取步骤S3702作为图35中的参数获取步骤S3502。其他步骤与图35或图36的示例相同。
在浓度获取步骤S3702中，获取半导体基板10的预定的区域中的杂质浓度的信息。在浓度获取步骤S3702中，可以通过测定半导体基板10来获取该信息，也可以获取半导体基板10的该信息的设计值或规格值等。半导体基板10的预定的区域例如为半导体基板10的深度方向上的中央位置，但并不限于此。也可以获取半导体基板10的上表面21或下表面23的杂质浓度。在浓度获取步骤S3702中，可以获取半导体装置100完成时的对漂移区18的掺杂浓度带来影响的杂质浓度。作为一个示例，在浓度获取步骤S3702中，获取氧化学浓度、碳化学浓度和体施主浓度NB0中的至少一个。在获取了氧化学浓度或碳化学浓度的情况下的条件调整步骤S3503的处理可以与图36的示例相同。
在本例的条件调整步骤S3503中，基于体施主浓度NB0，对粒子注入步骤S1608中的带电粒子束的注入条件、氢注入步骤S1610中的氢离子的注入条件、以及热处理步骤S1612中的热处理条件中的至少任意一个进行调整。
半导体装置100的制造完成的状态下的漂移区18的最终掺杂浓度依赖于体施主浓度NB0和氢施主浓度。因此，如果在体施主浓度NB0产生偏差，则在最终掺杂浓度也会产生偏差。在条件调整步骤S3503中，以抵消体施主浓度NB0与预定的体基准值之间的偏离的方式调整各步骤的条件。即，在条件调整步骤S3503中，在体施主浓度NB0小于体基准值的情况下，以使氢施主的生成量增加的方式调整各步骤的条件，并在体施主浓度NB0大于体基准值的情况下，以使氢施主的生成量减少的方式调整各步骤的条件。在各步骤中调整氢施主的生成量的方法与图35和图36的示例相同。由此，能够降低最终掺杂浓度的偏差。
在条件调整步骤S3503中，也可以以使漂移区18的掺杂浓度的积分值接近预定的基准值的方式调整各条件。作为一个示例，条件调整步骤S3503基于获取的杂质浓度，调整粒子注入步骤S1608中的带电粒子束的注入深度。通过调整注入深度，从而能够调整通过区106的长度，而调整漂移区18的掺杂浓度的积分值。
另外，在条件调整步骤S3503中，也可以还基于氧贡献率ξ和碳贡献率η中的至少一个来调整各步骤的条件。由此，能够更加精度良好地调整氢施主的形成量。
图38是表示体施主浓度与带电粒子的注入深度Z1之间的关系的图。在本例中，将在浓度获取步骤S3702中获取的体施主浓度设为NB0，将体基准值设为NBr，将NB0与NBr之比设为γ。即，NB0＝γ·NBr。另外，将条件调整前的带电粒子的注入深度设为Z1r，将条件调整后的带电粒子的注入深度设为Z1，将Z1与Z1r之比设为ε。即，Z1＝ε·Z1r。注入深度Z表示从半导体基板10的下表面23到注入位置的距离。
如图38所示，条件调整步骤S3503调整带电粒子的注入深度Z1，以使得γ越大则ε变得越小。γ越大，图13所示的体施主浓度NB0变得越大。因此，有时漂移区18的掺杂浓度变高，半导体基板10的耐压降低。对此，通过减小ε而使注入深度Z1与下表面23接近，从而能够缩短形成高浓度的平坦部150的长度，减小漂移区18中的掺杂浓度的积分值。由此，能够抑制半导体基板10的耐压降低。
图39是表示半导体装置100的制造方法的另一示例的图。本例的制造方法进行基板厚度测定步骤S3902作为图35中的参数获取步骤S3502。另外，在基板厚度测定步骤S3902之前，具备对半导体基板10进行研磨来调整厚度的研磨步骤S3901。其他步骤与图35、图36或图37的示例相同。
在研磨步骤S3901中，可以根据半导体装置100应具有的耐压来调整半导体基板10的厚度。研磨步骤S3901可以在粒子注入步骤S1608之前进行，也可以在氢注入步骤S1610之前进行。在研磨步骤S3901中，可以通过CMP等对半导体基板10的下表面23进行研磨。
在基板厚度测定步骤S3902中，测定半导体基板10的预定的区域中的厚度。在基板厚度测定步骤S3902中，也可以使用在多个部位测定出的厚度的平均值。在基板厚度测定步骤S3902中，可以测定有源部160的厚度，也可以测定边缘终端结构部90的厚度。
在条件调整步骤S3503中，基于测定出的半导体基板10的厚度，对粒子注入步骤S1608中的带电粒子束的注入条件、氢注入步骤S1610中的氢离子的注入条件以及热处理步骤S1612中的热处理条件中的至少任意一个进行调整。
如果在半导体基板10的厚度产生偏差，则有时在半导体装置100的耐压产生偏差。在条件调整步骤S3503中，以抵消半导体基板10的厚度与预定的厚度基准值的偏离的方式调整各步骤的条件。即，在条件调整步骤S3503中，在半导体基板10的厚度小于厚度基准值的情况下，以使耐压增加的方式调整各步骤的条件，在半导体基板10的厚度大于厚度基准值的情况下，以使耐压减小的方式调整各步骤的条件。通过减小漂移区18中的掺杂浓度的积分值，能够增大半导体装置100的耐压，通过增大该积分值，能够减小半导体装置100的耐压。能够通过漂移区18中的氢施主的形成量来调整掺杂浓度的积分值。氢施主的形成量，如上所述可以通过各步骤的条件来调整。
在本例中，可以测定半导体基板10的边缘终端结构部90的厚度，而对边缘终端结构部90调整各注入条件。在有源部160和边缘终端结构部90之间，带电粒子和氢离子的注入条件可以不同。由此，能够精度良好地控制边缘终端结构部90中的掺杂浓度和耐压。
图40是表示边缘终端结构部90中的等势面308的一个示例的图。边缘终端结构部90的结构与图14的示例相同。在比第二峰141更靠下表面23侧的位置形成有浓度高于体施主浓度的区域。因此，等势面308在第二峰141的附近曲率发生变化。由此，等势面308在半导体基板10的上表面21的附近向半导体装置100的外周侧扩展。因此，等势面308向半导体装置100的外周侧以何种程度扩展依赖于半导体基板10的上表面21与第二峰141之间的距离Zb。
条件调整步骤S3503可以基于半导体基板10的边缘终端结构部90的厚度，调整带电粒子对边缘终端结构部90的注入深度Z1。由此，能够精度良好地控制距离Zb。由此，能够抑制边缘终端结构部90中的耗尽层在横向上过度扩展。因此，能够缩短边缘终端结构部90的外周方向的长度，并能够减小半导体装置100的上表面21的面积。
另外，条件调整步骤S3503可以调整针对边缘终端结构部90的各注入条件。由此，因为能够精度良好地调整比第二峰141更靠下侧的区域的掺杂浓度，所以能够进一步控制等势面308的扩展方式。
以上，利用实施方式对本发明进行了说明，但是本发明的技术范围不限于上述实施方式所记载的范围。对本领域技术人员来说，能够对上述实施方式施加各种变更或改良是显而易见的。根据权利要求书的记载可知，施加了这样的变更或改良的方式也能够包含在本发明的技术范围内。
应当注意的是，权利要求书、说明书和附图中所示的装置、系统、程序和方法中的动作、顺序、步骤和阶段等各处理的执行顺序只要没有特别明示“早于”、“预先”等，另外，未在后续的处理中使用之前的处理结果，就可以以任意顺序来实现。关于权利要求书、说明书和附图中的动作流程，即使为方便起见使用“首先”、“接下来”等进行了说明，也并不意味着必须以该顺序来实施。
Claims (29)
1.一种半导体装置，其特征在于，具备：
半导体基板，其具有上表面和下表面，且包含氧；
氢化学浓度的第一峰，其配置在所述半导体基板的所述下表面侧；以及
平坦部，其配置于比所述第一峰更靠所述半导体基板的所述上表面侧的位置，并包含氢施主，且该平坦部的所述半导体基板的深度方向上的施主浓度分布实质上为平坦，
表示所述氧的氧化学浓度中有助于生成所述氢施主的所述氧化学浓度的比例的氧贡献率为1×10-5以上且7×10-4以下，
在所述平坦部，有助于生成所述氢施主的所述氧的浓度低于所述氢化学浓度，
所述平坦部的氢施主浓度为2×1012/cm3以上且5×1014/cm3以下。
2.根据权利要求1所述的半导体装置，其特征在于，
所述半导体基板包含体施主，
所述平坦部的施主浓度高于体施主浓度。
3.根据权利要求2所述的半导体装置，其特征在于，
将所述平坦部的氧化学浓度乘以所述氧贡献率而得的值与所述平坦部的空位浓度之和设为所述氢施主浓度的第一值，
将从所述平坦部的施主浓度减去所述体施主浓度而得的差设为所述氢施主浓度的第二值，
所述氢施主浓度的第一值相对于所述氢施主浓度的第二值的比为0.1以上且10以下。
4.一种半导体装置，其特征在于，具备：
半导体基板，其具有上表面和下表面，且包含氧；
氢化学浓度的第一峰，其配置在所述半导体基板的所述下表面侧；以及
平坦部，其配置于比所述第一峰更靠所述半导体基板的所述上表面侧的位置，并包含氢施主，且该平坦部的所述半导体基板的深度方向上的施主浓度分布实质上为平坦，
所述半导体基板包含体施主，
所述平坦部的施主浓度高于体施主浓度，
将氧贡献率乘以所述平坦部的氧化学浓度而得的值与所述平坦部的空位浓度之和设为氢施主浓度的第一值，所述氧贡献率表示所述氧的氧化学浓度中有助于生成所述氢施主的所述氧化学浓度的比例，
将从所述平坦部的施主浓度减去所述体施主浓度而得的差设为所述氢施主浓度的第二值，
所述氢施主浓度的第一值相对于所述氢施主浓度的第二值的比为0.1以上且10以下。
5.一种半导体装置，其特征在于，具备：
半导体基板，其具有上表面和下表面，且包含氧和碳；
氢化学浓度的第一峰，其配置在所述半导体基板的所述下表面侧；以及
平坦部，其配置于比所述第一峰更靠所述半导体基板的所述上表面侧的位置，并包含氢施主，且该平坦部的所述半导体基板的深度方向上的施主浓度分布实质上为平坦，
所述半导体基板包含体施主，
所述平坦部的施主浓度高于体施主浓度，
将氧贡献率乘以所述平坦部的氧化学浓度而得的值、碳贡献率乘以所述平坦部的碳化学浓度而得的值与所述平坦部的空位浓度之和设为氢施主浓度的第三值，所述氧贡献率表示所述氧的氧化学浓度中有助于生成所述氢施主的所述氧化学浓度的比例，所述碳贡献率表示所述碳的碳化学浓度中有助于生成所述氢施主的所述碳化学浓度的比例，
将从所述平坦部的施主浓度减去所述体施主浓度而得的差设为所述氢施主浓度的第二值，
所述氢施主浓度的第三值相对于所述氢施主浓度的第二值的比为0.1以上且10以下。
6.根据权利要求1至5中任一项所述的半导体装置，其特征在于，
还具备配置在所述半导体基板的所述上表面侧的氢或氦的化学浓度的第二峰，
所述平坦部配置于比所述第二峰更靠所述半导体基板的所述下表面侧的位置。
7.根据权利要求1至6中任一项所述的半导体装置，其特征在于，
表示所述氢化学浓度中有助于生成所述氢施主的所述氢化学浓度的比例的氢贡献率为0.001以上且0.3以下。
8.根据权利要求1至7中任一项所述的半导体装置，其特征在于，
所述平坦部的空位浓度为1×1011/cm3以上且1×1014/cm3以下。
9.根据权利要求1至8中任一项所述的半导体装置，其特征在于，
所述氧贡献率为5×10-4以下。
10.根据权利要求1至9中任一项所述的半导体装置，其特征在于，
所述氧贡献率为1×10-4以上。
11.根据权利要求6所述的半导体装置，其特征在于，
所述第一峰的所述氢化学浓度高于所述第二峰的所述氢化学浓度。
12.根据权利要求1至11中任一项所述的半导体装置，其特征在于，
所述平坦部的氧化学浓度为1×1017atoms/cm3以上。
13.根据权利要求1至12中任一项所述的半导体装置，其特征在于，
所述平坦部的碳化学浓度为1×1013atoms/cm3以上且1×1016atoms/cm3以下。
14.一种半导体装置的制造方法，其特征在于，包括：
浓度测定步骤，测定具有上表面和下表面的半导体基板的氧化学浓度；
粒子注入步骤，以穿过所述半导体基板的深度方向的厚度的一半以上的方式从所述半导体基板的所述下表面注入带电粒子束；以及
热处理步骤，在注入所述带电粒子束后，对所述半导体基板进行热处理，
根据所述氧化学浓度对所述粒子注入步骤中的所述带电粒子束的注入条件、以及所述热处理步骤中的热处理条件中的至少一方进行调整。
15.根据权利要求14所述的半导体装置的制造方法，其特征在于，
在所述浓度测定步骤中，还测定所述半导体基板的碳化学浓度，
在所述粒子注入步骤中，根据所述氧化学浓度和所述碳化学浓度对所述带电粒子束的所述注入条件进行调整。
16.根据权利要求15所述的半导体装置的制造方法，其特征在于，
在所述半导体基板的预定的深度位置，将通过所述制造方法应生成的氢施主的浓度设为NVOH1，将实际生成的所述氢施主的浓度设为NVOH2，将通过所述粒子注入步骤形成的空位浓度设为NV，将氧化学浓度设为COX，将碳化学浓度设为CC，将表示所述氧化学浓度中有助于生成所述氢施主的所述氧化学浓度的比例的氧贡献率设为ξ，将表示所述碳化学浓度中有助于生成所述氢施主的所述碳化学浓度的比例的碳贡献率设为η，则
NVOH1＝NV+ξCOX+ηCC，
0.1≤NVOH1/NVOH2≤10。
17.根据权利要求14至16中任一项所述的半导体装置的制造方法，其特征在于，
在所述粒子注入步骤中，将氢离子作为所述带电粒子束进行注入。
18.根据权利要求14至17中任一项所述的半导体装置的制造方法，其特征在于，
在所述热处理步骤之前，还包括在所述半导体基板的下表面侧注入氢离子的氢注入步骤。
19.根据权利要求18所述的半导体装置的制造方法，其特征在于，
基于所述半导体基板的所述氧化学浓度来调整所述氢注入步骤中的所述氢离子的注入条件。
20.根据权利要求18或19所述的半导体装置的制造方法，其特征在于，
基于所述粒子注入步骤中的所述带电粒子束的注入深度来调整所述氢注入步骤中的所述氢离子的注入条件和所述热处理步骤中的所述热处理条件。
21.根据权利要求14至20中任一项所述的半导体装置的制造方法，其特征在于，
还包括向所述半导体基板导入氧的氧导入步骤。
22.根据权利要求14至21中任一项所述的半导体装置的制造方法，其特征在于，
还基于所述半导体基板的体施主浓度，调整所述粒子注入步骤中的所述带电粒子束的所述注入条件和所述热处理步骤中的所述热处理条件中的至少一方。
23.根据权利要求14至22中任一项所述的半导体装置的制造方法，其特征在于，还包括：
研磨步骤，研磨所述半导体基板；以及
基板厚度测定步骤，测定研磨后的所述半导体基板的厚度，
还基于所述半导体基板的厚度，调整所述粒子注入步骤中的所述带电粒子束的所述注入条件和所述热处理步骤中的所述热处理条件中的至少一方。
24.根据权利要求14至23中任一项所述的半导体装置的制造方法，其特征在于，
在所述粒子注入步骤中，对于多个所述半导体基板，按每个所述半导体基板分别调整所述注入条件，
在所述热处理步骤中，对于所述多个半导体基板，共同调整所述热处理条件。
25.根据权利要求18所述的半导体装置的制造方法，其特征在于，还包括：
研磨步骤，研磨所述半导体基板；以及
基板厚度测定步骤，测定研磨后的所述半导体基板的厚度，
基于所述半导体基板的厚度，调整所述氢注入步骤中的所述氢离子的注入条件。
26.根据权利要求23或25所述的半导体装置的制造方法，其特征在于，
在所述基板厚度测定步骤中，测定所述半导体基板的边缘终端结构部中的所述半导体基板的厚度。
27.根据权利要求14至26中任一项所述的半导体装置的制造方法，其特征在于，
在所述粒子注入步骤中，还基于表示所述氧化学浓度中有助于生成氢施主的所述氧化学浓度的比例的氧贡献率ξ和表示所述半导体基板的碳化学浓度中的有助于生成所述氢施主的所述碳化学浓度的比例的碳贡献率η中的至少一个来调整所述带电粒子束的所述注入条件。
28.一种半导体装置的制造方法，其特征在于，包括：
浓度获取步骤，获取具有上表面和下表面的半导体基板的杂质浓度；
粒子注入步骤，以穿过所述半导体基板的深度方向的厚度的一半以上的方式从所述半导体基板的所述下表面注入带电粒子束；以及
热处理步骤，在注入所述带电粒子束之后，对所述半导体基板进行热处理，
在所述粒子注入步骤中，根据所述杂质浓度调整所述带电粒子束的注入深度。
29.根据权利要求28所述的半导体装置的制造方法，其特征在于，
在所述浓度获取步骤中，获取所述半导体基板的体施主浓度、氧化学浓度和碳化学浓度中的至少一个。
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019228409 | 2019-12-18 | ||
| JP2019-228409 | 2019-12-18 | ||
| JP2020-087349 | 2020-05-19 | ||
| JP2020087349 | 2020-05-19 | ||
| JP2020-189026 | 2020-11-12 | ||
| JP2020189026 | 2020-11-12 | ||
| PCT/JP2020/046167 WO2021125064A1 (ja) | 2019-12-18 | 2020-12-10 | 半導体装置および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113892184A true CN113892184A (zh) | 2022-01-04 |
Family
ID=76478778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202080038918.9A Pending CN113892184A (zh) | 2019-12-18 | 2020-12-10 | 半导体装置和半导体装置的制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20220084828A1 (zh) |
| JP (2) | JP7215599B2 (zh) |
| CN (1) | CN113892184A (zh) |
| DE (1) | DE112020002205T5 (zh) |
| WO (1) | WO2021125064A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7361634B2 (ja) * | 2020-03-02 | 2023-10-16 | 三菱電機株式会社 | 半導体装置及び半導体装置の製造方法 |
| WO2023233802A1 (ja) * | 2022-05-30 | 2023-12-07 | 富士電機株式会社 | 半導体装置の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2913854B1 (en) * | 2012-10-23 | 2020-05-27 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing same |
| JP6281642B2 (ja) * | 2014-09-17 | 2018-02-21 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| DE112016000170T5 (de) * | 2015-06-17 | 2017-08-03 | Fuji Electric Co., Ltd. | Halbleitervorrichtung und Verfahren zur Hestellung einer Halbleitervorrichtung |
| CN107408581B (zh) * | 2015-09-16 | 2020-11-06 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
| CN109075213B (zh) * | 2016-11-16 | 2021-10-15 | 富士电机株式会社 | 半导体装置 |
| WO2019181852A1 (ja) * | 2018-03-19 | 2019-09-26 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
-
2020
- 2020-12-10 JP JP2021565541A patent/JP7215599B2/ja active Active
- 2020-12-10 CN CN202080038918.9A patent/CN113892184A/zh active Pending
- 2020-12-10 DE DE112020002205.6T patent/DE112020002205T5/de active Pending
- 2020-12-10 WO PCT/JP2020/046167 patent/WO2021125064A1/ja active Application Filing
-
2021
- 2021-11-24 US US17/456,382 patent/US20220084828A1/en active Pending
-
2023
- 2023-01-19 JP JP2023006873A patent/JP2023052741A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE112020002205T5 (de) | 2022-01-20 |
| JPWO2021125064A1 (zh) | 2021-06-24 |
| JP2023052741A (ja) | 2023-04-12 |
| WO2021125064A1 (ja) | 2021-06-24 |
| US20220084828A1 (en) | 2022-03-17 |
| JP7215599B2 (ja) | 2023-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7067636B2 (ja) | 半導体装置および製造方法 | |
| JP7099550B2 (ja) | 半導体装置および製造方法 | |
| JP2023052741A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP7476996B2 (ja) | 半導体装置 | |
| CN113875016A (zh) | 半导体装置 | |
| US20210384330A1 (en) | Semiconductor device and manufacturing method | |
| US11935945B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP2023179647A (ja) | 半導体装置および半導体装置の製造方法 | |
| US20230197772A1 (en) | Semiconductor device | |
| WO2021166980A1 (ja) | 半導体装置 | |
| CN115443541A (zh) | 半导体装置 | |
| JP7452632B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP7279806B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US20220085166A1 (en) | Semiconductor apparatus and manufacturing method of semiconductor apparatus | |
| US20240030322A1 (en) | Semiconductor apparatus, and manufacturing method thereof | |
| US20220328313A1 (en) | Semiconductor device and manufacturing method | |
| WO2024122541A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| US20230041042A1 (en) | Semiconductor apparatus and method for manufacturing semiconductor apparatus | |
| US20240128320A1 (en) | Semiconductor device and manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |