JP7215599B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP7215599B2
JP7215599B2 JP2021565541A JP2021565541A JP7215599B2 JP 7215599 B2 JP7215599 B2 JP 7215599B2 JP 2021565541 A JP2021565541 A JP 2021565541A JP 2021565541 A JP2021565541 A JP 2021565541A JP 7215599 B2 JP7215599 B2 JP 7215599B2
Authority
JP
Japan
Prior art keywords
concentration
hydrogen
semiconductor substrate
oxygen
donor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021565541A
Other languages
English (en)
Other versions
JPWO2021125064A1 (ja
JPWO2021125064A5 (ja
Inventor
浩介 吉田
尚 吉村
博 瀧下
美佐稀 内田
道生 根本
奈央 菅沼
源宜 窪内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2021125064A1 publication Critical patent/JPWO2021125064A1/ja
Publication of JPWO2021125064A5 publication Critical patent/JPWO2021125064A5/ja
Priority to JP2023006873A priority Critical patent/JP2023052741A/ja
Application granted granted Critical
Publication of JP7215599B2 publication Critical patent/JP7215599B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、半導体装置および製造方法に関する。
従来、半導体基板の所定の深さに水素を注入して拡散させることでドナーを形成し、基板抵抗を調整する技術が知られている（例えば、特許文献１）。
特許文献１ 米国特許出願公開第２０１８／００１９３０６号明細書
 解決しようとする課題
半導体基板のドナー濃度は精度よく調整されることが好ましい。
一般的開示
上記課題を解決するために、本発明の第１の態様においては、上面および下面を有し、酸素を含む半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板の下面側に配置された、水素化学濃度の第１のピークを備えてよい。半導体装置は、第１のピークよりも半導体基板の上面側に配置され、水素ドナーを含み、半導体基板の深さ方向におけるドナー濃度分布が実質的に（ほぼ）平坦な平坦部を備えてよい。酸素の酸素化学濃度のうち水素ドナーを生成するのに寄与する酸素化学濃度の割合を示す酸素寄与率が、１×１０－５以上、７×１０－４以下であってよい。平坦部において、水素ドナーを生成するのに寄与する酸素の濃度が、水素化学濃度より低くてよい。平坦部における水素ドナー濃度が、１×１０１２／ｃｍ３以上、５×１０１４／ｃｍ３以下であってよい。
酸素寄与率が、５×１０－４以下であってよい。
酸素寄与率が、１×１０－４以上であってよい。
半導体基板は、バルク・ドナーを含んでよい。平坦部のドナー濃度が、バルク・ドナー濃度よりも高くてよい。
半導体装置は、半導体基板の上面側に配置された、水素またはヘリウムの化学濃度の第２のピークを備えてよい。平坦部は、第２のピークよりも半導体基板の下面側に配置されていてよい。水素化学濃度のうち水素ドナーを生成するのに寄与する水素化学濃度の割合を示す水素寄与率が、０．００１以上、０．３以下であってよい。平坦部の空孔濃度が、１×１０１１／ｃｍ３以上、１×１０１４／ｃｍ３以下であってよい。
第１のピークの水素化学濃度は、第２のピークの水素化学濃度よりも高くてよい。
平坦部における酸素化学濃度が、１×１０１７ａｔｏｍｓ／ｃｍ３以上であってよい。
平坦部における炭素化学濃度が、１×１０１３ａｔｏｍｓ／ｃｍ３以上、１×１０１６ａｔｏｍｓ／ｃｍ３以下であってよい。
平坦部における酸素化学濃度に前記酸素寄与率を乗じた値と、平坦部の空孔濃度との和を水素ドナー濃度の第１の値としてよい。平坦部のドナー濃度から、バルク・ドナー濃度を減じた差を水素ドナー濃度の第２の値としてよい。水素ドナー濃度の第２の値に対する水素ドナー濃度の第１の値の比が、０．１以上１０以下であってよい。
本発明の第２の態様においては、上面および下面を有し、酸素を含む半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板の下面側に配置された、水素化学濃度の第１のピークを備えてよい。半導体装置は、第１のピークよりも半導体基板の上面側に配置され、水素ドナーを含み、半導体基板の深さ方向におけるドナー濃度分布が実質的に（ほぼ）平坦な平坦部を備えてよい。半導体基板は、バルク・ドナーを含んでよい。平坦部のドナー濃度が、バルク・ドナー濃度よりも高くてよい。酸素の酸素化学濃度のうち水素ドナーを生成するのに寄与する酸素化学濃度の割合を示す酸素寄与率を平坦部における酸素化学濃度に乗じた値と、前記平坦部の空孔濃度との和を水素ドナー濃度の第１の値としてよい。平坦部のドナー濃度から、バルク・ドナー濃度を減じた差を水素ドナー濃度の第２の値としてよい。水素ドナー濃度の第２の値に対する水素ドナー濃度の第１の値の比が、０．１以上１０以下であってよい。
本発明の第３の態様においては、上面および下面を有し、酸素および炭素を含む半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板の下面側に配置された、水素化学濃度の第１のピークを備えてよい。半導体装置は、第１のピークよりも半導体基板の上面側に配置され、水素ドナーを含み、半導体基板の深さ方向におけるドナー濃度分布が実質的に（ほぼ）平坦な平坦部を備えてよい。半導体基板は、バルク・ドナーを含んでよい。平坦部のドナー濃度が、バルク・ドナー濃度よりも高くてよい。酸素の酸素化学濃度のうち水素ドナーを生成するのに寄与する酸素化学濃度の割合を示す酸素寄与率を平坦部における酸素化学濃度に乗じた値と、炭素の炭素化学濃度のうち水素ドナーを生成するのに寄与する炭素化学濃度の割合を示す炭素寄与率を平坦部における炭素化学濃度に乗じた値と、平坦部の空孔濃度との和を水素ドナー濃度の第３の値としてよい。平坦部のドナー濃度から、バルク・ドナー濃度を減じた差を水素ドナー濃度の第２の値としてよい。水素ドナー濃度の第２の値に対する水素ドナー濃度の第３の値の比が、０．１以上１０以下であってよい。
本発明の第４の態様においては、半導体装置の製造方法を提供する。製造方法は、上面および下面を有する半導体基板の酸素化学濃度を測定する濃度測定段階を備えてよい。製造方法は、半導体基板の下面から、半導体基板の深さ方向の厚みの半分以上を通過するように、荷電粒子線を注入する粒子注入段階を備えてよい。製造方法は、荷電粒子線を注入した後に、半導体基板を熱処理する熱処理段階を備えてよい。粒子注入段階における荷電粒子線の注入条件、および、熱処理段階における熱処理条件の少なくとも一方を、酸素化学濃度に応じて調整してよい。
濃度測定段階において、半導体基板の炭素化学濃度を更に測定してよい。粒子注入段階において、酸素化学濃度および炭素化学濃度に応じて荷電粒子線の注入条件を調整してよい。
半導体基板の予め定められた深さ位置において、製造方法によって生成すべき水素ドナーの濃度をＮＶＯＨ１、実際に生成された水素ドナーの濃度をＮＶＯＨ２、粒子注入段階によって形成される空孔濃度をＮＶ、酸素化学濃度をＣＯＸ、炭素化学濃度をＣＣ、酸素化学濃度のうち水素ドナーを生成するのに寄与する酸素化学濃度の割合を示す酸素寄与率をξ、炭素化学濃度のうち水素ドナーを生成するのに寄与する炭素化学濃度の割合を示す炭素寄与率をηとして、
ＮＶＯＨ１＝ＮＶ＋ξＣＯＸ＋ηＣＣであり、
０．１≦ＮＶＯＨ１／ＮＶＯＨ２≦１０であってよい。
注入段階において、荷電粒子線として水素イオンを注入してよい。
製造方法は、熱処理段階よりも前に、半導体基板の下面側に水素イオンを注入する水素注入段階を備えてよい。
製造方法は、半導体基板に酸素を導入する酸素導入段階を備えてよい。
半導体基板の酸素化学濃度に基づいて、水素注入段階における水素イオンの注入条件を調整してよい。
粒子注入段階における荷電粒子線の注入深さに基づいて、水素注入段階における水素イオンの注入条件、および、熱処理段階における熱処理条件を調整してよい。
半導体基板に酸素を導入する酸素導入段階を備えてよい。
半導体基板のバルク・ドナー濃度に更に基づいて、粒子注入段階における荷電粒子線の注入条件、および、熱処理段階における熱処理条件の少なくとも一方を調整してよい。
製造方法は、半導体基板を研削する研削段階を備えてよい。製造方法は、研削後の半導体基板の厚みを測定する基板厚測定段階を備えてよい。半導体基板の厚みに更に基づいて、粒子注入段階における荷電粒子線の注入条件、および、熱処理段階における熱処理条件の少なくとも一方を調整してよい。
粒子注入段階において、複数の半導体基板に対して、それぞれの半導体基板毎に注入条件を調整してよい。熱処理段階において、複数の半導体基板に対して共通に熱処理条件を調整してよい。
半導体基板の厚みに基づいて、水素注入段階における水素イオンの注入条件を調整してよい。
基板厚測定段階において、半導体基板のエッジ終端構造部における半導体基板の厚みを測定してよい。
本発明の第５の態様においては、半導体装置の製造方法を提供する。製造方法は、上面および下面を有する半導体基板の不純物濃度を取得する濃度取得段階を備えてよい。製造方法は、半導体基板の下面から、半導体基板の深さ方向の厚みの半分以上を通過するように、荷電粒子線を注入する粒子注入段階を備えてよい。製造方法は、荷電粒子線を注入した後に、半導体基板を熱処理する熱処理段階を備えてよい。粒子注入段階において、不純物濃度に応じて荷電粒子線の注入深さを調整してよい。
濃度取得段階において、半導体基板のバルク・ドナー濃度、酸素化学濃度および炭素化学濃度の少なくとも一つを取得してよい。
粒子注入段階において、酸素化学濃度のうち水素ドナーを生成するのに寄与する酸素化学濃度の割合を示す酸素寄与率ξ、および、炭素化学濃度のうち水素ドナーを生成するのに寄与する炭素化学濃度の割合を示す炭素寄与率ηの少なくとも一つに基づいて、荷電粒子線の注入深さを調整してよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
半導体装置１００の一例を示す断面図である。 図１のＡ－Ａ線に示した位置における、水素化学濃度ＣＨ、酸素化学濃度ＣＯＸ、空孔濃度ＮＶ、寄与水素濃度ＮＨ、および、寄与酸素濃度ＮＯＸの深さ方向の分布を示している。 熱処理後の水素化学濃度ＣＨ、酸素化学濃度ＣＯＸ、寄与酸素濃度ＮＯＸ、および、ＶＯＨ欠陥濃度ＮＶＯＨの深さ方向の分布を示している。 熱処理後のドナー濃度ＤＤの分布の一例を示す図である。 平坦部１５０を説明する図である。 平坦部１５０におけるバルク・ドナー濃度Ｄ０、水素ドナー濃度Ｄｂ、ドナー濃度Ｄｄの他の分布例である。 平坦部１５０におけるバルク・ドナー濃度Ｄ０、水素ドナー濃度Ｄｂ、ドナー濃度Ｄｄの他の分布例である。 ドナー濃度増加量と、酸素化学濃度ＣＯＸとの関係を示す図である。 ドナー濃度増加量と、酸素化学濃度ＣＯＸとの関係を示す図である。 水素イオンのドーズ量と、酸素寄与率ξおよび空孔濃度ＮＶとの関係を示す図である。 水素イオンのドーズ量と、酸素寄与率ξおよび空孔濃度ＮＶとの関係を示す図である。 半導体装置１００の一例を示す上面図である。 図１０における領域Ｄの拡大図である。 図１１におけるｅ－ｅ断面の一例を示す図である。 図１２のＦ－Ｆ線の位置における、深さ方向のキャリア濃度分布の一例を示す図である。 図１０におけるｇ－ｇ断面の一例を示す図である。 図１０におけるｇ－ｇ断面の他の例を示す図である。 半導体装置１００の製造方法の一例を示す図である。 荷電粒子線の注入量の算出方法の他の例を示す図である。 半導体装置１００の製造方法の他の例を示す図である。 デバイス製造段階Ｓ１６０６の一例を示す図である。 デバイス製造段階Ｓ１６０６の他の例を示す図である。 酸素寄与率ξと、第２のピーク１４１が配置される深さ位置Ｚ１との関係を示す図である。 空孔濃度ＮＶと、第２のピーク１４１が配置される深さ位置Ｚ１との関係を示す図である。 図１のＡ－Ａ線に示した位置における、熱処理後の水素化学濃度ＣＨ、酸素化学濃度Ｃ ＯＸ 、炭素化学濃度ＣＣ、寄与酸素濃度Ｎ ＯＸ 、寄与炭素濃度ＮＣ、および、ＶＯＨ欠陥濃度ＮＶＯＨの深さ方向の分布を示している。 ドナー濃度増加量と、炭素化学濃度ＣＣとの関係を示す図である。 ドナー濃度増加量と、酸素化学濃度ＣＯＸとの関係を示す図である。 深さ位置Ｚ１への水素イオンドーズ量と、炭素寄与率ηとの関係を示す図である。 炭素化学濃度ＣＣが小さいグループにおける、酸素寄与率ξと、水素イオンドーズ量ＤＨとの関係を示す図である。 炭素化学濃度ＣＣが小さいグループにおける、空孔濃度ＮＶと、水素イオンドーズ量ＤＨとの関係を示す図である。 半導体装置１００の製造方法の一例を示す図である。 空孔濃度ＮＶと深さ位置Ｚ１との関係の他の例を示す図である。 酸素寄与率ξと深さ位置Ｚ１との関係の他の例を示す図である。 炭素寄与率ηと深さ位置Ｚ１との関係を示す図である。 電気的な目標特性に対する空孔濃度のヘリウムイオンドーズ量依存性を示すグラフである。 電気的な目標特性に対する酸素寄与率のヘリウムイオンドーズ量依存性を示すグラフである。 電気的な目標特性に対する炭素寄与率のヘリウムイオンドーズ量依存性を示すグラフである。 電気的な目標特性における換算空孔濃度Ｎｖ´のヘリウムイオン深さ依存性を示すグラフである。 電気的な目標特性における換算酸素寄与率ξ´のヘリウムイオン深さ依存性を示すグラフである。 電気的な目標特性における換算炭素寄与率η´のヘリウムイオン深さ依存性を示すグラフである。 半導体装置１００の製造方法の他の例を示す図である。 半導体装置１００の製造方法の他の例を示す図である。 半導体装置１００の製造方法の他の例を示す図である。 バルク・ドナー濃度と、荷電粒子の注入深さＺ１との関係を示す図である。 半導体装置１００の製造方法の他の例を示す図である。 エッジ終端構造部９０における等電位面３０８の一例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。
本明細書では、半導体基板の上面および下面に平行な直交軸をＸ軸およびＹ軸とする。また、半導体基板の上面および下面と垂直な軸をＺ軸とする。本明細書では、Ｚ軸の方向を深さ方向と称する場合がある。また、本明細書では、Ｘ軸およびＹ軸を含めて、半導体基板の上面および下面に平行な方向を、水平方向と称する場合がある。
また、半導体基板の深さ方向における中心から、半導体基板の上面までの領域を、上面側と称する場合がある。同様に、半導体基板の深さ方向における中心から、半導体基板の下面までの領域を、下面側と称する場合がある。
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
本明細書においては、不純物がドーピングされたドーピング領域の導電型をＰ型またはＮ型として説明している。本明細書においては、不純物とは、特にＮ型のドナーまたはＰ型のアクセプタのいずれかを意味する場合があり、ドーパントと記載する場合がある。本明細書においては、ドーピングとは、半導体基板にドナーまたはアクセプタを導入し、Ｎ型の導電型を示す半導体またはＰ型の導電型を示す半導体とすることを意味する。
本明細書においては、ドーピング濃度とは、熱平衡状態におけるドナーの濃度またはアクセプタの濃度を意味する。本明細書においては、ネット・ドーピング濃度とは、ドナー濃度を正イオンの濃度とし、アクセプタ濃度を負イオンの濃度として、電荷の極性を含めて足し合わせた正味の濃度を意味する。一例として、ドナー濃度をＮＤ、アクセプタ濃度をＮＡとすると、任意の位置における正味のネット・ドーピング濃度はＮＤ－ＮＡとなる。本明細書では、ネット・ドーピング濃度を単にドーピング濃度と記載する場合がある。
ドナーは、半導体に電子を供給する機能を有している。アクセプタは、半導体から電子を受け取る機能を有している。ドナーおよびアクセプタは、不純物自体には限定されない。例えば、半導体中に存在する空孔（Ｖ）、酸素（Ｏ）および水素（Ｈ）が結合したＶＯＨ欠陥は、電子を供給するドナーとして機能する。本明細書では、ＶＯＨ欠陥を水素ドナーと称する場合がある。
本明細書においてＰ＋型またはＮ＋型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が高いことを意味し、Ｐ－型またはＮ－型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が低いことを意味する。また、本明細書においてＰ＋＋型またはＮ＋＋型と記載した場合には、Ｐ＋型またはＮ＋型よりもドーピング濃度が高いことを意味する。本明細書の単位系は、特に断りがなければＳＩ単位系である。長さの単位をｃｍで表示することがあるが、諸計算はメートル（ｍ）に換算してから行ってよい。
本明細書において化学濃度とは、電気的な活性化の状態によらずに測定される不純物の原子密度を指す。化学濃度は、例えば二次イオン質量分析法（ＳＩＭＳ）により計測できる。上述したネット・ドーピング濃度は、電圧－容量測定法（ＣＶ法）により測定できる。また、拡がり抵抗測定法（ＳＲ法）により計測されるキャリア濃度を、ネット・ドーピング濃度としてよい。ＣＶ法またはＳＲ法により計測されるキャリア濃度は、熱平衡状態における値としてよい。また、Ｎ型の領域においては、ドナー濃度がアクセプタ濃度よりも十分大きいので、当該領域におけるキャリア濃度を、ドナー濃度としてもよい。同様に、Ｐ型の領域においては、当該領域におけるキャリア濃度を、アクセプタ濃度としてもよい。本明細書では、Ｎ型領域のドーピング濃度をドナー濃度と称する場合があり、Ｐ型領域のドーピング濃度をアクセプタ濃度と称する場合がある。
また、ドナー、アクセプタまたはネット・ドーピングの濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度としてよい。ドナー、アクセプタまたはネット・ドーピングの濃度が実質的に（ほぼ）均一な場合等においては、当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度の平均値をドナー、アクセプタまたはネット・ドーピングの濃度としてよい。本明細書において、単位体積当りの濃度表示にａｔоｍｓ／ｃｍ３、または、／ｃｍ３を用いる。この単位は、半導体基板内のドナーまたはアクセプタ濃度、または、化学濃度に用いられる。ａｔоｍｓ表記は省略してもよい。尚、本発明における各濃度は、室温における値でよい。室温における値は、一例として３００Ｋ（ケルビン）（約２６．９℃）のときの値を用いてよい。
ＳＲ法により計測されるキャリア濃度が、ドナーまたはアクセプタの濃度より低くてもよい。拡がり抵抗を測定する際に電流が流れる範囲において、半導体基板のキャリア移動度が結晶状態の値よりも低い場合がある。キャリア移動度の低下は、格子欠陥等による結晶構造の乱れ（ディスオーダー）により、キャリアが散乱されることで生じる。
ＣＶ法またはＳＲ法により計測されるキャリア濃度から算出したドナーまたはアクセプタの濃度は、ドナーまたはアクセプタを示す元素の化学濃度よりも低くてよい。一例として、シリコンの半導体においてドナーとなるリンまたはヒ素のドナー濃度、あるいはアクセプタとなるボロン（ホウ素）のアクセプタ濃度は、これらの化学濃度の９９％程度である。一方、シリコンの半導体においてドナーとなる水素のドナー濃度は、水素の化学濃度の０．１％から１０％程度である。
図１は、半導体装置１００の一例を示す断面図である。半導体装置１００は半導体基板１０を備える。半導体基板１０は、半導体材料で形成された基板である。一例として半導体基板１０はシリコン基板である。
半導体基板１０には、絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）等のトランジスタ素子、および、還流ダイオード（ＦＷＤ）等のダイオード素子の少なくとも一方が形成されている。図１においては、トランジスタ素子およびダイオード素子の、各電極および半導体基板１０の内部に設けられた各領域を省略している。
本例の半導体基板１０は、Ｎ型のバルク・ドナーが全体に分布している。バルク・ドナーは、半導体基板１０の元となるインゴットの製造時に、インゴット内に略一様に含まれたドーパントによるドナーである。本例のバルク・ドナーは、水素以外の元素である。バルク・ドナーのドーパントは、例えばＶ族、ＶＩ族の元素であり、例えばリン、アンチモン、ヒ素、セレンまたは硫黄であるが、これに限定されない。本例のバルク・ドナーは、リンである。バルク・ドナーは、Ｐ型の領域にも含まれている。半導体基板１０は、半導体のインゴットから切り出したウエハであってよく、ウエハを個片化したチップであってもよい。半導体のインゴットは、チョクラルスキー法（ＣＺ法）、磁場印加型チョクラルスキー法（ＭＣＺ法）、フロートゾーン法（ＦＺ法）のいずれかで製造されよい。本例におけるインゴットは、ＭＣＺ法で製造されている。
ＭＣＺ法で製造された基板に含まれる酸素化学濃度は一例として１×１０１７～７×１０１７ａｔｏｍｓ／ｃｍ３である。ＦＺ法で製造された基板に含まれる酸素化学濃度は一例として１×１０１５～５×１０１６ａｔｏｍｓ／ｃｍ３である。バルク・ドナー濃度は、半導体基板１０の全体に分布しているバルク・ドナーの化学濃度を用いてよく、当該化学濃度の９０％から１００％の間の値であってもよい。リンなどのＶ族、ＶＩ族のドーパントがドープされた半導体基板では、バルク・ドナー濃度は、１×１０１１／ｃｍ３以上、３×１０１３／ｃｍ３以下であってよい。Ｖ族、ＶＩ族のドーパントがドープされた半導体基板のバルク・ドナー濃度は、好ましくは１×１０１２／ｃｍ３以上、１×１０１３／ｃｍ３以下である。また、半導体基板１０は、リン等のドーパントを含まないノンドープ基板を用いてもよい。その場合、ノンドーピング基板のバルク・ドナー濃度（ＮＢ０）は例えば１×１０１０／ｃｍ３以上、５×１０１２／ｃｍ３以下である。ノンドーピング基板のバルク・ドナー濃度（ＮＢ０）は、好ましくは１×１０１１／ｃｍ３以上である。ノンドーピング基板のバルク・ドナー濃度（ＮＢ０）は、好ましくは５×１０１２／ｃｍ３以下である。
半導体基板１０は、上面２１および下面２３を有する。上面２１および下面２３は、半導体基板１０の２つの主面である。本明細書では、上面２１および下面２３と平行な面における直交軸をＸ軸およびＹ軸、上面２１および下面２３と垂直な軸をＺ軸とする。
半導体基板１０には、所定の深さ位置Ｚ１に、荷電粒子線が下面２３から注入されている。本明細書においては、下面２３からのＺ軸方向の距離を、深さ位置と称する場合がある。深さ位置Ｚ１は、下面２３からのＺ軸方向の距離がＺ１の位置である。深さ位置Ｚ１は、半導体基板１０の上面２１側に配置されている。深さ位置Ｚ１に荷電粒子線を注入するとは、荷電粒子が半導体基板１０の内部を通過する平均距離（飛程とも称される）が、Ｚ１であることを指す。荷電粒子は、所定の深さ位置Ｚ１に応じた加速エネルギーで加速されて、半導体基板１０の内部に導入される。
荷電粒子が半導体基板１０の内部を通過した領域を通過領域１０６とする。図１の例では、半導体基板１０の下面２３から、深さ位置Ｚ１までが通過領域１０６である。荷電粒子は、通過領域１０６に格子欠陥を形成できる粒子である。荷電粒子は例えば、水素イオン、ヘリウムイオン、または、電子である。荷電粒子は、ＸＹ面における半導体基板１０の全面に注入されてよく、一部の領域だけに注入されてもよい。
半導体基板１０は、深さ位置Ｚ１において荷電粒子濃度の第２のピーク１４１を有する。本例では、荷電粒子は水素である。つまり本例の半導体基板１０は、深さ位置Ｚ１において、水素化学濃度の第２のピーク１４１を有する。第２のピーク１４１は、深さ方向（Ｚ軸方向）における水素化学濃度分布におけるピークである。第２のピークは、ヘリウム化学濃度分布におけるピークであってもよい。
半導体基板１０において荷電粒子が通過した通過領域１０６には、荷電粒子が通過したことにより、単原子空孔（Ｖ）、複原子空孔（ＶＶ）等の、空孔を主体とする格子欠陥が形成されている。空孔に隣接する原子は、ダングリング・ボンドを有する。格子欠陥には格子間原子や転位等も含まれ、広義ではドナーやアクセプタも含まれ得るが、本明細書では空孔を主体とする格子欠陥を空孔型格子欠陥、空孔型欠陥、あるいは単に格子欠陥と称する場合がある。また、半導体基板１０への荷電粒子注入により、格子欠陥が多く形成されることで、半導体基板１０の結晶性が強く乱れることがある。本明細書では、この結晶性の乱れをディスオーダーと称する場合がある。
また、半導体基板１０の全体には酸素が含まれる。当該酸素は、半導体のインゴットの製造時において、意図的にまたは意図せずに導入される。また、通過領域１０６の少なくとも一部の領域には、水素が含まれる。当該水素は、半導体基板１０の内部に意図的に注入されてよい。
本例においては、深さ位置Ｚ２に、下面２３から水素イオンが注入されている。本例の水素イオンはプロトンである。本例の半導体基板１０は、深さ位置Ｚ２において水素化学濃度の第１のピーク１３３を有する。図１においては、第２のピーク１４１、第１のピーク１３３を破線で模式的に示している。深さ位置Ｚ２は、通過領域１０６に含まれてよい。本例の深さ位置Ｚ２は、半導体基板１０の下面２３側に配置されている。なお、深さ位置Ｚ１に注入された水素が、通過領域１０６に拡散してよく、他の方法で通過領域１０６に水素が導入されてもよい。これらの場合、深さ位置Ｚ２には水素イオンが注入されていなくてもよい。
半導体基板１０に通過領域１０６が形成され、且つ、半導体基板１０に水素イオンが注入された後において、半導体基板１０の内部では、水素（Ｈ）、空孔（Ｖ）および酸素（Ｏ）が結合し、ＶＯＨ欠陥が形成される。また、半導体基板１０を熱処理することで水素が拡散し、ＶＯＨ欠陥の形成が促進される。また、通過領域１０６を形成した後に熱処理することで、水素が空孔と結合できるので、水素が半導体基板１０の外部に放出されるのを抑制できる。
ＶＯＨ欠陥は、電子を供給するドナーとして機能する。本明細書では、ＶＯＨ欠陥を単に水素ドナーと称する場合がある。本例の半導体基板１０では、通過領域１０６に水素ドナーが形成される。各位置における水素ドナーのドーピング濃度は、各位置における水素の化学濃度よりも低い。水素の化学濃度に対して、水素ドナー（ＶＯＨ欠陥）のドーピング濃度に寄与する水素の化学濃度の割合を水素寄与率とする。水素寄与率とは、所定の領域（例えば下面または上面からの深さ位置）における全ての水素原子の濃度の中で、ＶＯＨ欠陥を構成する水素原子の濃度の割合と考えてよい。水素寄与率は０．１％～３０％（すなわち０．００１以上、０．３以下）の値であってよい。本例では、水素寄与率は１％～５％である。なお、特に断りがなければ、本明細書では、水素の化学濃度分布に相似する分布を有するＶＯＨ欠陥も、通過領域１０６の空孔欠陥の分布に相似するＶＯＨ欠陥も、水素ドナー、またはドナーとしての水素と称する。
半導体基板１０の通過領域１０６に水素ドナーを形成することで、通過領域１０６におけるドナー濃度を、バルク・ドナー濃度よりも高くできる。通常は、半導体基板１０に形成すべき素子の特性、特に定格電圧または耐圧に対応させて、所定のバルク・ドナー濃度を有する半導体基板１０を準備しなければならない。これに対して、図１に示した半導体装置１００によれば、荷電粒子のドーズ量を制御することで、半導体基板１０のドナー濃度を調整できる。このため、素子の特性等に対応していないバルク・ドナー濃度の半導体基板を用いて、半導体装置１００を製造できる。半導体基板１０の製造時におけるバルク・ドナー濃度のバラツキは比較的に大きいが、荷電粒子のドーズ量は比較的に高精度に制御できる。このため、荷電粒子を注入することで生じる格子欠陥の濃度も高精度に制御でき、通過領域のドナー濃度を高精度に制御できる。
深さ位置Ｚ１は、上面２１を基準として、半導体基板１０の厚みの半分以下の範囲に配置されていてよく、半導体基板１０の厚みの１／４以下の範囲に配置されていてもよい。深さ位置Ｚ２は、下面２３を基準として、半導体基板１０の厚みの半分以下の範囲に配置されていてよく、半導体基板１０の厚みの１／４以下の範囲に配置されていてもよい。ただし、深さ位置Ｚ１および深さ位置Ｚ２はこれらの範囲に限定されない。
図２は、図１のＡ－Ａ線に示した位置における、水素化学濃度ＣＨ、酸素化学濃度ＣＯＸ、空孔濃度ＮＶ、寄与水素濃度ＮＨ、および、寄与酸素濃度ＮＯＸの深さ方向の分布を示している。図２は、荷電粒子および水素イオンを注入した直後における、各分布を示す。つまり図２は、半導体基板１０に荷電粒子および水素イオンを注入した後であって、室温（２５℃）よりも高温の熱処理を行う前における各分布を示している。
図２の横軸は、下面２３からの深さ位置を示しており、縦軸は、単位体積当たりの各濃度を対数軸で示している。図２における化学濃度は、例えばＳＩＭＳ法で計測される。図２においては、バルク・ドナー濃度ＮＢ０を破線で示している。バルク・ドナー濃度ＮＢ０は、半導体基板１０の全体で均一であってよい。また、半導体基板１０の深さ方向における中央の深さ位置をＺｃとする。
水素化学濃度ＣＨの分布は、深さ位置Ｚ１に第２のピーク１４１を有し、深さ位置Ｚ２に第１のピーク１３３を有する。水素化学濃度ＣＨは、深さ位置Ｚ１およびＺ２のそれぞれにおいて極大値を示している。水素化学濃度ＣＨの第２のピーク１４１および第１のピーク１３３は、水素化学濃度ＣＨの最小値よりも１０００倍以上大きい。第１のピーク１３３は、第２のピーク１４１よりも大きくてよい。第１のピーク１３３は、第２のピーク１４１の１０倍以上であってよく、１００倍以上であってもよい。
水素化学濃度ＣＨの分布は、第２のピーク１４１から上面２１に向かって水素化学濃度ＣＨが減少する上側裾１４３と、第２のピーク１４１から下面２３に向かって水素化学濃度ＣＨが減少する下側裾１４２を有する。下面２３から水素イオンが注入された場合、下側裾１４２は、上側裾１４３よりも緩やかである。本明細書において裾が緩やかとは、対応するピーク値の半値となる位置が、対応するピーク位置から、より離れていることを指す。
寄与水素濃度ＮＨは、ＶＯＨ欠陥を形成する水素の濃度である。ＶＯＨ欠陥には、水素の他に空孔および酸素が含まれるので、寄与水素濃度ＮＨは、空孔および酸素の濃度に依存して変化する場合がある。寄与水素濃度ＮＨは、水素化学濃度ＣＨの０．１％～３０％であってよい。
寄与水素濃度ＮＨの分布は、水素化学濃度ＣＨの分布と相似形である。寄与水素濃度ＮＨは、深さ位置Ｚ１またはその近傍に第１の寄与濃度ピーク１６１を有し、深さ位置Ｚ２またはその近傍に第２の寄与濃度ピーク１５１を有する。
酸素は、インゴットの製造時に導入される場合が多く、半導体基板１０の内部においては一様に分布することが多い。酸素化学濃度ＣＯＸは、半導体基板１０の全体に渡って均一であってよい。他の例では、酸素化学濃度ＣＯＸは、半導体基板１０の下面２３から上面２１に向かって、単調に増加してよく、単調に減少してもよい。また、半導体基板１０の上面２１または下面２３の近傍の酸素は、半導体基板１０の外部に放出される場合がある。酸素化学濃度ＣＯＸは、上面２１および下面２３の近傍においては、上面２１および下面２３に向かって単調に減少してもよい。上面２１および下面２３の近傍とは、例えば上面２１または下面２３からの距離が１μｍ以内の領域であるがこれに限定されない。上面２１および下面２３の近傍以外においては、酸素化学濃度ＣＯＸは、上述したように均一であってよく、単調に増加または減少していてよい。
酸素化学濃度ＣＯＸは、３×１０１５ａｔｏｍｓ／ｃｍ３以上、２×１０１８ａｔｏｍｓ／ｃｍ３以下であってよい。なお本明細書において半導体基板１０の酸素化学濃度ＣＯＸを規定した場合、特に説明が無ければ、第２のピーク１４１と、第１のピーク１３３との間の全体が、当該酸素濃度の規定を満たしている。第２のピーク１４１と、下面２３との間の全体が当該酸素濃度の規定を満たしてよく、半導体基板１０の全体が当該酸素濃度の規定を満たしていてもよい。酸素化学濃度ＣＯＸは、１×１０１６ａｔｏｍｓ／ｃｍ３以上であってよく、１×１０１７ａｔｏｍｓ／ｃｍ３以上であってもよい。酸素化学濃度ＣＯＸは、１×１０１８ａｔｏｍｓ／ｃｍ３以下であってよく、１×１０１７ａｔｏｍｓ／ｃｍ３以下であってもよい。
寄与酸素濃度ＮＯＸは、ＶＯＨ欠陥を形成する酸素の濃度を指す。ＶＯＨ欠陥には、酸素の他に空孔および水素が含まれるので、寄与酸素濃度ＮＯＸは、空孔および水素の濃度に依存して変化する場合がある。本明細書では、寄与酸素濃度ＮＯＸと酸素化学濃度ＣＯＸとの比を酸素寄与率ξとする。つまり、ξ＝ＮＯＸ／ＣＯＸである。酸素寄与率ξとは、所定の領域（例えば下面または上面からの深さ位置）における全ての酸素原子の濃度の中で、ＶＯＨ欠陥を構成する酸素原子の濃度の割合と考えてよい。ξは、０以上、１以下である。酸素寄与率の単位は無次元量である。
寄与酸素濃度ＮＯＸの分布は、酸素化学濃度ＣＯＸの分布と相似形であってよい。例えば寄与酸素濃度ＮＯＸは、半導体基板１０の深さ方向において均一であってよく、単調に増加または減少してよい。あるいはまた、寄与酸素濃度ＮＯＸは、所定の深さ位置においてピークを有する濃度分布を有してよい。
空孔濃度ＮＶは、深さ位置Ｚｄに空孔ピーク１７１を有する。深さ位置Ｚｄは、深さ位置Ｚ１と同一であってよく、深さ位置Ｚ１よりもわずかに下面２３側に配置されていてもよい。寄与水素濃度ＮＨは、空孔濃度ＮＶと同一の深さ位置に第１の寄与濃度ピーク１６１を有してよい。
半導体基板１０に荷電粒子を注入すると、半導体基板１０の注入面から荷電粒子の飛程部分までの領域に、ダメージが導入される。ダメージとは、結晶格子の乱れのことであり、空孔、転位の他、アモルファス状態の場合もある。空孔濃度ＮＶは、深さ位置Ｚ２においてもピークを有してよい。空孔濃度ＮＶは、２つのピーク間において、実質的に（ほぼ）均一であってよく、単調に増加してよく、単調に減少してもよい。荷電粒子が電子の場合は、空孔濃度ＮＶは、半導体基板１０の上面から下面にわたって実質的に（ほぼ）均一であってよく、単調に増加してよく、単調に減少してもよく、所定の深さ位置でピークを有するなだらかな分布であってもよい。空孔濃度ＮＶは、例えばＴＲＩＭ（Ｔｒａｎｓｐｏｒｔ ｏｆ Ｉｏｎｓ ｉｎ Ｍａｔｔｅｒ）として知られるソフトウェアを用いて算出できる（例えば、ｈｔｔｐ：／／ｗｗｗ．ｓｒｉｍ．ｏｒｇ／参照。ｈｔｔｐ：／／ｓｒｉｍ．ｏｒｇ／ＳＲＩＭ／ＳＲＩＭ％２００８.ｐｄｆ、ｈｔｔｐ：／／ｓｒｉｍ．ｏｒｇ／ＳＲＩＭ／ＳＲＩＭ％２００９.ｐｄｆには、ＴＲＩＭのマニュアルが開示されている。当該マニュアルのＰａｒｔ２には、空孔濃度を算出する方法が記載されている。）。熱処理前においては、ほとんどの空孔は、水素で終端されていないと考えられる。
図３は、熱処理後の水素化学濃度ＣＨ、酸素化学濃度ＣＯＸ、寄与酸素濃度ＮＯＸ、および、ＶＯＨ欠陥濃度ＮＶＯＨの深さ方向の分布を示している。熱処理することで、第２のピーク１４１および第１のピーク１３３から、上面２１側および下面２３側に水素が拡散する。熱処理後においても、各ピークの濃度の大小関係、比率、値等、ならびに、酸素化学濃度は、図２に示した熱処理前と同一としてよい。これにより、第２のピーク１４１および第１のピーク１３３の間の水素化学濃度ＣＨが増大する。本例では、高濃度の第１のピーク１３３を設けているので、第１のピーク１３３から、より多くの水素が拡散する。このため、深さ位置Ｚ２から深さ位置Ｚ１に向かう領域において、半分以上の長さに渡って水素化学濃度ＣＨが単調に減少している。水素化学濃度ＣＨは、深さ位置Ｚ２から、深さ位置Ｚｃよりも上面２１側まで単調に減少してよい。
熱処理により、空孔におけるダングリング・ボンドを水素が終端する。その結果、ＶＯＨ欠陥（終端ダングリング・ボンド）のドナーが形成される。ＶＯＨ欠陥濃度ＮＶＯＨは、寄与水素濃度ＮＨ、寄与酸素濃度ＮＯＸ、空孔濃度ＮＶに依存する。本例のＶＯＨ欠陥濃度ＮＶＯＨは、深さ位置Ｚ１の近傍に第１のＶＯＨピーク１９１を有し、深さ位置Ｚ２の近傍に第２のＶＯＨピーク１８１を有する。第１のＶＯＨピーク１９１は、深さ位置Ｚｄに配置されてよい。本例では、第２のＶＯＨピーク１８１は、第１のＶＯＨピーク１９１よりも高濃度である。
また、半導体基板１０は、深さ位置Ｚ１および深さ位置Ｚ２の間に、平坦部１５０を有する。平坦部１５０は、ＶＯＨ欠陥濃度ＮＶＯＨの分布が、実質的に（ほぼ）平坦となる領域である。平坦部１５０は、深さ位置Ｚ１および深さ位置Ｚ２の間の半分以上の長さに渡って設けられてよく、７５％以上の長さに渡って設けられてもよい。
平坦部１５０において、寄与酸素濃度ＮＯＸは、水素化学濃度Ｃ Ｈ よりも小さい。この場合、水素化学濃度Ｃ Ｈ は、平坦部１５０における最小値を用いてよい。寄与酸素濃度ＮＯＸは、水素化学濃度Ｃ Ｈ の１０％以下であってもよい。
図４は、熱処理後のドナー濃度ＤＤの分布の一例を示す図である。図４においては、水素化学濃度ＣＨ、酸素化学濃度ＣＯＸ、バルク・ドナー濃度ＮＢ０を合わせて示している。水素化学濃度ＣＨおよび酸素化学濃度ＣＯＸは、図３の例と同一である。バルク・ドナー濃度ＮＢ０は、図２の例と同一である。
本例のドナー濃度ＤＤは、バルク・ドナー濃度ＮＢ０に、ＶＯＨ欠陥濃度ＮＶＯＨを加算した濃度である。ドナー濃度Ｄ Ｄ は、深さ位置Ｚｄに第１のドナーピーク１２１を有し、深さ位置Ｚ２に第２のドナーピーク１１１を有する。本例では、第２のドナーピーク１１１は、第１のドナーピーク１２１よりも高濃度である。また、平坦部１５０において、ドナー濃度ＤＤは実質的に（ほぼ）平坦である。平坦部１５０のドナー濃度ＤＤは、バルク・ドナー濃度ＮＢ０よりも高い。
図５Ａは、平坦部１５０を説明する図である。平坦部１５０は、ドナー濃度ＤＤが、所定の最大値ｍａｘと所定の最小値ｍｉｎとの間となっている領域が、深さ方向において連続している部分である。最大値ｍａｘは、当該領域におけるドナー濃度の最大値を用いてよい。最小値ｍｉｎは、最大値ｍａｘの５０％の値であってよく、７０％の値であってよく、９０％の値であってもよい。
あるいは、深さ方向の所定範囲におけるドナー濃度分布の平均濃度に対して、ドナー濃度分布の値が、当該ドナー濃度分布の平均濃度の±５０％以内にあってよく、±３０％以内にあってよく、±１０％以内にあってよい。上述したように、平坦部１５０におけるＶＯＨ欠陥濃度ＮＶＯＨも、ドナー濃度ＤＤと同様に実質的に（ほぼ）平坦である。
図５Ｂは、平坦部１５０におけるバルク・ドナー濃度Ｄ０、水素ドナー濃度Ｄｂ、ドナー濃度Ｄｄの他の分布例である。平坦部１５０が深さ方向で傾きを有する点で、図５Ａの例と異なる。本例の半導体基板１０の厚さは１２０μｍである。本図の縦軸はリニア・スケールである。水素イオンの注入面からの深さが、２０μｍから８０μｍまでを所定の領域とする。所定の領域は、水素イオンが貫通し、且つ、ドナー濃度Ｄｄに局所的なピークが無い領域である。本例の所定の領域の厚みは、半導体基板１０の厚さに対して５０％である。本例のバルク・ドナー濃度Ｄ０は、３．１×１０１３／ｃｍ３であり、１５０Ωｃｍに相当する。各深さにおけるバルク・ドナー濃度Ｄ０と、水素ドナーＤｂの値の和が、ドナー濃度Ｄｄである。
所定の領域の両端の濃度を直線で結んだ分布を、直線近似分布としてよい。直線近似分布は、所定の領域における濃度を一次関数でフィッティングさせた直線であってもよい。また、直線近似分布は、各濃度分布の局所的なピークを除いた分布を、一次関数でフィッティングさせた直線であってもよい。また、直線近似分布を中心として、直線近似分布の値の３０％の幅を有する帯状の範囲を、帯状範囲と称する。所定の領域における濃度分布が単調に増加または減少するとは、所定の領域の両端の濃度値が異なっており、且つ、当該濃度分布が上述した帯状範囲に含まれる状態を指す。帯状範囲は、直線近似分布の値の２０％の幅を有してよく、１０％の幅を有してもよい。
ドナー濃度Ｄｄの直線近似分布２１４は、注入面からの距離が増加するほど、濃度が増加する分布である。水素イオンが貫通した所定の領域において形成される空孔の濃度が、注入面からの距離が増加するほど、濃度が増加する分布となる。当該形成された空孔に存在するダングリング・ボンドを、拡散した水素が終端することにより、空孔濃度分布に従った水素ドナー濃度分布が形成される。本例においては、水素イオンが貫通した所定の領域において、直線近似分布２１４に対し、ドナー濃度Ｄｄはおよそ±７％の値の変動がある。ドナー濃度Ｄｄの当該変動を、帯状範囲２１６とする。つまり本例の帯状範囲２１６の幅は、直線近似分布２１４の値の±７％の幅を有する。半導体基板１０の厚みの３０％以上の厚さの所定の領域において、ドナー濃度Ｄｂの分布が帯状範囲２１６の範囲内に存在する場合に、ドナー濃度Ｄｂの分布を平坦分布としてよい。すなわち、この所定の領域を、水素ドナー平坦領域としてよい。なお、ドナー濃度Ｄｄの直線近似分布２１４は、注入面からの距離が増加するほど、濃度が減少する分布であってもよい。
図５Ｃは、バルク・ドナー濃度Ｄ０、水素ドナー濃度Ｄｂ、ドナー濃度Ｄｄの分布の他の例である。本例では、平坦部１５０の傾きがさらに大きい点で、図５Ｂの例と異なる。本例では、水素イオンの注入面からの深さが１０μｍから７０μｍまでを所定の領域とする。本例においても、半導体基板１０の厚さ（１２０μｍ）に対する所定の領域の厚みは、図５Ｂの例と同じ５０％である。
ドナー濃度Ｄｄの直線近似分布２１４は、注入面からの距離が増加するほど、濃度が増加する分布である。ただし、本例の直線近似分布２１４は、図５Ｂの直線近似分布２１４よりも増加の傾きが大きい。また、所定の領域において、直線近似分布２１４に対し、ドナー濃度Ｄｄはおよそ±１７％の値の変動がある。ドナー濃度Ｄｄの当該変動を、帯状範囲２１６とする。帯状範囲２１６の幅は、直線近似分布２１４の値の±１７％の幅を有する。よって、半導体基板１０の厚みの３０％以上の厚さの所定の領域において、ドナー濃度Ｄｂの分布が帯状範囲２１６の範囲内に存在する場合に、ドナー濃度Ｄｂの分布を平坦分布としてよい。すなわち、この所定の領域を水素ドナー平坦領域としてよい。
水素ドナー平坦領域は、半導体基板の厚みの２０％以上、８０％以下の範囲に設けられてよい。水素ドナー平坦領域における直線近似分布２１４の傾きの絶対値は、深さ（μｍ）に対して、０／（ｃｍ３・μｍ）以上、２×１０１２／（ｃｍ３・μｍ）以下であってよく、０／（ｃｍ３・μｍ）より大きく、１×１０１２／（ｃｍ３・μｍ）以下であってもよい。さらに、水素ドナー平坦領域における直線近似分布２１４の傾きの絶対値は、深さ（μｍ）に対して、１×１０１０／（ｃｍ３・μｍ）以上、１×１０１２／（ｃｍ３・μｍ）以下であってよく、１×１０１０／（ｃｍ３・μｍ）以上、５×１０１１／（ｃｍ３・μｍ）以下であってもよい。ここで、５×１０１１／（ｃｍ３・μｍ）は、５×１０１５／ｃｍ４と同じ傾き（同等）である。
直線近似分布２１４の傾きの別の指標として、片対数傾きを用いてもよい。所定の領域の一方の端の位置をｘ１（ｃｍ）、他方の端の位置ｘ２（ｃｍ）とする。ｘ１における濃度をＮ１（／ｃｍ３）、ｘ２における濃度をＮ２（／ｃｍ３）とする。所定の領域における片対数傾きη（／ｃｍ）を、η＝（ｌｏｇ１０（Ｎ２）－ｌоｇ１０（Ｎ１））／（ｘ２－ｘ１）と定義する。水素ドナー平坦領域における直線近似分布２１４の片対数傾きηの絶対値は、０／ｃｍ以上、５０／ｃｍ以下であってよく、０／ｃｍ以上、３０／ｃｍ以下であってもよい。さらに、水素ドナー平坦領域における直線近似分布２１４の片対数傾きηの絶対値は、０／ｃｍ以上、２０／ｃｍ以下であってよく、０／ｃｍ以上、１０／ｃｍ以下であってもよい。
水素イオンが通過した通過領域には、水素が通過することで生じた空孔（Ｖ、ＶＶ等）が、深さ方向に実質的に（ほぼ）一様の濃度で分布すると考えられる。また、半導体基板１０の製造時等に注入される酸素（Ｏ）も、深さ方向に一様に分布すると考えられる。一方、半導体装置１００の製造プロセスにおいて、１１００℃以上の高温処理を行う過程で、半導体基板１０の上面２１または下面２３から、酸素が半導体基板１０の外部に拡散してよい。その結果、半導体基板１０の上面２１または下面２３に向かって、酸素濃度が減少してもよい。
図１から図５Ｃにおいて説明した半導体装置１００によれば、荷電粒子のドーズ量により空孔濃度ＮＶを制御でき、また、水素イオンのドーズ量により水素化学濃度ＣＨを制御できる。このため、平坦部１５０のドナー濃度ＤＤを容易に制御できる。また、荷電粒子の注入位置Ｚ１を調整することで、平坦部１５０を形成する範囲を容易に制御できる。
次に、半導体基板１０における酸素寄与率ξの範囲等を説明する。半導体装置１００が完成した状態の、深さ位置Ｚ１から深さ位置Ｚ２までの任意の位置における最終ドーピング濃度をＮＦとする。ドーピング濃度ＮＦは、式（１）で示される。
ＮＦ＝ＮＢ０＋ＮＶＯＨ ・・・式（１）
ここで、ＶＯＨ欠陥濃度ＮＶＯＨは、水素で終端された空孔の濃度と、寄与酸素濃度ＮＯＸ（すなわちξＣＯＸ）との和であるとする。平坦部１５０においては、ＶＯＨ欠陥の濃度は水素で終端された空孔濃度と寄与酸素濃度に律速するためである。なお、本例では水素化学濃度ＣＨが十分高いので、深さ位置Ｚ１から深さ位置Ｚ２までの実質的に（ほぼ）全ての空孔が、水素で終端されている。つまり、空孔濃度は水素で終端された空孔濃度ＮＶであるとしてよい。従って、式（２）が得られる。
ＮＶＯＨ＝ＮＶ＋ξＣＯＸ ・・・式（２）
式（１）および式（２）から、式（３）が得られる。
ＮＦ＝ＮＢ０＋ＮＶ＋ξＣＯＸ ・・・式（３）
ここで、水素注入および熱処理の条件が同一で、バルク・ドナー濃度ＮＢ０が同一で、且つ、酸素化学濃度ＣＯＸが異なる２つの半導体基板を用いて、半導体装置１００を形成した場合を検討する。第１の半導体基板における最終ドーピング濃度をＮＦ１、第２の半導体基板における最終ドーピング濃度をＮＦ２とする。また、第１の半導体基板における酸素化学濃度をＣＯＸ１、第２の半導体基板における酸素化学濃度をＣＯＸ２とする。
水素注入の条件が同一なので、それぞれの半導体基板における空孔濃度ＮＶは同一である。このため、２つの半導体基板において酸素寄与率ξも同一とする。式（３）から式（４）および（５）が得られる。
ＮＦ１＝ＮＢ０＋ＮＶ＋ξＣＯＸ１ ・・・式（４）
ＮＦ２＝ＮＢ０＋ＮＶ＋ξＣＯＸ２ ・・・式（５）
ここで、ＮＦ２＞ＮＦ１とする。
最終ドーピング濃度の差は、ＶＯＨ欠陥濃度ＮＶＯＨの差ΔＮＶＯＨである。従って、式（４）および（５）から式（６）が得られる。
ＮＦ２－ＮＦ１＝ΔＮＶＯＨ
＝ξ（ＣＯＸ２－ＣＯＸ１）
ξ＝ΔＮＶＯＨ／（ＣＯＸ２－ＣＯＸ１） ・・・式（６）
また、式（２）および（６）から式（７）が得られる。
ＮＶ＝ＮＶＯＨ－ξＣＯＸ
＝ＮＶＯＨ－（ΔＮＶＯＨ／（ＣＯＸ２－ＣＯＸ１））ＣＯＸ ・・・式（７）
式（７）から、酸素寄与率ξが与えられれば、任意のＶＯＨ欠陥濃度ＮＶＯＨおよび酸素化学濃度ＣＯＸに対して、空孔濃度ＮＶを算出できる。
図６は、ドナー濃度増加量と、酸素化学濃度ＣＯＸとの関係を示す図である。本例では、荷電粒子および水素イオンを注入する前の半導体基板と、荷電粒子および水素イオンを注入して熱処理した後の半導体基板との２つの基板について、深さ位置Ｚｃにおける各キャリア濃度をＳＲ法で測定し、その差分をドナー濃度増加量とした。ドナー濃度増加量は、ＶＯＨ欠陥濃度ＮＶＯＨに対応する。また、本例の半導体基板の酸素化学濃度ＣＯＸは、深さ方向において均一に分布する。
図６においては、深さ位置Ｚ１を１００μｍとし、深さ位置Ｚ１に水素イオンを注入した。本例では、深さ位置Ｚ１への水素イオンのドーズ量が、３×１０１２ｉｏｎｓ／ｃｍ２、１×１０１３ｉｏｎｓ／ｃｍ２、３×１０１３ｉｏｎｓ／ｃｍ２の３種類について示している。図６に示されるように、酸素化学濃度ＣＯＸに比例して、ドナー濃度増加量が直線的に増大している。
図６の例において、酸素化学濃度ＣＯＸとドナー濃度増加量（すなわちＮＶＯＨ）との関係を直線で近似した近似式を算出する。図６では、水素イオンのドーズ量が３×１０１３ｉｏｎｓ／ｃｍ２の例を直線６０１で近似し、水素イオンのドーズ量が１×１０１３ｉｏｎｓ／ｃｍ２の例を直線６０２で近似し、水素イオンのドーズ量が３×１０１２ｉｏｎｓ／ｃｍ２の例を直線６０３で近似している。
各直線を式（８）であらわす。
ＮＶＯＨ＝ａ×ＣＯＸ＋ｂ ・・・式（８）
このとき、最小二乗法のフィッティングにより、各直線の傾きａおよび切片ｂは下記の通りである。
直線６０１：ａ＝２．９６３０３×１０－４、ｂ＝２．１８３９９×１０１３
直線６０２：ａ＝１．８７８９５×１０－４、ｂ＝１．４７９２０×１０１３
直線６０３：ａ＝７．５８８２４×１０－５、ｂ＝６．３８３８０×１０１２
なお、式（２）と式（８）を比べると、ａ＝ξ、ｂ＝ＮＶである。
図７は、ドナー濃度増加量と、酸素化学濃度ＣＯＸとの関係を示す図である。本例では、深さ位置Ｚ１を５０μｍとしている。他の条件は、図６と同一である。本例においても、酸素化学濃度ＣＯＸに比例して、ドナー濃度増加量が直線的に増大している。
図８は、水素イオンのドーズ量と、酸素寄与率ξおよび空孔濃度ＮＶとの関係を示す図である。図８は、図６の例で求めたａおよびｂをプロットし、曲線で近似している。本例では、深さ位置Ｚ１への水素イオンドーズ量ＤＨに対して、酸素寄与率ξおよび空孔濃度ＮＶをべき関数で近似している。これは、水素イオンドーズ量ＤＨが０に近づくと、酸素寄与率ξは０になると考えられるためである。酸素寄与率ξを対数関数で近似すると、酸素寄与率ξが０になるときに、水素イオンドーズ量ＤＨが０より大きい有限値となる。また、水素イオンドーズ量ＤＨが更に小さくなると、酸素寄与率ξが負の値になってしまう。空孔濃度ＮＶについても同様である。
図８では、酸素寄与率ξと水素イオンドーズ量の関係を曲線８０１で近似し、空孔濃度ＮＶと水素イオンドーズ量の関係を曲線８０２で近似している。曲線８０１を式（９）であらわし、曲線８０２を式（１０）であらわす。このとき、最小二乗法のフィッティングにより、各係数ｃ～ｆは下記の通りである。
ξ＝ｃ×（ＤＨ）ｄ ・・・式（９）
ただし、ｃ＝３．１１５０３×１０－１２、ｄ＝５．９４１６９×１０－１
ＮＶ＝ｅ×（ＤＨ）ｆ ・・・式（１０）
ただし、ｅ＝１．３６３９８×１０６、ｆ＝５．３６７８２×１０－１
水素イオンドーズ量ＤＨが小さすぎると、ＶＯＨ欠陥濃度ＮＶＯＨが小さくなる。この場合、バルク・ドナー濃度ＮＢ０のばらつきを吸収できるだけのドナー濃度増加量を確保することが困難になる。このため、水素イオンドーズ量は、１×１０１１ｉｏｎｓ／ｃｍ２以上であることが好ましい。このとき、式（９）から酸素寄与率ξは、１×１０－５以上である。また、水素イオンドーズ量ＤＨが大きすぎると、酸素および水素濃度によって形成できるＶＯＨ欠陥濃度に比べて、空孔濃度ＮＶが高くなりすぎてしまう。このため、ＶＯＨ欠陥にならない空孔が多くなってしまう。水素イオンドーズ量は、１．２×１０１４ｉｏｎｓ／ｃｍ２以下であることが好ましい。このとき、式（９）から酸素寄与率ξは、７×１０－４以下である。つまり、酸素寄与率ξは、１×１０－５以上、７×１０－４以下であってよい。酸素寄与率ξは、１×１０－４以上であってよい。酸素寄与率ξは、５×１０－４以下であってよい。同様に、空孔濃度ＮＶは、１×１０１１／ｃｍ３以上、１×１０１４／ｃｍ３以下であってよい。空孔濃度ＮＶは、１×１０１２／ｃｍ３以上であってよく、１×１０１３／ｃｍ３以上であってよい。空孔濃度ＮＶは、３×１０１３／ｃｍ３以下であってよい。空孔濃度ＮＶは、ＶＯＨ欠陥濃度ＮＶＯＨと、寄与酸素濃度ＮＯＸとの差分（ＮＶＯＨ－ＮＯＸ）から算出してよい。ＶＯＨ欠陥濃度ＮＶＯＨは、最終ドーピング濃度ＮＦと、バルク・ドナー濃度ＮＢ０との差分（ＮＦ－ＮＢ０）から算出してよい。
酸素化学濃度ＣＯＸとして、ＭＣＺ基板の一般的な値を用いる。つまり、ＣＯＸは、１×１０１７～７×１０１７／ｃｍ３である。ＮＯＸ＝ξ×ＣＯＸなので、寄与酸素濃度ＮＯＸは、１×１０１２／ｃｍ３～５×１０１４／ｃｍ３である。式（２）から、ＮＶＯＨ＝ＮＶ＋ＮＯＸである。すなわち、ＶＯＨ欠陥濃度ＮＶＯＨは、２×１０１２／ｃｍ３以上、６×１０１４／ｃｍ３以下であってよい。ＶＯＨ欠陥濃度ＮＶＯＨは、１×１０１３／ｃｍ３以上であってよい。ＶＯＨ欠陥濃度ＮＶＯＨは、５×１０１４／ｃｍ３以下であってよい。
図９は、水素イオンのドーズ量と、酸素寄与率ξおよび空孔濃度ＮＶとの関係を示す図である。図９は、図７の例（すなわちＺ１＝５０μｍ）に対応する。図９では、酸素寄与率ξと水素イオンドーズ量の関係を曲線９０１で近似し、空孔濃度ＮＶと水素イオンドーズ量の関係を曲線９０２で近似している。曲線９０１を式（１１）であらわし、曲線９０２を式（１２）であらわす。このとき、最小二乗法のフィッティングにより、各係数ｃ～ｆは下記の通りである。
ξ＝ｃ×（ＤＨ）ｄ ・・・式（１１）
ただし、ｃ＝１．５３３４３×１０－１２、ｄ＝６．２５８００×１０－１
ＮＶ＝ｅ×（ＤＨ）ｆ ・・・式（１２）
ただし、ｅ＝３．１１０９８×１０３、ｆ＝７．４１０５６×１０－１
本例においても、酸素寄与率ξは、図８の例と同一の範囲であってよい。空孔濃度ＮＶも、図８の例と同一の範囲であってよい。寄与酸素濃度ＮＯＸも、図８の例と同一の範囲であってよい。ＶＯＨ欠陥濃度も、図８の例と同一の範囲であってよい。
平坦部１５０において、酸素化学濃度ＣＯＸの最大値Ｏｍａｘと、最小値Ｏｍｉｎとの比をνとする。つまり、ν＝Ｏｍｉｎ／Ｏｍａｘである。比νは、０．１以上、１以下であってよい。比νが小さいと、ＶＯＨ欠陥濃度ＮＶＯＨの深さ方向におけるばらつきが大きくなり、半導体基板１０の耐圧が劣化する場合がある。比νは、０．３以上であってよく、０．５以上であってもよい。比νは、０．９５以下であってよく、０．９以下であってもよい。
平坦部１５０には、炭素が含まれてよい。平坦部１５０の炭素化学濃度は、１×１０１３ａｔｏｍｓ／ｃｍ３以上、１×１０１６ａｔｏｍｓ／ｃｍ３以下であってよい。炭素化学濃度は、１×１０１４ａｔｏｍｓ／ｃｍ３以上であってよい。炭素化学濃度は、５×１０１５ａｔｏｍｓ／ｃｍ３以下であってよく、２×１０１５ａｔｏｍｓ／ｃｍ３以下であってもよい。ＶＯＨ欠陥濃度ＮＶＯＨに対する炭素化学濃度の寄与については後述する。
図１０は、半導体装置１００の一例を示す上面図である。図１０においては、各部材を半導体基板１０の上面に投影した位置を示している。図１０においては、半導体装置１００の一部の部材だけを示しており、一部の部材は省略している。
半導体装置１００は、半導体基板１０を備えている。半導体基板１０は、図１から図９において説明した各濃度の分布を有してよい。ただし半導体基板１０は、図１から図９において説明した各濃度ピークとは異なる他の濃度ピークを更に有していてよい。後述するバッファ領域２０のように、水素イオンを注入して半導体基板１０におけるＮ型領域を形成する場合がある。この場合、水素化学濃度分布は、図２等において説明した水素化学濃度分布の他に、局所的な水素濃度ピークを有し得る。また、後述するエミッタ領域１２のように、リン等の水素以外のＮ型不純物を注入して半導体基板１０におけるＮ型領域を形成する場合がある。この場合、ドナー濃度分布は、図４等において説明したドナー濃度分布の他に、局所的なドナー濃度ピークを有し得る。
半導体基板１０は、上面視において端辺１６２を有する。本明細書で単に上面視と称した場合、半導体基板１０の上面側から見ることを意味している。本例の半導体基板１０は、上面視において互いに向かい合う２組の端辺１６２を有する。図１０においては、Ｘ軸およびＹ軸は、いずれかの端辺１６２と平行である。またＺ軸は、半導体基板１０の上面と垂直である。
半導体基板１０には活性部１６０が設けられている。活性部１６０は、半導体装置１００が動作した場合に半導体基板１０の上面と下面との間で、深さ方向に主電流が流れる領域である。活性部１６０の上方には、エミッタ電極が設けられているが図１０では省略している。
活性部１６０には、ＩＧＢＴ等のトランジスタ素子を含むトランジスタ部７０と、還流ダイオード（ＦＷＤ）等のダイオード素子を含むダイオード部８０の少なくとも一方が設けられている。図１０の例では、トランジスタ部７０およびダイオード部８０は、半導体基板１０の上面における所定の配列方向（本例ではＸ軸方向）に沿って、交互に配置されている。他の例では、活性部１６０には、トランジスタ部７０およびダイオード部８０の一方だけが設けられていてもよい。
図１０においては、トランジスタ部７０が配置される領域には記号「Ｉ」を付し、ダイオード部８０が配置される領域には記号「Ｆ」を付している。本明細書では、上面視において配列方向と垂直な方向を延伸方向（図１０ではＹ軸方向）と称する場合がある。トランジスタ部７０およびダイオード部８０は、それぞれ延伸方向に長手を有してよい。つまり、トランジスタ部７０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。同様に、ダイオード部８０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。トランジスタ部７０およびダイオード部８０の延伸方向と、後述する各トレンチ部の長手方向とは同一であってよい。
ダイオード部８０は、半導体基板１０の下面と接する領域に、Ｎ＋型のカソード領域を有する。本明細書では、カソード領域が設けられた領域を、ダイオード部８０と称する。つまりダイオード部８０は、上面視においてカソード領域と重なる領域である。半導体基板１０の下面には、カソード領域以外の領域には、Ｐ＋型のコレクタ領域が設けられてよい。本明細書では、ダイオード部８０を、後述するゲート配線までＹ軸方向に延長した延長領域８１も、ダイオード部８０に含める場合がある。延長領域８１の下面には、コレクタ領域が設けられている。
トランジスタ部７０は、半導体基板１０の下面と接する領域に、Ｐ＋型のコレクタ領域を有する。また、トランジスタ部７０は、半導体基板１０の上面側に、Ｎ型のエミッタ領域、Ｐ型のベース領域、ゲート導電部およびゲート絶縁膜を有するゲート構造が周期的に配置されている。
半導体装置１００は、半導体基板１０の上方に１つ以上のパッドを有してよい。本例の半導体装置１００は、ゲートパッド１６４を有している。半導体装置１００は、アノードパッド、カソードパッドおよび電流検出パッド等のパッドを有してもよい。各パッドは、端辺１６２の近傍に配置されている。端辺１６２の近傍とは、上面視における端辺１６２と、エミッタ電極との間の領域を指す。半導体装置１００の実装時において、各パッドは、ワイヤ等の配線を介して外部の回路に接続されてよい。
ゲートパッド１６４には、ゲート電位が印加される。ゲートパッド１６４は、活性部１６０のゲートトレンチ部の導電部に電気的に接続される。半導体装置１００は、ゲートパッド１６４とゲートトレンチ部とを接続するゲート配線を備える。図１０においては、ゲート配線に斜線のハッチングを付している。
本例のゲート配線は、外周ゲート配線１３０と、活性側ゲート配線１３１とを有している。外周ゲート配線１３０は、上面視において活性部１６０と半導体基板１０の端辺１６２との間に配置されている。本例の外周ゲート配線１３０は、上面視において活性部１６０を囲んでいる。上面視において外周ゲート配線１３０に囲まれた領域を活性部１６０としてもよい。また、外周ゲート配線１３０は、ゲートパッド１６４と接続されている。外周ゲート配線１３０は、半導体基板１０の上方に配置されている。外周ゲート配線１３０は、アルミニウム等を含む金属配線であってよい。
活性側ゲート配線１３１は、活性部１６０に設けられている。活性部１６０に活性側ゲート配線１３１を設けることで、半導体基板１０の各領域について、ゲートパッド１６４からの配線長のバラツキを低減できる。
活性側ゲート配線１３１は、活性部１６０のゲートトレンチ部と接続される。活性側ゲート配線１３１は、半導体基板１０の上方に配置されている。活性側ゲート配線１３１は、不純物がドープされたポリシリコン等の半導体で形成された配線であってよい。
活性側ゲート配線１３１は、外周ゲート配線１３０と接続されてよい。本例の活性側ゲート配線１３１は、Ｙ軸方向の略中央で一方の外周ゲート配線１３０から他方の外周ゲート配線１３０まで、活性部１６０を横切るように、Ｘ軸方向に延伸して設けられている。活性側ゲート配線１３１により活性部１６０が分割されている場合、それぞれの分割領域において、トランジスタ部７０およびダイオード部８０がＸ軸方向に交互に配置されてよい。
また、半導体装置１００は、ポリシリコン等で形成されたＰＮ接合ダイオードである不図示の温度センス部や、活性部１６０に設けられたトランジスタ部の動作を模擬する不図示の電流検出部を備えてもよい。
本例の半導体装置１００は、上面視において、活性部１６０と端辺１６２との間に、エッジ終端構造部９０を備える。本例のエッジ終端構造部９０は、外周ゲート配線１３０と端辺１６２との間に配置されている。エッジ終端構造部９０は、半導体基板１０の上面側の電界集中を緩和する。エッジ終端構造部９０は、活性部１６０を囲んで環状に設けられたガードリング、フィールドプレートおよびリサーフのうちの少なくとも一つを備えていてよい。
図１１は、図１０における領域Ｄの拡大図である。領域Ｄは、トランジスタ部７０、ダイオード部８０、および、活性側ゲート配線１３１を含む領域である。本例の半導体装置１００は、半導体基板１０の上面側の内部に設けられたゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。ゲートトレンチ部４０およびダミートレンチ部３０は、それぞれがトレンチ部の一例である。また、本例の半導体装置１００は、半導体基板１０の上面の上方に設けられたエミッタ電極５２および活性側ゲート配線１３１を備える。エミッタ電極５２および活性側ゲート配線１３１は互いに分離して設けられる。
エミッタ電極５２および活性側ゲート配線１３１と、半導体基板１０の上面との間には層間絶縁膜が設けられるが、図１１では省略している。本例の層間絶縁膜には、コンタクトホール５４が、当該層間絶縁膜を貫通して設けられる。図１１においては、それぞれのコンタクトホール５４に斜線のハッチングを付している。
エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に設けられる。エミッタ電極５２は、コンタクトホール５４を通って、半導体基板１０の上面におけるエミッタ領域１２、コンタクト領域１５およびベース領域１４と接触する。また、エミッタ電極５２は、層間絶縁膜に設けられたコンタクトホールを通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２は、Ｙ軸方向におけるダミートレンチ部３０の先端において、ダミートレンチ部３０のダミー導電部と接続されてよい。
活性側ゲート配線１３１は、層間絶縁膜に設けられたコンタクトホールを通って、ゲートトレンチ部４０と接続する。活性側ゲート配線１３１は、Ｙ軸方向におけるゲートトレンチ部４０の先端部４１において、ゲートトレンチ部４０のゲート導電部と接続されてよい。活性側ゲート配線１３１は、ダミートレンチ部３０内のダミー導電部とは接続されない。
エミッタ電極５２は、金属を含む材料で形成される。図１１においては、エミッタ電極５２が設けられる範囲を示している。例えば、エミッタ電極５２の少なくとも一部の領域はアルミニウムまたはアルミニウム‐シリコン合金、例えばＡｌＳｉ、ＡｌＳｉＣｕ等の金属合金で形成される。エミッタ電極５２は、アルミニウム等で形成された領域の下層に、チタンやチタン化合物等で形成されたバリアメタルを有してよい。さらにコンタクトホール内において、バリアメタルとアルミニウム等に接するようにタングステン等を埋め込んで形成されたプラグを有してもよい。
ウェル領域１１は、活性側ゲート配線１３１と重なって設けられている。ウェル領域１１は、活性側ゲート配線１３１と重ならない範囲にも、所定の幅で延伸して設けられている。本例のウェル領域１１は、コンタクトホール５４のＹ軸方向の端から、活性側ゲート配線１３１側に離れて設けられている。ウェル領域１１は、ベース領域１４よりもドーピング濃度の高い第２導電型の領域である。本例のベース領域１４はＰ－型であり、ウェル領域１１はＰ＋型である。
トランジスタ部７０およびダイオード部８０のそれぞれは、配列方向に複数配列されたトレンチ部を有する。本例のトランジスタ部７０には、配列方向に沿って１以上のゲートトレンチ部４０と、１以上のダミートレンチ部３０とが交互に設けられている。本例のダイオード部８０には、複数のダミートレンチ部３０が、配列方向に沿って設けられている。本例のダイオード部８０には、ゲートトレンチ部４０が設けられていない。
本例のゲートトレンチ部４０は、配列方向と垂直な延伸方向に沿って延伸する２つの直線部分３９（延伸方向に沿って直線状であるトレンチの部分）と、２つの直線部分３９を接続する先端部４１を有してよい。図１１における延伸方向はＹ軸方向である。
先端部４１の少なくとも一部は、上面視において曲線状に設けられることが好ましい。２つの直線部分３９のＹ軸方向における端部どうしを先端部４１が接続することで、直線部分３９の端部における電界集中を緩和できる。
トランジスタ部７０において、ダミートレンチ部３０はゲートトレンチ部４０のそれぞれの直線部分３９の間に設けられる。それぞれの直線部分３９の間には、１本のダミートレンチ部３０が設けられてよく、複数本のダミートレンチ部３０が設けられていてもよい。ダミートレンチ部３０は、延伸方向に延伸する直線形状を有してよく、ゲートトレンチ部４０と同様に、直線部分２９と先端部３１とを有していてもよい。図１１に示した半導体装置１００は、先端部３１を有さない直線形状のダミートレンチ部３０と、先端部３１を有するダミートレンチ部３０の両方を含んでいる。
ウェル領域１１の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０のＹ軸方向の端部は、上面視においてウェル領域１１に設けられる。つまり、各トレンチ部のＹ軸方向の端部において、各トレンチ部の深さ方向の底部は、ウェル領域１１に覆われている。これにより、各トレンチ部の当該底部における電界集中を緩和できる。
配列方向において各トレンチ部の間には、メサ部が設けられている。メサ部は、半導体基板１０の内部において、トレンチ部に挟まれた領域を指す。一例としてメサ部の上端は半導体基板１０の上面である。メサ部の下端の深さ位置は、トレンチ部の下端の深さ位置と同一である。本例のメサ部は、半導体基板１０の上面において、トレンチに沿って延伸方向（Ｙ軸方向）に延伸して設けられている。本例では、トランジスタ部７０にはメサ部６０が設けられ、ダイオード部８０にはメサ部６１が設けられている。本明細書において単にメサ部と称した場合、メサ部６０およびメサ部６１のそれぞれを指している。
それぞれのメサ部には、ベース領域１４が設けられる。メサ部において半導体基板１０の上面に露出したベース領域１４のうち、活性側ゲート配線１３１に最も近く配置された領域をベース領域１４－ｅとする。図１１においては、それぞれのメサ部の延伸方向における一方の端部に配置されたベース領域１４－ｅを示しているが、それぞれのメサ部の他方の端部にもベース領域１４－ｅが配置されている。それぞれのメサ部には、上面視においてベース領域１４－ｅに挟まれた領域に、第１導電型のエミッタ領域１２および第２導電型のコンタクト領域１５の少なくとも一方が設けられてよい。本例のエミッタ領域１２はＮ＋型であり、コンタクト領域１５はＰ＋型である。エミッタ領域１２およびコンタクト領域１５は、深さ方向において、ベース領域１４と半導体基板１０の上面との間に設けられてよい。
トランジスタ部７０のメサ部６０は、半導体基板１０の上面に露出したエミッタ領域１２を有する。エミッタ領域１２は、ゲートトレンチ部４０に接して設けられている。ゲートトレンチ部４０に接するメサ部６０は、半導体基板１０の上面に露出したコンタクト領域１５が設けられていてよい。
メサ部６０におけるコンタクト領域１５およびエミッタ領域１２のそれぞれは、Ｘ軸方向における一方のトレンチ部から、他方のトレンチ部まで設けられる。一例として、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿って交互に配置されている。
他の例においては、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿ってストライプ状に設けられていてもよい。例えばトレンチ部に接する領域にエミッタ領域１２が設けられ、エミッタ領域１２に挟まれた領域にコンタクト領域１５が設けられる。
ダイオード部８０のメサ部６１には、エミッタ領域１２が設けられていない。メサ部６１の上面には、ベース領域１４およびコンタクト領域１５が設けられてよい。メサ部６１の上面においてベース領域１４－ｅに挟まれた領域には、それぞれのベース領域１４－ｅに接してコンタクト領域１５が設けられてよい。メサ部６１の上面においてコンタクト領域１５に挟まれた領域には、ベース領域１４が設けられてよい。ベース領域１４は、コンタクト領域１５に挟まれた領域全体に配置されてよい。
それぞれのメサ部の上方には、コンタクトホール５４が設けられている。コンタクトホール５４は、ベース領域１４－ｅに挟まれた領域に配置されている。本例のコンタクトホール５４は、コンタクト領域１５、ベース領域１４およびエミッタ領域１２の各領域の上方に設けられる。コンタクトホール５４は、ベース領域１４－ｅおよびウェル領域１１に対応する領域には設けられない。コンタクトホール５４は、メサ部６０の配列方向（Ｘ軸方向）における中央に配置されてよい。
ダイオード部８０において、半導体基板１０の下面と隣接する領域には、Ｎ＋型のカソード領域８２が設けられる。半導体基板１０の下面において、カソード領域８２が設けられていない領域には、Ｐ＋型のコレクタ領域２２が設けられてよい。カソード領域８２およびコレクタ領域２２は、半導体基板１０の下面２３と、バッファ領域２０との間に設けられている。図１１においては、カソード領域８２およびコレクタ領域２２の境界を点線で示している。
カソード領域８２は、Ｙ軸方向においてウェル領域１１から離れて配置されている。これにより、比較的にドーピング濃度が高く、且つ、深い位置まで形成されているＰ型の領域（ウェル領域１１）と、カソード領域８２との距離を確保して、耐圧を向上できる。本例のカソード領域８２のＹ軸方向における端部は、コンタクトホール５４のＹ軸方向における端部よりも、ウェル領域１１から離れて配置されている。他の例では、カソード領域８２のＹ軸方向における端部は、ウェル領域１１とコンタクトホール５４との間に配置されていてもよい。
図１２は、図１１におけるｅ－ｅ断面の一例を示す図である。ｅ－ｅ断面は、エミッタ領域１２およびカソード領域８２を通過するＸＺ面である。本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。
層間絶縁膜３８は、半導体基板１０の上面に設けられている。層間絶縁膜３８は、ホウ素またはリン等の不純物が添加されたシリケートガラス等の絶縁膜、熱酸化膜、および、その他の絶縁膜の少なくとも一層を含む膜である。層間絶縁膜３８には、図１１において説明したコンタクトホール５４が設けられている。
エミッタ電極５２は、層間絶縁膜３８の上方に設けられる。エミッタ電極５２は、層間絶縁膜３８のコンタクトホール５４を通って、半導体基板１０の上面２１と接触している。コレクタ電極２４は、半導体基板１０の下面２３に設けられる。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成されている。本明細書において、エミッタ電極５２とコレクタ電極２４とを結ぶ方向（Ｚ軸方向）を深さ方向と称する。
半導体基板１０は、Ｎ型またはＮ－型のドリフト領域１８を有する。ドリフト領域１８は、トランジスタ部７０およびダイオード部８０のそれぞれに設けられている。
トランジスタ部７０のメサ部６０には、Ｎ＋型のエミッタ領域１２およびＰ－型のベース領域１４が、半導体基板１０の上面２１側から順番に設けられている。ベース領域１４の下方にはドリフト領域１８が設けられている。メサ部６０には、Ｎ＋型の蓄積領域１６が設けられてもよい。蓄積領域１６は、ベース領域１４とドリフト領域１８との間に配置される。
エミッタ領域１２は半導体基板１０の上面２１に露出しており、且つ、ゲートトレンチ部４０と接して設けられている。エミッタ領域１２は、メサ部６０の両側のトレンチ部と接していてよい。エミッタ領域１２は、ドリフト領域１８よりもドーピング濃度が高い。
ベース領域１４は、エミッタ領域１２の下方に設けられている。本例のベース領域１４は、エミッタ領域１２と接して設けられている。ベース領域１４は、メサ部６０の両側のトレンチ部と接していてよい。
蓄積領域１６は、ベース領域１４の下方に設けられている。蓄積領域１６は、ドリフト領域１８よりもドーピング濃度が高いＮ＋型の領域である。ドリフト領域１８とベース領域１４との間に高濃度の蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、オン電圧を低減できる。蓄積領域１６は、各メサ部６０におけるベース領域１４の下面全体を覆うように設けられてよい。
ダイオード部８０のメサ部６１には、半導体基板１０の上面２１に接して、Ｐ－型のベース領域１４が設けられている。ベース領域１４の下方には、ドリフト領域１８が設けられている。メサ部６１において、ベース領域１４の下方に蓄積領域１６が設けられていてもよい。
トランジスタ部７０およびダイオード部８０のそれぞれにおいて、ドリフト領域１８の下にはＮ＋型のバッファ領域２０が設けられてよい。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ドリフト領域１８よりもドーピング濃度の高いピーク２５を有する。ピーク２５のドーピング濃度とは、ピーク２５の頂点におけるドーピング濃度を指す。また、ドリフト領域１８のドーピング濃度は、ドーピング濃度分布が実質的に（ほぼ）平坦な領域におけるドーピング濃度の平均値を用いてよい。
本例のバッファ領域２０は、半導体基板１０の深さ方向（Ｚ軸方向）において、３つ以上のピーク２５を有する。バッファ領域２０のピーク２５は、例えば水素（プロトン）またはリンの濃度ピークである。バッファ領域２０は、ベース領域１４の下端から広がる空乏層が、Ｐ＋型のコレクタ領域２２およびＮ＋型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。本明細書では、バッファ領域２０の上端の深さ位置をＺｆとする。深さ位置Ｚｆは、ドーピング濃度が、ドリフト領域１８のドーピング濃度より高くなる位置であってよい。
トランジスタ部７０において、バッファ領域２０の下には、Ｐ＋型のコレクタ領域２２が設けられる。コレクタ領域２２のアクセプタ濃度は、ベース領域１４のアクセプタ濃度より高い。コレクタ領域２２は、ベース領域１４と同一のアクセプタを含んでよく、異なるアクセプタを含んでもよい。コレクタ領域２２のアクセプタは、例えばボロンである。
ダイオード部８０において、バッファ領域２０の下には、Ｎ＋型のカソード領域８２が設けられる。カソード領域８２のドナー濃度は、ドリフト領域１８のドナー濃度より高い。カソード領域８２のドナーは、例えば水素またはリンである。なお、各領域のドナーおよびアクセプタとなる元素は、上述した例に限定されない。コレクタ領域２２およびカソード領域８２は、半導体基板１０の下面２３に露出しており、コレクタ電極２４と接続している。コレクタ電極２４は、半導体基板１０の下面２３全体と接触してよい。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成される。
半導体基板１０の上面２１側には、１以上のゲートトレンチ部４０、および、１以上のダミートレンチ部３０が設けられる。各トレンチ部は、半導体基板１０の上面２１から、ベース領域１４を貫通して、ドリフト領域１８に到達している。エミッタ領域１２、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられている領域においては、各トレンチ部はこれらのドーピング領域も貫通して、ドリフト領域１８に到達している。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
上述したように、トランジスタ部７０には、ゲートトレンチ部４０およびダミートレンチ部３０が設けられている。ダイオード部８０には、ダミートレンチ部３０が設けられ、ゲートトレンチ部４０が設けられていない。本例においてダイオード部８０とトランジスタ部７０のＸ軸方向における境界は、カソード領域８２とコレクタ領域２２の境界である。
ゲートトレンチ部４０は、半導体基板１０の上面２１に設けられたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に設けられる。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
ゲート導電部４４は、深さ方向において、ベース領域１４よりも長く設けられてよい。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われる。ゲート導電部４４は、ゲート配線に電気的に接続されている。ゲート導電部４４に所定のゲート電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層に電子の反転層によるチャネルが形成される。
ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、半導体基板１０の上面２１に設けられたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー導電部３４は、エミッタ電極５２に電気的に接続されている。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー導電部３４は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜３２よりも内側に設けられる。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えばダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。
本例のゲートトレンチ部４０およびダミートレンチ部３０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われている。なお、ダミートレンチ部３０およびゲートトレンチ部４０の底部は、下側に凸の曲面状（断面においては曲線状）であってよい。本明細書では、ゲートトレンチ部４０の下端の深さ位置をＺｔとする。
ドリフト領域１８は、図４等において説明した平坦部１５０を含んでよい。つまりドリフト領域１８は、主にバルク・ドナー濃度と、水素ドナー（ＶＯＨ欠陥）濃度とによって定まるドナー濃度を有する。ドリフト領域１８には、水素化学濃度ＣＨの第２のピーク１４１が配置されていてよい。ドリフト領域１８以外の領域には、局所的にドーパントが注入されている。このため、これらの領域におけるドーピング濃度は、図４等において説明したドナー濃度ＤＤとは異なる。
図１３は、図１２のＦ－Ｆ線の位置における、深さ方向のキャリア濃度分布の一例を示す図である。図１３においては、水素濃度分布ＣＨ の分布の一部を合わせて示している。図１３の縦軸は、対数軸である。
本例のバッファ領域２０におけるキャリア濃度分布は、深さ方向において異なる位置に設けられた複数のピーク２５を有する。ピーク２５は、ドナー濃度のピークである。ピーク２５は、不純物として水素を有してよい。複数のピーク２５を設けることで、空乏層がコレクタ領域２２に達することを、より抑制できる。第２のドナーピーク１１１は、バッファ領域２０における、いずれかのピーク２５として機能してよい。
一例として第２のドナーピーク１１１は、バッファ領域２０の複数のピーク２５のうち、半導体基板１０の下面２３から最も離れたピークとして機能してよい。平坦部１５０は、バッファ領域２０に含まれる第２のドナーピーク１１１から、第１のドナーピーク１２１の間に配置されている。
第２のドナーピーク１１１は、バッファ領域２０の複数のピーク２５のうち、第２のドナーピーク１１１の次に下面２３から離れたピーク２５よりも、ドナー濃度が高くてよい。第２のドナーピーク１１１の濃度を高くすることで、平坦部１５０を形成しやすくなる。水素化学濃度Ｃ Ｈ の分布は、深さ位置Ｚ２と、下面２３との間に、１つ以上の水素濃度ピーク１９４を有してよい。水素濃度ピーク１９４は、バッファ領域２０に配置されてよい。水素濃度ピーク１９４は、ピーク２５と同一の深さ位置に配置されてよい。
本例の蓄積領域１６は、複数のピーク２６を有している。ピーク２６は、ドナー濃度のピークである。本例の第１のドナーピーク１２１は、蓄積領域１６よりも、下面２３側に配置されている。第１のドナーピーク１２１と、蓄積領域１６との間には、平坦部１５０よりもドーピング濃度の低い領域１８０が設けられていてよい。領域１８０のドーピング濃度は、バルク・ドナー濃度ＮＢ０であってよい。
また半導体装置１００は、半導体基板１０として、半導体インゴット製造時にリン（Ｐ）等のドーパントがインゴット全体にドーピングされないノンドーピング基板を用いてもよい。この場合、領域１８０のベースドーピング濃度Ｄｎは、バルク・ドナー濃度ＮＢ０よりも低い。ベースドーピング濃度Ｄｎは、例えば１×１０１０ａｔｏｍｓ／ｃｍ３以上、５×１０１２ａｔｏｍｓ／ｃｍ３以下である。ベースドーピング濃度Ｄｎは、１×１０１１ａｔｏｍｓ／ｃｍ３以上であってよい。ベースドーピング濃度Ｄｎは、５×１０１２ａｔｏｍｓ／ｃｍ３以下であってよい。
図１４は、図１０におけるｇ－ｇ断面の一例を示す図である。図１４に示す断面は、エッジ終端構造部９０およびトランジスタ部７０を含むＸＺ面である。なお、エッジ終端構造部９０およびトランジスタ部７０の間において、半導体基板１０の上方には、外周ゲート配線１３０が配置されている。外周ゲート配線１３０は、エミッタ電極５２と分離して設けられている。また、エッジ終端構造部９０およびトランジスタ部７０の間において、半導体基板１０の上面２１には、ウェル領域１１が配置されている。本例のウェル領域１１は、トレンチ部よりも浅い範囲に設けられている。トランジスタ部７０の構造は、図１０から図１２において説明したトランジスタ部７０と同様である。
エッジ終端構造部９０には、複数のガードリング９２、複数のフィールドプレート９４およびチャネルストッパ１７４が設けられている。エッジ終端構造部９０において、下面２３に接する領域には、コレクタ領域２２が設けられていてよい。各ガードリング９２は、上面２１において活性部１６０を囲むように設けられてよい。複数のガードリング９２は、活性部１６０において発生した空乏層を半導体基板１０の外側へ広げる機能を有してよい。これにより、半導体基板１０内部における電界集中を防ぐことができ、半導体装置１００の耐圧を向上できる。
本例のガードリング９２は、上面２１近傍にイオン注入により形成されたＰ型の半導体領域である。ガードリング９２の底部の深さは、ゲートトレンチ部４０およびダミートレンチ部３０の底部より浅くてよい。
ガードリング９２の上面は、層間絶縁膜３８により覆われている。フィールドプレート９４は、金属またはポリシリコン等の導電材料で形成される。フィールドプレート９４は、エミッタ電極５２と同じ材料で形成されてよい。フィールドプレート９４は、層間絶縁膜３８上に設けられている。フィールドプレート９４は、層間絶縁膜３８に設けられた貫通孔を通って、ガードリング９２に接続されている。
チャネルストッパ１７４は、端辺１６２における上面２１および側面に露出して設けられる。チャネルストッパ１７４は、ドリフト領域１８よりもドーピング濃度の高いＮ型の領域である。チャネルストッパ１７４は、活性部１６０において発生した空乏層を半導体基板１０の端辺１６２において終端させる機能を有する。
本例では、水素化学濃度の第２のピーク１４１は、ウェル領域１１の底部と、半導体基板１０の下面２３との間に配置されている。第２のピーク１４１は、エッジ終端構造部９０にも設けられてよい。また、第２のピーク１４１は、エッジ終端構造部９０と、トランジスタ部７０との間にも設けられてよい。第２のピーク１４１は、半導体基板１０のＸＹ面全体に設けられてよい。図１等に示した通過領域１０６は、半導体基板１０の下面２３から、第２のピーク１４１まで形成される。
図１５は、図１０におけるｇ－ｇ断面の他の例を示す図である。本例においては、ウェル領域１１が、ゲートトレンチ部４０およびダミートレンチ部３０の下端よりも深くまで設けられている。他の構造は、図１４の例と同一であってよい。当該断面において少なくとも一つのトレンチ部は、ウェル領域１１の内部に配置されてよい。図１５の例では、最もエッジ終端構造部９０に近い一つのトレンチ部が、ウェル領域１１の内部に配置されている。
本例の第２のピーク１４１は、ウェル領域１１の下端と、半導体基板１０の上面２１との間に配置されている。他の例では、第２のピーク１４１は、ウェル領域１１の下端と、半導体基板１０の下面２３との間に配置されてもよい。
図１６は、半導体装置１００の製造方法の一例を示す図である。本例の製造方法は、基板準備段階Ｓ１６００、デバイス製造段階Ｓ１６０６、濃度測定段階Ｓ１６０２、および、注入量算出段階Ｓ１６０４を備える。
基板準備段階Ｓ１６００において、半導体基板１０を準備する。半導体基板１０は、例えばＭＣＺ基板である。濃度測定段階Ｓ１６０２では、半導体基板１０の酸素化学濃度ＣＯＸを測定する。濃度測定段階Ｓ１６０２では、ＦＴＩＲ法（赤外吸収分光法）により、酸素化学濃度を測定してよい。また、濃度測定段階Ｓ１６０２では、半導体基板１０の基板抵抗値（Ω・ｃｍ）を更に測定してよい。
注入量算出段階Ｓ１６０４では、Ｓ１６０２で測定した酸素化学濃度に基づいて、深さ位置Ｚ１に注入する荷電粒子線の注入量を算出する。上述したように、荷電粒子線の注入量により、形成されるＶＯＨ欠陥濃度を制御できる。注入量算出段階Ｓ１６０４においては、図４等において説明した平坦部１５０の基板抵抗値が所定の目標抵抗値となるように、荷電粒子線の注入量を算出してよい。目標抵抗値は、半導体装置１００の製造者により設定されてよい。平坦部１５０の基板抵抗値は、平坦部１５０のドナー濃度と一対一に対応する。このため、平坦部１５０の基板抵抗値が目標抵抗値となるような、ドナー濃度増加量が定まる。荷電粒子線の注入量、ドナー濃度増加量、および、酸素化学濃度との関係は、図６および図７に示したように、実験的に予め取得できる。注入量算出段階Ｓ１６０４においては、予め取得した上記の関係に基づいて、荷電粒子線の注入量を算出してよい。
上述した式（１１）および（１２）を式（２）に代入すると、式（１３）が得られる。
ＮＶＯＨ＝ｃ×（ＤＨ）ｄ＋ｅ×（ＤＨ）ｆ×ＣＯＸ ・・・式（１３）
また、式（１）から式（１３）は式（１４）となる。
ＮＦ－ＮＢ０＝ｃ×（ＤＨ）ｄ＋ｅ×（ＤＨ）ｆ×ＣＯＸ ・・・式（１４）
最終ドーピング濃度ＮＦは設定値であり、バルク・ドナー濃度ＮＢ０は測定値または半導体ウエハの仕様値から既知である。酸素化学濃度ＣＯＸは、Ｓ１６０２の測定により既知である。パラメータｃ、ｄ、ｅ、ｆは、上述したように実験的に予め取得できる。従って、式（１４）の変数は、荷電粒子の注入量（本例では水素イオンのドーズ量ＤＨ）のみである。式（１４）を数値的に解くことで、荷電粒子の注入量を算出できる。式（１４）から得られた荷電粒子の注入量ＤＨは、式（８）、式（１０）および式（１１）のフィッティングにおける各データの値のばらつきを反映した幅（誤差）を有してよい。すなわち、荷電粒子の注入量ＤＨは、式（１３）または式（１４）から得られた値に対して、例えば±５０％の範囲であれば、式（１３）または式（１４）から得られた値と考えてよい。
本例のデバイス製造段階Ｓ１６０６は、粒子注入段階Ｓ１６０８、水素注入段階Ｓ１６１０および熱処理段階Ｓ１６１２を有する。デバイス製造段階Ｓ１６０６は、図１０から図１２において説明した各構成を形成する段階を有するが、図１６では省略している。
粒子注入段階Ｓ１６０８では、半導体基板１０の下面２３から、半導体基板１０の深さ方向の厚みの半分以上を通過するように、荷電粒子線を注入する。Ｓ１６０８では、荷電粒子線として、プロトン等の水素イオンを注入してよい。これにより、図２に示したような第２のピーク１４１が形成される。また、図２に示したような空孔濃度ＮＶの分布が形成される。Ｓ１６０８における荷電粒子線の注入量は、注入量算出段階Ｓ１６０４で算出した注入量に調整される。これにより、平坦部１５０が目標抵抗値となるような濃度の空孔を形成できる。
なお、荷電粒子線が電子線の場合、第２のピーク１４１は形成されない。この場合でも、電子線の注入量に応じた濃度の空孔が形成される。このため、電子線の注入量を調整することで、平坦部１５０が目標抵抗値となるような濃度の空孔を形成できる。
水素注入段階Ｓ１６１０では、半導体基板１０の下面２３側に水素イオンを注入する。Ｓ１６０８では、図１等において説明した深さ位置Ｚ２に水素イオンを注入する。水素注入段階Ｓ１６１０では、Ｓ１６０８で形成した空孔を十分に終端できる濃度の水素イオンを注入してよい。粒子注入段階Ｓ１６０８および水素注入段階Ｓ１６１０は、熱処理段階Ｓ１６１２よりも前に行われる。
熱処理段階Ｓ１６１２では、半導体基板１０を熱処理する。熱処理段階Ｓ１６１２の熱処理温度は、３５０℃以上、３８０℃以下であってよい。このような方法により、半導体基板１０の酸素化学濃度にばらつきがあっても、平坦部１５０の抵抗値を目標値に調整できる。
粒子注入段階Ｓ１６０８の前に、図１２に示した構造のうち、半導体基板１０の上面２１側の構造を形成してよい。上面２１側の構造とは、各トレンチ部、エミッタ領域１２、ベース領域１４、蓄積領域１６、層間絶縁膜３８およびエミッタ電極５２を含んでよい。また、粒子注入段階Ｓ１６０８の前に、カソード領域８２およびコレクタ領域２２を形成してよい。粒子注入段階Ｓ１６０８においては、ゲートトレンチ部４０の下端よりも下面２３側の深さ位置Ｚ１に荷電粒子線を注入してよい。これにより、荷電粒子線注入によるダメージが、ゲート絶縁膜４２に影響することを抑制できる。
図１７は、荷電粒子線の注入量の算出方法の他の例を示す図である。本例の荷電粒子線は水素イオンである。図１７は、酸素化学濃度とドナー濃度増加量との関係を示す上段グラフ、および、水素イオンドーズ量と酸素化学濃度の逆数との関係を示す下段グラフを含む。上段グラフは、図６のグラフの一部を拡大した図である。
上段グラフにおいて、ドナー濃度増加量の目標値を一点鎖線で示している。目標増加量は、平坦部１５０の抵抗値を目標値にするための増加量である。上段グラフから、直線６０２、６０３において、目標増加量に対応する酸素化学濃度が得られる。下段グラフは、上段グラフから得られた酸素化学濃度の逆数と、直線６０２、６０３における水素イオンドーズ量との関係をプロットしている。また、下段グラフにおいては、酸素化学濃度の逆数と、水素イオンドーズ量との関係を曲線で近似している。
下段グラフで示される関係を予め取得しておけば、半導体装置１００の製造に用いる半導体基板１０の酸素化学濃度から、注入すべき水素イオンドーズ量を算出できる。例えば、半導体基板１０の酸素化学濃度が３．７×１０１７ａｔｏｍｓ／ｃｍ３の場合、酸素化学濃度の逆数は、２．８×１０－１８である。下段グラフの関係から、２．８×１０－１８に対応する水素イオンドーズ量は、４．２×１０１２ｉｏｎｓ／ｃｍ２と算出できる。下段グラフの関係は、ドナー濃度の目標増加量に応じて変化する。このため、上段グラフの関係を予め取得しておけば、ドナー濃度の目標増加量および酸素化学濃度から、注入すべき水素イオンドーズ量を算出できる。
図１８は、半導体装置１００の製造方法の他の例を示す図である。本例の製造方法は、図１６に示した例に対して、酸素導入段階Ｓ１８０２を更に備える。他の段階は、図１６の例と同一である。酸素導入段階Ｓ１８０２は、粒子注入段階Ｓ１６０８より前に行う。
酸素導入段階Ｓ１８０２は、半導体基板１０の内部に酸素を導入する。酸素導入段階Ｓ１８０２は、酸素含有雰囲気で半導体基板１０を熱処理することで、半導体基板１０に酸素を導入してよい。酸素導入段階Ｓ１８０２においては、半導体基板１０の酸素化学濃度が、予め定められた範囲内となるように酸素を導入してよい。半導体基板１０に酸素を導入することで、平坦部１５０のドナー濃度を調整しやすくなる。例えば、Ｓ１６００において準備した半導体基板１０における酸素化学濃度が低く、ＶＯＨ欠陥を十分に形成できない場合であっても、半導体基板１０に酸素を導入することで、酸素化学濃度を高くできる。
酸素導入段階Ｓ１８０２において導入された酸素化学濃度（導入濃度と称する）は、酸素導入段階Ｓ１８０２の前における半導体基板１０の酸素化学濃度（原濃度と称する）よりも大きくてよい。導入濃度は、上述した熱処理の温度、時間、雰囲気中の酸素濃度等の条件により精度よく制御できるので、導入濃度の割合を原濃度よりも大きくすることで、半導体基板１０の酸素化学濃度のばらつきを低減できる。導入濃度は原濃度の２倍以上であってよく、５倍以上であってよく、１０倍以上であってもよい。
酸素導入段階Ｓ１８０２においては、濃度測定段階Ｓ１６０２において測定された酸素化学濃度に応じて、半導体基板１０に酸素を導入してもよい。例えば酸素導入段階Ｓ１８０２で導入する酸素化学濃度と、濃度測定段階Ｓ１６０２において測定された酸素化学濃度との和が所定の目標値となるように、酸素を導入してよい。濃度測定段階Ｓ１６０２は、酸素導入段階Ｓ１８０２を行った後の半導体基板１０の酸素化学濃度を測定してもよい。この場合、荷電粒子線の注入量を更に精度よく算出できる。
図１９は、デバイス製造段階Ｓ１６０６の一例を示す図である。本例のデバイス製造段階Ｓ１６０６は、上面側プロセスＳ１９０２と、下面側プロセスＳ１９０４とを有する。上面側プロセスＳ１９０２は、半導体基板１０の上面２１側の構造を形成する段階である。上面２１側の構造は、例えばトレンチ部、エミッタ領域１２、ベース領域１４、蓄積領域１６、ウェル領域１１、エミッタ電極５２、ゲート配線、ガードリング９２、フィールドプレート９４、チャネルストッパ１７４、および、層間絶縁膜３８を含む。下面側プロセスＳ１９０４は、半導体基板１０の下面２３側の構造を形成する段階である。下面２３側の構造は、例えばカソード領域８２、コレクタ領域２２、バッファ領域２０、および、コレクタ電極２４を含む。
本例においては、上面側プロセスＳ１９０２において、酸素導入段階Ｓ１８０２を行う。酸素導入段階Ｓ１８０２は、上面２１側の構造を形成するのに行う熱処理段階を兼ねていてもよい。例えば酸素導入段階Ｓ１８０２は、エミッタ領域１２、ベース領域１４または蓄積領域１６にドーパントを注入した後に行う熱処理段階であってよい。
本例においては、下面側プロセスＳ１９０４において、粒子注入段階Ｓ１６０８、水素注入段階Ｓ１６１０および熱処理段階Ｓ１６１２を行う。水素注入段階Ｓ１６１０および熱処理段階Ｓ１６１２は、バッファ領域２０を形成するプロセスの一部であってよい。つまり、水素注入段階Ｓ１６１０は、バッファ領域２０のいずれかのピーク２５を形成してよい。熱処理段階Ｓ１６１２は、バッファ領域２０の複数のピーク２５の位置に水素イオンを注入した後に行ってよい。
図２０は、デバイス製造段階Ｓ１６０６の他の例を示す図である。本例のデバイス製造段階Ｓ１６０６は、下面側プロセスＳ１９０４において酸素導入段階Ｓ１８０２を行う点で、図１９の例と相違する。他の段階は、図１９の例と同一である。酸素導入段階Ｓ１８０２は、下面２３側の構造を形成するのに行う熱処理段階を兼ねていてもよい。例えば酸素導入段階Ｓ１８０２は、コレクタ領域２２またはカソード領域８２にドーパントを注入した後に行う熱処理段階であってよい。本例においても、酸素導入段階Ｓ１８０２は、水素注入段階Ｓ１６１０よりも前に行う。酸素導入段階Ｓ１８０２は、荷電粒子注入段階Ｓ１６０８よりも前に行ってよい。
図２１は、酸素寄与率ξと、第２のピーク１４１が配置される深さ位置Ｚ１との関係を示す図である。図２１においては、水素イオンドーズ量が、３×１０１４ｉｏｎｓ／ｃｍ２、１×１０１４ｉｏｎｓ／ｃｍ２、３×１０１３ｉｏｎｓ／ｃｍ２、１×１０１３ｉｏｎｓ／ｃｍ２、３×１０１２ｉｏｎｓ／ｃｍ２、または、１×１０１２ｉｏｎｓ／ｃｍ２のそれぞれの場合について、酸素寄与率ξと深さ位置Ｚ１との関係を示している。
図８および図９に示したように、酸素寄与率ξは、深さ位置Ｚ１によって変化する。図８において四角でプロットされた各点を、図２１におけるＺ１＝１００μｍの深さ位置にプロットしている。また、図９において四角でプロットされた各点を、図２１におけるＺ１＝５０μｍの深さ位置にプロットしている。更に、Ｚ１＝１５０μｍの深さ位置におけるプロットを図２１に追加している。水素イオンドーズ量が３×１０１４ｉｏｎｓ／ｃｍ２、１×１０１４ｉｏｎｓ／ｃｍ２、および、１×１０１２ｉｏｎｓ／ｃｍ２については、図２１におけるプロットを省略している。これらのプロットを、水素イオンドーズ量毎に最小二乗法で直線近似（横軸がリニア、縦軸が常用対数）した線を、図２１において太線で示している。酸素寄与率ξは、深さ位置Ｚ１に対して指数関数的に減少してよい。
図２１に示す関係と、深さ位置Ｚ１に対する水素イオンのドーズ量ＤＨと、深さ位置Ｚ１から、酸素寄与率ξを検出できる。深さ位置Ｚ１は、半導体装置１００の水素化学濃度分布におけるピークの位置から測定できる。また、ドーズ量ＤＨは、深さ位置Ｚ１に頂点を有する水素化学濃度の山形のピークについて、深さ方向に水素化学濃度を積分することで測定できる。積分範囲は、一例として水素化学濃度のピーク値の１０％における全幅（ＦＷ１０％Ｍ）であってよい。あるいは、ドーズ量ＤＨは、水素化学濃度のピーク値に半値全幅（ＦＷＨＭ）を掛けた値であってもよい。
例えば、深さ位置Ｚ１が１２０μｍであり、ドーズ量ＤＨが５×１０１２ｉｏｎｓ／ｃｍ２の場合を、図２１において黒丸で示している。この場合、酸素寄与率ξはおよそξ＝１．２×１０－４である。当該値をξ１とする。
図２２は、空孔濃度ＮＶと、第２のピーク１４１が配置される深さ位置Ｚ１との関係を示す図である。図２１においては、水素イオンドーズ量が、３×１０１４ｉｏｎｓ／ｃｍ２、１×１０１４ｉｏｎｓ／ｃｍ２、３×１０１３ｉｏｎｓ／ｃｍ２、１×１０１３ｉｏｎｓ／ｃｍ２、３×１０１２ｉｏｎｓ／ｃｍ２、または、１×１０１２ｉｏｎｓ／ｃｍ２のそれぞれの場合について、酸素寄与率ξと深さ位置Ｚ１との関係を示している。図８および図９に示したように、空孔濃度ＮＶについても酸素寄与率ξと同様に、深さ位置Ｚ１によって変化する。図２２のグラフは、図２１のグラフと同様に作成している。空孔濃度ＮＶは、深さ位置Ｚ１に対して指数関数的に減少してよい。
図２２に示す関係と、深さ位置Ｚ１に対する水素イオンのドーズ量ＤＨと、深さ位置Ｚ１から、空孔濃度ＮＶを検出できる。深さ位置Ｚ１およびドーズ量ＤＨは、図２１において説明したように、半導体装置１００から測定できる。例えば、深さ位置Ｚ１が１２０μｍであり、ドーズ量ＤＨが５×１０１２ｉｏｎｓ／ｃｍ２の場合を、図２２において黒丸で示している。この場合、空孔濃度ＮＶはおよそＮＶ＝７×１０１２ｉｏｎｓ／ｃｍ３である。当該値をＮＶ１とする。
算出した酸素寄与率ξ１および空孔濃度ＮＶ１と、酸素化学濃度ＣＯＸから、式（２）を用いてＶＯＨ欠陥濃度ＮＶＯＨ１（水素ドナー濃度の第１の値）を算出できる。つまり、第１の値ＮＶＯＨ１は、平坦部１５０における酸素化学濃度に酸素寄与率を乗じた値と、平坦部１５０の空孔濃度との和である。酸素化学濃度ＣＯＸは、半導体装置１００における酸素化学濃度を測定すればよい。例えば酸素化学濃度ＣＯＸが２×１０１７ａｔｏｍｓ／ｃｍ３の場合、ＶＯＨ欠陥濃度ＮＶＯＨ１は下記のようになる。
ＮＶＯＨ１＝７×１０１２＋１．２×１０－４×２×１０１７＝３．１×１０１３（ａｔｏｍｓ／ｃｍ３）
一方で、ＶＯＨ欠陥濃度ＮＶＯＨは、半導体装置１００の特性から測定できる。例えば、ＶＯＨ欠陥濃度ＮＶＯＨは、最終ドーピング濃度ＮＦと、バルク・ドナー濃度ＮＢ０との差分（ＮＦ－ＮＢ０）から測定できる。最終ドーピング濃度ＮＦと、バルク・ドナー濃度ＮＢ０は、半導体装置１００から測定できる。測定したＶＯＨ欠陥濃度ＮＶＯＨをＮＶＯＨ２（水素ドナー濃度の第２の値）とする。つまり、第２の値ＮＶＯＨ２は、平坦部１５０のドナー濃度から、バルク・ドナー濃度を減じた差分である。例えば、最終ドーピング濃度ＮＦが７×１０１３（ａｔｏｍｓ／ｃｍ３）、バルク・ドナー濃度ＮＢ０が２×１０１２（ａｔｏｍｓ／ｃｍ３）の場合、ＶＯＨ欠陥濃度ＮＶＯＨ２は下記のようになる。
ＮＶＯＨ２＝７×１０１３－２×１０１２＝６．８×１０１３（ａｔｏｍｓ／ｃｍ３）
算出したＮＶＯＨ１が、実測値のＮＶＯＨ２に十分一致していれば、算出した酸素寄与率ξ１および空孔濃度ＮＶ１が概ね正しいと判定できる。すなわち、水素ドナー濃度の第２の値ＮＶＯＨ２に対する、水素ドナー濃度の第１の値ＮＶＯＨ１の比ＮＶＯＨ１／ＮＶＯＨ２が、０．１≦ＮＶＯＨ１／ＮＶＯＨ２≦１０であれば、十分一致しているとしてよい。上記の例の場合、ＮＶＯＨ１／ＮＶＯＨ２＝（３．１×１０１３ ）／（６．８×１０１３ ）≒０．４６であり、算出した酸素寄与率ξ１および空孔濃度ＮＶ１は正しい。
算出したＮＶＯＨ１が、実測値のＮＶＯＨ２に十分一致しており、または、算出した酸素寄与率ξ１が所定の範囲内であれば、半導体装置１００の酸素寄与率ξは、当該範囲内にあると判定できる。同様に、算出したＮＶＯＨ１が、実測値のＮＶＯＨ２に十分一致しており、または、算出した空孔濃度ＮＶ１が所定の範囲内であれば、半導体装置１００の空孔濃度ＮＶ１は、当該範囲内にあると判定できる。
０．２≦ＮＶＯＨ１／ＮＶＯＨ２≦５の場合に、算出したＮＶＯＨ１が、実測値のＮＶＯＨ２に十分一致していると判定してもよい。また、０．３≦ＮＶＯＨ１／ＮＶＯＨ２≦３の場合に、算出したＮＶＯＨ１が、実測値のＮＶＯＨ２に十分一致していると判定してもよい。０．５≦ＮＶＯＨ１／ＮＶＯＨ２≦２の場合に、算出したＮＶＯＨ１が、実測値のＮＶＯＨ２に十分一致していると判定してもよい。
式（１）においては、水素ドナー（ＶＯＨ欠陥）の生成において酸素の寄与を考慮した。ただし、後述するように深さ位置Ｚ１が浅い場合、水素イオンドーズ量が高い場合、または、炭素化学濃度が高い場合等のように、水素ドナーの生成に炭素の寄与が無視できない場合も考えられる。炭素の化学濃度に対して、水素ドナーのドーピング濃度に寄与する炭素の化学濃度の割合を炭素寄与率ηとする。炭素寄与率ηとは、所定の領域（例えば下面または上面からの深さ位置）における全ての炭素原子の化学濃度の中で、水素ドナーの形成に寄与した炭素原子の化学濃度の割合と考えてよい。炭素寄与率ηは、炭素化学濃度を増加させた場合に、炭素化学濃度の増加量に対する、水素ドナーの濃度の増加量の割合としてもよい。炭素寄与率は、０．０１％～１０％（すなわち０．０００１以上、０．１以下）の値であってよい。
図２３は、図１のＡ－Ａ線に示した位置における、熱処理後の水素化学濃度ＣＨ、酸素化学濃度ＣＯＸ、炭素化学濃度ＣＣ、寄与酸素濃度ＮＯＸ、寄与炭素濃度ＮＣ、および、ＶＯＨ欠陥濃度ＮＶＯＨの深さ方向の分布を示している。本例の半導体装置１００は、炭素化学濃度ＣＣおよび寄与炭素濃度ＮＣ以外の構成および製造方法は、図１から図２２において説明した半導体装置１００と同様である。
炭素は、インゴットの製造時に導入される場合が多く、半導体基板１０の内部においては一様に分布することが多い。炭素化学濃度ＣＣは、半導体基板１０の全体に渡って均一であってよい。他の例では、炭素化学濃度ＣＣは、半導体基板１０の下面２３から上面２１に向かって、単調に増加してよく、単調に減少してもよい。また、半導体基板１０の上面２１または下面２３の近傍の炭素は、半導体基板１０の外部に放出される場合がある。炭素化学濃度ＣＣは、酸素化学濃度ＣＯＸと同様に、上面２１および下面２３の近傍においては、上面２１および下面２３に向かって単調に減少してもよい。上面２１および下面２３の近傍以外においては、炭素化学濃度ＣＣは、上述したように均一であってよく、単調に増加または減少していてよい。
平坦部１５０における炭素化学濃度ＣＣは、１×１０１３ａｔｏｍｓ／ｃｍ３以上、１×１０１６ａｔｏｍｓ／ｃｍ３以下であってよい。炭素化学濃度ＣＣは、１×１０１４ａｔｏｍｓ／ｃｍ３以上であってよい。炭素化学濃度ＣＣは、５×１０１５ａｔｏｍｓ／ｃｍ３以下であってよく、２×１０１５ａｔｏｍｓ／ｃｍ３以下であってもよい。炭素化学濃度ＣＣは、酸素化学濃度ＣＯＸより小さくてよい。炭素化学濃度ＣＣは、酸素化学濃度ＣＯＸの１／１００以下であってよく、１／１０００以下であってもよい。なお本明細書において半導体基板１０の炭素化学濃度ＣＣを規定した場合、特に説明が無ければ、第２のピーク１４１と、第１のピーク１３３との間の全体が、当該炭素化学濃度の規定を満たしている。第２のピーク１４１と、下面２３との間の全体が当該炭素化学濃度の規定を満たしてよく、半導体基板１０の全体が当該炭素化学濃度の規定を満たしていてもよい。
寄与炭素濃度ＮＣは、ＶＯＨ欠陥を形成するのに寄与する炭素の濃度を指す。炭素化学濃度ＣＣが変化すると、ＶＯＨ欠陥の濃度も変化する場合があることが、実験的に確認できている。本明細書では、寄与炭素濃度ＮＣと炭素化学濃度ＣＣとの比を炭素寄与率ηとする。つまり、η＝ＮＣ／ＣＣである。炭素寄与率ηは、０以上、１以下である。炭素寄与率ηの単位は無次元量である。
寄与炭素濃度ＮＣの分布は、炭素化学濃度ＣＣの分布と相似形であってよい。例えば寄与炭素濃度ＮＣは、半導体基板１０の深さ方向において均一であってよく、単調に増加または減少してよい。また、寄与炭素濃度ＮＣは、所定の深さ位置においてピークを有する分布を有してよい。
次に、半導体基板１０における炭素寄与率ηの範囲等を説明する。炭素寄与率ηを考慮した場合のＶＯＨ欠陥濃度ＮＶＯＨを式（２ａ）とする。
ＮＶＯＨ＝ＮＶ＋ξＣＯＸ＋ηＣＣ ・・・式（２ａ）
式（２ａ）のＶＯＨ欠陥濃度ＮＶＯＨは、式（２）で説明したＶＯＨ欠陥濃度ＮＶＯＨに、炭素化学濃度ＣＣと炭素寄与率ηの積を加算している。つまり、炭素が存在することにより増加する水素ドナー濃度を、式（２）のＶＯＨ欠陥濃度ＮＶＯＨに加算している。なお、炭素が寄与して生成される水素ドナーはＶＯＨ欠陥に限定されないが、式（２ａ）では、炭素が存在することにより増加する水素ドナー濃度を、ＶＯＨ欠陥濃度ＮＶＯＨに含めている。
図２４は、ドナー濃度増加量と、炭素化学濃度ＣＣとの関係を示す図である。本例のドナー濃度増加量の測定方法は、図６の例と同様である。また、本例の半導体基板１０の炭素化学濃度ＣＣは、深さ方向において均一に分布する。
図２４においては、深さ位置Ｚ１を５０μｍとした。本例では、深さ位置Ｚ１への水素イオンのドーズ量が、３×１０１２ｉｏｎｓ／ｃｍ２、１×１０１３ｉｏｎｓ／ｃｍ２、３×１０１３ｉｏｎｓ／ｃｍ２の３種類について示している。水素イオンのドーズ量が３×１０１３ｉｏｎｓ／ｃｍ２のサンプルをプロット６２１で示し、水素イオンのドーズ量が１×１０１３ｉｏｎｓ／ｃｍ２のサンプルをプロット６２２で示し、水素イオンのドーズ量が３×１０１２ｉｏｎｓ／ｃｍ２のサンプルをプロット６２３で示している。また、各プロットの大きさは、酸素化学濃度ＣＯＸの大きさを示している。図２４に示されるように、炭素化学濃度ＣＣに比例して、ドナー濃度増加量が実質的に（ほぼ）直線的に増大している。
図２４の例において、炭素化学濃度ＣＣとドナー濃度増加量との関係を直線で近似した近似式を算出する。図２４では、水素イオンのドーズ量が３×１０１３ｉｏｎｓ／ｃｍ２の例を直線６１１で近似し、水素イオンのドーズ量が１×１０１３ｉｏｎｓ／ｃｍ２の例を直線６１２で近似し、水素イオンのドーズ量が３×１０１２ｉｏｎｓ／ｃｍ２の例を直線６１３で近似している。
各直線を式（８ａ）であらわす。
ＮＶＯＨ＝ａ×ＣＣ＋ｂ ・・・式（８ａ）
このとき、最小二乗法のフィッティングにより算出した各直線の傾きａおよび切片ｂは下記の通りである。
直線６１１：ａ＝５．００８５１×１０－２、ｂ＝６．４６６５６×１０１３
直線６１２：ａ＝２．３５８９１×１０－２、ｂ＝４．１４５０９×１０１３
直線６１３：ａ＝７．１３２１２×１０－３、ｂ＝２．２６０７６×１０１３
図２４に示すように、ＶＯＨ欠陥形成において、炭素化学濃度ＣＣと酸素化学濃度ＣＯＸとの間には、必ずしも強い相関がない。例えば、炭素化学濃度ＣＣが６×１０１４ａｔｏｍｓ／ｃｍ３の場合と、８×１０１４ａｔｏｍｓ／ｃｍ３の場合のように、炭素化学濃度ＣＣが同じオーダーの半導体基板１０を比較すると、酸素化学濃度ＣＯＸ（プロットの大きさ）は、それぞれ９×１０１５ａｔｏｍｓ／ｃｍ３と、２．４×１０１７ａｔｏｍｓ／ｃｍ３であり、１０倍以上の差がある。一方で、炭素化学濃度ＣＣが２．５×１０１５ａｔｏｍｓ／ｃｍ３の半導体基板１０は、上記の例に比べて炭素化学濃度ＣＣが３倍程度高い。ただし、当該半導体基板１０の酸素化学濃度ＣＯＸは、４×１０１７ａｔｏｍｓ／ｃｍ３であり、酸素化学濃度ＣＯＸの差異はそれほど大きくない。
図２５は、ドナー濃度増加量と、酸素化学濃度ＣＯＸとの関係を示す図である。本例では、図２４に示した各プロットを、炭素化学濃度ＣＣが小さい（１×１０１５ａｔｏｍｓ／ｃｍ３以下）グループと、炭素化学濃度ＣＣが大きい（２×１０１５ａｔｏｍｓ／ｃｍ３以上）のグループに分けて、ドナー濃度増加量と、酸素化学濃度ＣＯＸとの関係を直線で近似している。
図２５においては、水素イオンのドーズ量が３×１０１３ｉｏｎｓ／ｃｍ２であるプロットのうち、炭素化学濃度ＣＣが大きいグループを直線６３１で示し、炭素化学濃度ＣＣが小さいグループを直線６４１で示している。また、水素イオンのドーズ量が１×１０１３ｉｏｎｓ／ｃｍ２であるプロットのうち、炭素化学濃度ＣＣが大きいグループを直線６３２で示し、炭素化学濃度ＣＣが小さいグループを直線６４２で示している。また、水素イオンのドーズ量が３×１０１２ｉｏｎｓ／ｃｍ２であるプロットのうち、炭素化学濃度ＣＣが大きいグループを直線６３３で示し、炭素化学濃度ＣＣが小さいグループを直線６４３で示している。
各直線を式（８）で示した場合に、各直線の傾きａおよび切片ｂは下記の通りである。
直線６３１：ａ＝３．６４４１９×１０－４、ｂ＝４．１５７３９×１０１３
直線６４１：ａ＝２．８０６７３×１０－４、ｂ＝４．１５７３９×１０１３
直線６３２：ａ＝２．０４５３４×１０－４、ｂ＝２．２１４８３×１０１３
直線６４２：ａ＝１．６７９６５×１０－４、ｂ＝２．２１４８３×１０１３
直線６３３：ａ＝８．６０９０８×１０－５、ｂ＝８．３２５１８×１０１３
直線６４３：ａ＝８．０５９１５×１０－５、ｂ＝８．３２５１８×１０１３
水素イオンのドーズ量が等しい場合、切片である空孔濃度ＮＶは実質的に（ほぼ）同じ値である。酸素の場合と同様に、炭素化学濃度が０に近づくと空孔濃度ＮＶは一定値に収束すると考えるのが自然である。
炭素化学濃度ＣＣが大きいグループの直線の傾きは、炭素化学濃度ＣＣが小さいグループの直線の傾きよりも大きくなっている。つまり、炭素化学濃度ＣＣが増加することで、ドナー濃度増加量が増加している。さらに、水素イオンのドーズ量が増加することで、ドナー濃度増加量が増加している。すなわち、酸素化学濃度ＣＯＸの増加量に対するＶＯＨ欠陥濃度ＮＶＯＨの増加量の比（直線の傾き）が大きくなっている。
各直線の傾きａは酸素寄与率ξである。炭素化学濃度ＣＣの増加により、酸素寄与率ξがα倍になったとする。なおα≧１である。ＶＯＨ欠陥濃度ＮＶＯＨは式（２ｂ）となる。
ＮＶＯＨ＝ＮＶ＋αξＣＯＸ ・・・式（２ｂ）
式（２ａ）と式（２ｂ）を比較すると、式（１５）が得られる。
ξＣＯＸ＋ηＣＣ＝αξＣＯＸ
η＝（α－１）（ＣＯＸ／ＣＣ）ξ ・・・式（１５）
式（１５）に示されるように、炭素寄与率ηは、単位炭素化学濃度あたりの酸素化学濃度ＣＯＸ／ＣＣと、ξの増加分である（α－１）ξとの積であらわされる。つまり、炭素寄与率ηは、酸素化学濃度ＣＯＸと、酸素寄与率ξに依存する。
図２５に示すように、水素イオンのドーズ量が同じで、炭素化学濃度ＣＣが増加すると、酸素化学濃度ＣＯＸの増加量に対するＶＯＨ欠陥濃度ＮＶＯＨの増加量の比（直線の傾きξ）がα倍増加し、寄与炭素濃度ＮＣ＝ηＣＣが増加する。つまり、炭素化学濃度ＣＣの増加だけでなく、酸素化学濃度ＣＯＸの作用によっても寄与炭素濃度ＮＣが増加し、増加した寄与炭素濃度ＮＣによりＶＯＨ欠陥濃度ＮＶＯＨが増加する。このことは、炭素が寄与して増加したドナーが、ＶＯＨ欠陥とは別のドナーである可能性を示唆している。本明細書では、炭素が寄与して増加したドナーを、ＶＯＨ－Ｃ欠陥と称する場合がある。
図２６は、深さ位置Ｚ１への水素イオンドーズ量と、炭素寄与率ηとの関係を示す図である。図２６においては、深さ位置Ｚ１が５０μｍ、１００μｍ、１５０μｍの３通りの半導体基板１０の特性を示している。本例では、図８における酸素寄与率ξと同様に、深さ位置Ｚ１への水素イオンドーズ量ＤＨに対して、炭素寄与率ηをべき関数で近似している。
図２６では、Ｚ１＝５０μｍの場合の水素イオンドーズ量と、炭素寄与率ηとの関係を曲線８１１で近似し、Ｚ１＝１００μｍの場合の水素イオンドーズ量と、炭素寄与率ηとの関係を曲線８１２で近似し、Ｚ１＝１５０μｍの場合の水素イオンドーズ量と、炭素寄与率ηとの関係を曲線８１３で近似している。各曲線８０１を式（１５）であらわす。このとき、各曲線の係数ｇ、ｈは下記の通りである。
η＝ｇ×（ＤＨ）ｈ ・・・式（１５）
曲線８１１：ｇ＝２．５７８３９×１０－１３、ｈ＝７．９５５２８×１０－１
曲線８１２：ｇ＝１．３５３１４×１０－２１、ｈ＝１．３８５９８
曲線８１３：ｇ＝３．４９３８１×１０－３１、ｈ＝２．０７１０２
図２７は、炭素化学濃度ＣＣが小さいグループにおける、酸素寄与率ξと、水素イオンドーズ量ＤＨとの関係を示す図である。炭素化学濃度ＣＣが小さいグループとは、図２５において説明したように、炭素化学濃度ＣＣが１×１０１５ａｔｏｍｓ／ｃｍ３以下のグループである。酸素寄与率ξは炭素化学濃度の影響が無い場合の値であるため、炭素化学濃度ＣＣが小さいグループの値を用いる。図２７においては、深さ位置Ｚ１が５０μｍ、１００μｍ、１５０μｍの３通りの半導体基板１０の特性を、それぞれ曲線８２１、曲線８２２、曲線８２３で示している。各曲線は、図８の例と同様に、各プロットをべき関数で近似した曲線である。
図２８は、炭素化学濃度ＣＣが小さいグループにおける、空孔濃度ＮＶと、水素イオンドーズ量ＤＨとの関係を示す図である。空孔濃度ＮＶについても、炭素化学濃度の影響が無い場合の値であるため、炭素化学濃度ＣＣが小さいグループの値を用いる。図２８においては、深さ位置Ｚ１が５０μｍ、１００μｍ、１５０μｍの３通りの半導体基板１０の特性を、それぞれ曲線８３１、曲線８３２、曲線８３３で示している。各曲線は、図８の例と同様に、各プロットをべき関数で近似した曲線である。
図２６から図２８において説明した各曲線は、いずれもべき関数であらわされる。このため式（２ａ）は、式（１３ａ）となる。
ＮＶＯＨ＝ｃ×（ＤＨ）ｄ＋ｅ×（ＤＨ）ｆ×ＣＯＸ＋ｇ×（ＤＨ）ｈ×ＣＣ ・・・式（１３ａ）
また、式（１）から式（１３ａ）は式（１４ａ）となる。
ＮＦ－ＮＢ０＝ｃ×（ＤＨ）ｄ＋ｅ×（ＤＨ）ｆ×ＣＯＸ＋ｇ×（ＤＨ）ｈ×ＣＣ ・・・式（１４ａ）
最終ドーピング濃度ＮＦは設定値であり、バルク・ドナー濃度ＮＢ０は測定値または半導体ウエハの仕様値から既知である。酸素化学濃度ＣＯＸおよび炭素化学濃度ＣＣは、ＳＩＭＳ法等によって半導体基板１０における各濃度を測定することで得られる。パラメータｃ、ｄ、ｅ、ｆ、ｇ、ｈは、実験的に予め取得できる。従って、式（１４ａ）の変数は、荷電粒子の注入量（本例では水素イオンのドーズ量ＤＨ）のみであり、式（１４ａ）の右辺は当該注入量に対して変化しない定数となる。
式（１４ａ）を数値的に解くことで、最終ドーピング濃度ＮＦの設定値に対して、半導体基板１０に注入すべき荷電粒子のドーズ量を算出できる。式（１４ａ）から得られた荷電粒子の注入量ＤＨは、図２６から図２８において説明した各フィッティングにおける各データの値のばらつきを反映した幅（誤差）を有してよい。すなわち、荷電粒子の注入量ＤＨは、式（１３ａ）または式（１４ａ）から得られた値に対して、例えば±５０％の範囲であれば、式（１３ａ）または式（１４ａ）から得られた値と考えてよい。
図２９は、半導体装置１００の製造方法の一例を示す図である。本例の製造方法は、濃度測定段階Ｓ１６０２および注入量算出段階Ｓ１６０４における工程が、図１８において説明した例と異なる。濃度測定段階Ｓ１６０２および注入量算出段階Ｓ１６０４以外の工程は、図１８の例と同様である。
本例の濃度測定段階Ｓ１６０２においては、酸素化学濃度ＣＯＸに加え、半導体基板１０の炭素化学濃度ＣＣを更に測定する点で、図１８における濃度測定段階Ｓ１６０２と相違する。他の点は、図１８に関連して説明した例と同様である。濃度測定段階Ｓ１６０２では、ＦＴＩＲ法（赤外吸収分光法）により、各濃度を測定してよい。
注入量算出段階Ｓ１６０４では、Ｓ１６０２で測定した酸素化学濃度および炭素化学濃度に基づいて、深さ位置Ｚ１に注入する荷電粒子線の注入量を算出する。上述したように、荷電粒子線の注入量により、形成されるＶＯＨ欠陥濃度を制御できる。注入量算出段階Ｓ１６０４においては、式（１３ａ）または式（１４ａ）に基づいて、注入量を算出してよい。Ｓ１６０４においては、図４等において説明した平坦部１５０の基板抵抗値が、最終ドーピング濃度ＮＦの設定値となるように、荷電粒子線の注入量を算出してよい。
このような方法により、半導体基板１０のバルク・ドナー濃度にばらつきがあっても、平坦部１５０の抵抗値を目標値に調整できる。半導体基板１０の予め定められた深さ位置において、生成すべき水素ドナーの濃度をＮＶＯＨ１、実際に生成された水素ドナーの濃度をＮＶＯＨ２とする。当該深さ位置は、平坦部１５０に含まれていてよい。当該深さ位置は、半導体基板１０の深さ方向における中心であってもよい。
生成すべき水素ドナーの濃度をＮＶＯＨ１は、式（２ａ）から式（１６）となる。式（１６）で示されるＮＶＯＨ１は、第３の値の一例である。
ＮＶＯＨ１＝ＮＶ＋ξＣＯＸ＋ηＣＣ ・・・式（１６）
上述したように、空孔濃度ＮＶ、酸素化学濃度ＣＯＸ、炭素化学濃度ＣＣ、酸素寄与率ξ、炭素寄与率ηは、半導体基板１０を測定することで取得できる。また、実際に生成された水素ドナーの濃度ＮＶＯＨ２は、上述した製造方法による処理前の半導体基板１０のドナー濃度ＮＢ０と、処理後の半導体基板１０のドーピング濃度ＮＦの差分から取得できる。当該ドナー濃度の差分は、平坦部１５０で測定してよい。半導体基板１０のドナー濃度ＮＢ０は、ＳＩＭＳまたはＳＲの測定で得られる。ＳＩＭＳならば、処理後の半導体基板１０からも半導体基板１０のドナー濃度ＮＢ０を得ることができる。
図３０は、空孔濃度ＮＶと深さ位置Ｚ１との関係の他の例を示す図である。図３０においては、水素イオンドーズ量が、３×１０１４ｉｏｎｓ／ｃｍ２、１×１０１４ｉｏｎｓ／ｃｍ２、３×１０１３ｉｏｎｓ／ｃｍ２、１×１０１３ｉｏｎｓ／ｃｍ２、３×１０１２ｉｏｎｓ／ｃｍ２、または、１×１０１２ｉｏｎｓ／ｃｍ２のそれぞれの場合について、酸素寄与率ξと深さ位置Ｚ１との関係を示している。本例の関係は、図２２に示した関係と実質的に（ほぼ）同様である。一つの例として、深さ位置Ｚ１が１２０μｍであり、ドーズ量ＤＨが５×１０１２ｉｏｎｓ／ｃｍ２の場合を、図３０において黒四角で示している。この場合、空孔濃度ＮＶはおよそＮＶ＝６×１０１２ｉｏｎｓ／ｃｍ３である。当該値をＮＶ２とする。他の例として、深さ位置Ｚ１が２３μｍであり、ドーズ量ＤＨが３×１０１２ｉｏｎｓ／ｃｍ２の場合を、図３０において黒ダイヤで示している。この場合、空孔濃度ＮＶはおよそＮＶ＝１．３×１０１３ｉｏｎｓ／ｃｍ３である。当該値をＮＶ２とする。
図３１は、酸素寄与率ξと深さ位置Ｚ１との関係の他の例を示す図である。図３１においては、水素イオンドーズ量が、３×１０１４ｉｏｎｓ／ｃｍ２、１×１０１４ｉｏｎｓ／ｃｍ２、３×１０１３ｉｏｎｓ／ｃｍ２、１×１０１３ｉｏｎｓ／ｃｍ２、３×１０１２ｉｏｎｓ／ｃｍ２、または、１×１０１２ｉｏｎｓ／ｃｍ２のそれぞれの場合について、酸素寄与率ξと深さ位置Ｚ１との関係を示している。本例では、図２１に示した例に比べて、水素イオンドーズ量が高い例における酸素寄与率ξの深さ位置Ｚ１に対する依存性が小さくなっている。つまり、図３１に示す直線の傾きが小さくなっている。一つの例として、深さ位置Ｚ１が１２０μｍであり、ドーズ量ＤＨが５×１０１２ｉｏｎｓ／ｃｍ２の場合を、図３１において黒四角で示している。この場合、酸素寄与率ξはおよそξ＝１．１×１０－４である。当該値をξ２とする。他の例として、深さ位置Ｚ１が２３μｍであり、ドーズ量ＤＨが３×１０１２ｉｏｎｓ／ｃｍ２の場合を、図３１において黒ダイヤで示している。この場合、酸素寄与率ξはおよそξ＝１．０×１０－４である。当該値をξ３とする。
図３２は、炭素寄与率ηと深さ位置Ｚ１との関係を示す図である。酸素寄与率ξと同様に、深さ位置Ｚ１が大きいほど、炭素寄与率ηが指数関数的に減少する。炭素寄与率ηの深さ位置Ｚ１に対する依存性は強い。また、水素イオンドーズ量が高いと、炭素寄与率ηは高くなる。一つの例として、深さ位置Ｚ１が１２０μｍであり、ドーズ量ＤＨが５×１０１２ｉｏｎｓ／ｃｍ２の場合を、図３２において黒四角で示している。この場合、炭素寄与率ηはおよそη＝２．１×１０－４である。当該値をη２とする。他の例として、深さ位置Ｚ１が２３μｍであり、ドーズ量ＤＨが３×１０１２ｉｏｎｓ／ｃｍ２の場合を、図３２において黒ダイヤで示している。この場合、炭素寄与率ηはおよそη＝３．０×１０－３である。当該値をη３とする。
図３０および図３２に示すように、炭素寄与率ηの深さ位置Ｚ１に対する依存性は、空孔濃度ＮＶの深さ位置Ｚ１に対する依存性と同程度の強さである。このため、炭素は、空孔との相互作用が大きいことがわかる。式（１５）および図２５等に関連して説明したように、ＶＯＨ欠陥濃度ＮＶＯＨ－酸素化学濃度ＣＯＸ特性の傾きの増加が、ＶＯＨ欠陥とは異なるドナーによることが示唆されていることを踏まえると、当該ドナーは、少なくとも空孔（Ｖ）、酸素（Ｏ）、水素（Ｈ）、炭素（Ｃ）で形成されていると推測される。上述したように、当該ドナーをＶＯＨ－Ｃ欠陥と称する。ＶＯＨ－Ｃ欠陥は、水素ドナーの一例である。
図３２に示されるように、炭素寄与率ηが大きいのは、深さ位置Ｚ１が浅く、荷電粒子（水素イオン）ドーズ量が高い場合である。このため、深さ位置Ｚ１が所定値（例えば１００μｍ）よりも浅い場合には、図２９において説明したように、炭素化学濃度ＣＣに基づいて、荷電粒子ドーズ量を設定してよい。当該所定値は、７０μｍであってよく、５０μｍであってもよい。また、深さ位置Ｚ１が予め設定された所定値よりも浅く、且つ、炭素化学濃度ＣＣが所定値（例えば１×１０１３ａｔｏｍｓ／ｃｍ３）以上の場合に、炭素化学濃度ＣＣに基づいて、荷電粒子ドーズ量を設定してもよい。当該所定値は、５×１０１３ａｔｏｍｓ／ｃｍ３であってよく、１×１０１４ａｔｏｍｓ／ｃｍ３であってもよい。
（実施例１）
深さ位置Ｚ１が１２０μｍ、水素イオンドーズ量ＤＨが５×１０１２ｉｏｎｓ／ｃｍ２の例を考える。また、酸素化学濃度ＣＯＸは４．０×１０１７ａｔｏｍｓ／ｃｍ３、炭素化学濃度ＣＣは２．０×１０１５ａｔｏｍｓ／ｃｍ３であり、最終ドーピング濃度ＮＦは７×１０１３／ｃｍ３であり、バルク・ドナー濃度ＮＢ０は２×１０１２／ｃｍ３である。
上述のように図３０、図３１および図３２のそれぞれにおける黒四角および黒ダイヤと各図に示した関係から、空孔濃度ＮＶは約６×１０１２／ｃｍ３、酸素寄与率ξは約１．１×１０－４、炭素寄与率は約２．１×１０－４である。図３０、図３１および図３２に示した関係は、複数の半導体基板１０を測定することで、実験的に予め取得してよい。
式（１６）から、ＮＶＯＨ１は下式のように計算できる。
ＮＶＯＨ１＝６．０×１０１２＋１．１×１０－４×４．０×１０１７２．１×１０－４×２．０×１０１５＝５．０４×１０１３／ｃｍ３
また、ＮＶＯＨ２は下式のように計算できる。
ＮＶＯＨ２＝ＮＦ－ＮＢ０＝７×１０１３－２×１０１２＝６．８×１０１３／ｃｍ３
したがって、ＮＶＯＨ１／ＮＶＯＨ２は下式のように計算できる。
ＮＶＯＨ１／ＮＶＯＨ２＝５．０４×１０１３／６．８×１０１３＝０．７４
上述した０．１≦ＮＶＯＨ１／ＮＶＯＨ２≦１０の範囲内であるので、実施例１では、ＮＶＯＨ１とＮＶＯＨ２とが、十分一致していると判定できる。
（実施例２）
深さ位置Ｚ１が２３μｍ、水素イオンドーズ量ＤＨが３×１０１２ｉｏｎｓ／ｃｍ２の例を考える。また、酸素化学濃度ＣＯＸは１．５×１０１７ａｔｏｍｓ／ｃｍ３、炭素化学濃度ＣＣは５．１×１０１４ａｔｏｍｓ／ｃｍ３であり、最終ドーピング濃度ＮＦは１．４×１０１４／ｃｍ３であり、バルク・ドナー濃度ＮＢ０は７．４×１０１３／ｃｍ３である。
図３０、図３１および図３２に示した関係から、空孔濃度ＮＶは約１．３×１０１３／ｃｍ３、酸素寄与率ξは約１．０×１０－４、炭素寄与率は約３．０×１０－３である。式（１６）から、ＮＶＯＨ１は３．０×１０１３／ｃｍ３である。また、ＮＶＯＨ２は６．６×１０１３／ｃｍ３である。
したがって、ＮＶＯＨ１／ＮＶＯＨ２は下式のように計算できる。
ＮＶＯＨ１／ＮＶＯＨ２＝３．０×１０１３／６．６×１０１３＝０．４５
上述した０．１≦ＮＶＯＨ１／ＮＶＯＨ２≦１０の範囲内であるので、実施例２では、ＮＶＯＨ１とＮＶＯＨ２とが、十分一致していると判定できる。
ＮＶＯＨ１／ＮＶＯＨ２が当該範囲内にある場合に、図２９において説明した製造方法のように、酸素化学濃度ＣＯＸおよび炭素化学濃度ＣＣの測定結果に基づいて、荷電粒子のドーズ量を設定したと判定してよい。さらにＮＶＯＨ１／ＮＶＯＨ２は、０．２以上であってよく、０．３以上であってよく、０．５以上であってもよい。ＮＶＯＨ１／ＮＶＯＨ２は、５以下であってよく、３以下であってよく、２以下であってもよい。
なお、炭素寄与率ηを考慮した荷電粒子ドーズ量は、荷電粒子が水素イオンでない場合でも、同様に算出できる。例えば荷電粒子がヘリウムイオンの場合、ヘリウムイオンを注入する深さ位置Ｚ１に対して、式（１３ｂ）のパラメータｃ～ｈを予め取得する。なお、ＤＨｅは、深さ位置Ｚ１に対するヘリウムイオンドーズ量（ｉｏｎｓ／ｃｍ２）である。
ＮＶＯＨ＝ｃ×（ＤＨｅ）ｄ＋ｅ×（ＤＨｅ）ｆ×ＣＯＸ＋ｇ×（ＤＨｅ）ｈ×ＣＣ ・・・式（１３ｂ）
当該パラメータは、複数種類の深さ位置Ｚ１について取得してよい。
また、半導体基板１０の酸素化学濃度ＣＯＸおよび炭素化学濃度ＣＣを、製造工程の開始前に測定して取得する。そして、生成すべきＮＶＯＨの設定値に応じたヘリウムイオンドーズ量ＤＨｅを、式（１３ｂ）から算出する。
図３３Ａ、図３３Ｂ、図３３Ｃは、電気的な目標特性に対する空孔濃度、酸素寄与率、炭素寄与率のヘリウムイオンドーズ量依存性を示すグラフである。図３３Ｂおよび図３３Ｃにおいては、ヘリウムイオンを注入する深さ位置Ｚ１が、Ｚ１＝ａ、Ｚ１＝ｂ、Ｚ１＝ｃの３つの例を示している。式（１３）、式（１３ａ）、式（１３ｂ）は、生成すべきＮＶＯＨ以外の目標特性にも適用できる。当該目標特性は、例えば半導体装置１００の耐圧（ＶＢ）、ＩＧＢＴのオン電圧（ＶＣＥ）、スイッチング時間（ｔｏｆｆ）、ダイオードの順電圧降下（ＶＦ）、逆回復時間（ｔｒｒ）等である。
目標特性を得るには、図２９と同様のフローにて半導体装置を製造してよい。すなわち、あらかじめＳ１６０２にて酸素、炭素の濃度を測定し、Ｓ１６０４にてヘリウムイオンの注入量（ドーズ量）を算出する。当該注入量にてＳ１６０８でヘリウムイオンを注入する。Ｓ１６１０の水素イオン注入は行ってもよいし、行わなくてもよい。これらの場合、電気的な目標特性をＦとすると、例えば式（１３ｂ）は下式のように変形できる。
Ｆ＝Ｎｖ´＋ξ´ＣＯＸ＋η´ＣＣ
＝ｃ×（ＤＨｅ）ｄ＋ｅ×（ＤＨｅ）ｆ×ＣＯＸ＋ｇ×（ＤＨｅ）ｈ×ＣＣ… 式（１５）
右辺の第一項は、ヘリウムイオン注入および熱処理によって形成された空孔濃度Ｎｖに、電気特性Ｆに換算する係数をかけたＮｖ´である。第二項のＣｏｘの係数部分は、目標特性Ｆに対する酸素寄与率ξ´であり、上述の酸素寄与率ξに電気特性Ｆに換算する係数をかけた量である。第三項のＣｃの係数部分は、目標特性Ｆに対する炭素寄与率η´であり、上述の炭素寄与率ηに電気特性Ｆに換算する係数をかけた量である。式（１５）は、あらかじめ、ヘリウムイオンの深さが２～３種類またはそれ以上について、図３３Ａ、図３３Ｂ、図３３Ｃの少なくとも一つのグラフを作成し、求めておく。すなわち、パラメータｃ、ｄ、ｅ、ｆ、ｇ、ｈは、実験的に予め取得できる。従って、式（１５）の変数は、ヘリウムイオンの注入量のみであり、式（１５）の右辺は当該注入量に対して変化しない定数となる。
半導体基板１０に注入すべきヘリウムイオンのドーズ量は、式（１５）を数値的に解くことで算出できる。なお、式（１５）から得られたヘリウムイオンの注入量ＤＨｅは、下記に説明する各フィッティングにおける各データの値のばらつきを反映した幅（誤差）を有してよい。すなわち、ヘリウムイオンの注入量ＤＨｅは、式（１５）から得られた値に対して、例えば±５０％の範囲であれば、式（１５）から得られた値と考えてよい。
電気的な目標特性Ｆは、上述の例の各特性に対して、下式のように変形できる。
ＶＢ＝ｃ×（ＤＨｅ）ｄ＋ｅ×（ＤＨｅ）ｆ×ＣＯＸ＋ｇ×（ＤＨｅ）ｈ×ＣＣ
ＶＣＥ＝ｃ×（ＤＨｅ）ｄ＋ｅ×（ＤＨｅ）ｆ×ＣＯＸ＋ｇ×（ＤＨｅ）ｈ×ＣＣ
ｔｏｆｆ＝ｃ×（ＤＨｅ）ｄ＋ｅ×（ＤＨｅ）ｆ×ＣＯＸ＋ｇ×（ＤＨｅ）ｈ×ＣＣ
ＶＦ＝ｃ×（ＤＨｅ）ｄ＋ｅ×（ＤＨｅ）ｆ×ＣＯＸ＋ｇ×（ＤＨｅ）ｈ×ＣＣ
ｔｒｒ＝ｃ×（ＤＨｅ）ｄ＋ｅ×（ＤＨｅ）ｆ×ＣＯＸ＋ｇ×（ＤＨｅ）ｈ×ＣＣ
これらの式において、パラメータｃ～ｈは、目標特性に応じて異なる値となる。パラメータｃ～ｈの単位は、目標特性の単位、ヘリウムイオンのドーズ量の単位、酸素化学濃度の単位、炭素化学濃度の単位と整合のとれる単位であってよい。
図３４Ａ、図３４Ｂ、図３４Ｃは、電気的な目標特性における換算空孔濃度Ｎｖ´、換算酸素寄与率ξ´および換算炭素寄与率η´それぞれの、ヘリウムイオン深さ依存性を示すグラフである。各図では、深さ位置Ｚ１へのヘリウムイオンドーズ量が、ＤＨｅ１、ＤＨｅ２、ＤＨｅ３、ＤＨｅ４、ＤＨｅ５、ＤＨｅ６の６つの例を示している。実験的に予め取得したパラメータｃ、ｄ、ｅ、ｆ、ｇ、ｈにより、ヘリウムイオン深さに対する換算空孔濃度Ｎｖ´、換算酸素寄与率ξ´および換算炭素寄与率η´も予め算出できる。このグラフを用いて、半導体装置が、図２９のフローに基づいて製造されたかどうかがわかる。
ヘリウムイオンの注入深さＺ１は、半導体基板１０におけるヘリウム原子の原子密度分布（化学濃度分布）を例えばＳＩＭＳによって測定し、当該濃度分布のピーク値の注入面からの深さとする。注入面は、ヘリウム原子の化学濃度分布が、ピーク位置から裾を深く引く方の主面を注入面としてよい。ヘリウムイオンのドーズ量は、測定したヘリウム原子の化学濃度分布を、注入面から深さ方向で積分することにより得られた積分値としてよい。以上により算出したヘリウムイオンの深さとドーズ量を、図３４Ａ、Ｂ、Ｃのグラフにおいて内挿することにより、換算空孔濃度Ｎｖ´、換算酸素寄与率ξ´および換算炭素寄与率η´がわかる。酸素および炭素の化学濃度は、ＳＩＭＳにより求めることができる。これらの値を式（１５）に代入することで、電気特性値Ｆ１を求める。
一方、実際の電気特性Ｆ２は半導体装置１００の電気的測定により得ることができる。これにより、算出値Ｆ１と測定値Ｆ２の比が、０．１以上１０以下であれば、半導体装置が、図２９のフローに基づいて製造されたと言える。上述した第１の値または第３の値は、算出値Ｆ１の一例であり、第２の値は、測定値Ｆ２の一例である。
図３５は、半導体装置１００の製造方法の他の例を示す図である。本例の製造方法は、図１６から図３４Ｃにおいて説明した例における濃度測定段階Ｓ１６０２および注入量算出段階Ｓ１６０４に代えて、パラメータ取得段階Ｓ３５０２および条件調整段階Ｓ３５０３を備える点で相違する。他の段階は、図１６から図３４Ｃにおいて説明した例と同様である。図３５においては、酸素導入段階Ｓ１８０２を示していないが、本例の製造方法は、図１８において説明した酸素導入段階Ｓ１８０２を有してよく、有していなくてもよい。
パラメータ取得段階Ｓ３５０２においては、基板準備段階Ｓ１６００で準備した半導体基板１０に関するパラメータを取得する。図１６等において説明した濃度測定段階Ｓ１６０２は、パラメータ取得段階Ｓ３５０２の一例である。当該パラメータは、図１６から図３４Ｃにおいて説明した酸素化学濃度、または、炭素化学濃度等のパラメータを含んでよい。パラメータ取得段階Ｓ３５０２においては、半導体基板１０に関するパラメータを測定してよく、半導体基板１０の仕様値または設計値等を取得してもよい。パラメータ取得段階Ｓ３５０２においては、半導体基板１０の水素ドナー濃度に影響を与えるパラメータ、または、半導体装置１００の耐圧に影響を与えるパラメータを取得してよい。パラメータ取得段階Ｓ３５０２では、半導体基板１０に含まれる酸素化学濃度、炭素化学濃度、酸素寄与率ξおよび炭素寄与率ηの少なくとも一つを取得してよい。これらのパラメータは、水素ドナー濃度および半導体装置１００の耐圧に影響を与えうる。また、パラメータ取得段階Ｓ３５０２では、半導体基板１０の厚み、および、バルク・ドナー濃度の少なくとも一方を取得してよい。これらのパラメータは、半導体装置１００の耐圧に影響を与えうる。
条件調整段階Ｓ３５０３においては、パラメータ取得段階Ｓ３５０２で取得した少なくとも一つのパラメータに基づいて、粒子注入段階Ｓ１６０８における粒子注入条件、水素注入段階Ｓ１６１０における水素注入条件、および、熱処理段階Ｓ１６１２における熱処理条件の一つまたは複数の条件を調整する。条件調整段階Ｓ３５０３においては、半導体基板１０の水素ドナー濃度、または、半導体装置１００の耐圧が所定の目標値に近づくように、これらの条件を調整してよい。図１６等における注入量算出段階Ｓ１６０４は、条件調整段階Ｓ３５０３の一例である。粒子注入条件は、荷電粒子のドーズ量および注入深さＺ１（例えば図２参照）の少なくとも一方を含む。水素注入条件は、水素イオンのドーズ量および注入深さＺ２（例えば図２参照）の少なくとも一方を含む。熱処理条件は、熱処理温度および熱処理時間の少なくとも一方を含む。
例えば、パラメータ取得段階Ｓ３５０２において取得したパラメータが、半導体基板１０に水素ドナーが生成されにくい状態を示している場合、条件調整段階Ｓ３５０３では、各段階の条件を、半導体基板１０における水素ドナーの生成を促進する条件に調整する。例えば半導体基板１０の酸素化学濃度が低いと、ＶＯＨ欠陥が生成されにくくなる。一方で、粒子注入段階Ｓ１６０８における荷電粒子線のドーズ量を高くすること、水素注入段階Ｓ１６１０における水素イオンのドーズ量を高くすること、熱処理段階Ｓ１６１２における熱処理温度を高くすること、および、熱処理段階Ｓ１６１２における熱処理時間を長くすることは、いずれもＶＯＨ欠陥の生成を促進する。条件調整段階Ｓ３５０３は、これらの処理の少なくとも一つを行ってよい。同様に、半導体基板１０の酸素化学濃度が高いと、ＶＯＨ欠陥が生成されやすくなる。一方で、粒子注入段階Ｓ１６０８における荷電粒子線のドーズ量を低くすること、水素注入段階Ｓ１６１０における水素イオンのドーズ量を低くすること、熱処理段階Ｓ１６１２における熱処理温度を低くすること、および、熱処理段階Ｓ１６１２における熱処理時間を短くすることは、いずれもＶＯＨ欠陥の生成を抑制する。条件調整段階Ｓ３５０３は、これらの処理の一つを行ってよく、複数の処理を組み合わせて行ってもよい。また、半導体基板１０の炭素化学濃度が高いと、ＶＯＨ欠陥が生成されやすい傾向があり、炭素化学濃度が低いと、ＶＯＨ欠陥が生成されにくい傾向がある。酸素寄与率ξおよび炭素寄与率ηについては上述した通りである。条件調整段階Ｓ３５０３は、これらのパラメータに基づいて、酸素化学濃度と同様の処理を行ってよい。
また、パラメータ取得段階Ｓ３５０２において取得したパラメータが、半導体装置１００の耐圧が低くなる状態を示している場合、条件調整段階Ｓ３５０３では、各段階の条件を、半導体装置１００の耐圧を向上させる条件に調整する。例えば半導体基板１０の厚みが小さいと、半導体装置１００の耐圧は小さくなる。一方で、半導体基板１０に生成する水素ドナーの濃度を低くすると、例えばドリフト領域１８のドーピング濃度が低くなる。これにより、半導体装置１００の耐圧は向上する。荷電粒子のドーズ量、または、水素イオンのドーズ量を低くすることで、水素ドナーの濃度は低くできる。また、熱処理温度を低く、または、熱処理時間を短くすることで、水素ドナーの濃度は低くできる。また、半導体基板１０における通過領域１０６のＺ軸方向の長さを小さくすると、高濃度の平坦部１５０（図３参照）のＺ軸方向の長さが小さくなる。これにより、半導体装置１００の耐圧は向上する。通過領域１０６の長さは、荷電粒子の注入位置Ｚ１を、下面２３に近づけることで短くできる。条件調整段階Ｓ３５０３は、これらの処理の一つを行ってよく、複数の処理を組み合わせて行ってもよい。
また、半導体基板１０のバルク・ドナー濃度ＮＢ０が高いと、ドリフト領域１８のドーピング濃度が高くなり、半導体装置１００の耐圧は小さくなる。条件調整段階Ｓ３５０３は、バルク・ドナー濃度ＮＢ０に対しても、半導体基板１０の水素ドナーと同様の処理を行ってよい。
条件調整段階Ｓ３５０３では、取得したパラメータと、予め設定される基準値との差分または比に基づいて、各段階の条件を調整してよい。当該差分および比に対して、各段階の条件をどれだけ調整すればよいかは、実験等により予め決定されてよい。このように、取得したパラメータに基づいて、各段階の条件を調整することで、半導体装置１００の特性を調整できる。また、半導体装置１００の特性のばらつきを低減できる。
図３６は、半導体装置１００の製造方法の他の例を示す図である。本例の製造方法は、図３５におけるパラメータ取得段階Ｓ３５０２として、濃度測定段階Ｓ１６０２を行う。他の段階は、図３５の例と同様である。また、濃度測定段階Ｓ１６０２では、図１６等の例と同様に、半導体基板１０の酸素化学濃度を測定する。
条件調整段階Ｓ３５０３では、粒子注入段階Ｓ１６０８における荷電粒子線の注入条件、水素注入段階Ｓ１６１０における水素イオンの注入条件、および、熱処理段階Ｓ１６１２における熱処理条件の少なくともいずれかを、酸素化学濃度に応じて調整する。条件調整段階Ｓ３５０３では、図１６等の例と同様に、荷電粒子線の注入条件を調整してよい。
水素注入段階Ｓ１６１０における水素イオンの注入条件を調整する場合、水素イオンのドーズ量を調整してよい。水素イオンのドーズ量を調整することで、通過領域１０６に拡散する水素濃度を調整して、通過領域１０６に生成される水素ドナー濃度を調整できる。条件調整段階Ｓ３５０３では、酸素化学濃度が酸素基準値より高い場合に水素イオンのドーズ量を水素基準値より低くし、酸素化学濃度が酸素基準値より低い場合に水素イオンのドーズ量を水素基準値より高くしてよい。これにより、酸素化学濃度のばらつきの影響を低減して、通過領域１０６のドーピング濃度を精度よく調整できる。
熱処理段階Ｓ１６１２における熱処理条件を調整する場合、熱処理温度および熱処理時間の少なくとも一方を調整してよい。熱処理温度または熱処理時間を調整することで、通過領域１０６への水素拡散を調整し、また、水素ドナーの生成を調整できる。条件調整段階Ｓ３５０３では、酸素化学濃度が酸素基準値より高い場合に熱処理温度を温度基準値より低くし、酸素化学濃度が酸素基準値より低い場合に熱処理温度を温度基準値より高くしてよい。同様に、酸素化学濃度が酸素基準値より高い場合に熱処理時間を時間基準値より短くし、酸素化学濃度が酸素基準値より低い場合に熱処理時間を時間基準値より長くしてよい。これにより、酸素化学濃度のばらつきの影響を低減して、通過領域１０６のドーピング濃度を精度よく調整できる。
なお、濃度測定段階Ｓ１６０２では、図２９の例と同様に、半導体基板１０の炭素化学濃度を更に測定してもよい。条件調整段階Ｓ３５０３では、炭素化学濃度に更に基づいて、各段階の条件を調整してよい。炭素化学濃度が高いほうが、水素ドナーの濃度が高くなる傾向がある。条件調整段階Ｓ３５０３では、炭素化学濃度が炭素基準値より高い場合に、水素ドナーの形成を抑制するように条件を調整し、炭素化学濃度が炭素基準値より低い場合に、水素ドナーの形成を促進するように条件を調整してよい。
また、条件調整段階Ｓ３５０３では、粒子注入段階Ｓ１６０８における荷電粒子線の注入深さＺ１に基づいて、水素注入段階Ｓ１６１０における水素イオンの注入条件、および、熱処理段階Ｓ１６１２における熱処理条件を調整してもよい。荷電粒子線の注入深さＺ１に応じて、通過領域１０６の長さが変化し、半導体基板１０の内部に形成される格子欠陥の総量が変化する。水素ドナーの総形成量は、格子欠陥の総量に依存する。このため、荷電粒子線の注入深さＺ１に応じて、水素ドナーの総形成量が変化する。条件調整段階Ｓ３５０３では、水素ドナーの総形成量が所定の基準値に近づくように、水素イオンの注入条件、および、熱処理条件の少なくとも一方を調整してよい。条件調整段階Ｓ３５０３では、酸素化学濃度に応じて算出した水素イオンの注入条件、または、熱処理条件を、荷電粒子線の注入深さＺ１に基づいて補正してよい。
また、複数の半導体装置１００を製造する場合において、粒子注入段階Ｓ１６０８における注入条件の調整、および、水素注入段階Ｓ１６１０における注入条件の調整は、半導体基板１０毎（半導体装置１００毎）に行ってよい。また、熱処理段階Ｓ１６１２における熱処理条件の調整は、複数の半導体基板１０に対して共通に行ってよい。複数の半導体基板１０に対する熱処理は、共通の熱処理炉に複数の半導体基板１０を投入して並行して行ってよい。それぞれの半導体基板１０に対する荷電粒子または水素イオンの注入は、半導体基板１０毎に行ってよい。このような処理により、複数の半導体基板１０に対する調整を効率よく行うことができる。
図３７は、半導体装置１００の製造方法の他の例を示す図である。本例の製造方法は、図３５におけるパラメータ取得段階Ｓ３５０２として、濃度取得段階Ｓ３７０２を行う。他の段階は、図３５または図３６の例と同様である。
濃度取得段階Ｓ３７０２では、半導体基板１０の所定の領域における不純物濃度の情報を取得する。濃度取得段階Ｓ３７０２では、半導体基板１０を測定することで当該情報を取得してよく、半導体基板１０の当該情報の設計値または仕様値等を取得してもよい。半導体基板１０の所定の領域は、例えば半導体基板１０の深さ方向における中央位置であるが、これに限定されない。半導体基板１０の上面２１または下面２３における不純物濃度を取得してもよい。濃度取得段階Ｓ３７０２では、半導体装置１００の完成時における、ドリフト領域１８のドーピング濃度に影響を与える不純物濃度を取得してよい。一例として、濃度取得段階Ｓ３７０２では、酸素化学濃度、炭素化学濃度、および、バルク・ドナー濃度ＮＢ０のうちの少なくとも一つを取得する。酸素化学濃度または炭素化学濃度を取得した場合の条件調整段階Ｓ３５０３の処理は、図３６の例と同様であってよい。
本例の条件調整段階Ｓ３５０３では、バルク・ドナー濃度ＮＢ０に基づいて、粒子注入段階Ｓ１６０８における荷電粒子線の注入条件、水素注入段階Ｓ１６１０における水素イオンの注入条件、および、熱処理段階Ｓ１６１２における熱処理条件の少なくともいずれかを調整する。
半導体装置１００の製造が完了した状態におけるドリフト領域１８の最終ドーピング濃度は、バルク・ドナー濃度ＮＢ０と、水素ドナー濃度に依存する。このため、バルク・ドナー濃度ＮＢ０にばらつきが生じると、最終ドーピング濃度にもばらつきが生じてしまう。条件調整段階Ｓ３５０３では、バルク・ドナー濃度ＮＢ０と、所定のバルク基準値との乖離を相殺するように、各段階の条件を調整する。つまり、条件調整段階Ｓ３５０３では、バルク・ドナー濃度ＮＢ０がバルク基準値より小さい場合には、水素ドナーの生成量が増加するように各段階の条件を調整し、バルク・ドナー濃度ＮＢ０がバルク基準値より大きい場合には、水素ドナーの生成量が減少するように各段階の条件を調整する。各段階において水素ドナーの生成量を調整する方法は、図３５および図３６の例と同様である。これにより、最終ドーピング濃度のばらつきを低減できる。
条件調整段階Ｓ３５０３では、ドリフト領域１８のドーピング濃度の積分値が、所定の基準値に近づくように各条件を調整してもよい。一例として、条件調整段階Ｓ３５０３は、取得した不純物濃度に基づいて、粒子注入段階Ｓ１６０８における荷電粒子線の注入深さを調整する。注入深さを調整することで、通過領域１０６の長さを調整して、ドリフト領域１８のドーピング濃度の積分値を調整できる。
また、条件調整段階Ｓ３５０３では、酸素寄与率ξ、および、炭素寄与率ηの少なくとも一つに更に基づいて、各段階の条件を調整してもよい。これにより、水素ドナーの形成量を更に精度よく調整できる。
図３８は、バルク・ドナー濃度と、荷電粒子の注入深さＺ１との関係を示す図である。本例では、濃度取得段階Ｓ３７０２において取得したバルク・ドナー濃度をＮＢ０、バルク基準値をＮＢｒ、ＮＢ０とＮＢｒとの比をγとする。つまり、ＮＢ０＝γ・ＮＢｒである。また、条件調整前の荷電粒子の注入深さをＺ１ｒ、条件調整後の荷電粒子の注入深さをＺ１、Ｚ１とＺ１ｒとの比をεとする。つまり、Ｚ１＝ε・Ｚ１ｒである。注入深さＺは、半導体基板１０の下面２３から注入位置までの距離を示している。
図３８に示すように、条件調整段階Ｓ３５０３は、γが大きいほどεが小さくなるように、荷電粒子の注入深さＺ１を調整する。γが大きいほど、図１３に示したバルク・ドナー濃度ＮＢ０は大きくなる。このため、ドリフト領域１８のドーピング濃度が高くなり、半導体基板１０の耐圧が低下する場合がある。これに対して、εを小さくして注入深さＺ１と下面２３に近づけることで、高濃度の平坦部１５０が形成される長さを短くして、ドリフト領域１８におけるドーピング濃度の積分値を小さくできる。これにより、半導体基板１０の耐圧低下を抑制できる。
図３９は、半導体装置１００の製造方法の他の例を示す図である。本例の製造方法は、図３５におけるパラメータ取得段階Ｓ３５０２として、基板厚測定段階Ｓ３９０２を行う。また、基板厚測定段階Ｓ３９０２の前に、半導体基板１０を研削して厚みを調整する研削段階Ｓ３９０１を備える。他の段階は、図３５、図３６または図３７の例と同様である。
研削段階Ｓ３９０１では、半導体装置１００が有するべき耐圧に応じて、半導体基板１０の厚みを調整してよい。研削段階Ｓ３９０１は、粒子注入段階Ｓ１６０８よりも前に行ってよく、水素注入段階Ｓ１６１０よりも前に行ってもよい。研削段階Ｓ３９０１では、半導体基板１０の下面２３をＣＭＰ等により研磨してよい。
基板厚測定段階Ｓ３９０２では、半導体基板１０の所定の領域における厚みを測定する。基板厚測定段階Ｓ３９０２では、複数の箇所で測定した厚みの平均値を用いてもよい。基板厚測定段階Ｓ３９０２では、活性部１６０における厚みを測定してよく、エッジ終端構造部９０における厚みを測定してもよい。
条件調整段階Ｓ３５０３では、測定した半導体基板１０の厚みに基づいて、粒子注入段階Ｓ１６０８における荷電粒子線の注入条件、水素注入段階Ｓ１６１０における水素イオンの注入条件、および、熱処理段階Ｓ１６１２における熱処理条件の少なくともいずれかを調整する。
半導体基板１０の厚みにばらつきが生じると、半導体装置１００の耐圧にばらつきが生じる場合がある。条件調整段階Ｓ３５０３では、半導体基板１０の厚みと、所定の厚み基準値との乖離を相殺するように、各段階の条件を調整する。つまり、条件調整段階Ｓ３５０３では、半導体基板１０の厚みが厚み基準値より小さい場合には、耐圧が増加するように各段階の条件を調整し、半導体基板１０の厚みが厚み基準値より大きい場合には、耐圧が減少するように各段階の条件を調整する。ドリフト領域１８におけるドーピング濃度の積分値を小さくすることで半導体装置１００の耐圧を大きくでき、当該積分値を大きくすることで半導体装置１００の耐圧を小さくできる。ドーピング濃度の積分値は、ドリフト領域１８における水素ドナーの形成量で調整できる。水素ドナーの形成量は、上述したように、各段階の条件により調整できる。
本例では、エッジ終端構造部９０における半導体基板１０の厚みを測定して、エッジ終端構造部９０に対して各注入条件を調整してよい。活性部１６０とエッジ終端構造部９０とで、荷電粒子および水素イオンの注入条件が異なっていてもよい。これにより、エッジ終端構造部９０におけるドーピング濃度および耐圧を精度よく制御できる。
図４０は、エッジ終端構造部９０における等電位面３０８の一例を示す図である。エッジ終端構造部９０の構造は、図１４の例と同様である。第２のピーク１４１よりも下面２３側には、バルク・ドナー濃度よりも高濃度の領域が形成されている。そのため、等電位面３０８は、第２のピーク１４１の近傍で曲率が変化する。これにより、等電位面３０８は半導体基板１０の上面２１の近傍において半導体装置１００の外周側に拡がる。このため、等電位面３０８が半導体装置１００の外周側にどの程度広がるかは、半導体基板１０の上面２１と、第２のピーク１４１との距離Ｚｂに依存する。
条件調整段階Ｓ３５０３は、エッジ終端構造部９０における半導体基板１０の厚みに基づいて、エッジ終端構造部９０に対する荷電粒子の注入深さＺ１を調整してよい。これにより、距離Ｚｂを精度よく制御できる。これにより、エッジ終端構造部９０における空乏層が、横方向に広がりすぎることを抑制できる。このため、エッジ終端構造部９０の外周方向の長さを短くでき、半導体装置１００の上面２１の面積を小さくできる。
また、条件調整段階Ｓ３５０３は、エッジ終端構造部９０に対する各注入条件を調整してよい。これにより、第２のピーク１４１よりも下側のドーピング濃度を精度よく調整できるので、等電位面３０８の広がり方を更に制御できる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、２５・・・ピーク、２６・・・ピーク、２９・・・直線部分、３０・・・ダミートレンチ部、３１・・・先端部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、３９・・・直線部分、４０・・・ゲートトレンチ部、４１・・・先端部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、５２・・・エミッタ電極、５４・・・コンタクトホール、６０、６１・・・メサ部、７０・・・トランジスタ部、８０・・・ダイオード部、８１・・・延長領域、８２・・・カソード領域、９０・・・エッジ終端構造部、９２・・・ガードリング、９４・・・フィールドプレート、１００・・・半導体装置、１０６・・・通過領域、１１１・・・第２のドナーピーク、１２１・・・第１のドナーピーク、１３０・・・外周ゲート配線、１３１・・・活性側ゲート配線、１３３・・・第１のピーク、１４１・・・第２のピーク、１４２・・・下側裾、１４３・・・上側裾、１５０・・・平坦部、１５１・・・第２の寄与濃度ピーク、１６０・・・活性部、１６１・・・第１の寄与濃度ピーク、１６２・・・端辺、１６４・・・ゲートパッド、１７１・・・空孔ピーク、１７４・・・チャネルストッパ、１８０・・・領域、１８１・・・第２のＶＯＨピーク、１９１・・・第１のＶＯＨピーク、１９４・・・水素濃度ピーク、２１４・・・直線近似分布、２１６・・・帯状範囲、３０８・・・等電位面、６０１、６０２、６０３、６１１、６１２、６１３、６３１、６３２、６３３、６４１、６４２、６４３・・・直線、６２１、６２２、６２３・・・プロット、８０１、８０２、８１１、８１２、８１３、８２１、８２２、８２３、８３１、８３２、８３３、９０１、９０２・・・曲線

Claims (29)

  1. 上面および下面を有し、酸素を含む半導体基板と、
    前記半導体基板の前記下面側に配置された、水素化学濃度の第１のピークと、
    前記第１のピークよりも前記半導体基板の前記上面側に配置され、水素ドナーを含み、前記半導体基板の深さ方向におけるドナー濃度分布が実質的に平坦な平坦部と
    を備え、
    前記酸素の酸素化学濃度のうち前記水素ドナーを生成するのに寄与する前記酸素化学濃度の割合を示す酸素寄与率が、１×１０－５以上、７×１０－４以下であり、
    前記平坦部において、前記水素ドナーを生成するのに寄与する前記酸素の濃度が、前記水素化学濃度より低く、
    前記平坦部における水素ドナー濃度が、２×１０１２／ｃｍ３以上、５×１０１４／ｃｍ３以下である
    半導体装置。
  2. 前記半導体基板は、バルク・ドナーを含み、
    前記平坦部のドナー濃度が、バルク・ドナー濃度よりも高い
    請求項１に記載の半導体装置。
  3. 前記平坦部における酸素化学濃度に前記酸素寄与率を乗じた値と、前記平坦部の空孔濃度との和を前記水素ドナー濃度の第１の値とし、
    前記平坦部のドナー濃度から、前記バルク・ドナー濃度を減じた差を前記水素ドナー濃度の第２の値とし、
    前記水素ドナー濃度の第２の値に対する前記水素ドナー濃度の第１の値の比が、０．１以上１０以下である
    請求項２に記載の半導体装置。
  4. 上面および下面を有し、酸素を含む半導体基板と、
    前記半導体基板の前記下面側に配置された、水素化学濃度の第１のピークと、
    前記第１のピークよりも前記半導体基板の前記上面側に配置され、水素ドナーを含み、前記半導体基板の深さ方向におけるドナー濃度分布が実質的に平坦な平坦部と
    を備え、
    前記半導体基板は、バルク・ドナーを含み、
    前記平坦部のドナー濃度が、バルク・ドナー濃度よりも高く、
    前記酸素の酸素化学濃度のうち前記水素ドナーを生成するのに寄与する前記酸素化学濃度の割合を示す酸素寄与率を前記平坦部における酸素化学濃度に乗じた値と、前記平坦部の空孔濃度との和を水素ドナー濃度の第１の値とし、
    前記平坦部のドナー濃度から、前記バルク・ドナー濃度を減じた差を前記水素ドナー濃度の第２の値とし、
    前記水素ドナー濃度の第２の値に対する前記水素ドナー濃度の第１の値の比が、０．１以上１０以下である
    半導体装置。
  5. 上面および下面を有し、酸素および炭素を含む半導体基板と、
    前記半導体基板の前記下面側に配置された、水素化学濃度の第１のピークと、
    前記第１のピークよりも前記半導体基板の前記上面側に配置され、水素ドナーを含み、前記半導体基板の深さ方向におけるドナー濃度分布が実質的に平坦な平坦部と
    を備え、
    前記半導体基板は、バルク・ドナーを含み、
    前記平坦部のドナー濃度が、バルク・ドナー濃度よりも高く、
    前記酸素の酸素化学濃度のうち前記水素ドナーを生成するのに寄与する前記酸素化学濃度の割合を示す酸素寄与率を前記平坦部における酸素化学濃度に乗じた値と、前記炭素の炭素化学濃度のうち前記水素ドナーを生成するのに寄与する前記炭素化学濃度の割合を示す炭素寄与率を前記平坦部における炭素化学濃度に乗じた値と、前記平坦部の空孔濃度との和を水素ドナー濃度の第３の値とし、
    前記平坦部のドナー濃度から、前記バルク・ドナー濃度を減じた差を前記水素ドナー濃度の第２の値とし、
    前記水素ドナー濃度の第２の値に対する前記水素ドナー濃度の第３の値の比が、０．１以上１０以下である
    半導体装置。
  6. 前記半導体基板の前記上面側に配置された、水素またはヘリウムの化学濃度の第２のピークを更に備え、
    前記平坦部は、前記第２のピークよりも前記半導体基板の前記下面側に配置されている
    請求項１から５のいずれか一項に記載の半導体装置。
  7. 前記水素化学濃度のうち前記水素ドナーを生成するのに寄与する前記水素化学濃度の割合を示す水素寄与率が、０．００１以上、０．３以下である
    請求項１から６のいずれか一項に記載の半導体装置。
  8. 前記平坦部の空孔濃度が、１×１０１１／ｃｍ３以上、１×１０１４／ｃｍ３以下である
    請求項１から７のいずれか一項に記載の半導体装置。
  9. 前記酸素寄与率が、５×１０－４以下である
    請求項１から８のいずれか一項に記載の半導体装置。
  10. 前記酸素寄与率が、１×１０－４以上である
    請求項１から９のいずれか一項に記載の半導体装置。
  11. 前記第１のピークの前記水素化学濃度は、前記第２のピークの前記水素化学濃度よりも高い
    請求項６に記載の半導体装置。
  12. 前記平坦部における酸素化学濃度が、１×１０１７ａｔｏｍｓ／ｃｍ３以上である
    請求項１から１１のいずれか一項に記載の半導体装置。
  13. 前記平坦部における炭素化学濃度が、１×１０１３ａｔｏｍｓ／ｃｍ３以上、１×１０１６ａｔｏｍｓ／ｃｍ３以下である
    請求項１から１２のいずれか一項に記載の半導体装置。
  14. 上面および下面を有する半導体基板の酸素化学濃度を測定する濃度測定段階と、
    前記半導体基板の前記下面から、前記半導体基板の深さ方向の厚みの半分以上を通過するように、荷電粒子線を注入する粒子注入段階と、
    前記荷電粒子線を注入した後に、前記半導体基板を熱処理する熱処理段階と
    を備え、
    前記粒子注入段階における前記荷電粒子線の注入条件、および、前記熱処理段階における熱処理条件の少なくとも一方を、前記酸素化学濃度に応じて調整する
    半導体装置の製造方法。
  15. 前記濃度測定段階において、前記半導体基板の炭素化学濃度を更に測定し、
    前記粒子注入段階において、前記酸素化学濃度および前記炭素化学濃度に応じて前記荷電粒子線の前記注入条件を調整する
    請求項１４に記載の半導体装置の製造方法。
  16. 前記半導体基板の予め定められた深さ位置において、前記製造方法によって生成すべき水素ドナーの濃度をＮＶＯＨ１、実際に生成された前記水素ドナーの濃度をＮＶＯＨ２、前記粒子注入段階によって形成される空孔濃度をＮＶ、酸素化学濃度をＣＯＸ、炭素化学濃度をＣＣ、前記酸素化学濃度のうち前記水素ドナーを生成するのに寄与する前記酸素化学濃度の割合を示す酸素寄与率をξ、前記炭素化学濃度のうち前記水素ドナーを生成するのに寄与する前記炭素化学濃度の割合を示す炭素寄与率をηとして、
    ＮＶＯＨ１＝ＮＶ＋ξＣＯＸ＋ηＣＣであり、
    ０．１≦ＮＶＯＨ１／ＮＶＯＨ２≦１０である
    請求項１５に記載の半導体装置の製造方法。
  17. 前記粒子注入段階において、前記荷電粒子線として水素イオンを注入する
    請求項１４から１６のいずれか一項に記載の半導体装置の製造方法。
  18. 前記熱処理段階よりも前に、前記半導体基板の下面側に水素イオンを注入する水素注入段階を更に備える
    請求項１４から１７のいずれか一項に記載の半導体装置の製造方法。
  19. 前記半導体基板の前記酸素化学濃度に基づいて、前記水素注入段階における前記水素イオンの注入条件を調整する
    請求項１８に記載の半導体装置の製造方法。
  20. 前記粒子注入段階における前記荷電粒子線の注入深さに基づいて、前記水素注入段階における前記水素イオンの注入条件、および、前記熱処理段階における前記熱処理条件を調整する
    請求項１８または１９に記載の半導体装置の製造方法。
  21. 前記半導体基板に酸素を導入する酸素導入段階を更に備える
    請求項１４から２０のいずれか一項に記載の半導体装置の製造方法。
  22. 前記半導体基板のバルク・ドナー濃度に更に基づいて、前記粒子注入段階における前記荷電粒子線の前記注入条件、および、前記熱処理段階における前記熱処理条件の少なくとも一方を調整する
    請求項１４から２１のいずれか一項に記載の半導体装置の製造方法。
  23. 前記半導体基板を研削する研削段階と、
    研削後の前記半導体基板の厚みを測定する基板厚測定段階と
    を更に備え、
    前記半導体基板の厚みに更に基づいて、前記粒子注入段階における前記荷電粒子線の前記注入条件、および、前記熱処理段階における前記熱処理条件の少なくとも一方を調整する
    請求項１４から２２のいずれか一項に記載の半導体装置の製造方法。
  24. 前記粒子注入段階において、複数の前記半導体基板に対して、それぞれの前記半導体基板毎に前記注入条件を調整し、
    前記熱処理段階において、前記複数の半導体基板に対して共通に前記熱処理条件を調整する
    請求項１４から２３のいずれか一項に記載の半導体装置の製造方法。
  25. 前記半導体基板を研削する研削段階と、
    研削後の前記半導体基板の厚みを測定する基板厚測定段階と
    を更に備え、
    前記半導体基板の厚みに基づいて、前記水素注入段階における前記水素イオンの注入条件を調整する
    請求項１８に記載の半導体装置の製造方法。
  26. 前記基板厚測定段階において、前記半導体基板のエッジ終端構造部における前記半導体基板の厚みを測定する
    請求項２３または２５に記載の半導体装置の製造方法。
  27. 前記粒子注入段階において、前記酸素化学濃度のうち水素ドナーを生成するのに寄与する前記酸素化学濃度の割合を示す酸素寄与率ξ、および、前記半導体基板の炭素化学濃度のうち前記水素ドナーを生成するのに寄与する前記炭素化学濃度の割合を示す炭素寄与率ηの少なくとも一つに更に基づいて、前記荷電粒子線の前記注入条件を調整する
    請求項１４から２６のいずれか一項に記載の半導体装置の製造方法。
  28. 上面および下面を有する半導体基板の不純物濃度を取得する濃度取得段階と、
    前記半導体基板の前記下面から、前記半導体基板の深さ方向の厚みの半分以上を通過するように、荷電粒子線を注入する粒子注入段階と、
    前記荷電粒子線を注入した後に、前記半導体基板を熱処理する熱処理段階と
    を備え、
    前記粒子注入段階において、前記不純物濃度に応じて前記荷電粒子線の注入深さを調整する
    半導体装置の製造方法。
  29. 前記濃度取得段階において、前記半導体基板のバルク・ドナー濃度、酸素化学濃度および炭素化学濃度の少なくとも一つを取得する
    請求項２８に記載の半導体装置の製造方法。
JP2021565541A 2019-12-18 2020-12-10 半導体装置および半導体装置の製造方法 Active JP7215599B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023006873A JP2023052741A (ja) 2019-12-18 2023-01-19 半導体装置および半導体装置の製造方法

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2019228409 2019-12-18
JP2019228409 2019-12-18
JP2020087349 2020-05-19
JP2020087349 2020-05-19
JP2020189026 2020-11-12
JP2020189026 2020-11-12
PCT/JP2020/046167 WO2021125064A1 (ja) 2019-12-18 2020-12-10 半導体装置および半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023006873A Division JP2023052741A (ja) 2019-12-18 2023-01-19 半導体装置および半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JPWO2021125064A1 JPWO2021125064A1 (ja) 2021-06-24
JPWO2021125064A5 JPWO2021125064A5 (ja) 2022-02-22
JP7215599B2 true JP7215599B2 (ja) 2023-01-31

Family

ID=76478778

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021565541A Active JP7215599B2 (ja) 2019-12-18 2020-12-10 半導体装置および半導体装置の製造方法
JP2023006873A Pending JP2023052741A (ja) 2019-12-18 2023-01-19 半導体装置および半導体装置の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023006873A Pending JP2023052741A (ja) 2019-12-18 2023-01-19 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20220084828A1 (ja)
JP (2) JP7215599B2 (ja)
CN (1) CN113892184A (ja)
DE (1) DE112020002205T5 (ja)
WO (1) WO2021125064A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7361634B2 (ja) * 2020-03-02 2023-10-16 三菱電機株式会社 半導体装置及び半導体装置の製造方法
WO2023233802A1 (ja) * 2022-05-30 2023-12-07 富士電機株式会社 半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014065080A1 (ja) 2012-10-23 2014-05-01 富士電機株式会社 半導体装置およびその製造方法
WO2016042954A1 (ja) 2014-09-17 2016-03-24 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2016204227A1 (ja) 2015-06-17 2016-12-22 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2017047276A1 (ja) 2015-09-16 2017-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2018092788A1 (ja) 2016-11-16 2018-05-24 富士電機株式会社 半導体装置
WO2019181852A1 (ja) 2018-03-19 2019-09-26 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014065080A1 (ja) 2012-10-23 2014-05-01 富士電機株式会社 半導体装置およびその製造方法
WO2016042954A1 (ja) 2014-09-17 2016-03-24 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2016204227A1 (ja) 2015-06-17 2016-12-22 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2017047276A1 (ja) 2015-09-16 2017-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2018092788A1 (ja) 2016-11-16 2018-05-24 富士電機株式会社 半導体装置
WO2019181852A1 (ja) 2018-03-19 2019-09-26 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
DE112020002205T5 (de) 2022-01-20
CN113892184A (zh) 2022-01-04
JPWO2021125064A1 (ja) 2021-06-24
JP2023052741A (ja) 2023-04-12
WO2021125064A1 (ja) 2021-06-24
US20220084828A1 (en) 2022-03-17

Similar Documents

Publication Publication Date Title
JP7099550B2 (ja) 半導体装置および製造方法
JP2023052741A (ja) 半導体装置および半導体装置の製造方法
JP7188539B2 (ja) 半導体装置
JP2021182614A (ja) 半導体装置および半導体装置の製造方法
US11935945B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2022019921A (ja) 半導体装置
JP2023179647A (ja) 半導体装置および半導体装置の製造方法
JP7222435B2 (ja) 半導体装置および半導体装置の製造方法
WO2022196768A1 (ja) 半導体装置
WO2021166980A1 (ja) 半導体装置
JP7279806B2 (ja) 半導体装置および半導体装置の製造方法
JP7452632B2 (ja) 半導体装置および半導体装置の製造方法
JP7400834B2 (ja) 半導体装置および半導体装置の製造方法
US20240030322A1 (en) Semiconductor apparatus, and manufacturing method thereof
JP7231066B2 (ja) 半導体装置および半導体装置の製造方法
WO2024122541A1 (ja) 半導体装置および半導体装置の製造方法
WO2023145805A1 (ja) 半導体装置および製造方法
JP2022161357A (ja) 半導体装置および製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230102

R150 Certificate of patent or registration of utility model

Ref document number: 7215599

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150