JP7188539B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7188539B2
JP7188539B2 JP2021187426A JP2021187426A JP7188539B2 JP 7188539 B2 JP7188539 B2 JP 7188539B2 JP 2021187426 A JP2021187426 A JP 2021187426A JP 2021187426 A JP2021187426 A JP 2021187426A JP 7188539 B2 JP7188539 B2 JP 7188539B2
Authority
JP
Japan
Prior art keywords
peak
region
doping concentration
semiconductor substrate
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021187426A
Other languages
English (en)
Other versions
JP2022024094A (ja
Inventor
由晴 加藤
徹 安喰
尚 吉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JP2022024094A publication Critical patent/JP2022024094A/ja
Application granted granted Critical
Publication of JP7188539B2 publication Critical patent/JP7188539B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置に関する。
従来、フィールドストップとして機能するバッファ領域を備える半導体装置が知られている（例えば、特許文献１参照）。
［先行技術文献］
［特許文献］
［特許文献１］ 米国特許出願公開第２０１６／０１４１３９９号明細書
従来の半導体装置では、短絡時に低コレクタ－エミッタ間電圧で発振する場合がある。
上記課題を解決するために、本発明の第１の態様においては、半導体基板と、半導体基板の裏面側に設けられたドーピング濃度の複数のピークと、半導体基板の深さ方向において複数のピークの間に設けられ、半導体基板の基板濃度の２．５倍以上のドーピング濃度を有する平坦部と、を備え、複数のピークの少なくとも１つは、平坦部よりもおもて面側に設けられた第１ピークであって、第１ピークよりも半導体基板のおもて面側に、深さ方向のドーピング濃度勾配が第１ピークよりも緩やかな緩勾配領域が設けられ、緩勾配領域におけるドーピング濃度の傾きαは、７５０以上、１５００以下であり、傾きαの単位は［／ｃｍ］である、半導体装置を提供する。
緩勾配領域の厚さは、５μｍ以上、１０μｍ以下であってよい。
第１ピークの深さ位置は、２５μｍ以上、３５μｍ以下であってよい。
複数のピークは、バッファ領域に設けられ、バッファ領域における酸素化学濃度は、１×１０１７ｃｍ－３以上、６×１０１７ｃｍ－３以下であってよい。
平坦部のドーピング濃度は、半導体基板の基板濃度の１０倍以下であってよい。
平坦部は、第１平坦部と、第１平坦部とは異なるドーピング濃度の第２平坦部と、を含んでよい。
第２平坦部のドーピング濃度は、第１平坦部のドーピング濃度の±１０％以内であってよい。
複数のピークは、おもて面側から深さ方向に、順に第１ピーク、第２ピーク、第３ピーク、および第４ピークを有し、第１平坦部は、第１ピークと第２ピークとの間に設けられてよい。
第２平坦部は、第２ピークと第３ピークとの間に設けられてよい。
平坦部の厚さの合計は、平坦部より下方の半導体基板の厚さより厚くてよい。
本発明の第２の態様においては、半導体基板と、半導体基板の裏面側に設けられたドーピング濃度の複数のピークと、半導体基板の深さ方向において複数のピークの間に設けられ、半導体基板の基板濃度の２．５倍以上のドーピング濃度を有する平坦部と、を備え、平坦部よりも半導体基板のおもて面側に、複数のドーピング濃度のピークを有する連続ピーク領域が設けられ、連続ピーク領域は、ドーピング濃度のピーク間に平坦領域を有さず、谷部を有する、半導体装置を提供する。
連続ピーク領域は、２つ、３つ、または４つのドーピング濃度のピークを有してよい。
連続ピーク領域の最も平坦部側のピークは、第１ピークであり、第１ピークのドーピング濃度は、平坦部のドーピング濃度の２倍以下であってよい。
連続ピーク領域は、平坦部からドーピング濃度が半導体基板の基板濃度になるまでの区間に設けられてよい。連続ピーク領域のピークの高さは、半導体基板のおもて面側ほど低くてよい。
連続ピーク領域のピークの深さ方向の位置は、水素化学濃度のピークの深さ方向の位置に対応してよい。平坦領域を有さない複数のドーピング濃度と、当該複数のドーピング濃度に対応する水素化学濃度とに関し、水素化学濃度の予め定められたピークに対する、当該ピークと隣接する谷部の水素化学濃度の比は、ドーピング濃度の予め定められたピークに対する、当該ピークと隣接する谷部のドーピング濃度の比よりも小さくてよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
実施例に係る半導体装置１００の構成の一例を示す。 図１Ａにおけるａ－ａ'断面の一例を示す図である。 実施例に係る半導体装置１００のドーピング濃度プロファイルの一例を示す。 実施例および比較例のドーピング濃度プロファイルの一例を示す。 実施例および比較例のドーピング濃度プロファイルの他の例を示す。 実施例に係る半導体装置１００のドーピング濃度プロファイルの変形例を示す。 比較例に係る半導体装置の短絡時の特性を示す。 実施例に係る半導体装置１００の短絡時の特性を示す。 裏面ボロンイオン注入濃度とラッチアップ耐量破壊前電流との関係を示す。 実施例と比較例における短絡時のラッチアップ耐量破壊前電流を示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては、半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面をおもて面、他方の面を裏面と称する。「上」、「下」、「おもて」、「裏」の方向は重力方向、または、半導体装置の実装時における基板等への取り付け方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。本明細書では、半導体基板のおもて面と平行な面をＸＹ面とし、Ｘ軸およびＹ軸と右手系をなす方向であって、半導体基板の深さ方向をＺ軸とする。なお、本明細書において、Ｚ軸方向に半導体基板を視た場合について平面視と称する。
各実施例においては、第１導電型をＮ型、第２導電型をＰ型とした例を示しているが、第１導電型をＰ型、第２導電型をＮ型としてもよい。この場合、各実施例における基板、層、領域等の導電型は、それぞれ逆の極性となる。
ドナーは、半導体に電子を供給する機能を有している。アクセプタは、半導体から電子を受け取る機能を有している。ドナーおよびアクセプタは、不純物自体には限定されない。例えば、半導体中に存在する空孔（Ｖ）、酸素（Ｏ）および水素（Ｈ）が結合したＶＯＨ欠陥は、電子を供給するドナーとして機能する。
本明細書では、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および－は、それぞれ、それが付されていない層や領域よりも高ドーピング濃度および低ドーピング濃度であることを意味する。本明細書の単位系は、特に断りがなければＳＩ単位系である。長さの単位をｃｍで表示することがあるが、諸計算はメートル（ｍ）に換算してから行ってよい。
本明細書において、化学濃度とは、電気的な活性化の状態によらずに測定される元素の原子密度を指す。化学濃度は、例えば二次イオン質量分析法（ＳＩＭＳ）により計測できる。本明細書において、単位体積当りの濃度表示にａｔｏｍｓ／ｃｍ３、または、／ｃｍ３を用いる。この単位は、半導体基板内の化学濃度、または、ドナーまたはアクセプタ濃度に用いられる。ａｔｏｍｓ表記は省略してもよい。本明細書における各濃度は、室温における値でよい。室温における値は、一例として３００Ｋ（ケルビン）（約２６．９℃）のときの値を用いてよい。
本明細書においてドーピング濃度とは、ドナーまたはアクセプタ化したドーパントの濃度を指す。ドーピング濃度の単位には、化学濃度と同様に／ｃｍ３が用いられる。本明細書において、ドナーおよびアクセプタの濃度差（すなわちネットドーピング濃度）をドーピング濃度とする場合がある。ネット・ドーピング濃度は、電圧－容量測定法（ＣＶ法）により測定できる。あるいは、拡がり抵抗測定法（ＳＲ法）で測定できるキャリア濃度を、ネット・ドーピング濃度としてもよい。ＣＶ法またはＳＲ法により計測されるキャリア濃度は、熱平衡状態における値としてよい。また、ドーピング濃度として、ドナーおよびアクセプタの化学濃度を用いてもよい。この場合、ドーピング濃度はＳＩＭＳ法で測定できる。特に限定していなければ、ドーピング濃度として、上記のいずれを用いてもよい。特に限定していなければ、ドーピング領域におけるドーピング濃度分布のピーク値を、当該ドーピング領域におけるドーピング濃度としてよい。
ドナー、アクセプタまたはネット・ドーピングの濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度としてよい。ドナー、アクセプタまたはネット・ドーピングの濃度がほぼ均一な場合等においては、当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度の平均値をドナー、アクセプタまたはネット・ドーピングの濃度としてよい。
ＣＶ法またはＳＲ法により計測されるキャリア濃度から算出したドナーまたはアクセプタの濃度は、ドナーまたはアクセプタを示す元素の化学濃度よりも低くてよい。一例として、シリコンの半導体においてドナーとなるリンまたはヒ素のドナー濃度、あるいはアクセプタとなるボロン（ホウ素）のアクセプタ濃度は、これらの化学濃度の９９％程度か９９％以上である。
また、本明細書においてドーズ量とは、イオン注入を行う際に、ウェハに注入される単位面積あたりのイオンの個数をいう。したがって、その単位は、／ｃｍ２である。なお、半導体領域のドーズ量は、その半導体領域の深さ方向にわたってドーピング濃度を積分した積分濃度とすることができる。その積分濃度の単位は、／ｃｍ２である。したがって、ドーズ量と積分濃度とを同じものとして扱ってよい。積分濃度は、半値幅までの積分値としてもよく、他の半導体領域のスペクトルと重なる場合には、他の半導体領域の影響を除いて導出してよい。
よって、本明細書では、ドーピング濃度の高低をドーズ量の高低として読み替えることができる。即ち、一の領域のドーピング濃度が他の領域のドーピング濃度よりも高い場合、当該一の領域のドーズ量が他の領域のドーズ量よりも高いものと理解することができる。
後述の半導体基板１０には水素イオンが注入される。半導体基板１０において、水素イオンが通過した通過領域には、水素が通過したことにより、単原子空孔（Ｖ）、複原子空孔（ＶＶ）等の、空孔を主体とする格子欠陥が形成される。空孔に隣接する原子は、ダングリング・ボンドを有する。本明細書において格子欠陥と称する場合には、空孔を主体とする格子欠陥を含み、格子間原子や転位等も含み、広義にはドナーやアクセプタも含み得る。
半導体基板１０の全体には酸素が含まれる。当該酸素は、半導体のインゴットの製造時において、意図的にまたは意図せずに導入される。半導体基板１０の内部では、水素（Ｈ）、空孔（Ｖ）および酸素（Ｏ）が結合し、ＶＯＨ欠陥が形成される。また、半導体基板１０を熱処理することで水素が拡散し、ＶＯＨ欠陥の形成が促進される。ＶＯＨ欠陥は、電子を供給するドナーとして機能する。本明細書では、ＶＯＨ欠陥を単に水素ドナーと称する場合がある。水素ドナーのドーピング濃度は、水素の化学濃度よりも低い。例えば、シリコンの半導体において、水素の化学濃度に対する水素ドナーのドーピング濃度の割合を活性化率とすると、活性化率は０．１％～３０％の値であってよい。半導体基板１０の製造時におけるバルク・ドナーの化学濃度のばらつきは比較的に大きいが、水素イオンのドーズ量は比較的に高精度に制御できる。このため、水素イオンを注入することで生じる格子欠陥の濃度も高精度に制御でき、通過領域のドナー濃度を高精度に制御できる。
図１Ａは、実施例に係る半導体装置１００の構成の一例を示す。本例の半導体装置１００は、トランジスタ部７０およびダイオード部８０を備える半導体チップである。例えば、半導体装置１００は、逆導通ＩＧＢＴ（ＲＣ－ＩＧＢＴ：Ｒｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｎｇ ＩＧＢＴ）である。
トランジスタ部７０は、半導体基板１０の裏面側に設けられたコレクタ領域２２を半導体基板１０のおもて面２１に投影した領域である。コレクタ領域２２は、第２導電型を有する。本例のコレクタ領域２２は、一例としてＰ＋型である。トランジスタ部７０は、ＩＧＢＴ等のトランジスタを含む。
ダイオード部８０は、カソード領域８２を半導体基板１０のおもて面２１に投影した領域であってよい。ダイオード部８０は、半導体基板１０のおもて面２１においてトランジスタ部７０と隣接して設けられた還流ダイオード（ＦＷＤ：Ｆｒｅｅ Ｗｈｅｅｌ Ｄｉｏｄｅ）等のダイオードを含む。
図１Ａにおいては、半導体装置１００のエッジ側であるチップ端部周辺の領域を示しており、他の領域を省略している。例えば、本例の半導体装置１００のＸ軸方向の負側の領域には、エッジ終端構造部が設けられてよい。エッジ終端構造部は、半導体基板１０のおもて面２１側の電界集中を緩和する。エッジ終端構造部は、例えばガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。なお、本例では、便宜上、Ｘ軸方向の負側のエッジについて説明するものの、半導体装置１００の他のエッジについても同様である。
半導体基板１０は、シリコン基板である。本例の半導体基板１０は、磁場を適用したチョクラルスキー（ＭＣＺ；Ｍａｇｎｅｔｉｃ ｆｉｅｌｄ ａｐｐｌｉｅｄ Ｃｚｏｃｈｒａｌｓｋｉ）法により作製されるＭＣＺ基板である。ＭＣＺ基板は、ＦＺ（Ｆｌｏａｔｉｎｇ Ｚｏｎｅ）法によるＦＺ基板と比較して、より大口径のウェハを製造するのに適している。
本例の半導体装置１００は、半導体基板１０のおもて面２１において、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。また、本例の半導体装置１００は、半導体基板１０のおもて面２１の上方に設けられたエミッタ電極５２およびゲート金属層５０を備える。
エミッタ電極５２およびゲート金属層５０は、金属を含む材料で作製される。例えば、エミッタ電極５２の少なくとも一部の領域は、アルミニウム、アルミニウム－シリコン合金、またはアルミニウム－シリコン－銅合金で作製されてよい。ゲート金属層５０の少なくとも一部の領域は、アルミニウム、アルミニウム‐シリコン合金、またはアルミニウム－シリコン－銅合金で作製されてよい。エミッタ電極５２およびゲート金属層５０は、アルミニウム等で形成された領域の下層にチタンやチタン化合物等で作製されたバリアメタルを有してよい。エミッタ電極５２およびゲート金属層５０は、互いに分離して設けられる。
エミッタ電極５２およびゲート金属層５０は、層間絶縁膜を挟んで、半導体基板１０の上方に設けられる。層間絶縁膜は、図１Ａでは省略されている。層間絶縁膜には、コンタクトホール４９、コンタクトホール５４およびコンタクトホール５６が層間絶縁膜を貫通するように設けられている。
コンタクトホール４９は、ゲート金属層５０とゲートトレンチ部４０内のゲート導電部４４とを接続する。ゲート導電部４４については後述する。コンタクトホール４９の内部には、タングステン等で形成されたプラグが形成されてもよい。
コンタクトホール５６は、エミッタ電極５２とダミートレンチ部３０内のダミー導電部３３とを接続する。ダミー導電部３３については後述する。コンタクトホール５６の内部には、タングステン等で形成されたプラグが形成されてもよい。
ゲートトレンチ部４０は、予め定められた配列方向（本例ではＸ軸方向）に沿って予め定められた間隔で配列される。本例のゲートトレンチ部４０は、半導体基板１０のおもて面２１に平行であって配列方向に対して垂直な延伸方向（本例ではＹ軸方向）に沿って延伸する２つの延伸部分３９と、２つの延伸部分３９を接続する接続部分４１とを有してよい。
接続部分４１は、少なくとも一部が曲線状に形成されることが好ましい。ゲートトレンチ部４０の２つの延伸部分３９の端部を接続することで、延伸部分３９の端部における電界集中を緩和することができる。ゲートトレンチ部４０の接続部分４１において、ゲート金属層５０がゲート導電部４４と接続されてよい。
ダミートレンチ部３０は、ゲートトレンチ部４０と同様に、予め定められた配列方向（本例ではＸ軸方向）に沿って予め定められた間隔で配列される。本例のダミートレンチ部３０は、ゲートトレンチ部４０と同様に少なくとも一部が曲線形状で形成されてよい。ダミートレンチ部３０は、一例として半導体基板１０のおもて面２１においてＵ字形状を有してよい。即ち、ダミートレンチ部３０は、延伸方向に沿って延伸する２つの延伸部分２９と、２つの延伸部分２９を接続する接続部分３１とを有してよい。
なお、ここでは、トランジスタ部７０においてゲートトレンチ部４０の間に１本のダミートレンチ部３０を設けているが、ゲートトレンチ部４０に対するダミートレンチ部３０の本数や配置は設計上の都合に応じて設定してよい。また、トランジスタ部７０においてダミートレンチ部３０を設けず、全てゲートトレンチ部４０としたいわゆるフルゲート構造としてもよい。
エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に形成される。エミッタ電極５２は、エミッタ電位に設定される。エミッタ電位は、一例として接地電位であってもよい。
ウェル領域１１は、後述するドリフト領域１８よりも半導体基板１０のおもて面２１側に設けられた第２導電型の領域である。ウェル領域１１は、半導体装置１００のエッジ側に設けられるウェル領域の一例である。ウェル領域１１は、一例としてＰ＋型である。ウェル領域１１は、ゲート金属層５０が設けられる側の活性領域の端部から、予め定められた範囲で形成される。ウェル領域１１におけるドーパントの拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深く設定されてよい。ゲートトレンチ部４０およびダミートレンチ部３０の、ゲート金属層５０側の一部は、ウェル領域１１に形成される。ゲートトレンチ部４０およびダミートレンチ部３０の延伸方向における端部は、それぞれのトレンチの深さ方向の底部において、ウェル領域１１に覆われてよい。
コンタクトホール５４は、トランジスタ部７０において、エミッタ領域１２およびコンタクト領域１５の各領域の上方に形成される。また、コンタクトホール５４は、ダイオード部８０において、第２メサ部６２の上方に形成される。コンタクトホール５４は、Ｙ軸方向両端に設けられたベース領域１４およびウェル領域１１の上方には設けられていない。このように、層間絶縁膜には、１又は複数のコンタクトホール５４が形成されている。１又は複数のコンタクトホール５４は、延伸方向に延伸して設けられてよい。
第１メサ部６１および第２メサ部６２は、半導体基板１０のおもて面２１と平行な面内において、Ｘ軸方向には各トレンチ部に隣接して設けられたメサ部である。メサ部とは、各トレンチ部の延伸部分を１つのトレンチ部とした場合に、隣り合う２つのトレンチ部に挟まれた半導体基板１０の部分である。即ち、隣り合うトレンチ部の２つの延伸部分に挟まれる領域をメサ部としてよい。また、メサ部の深さとしては、半導体基板１０のおもて面２１から、各トレンチ部の最も深い底部の深さまでの部分であってよい。
第１メサ部６１は、トランジスタ部７０において、ダミートレンチ部３０およびゲートトレンチ部４０の少なくとも１つに隣接して設けられる。また、第１メサ部６１は、トランジスタ部７０とダイオード部８０との境界部において、ダミートレンチ部３０に隣接して設けられている。第１メサ部６１は、半導体基板１０のおもて面２１において、ウェル領域１１と、エミッタ領域１２と、ベース領域１４と、コンタクト領域１５とを有する。第１メサ部６１では、エミッタ領域１２およびコンタクト領域１５が延伸方向において交互に設けられている。
第２メサ部６２は、ダイオード部８０において、ダミートレンチ部３０に隣接して設けられる。第２メサ部６２は、半導体基板１０のおもて面２１において、ウェル領域１１と、エミッタ領域１２と、ベース領域１４と、コンタクト領域１５とを有する。第２メサ部６２では、エミッタ領域１２およびコンタクト領域１５が延伸方向において交互に設けられている。
ベース領域１４は、トランジスタ部７０において、半導体基板１０のおもて面２１側に設けられた第２導電型の領域である。ベース領域１４は、一例としてＰ－型である。ベース領域１４は、半導体基板１０のおもて面２１において、第１メサ部６１および第２メサ部６２のＹ軸方向における両端部に設けられてよい。なお、図１Ａは、当該ベース領域１４のＹ軸方向の一方の端部のみを示している。
ベース領域１４－ｅは、各メサ部のＹ軸方向における両端部に配置されている。本例のベース領域１４－ｅは、第１メサ部６１および第２メサ部６２に設けられている。ベース領域１４－ｅは、各メサ部の中央側において、コンタクト領域１５と接している。ベース領域１４－ｅは、コンタクト領域１５とは反対側において、ウェル領域１１と接している。
エミッタ領域１２は、第１メサ部６１のおもて面２１において、ゲートトレンチ部４０と接して設けられる。エミッタ領域１２は、第１メサ部６１を挟んでＹ軸方向に延伸する２本のトレンチ部の一方から他方まで、Ｘ軸方向に設けられてよい。エミッタ領域１２は、コンタクトホール５４の下方にも設けられている。
また、エミッタ領域１２は、ダミートレンチ部３０と接してよく、接しなくてもよい。本例においては、エミッタ領域１２がダミートレンチ部３０と接する。本例のエミッタ領域１２は第１導電型である。本例のエミッタ領域１２は、一例としてＮ＋型である。
コンタクト領域１５は、ベース領域１４よりもドーピング濃度の高い第２導電型の領域である。本例のコンタクト領域１５は、一例としてＰ＋型である。コンタクト領域１５は、Ｙ軸方向に延伸する２本のトレンチ部の一方から他方まで、Ｘ軸方向に設けられてよい。コンタクト領域１５は、第１メサ部６１および第２メサ部６２の両方に設けられてよい。コンタクト領域１５は、ゲートトレンチ部４０と接してよく、接しなくてもよい。また、コンタクト領域１５は、ダミートレンチ部３０と接してよく、接しなくてもよい。コンタクト領域１５は、コンタクトホール５４の下方にも設けられている。
カソード領域８２は、ダイオード部８０において、半導体基板１０の裏面側に設けられた第１導電型の領域である。本例のカソード領域８２は、一例としてＮ＋型である。平面視でカソード領域８２が設けられる領域は、一点鎖線で示されている。
図１Ｂは、図１Ａにおけるａ－ａ'断面の一例を示す図である。ａ－ａ'断面は、トランジスタ部７０およびダイオード部８０において、エミッタ領域１２、ベース領域１４およびコンタクト領域１５を通過するＸＺ面である。本例の半導体装置１００は、ａ－ａ'断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。エミッタ電極５２は、半導体基板１０のおもて面２１および層間絶縁膜３８のおもて面に形成される。
ドリフト領域１８は、半導体基板１０に設けられた第１導電型の領域である。本例のドリフト領域１８は、一例としてＮ－型である。ドリフト領域１８は、半導体基板１０において他のドーピング領域が形成されずに残存した領域であってよい。即ち、ドリフト領域１８のドーピング濃度は半導体基板１０のドーピング濃度であってよい。
バッファ領域９０は、ドリフト領域１８の下方に設けられた第１導電型の領域である。本例のバッファ領域９０は、一例としてＮ型である。バッファ領域９０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域９０は、ベース領域１４の裏面側から広がる空乏層が、第２導電型のコレクタ領域２２および第１導電型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。
バッファ領域９０の上面は、一例として、半導体基板１０の深さ方向において、半導体基板１０のおもて面２１から深さＺｆの位置に設けられる。本例のバッファ領域９０は、複数のピーク９１を有する。複数のピーク９１は、一例として、半導体基板１０に対する複数回のプロトンのイオン注入によって形成される。
コレクタ領域２２は、トランジスタ部７０において、半導体基板１０の裏面側に設けられる第２導電型の領域である。コレクタ領域２２は、一例としてＰ＋型である。本例のコレクタ領域２２は、バッファ領域９０の下方に設けられる。
カソード領域８２は、ダイオード部８０において、半導体基板１０の裏面側に設けられる第１導電型の領域である。カソード領域８２は、一例としてＮ＋型である。本例のカソード領域８２は、バッファ領域９０の下方に設けられる。
コレクタ電極２４は、半導体基板１０の裏面２３に設けられる。コレクタ電極２４は、金属等の導電材料で形成される。
蓄積領域１６は、ドリフト領域１８の上方に設けられる第１導電型の領域である。本例の蓄積領域１６は、一例としてＮ型である。蓄積領域１６は、ゲートトレンチ部４０に接して設けられる。蓄積領域１６は、ダミートレンチ部３０に接してよく、接しなくてもよい。蓄積領域１６のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。蓄積領域１６を設けることで、キャリア注入促進効果（Ｉｎｊｅｃｔｉｏｎ Ｅｎｈａｎｃｅｍｅｎｔ Ｅｆｆｅｃｔ；ＩＥ効果）を高めて、トランジスタ部７０のオン電圧を低減することができる。
ベース領域１４は、蓄積領域１６の上方に設けられる第２導電型の領域である。ベース領域１４は、ゲートトレンチ部４０に接して設けられる。ベース領域１４は、一例として、Ｐ－型である。
エミッタ領域１２は、第１メサ部６１において、ベース領域１４とおもて面２１との間に設けられる。エミッタ領域１２は、ゲートトレンチ部４０と接して設けられる。エミッタ領域１２は、ダミートレンチ部３０と接してよく、接さなくてもよい。エミッタ領域１２のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。エミッタ領域１２のドーパントの一例はヒ素（Ａｓ）またはリン（Ｐ）である。なお、エミッタ領域１２は、第２メサ部６２に設けられなくてよい。
コンタクト領域１５は、蓄積領域１６の上方に設けられる。本例のコンタクト領域１５は、ゲートトレンチ部４０に接して設けられる。コンタクト領域１５は、一例として、Ｐ＋型である。
１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０は、おもて面２１に設けられる。各トレンチ部は、おもて面２１からドリフト領域１８まで設けられる。エミッタ領域１２、ベース領域１４、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられる領域においては、各トレンチ部はこれらの領域も貫通して、ドリフト領域１８に到達する。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
ゲートトレンチ部４０は、おもて面２１に形成されたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って形成される。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に形成される。ゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。ゲートトレンチ部４０は、おもて面２１において層間絶縁膜３８により覆われる。
ダミートレンチ部３０およびゲートトレンチ部４０は、一例として、半導体基板１０の深さ方向において、半導体基板のおもて面２１から各トレンチ部の底部までの深さＺｔを有するように設けられる。ただし、各トレンチ部の底部が設けられる深さは、設計上のばらつきを有していてもよい。
ゲート導電部４４は、半導体基板１０の深さ方向において、ゲート絶縁膜４２を挟んで第１メサ部６１側で隣接するベース領域１４と対向する領域を含む。ゲート導電部４４に所定のゲート電圧が印加されると、ベース領域１４のうちゲートトレンチに接する界面の表層に、電子の反転層によるチャネルが形成される。
ダミートレンチ部３０は、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、おもて面２１側に形成されたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って形成される。ダミー導電部３４は、ダミートレンチの内部に形成され、且つ、ダミー絶縁膜３２よりも内側に形成される。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミートレンチ部３０は、おもて面２１において層間絶縁膜３８により覆われる。
層間絶縁膜３８は、半導体基板１０のおもて面２１の上方に設けられている。層間絶縁膜３８は、エミッタ領域１２とエミッタ電極５２とを電気的に接続するための１又は複数のコンタクトホール５４が設けられている。他のコンタクトホール４９およびコンタクトホール５４も同様に、層間絶縁膜３８を貫通して設けられてよい。層間絶縁膜３８の上方には、エミッタ電極５２が設けられている。ダミー導電部３４は、ゲート導電部４４とは異なる電位にて制御されてよい。他の例として、ダミー導電部３４は、コンタクトホール５４を介してエミッタ電極５２に接続され、エミッタ電位に設定される。
図１Ｃは、実施例に係る半導体装置１００のバッファ領域９０のドーピング濃度プロファイルの一例を示す。本例のグラフにおいて、縦軸はドーピング濃度［／ｃｍ３］を示し、横軸は裏面２３からの深さ［μｍ］を示し、横軸負側は、横軸正側に対して半導体基板１０のより深い深さ位置を示す。本例のグラフは、縦軸のスケールを対数目盛で表した片対数グラフである。本例のグラフの当該ドーピング濃度プロファイルは、図１Ｂのｂ－ｂ'断面について描かれたプロファイルである。
ドーピング濃度プロファイル１１０は、バッファ領域９０のドーピング濃度のプロファイルを示す。本例のバッファ領域９０は、複数のピーク９１と、平坦部９２と、緩勾配領域９３とを有する。
複数のピーク９１は、半導体基板１０の裏面２３側に設けられる。複数のピーク９１は、おもて面２１側から深さ方向に、順にピーク９１ａ、ピーク９１ｂ、ピーク９１ｃ、およびピーク９１ｄを有する。
ピーク９１ａは、複数のピーク９１のうち、半導体基板１０の最もおもて面２１側に設けられた第１ピークの一例である。例えば、ピーク９１ａの深さ位置は、２５μｍ以上、３５μｍ以下である。複数のピーク９１と、平坦部９２との間のドーピング濃度の変化量を低減することにより、コレクタ電極２４およびエミッタ電極５２の間で短絡した場合での電圧値における発振を抑制できる。特に、半導体基板１０のおもて面からバッファ領域の深さ位置が浅いピーク９１ａと平坦部９２との間のドーピング濃度の変化量を小さくすることにより、発振をより抑制しやすくなる。例えば、ピーク９１ａは、平坦部９２のドーピング濃度の２倍以下である。
ピーク９１ｂは、複数のピーク９１のうち、半導体基板１０のおもて面２１側から２番目の深さ位置に設けられた第２ピークの一例である。例えば、ピーク９１ｂのドーピング濃度は、平坦部９２のドーピング濃度の２倍以下である。
ピーク９１ｃは、複数のピーク９１のうち、半導体基板１０のおもて面２１側から３番目の深さ位置に設けられた第３ピークの一例である。ピーク９１ｃのドーピング濃度は、ピーク９１ａおよびピーク９１ｂよりも大きくてよい。
ピーク９１ｄは、複数のピーク９１のうち、半導体基板１０のおもて面２１側から４番目の深さ位置に設けられた第４ピークの一例である。ピーク９１ｄのドーピング濃度は、ピーク９１ａ、ピーク９１ｂおよびピーク９１ｃよりも大きくてよい。
平坦部９２は、半導体基板１０の深さ方向において複数のピーク９１の間に設けられる。本例の平坦部９２は、平坦部９２ａおよび平坦部９２ｂを含む。平坦部９２は、ほぼ平坦あるいは実質的に平坦なドーピング濃度プロファイルを有する領域である。
所定の領域におけるドーピング濃度分布が「平坦」とは、一例として当該領域におけるドーピング濃度分布の変動幅が、当該領域の両端における濃度の平均値の３０％以下である場合を指す。ドーピング濃度がこの範囲で変動する場合に、グラフで示される当該領域における当該分布が平坦であるとしてよい。上述した割合は、２０％以下であってよく、１０％以下であってもよい。濃度分布の変動幅は、当該領域内におけるドーピング濃度の最大値と最小値との差分である。
平坦部９２ａは、ピーク９１ａとピーク９１ｂとの間に設けられる。平坦部９２ａは、第１平坦部の一例である。
平坦部９２ｂは、ピーク９１ｂとピーク９１ｃとの間に設けられる。平坦部９２ｂは、第２平坦部の一例である。平坦部９２ｂは、平坦部９２ａとは異なるドーピング濃度を有する。例えば、平坦部９２ｂのドーピング濃度は、平坦部９２ａのドーピング濃度の±１０％以内である。平坦部９２は、半導体基板１０の基板濃度の２．５倍以上のドーピング濃度を有してよい。また、平坦部９２は、半導体基板１０の基板濃度の１０倍以下のドーピング濃度を有してよく、５倍以下のドーピング濃度を有してよい。
緩勾配領域９３は、深さ方向のドーピング濃度勾配がピーク９１ａよりも緩やかな領域である。緩勾配領域９３は、ピーク９１ａよりも半導体基板１０のおもて面２１側に設けられる。
緩勾配領域９３の傾きαは、片対数傾きを用いて表されてよい。所定の領域の一方の端の位置をｘ１［ｃｍ］、他方の端の位置をｘ２［ｃｍ］とする。ｘ１におけるドーピング濃度をＮ１［／ｃｍ３］、ｘ２におけるドーピング濃度をＮ２［／ｃｍ３］とする。所定の領域における片対数傾きα［／ｃｍ］を、α＝（ｌｏｇ１０（Ｎ２）－ｌоｇ１０（Ｎ１））／（ｘ２－ｘ１）と定義する。ここで、αの分子は対数を含み、無次元である。緩勾配領域９３におけるドーピング濃度の傾きαは、７５０以上、１５００以下である。例えば、緩勾配領域９３の厚さは、５μｍ以上、１０μｍ以下である。緩勾配領域９３の厚さを５μｍ以上とすることにより、サージ電圧を低減しやすくなる。
平坦部９２の傾きの指標として、片対数傾きを用いてもよい。平坦部９２の一方の端の位置をｘ３［ｃｍ］、他方の端の位置をｘ４［ｃｍ］とする。ｘ３における濃度をＮ３［／ｃｍ３］、ｘ４における濃度をＮ４［／ｃｍ３］とする。平坦部９２における片対数傾きη［／ｃｍ］を、η＝（ｌｏｇ１０（Ｎ４）－ｌоｇ１０（Ｎ３））／（ｘ４－ｘ３）と定義する。平坦部９２における直線近似分布の片対数傾きηの絶対値は、０以上、５０以下であってよく、０以上、３０以下であってもよい。さらに、平坦部９２における直線近似分布の片対数傾きηの絶対値は、０以上、２０以下であってよく、０以上、１０以下であってもよい。
例えば、複数のピーク９１の少なくとも１つのドーピング濃度は、平坦部９２のドーピング濃度の２倍以下である。また、複数のピーク９１のうちの少なくとも１つのドーピング濃度は、平坦部９２のドーピング濃度の１．５倍以下であってよい。一例として、平坦部９２ｂを挟んで接する両側のピーク９１ｃおよびピーク９１ｂのうち、おもて面側のピーク９１ｂは、平坦部９２のドーピング濃度の１．５倍以下であってよい。また、他の例として、平坦部９２ａを挟んで接する両側のピーク９１ｂおよびピーク９１ａのうち、少なくともおもて面側のピーク９１ａは、平坦部９２のドーピング濃度の１．５倍以下であってよい。さらに裏面側のピーク９１ｂも平坦部９２のドーピング濃度の１．５倍以下であってよい。これにより、ピーク９１の大きさを抑制しつつ、バッファ領域９０全体のドーピング濃度を確保できる。
ここで、バッファ領域９０のピーク９１のドーピング濃度を大きくすると、短絡発振が生じやすくなる。一方、バッファ領域９０のドーピング濃度自体を下げてしまうと、リーチスルーが発生しやすくなる場合がある。
本例の半導体装置１００は、ピーク９１のドーピング濃度を抑えつつも、平坦部９２のドーピング濃度を増加させることにより、バッファ領域９０全体において、ドーピング濃度の傾きを抑制しつつ、ドーパントの積分濃度を確保できる。これにより、半導体装置１００は、低コレクタ－エミッタ間電圧での短絡発振を抑制するとともにリーチスルーを抑制することができる。
基板濃度の裏面側の立ち上がりから、平坦部９２ｂの裏面側の端部までのドーパントの積分濃度が、０．８×１０１１ｃｍ－２以上、５．０×１０１１ｃｍ－２以下であってよく、１．０×１０１１ｃｍ－２以上、４．０×１０１１ｃｍ－２以下であってよく、２．０×１０１１ｃｍ－２以上、３．０×１０１１ｃｍ－２以下であってもよい。
水素化学濃度プロファイル１２０は、半導体装置１００における水素化学濃度のプロファイルを示す。水素化学濃度プロファイル１２０のピークの深さは、複数のピーク９１の深さ方向の位置に対応する。即ち、ドーピング濃度プロファイルは、プロトンのイオン注入によって形成されている。
基板濃度プロファイル１３０は、半導体基板１０のドーピング濃度（即ち、基板濃度）を示す。半導体基板１０の基板濃度は、１×１０１２ｃｍ－３以上であってよく、１×１０１３ｃｍ－３以上であってもよい。例えば、半導体基板１０の基板濃度は、７×１０１３ｃｍ－３である。
酸素化学濃度プロファイル１４０は、半導体基板１０における酸素化学濃度のプロファイルを示す。本例の酸素化学濃度プロファイル１４０は、半導体基板１０の深さ方向に略一定である。例えば、バッファ領域９０における酸素化学濃度は、１×１０１７ｃｍ－３以上、６×１０１７ｃｍ－３以下である。バッファ領域９０における酸素化学濃度を１×１０１７ｃｍ－３以上、６×１０１７ｃｍ－３以下とすることにより、平坦部９２のドーピング濃度を調整しやすくなる。
平坦部９２の水素化学濃度分布は、ドーピング濃度分布と異なり、平坦ではない。平坦部９２の水素化学濃度分布は、隣り合うピーク９１の間の位置で濃度が減少し、かつ谷部を有する。平坦部９２のドーピング濃度分布が、水素化学濃度分布と異なり平坦となる理由は、下記の通りである。ピーク９１部を形成するために、裏面側から水素イオンを注入すると、水素イオンの停止部がピーク９１部となり、停止部よりも裏面側は水素イオンの通過部分となる。通過部分には空孔を主体とする格子欠陥が形成される。この格子欠陥を形成する空孔の濃度分布が、ほぼ平坦となる。熱処理により、水素が空孔に起因するダングリング・ボンドを終端する。このため、ＶＯＨ欠陥（水素ドナー）も略平坦に形成される。さらに、本例では酸素化学濃度が１×１０１７ｃｍ－３以上、６×１０１７ｃｍ－３以下である。このため、平坦部のＶＯＨ欠陥（水素ドナー）の濃度が半導体基板の濃度よりも高い濃度で分布する。
なお、半導体基板１０には、炭素が含まれていてもよい。例えば、バッファ領域９０における炭素化学濃度は、１×１０１３ｃｍ－３以上、３×１０１６ｃｍ－３以下である。また、バッファ領域９０における炭素化学濃度は、１×１０１３ｃｍ－３以上、１×１０１６ｃｍ－３以下であってもよい。
平坦部９２の位置は、裏面２３から深い位置に設けられてもよく、水素化学濃度のピークよりも裏面側に設けられてよい。これにより、バッファ領域９０全体のドーパントの積分濃度を向上できる。また、平坦部９２は、組成として、ＶＯＨ欠陥を有する。さらに平坦部９２は、空孔（Ｖ、ＶＶ等）、Ｃ、Ｏ、Ｈを含む格子欠陥のうち２つ以上を含む複合欠陥を有してよい。
さらに、平坦部９２の厚さの合計が、平坦部９２より下方の半導体基板１０の厚さより厚く設けられてよい。これにより、バッファ領域９０のおもて面２１側においてドーピング濃度が一定である領域の割合が増えるので、サージ電圧を低減しやすくなり、ピーク濃度を抑制しつつドーパントの積分濃度を向上しやすくなる。
図２は、実施例および比較例のドーピング濃度プロファイルの一例を示す。縦軸はドーピング濃度［／ｃｍ３］を示し、横軸は裏面２３からの深さ［μｍ］を示す。本例のグラフでは、実施例のドーピング濃度プロファイル１１０と、比較例のドーピング濃度プロファイル５１０とが示される。本例では、異なる基板に対して同一の製造条件でバッファ領域９０を設けた場合を比較している。
ドーピング濃度プロファイル１１０は、図１Ｃのドーピング濃度プロファイル１１０と同一である。ドーピング濃度プロファイル１１０は、半導体基板１０としてＭＣＺ基板を用いた場合のドーピング濃度の濃度プロファイルを示す。
ドーピング濃度プロファイル５１０は、半導体基板としてＦＺ基板を用いた場合のドーピング濃度の濃度プロファイルを示す。ドーピング濃度プロファイル５１０のピークも、ドーピング濃度プロファイル１１０のピーク９１と同様、半導体基板１０のバッファ領域９０へのプロトンのイオン注入により形成される。
ＭＣＺ基板は、カーボンヒータを利用した石英（ＳｉＯ２）ルツボ中での結晶成長により半導体基板１０が成長する。よって、ＦＺ基板と比較して、酸素化学濃度および炭素化学濃度全体が高くなる。従って、ドーピング濃度プロファイル１１０は、全体的にドーピング濃度プロファイル５１０より高いドーピング濃度を与えやすい。
ドーピング濃度プロファイル５１０では、全体のドーピング濃度が低いので、スイッチング時に空乏層がコレクタ電極２４に到達しやすくなる。これにより、リーチスルー電流が生じやすくなる。
ドーピング濃度プロファイル１１０およびドーピング濃度プロファイル５１０は、半導体基板の種類が異なっているものの、ドーパントの注入条件等の他の条件は同一である。本例のドーピング濃度プロファイル１１０は、ドーピング濃度プロファイル５１０よりもピークが低減されている。
図３は、実施例および比較例のドーピング濃度プロファイルの他の例を示す。縦軸はドーピング濃度［／ｃｍ３］を示し、横軸は裏面２３からの深さ［μｍ］を示す。本例では、異なる基板に対してバッファ領域９０が同一の積分濃度となるように条件を調整した場合を示している。
本例のグラフでは、実施例のドーピング濃度プロファイル１１０と、比較例のドーピング濃度プロファイル５５０とが示される。比較例のドーピング濃度プロファイル５５０は、ドーパントの積分濃度、即ちドーパントの総ドーズ量が、実施例のドーピング濃度プロファイル１１０と同一となるように調整されている。比較例は半導体基板にＦＺ基板を用いている。比較例における半導体基板の酸素化学濃度は、１×１０１６ｃｍ－３である。
これにより、実施例のドーピング濃度プロファイル１１０では、平坦部９２のドーピング濃度が比較例のドーピング濃度プロファイル５５０の平坦部のドーピング濃度よりも高くなる。従って、ドーピング濃度プロファイル１１０では、同一の積分濃度とするために必要なピーク９１のドーピング濃度を小さくできる。
特に、ドーピング濃度プロファイル１１０では、第１ピーク９１ａおよび第２ピーク９１ｂにおいて、比較例のドーピング濃度プロファイルより低いピークを示す。ドーピング濃度プロファイル１１０は、第３ピーク９１ｃおよび第４ピーク９１ｄではわずかにドーピング濃度プロファイル５５０より高いピーク値を示すが、これはドーパントの積分濃度を同一に調整したことによるものである。
ドーピング濃度プロファイル１１０は、全体的にピーク濃度が低く、特に第１ピーク９１ａおよび第２ピーク９１ｂの濃度のように、半導体基板１０の浅い深さ位置におけるピークにおいて低いピーク濃度を与えている。これにより、第３ピーク９１ｃを与える傾きに至るまでのドーピング濃度プロファイルが平坦になり、短絡発振を抑制できる。
半導体装置１００のコレクタとエミッタが短絡した状態が発生すると、短絡の初期において、ゲート－エミッタ間電圧で発振する。当該発振が、半導体装置１００を破壊する場合がある。
図４は、実施例に係る半導体装置１００のバッファ領域９０のドーピング濃度プロファイルの変形例を示す。本例のグラフにおいて、縦軸はドーピング濃度［／ｃｍ３］を示し、横軸は裏面２３からの深さ［μｍ］を示し、横軸負側は、横軸正側に対して半導体基板１０のより深い深さ位置を示す。本例のグラフは、縦軸のスケールを対数目盛で表した片対数グラフである。本例のグラフの当該ドーピング濃度プロファイルは、図１Ｂのｂ－ｂ'断面について描かれたプロファイルの変形例である。本例では、図１Ｃと相違する点について特に説明する。
本例の半導体装置１００は、平坦部９２ａよりもおもて面２１側に、ピーク間に平坦領域を有さない複数のドーピング濃度のピークを有する。平坦領域とは、平坦部９２ａと同様に、ドーピング濃度分布が実質的に平坦である領域であってよい。ピーク９１ａ、ピーク９１ｅ、ピーク９１ｆおよびピーク９１ｇは、平坦部９２ａよりもおもて面２１側に設けられた複数のドーピング濃度のピークの一例である。本例の半導体装置１００は、平坦部９２ａよりもおもて面２１側に４つのピークを有するが、平坦部９２ａよりもおもて面２１側のピークの個数は２つであってもよく、３つであってもよく、５つ以上であってもよい。
ピーク間に平坦領域を有さない複数のドーピング濃度のピークにおいては、ピーク間にそれぞれ谷部が設けられてよい。平坦領域を有さない複数のドーピング濃度のピーク間には、平坦部９２のような領域を有さない。例えば、ピーク９１ａとピーク９１ｅとの間、ピーク９１ｅとピーク９１ｆとの間、およびピーク９１ｆとピーク９１ｇとの間には谷部が設けられている。それぞれの谷部では、裏面２３からおもて面２１に向かう方向において、ドーピング濃度分布の勾配が負の値から正の値に連続的に変化してよい。一方、平坦部９２においては、裏面２３からおもて面２１に向かう方向において、ドーピング濃度分布の勾配が実質的に０の値が連続してよい。なお、ドーピング濃度分布の勾配は、ＣＶ法またはＳＲ法による測定点について、予め定められた測定範囲における複数の測定点の平均値であってよく、当該平均値は周知のフィッティングにより算出された値であってよい。
また、ピーク間に平坦領域を有さない複数のドーピング濃度のピークの深さ方向の位置は、水素化学濃度のピークの深さ方向の位置に対応している。ピーク間に平坦領域を有さない複数のドーピング濃度のピークと、当該複数のドーピング濃度のピークに対応する水素化学濃度とに関し、ＣＨｖ／ＣＨｐがＮｖ／Ｎｐよりも小さくてよい。ＣＨｖ／ＣＨｐは、水素化学濃度の予め定められたピーク（例えば、ＣＨｐ）に対する、当該ピークと隣接する谷部の水素化学濃度（例えば、ＣＨｖ）の比である。Ｎｖ／Ｎｐは、ドーピング濃度の予め定められたピーク（例えば、Ｎｐ）に対する、当該ピークと隣接する谷部のドーピング濃度（例えば、Ｎｖ）の比である。Ｎｖ／Ｎｐは、平坦部９２ａよりもおもて面２１側の複数のピークが徐々に基板濃度プロファイル１３０まで落ちるように設定されてよい。ＣＨｖ／ＣＨｐは、Ｎｖ／Ｎｐの０．８倍以下であってよく、０．５倍以下であってよく、０．２倍以下であってよく、０．１倍以下であってよく、０．０１倍以下であってよい。ＣＨｖ／ＣＨｐは、Ｎｖ／Ｎｐの０．００１倍以上であってよく、０．０１倍以上であってよく、０．１倍以上であってよい。
半導体装置１００は、平坦部９２ａよりもおもて面２１側に、ピーク間に平坦領域を有さない複数のピークを有することにより、ドーピング濃度の分布を緩やかにして、バッファ領域９０に空乏層が到達したときの電界強度の変化を緩やかにできる。これにより、電圧波形の急激な変化を抑えることができる。
図５は、比較例に係る半導体装置の短絡時の特性を示す。縦軸は任意単位における電流および電圧を示し、横軸は時刻ｔ［μｓ］を示す。Ｖ'ＧＥは、比較例に係る半導体装置のゲート－エミッタ間電圧を示す。Ｖ'ＣＥは、比較例に係る半導体装置のコレクタ－エミッタ間電圧を示す。Ｉ'ＣＥは、比較例に係る半導体装置のコレクタ－エミッタ間電流を示す。比較例に係る半導体装置では、短絡の初期でコレクタ－エミッタ間電圧が低い時点において、Ｖ'ＧＥの波形に大きく発振箇所ＯＳｃが生じている。
図６は、実施例に係る半導体装置１００の短絡時の特性を示す。縦軸は任意単位における電流および電圧を示し、横軸は任意の時刻ｔ［μｓ］を示す。ＶＧＥは、半導体装置１００のゲート－エミッタ間電圧を示す。ＶＣＥは、半導体装置１００のコレクタ－エミッタ間電圧を示す。ＩＣＥは、半導体装置１００のコレクタ－エミッタ間電流を示す。半導体装置１００では、短絡の初期でコレクタ－エミッタ間電圧が低い時点において、ＶＧＥの波形に大きな発振箇所ＯＳｃが生じていない。このように、本例の半導体装置１００は、短絡時におけるＶＧＥの発振を抑制できる。
図７は、裏面ボロンイオン注入濃度とラッチアップ耐量破壊前電流との関係を示す。ＦＺ基板に対して、バッファ領域におけるドーピング濃度のピークを半導体基板の裏面からのボロン（Ｂ）イオンの注入により形成している。裏面ボロンイオン注入濃度が低下することで、空乏層が伸びやすくなりラッチアップ耐量が低下する。
図８は、実施例と比較例における短絡時のラッチアップ耐量破壊前電流を示す。比較例においては、短絡時の発振を低減するために、ピーク９１ａよりも裏面２３側の水素イオン注入量を低減し、ドーピングプロファイル濃度の低減を試行している。これにより、平坦部のドーピング積分濃度が低減するので、空乏層が伸びやすくなることでラッチアップ耐量を破壊する直前の電流［Ａ］も低下し、比較例の半導体装置がラッチアップしやすくなる。
比較例と比べて、図８に示す実施例の半導体装置１００ではラッチアップ耐量破壊前電流が向上している。本例の半導体装置１００においては、ピーク９１のドーピング濃度を低減し、平坦部の積分濃度を高くすることで、短絡時の発振を抑制しつつ、裏面ボロンイオン注入濃度の低下による高速スイッチングを両立し、十分なラッチアップ耐量も提供できる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１８・・・ドリフト領域、２１・・・おもて面、２２・・・コレクタ領域、２３・・・裏面、２４・・・コレクタ電極、２９・・・延伸部分、３０・・・ダミートレンチ部、３１・・・接続部分、３２・・・ダミー絶縁膜、３３・・・ダミー導電部、３４・・・ダミー導電部、３８・・・層間絶縁膜、３９・・・延伸部分、４０・・・ゲートトレンチ部、４１・・・接続部分、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、４９・・・コンタクトホール、５０・・・ゲート金属層、５２・・・エミッタ電極、５４・・・コンタクトホール、５６・・・コンタクトホール、６１・・・第１メサ部、６２・・・第２メサ部、７０・・・トランジスタ部、８０・・・ダイオード部、８２・・・カソード領域、９０・・・バッファ領域、９１・・・ピーク、９２・・・平坦部、９３・・・緩勾配領域、１００・・・半導体装置、１１０・・・ドーピング濃度プロファイル、１２０・・・水素化学濃度プロファイル、１３０・・・基板濃度プロファイル、１４０・・・酸素化学濃度プロファイル、５１０・・・ドーピング濃度プロファイル、５５０・・・ドーピング濃度プロファイル

Claims (15)

  1. 半導体基板と、
    前記半導体基板の裏面側に設けられたドーピング濃度の複数のピークと、
    前記半導体基板の深さ方向において前記複数のピークの間に設けられ、前記半導体基板の基板濃度の２．５倍以上のドーピング濃度を有する平坦部と、
    を備え、
    前記複数のピークの少なくとも１つは、前記平坦部よりもおもて面側に設けられた第１ピークであって、
    前記第１ピークよりも前記半導体基板のおもて面側に、深さ方向のドーピング濃度勾配が前記第１ピークよりも緩やかな緩勾配領域が設けられ、
    前記緩勾配領域における前記ドーピング濃度の傾きαは、７５０以上、１５００以下であり、前記傾きαの単位は［／ｃｍ］である、
    半導体装置。
  2. 前記緩勾配領域の厚さは、５μｍ以上、１０μｍ以下である、
    請求項１に記載の半導体装置。
  3. 前記第１ピークの深さ位置は、２５μｍ以上、３５μｍ以下である、
    請求項１または２に記載の半導体装置。
  4. 前記複数のピークは、バッファ領域に設けられ、
    前記バッファ領域における酸素化学濃度は、１×１０１７ｃｍ－３以上、６×１０１７ｃｍ－３以下である、
    請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記平坦部のドーピング濃度は、前記半導体基板の基板濃度の１０倍以下である、
    請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記平坦部は、
    第１平坦部と、
    前記第１平坦部とは異なるドーピング濃度の第２平坦部と、
    を含む
    請求項１から５のいずれか一項に記載の半導体装置。
  7. 前記第２平坦部のドーピング濃度は、前記第１平坦部のドーピング濃度の±１０％以内である
    請求項６に記載の半導体装置。
  8. 前記複数のピークは、おもて面側から深さ方向に、順に前記第１ピーク、第２ピーク、第３ピーク、および第４ピークを有し、
    前記第１平坦部は、前記第１ピークと前記第２ピークとの間に設けられる
    請求項６または７に記載の半導体装置。
  9. 前記第２平坦部は、前記第２ピークと前記第３ピークとの間に設けられる
    請求項８に記載の半導体装置。
  10. 前記平坦部の厚さの合計が、前記平坦部より下方の前記半導体基板の厚さより厚い、
    請求項１から９のいずれか一項に記載の半導体装置。
  11. 半導体基板と、
    前記半導体基板の裏面側に設けられたドーピング濃度の複数のピークと、
    前記半導体基板の深さ方向において前記複数のピークの間に設けられ、前記半導体基板の基板濃度の２．５倍以上のドーピング濃度を有する平坦部と、
    を備え、
    前記平坦部よりも前記半導体基板のおもて面側に、複数のドーピング濃度の前記ピークを有する連続ピーク領域が設けられ、
    前記連続ピーク領域は、ドーピング濃度の前記ピーク間に平坦領域を有さず、谷部を有する
    半導体装置。
  12. 前記連続ピーク領域は、２つ、３つ、または４つのドーピング濃度の前記ピークを有する
    請求項１１に記載の半導体装置。
  13. 前記連続ピーク領域の最も前記平坦部の側のピークは、第１ピークであり、
    前記第１ピークのドーピング濃度は、前記平坦部のドーピング濃度の２倍以下である
    請求項１１または１２に記載の半導体装置。
  14. 前記連続ピーク領域は、前記平坦部からドーピング濃度が前記半導体基板の基板濃度に等しくなるまでの区間に設けられており、
    前記連続ピーク領域の前記ピークの高さは、前記半導体基板の前記おもて面側ほど低い
    請求項１１から１３のいずれか一項に記載の半導体装置。
  15. 前記連続ピーク領域の前記ピークの深さ方向の位置は、水素化学濃度のピークの深さ方向の位置に対応し、
    前記連続ピーク領域の前記ピークと、当該連続ピーク領域のピークに対応する前記水素化学濃度のピークとに関し、前記水素化学濃度の予め定められたピークに対する、当該ピークと隣接する谷部の水素化学濃度の比は、前記連続ピーク領域の予め定められたピークに対する、当該ピークと隣接する谷部のドーピング濃度の比よりも小さい
    請求項１１から１４のいずれか一項に記載の半導体装置。
JP2021187426A 2019-12-17 2021-11-17 半導体装置 Active JP7188539B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019227139 2019-12-17
JP2019227139 2019-12-17
JP2021538826A JP6981582B2 (ja) 2019-12-17 2020-12-14 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021538826A Division JP6981582B2 (ja) 2019-12-17 2020-12-14 半導体装置

Publications (2)

Publication Number Publication Date
JP2022024094A JP2022024094A (ja) 2022-02-08
JP7188539B2 true JP7188539B2 (ja) 2022-12-13

Family

ID=76477594

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021538826A Active JP6981582B2 (ja) 2019-12-17 2020-12-14 半導体装置
JP2021187426A Active JP7188539B2 (ja) 2019-12-17 2021-11-17 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2021538826A Active JP6981582B2 (ja) 2019-12-17 2020-12-14 半導体装置

Country Status (5)

Country Link
US (1) US20220084826A1 (ja)
JP (2) JP6981582B2 (ja)
CN (1) CN113875016A (ja)
DE (1) DE112020002227T5 (ja)
WO (1) WO2021125140A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7361634B2 (ja) * 2020-03-02 2023-10-16 三菱電機株式会社 半導体装置及び半導体装置の製造方法
US11527618B2 (en) * 2020-07-18 2022-12-13 Semiconductor Components Industries, Llc Up-diffusion suppression in a power MOSFET
JPWO2023042886A1 (ja) * 2021-09-15 2023-03-23
CN118160101A (zh) * 2022-05-30 2024-06-07 富士电机株式会社 半导体装置的制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013089256A1 (ja) 2011-12-15 2013-06-20 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2014065080A1 (ja) 2012-10-23 2014-05-01 富士電機株式会社 半導体装置およびその製造方法
WO2017047285A1 (ja) 2015-09-16 2017-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2018078216A (ja) 2016-11-10 2018-05-17 三菱電機株式会社 半導体装置およびその製造方法
JP2019062189A (ja) 2017-08-18 2019-04-18 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ Ｃｚ半導体ボディを含む半導体装置およびｃｚ半導体ボディを含む半導体装置を製造する方法
JP2019067890A (ja) 2017-09-29 2019-04-25 三菱電機株式会社 半導体装置及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7538412B2 (en) * 2006-06-30 2009-05-26 Infineon Technologies Austria Ag Semiconductor device with a field stop zone
EP2790209B1 (en) * 2012-03-30 2019-09-25 Fuji Electric Co., Ltd. Manufacturing method for semiconductor device
JP6237921B2 (ja) * 2014-09-30 2017-11-29 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102014116666B4 (de) 2014-11-14 2022-04-21 Infineon Technologies Ag Ein Verfahren zum Bilden eines Halbleiterbauelements
WO2017146148A1 (ja) * 2016-02-23 2017-08-31 富士電機株式会社 半導体装置
WO2018092788A1 (ja) * 2016-11-16 2018-05-24 富士電機株式会社 半導体装置
JP6661575B2 (ja) * 2017-06-20 2020-03-11 三菱電機株式会社 半導体装置およびその製造方法
WO2019181852A1 (ja) * 2018-03-19 2019-09-26 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013089256A1 (ja) 2011-12-15 2013-06-20 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2014065080A1 (ja) 2012-10-23 2014-05-01 富士電機株式会社 半導体装置およびその製造方法
WO2017047285A1 (ja) 2015-09-16 2017-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2018078216A (ja) 2016-11-10 2018-05-17 三菱電機株式会社 半導体装置およびその製造方法
JP2019062189A (ja) 2017-08-18 2019-04-18 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ Ｃｚ半導体ボディを含む半導体装置およびｃｚ半導体ボディを含む半導体装置を製造する方法
JP2019067890A (ja) 2017-09-29 2019-04-25 三菱電機株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN113875016A (zh) 2021-12-31
JPWO2021125140A1 (ja) 2021-12-16
JP6981582B2 (ja) 2021-12-15
DE112020002227T5 (de) 2022-02-17
WO2021125140A1 (ja) 2021-06-24
US20220084826A1 (en) 2022-03-17
JP2022024094A (ja) 2022-02-08

Similar Documents

Publication Publication Date Title
JP7188539B2 (ja) 半導体装置
JP7400874B2 (ja) 半導体装置および製造方法
WO2021029285A1 (ja) 半導体装置
JP7272454B2 (ja) 半導体装置および半導体装置の製造方法
JP7476996B2 (ja) 半導体装置
JP2022126855A (ja) 半導体装置
JP2023052741A (ja) 半導体装置および半導体装置の製造方法
JP2023179647A (ja) 半導体装置および半導体装置の製造方法
WO2022196768A1 (ja) 半導体装置
WO2022107727A1 (ja) 半導体装置
CN114303246A (zh) 半导体装置、半导体装置的制造方法及具备半导体装置的电力变换装置
JP7452632B2 (ja) 半導体装置および半導体装置の製造方法
JP7400834B2 (ja) 半導体装置および半導体装置の製造方法
JP7279806B2 (ja) 半導体装置および半導体装置の製造方法
JP7501663B2 (ja) 半導体装置および半導体装置の製造方法
US20240030322A1 (en) Semiconductor apparatus, and manufacturing method thereof
JP2024071302A (ja) 半導体装置の製造方法および半導体装置
JP2022161357A (ja) 半導体装置および製造方法
CN117995902A (zh) 半导体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221114

R150 Certificate of patent or registration of utility model

Ref document number: 7188539

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150