JP7400874B2 - 半導体装置および製造方法 - Google Patents

半導体装置および製造方法 Download PDF

Info

Publication number
JP7400874B2
JP7400874B2 JP2022079956A JP2022079956A JP7400874B2 JP 7400874 B2 JP7400874 B2 JP 7400874B2 JP 2022079956 A JP2022079956 A JP 2022079956A JP 2022079956 A JP2022079956 A JP 2022079956A JP 7400874 B2 JP7400874 B2 JP 7400874B2
Authority
JP
Japan
Prior art keywords
concentration
hydrogen
peak
maximum point
helium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022079956A
Other languages
English (en)
Other versions
JP2022097741A (ja
Inventor
泰典 阿形
隆博 田村
徹 安喰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JP2022097741A publication Critical patent/JP2022097741A/ja
Application granted granted Critical
Publication of JP7400874B2 publication Critical patent/JP7400874B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26526—Recoil-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、半導体装置および製造方法に関する。
従来、半導体基板に水素を注入することで、Ｎ型の領域を形成することが知られている（例えば、特許文献１および２参照）。
特許文献１ 特表２０１７―４７２８５号公報
特許文献２ 特表２０１７－１４６１４８号公報
キャリア濃度分布の形状は、精度よく制御できることが好ましい。
本発明の第１の態様においては、上面および下面を有する半導体基板を備える半導体装置を提供する。前記半導体基板は、水素を含む水素含有領域を有してよい。前記水素含有領域は、ヘリウムを含んでよい。前記水素含有領域の深さ方向におけるキャリア濃度分布は、キャリア濃度が極大値となる第１極大点と、前記第１極大点よりも前記上面側において前記キャリア濃度が極大値となる点のうち、前記第１極大点の最も近くに配置された第２極大点と、前記第１極大点および前記第２極大点の間に配置され、前記キャリア濃度が極小値となる第１中間点と、前記第２極大点よりも前記上面側において前記キャリア濃度が極小値となるか、または、前記深さ方向において前記キャリア濃度が一定となる点のうち、前記第２極大点の最も近くに配置された第２中間点とを含んでよい。前記ヘリウムの深さ方向におけるヘリウム化学濃度分布のヘリウム濃度ピークの頂点は、前記第１極大点および前記第２極大点の間に配置されてよい。前記第１中間点における前記キャリア濃度は、前記第２中間点における前記キャリア濃度よりも低くてよい。
前記キャリア濃度分布は、前記第１極大点よりも前記下面側において前記キャリア濃度が極小値となるか、または、前記深さ方向において前記キャリア濃度が一定となる点のうち、前記第１極大点の最も近くに配置された第３中間点を含み、前記第１中間点の前記キャリア濃度は、前記第３中間点の前記キャリア濃度よりも低くてよい。
前記第１中間点の前記キャリア濃度は、前記半導体基板のベースドーピング濃度より高くてよい。前記第１中間点の前記キャリア濃度は、前記半導体基板のベースドーピング濃度より低くてよい。
前記キャリア濃度分布は、前記第２極大点よりも前記上面側において前記キャリア濃度が極大値となる点のうち、前記第２極大点の最も近くに配置された第３極大点を含み、前記第２中間点は、前記第２極大点と前記第３極大点との間において前記キャリア濃度が極小値を示す点であってよい。
前記キャリア濃度分布は、前記第１極大点よりも前記下面側において前記キャリア濃度が極大値となる点のうち、前記第１極大点の最も近くに配置された第４極大点を含み、前記第３中間点は、前記第１極大点と前記第４極大点との間において前記キャリア濃度が極小値を示す点であってよい。
前記水素含有領域の深さ方向における水素化学濃度分布は１つ以上の水素濃度谷部を有し、それぞれの前記水素濃度谷部において、水素化学濃度が酸素化学濃度の１／１０以上であり、少なくとも一つの前記水素濃度谷部において、前記水素化学濃度がヘリウム化学濃度以上であってよい。
それぞれの前記水素濃度谷部において、前記水素化学濃度が炭素化学濃度以上であってよい。前記水素含有領域の前記深さ方向における前記水素化学濃度分布は１つ以上の水素濃度ピークを有し、前記水素濃度ピークにおいて、前記水素化学濃度が前記酸素化学濃度の１／２以上であってよい。前記ヘリウム濃度ピークよりも深い位置に設けられた前記水素濃度谷部において、前記水素化学濃度がヘリウム化学濃度以上であってよい。
１つ以上の前記水素濃度ピークとして、第１水素濃度ピークと、前記第１水素濃度ピークよりも前記上面側で前記第１水素濃度ピークと隣り合う第２水素濃度ピークと、前記第２水素濃度ピークよりも前記上面側の第３水素濃度ピークと、前記第１水素濃度ピークよりも前記下面側の第４水素濃度ピークと、を含み、前記ヘリウム化学濃度分布の前記ヘリウム濃度ピークの半値全幅が、それぞれの前記水素濃度ピークの間隔よりも大きくてよい。前記第１極大点は、前記第１水素濃度ピークに対応し、前記第２極大点は、前記第２水素濃度ピークに対応してよい。前記第３極大点は、前記第３水素濃度ピークに対応してよい。
前記キャリア濃度分布は、前記ヘリウム濃度ピークよりも前記上面側において、前記第２水素濃度ピークおよび前記第３水素濃度ピークと同一の深さ位置か、または当該深さ位置から前記半導体基板の前記下面と当該深さ位置の距離の１０％以内の範囲の深さ位置に、前記第２極大点および前記第３極大点が配置されていて、前記ヘリウム濃度ピークよりも前記上面側において、前記第２極大点および前記第３極大点の間における前記キャリア濃度分布は、ピークを有さなくてよい。前記水素含有領域の前記深さ方向における水素化学濃度分布は、第１水素濃度ピークと、前記第１水素濃度ピークよりも前記上面側で前記第１水素濃度ピークと隣り合う第２水素濃度ピークと、前記第２水素濃度ピークよりも前記上面側の第３水素濃度ピークと、前記第１水素濃度ピークよりも前記下面側の第４水素濃度ピークと、を含み、前記第４極大点は、前記第４水素濃度ピークに対応していてよい。前記第１中間点は、前記ヘリウム濃度ピークと同一の深さ位置か、または当該深さ位置から前記下面と当該深さ位置の距離の１０％以内の範囲の深さ位置に配置されていてよい。前記水素含有領域の深さ方向における空孔欠陥濃度分布は、前記第１中間点の前後における前記第１極大点および前記第２極大点の間にのみ分布してよい。全ての前記水素濃度谷部において、前記水素化学濃度がヘリウム化学濃度以上であってよい。
本発明の第２の態様においては、上面および下面を有する半導体基板を備える半導体装置の製造方法であって、前記半導体基板に水素を注入し、第１の熱処理を行って水素含有領域を形成し、前記水素含有領域の少なくとも一部の領域にヘリウムが含まれるように、前記半導体基板にヘリウムを注入し、前記半導体基板に第２の熱処理をし、前記水素含有領域の深さ方向におけるキャリア濃度分布は、キャリア濃度が極大値となる第１極大点と、前記第１極大点よりも前記上面側において前記キャリア濃度が極大値となる点のうち、前記第１極大点の最も近くに配置された第２極大点と、前記第１極大点および前記第２極大点の間に配置され、前記キャリア濃度が極小値となる第１中間点と、前記第２極大点よりも前記上面側において前記キャリア濃度が極小値となるか、または、前記深さ方向において前記キャリア濃度が一定となる点のうち、前記第２極大点の最も近くに配置された第２中間点とを含み、前記ヘリウムの深さ方向におけるヘリウム化学濃度分布のヘリウム濃度ピークの頂点は、前記第１極大点および前記第２極大点の間に配置され、前記第１中間点における前記キャリア濃度は、前記第２中間点における前記キャリア濃度よりも低くなるように、前記半導体基板に前記ヘリウムを注入するか、または前記第２の熱処理をする半導体装置の製造方法を提供する。前記キャリア濃度分布は、前記第１極大点よりも前記下面側において前記キャリア濃度が極小値となるか、または、前記深さ方向において前記キャリア濃度が一定となる点のうち、前記第１極大点の最も近くに配置された第３中間点を含んでよい。前記第１中間点の前記キャリア濃度が、前記第３中間点の前記キャリア濃度よりも低くなるように、前記半導体基板に前記ヘリウムを注入するか、または前記第２の熱処理をしてよい。前記水素含有領域の深さ方向における水素化学濃度分布は１つ以上の水素濃度谷部を有し、少なくとも一つの前記水素濃度谷部が、水素化学濃度が酸素化学濃度の１／１０以上となるように、前記半導体基板に前記水素を注入し、少なくとも一つの前記水素濃度谷部において、前記水素化学濃度がヘリウム化学濃度以上となるように、前記半導体基板に前記水素を注入してよい。前記ヘリウム濃度ピークよりも深い位置に設けられた前記水素濃度谷部において、前記水素化学濃度がヘリウム化学濃度以上となるように、前記半導体基板に前記水素を注入してよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
半導体装置１００の一例を示す断面図である。 図１のＡ－Ａ線における水素化学濃度、ヘリウム化学濃度およびキャリア濃度の分布の参考例を示す図である。 本発明の一つの実施例に係る、水素化学濃度、ヘリウム化学濃度およびキャリア濃度の分布を示す図である。 水素含有領域１０２における水素化学濃度分布と、ヘリウム化学濃度分布の他の例を示す図である。 水素含有領域１０２におけるヘリウム化学濃度分布と、キャリア濃度分布との関係の一例を示す図である。 半導体装置１００の構造例を示す図である。 図６のＢ－Ｂ線の位置における、深さ方向のキャリア濃度分布の一例を示す図である。 半導体装置１００の製造方法における一部の工程を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。また、当該誤差を含めて「略同一」、「略等しい」のように表現する場合がある。
本明細書において化学濃度とは、活性化の状態によらずに測定される不純物の濃度を指す。化学濃度は、例えば二次イオン質量分析法（ＳＩＭＳ）により計測できる。本明細書においてドーピング濃度は、ドナーおよびアクセプタの濃度を指す。ドナーおよびアクセプタの濃度差を、ドナーまたはアクセプタのうちの多い方の正味のドーピング濃度とする場合がある。当該濃度差は、電圧－容量測定法（ＣＶ法）により測定できる。ＣＶ法により測定した濃度をキャリア濃度として用いてもよい。またキャリア濃度は、拡がり抵抗測定法（ＳＲ）によっても測定できる。Ｎ型の領域、または、Ｐ型の領域において、キャリア濃度、ドーピング濃度、または、化学濃度がピークを有する場合、当該ピーク値を当該領域における濃度値としてよい。当該領域において、キャリア濃度、ドーピング濃度、または、化学濃度がほぼ均一な場合等においては、当該領域における濃度の平均値を、当該領域の濃度値としてよい。
本明細書において単に濃度と称した場合、単位体積当たりの濃度（／ｃｍ３）を指す。例えば不純物の化学濃度は、単位体積当たりに含まれる当該不純物の原子数（ａｔｏｍｓ／ｃｍ３）である。
図１は、半導体装置１００の一例を示す断面図である。半導体装置１００は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等のトランジスタ素子、および、還流ダイオード（ＦＷＤ）等のダイオード素子が設けられているが、図１においてはこれらの素子構造の詳細を省略している。
半導体装置１００は半導体基板１０を備える。半導体基板１０は、半導体材料で形成された基板である。一例として半導体基板１０はシリコン基板である。半導体基板１０には、半導体インゴットの製造時に意図的にまたは意図せずに添加された不純物が含まれる。半導体基板１０は、製造時に注入された不純物等によって定まるドーピング濃度を有する。本例の半導体基板１０の導電型はＮ－型である。本明細書では、半導体基板１０におけるドーピング濃度をベースドーピング濃度Ｄｂと称する場合がある。
一例として半導体インゴットがシリコンの場合、ベースドーピング濃度Ｄｂを設定するためのＮ型不純物（ドーパント）はリン、アンチモン、ヒ素等であり、Ｐ型不純物（ドーパント）はホウ素、アルミニウム等である。ベースドーピング濃度Ｄｂは、半導体インゴットのドーパントの化学濃度よりも低くてよい。一例として、ドーパントがリンまたはホウ素の場合、ベースドーピング濃度Ｄｂはドーパントの化学濃度の５０％以上あるいは９０％以上であってよい。他の例として、ドーパントがアンチモンの場合、ベースドーピング濃度Ｄｂはドーパントの化学濃度の５％以上、あるいは１０％以上、あるいは５０％以上であってよい。また、半導体基板１０には、炭素および酸素が含まれてよい。炭素および酸素は、半導体基板１０の全体に分布していてよい。半導体インゴットの製造方法は、一例として磁場印加チョクラルスキー（ＭＣＺ）法であるが、他の方法であってもよい。他の方法として、チョクラルスキー（ＣＺ）法、フロートゾーン（ＦＺ）法であってもよい。
半導体基板１０は、上面２１および下面２３を有する。上面２１および下面２３は、半導体基板１０の２つの主面である。本明細書では、上面２１および下面２３と平行な面における直交軸をＸ軸およびＹ軸、上面２１および下面２３と垂直な軸をＺ軸とする。
半導体基板１０は、水素を含む水素含有領域１０２を有する。本例においては、半導体基板１０の下面２３側から、水素含有領域１０２に水素イオンが注入される。本例において水素イオンはプロトンである。水素イオンは、デュトロン、トリトンであってもよい。水素含有領域１０２は、水素の化学濃度が、他のＮ型不純物およびＰ型不純物のいずれの化学濃度よりも高い領域である。水素含有領域１０２においては、水素の化学濃度が、他のＮ型不純物およびＰ型不純物のうち最も化学濃度の高い不純物の化学濃度の、１００倍以上であってよい。水素含有領域１０２は、水素の化学濃度が、ベースドーピング濃度Ｄｂの１０倍以上の領域であってもよい。水素含有領域１０２は、水素の化学濃度が、ベースドーピング濃度Ｄｂよりも高濃度の領域であってもよい。水素含有領域１０２の少なくとも一部の領域には、ヘリウムが含まれている。ヘリウムは、半導体基板１０のキャリアのライフタイムを調整する調整用不純物として機能してよい。
半導体基板１０の下面２３から注入された水素イオンは、加速エネルギーに応じた深さにまで、半導体基板１０の内部を通過する。水素イオンが通過した領域には、空孔（Ｖ）、複空孔（ＶＶ）等の空孔欠陥が発生する。本明細書では、特に言及がなければ空孔は複空孔も含むものとする。空孔欠陥は、空孔または複空孔に存在する未結合手（ダングリングボンド）を含んでよく、ダングリングボンドの不対電子を含んでもよい。水素イオンを注入した後に半導体基板１０を熱処理することで水素が拡散する。拡散した水素が、空孔（Ｖ）および酸素（Ｏ）と結合することで、ＶＯＨ欠陥が形成される。ＶＯＨ欠陥は、電子を供給するドナーとして機能する。また、拡散した水素自体が活性化して水素ドナーとして機能する。これにより、水素含有領域１０２は、ベースドーピング濃度Ｄｂよりも高濃度のＮ＋型の領域となる。なお、本明細書では特に言及がなければ、用語「ＶＯＨ欠陥」を、水素ドナーあるいは水素イオン注入によって新たに形成されたドナーも含めて用いる。
本例の水素含有領域１０２は、ライフタイム制御領域１０４を有する。ライフタイム制御領域１０４は、キャリアのライフタイムを調整するライフタイムキラーが形成されたことで、キャリアのライフタイムが減少している領域である。ライフタイムキラーは、キャリアの再結合中心であって、結晶欠陥であってよく、空孔、複空孔などの空孔欠陥、これらと半導体基板１０を構成する元素または当該元素以外の不純物との複合欠陥、転位、ヘリウム、ネオン、アルゴンなどの希ガス元素、白金などの金属元素などでよい。本例では、半導体基板１０にヘリウムを注入することで生じた空孔欠陥等が、ライフタイムキラーとして機能する。
本例においては、半導体基板１０の下面２３側からヘリウムを注入してライフタイム制御領域１０４を形成する。本明細書において、半導体基板１０の深さ方向における相対的な位置を深い、浅い等のように表現した場合、下面２３を基準とした深さを示している。つまり、より深い位置に設けられた要素は、下面２３からの距離がより大きく、より浅い位置に設けられた要素は、下面２３からの距離がより小さい。ただし、基準面を明示して深さを表現した場合には、当該基準面からの深さを示している。
半導体基板１０には、ドリフト領域１８が設けられていてよい。ドリフト領域１８は、水素含有領域１０２よりもドーピング濃度の低いＮ－型の領域である。ドリフト領域１８のドーピング濃度は、ベースドーピング濃度Ｄｂと同一であってよい。ドリフト領域１８は、ドーピング濃度がベースドーピング濃度Ｄｂより高い領域を含んでよい。ドリフト領域１８のドーピング濃度分布は、所定の深さ範囲Ｌ０でほぼ一様または平坦であってよい。一様または平坦であるとは、一例として、所定の深さ範囲Ｌ０で、ドーピング濃度の変化が、ベースドーピング濃度Ｄｂの８０％以上１２０％以下の値の範囲を示す分布である。所定の深さ範囲Ｌ０とは、半導体基板１０の厚さＷ０の１０％以内の長さ（すなわちＬ０≦０．１Ｗ０）であってよく、３０％以内の長さ（すなわちＬ０≦０．３Ｗ０）であってよく、５０％以内の長さ（すなわちＬ０≦０．５Ｗ０）であってよく、７０％以内の長さ（すなわちＬ０≦０．７Ｗ０）であってよい。
図２は、図１のＡ－Ａ線における水素化学濃度、ヘリウム化学濃度およびキャリア濃度の分布の参考例を示す図である。Ａ－Ａ線は、深さ方向における水素含有領域１０２の全体と、ドリフト領域１８の一部を含んでいる。図２等の濃度分布を示す図において、縦軸は各濃度を示す対数軸であり、横軸は下面２３からの深さ位置を示す線形軸である。なお各図面における濃度分布は、半導体装置１００の完成時（すなわち、熱処理後）における分布を示している。また、図２における水素化学濃度およびヘリウム化学濃度は、例えばＳＩＭＳ法で計測される濃度である。図２におけるキャリア濃度は、例えばＳＲ法で計測される。
水素含有領域１０２における水素化学濃度分布は、１つ以上の水素濃度ピーク１１５と、１つ以上の水素濃度谷部１１４とを有する。水素化学濃度分布が複数の水素濃度ピーク１１５を有する場合、半導体基板１０には、飛程を変更して複数回水素イオンが注入されてよい。飛程の変更は、イオン注入時における水素イオンの加速エネルギーの変更であってよい。本例の水素化学濃度分布は、半導体基板１０の下面２３側から順番に、水素濃度ピーク１１５－１、水素濃度谷部１１４－１、水素濃度ピーク１１５－２、水素濃度谷部１１４－２、水素濃度ピーク１１５－３、水素濃度谷部１１４－３、水素濃度ピーク１１５－４を有する。ピークとは、濃度分布において極大値となる点を含む山形の部分であってよい。谷部とは、濃度分布において極小値となる点を含む谷形の部分であってよい。
ヘリウム化学濃度分布はヘリウム濃度ピーク１１３を有する。ヘリウム濃度ピーク１１３は、２つの水素濃度ピーク１１５（本例では水素濃度ピーク１１５－２と、水素濃度ピーク１１５－３）との間に配置されてよい。例えば、ヘリウム濃度ピーク１１３が極大値となる深さ位置は、いずれの水素濃度ピーク１１５の半値全幅（ＦＷＨＭ）の範囲にも含まれていない。ヘリウム濃度ピーク１１３の位置を、水素濃度ピーク１１５とは異ならせることで、ヘリウム照射により形成された空孔欠陥を、水素と結合させずに残すことができ、キャリアライフタイムを低減できる。このため、ライフタイム制御領域１０４を容易に形成できる。下面２３側からヘリウムを注入した場合、ヘリウム化学濃度分布の極大値よりも下面２３側のスロープの傾きは、下面２３とは逆側のスロープの傾きよりも小さくなりやすい。
キャリア濃度分布は、１つ以上の水素対応ピーク１１１を有する。水素対応ピーク１１１は、キャリア濃度分布において、水素濃度ピーク１１５と同一の深さに配置されたピークである。なお、水素濃度ピーク１１５の深さ位置と、水素対応ピーク１１１の深さ位置は、厳密に一致していなくてもよい。例えば、水素濃度ピーク１１５の半値全幅の範囲内に、水素対応ピーク１１１が極大値を示す点が含まれていれば、水素濃度ピーク１１５と水素対応ピーク１１１とは同一の深さ位置に配置されているとしてよい。本例のキャリア濃度分布は、半導体基板１０の下面２３側から順番に、水素対応ピーク１１１－１、水素対応ピーク１１１－２、水素対応ピーク１１１－３、水素対応ピーク１１１－４を有する。水素対応ピーク１１１－ｍは、水素濃度ピーク１１５－ｍと同一の深さに配置されている。ｍは１以上の整数である。
上述したように、水素含有領域１０２においては、ＶＯＨ欠陥および水素自体が、ドナーとして機能する。このため、水素含有領域１０２におけるドナー濃度分布およびキャリア濃度分布は、水素濃度分布と相似する。つまり、水素濃度分布を制御することで、水素含有領域１０２におけるドナー濃度分布およびキャリア濃度分布を調整できる。
ライフタイム制御領域１０４にヘリウムを注入した場合、ヘリウムの注入により空孔が生じる。空孔の一部は、水素含有領域１０２に存在する水素および酸素と結合してＶＯＨ欠陥となる。ヘリウムの飛程近傍では、高濃度に空孔が形成されるので、空孔に対して水素および酸素の少なくとも一方が不足する。このため、ＶＯＨ欠陥とならずに残る空孔の割合が高くなる。従って、ライフタイム制御領域１０４におけるキャリア密度は低下する。一方で、ヘリウムの飛程から離れた領域では、空孔の濃度が低くなるので、空孔に対して水素および酸素が不足しない。このため、ＶＯＨ欠陥とならずに残る空孔の割合は低くなる。従って、ヘリウムの飛程から離れた領域では、ヘリウム注入に起因するＶＯＨ欠陥により、ドナー濃度およびキャリア濃度が増大する場合がある。つまり、ライフタイム制御領域１０４以外においても、キャリア濃度分布が水素濃度分布と相似しない場合がある。このため、ドナー濃度分布およびキャリア濃度分布の制御性が低下してしまう。
本例のキャリア濃度分布は、水素対応ピーク１１１－３と、水素対応ピーク１１１－４との間に、ヘリウム対応ピーク１１２を有する。ヘリウム対応ピーク１１２は、ヘリウムの注入に起因するＶＯＨ欠陥のピークである。本例のヘリウム対応ピーク１１２は、ヘリウム濃度ピーク１１３よりも深い位置に配置されている。より具体的には、ヘリウム対応ピーク１１２とヘリウム濃度ピーク１１３との間には、少なくとも一つの水素濃度ピーク１１５が配置されている。
本例では、ヘリウム濃度ピーク１１３よりも浅い領域では、水素化学濃度が比較的に高濃度である。このため当該領域では、水素に起因するドナー濃度が、ヘリウムに起因するドナー濃度よりも十分に高く、キャリア濃度分布と、水素化学濃度との相似性が保たれている。
このように、水素含有領域１０２にヘリウムを注入すると、キャリア濃度分布およびドナー濃度分布においてヘリウム対応ピーク１１２等が生じ、キャリア濃度分布およびドナー濃度分布が水素化学濃度分布と相似しない場合がある。このため、例えば水素含有領域１０２にライフタイム制御領域１０４を形成した場合に、水素含有領域１０２におけるキャリア濃度分布およびドナー濃度分布の制御性が低下してしまう。
図３は、本発明の一つの実施例に係る、水素化学濃度、ヘリウム化学濃度およびキャリア濃度の分布を示す図である。本例の半導体装置１００は、水素含有領域１０２における水素化学濃度が、図２に説明した例よりも高い。水素化学濃度を高くすることで、キャリア濃度分布およびドナー濃度分布と、水素化学濃度分布との相似性を維持できる。このため、キャリア濃度分布およびドナー濃度分布の制御性を高めることができる。なお、図３以降において特に説明しない事項については、図２の例と同様であってよい。
本例では、それぞれの水素濃度谷部１１４において、水素化学濃度が、酸素化学濃度ＤＯの１／１０以上である。それぞれの水素濃度谷部１１４の水素化学濃度は、水素濃度谷部１１４における化学濃度の極小値である。図３では、酸素化学濃度ＤＯは、半導体基板１０の全体において均一である。本例では、複数の水素濃度谷部１１４における水素濃度の極小値のうちの最小値Ｄ２が、０．１×ＤＯ以上である。図３では、水素濃度谷部１１４－３が、最小の極小値Ｄ２を有している。
水素化学濃度、特に少なくとも１つの水素濃度谷部１１４における水素化学濃度を酸素化学濃度ＤＯの１／１０以上とすることで、水素含有領域１０２に存在する酸素が、水素の注入に起因する空孔と結合する割合を高くできる。つまり、水素含有領域１０２に存在する酸素が、ヘリウムの注入に起因する空孔と結合する割合を小さくできる。このため、キャリア濃度分布およびドナー濃度分布と、水素化学濃度分布との相似性を高くして、キャリア濃度分布およびドナー濃度分布の制御性を高めることができる。
ヘリウムの注入は、水素の注入および熱処理工程の後に行うことが好ましい。これにより、水素の注入に起因する空孔と酸素とを結合させた後に、ヘリウムの注入に起因する空孔と酸素とを結合させることができる。それぞれの水素濃度谷部１１４における水素化学濃度は、酸素化学濃度ＤＯの２／１０以上であってよく、１／２以上であってよく、１倍以上であってもよい。あるいは、それぞれの水素濃度谷部１１４における水素化学濃度は、酸素化学濃度ＤＯより高くてよい。
図２に示した参考例では、水素濃度谷部１１４－３において、水素化学濃度Ｄ２が、酸素化学濃度ＤＯの１／１０より小さい。この場合、キャリア濃度分布にヘリウム対応ピーク１１２が生じてしまう。
図３に示した実施例では、ヘリウム濃度ピーク１１３よりも深い位置において、それぞれの水素対応ピーク１１１－３、１１１－４の間におけるキャリア濃度分布は、ヘリウム対応ピーク１１２を有さない。つまり水素対応ピーク１１１－３、１１１－４の間におけるキャリア濃度分布は、極大値を有さない。水素対応ピーク１１１－３、１１１－４の間におけるキャリア濃度分布は、下に凸の形状であってよい。
水素含有領域１０２における酸素化学濃度ＤＯは、１×１０１７／ｃｍ３以上であってよい。水素含有領域１０２における酸素化学濃度ＤＯは、５×１０１７／ｃｍ３以上であってよく、１×１０１８／ｃｍ３以上であってもよい。一方、酸素誘起欠陥を抑えるために、水素含有領域１０２における酸素化学濃度ＤＯは、３×１０１８／ｃｍ３以下であってよい。酸素化学濃度ＤＯが高いほど、図２に示したヘリウム対応ピーク１１２が顕著にあらわれるが、水素化学濃度を酸素化学濃度ＤＯの１／１０以上とすることで、ヘリウム対応ピーク１１２を抑制できる。
また、ヘリウム対応ピーク１１２は、水素含有領域１０２における炭素の化学濃度が高いほど顕著にあらわれることが実験で確認された。ただし炭素の化学濃度が高くても、水素化学濃度を酸素化学濃度ＤＯの１／１０以上とすることで、ヘリウム対応ピーク１１２を抑制できる。水素含有領域１０２における炭素の化学濃度は、１×１０１４／ｃｍ３以上であってよく、５×１０１４／ｃｍ３以上であってよく、１×１０１５／ｃｍ３以上であってもよい。
ＭＣＺ法を用いて製造したＭＣＺ基板は、酸素化学濃度および炭素化学濃度が比較的に高くなる場合がある。この場合でも、水素化学濃度を酸素化学濃度ＤＯの１／１０以上とすることで、ヘリウム対応ピーク１１２を抑制できる。つまり、ＭＣＺ基板の水素含有領域１０２にライフタイム制御領域１０４を形成した場合であっても、水素含有領域１０２におけるキャリア濃度分布およびドナー濃度分布を精度よく制御できる。
それぞれの水素濃度谷部１１４において、水素化学濃度が、炭素化学濃度ＤＣ以上であってよい。水素化学濃度を高くすることで、ヘリウム対応ピーク１１２を抑制できる。それぞれの水素濃度谷部１１４において、水素化学濃度が、炭素化学濃度ＤＣの２倍以上であってよく、５倍以上であってよく、１０倍以上であってもよい。
また、それぞれの水素濃度ピーク１１５における水素化学濃度の極大値は、酸素化学濃度ＤＯの１／２以上であってよい。本例では、複数の水素濃度ピーク１１５における水素濃度の極大値のうちの最小値Ｄ４が、０．５×ＤＯ以上である。図３では、水素濃度ピーク１１５－３が、最小の極大値Ｄ４を有している。水素化学濃度を高めることで、ヘリウム対応ピーク１１２を抑制できる。それぞれの水素濃度ピーク１１５における水素化学濃度の極大値は、ＤＯ以上であってよく、２×ＤＯ以上であってもよい。
また、少なくとも一つの水素濃度谷部１１４において、水素化学濃度が、ヘリウム化学濃度以上であってよい。本例では、ヘリウム濃度ピーク１１３よりも深い位置に設けられた水素濃度谷部１１４－３において、水素化学濃度Ｄ２が、ヘリウム化学濃度Ｄ１以上である。水素化学濃度Ｄ２は、ヘリウム化学濃度Ｄ１の１．５倍以上であってよく、２倍以上であってもよい。水素化学濃度Ｄ２をヘリウム化学濃度Ｄ１よりも高くすることで、ヘリウム対応ピーク１１２を抑制できる。水素含有領域１０２において、水素濃度谷部１１４－３よりも深い位置では、水素化学濃度が、ヘリウム化学濃度以上であってよい。
水素濃度谷部１１４－３の位置ＶＨ３では、水素化学濃度が、ヘリウム化学濃度以上であってよい。水素濃度谷部１１４－３の位置ＶＨ３は、下面２３を基準として、水素対応ピーク１１１－３（または水素化学濃度ピーク１１５－３）よりも深くに配置されている。また、水素対応ピーク１１１－３（または水素化学濃度ピーク１１５－３）は、ヘリウム濃度ピーク１１３よりも深くに配置されている。また、水素濃度谷部１１４－１の位置ＶＨ１では、水素化学濃度が、ヘリウム化学濃度以上であってよい。水素濃度谷部１１４－１の位置ＶＨ１は、下面２３を基準として、水素対応ピーク１１１－２（または水素化学濃度ピーク１１５－２）よりも浅くに配置されている。また、水素対応ピーク１１１－２（または水素化学濃度ピーク１１５－２）は、ヘリウム濃度ピーク１１３よりも浅くに配置されている。
水素含有領域１０２におけるキャリア濃度は、半導体基板１０のベースドーピング濃度Ｄｂより高くてもよい。ただし、ライフタイム制御領域１０４におけるキャリア濃度は、ベースドーピング濃度Ｄｂより高くてよく、ベースドーピング濃度Ｄｂ以下であってもよい。
図４は、水素含有領域１０２における水素化学濃度分布と、ヘリウム化学濃度分布の他の例を示す図である。本例においては、水素化学濃度分布の全ての水素濃度谷部１１４において、水素化学濃度が、ヘリウム化学濃度以上である。全ての水素濃度谷部１１４における水素化学濃度は、ヘリウム化学濃度のピーク値Ｄ３以上であってもよい。これにより、ヘリウム対応ピーク１１２を更に抑制できる。
また、それぞれの水素濃度ピーク１１５の間のピーク間領域の幅をＬとする。図４の例では、水素濃度ピーク１１５－１と１１５－２との間のピーク間領域の幅をＬ１２とし、水素濃度ピーク１１５－２と１１５－３との間のピーク間領域の幅をＬ２３とし、水素濃度ピーク１１５－３と１１５－４との間のピーク間領域の幅をＬ３４とする。
ヘリウム濃度ピーク１１３の半値全幅ＦＷＨＭは、いずれのピーク間領域の幅Ｌよりも大きくてよい。ヘリウム濃度ピーク１１３の半値全幅ＦＷＨＭの範囲には、複数の水素濃度ピーク１１５が含まれてよい。図４の例では、水素濃度ピーク１１５－２、１１５－３が、半値全幅ＦＷＨＭの範囲に含まれている。ヘリウム濃度ピーク１１３の半値全幅ＦＷＨＭは、５μｍ以上であってよく、１０μｍ以上であってもよい。図３の例においても、ヘリウム濃度ピーク１１３の半値全幅ＦＷＨＭは、図４の例と同様であってよい。
また、ヘリウム濃度ピーク１１３が極大値となる深さ位置をＰＨｅとする。水素濃度ピーク１１５－１、１１５－２、１１５－３、１１５－４のそれぞれが極大値となる深さ位置をＰＨ１、ＰＨ２、ＰＨ３、ＰＨ４とする。それぞれの深さ位置は、ヘリウムまたは水素を半導体基板１０に注入するときの飛程に対応する。
水素濃度ピーク１１５のそれぞれの位置ＰＨ１、ＰＨ２、ＰＨ３、ＰＨ４は、半導体基板１０の下面２３から、深さ位置２×ＰＨｅまでの範囲に配置されてよい。水素濃度ピーク１１５を、ヘリウム濃度ピーク１１３の周囲の比較的に狭い範囲に配置することで、水素濃度谷部１１４の水素化学濃度を容易に高くできる。このため、ヘリウム対応ピーク１１２を抑制できる。図３の例においても、水素濃度ピーク１１５およびヘリウム濃度ピーク１１３の位置は、図４の例と同様であってよい。
図５は、水素含有領域１０２におけるヘリウム化学濃度分布と、キャリア濃度分布との関係の一例を示す図である。図５には、空孔欠陥濃度分布のピーク１１９も図示している。空孔欠陥濃度分布は、ヘリウムイオンのイオン注入により生じた空孔欠陥の濃度の分布である。図５において説明する構成は、図３に示した例、および、図４に示した例のいずれに適用してもよい。
キャリア濃度分布は、それぞれの水素対応ピーク１１１の間にキャリア濃度谷部１１６を有する。本例のキャリア濃度分布は、半導体基板１０の下面２３側から順番に、キャリア濃度谷部１１６－１、１１６－２、１１６－３を有する。キャリア濃度谷部１１６は、キャリア濃度が一定の平坦領域を含んでもよい。
それぞれのキャリア濃度谷部１１６のキャリア濃度の極小値をＤ５とする。極小値Ｄ５は、２つの水素対応ピーク１１１に挟まれた範囲における、キャリア濃度の最小値である。
ヘリウム濃度ピーク１１３と同一の深さ位置におけるキャリア濃度谷部１１６－２のキャリア濃度の極小値Ｄ５－２は、キャリア濃度谷部１１６－２の前後におけるキャリア濃度谷部１１６－１、１１６－３のキャリア濃度の極小値Ｄ５－１、Ｄ５－３のいずれよりも低くてよい。これにより、ライフタイム制御領域１０４を形成できる。キャリア濃度谷部１１６－２のキャリア濃度の極小値Ｄ５－２は、半導体基板１０のベースドーピング濃度Ｄｂより高くてよい。
空孔欠陥濃度分布のピーク１１９は、ヘリウム濃度分布のヘリウム濃度ピーク１１３の近傍に位置してよい。本例では、ピーク１１９のピーク位置ＰＶとヘリウム濃度ピーク１１３のピーク位置ＰＨｅは一致している。空孔欠陥濃度分布のピーク１１９は、ヘリウム濃度分布のヘリウム濃度ピーク１１３の分布幅よりも狭く分布する。空孔欠陥濃度分布のピーク１１９は、キャリア濃度の水素対応ピーク１１１‐２と１１１‐３の間に分布してよい。調整用不純物のイオン注入により、半導体基板１０の内部に空孔欠陥が形成される。空孔欠陥の周辺に存在する水素は、空孔欠陥のダングリングボンドを終端する。そのため、形成された空孔欠陥の濃度は減少する。水素化学濃度が高い水素対応ピーク１１１－２および水素対応ピーク１１１－３では、水素化学濃度が高いため、空孔欠陥濃度が特に減少する。これにより、空孔欠陥濃度は水素対応ピーク１１１－２と水素対応ピーク１１１－３の間のみに分布する。空孔欠陥濃度分布のピーク位置ＰＶを挟んだ両側の濃度スロープの傾きは、ヘリウム濃度分布のピーク位置ＰＨｅを挟んだ両側の濃度スロープの傾きよりも大きくてよい。
図６は、半導体装置１００の構造例を示す図である。本例の半導体装置１００は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）として機能する。本例の半導体装置１００は、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極５４を有する。層間絶縁膜３８は、半導体基板１０の上面２１のすくなくとも一部を覆って形成される。層間絶縁膜３８には、コンタクトホール等の貫通孔が形成されている。コンタクトホールにより、半導体基板１０の上面２１が露出する。層間絶縁膜３８は、ＰＳＧ、ＢＰＳＧ等のシリケートガラスであってよく、酸化膜または窒化膜等であってもよい。
エミッタ電極５２は、半導体基板１０および層間絶縁膜３８の上面に形成される。エミッタ電極５２は、コンタクトホールの内部にも形成されており、コンタクトホールにより露出する半導体基板１０の上面２１と接触している。
コレクタ電極５４は、半導体基板１０の下面２３に形成される。コレクタ電極５４は、半導体基板１０の下面２３全体と接触してよい。エミッタ電極５２およびコレクタ電極５４は、アルミニウム等の金属材料で形成される。
本例の半導体基板１０には、Ｎ－型のドリフト領域１８、Ｎ＋型のエミッタ領域１２、Ｐ－型のベース領域１４、Ｎ＋型の蓄積領域１６、Ｎ＋型のバッファ領域２０、および、Ｐ＋型のコレクタ領域２２が設けられている。
エミッタ領域１２は、半導体基板１０の上面２１に接して設けられ、ドリフト領域１８よりもドナー濃度の高い領域である。エミッタ領域１２は、例えばリン等のＮ型不純物を含む。
ベース領域１４は、エミッタ領域１２とドリフト領域１８との間に設けられている。ベース領域１４は、例えばボロン等のＰ型不純物を含む。
蓄積領域１６は、ベース領域１４とドリフト領域１８との間に設けられ、ドリフト領域１８よりもドナー濃度の高い１つ以上のドナー濃度ピークを有する。蓄積領域１６は、リン等のＮ型不純物を含んでよく、水素を含んでいてもよい。
コレクタ領域２２は、半導体基板１０の下面２３に接して設けられている。コレクタ領域２２のアクセプタ濃度は、ベース領域１４のアクセプタ濃度より高くてよい。コレクタ領域２２は、ベース領域１４と同一のＰ型不純物を含んでよく、異なるＰ型不純物を含んでもよい。
バッファ領域２０は、コレクタ領域２２とドリフト領域１８との間に設けられ、ドリフト領域１８よりもドナー濃度の高い１つ以上のドナー濃度ピークを有する。バッファ領域２０は、水素等のＮ型不純物を有する。バッファ領域２０は、ベース領域１４の下面側から広がる空乏層が、コレクタ領域２２に到達することを防ぐフィールドストップ層として機能してよい。
図１から図５において説明した水素含有領域１０２が、バッファ領域２０に含まれている。本例では、水素含有領域１０２が、バッファ領域２０の全体として機能する。本例のバッファ領域２０は、図１から図５において説明したライフタイム制御領域１０４を有している。
本例の半導体装置１００によれば、バッファ領域２０におけるキャリア濃度分布およびドナー濃度分布を精度よく制御できる。このため、半導体装置１００の特性を精度よく制御できる。
ゲートトレンチ部４０は、半導体基板１０の上面２１から、エミッタ領域１２、ベース領域１４および蓄積領域１６を貫通して、ドリフト領域１８に達している。本例の蓄積領域１６は、ゲートトレンチ部４０の下端よりも上側に配置されている。蓄積領域１６は、ベース領域１４の下面全体を覆うように設けられてよい。ドリフト領域１８とベース領域１４との間に、ドリフト領域１８よりも高濃度の蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果、Ｉｎｊｅｃｔｉｏｎ‐Ｅｎｈａｎｃｅｍｅｎｔ ｅｆｆｅｃｔ）を高めて、ＩＧＢＴにおけるオン電圧を低減することができる。
ゲートトレンチ部４０は、半導体基板１０の上面側に形成されたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って形成される。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に形成される。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
ゲート導電部４４は、ゲート絶縁膜４２を挟んでベース領域１４と対向する領域を含む。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面において層間絶縁膜３８により覆われているが、ゲート導電部４４は、他の断面においてゲート電極と接続されている。ゲート導電部４４に所定のゲート電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層に電子の反転層によるチャネルが形成される。
図７は、図６のＢ－Ｂ線の位置における、深さ方向のキャリア濃度分布の一例を示す図である。図７の縦軸は、キャリア濃度を示す対数軸であり、横軸は下面２３からの距離を示す線形軸である。
本例のバッファ領域２０におけるキャリア濃度分布は、深さ方向において異なる位置に設けられた複数の水素対応ピーク１１１を有する。バッファ領域２０におけるキャリア濃度分布を精度よく制御できるので、上面２１側からの空乏層の広がりを精度よく抑制できる。
本例の蓄積領域１６は、複数のピーク２５を有しているが、蓄積領域１６は単一のピーク２５を有していてもよい。ピーク２５は、ドナー濃度のピークである。ピーク２５は、水素を注入することで形成してもよい。この場合、蓄積領域１６に、水素含有領域１０２が含まれてもよい。
図８は、半導体装置１００の製造方法における一部の工程を示す図である。図８においては、水素含有領域１０２を形成する工程を示している。図８に示す工程の前後に、図６に示した各構造を形成する。
Ｓ７０２において、半導体基板１０の下面２３側から水素イオンを注入する。Ｓ７０２においては、飛程を変更して複数回水素イオンを注入してよい。次にＳ７０４において、半導体基板１０をアニールする。これにより、水素ドナーおよびＶＯＨ欠陥を生じさせて、水素含有領域１０２を形成する。
次にＳ７０６において、水素含有領域１０２の少なくとも一部の領域にヘリウムが含まれるように、半導体基板１０の下面２３側からヘリウムを注入する。Ｓ７０２における水素イオンの総ドーズ量は、Ｓ７０６におけるヘリウムの総ドーズ量の５倍以上であってよい。水素イオンのドーズ量を多くすることで、ヘリウム対応ピーク１１２を抑制できる。水素イオンの総ドーズ量は、ヘリウムの総ドーズ量の１０倍以上であってもよい。また、水素イオンの各飛程におけるドーズ量が、ヘリウムの総ドーズ量の５倍以上であってもよい。なお、Ｓ７０２およびＳ７０６におけるドーズ量および飛程は、図１から図７において説明した各濃度分布が形成できるように調整される。
次にＳ７０８において、半導体基板１０をアニールする。Ｓ７０８におけるアニール条件は、Ｓ７０４におけるアニール条件と同一であってよく、異なっていてもよい。Ｓ７０８において半導体基板１０を熱処理することで、水素含有領域１０２にライフタイム制御領域１０４を形成する。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１２・・・エミッタ領域、１４・・・ベース領域、１６・・・蓄積領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２５・・・ピーク、３８・・・層間絶縁膜、４０・・・ゲートトレンチ部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、５２・・・エミッタ電極、５４・・・コレクタ電極、１００・・・半導体装置、1０２・・・水素含有領域、１０４・・・ライフタイム制御領域、１１１・・・水素対応ピーク、１１２・・・ヘリウム対応ピーク、１１３・・・ヘリウム濃度ピーク、１１４・・・水素濃度谷部、１１５・・・水素濃度ピーク、１１６・・・キャリア濃度谷部、１１９・・・ピーク

Claims (22)

  1. 上面および下面を有する半導体基板を備える半導体装置であって、
    前記半導体基板は、水素を含む水素含有領域を有し、
    前記水素含有領域は、ヘリウムを含み、
    前記水素含有領域の深さ方向におけるキャリア濃度分布は、
    キャリア濃度が極大値となる第１極大点と、
    前記第１極大点よりも前記上面側において前記キャリア濃度が極大値となる点のうち、前記第１極大点の最も近くに配置された第２極大点と、
    前記第１極大点および前記第２極大点の間に配置され、前記キャリア濃度が極小値となる第１中間点と、
    前記第２極大点よりも前記上面側において前記キャリア濃度が極小値となるか、または、前記深さ方向において前記キャリア濃度が一定となる点のうち、前記第２極大点の最も近くに配置された第２中間点と
    を含み、
    前記ヘリウムの深さ方向におけるヘリウム化学濃度分布のヘリウム濃度ピークの頂点は、前記第１極大点および前記第２極大点の間に配置され、
    前記第１中間点における前記キャリア濃度は、前記第２中間点における前記キャリア濃度よりも低い
    半導体装置。
  2. 前記キャリア濃度分布は、前記第１極大点よりも前記下面側において前記キャリア濃度が極小値となるか、または、前記深さ方向において前記キャリア濃度が一定となる点のうち、前記第１極大点の最も近くに配置された第３中間点を含み、
    前記第１中間点の前記キャリア濃度は、前記第３中間点の前記キャリア濃度よりも低い
    請求項１に記載の半導体装置。
  3. 前記第１中間点の前記キャリア濃度は、前記半導体基板のベースドーピング濃度より高い
    請求項１または２に記載の半導体装置。
  4. 前記第１中間点の前記キャリア濃度は、前記半導体基板のベースドーピング濃度より低い
    請求項１または２に記載の半導体装置。
  5. 前記キャリア濃度分布は、前記第２極大点よりも前記上面側において前記キャリア濃度が極大値となる点のうち、前記第２極大点の最も近くに配置された第３極大点を含み、
    前記第２中間点は、前記第２極大点と前記第３極大点との間において前記キャリア濃度が極小値を示す点である
    請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記キャリア濃度分布は、前記第１極大点よりも前記下面側において前記キャリア濃度が極大値となる点のうち、前記第１極大点の最も近くに配置された第４極大点を含み、
    前記第３中間点は、前記第１極大点と前記第４極大点との間において前記キャリア濃度が極小値を示す点である
    請求項２に記載の半導体装置。
  7. 前記水素含有領域の深さ方向における水素化学濃度分布は１つ以上の水素濃度谷部を有し、それぞれの前記水素濃度谷部において、水素化学濃度が酸素化学濃度の１／１０以上であり、
    少なくとも一つの前記水素濃度谷部において、前記水素化学濃度がヘリウム化学濃度以上である
    請求項１から６のいずれか一項に記載の半導体装置。
  8. それぞれの前記水素濃度谷部において、前記水素化学濃度が炭素化学濃度以上である
    請求項７に記載の半導体装置。
  9. 前記水素含有領域の前記深さ方向における前記水素化学濃度分布は１つ以上の水素濃度ピークを有し、
    前記水素濃度ピークにおいて、前記水素化学濃度が前記酸素化学濃度の１／２以上である
    請求項７または８に記載の半導体装置。
  10. 前記ヘリウム濃度ピークよりも深い位置に設けられた前記水素濃度谷部において、前記水素化学濃度がヘリウム化学濃度以上である
    請求項７から９のいずれか一項に記載の半導体装置。
  11. １つ以上の前記水素濃度ピークとして、第１水素濃度ピークと、前記第１水素濃度ピークよりも前記上面側で前記第１水素濃度ピークと隣り合う第２水素濃度ピークと、前記第２水素濃度ピークよりも前記上面側の第３水素濃度ピークと、前記第１水素濃度ピークよりも前記下面側の第４水素濃度ピークと、を含み、
    前記ヘリウム化学濃度分布の前記ヘリウム濃度ピークの半値全幅が、それぞれの前記水素濃度ピークの間隔よりも大きい
    請求項９に記載の半導体装置。
  12. 前記第１極大点は、前記第１水素濃度ピークに対応し、
    前記第２極大点は、前記第２水素濃度ピークに対応している
    請求項１１に記載の半導体装置。
  13. 前記水素含有領域の前記深さ方向における水素化学濃度分布は、第１水素濃度ピークと、前記第１水素濃度ピークよりも前記上面側で前記第１水素濃度ピークと隣り合う第２水素濃度ピークと、前記第２水素濃度ピークよりも前記上面側の第３水素濃度ピークと、前記第１水素濃度ピークよりも前記下面側の第４水素濃度ピークと、を含み、
    前記第３極大点は、前記第３水素濃度ピークに対応している
    請求項５に記載の半導体装置。
  14. 前記キャリア濃度分布は、前記ヘリウム濃度ピークよりも前記上面側において、前記第２水素濃度ピークおよび前記第３水素濃度ピークと同一の深さ位置か、または当該深さ位置から前記半導体基板の前記下面と当該深さ位置の距離の１０％以内の範囲の深さ位置に、前記第２極大点および前記第３極大点が配置されていて、
    前記ヘリウム濃度ピークよりも前記上面側において、前記第２極大点および前記第３極大点の間における前記キャリア濃度分布は、ピークを有さない
    請求項１３に記載の半導体装置。
  15. 前記水素含有領域の前記深さ方向における水素化学濃度分布は、第１水素濃度ピークと、前記第１水素濃度ピークよりも前記上面側で前記第１水素濃度ピークと隣り合う第２水素濃度ピークと、前記第２水素濃度ピークよりも前記上面側の第３水素濃度ピークと、前記第１水素濃度ピークよりも前記下面側の第４水素濃度ピークと、を含み、
    前記第４極大点は、前記第４水素濃度ピークに対応している
    請求項６に記載の半導体装置。
  16. 前記第１中間点は、前記ヘリウム濃度ピークと同一の深さ位置か、または当該深さ位置から前記下面と当該深さ位置の距離の１０％以内の範囲の深さ位置に配置されている
    請求項１４に記載の半導体装置。
  17. 前記水素含有領域の深さ方向における空孔欠陥濃度分布は、前記第１中間点の前後における前記第１極大点および前記第２極大点の間にのみ分布する
    請求項１６に記載の半導体装置。
  18. 全ての前記水素濃度谷部において、前記水素化学濃度がヘリウム化学濃度以上である
    請求項７から１２のいずれか一項に記載の半導体装置。
  19. 上面および下面を有する半導体基板を備える半導体装置の製造方法であって、
    前記半導体基板に水素を注入し、第１の熱処理を行って水素含有領域を形成し、
    前記水素含有領域の少なくとも一部の領域にヘリウムが含まれるように、前記半導体基板にヘリウムを注入し、
    前記半導体基板に第２の熱処理をし、
    前記水素含有領域の深さ方向におけるキャリア濃度分布は、
    キャリア濃度が極大値となる第１極大点と、
    前記第１極大点よりも前記上面側において前記キャリア濃度が極大値となる点のうち、前記第１極大点の最も近くに配置された第２極大点と、
    前記第１極大点および前記第２極大点の間に配置され、前記キャリア濃度が極小値となる第１中間点と、
    前記第２極大点よりも前記上面側において前記キャリア濃度が極小値となるか、または、前記深さ方向において前記キャリア濃度が一定となる点のうち、前記第２極大点の最も近くに配置された第２中間点と
    を含み、
    前記ヘリウムの深さ方向におけるヘリウム化学濃度分布のヘリウム濃度ピークの頂点は、前記第１極大点および前記第２極大点の間に配置され、
    前記第２の熱処理の後において、前記第１中間点における前記キャリア濃度は、前記第２中間点における前記キャリア濃度よりも低い
    半導体装置の製造方法。
  20. 前記キャリア濃度分布は、前記第１極大点よりも前記下面側において前記キャリア濃度が極小値となるか、または、前記深さ方向において前記キャリア濃度が一定となる点のうち、前記第１極大点の最も近くに配置された第３中間点を含み、
    前記第２の熱処理の後において、前記第１中間点の前記キャリア濃度が、前記第３中間点の前記キャリア濃度よりも低い
    請求項１９に記載の半導体装置の製造方法。
  21. 前記水素含有領域の深さ方向における水素化学濃度分布は１つ以上の水素濃度谷部を有し、少なくとも一つの前記水素濃度谷部が、水素化学濃度が酸素化学濃度の１／１０以上となるように、前記半導体基板に前記水素を注入し、
    少なくとも一つの前記水素濃度谷部において、前記水素化学濃度がヘリウム化学濃度以上となるように、前記半導体基板に前記水素を注入する
    請求項１９または２０に記載の半導体装置の製造方法。
  22. 前記ヘリウム濃度ピークよりも深い位置に設けられた前記水素濃度谷部において、前記水素化学濃度がヘリウム化学濃度以上となるように、前記半導体基板に前記水素を注入する
    請求項２１に記載の半導体装置の製造方法。
JP2022079956A 2018-11-16 2022-05-16 半導体装置および製造方法 Active JP7400874B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018215548 2018-11-16
JP2018215548 2018-11-16
JP2020556179A JP7078133B2 (ja) 2018-11-16 2019-11-14 半導体装置および製造方法
PCT/JP2019/044759 WO2020100997A1 (ja) 2018-11-16 2019-11-14 半導体装置および製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020556179A Division JP7078133B2 (ja) 2018-11-16 2019-11-14 半導体装置および製造方法

Publications (2)

Publication Number Publication Date
JP2022097741A JP2022097741A (ja) 2022-06-30
JP7400874B2 true JP7400874B2 (ja) 2023-12-19

Family

ID=70731408

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020556179A Active JP7078133B2 (ja) 2018-11-16 2019-11-14 半導体装置および製造方法
JP2022079956A Active JP7400874B2 (ja) 2018-11-16 2022-05-16 半導体装置および製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020556179A Active JP7078133B2 (ja) 2018-11-16 2019-11-14 半導体装置および製造方法

Country Status (5)

Country Link
US (3) US11373869B2 (ja)
JP (2) JP7078133B2 (ja)
CN (1) CN112055887A (ja)
DE (1) DE112019001738T5 (ja)
WO (1) WO2020100997A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018030444A1 (ja) * 2016-08-12 2018-02-15 富士電機株式会社 半導体装置および半導体装置の製造方法
US11101378B2 (en) 2019-04-09 2021-08-24 Raytheon Company Semiconductor structure having both enhancement mode group III-N high electron mobility transistors and depletion mode group III-N high electron mobility transistors
DE102020110072A1 (de) * 2020-04-09 2021-10-14 Infineon Technologies Ag Vertikale leistungs-halbleitervorrichtung und herstellungsverfahren
US11362190B2 (en) 2020-05-22 2022-06-14 Raytheon Company Depletion mode high electron mobility field effect transistor (HEMT) semiconductor device having beryllium doped Schottky contact layers
CN114902426A (zh) 2020-07-15 2022-08-12 富士电机株式会社 半导体装置
JPWO2022107728A1 (ja) * 2020-11-17 2022-05-27
JP7424512B2 (ja) 2020-11-17 2024-01-30 富士電機株式会社 半導体装置
WO2022107368A1 (ja) * 2020-11-17 2022-05-27 富士電機株式会社 半導体装置の製造方法および半導体装置
CN112713152B (zh) * 2021-02-07 2023-07-11 长江存储科技有限责任公司 一种三维存储器的制作方法及三维存储器
WO2023233802A1 (ja) * 2022-05-30 2023-12-07 富士電機株式会社 半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266233A (ja) 2006-03-28 2007-10-11 Toyota Central Res & Dev Lab Inc 電力用半導体装置及びその製造方法
WO2013089256A1 (ja) 2011-12-15 2013-06-20 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2016204227A1 (ja) 2015-06-17 2016-12-22 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2017047276A1 (ja) 2015-09-16 2017-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2017047285A1 (ja) 2015-09-16 2017-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2017146148A1 (ja) 2016-02-23 2017-08-31 富士電機株式会社 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7485920B2 (en) * 2000-06-14 2009-02-03 International Rectifier Corporation Process to create buried heavy metal at selected depth
JP2002208596A (ja) * 2001-01-09 2002-07-26 Toshiba Ceramics Co Ltd シリコン単結晶ウエハ
JP2004265968A (ja) * 2003-02-28 2004-09-24 Semiconductor Energy Lab Co Ltd 結晶性半導体膜の作製方法及び薄膜トランジスタの作製方法
JP4219838B2 (ja) * 2004-03-24 2009-02-04 シャープ株式会社 半導体基板の製造方法、並びに半導体装置の製造方法
US7381651B2 (en) 2006-03-22 2008-06-03 Axcelis Technologies, Inc. Processes for monitoring the levels of oxygen and/or nitrogen species in a substantially oxygen and nitrogen-free plasma ashing process
DE102011113549B4 (de) 2011-09-15 2019-10-17 Infineon Technologies Ag Ein Halbleiterbauelement mit einer Feldstoppzone in einem Halbleiterkörper und ein Verfahren zur Herstellung einer Feldstoppzone in einem Halbleiterkörper
US9627517B2 (en) 2013-02-07 2017-04-18 Infineon Technologies Ag Bipolar semiconductor switch and a manufacturing method therefor
JP6225649B2 (ja) 2013-11-12 2017-11-08 株式会社デンソー 絶縁ゲートバイポーラトランジスタおよびその製造方法
US9312135B2 (en) 2014-03-19 2016-04-12 Infineon Technologies Ag Method of manufacturing semiconductor devices including generating and annealing radiation-induced crystal defects
US9887125B2 (en) 2014-06-06 2018-02-06 Infineon Technologies Ag Method of manufacturing a semiconductor device comprising field stop zone
JP6319453B2 (ja) 2014-10-03 2018-05-09 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102014116666B4 (de) 2014-11-14 2022-04-21 Infineon Technologies Ag Ein Verfahren zum Bilden eines Halbleiterbauelements
DE102014117538A1 (de) 2014-11-28 2016-06-02 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung von Implantation leichter Ionen und Halbleitervorrichtung
DE102015107085A1 (de) 2015-05-06 2016-11-10 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen und Sauerstoffkorrelierte thermische Donatoren enthaltende Halbleitervorrichtung
CN107112370B (zh) 2015-06-30 2020-08-28 富士电机株式会社 半导体装置及其制造方法
DE102016120771B3 (de) 2016-10-31 2018-03-08 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen und Halbleitervorrichtung, die wasserstoff-korrelierte Donatoren enthält

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266233A (ja) 2006-03-28 2007-10-11 Toyota Central Res & Dev Lab Inc 電力用半導体装置及びその製造方法
WO2013089256A1 (ja) 2011-12-15 2013-06-20 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2016204227A1 (ja) 2015-06-17 2016-12-22 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2017047276A1 (ja) 2015-09-16 2017-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2017047285A1 (ja) 2015-09-16 2017-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2017146148A1 (ja) 2016-02-23 2017-08-31 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20210050215A1 (en) 2021-02-18
JP7078133B2 (ja) 2022-05-31
CN112055887A (zh) 2020-12-08
US20220319852A1 (en) 2022-10-06
JP2022097741A (ja) 2022-06-30
US11854782B2 (en) 2023-12-26
JPWO2020100997A1 (ja) 2021-05-13
US11373869B2 (en) 2022-06-28
US20240096629A1 (en) 2024-03-21
WO2020100997A1 (ja) 2020-05-22
DE112019001738T5 (de) 2020-12-17

Similar Documents

Publication Publication Date Title
JP7400874B2 (ja) 半導体装置および製造方法
JP7487753B2 (ja) 半導体装置および製造方法
JP7351380B2 (ja) 半導体装置
US11972950B2 (en) Semiconductor device and method for manufacturing
JP7188539B2 (ja) 半導体装置
JP7476996B2 (ja) 半導体装置
CN113454789A (zh) 半导体装置
US20230197772A1 (en) Semiconductor device
WO2021166980A1 (ja) 半導体装置
CN114467182A (zh) 半导体装置及半导体装置的制造方法
US20220085166A1 (en) Semiconductor apparatus and manufacturing method of semiconductor apparatus
WO2022265061A1 (ja) 半導体装置および半導体装置の製造方法
US20220328313A1 (en) Semiconductor device and manufacturing method
JP2024071302A (ja) 半導体装置の製造方法および半導体装置
CN115516642A (zh) 半导体装置及半导体装置的制造方法
CN114467180A (zh) 半导体装置以及半导体装置的制造方法
CN118039477A (zh) 半导体装置的制造方法和半导体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220603

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231120

R150 Certificate of patent or registration of utility model

Ref document number: 7400874

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150