JP2004265968A - 結晶性半導体膜の作製方法及び薄膜トランジスタの作製方法 - Google Patents
結晶性半導体膜の作製方法及び薄膜トランジスタの作製方法 Download PDFInfo
- Publication number
- JP2004265968A JP2004265968A JP2003052530A JP2003052530A JP2004265968A JP 2004265968 A JP2004265968 A JP 2004265968A JP 2003052530 A JP2003052530 A JP 2003052530A JP 2003052530 A JP2003052530 A JP 2003052530A JP 2004265968 A JP2004265968 A JP 2004265968A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor film
- crystalline semiconductor
- film
- manufacturing
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【解決手段】本発明は、非晶質半導体膜に金属元素を導入し、前記非晶質半導体膜を加熱し、レーザ光を照射し、結晶性半導体膜を形成する結晶性半導体膜の作製方法において、前記レーザ光を照射する際の照射条件を、前記結晶性半導体膜の表面粗さに基づく管理基準により管理し、前記結晶性半導体膜に形成される凹凸の最大高低差が40nm以上300nm以下であるように前記結晶性半導体膜を形成することを特徴とする。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は結晶性半導体膜の作製方法及び結晶性半導体膜を有する薄膜トランジスタの作製方法に関する。
【0002】
【従来の技術】
近年、トランジスタは、多種多様広く用いられている。特に半導体層(少なくともチャネル形成領域、ソース領域およびドレイン領域を含む)に結晶性半導体膜を用いる薄膜トランジスタ(Thin Film Transistor:TFT)や、薄膜トランジスタを組み合わせて回路を形成しこれを内蔵して駆動回路として用いるアクティブマトリクス型表示装置が広く用いられるようになっている。
【0003】
結晶性半導体膜は非晶質半導体膜と比較し、非常に高い移動度を持つ。よって、結晶性珪素膜(結晶性シリコン膜)を用いた薄膜トランジスタは高い電流駆動能力を持ち、ますます高精細化の求められる表示装置や駆動回路の集積化にも適していると考えられ、より結晶性のよい半導体膜を得るための技術開発が進められている。また半導体膜として珪素膜がよく用いられている。
【0004】
非晶質半導体膜に金属元素を導入して加熱処理する結晶化方法がある(例えば、特許文献1参照。)。ここで、前記方法を簡単に説明する。まず、非晶質半導体膜にニッケルまたは、パラジウム、または鉛等の金属元素を微量に導入する。導入の方法は、プラズマ処理法や蒸着法、イオン注入法、スパッタ法、溶液塗布法等を利用する。前記導入の後、例えば550℃の窒素雰囲気で4時間加熱処理を行い、結晶性半導体膜を形成する。その後、結晶性半導体膜にレーザ光(例えばエキシマレーザ)を照射し再結晶化する。このレーザアニールによって未結晶化部分の結晶化などの結晶性の改善や、積層欠陥などの膜中の欠陥の減少が行える。また、加熱温度をガラス基板が耐え得る600℃以下とすることができ、基板の大面積化をすることができる。
【0005】
【特許文献1】
特開平7−307286号公報
【0006】
【発明が解決しようとする課題】
しかし、薄膜トランジスタの工場での生産工程において、同工程で作製した薄膜トランジスタでも特性にばらつきが存在する。薄膜トランジスタ作製後の特性評価で特性のばらつきや不良が、はじめて判明する評価方法であると、不良原因に対する対処が遅れ、特性の不良な薄膜トランジスタを大量に作製してしまう。これは時間の面でも、コストの面でもおおいに無駄なことである。よって、良質な特性を持つ薄膜トランジスタを歩留まりよく作製するためには、作製工程においてその特性を評価し、その情報を作製工程にフィードバックし、作製条件を最適化する必要がある。
【0007】
薄膜トランジスタの特性は、その結晶性半導体膜の結晶状態に大きく影響を受ける。よって薄膜トランジスタの特性の良否も、その結晶性半導体膜の結晶性の良否に大きく左右されるため、薄膜トランジスタの半導体膜が良好な結晶性を有するように、最適な作製条件を管理することが重要となる。
【0008】
結晶性半導体膜の結晶性を知るためには、その評価が必要となる。結晶性半導体膜の評価方法としては、そのセコエッチング後の表面状態を走査電子顕微鏡(Scanning Electron Microscope:SEM)観察などで2次元的に評価する方法がある。しかし、破壊検査であり、人間の目における官能検査であるため、正確で一定の評価が難しいという問題がある。
【0009】
このような不正確な評価で判断された情報が、作製工程にフィードバックされるのでは、その作製条件も的確に管理できず、均一で良質な結晶性半導体膜は作製できない。
【0010】
そこで本発明では、薄膜トランジスタの作製工程において、簡便かつ非破壊で正確に作製条件を管理し、薄膜トランジスタの特性がばらつきなく、必要とする特性が得られるように、良質な結晶性半導体膜及びそれを有する薄膜トランジスタを作製する方法を提供することを課題とする。
【0011】
【課題を解決するための手段】
本発明は、薄膜トランジスタの生産工程において、簡便かつ非破壊で正確に作製条件を管理し、均一で良質な結晶性半導体膜及び薄膜トランジスタを作製する。本発明により良好な特性を持つ薄膜トランジスタを歩留まり良く量産することができる。
【0012】
本発明は、非晶質半導体膜に金属元素を導入し、前記非晶質半導体膜を加熱し、レーザ光を照射し、結晶性半導体膜を形成する結晶性半導体膜の作製方法において、前記レーザ光を照射する際の照射条件を、前記結晶性半導体膜の表面粗さに基づく管理基準により管理し、結晶性の良い結晶性半導体膜を形成することを特徴とする。またその結晶性半導体膜を用いて良好な特性を有する薄膜トランジスタを作製することを特徴とする。
【0013】
本発明は、結晶性半導体膜の表面の粗さに基づいて、半導体膜の結晶状態、つまり結晶粒の平面形態を判断することを特徴とする。具体的には、正確な1次元的な測定によって、2次的な評価及び判断が導き出せる。
【0014】
加熱により結晶化した結晶性半導体膜にレーザ光で再結晶化を行う場合、結晶性半導体膜の同一箇所に打つレーザショットの数(以下、レーザショット数と言う)やエネルギーの高さなどの光強度によって、結晶粒形や結晶粒径が変化する。
【0015】
また、加熱により結晶化した結晶性半導体膜にレーザ光で再結晶化を行う場合、結晶性半導体膜の同一箇所に打つレーザショットの数(以下、レーザショット数と言う)やエネルギーの高さによって、結晶性半導体膜にリッジ(凹凸)が形成されてしまう。即ち、半導体膜にレーザ光を照射すると、半導体膜は瞬間的に溶解されて、局所的に膨張し、この膨張によって生じる内部応力を緩和するために、得られる結晶性半導体膜の結晶粒界は隆起し、リッジ(凹凸)が形成される。レーザ光のショット数を増やしたりエネルギーを高くすると、このリッジは高くなる。
【0016】
このようにリッジが高くなり、表面の凹凸が大きくはげしくなると、表面があれて粗くなってしまう。この表面粗さを表すものとして半導体膜に形成される凹凸の最大高低差(Peak−Valley値(P―V値):山谷値)、平均面粗さRa値、二乗平均面粗さRms値がある。表面が粗くなってしまうと、半導体膜表面の凹凸の最大高低差P―V値も平均面粗さRa値も二乗平均面粗さRms値も大きくなる。
【0017】
後で詳述するが、本出願人は前述の結晶性半導体膜の表面粗さと、結晶粒の平面状態には相関関係があることを導き出した。従って、本発明によって、結晶性半導体膜の表面の粗さに基づいて、結晶粒の平面状態を判断することが出来る。結晶性半導体膜の表面粗さは、比較的簡便で、かつ非破壊で正確に評価、測定が可能なので、これに基づいて作製条件を管理する管理基準を決定する。よって、作製工程で結晶性半導体膜の結晶状態が不良となった場合、その情報がフィードバックでき、直ちに管理基準に基づいて作製条件が選択される。従って、本発明により常に均一な特性を有する結晶性半導体膜及びそれを用いた薄膜トランジスタを歩留まり良く作製することができる。
【0018】
また、官能的であった表面観察と比較し、一定の基準で正確に判断できるため、薄膜トランジスタの特性ばらつきも大きく減少する。さらに、薄膜トランジスタ完成時ではなく、結晶性半導体膜の作製時に特性が評価されるため、評価情報が早く作製工程へフィードバックされ、適切な作製条件の管理が行われるので、無駄な工程を行い時間やコストをかけてしまう恐れも軽減される。
【0019】
以下に本発明における結晶性半導体膜の表面の粗さに基づく管理基準を、詳細に説明する。
【0020】
前述の通り、表面の粗さを表すパラメータとして半導体膜に形成される凹凸の最大高低差P―V値、平均面粗さRa値、二乗平均面粗さRms値があげられる。よって、本発明では、結晶性半導体膜の表面の粗さに基づく管理基準として、これら3つのパラメータのうち1つ以上を用いる。そして3つのパラメータにはそれぞれ以下の判断基準を設ける。
【0021】
結晶性の良否を判断する基準1として、
1)結晶性半導体膜に形成される凹凸の最大高低差P−V値が、40nm以上300nm以下である、またより望ましくは50nm以上150nm以下であることがあげられる。
【0022】
結晶性の良否を判断する基準2として、
2)結晶性半導体膜表面の平均面粗さRa値が1nm以上20nm以下であることがあげられる。なお、ここでいう平均面粗さとは、JIS B0601で定義されている中心線平均粗さを面に対して適用できるよう三次元に拡張したものである。
【0023】
結晶性の良否を判断する基準3として、
3)結晶性半導体膜表面の二乗平均面粗さRms値が1nm以上20nm以下である
ことがあげられる。なお、ここでいう、二乗平均面粗さとは、表面の凹凸の2乗平均の平方根である。本明細書中におけるP−V値、Ra値、Rms値は、すべて半導体膜表面の任意の10μm×10μmを測定範囲とするが、本発明はこれに限定されない。測定範囲は、10μm×10μmより狭くても広くてもよい。測定領域のP−V値、Ra値、Rms値の測定は、原子間力顕微鏡(AFM:Atomic Force Microscope)など半導体膜表面の凹凸の最大高低差、平均面粗さ、または二乗平均面粗さを測定できる手段なら何を用いてもよい。
【0024】
基準1、基準2または基準3を1つ以上満たす結晶性半導体膜ならば、相関関係にあるその表面の結晶粒の平面形態も良好であると判断することができ、キャリアをトラップする捕獲中心が少なくキャリアに対する障壁が低いためにキャリアの電流輸送特性を向上させ、高いキャリア移動度が実現し、薄膜トランジスタの特性を良好にすることが可能となる。
【0025】
しかし、上述の管理基準に結晶性半導体膜が該当しない場合(特性の良否が「否」の場合)、半導体膜の結晶状態に大きく影響を与えるレーザ照射工程にその情報をフィードバックして、基準を満たすような結晶性半導体膜を作製できるように、レーザ照射方法を管理する。具体的にはレーザ光のレーザショット数やエネルギー強度などレーザ光照射時の光強度を制御する。そして基準を満たす「良」の状態になるような半導体膜のレーザ照射を行い、その結晶性半導体膜を用いた薄膜トランジスタを作製する。このように本発明を用いると、薄膜トランジスタ作製時に、レーザ照射条件を最適に管理することができ、歩留まり良く良質な薄膜トランジスタを作製することが出来る。
【0026】
本発明により、従来の装置依存性や経験則に基づいて発生していた薄膜トランジスタの特性不良を、非破壊で簡便な方法によって減らし、歩留まりを向上することができる。さらに個々の装置の性能や工場の環境等による生産工程の条件の差異にかかわらず、いち早く最適な結晶化の条件出しができ、良質な結晶性半導体膜、及び必要な特性を有する良質な薄膜トランジスタを作製することができる。
【0027】
【発明の実施の形態】
[実施の形態]
本実施の形態では、本発明を図1を用いて詳細に説明する。図1は、本発明を表すフローチャートである。
【0028】
まず、図1に示すように、非晶質半導体膜に結晶化を助長する金属元素を導入し、加熱アニールを行った後、レーザ照射を行い、結晶性半導体膜を形成する。
【0029】
基板上に形成した非晶質珪素膜の表面に珪素の結晶化を助長、促進する金属元素を導入する。また、当該金属元素を非晶質珪素膜の裏面に導入する態様も採られ、その表裏両面に導入することもできる。この珪素の結晶化を助長する金属元素としては鉄(Fe)、ニッケル(Ni)、コバルト(Co)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスニウム(Os)、イリジウム(Ir)、白金(Pt)、銅(Cu)及び金(Au)から選ばれた一種又は複数種類の金属元素が用いられる。これら金属元素については、本明細書に記載する何れの発明においても珪素の結晶化を助長する元素として使用される金属元素であるが、本明細書中では例としてニッケル(Ni)を用いる。
【0030】
また、半導体膜が形成されている基板として、ガラス基板、石英基板、プラスチック基板、金属基板、可撓性基板などを用いることができる。前記ガラス基板として、バリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板が挙げられる。また、可撓性基板とは、PET、PES、PEN、アクリルなどからなるフィルム状の基板のことであり、可撓性基板を用いて半導体装置を作製すれば、軽量化が見込まれる。可撓性基板の表面、または表面および裏面にアルミ膜(AlON、AlN、AlOなど)、炭素膜(DLC(ダイヤモンドライクカーボン)など)、SiNなどのバリア層を単層または多層にして形成すれば、耐久性などが向上するので望ましい。
【0031】
また、非晶質珪素膜への、それら金属元素の導入の仕方としては、当該金属元素を非晶質珪素膜の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、CVD法、プラズマ処理法(プラズマCVD法も含む)、吸着法、金属塩の溶液を塗布する方法を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整が容易であるという点で有用である。
【0032】
このように金属元素を導入し加熱により結晶化した結晶性半導体膜に、レーザ光で再度結晶化を行う場合、レーザショット数を増やすとリッジが高くなり、半導体膜に形成される凹凸の最大高低差P―V値、表面の平均面粗さRa値、及び二乗平均面粗さRms値が大きくなることは上述した。しかしそれだけではなく、レーザショット数を増やすと半導体膜の結晶粒形も変化する。つまり、レーザショット数と、半導体膜に形成される凹凸の最大高低差と、結晶粒形とには相関があることになる。
【0033】
リッジが高くなってしまうレーザショット数では、半導体膜の結晶粒形は四角形や五角形や六角形といった多角形が多く、その各々の内角は180度以下である。また、金属元素を導入せず加熱結晶化した半導体膜も、その結晶粒形は同様に四角形や五角形や六角形といった多角形が多く、その各々の内角は90度以上180度以下である。
【0034】
一方、リッジがまだ低いレーザショット数やエネルギーでは、半導体膜の結晶粒形は不定形であり、結晶粒界は曲率を有しうねっている。つまり、結晶粒形中に内角が180度以上のもの、または、結晶粒界の曲率半径が400nm以下であるもの、または、結晶粒形の短軸と長軸の比が1:2以上であるもの、または、数個の結晶粒がつながっており、結晶粒界が不明瞭なものが存在している。こういった結晶粒形の特徴は、金属元素を導入して加熱し結晶化した半導体膜の結晶形態を反映したものである。そのことは金属を導入せず加熱結晶化した半導体膜ではその特徴が見られないことからも分かる。結晶粒形の内角が180度以上のものは、亜粒界で接していた結晶粒同士がレーザ照射によって一つに融合されたものと考えられる。
【0035】
金属元素を導入し加熱結晶化した半導体膜であっても、レーザショット数が増えると結晶粒径が、金属元素を導入せず加熱結晶化したものと近くなるのは、レーザ照射の影響が大きくなり、先の結晶化を助長する金属元素を導入し加熱結晶化で得た結晶性半導体膜の結晶粒形を引き継がなくなる為である。
【0036】
結晶性半導体膜の表面の粗さと、結晶粒の平面状態には相関関係がある。本発明では結晶性半導体膜の表面の粗さを判断することにより、結晶粒の平面状態も判断することができる。
【0037】
前述の通り、表面の粗さを表すパラメータとして半導体膜に形成される凹凸の最大高低差P―V値、平均面粗さRa値、二乗平均面粗さRms値があげられる。よって、本発明では、結晶性半導体膜の表面の粗さに基づく管理基準として、これら3つのパラメータのうち1つ以上を用いる。そして3つのパラメータにはそれぞれ以下の判断基準を設ける。
【0038】
結晶性の良否を判断する基準1として、
1)結晶性半導体膜に形成される凹凸の最大高低差P−V値が、40nm以上300nm以下である、またより望ましくは50nm以上150nm以下であることがあげられる。
【0039】
結晶性の良否を判断する基準2として、
2)結晶性半導体膜表面の平均面粗さRa値が1nm以上20nm以下であることがあげられる。なお、ここでいう平均面粗さとは、JIS B0601で定義されている中心線平均粗さを面に対して適用できるよう三次元に拡張したものである。
【0040】
結晶性の良否を判断する基準3として、
3)結晶性半導体膜表面の二乗平均面粗さRms値が1nm以上20nm以下である
ことがあげられる。なお、ここでいう、二乗平均面粗さとは、表面の凹凸の2乗平均の平方根である。本明細書中におけるP−V値、Ra値、Rms値は、すべて半導体膜表面の任意の10μm×10μmを測定範囲とするが、本発明はこれに限定されない。測定範囲は、10μm×10μmより狭くても広くてもよい。測定領域のP−V値、Ra値、Rms値の測定は、原子間力顕微鏡(AFM:Atomic Force Microscope)など半導体膜表面の凹凸の最大高低差、平均面粗さ、または二乗平均面粗さを測定できる手段なら何を用いてもよい。
【0041】
基準1、基準2または基準3を1つ以上満たす結晶性半導体膜ならば、相関関係にあるその表面の結晶粒の平面形態も良好であると判断することができるため、図1に示すように、作製工程に情報をフィードバックすることなく、次の薄膜トランジスタ作製工程に進む。キャリアをトラップする捕獲中心が少なくキャリアに対する障壁も低い、良好な結晶性半導体膜であるため、高いキャリア移動度を有する薄膜トランジスタを作製することが可能となる。
【0042】
しかし、上述の管理基準に結晶性半導体膜が該当しない場合(特性の良否が「否」の場合)、図1で示すように半導体膜の結晶状態に大きく影響を与えるレーザ照射工程にその情報をフィードバックして、基準を満たすような結晶性半導体膜を作製できるように、レーザ照射方法を管理する。具体的にはレーザ光のレーザショット数やエネルギー強度などレーザ光照射時の光強度を制御する。そして基準を満たす「良」の状態になるような半導体膜のレーザ照射を行い、その結晶性半導体膜を用いた薄膜トランジスタを作製する。
【0043】
従って、結晶性半導体膜の表面の粗さと、結晶粒の平面状態には相関関係があり、結晶性半導体膜の表面の粗さを判断することにより、結晶粒の平面状態も判断することができる。つまり、簡便かつ非破壊な判断方法で、薄膜トランジスタの特性を適切に管理することができる。
【0044】
また、官能的であった表面観察と比較し、一定の基準で正確に評価及び判断できるため、薄膜トランジスタの特性ばらつきも大きく減少する。さらに、薄膜トランジスタ完成時ではなく、結晶性半導体膜の作製時に特性が判断されるため、情報が早く作製工程へフィードバックされ、無駄な工程を行い時間やコストをかけてしまう恐れも軽減される。
【0045】
このように、一定の良質な結晶性半導体膜が作製できるように、作製時のレーザ照射の際の光強度条件を管理する。それにより、従来の装置依存性や経験則に基づいて発生していた特性不良、及び官能的で不正確な評価方法により生じていた特性のばらつきを、本発明の作製方法によって減らし、歩留まりを向上することができる。さらに個々の装置の性能や工場の環境等による生産工程の条件の差異にかかわらず、いち早く最適な結晶化の条件出し、管理ができ、結晶性の良好な結晶性半導体膜、および必要な特性を有する良質な薄膜トランジスタを作製することができる。
【0046】
【実施例】
[実施例1]
本実施例では結晶性半導体膜表面の粗さとレーザ光のショット数との関係について図2乃至図5を用いて説明する。
【0047】
絶縁表面を有する基板200の上に下地膜300として、プラズマCVD法により酸化窒化珪素膜50nmを形成し、酸化窒化水素化珪素膜を100nm積層した。本実施例では基板200として、旭硝子社製のAN100を用いたが、石英基板やシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよいし、可撓性基板を用いても良い。また、下地膜として2層構造を用いてもよいし、前記下地(絶縁)膜の単層膜又は2層以上積層させた構造を用いてもよい。
【0048】
次いで、下地膜上に半導体膜301を形成する。半導体膜は公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により成膜すればよい。この非晶質珪素膜に結晶化を助長する金属元素を用いた熱結晶化法およびレーザ結晶化法を行う。
【0049】
本実施例では半導体膜として、プラズマCVD法により非晶質珪素膜を54nm形成した。金属元素としてニッケルを用い、溶液塗布法により非晶質珪素膜上に導入する。非晶質珪素膜への金属元素の導入の仕方としては、当該金属元素を非晶質珪素膜の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、CVD法、プラズマ処理法(プラズマCVD法も含む)、吸着法、金属塩の溶液を塗布する方法を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整が容易であるという点で有用である。また、このとき非晶質半導体膜の表面の濡れ性を改善し、非晶質珪素膜の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのUV光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を成膜することが望ましい。
【0050】
本実施例では金属元素としてニッケルを用い、溶液塗布法により金属含有層302を形成し非晶質珪素膜301上に導入した後、550℃で4時間の熱処理を行って第1の結晶性珪素膜303を得た。
【0051】
次に第1の結晶性珪素膜303にレーザ光を照射し結晶化を助長し、第2の結晶性珪素膜304を得た(図5(D))。本実施例では、XeClエキシマレーザを用いたが、他のレーザ、例えばYAG、YVO4レーザ等でも同様の効果が得られる。本実施例ではXeClエキシマレーザを用い、480mJ/cm2のパワーでショット数を、0、2、3.9、7.9、12.6、25.2、42、63及び126と変化させ9パターンのレーザアニールを行いそれぞれ半導体膜を得た(以下、単に結晶性半導体膜という)。
【0052】
しかしこのようにして得られた結晶性半導体膜は、膜中に触媒の作用を持ち結晶化を助長する金属元素を含んでおり、金属元素を含んだままで薄膜トランジスタに代表される半導体素子を形成するとオフ電流の突発的な上昇等の問題が生じてしまうため、シリコン膜中に含まれる金属元素の濃度を低減させるゲッタリング工程を行うことが望ましい。
【0053】
よって結晶質半導体膜304上にバリア層を形成する(図示せず)。本実施例では、酸化シリコン膜を形成した。
【0054】
続いて、バリア層上にゲッタリング領域となる半導体膜を形成する。本実施例では、希ガス元素を含む雰囲気で珪素からなるターゲットを用い、非晶質珪素膜50nmからなるゲッタリング領域を形成した。また、希ガス元素としてはヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、クリプトン(Kr)、キセノン(Xe)から選ばれた一種または複数種を用い、中でも安価なガスであるアルゴン(Ar)が好ましい。本実施例はアルゴンを用いた。
【0055】
また、一導電型の不純物元素であるリンを含むターゲットを用いてゲッタリング領域を形成した場合、希ガス元素によるゲッタリングに加え、リンを利用してゲッタリングを行うこともできる。
【0056】
半導体膜(ゲッタリング領域)は、ゲッタリング工程後、エッチングにより除去するため、除去しやすい、例えば、結晶性珪素膜とエッチングの選択比が大きい膜として非晶質珪素膜を用いるとよい。
【0057】
加熱処理を行い、結晶性半導体膜304中に残留する金属元素(ニッケル)をゲッタリング領域に移動させ、濃度を低減、あるいは除去するゲッタリングを行った。ゲッタリングを行う加熱処理としては、強光を照射する処理または加熱処理を行い、結晶性半導体膜304に含まれるニッケルがほとんど存在しない、即ち膜中のニッケル濃度が1×1018/cm3以下、望ましくは1×1017/cm3以下になるように十分ゲッタリングした。
【0058】
次いで、バリア層をエッチングストッパーとして、ゲッタリング領域のみをエッチングして選択的に除去した後、フッ酸を用いてバリア層を除去した。
【0059】
このようにして得られた結晶性半導体膜の表面状態をそれぞれAFM(原子間力顕微鏡)で測定した。図4に測定結果を示す。図4は、半導体膜に形成された凹凸の最大高低差P―V値と平均面粗さRa値と二乗平均面粗さRms値を示している。なお、図4は10μm×10μmにおける領域の測定値である。
【0060】
図4に示すようにショット数が増加するに従って、結晶性半導体膜の表面の凹凸の高低差を示すP―V値も、平均面粗さを示すRa値も二乗平均面粗さRms値も増加している。これは多くの回数にわたるレーザショットによって結晶性半導体膜の表面のリッジが高くなり、表面があれてしまったことを示している。このように、表面の粗さを表す3つのパラメータは表面のあらさの変化に対し、同様な挙動を示す。
【0061】
次に結晶性半導体膜の結晶粒の形態を、従来の表面観察によって評価する。そして結晶粒の形態とレーザ光のショット数との関係について図2及び図3を用いて説明する。
【0062】
前述のように作製された結晶性半導体膜にそれぞれセコエッチングを行って、SEMにより3万倍にて表面を観察した結果を図2及び図3に示す。なお、セコエッチングにおけるセコ液はHF:H2O=2:1に添加剤としてK2Cr2O7を用いて作製されるものである。図2及び図3はそれぞれレーザショット数0、7.9、12.6、25.2、42及び63のものである。
【0063】
図2及び図3に示すようにショット数0では結晶性半導体膜表面は微少な結晶粒の集まりだったのに対し、ショット数を7.9、12.6、25.2と増加していくと結晶粒同士がレーザアニールにより溶解し、融合して大きな結晶粒になっている。そして、粒形が不定形であり、うねっている結晶状態になる。よりショット数をショット数42、63と増加していくと、レーザアニールの影響が大きくなり、結晶粒は一定の大きさのままでその粒形が四角形や五角形といった多角形になっていく。
【0064】
一方、リッジがまだ低いレーザショット数やエネルギーでは、半導体膜中の複数の結晶粒は結晶粒形中に内角が180度以上のもの、または、結晶粒界の曲率半径が400nm以下であるもの、または、結晶粒形の短軸と長軸の比が1:2以上であるもの、または、数個の結晶粒がつながっており、結晶粒界が不明瞭なものが存在している。こういった結晶粒形の特徴は、金属元素を導入して加熱し結晶化した半導体膜の結晶形態を反映したものである。この結晶形態は高いキャリア移動度が実現し、薄膜トランジスタの特性を良好にしている。
【0065】
2次元的に観察された結晶性半導体膜中の結晶粒の平面状態と、結晶半導体膜表面の粗さを測定した測定値をショット数を用いて対応させることができる。対応させた結果より、以下のような判断基準を定義する。
【0066】
結晶性半導体膜の結晶形態の基準を図2乃至4から定義する。
結晶性の良否を判断する基準1として、
1)結晶性半導体膜に形成される凹凸の最大高低差P−V値が、40nm以上300nm以下である、またより望ましくは50nm以上150nm以下であることがあげられる。
【0067】
結晶性の良否を判断する基準2として、
2)結晶性半導体膜表面の平均面粗さRa値が1nm以上20nm以下である
ことがあげられる。なお、ここでいう平均面粗さとは、JIS B0601で定義されている中心線平均粗さを面に対して適用できるよう三次元に拡張したものである。
【0068】
結晶性の良否を判断する基準3として、
3)結晶性半導体膜表面の二乗平均面粗さRms値が1nm以上20nmであることがあげられる。なお、ここでいう、二乗平均面粗さとは、表面の凹凸の2乗平均の平方根である。測定領域は、半導体膜の任意の10μm×10μmの領域であり、本明細書中におけるP−V値、Ra値、Rms値は、すべて半導体膜表面の任意の10μm×10μmを測定範囲とするが、本発明はこれに限定されない。測定範囲は、10μm×10μmより狭くても広くてもよい。測定領域のP−V値、Ra値、Rms値の測定は、原子間力顕微鏡(AFM:Atomic Force Microscope)など半導体膜に形成される凹凸の最大高低差、平均面粗さ、または二乗平均面粗さを測定できる手段なら何を用いてもよい。
【0069】
基準1、基準2または基準3を1つ以上満たす結晶性半導体膜ならば、相関関係にあるその表面の結晶粒の平面形態も良好であると判断することができ、キャリアをトラップする捕獲中心が少なくキャリアに対する障壁が低いためにキャリアの電流輸送特性を向上させ、高いキャリア移動度が実現し、薄膜トランジスタの特性を良好にすることが可能となる。
【0070】
従って、結晶性半導体膜の表面の粗さと、結晶粒の平面状態には相関関係があり、結晶性半導体膜の表面の粗さを測定し判断することにより、結晶粒の平面状態も評価、判断することができることが確認できた。結晶性半導体膜の表面粗さは、比較的簡便で、かつ非破壊で正確に評価、測定が可能であるので、これを用いて簡便かつ正確に、レーザ照射条件を管理することができる。具体的には、この管理基準によってレーザ照射の際の光強度、レーザショット数またはエネルギー強度を制御し、均一で良質な結晶性半導体膜を作製することが出来る。
[実施例2]
【0071】
実施例1でレーザショット数を変化させて作製した結晶性半導体膜を用いて、それぞれpチャネル型薄膜トランジスタを作製した。pチャネル型薄膜トランジスタの作製方法は公知の方法を用いればよい。図9、図10に前記pチャネル型薄膜トランジスタの電気特性と表面の粗さとの関係を示す。本実施例では表面粗さを測るパラメータとしてP−V値を用いたが、Ra値、Rms値でもよい。本実施例では測定方法はAFM(原子間力顕微鏡)を用い、測定領域は、半導体膜の任意の10μm×10μmの領域とした。しかし、本発明はこれに限定されない。測定範囲は、10μm×10μmより狭くても広くてもよく、実施者が適宜設定すればよい。
【0072】
図10はレーザショット数とpチャネル型薄膜トランジスタのサブスレッショルト係数(S値)との関係である。S値はドレイン電流が一桁変化するのに要するゲート電圧であり、小さいほど電気特性がよいといえる。図10からわかるようにP−V値が増加するにつれ、S値も増加し、薄膜トランジスタごとのばらつきも大きくなっており特性が低下している。特に、P−V値が約300nm付近を境目にして、変化が大きい。図10より、P−V値が約40nm以上300nm以下の範囲では薄膜トランジスタの特性は良好だと言える。
【0073】
また、より望ましくはP−V値が約50nm以上約150nm以下である。
【0074】
なお、P−V値が約300nm付近はRa値が約20nmであり、Rms値が約20nmである。
【0075】
図9はP−V値とpチャネル型薄膜トランジスタの電界効果移動度との関係である。電界効果移動度は、半導体表面の移動度(キャリアの流れやすさ)のうち、ゲート電圧の変化に注目した値であり、大きい方が特性がよいといえる。図9からわかるようにP−V値が増加するにつれ、電界効果移動度は減少し、薄膜トランジスタごとのばらつきが大きくなっており特性が低下している。特に、P−V値が約300nm付近を境目にして変化が大きい。図9より、P−V値が約40nm以上300nm以下の範囲では薄膜トランジスタの特性は良好だと言える。
【0076】
また、より望ましくはP−V値が約50nm以上約150nm以下である。
【0077】
なお、P−V値が約300nm付近はRa値が約20nmであり、Rms値が約20nmである。
【0078】
よってこの実験結果からも良質な薄膜トランジスタを作製するために必要な結晶性半導体膜の結晶状態の基準は、前記半導体膜の表面のP−V値が40nm以上300nm以下であることが言える。また望ましくは50nm以上150nm以下であることが言える。
【0079】
なお、Ra値、またはRms値で結晶性半導体膜を判断する基準としては、前記半導体薄膜の表面の平均面粗さRa値が1nm以上20nm以下である、または二乗平均面粗さRms値は1nm以上20nm以下以下であることが言える。
【0080】
よって、上記半導体膜の表面のP−V値が40nm以上300nm以下、望ましくは50nm以上150nm以下であるとき、または、Ra値が1nm以上20nm以下であるとき、またはRms値は1nm以上20nm以下であるとき、半導体膜中の複数の結晶粒は結晶粒形中に内角が180度以上のもの、または、結晶粒界の曲率半径が400nm以下であるもの、または、結晶粒形の短軸と長軸の比が1:2以上であるもの、または結晶粒界が不明瞭なものなどが存在する。このような結晶形態の結晶性半導体膜を用いた薄膜トランジスタは、特性が良好であることが確認できた。従って、本発明のとおり、基準1乃至3に該当するように、情報をフィードバックしてレーザ照射条件を管理することによって、結晶性の良い結晶性半導体膜を作製することができ、その結晶性半導体膜を用いることによって特性の良好な薄膜トランジスタを作製することができる。
[実施例3]
本実施例では、本発明を薄膜トランジスタを有するアクティブマトリクス基板の作製工程例を用いて説明する。アクティブマトリクス基板は複数の薄膜トランジスタを有しているが、nチャネル型薄膜トランジスタ及びpチャネル型薄膜トランジスタを有する駆動回路部とnチャネル型薄膜トランジスタを有する画素部とを有する場合で説明する。しかし本実施例の薄膜トランジスタの作製工程は、本発明の適用例の一つであり、薄膜トランジスタの構成はどのようなものでもよい。なお、図面は図5乃至図8を用いる。
【0081】
絶縁表面を有する基板200の上に下地膜300として、プラズマCVD法により酸化窒化珪素膜10〜200nm(好ましくは50〜100nm)を形成し、酸化窒化水素化珪素膜を50〜200nm(好ましくは100〜150nm)積層する基板200としてはガラス基板、石英基板やシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いて良い。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよいし、可撓性基板を用いても良い。また、下地膜として2層構造を用いてもよいし、前記下地(絶縁)膜の単層膜又は2層以上積層させた構造を用いてもよい。
【0082】
次いで、下地膜上に半導体膜301を形成する(図5(A))。半導体膜は25〜200nm(好ましくは30〜150nm)の厚さで公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により成膜すればよい。この非晶質珪素膜に結晶化を助長する金属元素を用いた熱結晶化法およびレーザ結晶化法を行う。
【0083】
本実施例では半導体膜として、プラズマCVD法により非晶質珪素膜を54nm形成する。金属元素としてニッケルを用い、溶液塗布法により非晶質珪素膜上に導入する。非晶質珪素膜への金属元素の導入の仕方としては、当該金属元素を非晶質珪素膜の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、CVD法、プラズマ処理法(プラズマCVD法も含む)、吸着法、金属塩の溶液を塗布する方法を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整が容易であるという点で有用である。また、このとき非晶質半導体膜の表面の濡れ性を改善し、非晶質珪素膜の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのUV光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を成膜することが望ましい。
【0084】
その後500〜550℃で3〜20時間かけて熱処理を行い、非晶質珪素膜を結晶化する。本実施例では金属元素としてニッケルを用い、溶液塗布法により金属含有層302を形成し非晶質珪素膜301上に導入した後、550℃で4時間の熱処理を行って第1の結晶性珪素膜303を得る(図5(B)(C))。
【0085】
次に第1の結晶性珪素膜303にレーザ光を照射し結晶化を助長し、第2の結晶性珪素膜304を得る。本実施例では、パルス発振のXeClエキシマレーザを用いたが、他のレーザ、例えばパルス発振のYAG、YVO4レーザ等でも同様の効果が得られる。本実施例ではパルス発振のXeClエキシマレーザを用い、480mJ/cm2のパワーで50回ショットし、レーザアニールを行い第2の結晶性半導体膜304(以下、単に結晶性半導体膜という)を得る(図5(D))。
【0086】
このようにして得られた結晶性半導体膜を、本発明の判断基準によって判断する。結晶性半導体膜の表面状態をAFM(原子間力顕微鏡)で測定する。本実施例では、結晶性半導体膜表面の粗さを測る手段として、表面の粗さを表すパラメータの1つであるP―V値を測定する。測定した結果、P−V値が100nmであったとする。
【0087】
結晶性半導体膜のP―V値100nmは本発明の基準1
1)結晶性半導体膜表面のP−V値が、40nm以上300nm以下である
によって、相関のある結晶粒の平面状態も特性の良い半導体トランジスタを作製するのに適した膜であるとされ、「良」と判断される。従って本発明の作製管理方法により結晶性半導体膜Aの薄膜トランジスタ作製工程は引き続き続けられる。また、結晶性半導体膜に形成される凹凸のP−V値は、より望ましくは50nm以上150nm以下であるのでこの基準で判断を行ってもよい。
【0088】
しかし、ある装置αで作製された結晶性半導体膜のP―V値が400nmであったとする。装置αで作製された結晶性半導体膜のP―V値400nmは本発明の基準1
1)結晶性半導体膜表面のP−V値が、40nm以上300nm以下である
に該当しない膜(結晶性の良否が「否」の膜)であり、レーザ照射条件を制御する必要がある。従って、この装置αを用いた作製工程においてショット数50のレーザショット数は良質な薄膜トランジスタの作製に適さない条件とされ、レーザ照射プロセスにこの情報がフィードバックされる。そしてこの「否」の情報をもとに、管理基準を満たすように新たに光強度やレーザショット数の回数やレーザエネルギー等のレーザアニール条件が決定される。また、結晶性半導体膜表面のリッジのP−V値は、より望ましくは50nm以上150nm以下であるのでこの基準で判断を行ってもよい。
【0089】
また、本発明の基準2、3である、
2)結晶性半導体膜表面の平均面粗さRa値が1nm以上20nm以下である、3)結晶性半導体膜表面の二乗平均面粗さRms値が1nm以上20nm以下である
を用いて判断してもよいし、それらを自由に組み合わせて判断してもよい。測定範囲は、実施者が適宜設定すればよい。判断方法としては実施例1で説明したように、AFMなど半導体膜表面の平均面粗さ、または二乗平均面粗さを測定できる手段を用いてRa値、Rms値を測定し、判断すればよい。
【0090】
結晶形態は基準1、基準2及び基準3全て満たしているのが望ましいが、少なくともどれか一つ満たしていればよい。これは表面に形成される凹凸の最大高低差と平均面粗さと二乗平均面粗さは、3つとも表面の粗さを判断するパラメータであり、表面の粗さは、結晶粒形とに相関があるからである。なお、本実施例では基準1のみを用いて判断している。
【0091】
よって上述の基準によって結晶性半導体膜を判断し、その結果が基準を満たしていない「否」であった場合、レーザ照射工程にその情報をフィードバックして、基準を満たすようにレーザ照射条件を制御すればよい。具体的にはレーザ光の光強度やレーザショット数やエネルギー強度を制御すればよい。そして管理基準によって管理されたレーザ照射条件でレーザ照射を行って半導体膜を結晶化し、結晶性のよい結晶性半導体膜を作製する。
【0092】
このようにして得られた結晶性半導体膜は、膜中に触媒の作用を持ち結晶化を助長する金属元素を含んでおり、金属元素を含んだままで薄膜トランジスタに代表される半導体素子を形成するとオフ電流の突発的な上昇等の問題が生じてしまうため、シリコン膜中に含まれる金属元素の濃度を低減させるゲッタリング工程を行うことが望ましい。
【0093】
このようにして得られた結晶性半導体膜304をフォトリソグラフィ法を用いたパターニング処理により、半導体層305〜308を形成する。
【0094】
また、半導体層305〜308を形成した後、薄膜トランジスタのしきい値を制御するために微量な不純物元素(ボロンまたはリン)のドーピングを行ってもよい。
【0095】
次いで、半導体層305〜308を覆うゲート絶縁膜309を形成する。ゲート絶縁膜309はプラズマCVD法またはスパッタ法を用い、厚さを40〜150nmとして珪素を含む絶縁膜で形成する。本実施例では、プラズマCVD法により115nmの厚さで酸化窒化珪素膜を形成する。勿論、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の絶縁膜を単層または積層構造として用いても良い。
【0096】
次いで、ゲート絶縁膜上に膜厚20〜100nmの第1の導電膜と、膜厚100〜400nmの第2の導電膜とを積層して形成する。第1の導電膜及び第2の導電膜はTa、W、Ti、Mo、Al、Cuから選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、第1の導電膜及び第2の導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、AgPdCu合金を用いてもよい。また、2層構造に限定されず、例えば、膜厚50nmのタングステン膜、膜厚500nmのアルミニウムとシリコンの合金(Al−Si)膜、膜厚30nmの窒化チタン膜を順次積層した3層構造としてもよい。また、3層構造とする場合、第1の導電膜のタングステンに代えて窒化タングステンを用いてもよいし、第2の導電膜のアルミニウムとシリコンの合金(Al−Si)膜に代えてアルミニウムとチタンの合金膜(Al−Ti)を用いてもよいし、第3の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。また、単層構造であってもよい。なお、本実例では、ゲート絶縁膜309上に膜厚30nmの窒化タンタル膜310、膜厚370nmのタングステン膜311を順次積層して形成する(図6(A))。
【0097】
次に、フォトリソグラフィ法を用いてレジストからなるマスク312〜316を形成し、電極及び配線を形成するための第1のエッチング処理を行う。ICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用い、エッチング条件(コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等)を適宜調節することにより、第1の導電膜及び第2の導電膜を所望のテーパー形状にエッチングすることができる。なお、エッチング用ガスとしては、Cl2、BCl3、SiCl4もしくはCCl4などを代表とする塩素系ガス、CF4、SF6もしくはNF3などを代表とするフッ素系ガス又はO2を適宜用いることができる。
【0098】
第1のエッチング処理により第1の導電層と第2の導電層から成る第1の形状の導電層317〜321(第1の導電層317a〜321aと第2の導電層317b〜321b)を形成する(図6(B))。
【0099】
次いで、レジストからなるマスクを除去せずに第2のエッチング処理を行う。ここでは、W膜を選択的にエッチングする。この時、第2のエッチング処理により第2の導電層322b〜326bを形成する。一方、第1の導電層322a〜326aは、ほとんどエッチングされず、第2の形状の導電層322〜326を形成する。
【0100】
そして、レジストからなるマスクを除去せずに第1のドーピング処理を行い、半導体層にn型を付与する不純物元素を低濃度に添加する。ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。n型を付与する不純物元素として15族に属する元素、典型的にはリン(P)または砒素(As)を用いるが、ここではリン(P)を用いる。この場合、導電層322〜326がn型を付与する不純物元素に対するマスクとなり、自己整合的に不純物領域327〜330が形成される。不純物領域327〜330には1×1018〜1×1020/cm3の濃度範囲でn型を付与する不純物元素を添加する(図6(C))。
【0101】
レジストからなるマスクを除去した後、新たにレジストからなるマスク331a〜331cを形成して第1のドーピング処理よりも高い加速電圧で第2のドーピング処理を行う。ドーピング処理は第2の導電層323b、326bを不純物元素に対するマスクとして用い、第1の導電層のテーパー部の下方の半導体層に不純物元素が添加されるようにドーピングする。続いて、第2のドーピング処理より加速電圧を下げて第3のドーピング処理を行って図7(A)の状態を得る。第2のドーピング処理および第3のドーピング処理により、第1の導電層と重なる低濃度不純物領域335、341には1×1018〜5×1019/cm3の濃度範囲でn型を付与する不純物元素を添加され、高濃度不純物領域334、337、340には1×1019〜5×1021/cm3の濃度範囲でn型を付与する不純物元素を添加される。
【0102】
もちろん、適当な加速電圧にすることで、第2のドーピング処理および第3のドーピング処理は1回のドーピング処理で、低濃度不純物領域および高濃度不純物領域を形成することも可能である。
【0103】
次いで、レジストからなるマスクを除去した後、新たにレジストからなるマスク342a、342bを形成して第4のドーピング処理を行う。この第4のドーピング処理により、pチャネル型薄膜トランジスタの活性層となる半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された不純物領域343、344、347、348を形成する。第1及び第2の導電層322、326を不純物元素に対するマスクとして用い、p型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。本実施例では、不純物領域343、344、347、348はジボラン(B2H6)を用いたイオンドープ法で形成する(図7(B))。この第4のドーピング処理の際には、nチャネル型薄膜トランジスタを形成する半導体層はレジストからなるマスク342a、342bで覆われている。第1乃至3のドーピング処理によって、不純物領域332、340、341にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもp型を付与する不純物元素の濃度を1×1019〜5×1021atoms/cm3となるようにドーピング処理することにより、pチャネル型薄膜トランジスタのソース領域およびドレイン領域として機能するために何ら問題は生じない。
【0104】
以上までの工程で、それぞれの半導体層に不純物領域が形成される。
【0105】
次いで、レジストからなるマスク342a、342bを除去して第1の層間絶縁膜349を形成する。この第1の層間絶縁膜349としては、プラズマCVD法またはスパッタ法を用い、厚さを100〜200nmとして珪素を含む絶縁膜で形成する(図7(C))。本実施例では、プラズマCVD法により膜厚150nmの酸化窒化珪素膜を形成する。勿論、第1の層間絶縁膜349は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【0106】
次いで、不純物元素を活性化するために加熱処理、強光の照射、又はレーザ光の照射を行う。また、活性化と同時にゲート絶縁膜へのプラズマダメージやゲート絶縁膜と半導体層との界面へのプラズマダメージを回復することができる。
【0107】
第1の層間絶縁膜349上に無機絶縁膜材料または有機絶縁物材料から成る第2の層間絶縁膜350を形成する。本実施例では、膜厚1.6μmのアクリル樹脂膜を形成するが、粘度が10〜1000cp、好ましくは40〜200cpのものを用い、表面に凸凹が形成されるものを用いる。この後、第2の層間絶縁膜350上に窒化絶縁膜(代表的には、窒化珪素膜又は窒化酸化珪素膜)からなるパッシベーション膜351を形成する。
【0108】
次いで金属膜を形成し、金属膜をエッチングして各不純物領域とそれぞれ電気的に接続するソース電極及びドレイン電極、各配線(図示しない)を形成する。金属膜は、アルミニウム(Al)、チタン(Ti)、モリブデン(Mo)、タングステン(W)もしくはシリコン(Si)の元素からなる膜又はこれらの元素を用いた合金膜を用いればよい。なお本実施例では、チタン膜/チタンーアルミニウム合金膜/チタン膜(Ti/Al−Si/Ti)をそれぞれ100/350/100nmに積層したのち、所望の形状にパターニング及びエッチングしてソース電極、ドレイン電極352及び各配線(図示しない)を形成する。
【0109】
その後、電極(EL表示装置の場合は陽極又は陰極となり、液晶表示装置の場合は画素電極となる)を形成する。電極には、ITO、SnO2等の透明導電膜を用いたり、反射型の液晶表示装置の場合はAl等の金属膜を用いたりすることができる。なお本実施の形態では、ITOを成膜し、所望の形状にエッチングすることで電極353を形成する(図8)。
【0110】
以上のような工程により、薄膜トランジスタを備えたアクティブマトリクス基板が完成する。
【0111】
なお、本発明は、本実施例で示した薄膜トランジスタの作製方法に限らず、トップゲート型(プレーナー型)、ボトムゲート型(逆スタガ型)、あるいはチャネル領域の上下にゲート絶縁膜を介して配置された2つのゲート電極を有する、デュアルゲート型やその他の構造においても適用できる。
【0112】
【発明の効果】
従来の装置依存性や経験則に基づいて発生していた特性不良、及び官能的で不正確な評価方法により生じていた特性のばらつきを、本発明の作製方法によって減らし、歩留まりを向上することができる。また、薄膜トランジスタ完成時ではなく、結晶性半導体膜の作製時に特性が判断されるため、情報が早く作製工程へフィードバックされ、無駄な工程を行い時間やコストをかけてしまう恐れも軽減される。さらに個々の装置の性能や工場の環境等による生産工程の条件の差異にかかわらず、いち早く最適な結晶化の条件出し、管理ができ、結晶性の良好な結晶性半導体膜、および必要な特性を有する良質な薄膜トランジスタを作製することができる。
【図面の簡単な説明】
【図1】本発明を表すフローチャ−ト。
【図2】結晶性半導体膜の結晶粒の形態とレーザ光のショット数との関係を示す図。
【図3】結晶性半導体膜の結晶粒の形態とレーザ光のショット数との関係を示す図。
【図4】結晶性半導体膜のP−V値とレーザ光のショット数との関係を示す図。
【図5】画素薄膜トランジスタ、駆動回路の薄膜トランジスタの作製工程を示す断面図。
【図6】画素薄膜トランジスタ、駆動回路の薄膜トランジスタの作製工程を示す断面図。
【図7】画素薄膜トランジスタ、駆動回路の薄膜トランジスタの作製工程を示す断面図。
【図8】画素薄膜トランジスタ、駆動回路の薄膜トランジスタを示す断面図。
【図9】P−V値と薄膜トランジスタ特性の関係を示す図。
【図10】P−V値と薄膜トランジスタ特性の関係を示す図。
Claims (12)
- 非晶質半導体膜に金属元素を導入し、前記非晶質半導体膜を加熱し、レーザ光を照射し、結晶性半導体膜を形成する結晶性半導体膜の作製方法において、
前記レーザ光を照射する際の照射条件を、前記結晶性半導体膜の表面粗さに基づく管理基準により管理し、
前記結晶性半導体膜に形成される凹凸の最大高低差が40nm以上300nm以下であるように前記結晶性半導体膜を形成することを特徴とする結晶性半導体膜の作製方法。 - 非晶質半導体膜に金属元素を導入し、前記非晶質半導体膜を加熱し、レーザ光を照射し、結晶性半導体膜を形成する結晶性半導体膜の作製方法において、
前記レーザ光を照射する際の照射条件を、前記結晶性半導体膜の表面粗さに基づく管理基準により管理し、
前記結晶性半導体膜に形成される凹凸の最大高低差が50nm以上150nm以下であるように前記結晶性半導体膜を形成することを特徴とする結晶性半導体膜の作製方法。 - 非晶質半導体膜に金属元素を導入し、前記非晶質半導体膜を加熱し、レーザ光を照射し、結晶性半導体膜を形成する結晶性半導体膜の作製方法において、
前記レーザ光を照射する際の照射条件を、前記結晶性半導体膜の表面粗さに基づく管理基準により管理し、
前記結晶性半導体膜に形成される凹凸の平均面粗さが1nm以上20nm以下であるように前記結晶性半導体膜を形成することを特徴とする結晶性半導体膜の作製方法。 - 非晶質半導体膜に金属元素を導入し、前記非晶質半導体膜を加熱し、レーザ光を照射し、結晶性半導体膜を形成する結晶性半導体膜の作製方法において、
前記レーザ光を照射する際の照射条件を、前記結晶性半導体膜の表面粗さに基づく管理基準により管理し、
前記結晶性半導体膜に形成される凹凸の二乗平均面粗さが1nm以上20nm以下であるように前記結晶性半導体膜を形成することを特徴とする結晶性半導体膜の作製方法。 - 請求項1乃至4のいずれか一項において、前記レーザ照射条件を、光強度を制御することによって管理することを特徴とする結晶性半導体膜の作製方法。
- 請求項1乃至4のいずれか一項において、前記レーザ照射条件を、照射するレーザショット数またはレーザ照射エネルギーを制御することによって管理することを特徴とする結晶性半導体膜の作製方法。
- 非晶質半導体膜に金属元素を導入し、前記非晶質半導体膜を加熱し、レーザ光を照射して形成する結晶性半導体膜を有する薄膜トランジスタの作製方法において、
前記レーザ光を照射する際の照射条件を、前記結晶性半導体膜の表面粗さに基づく管理基準により管理し、
前記結晶性半導体膜に形成される凹凸の最大高低差が40nm以上300nm以下であるように前記結晶性半導体膜を形成することを特徴とする薄膜トランジスタの作製方法。 - 非晶質半導体膜に金属元素を導入し、前記非晶質半導体膜を加熱し、レーザ光を照射して形成する結晶性半導体膜を有する薄膜トランジスタの作製方法において、
前記レーザ光を照射する際の照射条件を、前記結晶性半導体膜の表面粗さに基づく管理基準により管理し、
前記結晶性半導体膜に形成される凹凸の最大高低差が50nm以上150nm以下であるように前記結晶性半導体膜を形成することを特徴とする薄膜トランジスタの作製方法。 - 非晶質半導体膜に金属元素を導入し、前記非晶質半導体膜を加熱し、レーザ光を照射して形成する結晶性半導体膜を有する薄膜トランジスタの作製方法において、
前記レーザ光を照射する際の照射条件を、前記結晶性半導体膜の表面粗さに基づく管理基準により管理し、
前記結晶性半導体膜に形成される凹凸の平均面粗さが1nm以上20nm以下であるように前記結晶性半導体膜を形成することを特徴とする薄膜トランジスタの作製方法。 - 非晶質半導体膜に金属元素を導入し、前記非晶質半導体膜を加熱し、レーザ光を照射して形成する結晶性半導体膜を有する薄膜トランジスタの作製方法において、
前記レーザ光を照射する際の照射条件を、前記結晶性半導体膜の表面粗さに基づく管理基準により管理し、
前記結晶性半導体膜に形成される凹凸の二乗平均面粗さが1nm以上20nm以下であるように前記結晶性半導体膜を形成することを特徴とする薄膜トランジスタの作製方法。 - 請求項7乃至10のいずれか一項において、前記レーザ照射条件を、光強度を制御することによって管理することを特徴とする薄膜トランジスタの作製方法。
- 請求項7乃至10のいずれか一項において、前記レーザ照射条件を、照射するレーザショット数またはレーザ照射エネルギーを制御することによって管理することを特徴とする薄膜トランジスタの作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003052530A JP2004265968A (ja) | 2003-02-28 | 2003-02-28 | 結晶性半導体膜の作製方法及び薄膜トランジスタの作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003052530A JP2004265968A (ja) | 2003-02-28 | 2003-02-28 | 結晶性半導体膜の作製方法及び薄膜トランジスタの作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004265968A true JP2004265968A (ja) | 2004-09-24 |
JP2004265968A5 JP2004265968A5 (ja) | 2006-04-13 |
Family
ID=33117382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003052530A Withdrawn JP2004265968A (ja) | 2003-02-28 | 2003-02-28 | 結晶性半導体膜の作製方法及び薄膜トランジスタの作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004265968A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008244025A (ja) * | 2007-03-26 | 2008-10-09 | Nara Institute Of Science & Technology | 薄膜トランジスタの製造方法 |
JP2008283013A (ja) * | 2007-05-11 | 2008-11-20 | Sony Corp | 半導体装置およびその駆動方法、表示装置およびその駆動方法 |
CN112055887A (zh) * | 2018-11-16 | 2020-12-08 | 富士电机株式会社 | 半导体装置及制造方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08111379A (ja) * | 1994-10-07 | 1996-04-30 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JPH08255916A (ja) * | 1995-03-16 | 1996-10-01 | Semiconductor Energy Lab Co Ltd | 薄膜半導体装置の作製方法 |
JPH09139357A (ja) * | 1995-11-10 | 1997-05-27 | Semiconductor Energy Lab Co Ltd | レーザーアニール方法およびレーザーアニール装置 |
JPH10106951A (ja) * | 1996-09-27 | 1998-04-24 | Sharp Corp | 半導体薄膜、半導体装置および半導体薄膜の製造方法 |
JPH11135452A (ja) * | 1997-10-27 | 1999-05-21 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置の製造装置 |
JP2001060551A (ja) * | 1999-08-19 | 2001-03-06 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2002176180A (ja) * | 2000-12-06 | 2002-06-21 | Hitachi Ltd | 薄膜半導体素子及びその製造方法 |
JP2002231631A (ja) * | 2001-02-05 | 2002-08-16 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法および半導体製造装置 |
-
2003
- 2003-02-28 JP JP2003052530A patent/JP2004265968A/ja not_active Withdrawn
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08111379A (ja) * | 1994-10-07 | 1996-04-30 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JPH08255916A (ja) * | 1995-03-16 | 1996-10-01 | Semiconductor Energy Lab Co Ltd | 薄膜半導体装置の作製方法 |
JPH09139357A (ja) * | 1995-11-10 | 1997-05-27 | Semiconductor Energy Lab Co Ltd | レーザーアニール方法およびレーザーアニール装置 |
JPH10106951A (ja) * | 1996-09-27 | 1998-04-24 | Sharp Corp | 半導体薄膜、半導体装置および半導体薄膜の製造方法 |
JPH11135452A (ja) * | 1997-10-27 | 1999-05-21 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置の製造装置 |
JP2001060551A (ja) * | 1999-08-19 | 2001-03-06 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2002176180A (ja) * | 2000-12-06 | 2002-06-21 | Hitachi Ltd | 薄膜半導体素子及びその製造方法 |
JP2002231631A (ja) * | 2001-02-05 | 2002-08-16 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法および半導体製造装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008244025A (ja) * | 2007-03-26 | 2008-10-09 | Nara Institute Of Science & Technology | 薄膜トランジスタの製造方法 |
JP2008283013A (ja) * | 2007-05-11 | 2008-11-20 | Sony Corp | 半導体装置およびその駆動方法、表示装置およびその駆動方法 |
CN112055887A (zh) * | 2018-11-16 | 2020-12-08 | 富士电机株式会社 | 半导体装置及制造方法 |
US11854782B2 (en) | 2018-11-16 | 2023-12-26 | Fuji Electric Co., Ltd. | Semiconductor device and fabrication method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2649325B2 (ja) | 半導体装置の作製方法 | |
US7510920B2 (en) | Manufacturing method for a thin film transistor that uses a pulse oscillation laser crystallize an amorphous semiconductor film | |
JP3729955B2 (ja) | 半導体装置の作製方法 | |
JP3335757B2 (ja) | 陽極酸化方法 | |
US5879974A (en) | Method of manufacturing a semiconductor device | |
US20120268681A1 (en) | Semiconductor circuit for electro-optical device and method of manufacturing the same | |
JP5355450B2 (ja) | 薄膜トランジスタの製造方法 | |
JP4291539B2 (ja) | 半導体装置およびその製造方法 | |
JPH08111379A (ja) | 半導体装置およびその作製方法 | |
US5894137A (en) | Semiconductor device with an active layer having a plurality of columnar crystals | |
US6700133B1 (en) | Method for producing semiconductor device | |
US6927107B1 (en) | Method of producing semiconductor device | |
KR20130045136A (ko) | 박막 트랜지스터 어레이 장치, 유기 el 표시 장치, 및, 박막 트랜지스터 어레이 장치의 제조 방법 | |
JP4618948B2 (ja) | 半導体装置の評価方法 | |
JP4401647B2 (ja) | 半導体装置の作製方法 | |
JP2004265968A (ja) | 結晶性半導体膜の作製方法及び薄膜トランジスタの作製方法 | |
WO2011078005A1 (ja) | 半導体装置およびその製造方法ならびに表示装置 | |
JP3030367B2 (ja) | 半導体装置およびその作製方法 | |
JPH0870129A (ja) | 半導体装置およびその作製方法 | |
JP2005259780A (ja) | 半導体装置及びその製造方法、並びに、それを備えた電子機器 | |
JP4519400B2 (ja) | 半導体装置の作製方法 | |
JP2009246235A (ja) | 半導体基板の製造方法、半導体基板及び表示装置 | |
JPH08153879A (ja) | 半導体装置の作製方法 | |
JP3878118B2 (ja) | 半導体装置の作製方法 | |
JP3857130B2 (ja) | 薄膜トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060223 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060223 |
|
A977 | Report on retrieval |
Effective date: 20080714 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080930 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090428 |
|
A521 | Written amendment |
Effective date: 20090709 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Effective date: 20090805 Free format text: JAPANESE INTERMEDIATE CODE: A911 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Effective date: 20091009 Free format text: JAPANESE INTERMEDIATE CODE: A912 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20111003 |