JP3878118B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP3878118B2 JP3878118B2 JP2002357183A JP2002357183A JP3878118B2 JP 3878118 B2 JP3878118 B2 JP 3878118B2 JP 2002357183 A JP2002357183 A JP 2002357183A JP 2002357183 A JP2002357183 A JP 2002357183A JP 3878118 B2 JP3878118 B2 JP 3878118B2
- Authority
- JP
- Japan
- Prior art keywords
- laser
- film
- island
- region
- laser beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の属する技術分野】
本発明は、薄膜トランジスタを有する半導体装置の作製方法に係り、特に薄膜トランジスタの活性層を形成する結晶質半導体膜を形成する技術に関する。
【0002】
【従来の技術】
薄膜トランジスタ(Thin Film Transistor:以下、TFTと記す)の活性層の形成方法として、絶縁表面を有する基板上に非晶質半導体膜を形成し、レーザーアニール法や熱アニール法などで結晶化させる技術が開発されている。
【0003】
レーザーアニール法はガラス基板の温度をあまり上昇させず、非晶質半導体膜にのみ高いエネルギーを与えて結晶化させることができる結晶化技術として知られている。特に、波長400nm以下の短波長光を発振するエキシマレーザーは、このレーザーアニール法の開発当初から用いられてきた代表的なレーザーである。レーザーアニール法は、レーザービームを被照射面においてスポット状や線状となるように光学系で加工し、その加工されたレーザー光で基板上の被照射面を走査すること(レーザー光の照射位置を被照射面に対して相対的に移動させる)により行う。
【0004】
しかし、レーザーアニール法によって作製される結晶質半導体膜は複数の結晶粒が集合したもの(従来のエキシマレーザー結晶化法による結晶粒径は通常、0.1から0.5μm程度)であり、その結晶粒の位置と大きさはランダムであった。
【0005】
ガラス基板上に作製されるTFTは、素子分離のために結晶質半導体膜を島状のパターンに分離して形成しており、結晶粒の位置や大きさを指定して形成することはできなかった。そのため、結晶粒界の影響を排除して単結晶の半導体膜でチャネル形成領域を形成することはほとんど不可能であった。
【0006】
結晶粒の界面(結晶粒界)は、結晶の並進対称性が崩れている領域であり、結晶欠陥などに起因して、キャリアの再結合中心や捕獲中心や結晶粒界におけるポテンシャル障壁の影響により、キャリアの電流輸送特性を低下させ、TFTにおいてはオフ電流を増加させる原因となることが知られている。
【0007】
ところで、従来のエキシマレーザー結晶化法による結晶粒径と比較して、大粒径が形成できる、スーパーラテラル成長と呼ばれる技術が知られている(例えば、非特許文献1参照。)。
【0008】
【非特許文献1】
ジェームス・エス・イム(James S. Im),エイチ・ジェイ・キム(H.J. Kim) 、“オン・ザ・スーパー・ラテラル・グロース・フェノミノン・オブザーブド・イン・エキシマ・レーザーインドゥースド・クリスタライゼーション・オブ・シン・シリコン・フィルムズ(On the super lateral growth phenomenon observed in excimer laser- induced crystallization of thin Si films)”アプライド・フィジクス・レターズ(Appl.Phys.Lett.),第64巻,第17号,1996年4月25日,p2303-2305
【0009】
スーパーラテラル成長は、レーザー光の照射によって半導体膜が完全溶融している部分と、固相半導体領域が残存している部分とが形成され、固相半導体領域を結晶核として結晶成長が始まる。完全溶融領域において核生成が発生するにはある程度時間が掛かるため、完全溶融領域において核生成が発生するまでの間に、前記固相半導体領域を結晶核として前記半導体膜の膜面に対する水平方向(以下、ラテラル方向と呼ぶ)に結晶が成長する。そのため、結晶粒は膜厚の数十倍もの長さに成長する。例えば、60nmのシリコン膜厚に対して1μmから2μmの長さのラテラル結晶成長が起こる。以下、この現象をスーパーラテラル成長と言う。
【0010】
上記スーパーラテラル成長の場合、比較的大きな結晶粒が得られるが、スーパーラテラル成長が実現するレーザー光のエネルギー強度領域は、通常のエキシマレーザー結晶化で使用する強度よりはるかに強い。また、エネルギー強度領域の範囲も非常に狭く、結晶粒の位置制御という観点からは大結晶粒の得られる位置について制御することができない。さらに、大結晶粒以外の領域は無数の核生成が発生した微結晶領域、もしくは非晶質領域であり、結晶の大きさは不均一であり、結晶の表面荒れは非常に大きい。従って、半導体装置の作製に一般的に用いられるのは、0.1μmから0.5μm程度の結晶粒径が均一にできやすい照射条件である。
【0011】
また、「“Sequential lateral solidification of thin silicon films on SiO2、Robert S. Sposili and James S. Im、Appl.Phys.Lett.69(19)、4 November 1996、pp2864-2866”」によれば、James S. Imらは、人工的に制御して、任意の場所にスーパーラテラル成長を実現させることの出来るSequential Lateral Solidification method(以下、SLS法と言う。)が公表されている。このSLS法は、パルス発振のエキシマレーザー光を、スリット状のマスクを介して、試料に照射するものである。1ショット毎に、試料とレーザー光の相対位置をスーパーラテラル成長による結晶長さ程度(約0.75μm)ずらして結晶化を行うことで、人工的に制御したスーパーラテラル成長による結晶を連続的に形成させる方法である。
【0012】
【発明が解決しようとする課題】
上述のようにSLS法は、人工的に制御して任意の場所にスーパーラテラル成長した結晶粒を作製することができる。しかしながら、以下のような問題点がある。
【0013】
まず、第1点目の問題として、基板処理効率(スループット)が悪いことが上げられる。先に説明したように、SLS法ではレーザー光ショットあたりの結晶化距離は1μm程度である。そのため、試料表面におけるレーザー光のビームスポットと試料基板との相対的な移動距離(送りピッチ)は、1μm以下にする必要がある。パルス発振のエキシマレーザーを用いた、通常のレーザー結晶化で使われる条件では、レーザー光ショットあたりの送りピッチは、数10μm以上であるが、無論、そのような条件ではSLS法特有の結晶は作製できない。SLS法では、パルス発振のXeClエキシマレーザーを用いているが、パルス発振のXeClエキシマレーザーは最大発振周波数が300Hzである。これでは、レーザー光のスキャン方向に対して、1秒間で最大300μm程度の距離の結晶化領域ができるのみである。この程度の処理速度では、基板サイズが大型化し、例えば600mm×720mmのような場合には従来のSLS法では基板1枚あたりの処理時間に膨大な時間が必要となる。
【0014】
基板1枚あたりの処理時間がかかるというのは時間的・コスト的な問題だけではない。実際には、非晶質半導体膜を結晶化する場合には、その表面処理が重要であり、例えば、前処理として希フッ酸などで自然酸化膜を除去した後に、レーザー照射する場合がある。基板面内において、始めにレーザー照射する領域と比較して、最後にレーザー照射する領域では自然酸化膜が再成長してしまう可能性がある。この場合、できあがった結晶中に取り込まれる、炭素、酸素、窒素元素量やホウ素などの汚染不純物量が基板面内で異なるという可能性があり、ひいては、トランジスタ特性の基板面内でのばらつき原因になる可能性がある。
【0015】
第2点目の問題として、従来のSLS法では光学系が複雑になりやすいことがあげられる。基板表面におけるレーザー光の強度の形状をスリット状に加工するためのマスクを光学系に組み込む必要がある。通常、多結晶シリコン薄膜トランジスタに用いられる活性層シリコンの膜厚は数10nm以上である。パルス発振エキシマレーザーを用いた場合、レーザー結晶化に必要なレーザーエネルギー密度は最低でも200mJ/cm2(典型例として、50nmの非晶質シリコン膜に対して、30nsecのパルス幅のXeClエキシマレーザーで400mJ/cm2程度)である。SLS法ではさらにやや強いエネルギー密度領域に最適なスーパーラテラル成長条件がある。このような強いレーザーエネルギー密度に耐えうるスリット形状マスクの作製は、困難である。メタルを材料とするマスクでは、強エネルギー密度のパルスレーザー光を照射することで、局所的に膜の温度が急激に上昇・冷却してしまい、長期間の使用によって、ピーリングや微細パターン形状が崩れたりすることが危惧される。(レジスト露光するフォトリソグラフィーには、クロムなどのハードマスク材料が使用されるが、シリコン結晶化に必要なレーザーエネルギー密度とは比較にならないほど、弱いエネルギー密度で使用されるためピーリングや微細パターン形状が崩れたりする問題はない。)以上のように、従来のSLS法では、光学系が複雑になり、装置メンテナンスを困難とする要素が存在する。
【0016】
更に、スーパーラテラル成長をさせるためには、レーザー光の空間的なビーム強度プロファイルを急激にする(レーザー光の照射領域と非照射領域との間にある、光強度の減衰領域をなくす)必要がある。従来のSLS法では、通常の光学系だけでは、スーパーラテラル成長に必要な集光性を得ることができないためにエキシマレーザーを用いているため、レーザー光を部分的に遮光するスリット状のマスクを用いることが必要であったと考えられる。
【0017】
本発明は上記問題点を解決することを目的とし、TFTの配置に合わせた結晶粒の位置制御と、結晶化工程の処理速度の向上を同時に解決することを目的とする。より特定すれば、本発明は、人工的に制御したスーパーラテラル成長による大粒結晶を連続的に形成させることができ、レーザー結晶化工程における基板処理効率を高めることができる半導体装置の作製方法を提供することを課題とする。
【0018】
更に、本発明は、人工的に制御したスーパーラテラル成長による大結晶粒を連続的に形成することができ、レーザー結晶化工程における基板処理効率を高めることができ、かつ、従来のSLS法のように基板表面におけるレーザー光の強度の形状をスリット状に加工するためのマスクを光学系に組み込む必要のない簡便なレーザー照射方法を用いた半導体装置の作製方法を提供することを目的とする。
【0019】
【課題を解決するための手段】
本発明に適用するレーザー照射装置は、被処理物(基板および基板上に形成された薄膜)に対するレーザー光の照射位置を制御する第1の手段と、レーザー光を発振する第2の手段(レーザー発振装置)と、前記レーザー光を加工する第3の手段(光学系)と、前記第2の手段の発振を制御し、かつ、第3の手段によって加工されたレーザー光のビームスポットがフォトマスク形状のデータ(パターン情報)に従って定められる位置を覆うように前記第1の手段を制御する第4の手段とを有している。
【0020】
被処理物に対するレーザー光の照射位置を制御する第1の手段として、2つの方法がある。一つの方法は、ステージコントローラによってステージを駆動することで、ステージ上に設置している被処理物の位置を変える方法である。もう一方は、基板位置を固定した状態でレーザー光学系を用いてレーザー光スポットの照射位置を移動させる方法である。本発明では、上記2つのいずれの方法であってもよく、また、上記2つの方法を組み合わせる方法であってもよい。
【0021】
なお、フォトマスク形状のデータ(パターン情報)に従って定められる位置とは、半導体膜のうち、結晶化後に、フォトリソグラフィー技術によって、島状半導体層Bにパターニング加工することで得られ、薄膜トランジスタのチャネル領域、ソース領域、ドレイン領域となる部分である。
【0022】
また、本発明において、レーザー光照射前に、半導体膜をフォトリソグラフィー技術によって、薄膜トランジスタの活性層形成領域を内包する特定領域である島状半導体膜Aにパターニング加工すること、および、半導体膜の一部にマーカーを形成することが必要である。このマーカーは前記第4の手段を実現するために必要なものである。また、前記島状半導体層Aは、前記島状半導体層Bよりも一回り大きい。図2に、島状半導体層Aの例として500を、島状半導体層Bの例として501を示している。つまり、最終的にトランジスタのチャネル領域、ソース領域、ドレイン領域となる島状半導体層Bは、前記島状半導体層Aに含まれているという形態である。
【0023】
前記第1の手段から第4の手段を有するレーザー照射装置を用いて、島状半導体層Aを結晶化する。このとき、第4の手段を用いて、絶縁表面に形成された半導体膜のうち、パターニング加工後に基板上に島状半導体層Bとして残される部分をフォトマスク形状のデータに従って把握する。そして、前記マーカーを位置基準として、前記島状半導体層Aに選択的にレーザー光を照射して、結晶化領域を形成する。
【0024】
次に、島状半導体層Aの外周部分をフォトリソグラフィー技術によってエッチングし、島状半導体層Bにパターニング加工する。この島状半導体層Bをトランジスタの活性層とする。
【0025】
上述したように、本発明では、基板面内の半導体膜全体にレーザー光を走査して照射するのではなく、少なくとも必要不可欠な部分が最低限結晶化できるようにレーザー光を照射する。つまり、半導体膜を結晶化させた後、島状半導体層Bへのパターニング加工によって、除去される部分にレーザー光を照射する時間を省くことができる。そのため、レーザー結晶化にかかる時間を短縮化することができ、かつ、基板の処理速度を向上させることができる。
【0026】
また、島状半導体層Aを形成後、レーザー光を照射し、その後、トランジスタの活性層となる島状半導体層Bを形成することは、TFTの配置に合わせた結晶粒の位置制御をより確かなものとするために必要となる。
【0027】
以上までの構成を従来のSLS法に対して適用することにより、従来のSLS法の基板処理効率(スループット)が悪いという問題を解決し、かつ、TFTの配置に合わせた結晶粒の位置制御をより確かなものとするための手段となる。
【0028】
さらに本発明により、レーザー結晶化にかかる時間を短縮化することができ、かつ、基板の処理速度を向上させることができる方法、かつ、TFTの配置に合わせた結晶粒の位置制御をより確かなものとする方法に加えて、従来のSLS法のように基板表面におけるレーザー光の強度の形状をスリット状に加工するためのマスクを光学系に組み込む必要のない簡便な方法が提供される。
【0029】
スーパーラテラル成長をさせるためには、ラテラル結晶成長の方向(つまり、レーザー照射後に半導体膜の固液界面が移動する方向。)における、レーザー光の空間的なエネルギー分布を急激に変化させる必要がある。つまり、レーザー光の照射領域と非照射領域との間にある、光強度の減衰領域巾を極力なくす必要がある。良好なスーパーラテラル成長が可能である減衰領域巾を定義すると、光強度のピーク位置から、強度が50%になるまでの減衰領域巾が10μm以下である。
【0030】
従来のSLS法では、エキシマレーザーを用いているため、通常の光学系だけでは、スーパーラテラル成長に必要な集光性を得ることができない。そのために、レーザー光を部分的に遮光するために、スリット状のマスクを用いる必要があったと考えられる。
【0031】
前記レーザー光の光源は、パルス発振の固体レーザー発振装置の第2高調波(または第3高調波、第4高調波)を照射する装置とする。固体レーザーは、エキシマレーザーと比較して射出されるレーザー光の広がり角が小さいため、このレーザー構成ならば、通常の光学系レンズとして用いられるシリンドリカルレンズだけで、スーパーラテラル成長に最適な、レーザー光の空間的なビーム強度プロファイルにビームを集光することができる。
【0032】
また、基板処理効率を高めるために、SLS法に最適な、繰り返し周波数と送りピッチにすることが望ましく、以下にその条件について説明する。送りピッチとは、レーザー光の1パルス毎の基板ステージ移動距離のことである。SLS法では1ショット毎のスーパーラテラル成長距離に限度があるため、前記送りピッチを大きくするだけでは、基板処理効率を高めることにならない。送りピッチを高くするならばレーザー光の繰り返し周波数もそれにあわせて高くする必要がある。従来のSLS法で使用されているXeClエキシマレーザーは最大300Hzである。一方、パルス発振の固体レーザー発振装置は、繰り返し周波数を、最大で数MHzにすることができる。従って、パルス発振の固体レーザー発振装置を繰り返し周波数で照射することによって、従来のSLS法と比較して、大幅に処理能力を向上できる。繰り返し周波数の上限は、レーザー光ショット毎にスーパーラテラル成長に必要なエネルギー密度が確保できる範囲で決定すればよく、これはパルス発振固体レーザー発振装置本体の最大出力で決定される。(他の条件が同じならば、周波数を高くすると、レーザーパルス毎のエネルギー密度は減少するため)
【0033】
さらに、固体レーザー発振装置では、従来のフラッシュランプ励起ではなく、半導体レーザー励起固体レーザー発振装置にするほうが、レーザー光エネルギーの安定性が大きく改善し、より結晶性のバラツキが小さな半導体膜をつくることができる。したがって、よりTFT特性のバラツキの少ない半導体装置を作製することが可能となる。
【0034】
また、エキシマレーザー照射装置と比較すると固体レーザー発振装置の方がメンテナンス性が良い。
【0035】
また、エキシマレーザーと比較すると固体レーザーのパルス幅の方が長い。このようにパルス幅を長くすることによって、結晶溶融時間が長くなるので結晶粒を大きくすることができる。
【0036】
また、パルス幅を長くすることによって、レーザーが照射される半導体表面と、半導体膜とその下面に接する膜との界面(例えば、下地膜)との温度差を小さくすることができる。このように温度差を小さくすると、核発生速度が小さくなる。
【0037】
図14にパルス幅と結晶化時の下地膜温度との関係をシミュレーションした結果を示す。半導体表面の最高到達温度を1500K、2000K、2500Kとしたとき、いずれの場合においてもパルス幅が長くなるにつれ、下地膜温度は上昇していき、やがて一定となる傾向を示している。また、パルス幅は50ns以上、好ましくは100ns以上であれば下地膜温度と界面の最高到達温度との温度差を小さくすることができ、核発生速度を小さくすることが可能となる。
次表に、SLS法を前提にした、XeClガスレーザー照射装置とNd:YLF固体レーザー照射装置とを比較したものを示す。
【0038】
【表1】
【0039】
以上の構成により、人工的に制御したスーパーラテラル成長による大結晶粒を連続的に形成させることができ、かつ、レーザー結晶化工程における基板処理効率を高めることができ、かつ、TFTの配置に合わせた結晶粒の位置制御をより確かなものとすることができ、かつ、従来のSLS法のように基板表面におけるレーザー光の強度の形状をスリット状に加工するためのマスクを光学系に組み込む必要のない簡便なレーザー照射方法を用いた半導体装置の作製方法を提供することができる。
【0040】
尚、本発明において半導体装置とは、半導体特性を利用することで機能しうる装置全般(例えば、液晶表示パネルに代表される電子装置、およびその電子装置を部品として搭載した電気器具)を含んでいる。
【0041】
【発明の実施の形態】
以下、本発明の実施の態様について図面を参照して詳細に説明する。
図1に本発明のレーザー照射方法のブロック図を示す。図1において、被処理物107に対するパルスレーザー光の照射位置を制御する第1の手段として、2つの方法示している。一つの方法は、ステージコントローラ101によってステージ108を駆動することで、ステージ上に設置している被処理物107(基板)の位置を変える方法である。もう一方は、基板位置を固定した状態で光学系103を用いてレーザー光スポットの照射位置を移動させる方法である。本発明では、上記2つのいずれの方法であってもよく、また、上記2つの方法を組み合わせる方法であってもよい。
【0042】
上記2つの方法は、いずれもレーザー光スポット位置の基板に対する相対位置を変化させることを意味し、これを便宜上「(レーザー光スポットを)走査する」として示す。
【0043】
また、レーザー照射装置100は、パルスレーザー光を発振する第2の手段に相当するパルスレーザー発振装置102を有している。パルスレーザー発振装置102は、処理の目的によって適宜変えることが可能である。また、2つのパルスレーザー発振装置を組み合わせて使用しても良い。本発明では、公知のレーザーを用いることができる。レーザーは、パルス発振の気体レーザー発振装置もしくは固体レーザー発振装置を用いることができるが、パルス発振の気体レーザーを使用した場合、コンピュータ104を使用したフォトマスク形状のデータパターンによる制御のみ適用され、その他の構成は通常のSLS法に準ずることとなる。本実施形態ではパルス発振の固体レーザー発振装置を用いた場合について説明する。
【0044】
パルス発振固体レーザー発振装置として、Cr3+、Cr4+、Nd3+、Er3+、、Ce3+、Co2+、Ti3+、Yb3+、又はV3+を不純物としてドーピングされたYAGレーザー、YVO4レーザー、YLFレーザー、YAlO3レーザー、ガラスレーザー、ルビーレーザー、アレキサンドライドレーザー、Ti:サファイアレーザー、フォルステライトレーザー(Mg2SiO4)発振装置から選ばれた一種または複数種を光源とするものが挙げられる。
【0045】
当該レーザーの基本波はドーピングする材料によって異なるが、1μm前後の基本波を有するレーザー光が得られる。基本波に対する第2高調波、第3高調波および第4高調波は、非線形光学素子を用いることで得ることができる。
【0046】
また、レーザー照射装置100は、パルスレーザー発振装置102から発振されるレーザー光の被処理物におけるビームスポットを加工することができる、第3の手段に相当する光学系103を有している。パルスレーザー発振装置102から射出されたレーザー光の形状は、ロッド形状が円筒形であれば円状となり、スラブ型であれば矩形状となる。このようなレーザー光を光学系により、さらに成形することにより、レーザー光の被処理物107の表面におけるビームスポットを所望の形状にすることができる。また、処理の目的によっては、ビームを加工する際にテレスコープやホモジナイザーなどを光学系103に組み込んでも良い。
【0047】
さらに、レーザー照射装置100は、第4の手段に相当するコンピュータ104を有している。コンピュータ104はパルスレーザー発振装置102の発振を制御し、かつ、レーザー光のビームスポットがマスクパターンのデータに従って定められる位置を覆うように、第1の手段に相当するステージコントローラ101を制御することができる。なお、このレーザー照射方法は、上記4つの手段の他に、被処理物の温度を調節する手段を備えていても良い。
【0048】
図2を用いて、レーザー光パルス毎に、基板とレーザー光スポットの相対位置をずらして(走査して)いく様子を示している。ビームスポット507a、507b、507cの拡大図を示す。
【0049】
図2の507aは、あるパルス照射時のレーザー光ビームスポット位置であり、507bは次のパルス照射時のレーザー光ビームスポット位置であり、507cはさらに次のパルス照射時のレーザー光ビームスポット位置を示す。また、509aおよび509bはレーザー光の1パルス毎の基板ステージ移動距離(送りピッチ)を示している。この送りピッチは0.3μm以上かつ5μm以下、より好ましくは0.7μm以上3μm以下であることが必要である。
【0050】
また、レーザー光は、一般的にビームスポットのエッジの部分におけるエネルギー密度が他の部分よりも低くなっており、被処理物への処理が均一に行えない場合がある。よって、レーザー光のビームスポット507a長尺方向のエッジ部分と、結晶化後に半導体膜をパターニングすることで得られる島状半導体膜Aに相当する部分500とが重なることのないように、レーザー光を照射することが望ましい。例えば、線状のビームスポットを走査する場合には、図2に示す508の領域は、前記島状半導体膜Aに相当する部分500には照射されないようにする。
【0051】
なお、結晶化後の半導体膜をTFTの活性層として用いる場合、その走査方向がチャネル形成領域のキャリアが移動する方向と並行になるように定めるのが望ましい。これについて図4(A)と図4(B)で示す。図4の529と539は、レーザー照射前に島状半導体層Aとして形成している。528と538は、レーザー照射後に島状半導体層Bとして形成される領域を示している。
図4(A)ではチャネル形成領域が1つ設けられているシングルゲートTFTの活性層の一例を示している。島状半導体層Bを構成するチャネル形成領域520、ソース領域またはドレイン領域となる不純物領域521、522が設けられている。本発明のレーザー発振装置を用いて半導体膜を結晶化させるとき、レーザー光の走査方向が矢印に示すように、チャネル形成領域のキャリアの移動する方向(チャネル長方向)と並行になるように、走査方向を定めるようにする。523はレーザー光のビームスポットを示しており、矢印の方向に走査する。
また、図4(B)では、チャネル形成領域が3つ設けられているトリプルゲートTFTの活性層の一例を示しており、チャネル形成領域530を挟むように不純物領域533、534が設けられている。また、チャネル形成領域531を挟むように不純物領域534、535が設けられており、さらにチャネル形成領域532を挟むように不純物領域535、536が設けられている。そして、本発明のレーザー発振装置を用いて半導体膜を結晶化させるとき、レーザー光は矢印の方向に走査する。
【0052】
ただし、アクティブマトリックスディスプレイに使われるTFTは、画素部、信号線駆動回路部、走査線駆動回路部において、活性層チャネル形成領域のキャリアが移動する方向が異なることが、回路レイアウトの都合上よくある。このような場合にも、本発明は有効であることを図3を用いて説明する。
図3では走査線駆動回路領域512とその他の領域とで、レーザー光の走査方向を変更させている場合について示す。まず、基板上に形成されているマーカーを位置基準として、図3(A)に示すように、信号線駆動回路となる領域511と画素部となる領域510をレーザー照射する。
【0053】
次に、図3(B)に示すように、基板ステージを90°回転させて、基板上に形成されているマーカーを再度読み取り、この位置情報から、走査線駆動回路となる領域512をレーザー照射する。このようにすることで、基板内でのレーザー光スポットの相対的な移動方向を変化させて照射することが可能である。
また、レーザー照射処理中であっても、一時的にレーザー光を基板面に照射したくない場合もありえる。このような場合には、レーザー光を一時的に完全に遮蔽することができるAO(音響光学)光変調素子を被処理物である基板とレーザー発振装置との間の光学系に設ければよい。
【0054】
なお、レーザー光の照射位置を定めるためには、半導体膜に対するマスクの位置を定めるためのマーカーを、半導体膜に形成する必要がある。図5に、アクティブマトリクス型の半導体装置を作製するために成膜された半導体膜において、マーカーを形成する位置を示す。なお、図5(A)は1つの基板から1つの半導体装置を作製する例を示しており、図5(B)は1つの基板から4つの半導体装置を作製する例を示している。
【0055】
図5(A)において540は基板上に成膜された半導体膜であり、破線541が画素部、破線542が信号線駆動回路、破線543が走査線駆動回路の形成される部分に相当する。544はマーカーが形成される部分(マーカー形成部)であり、半導体膜の4隅に位置するように設けられている。
【0056】
なお図5(A)ではマーカー形成部544を4つそれぞれ4隅に設けたが、本発明はこの構成に限定されない。半導体膜におけるレーザー光の走査部分と、半導体膜のパターニングのマスクとの位置合わせをすることができるのであれば、マーカー形成部の位置及びその数は上述した形態に限定されない。
【0057】
図5(B)において550は基板上に成膜された半導体膜であり、破線551は後の工程において基板を分断するときのスクライブラインである。図5(B)では、スクライブライン551に沿って基板を分断することで、4つの半導体装置を作製することができる。なお分断により得られる半導体装置の数はこれに限定されない。
【0058】
552はマーカーが形成される部分(マーカー形成部)であり、半導体膜の4隅に位置するように設けられている。なお図5(B)ではマーカー形成部552を4つそれぞれ4隅に設けたが、本発明はこの構成に限定されない。半導体膜におけるレーザー光の走査部分と、半導体膜のパターニングのマスクとの位置合わせをすることができるのであれば、マーカー形成部の位置及びその数は上述した形態に限定されない。
【0059】
なおマーカーは、従来のフォトリソグラフィ工程で島状半導体膜Aをパターニング形成する工程で同時に形成する。
上記構成により、半導体膜を結晶化させた後、島状半導体膜B形成により除去される半導体膜領域にレーザー光を照射する時間を省くことができるので、レーザー光照射にかかる時間を短縮化することができ、なおかつ基板の処理速度を向上させることができる。
【0060】
【実施例】
(実施例1)
本実施例ではアクティブマトリクス基板の作製方法について図6〜図9を用いて説明する。ここではCMOS回路、及び駆動回路と、画素TFT、保持容量とを有する画素部を同一基板上に形成された基板を、便宜上アクティブマトリクス基板と呼ぶ。
【0061】
まず、本実施例ではバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板600を用いる。なお、基板600としては、石英基板やシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本実施例の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。
【0062】
次いで、基板600上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地膜601を公知の手段(スパッタ法、LPCVD法、プラズマCVD法等)により形成する。本実施例では下地膜601として下地膜601a、601bの2層の下地膜を用いるが、前記絶縁膜の単層膜または2層以上積層させた構造を用いても良い(図6(A))。
【0063】
次いで、下地膜601上に、公知の手段(スパッタ法、LPCVD法、プラズマCVD法等)により25〜150nm(好ましくは30〜120nm)の厚さで非晶質半導体膜692を形成する(図6(A))。なお、本実施例では非晶質半導体膜を成膜しているが、微結晶半導体膜、結晶性半導体膜であっても良い。また、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を用いても良い。
【0064】
次に、非晶質半導体膜692をパターニングし、フッ化ハロゲン、例えば、ClF、ClF3、BrF、BrF3、IF、IF3等を含む雰囲気で異方性ドライエッチング法によりエッチングすることで、島状半導体膜Aとなる693a、693b、693cを形成する(図6(B))。
【0065】
次に、島状半導体膜Aの693a、693b、693cをレーザー結晶化法により結晶化させる。レーザー結晶化法は、本発明のレーザー照射方法を用いて行なう。具体的には、レーザー照射装置のコンピューターに入力されたマスクの情報に従って、島状半導体膜Aの693a、693b、693cに選択的にレーザー光を照射する。もちろん、レーザー結晶化法だけでなく、他の公知の結晶化法(RTAやファーネスアニール炉を用いた熱結晶化法、結晶化を助長する金属元素を用いた熱結晶化法等)と組み合わせて行ってもよい。
【0066】
本発明のレーザー照射方法では、公知のレーザー光源のうち、パルス発振の気体レーザー発振装置もしくは固体レーザー発振装置を用いることができるが、パルス発振の気体レーザーを使用した場合、コンピュータ104を使用したフォトマスク形状のデータパターンによる制御のみ適用され、その他の構成は通常のSLS法に準ずることとなる。本実施例ではパルス発振のNd:YLFレーザーを用いた場合について説明する。
【0067】
図10はレーザー結晶化処理装置を示したものである。図10では、Nd:YLFレーザー発振装置1101を用いて出力1.5W、繰り返し周波数1kHzの条件で使用する場合を例にする。レーザー発振装置1101は共振器の中にYLF結晶と非線形光学素子を入れて、波長527nmの第2高調波を射出する方式であるとするが、無論、非線形光学素子が共振器の外側にある場合でもよい。さらに、このレーザー発振装置1101は、ロッド形状が円筒形であり、レーザー発振装置1101から射出直後のビームスポット形状は円状であるとするが、仮にロッド形状がスラブ型であり、射出直後のビームスポット形状は矩形状であっても、以下に示すように、光学系により、ビームスポットを所望の形状に成形できる。
【0068】
このNd:YLFレーザーは、ビームの拡がり角が3ミリラジアンであり、エキシマレーザと比較すると小さい。また、ビームサイズは射出口で直径2mm程度であるが、射出口から20cm離れた位置では直径1cm程度に広がってしまう。この位置に焦点距離f=600mmの凸レンズ1102を一枚入れると、ビームサイズは直径約10mmの平行光になる。図10の光学ミラー1103〜1105で反射されたレーザー光は、図10のY方向に曲率を有する凸シリンドリカルレンズ1106によりレーザー光を集光する。ここでY方向は、半導体膜面上におけるレーザー光のビームスポットの移動方向であり、ビームスポットの短尺方向となる。また、図10のX方向は半導体膜面上におけるレーザー光のビームスポットの長尺方向になり、半導体膜面上におけるレーザー光のビームスポットの移動方向と直角をなす方向である。(光学ミラー1103〜1105は装置のレイアウト上、入れているものであり、本質的に必要とするわけではない。)以上の構成で、照射面となる半導体膜面上におけるビームスポットは10mm×10μmの線状形ビームになる。
【0069】
ただし、照射面にて、矩形状または楕円形状または線形状のレーザー光に成形する方法はこの限りではない。図示しないが、光学ミラー1103と凸シリンドリカルレンズ1106の間に凹シリンドリカルレンズをいれて、ビームスポットの長尺方向を長くすることが可能である。また、その凹シリンドリカルレンズとレーザー発振装置1101との間に、レーザー光を平行光とするためのビームコリメーターや、レーザー光を広げるためのビームエキスパンダーを入れることも可能である。また、ここでは出力1.5Wのレーザー光源でビームスポットは10mm×10μmの線状形ビームにする方法を示したが、さらに高出力のレーザー光源の場合には、短尺方向のビームスポットサイズは変えずに、長尺方向のサイズのみ長くすることが望ましい。(現在、出力20Wで使用可能なLD励起Nd:YLFレーザー発振装置が市販されている。)
【0070】
半導体膜面上におけるレーザー光のビームスポットの相対位置を動かすために、基板ステージ1109をY方向(ビームスポットの短尺方向)にスイープする。レーザーパルスの繰り返し周波数1kHzで、基板ステージのスィープ速度を3.0mm/秒とすると、レーザーパルスを1回照射するごとに、基板とビームスポットの相対位置はY方向に3μmずれて(送りピッチが3μm)いる。
【0071】
図11(a)は、本実施例のレーザー照射方法で結晶化したシリコン膜を、セコ・エッチング(Secco Etching)によって結晶粒界を顕在化させた後のSEM観察像である。図11(b)は、図11(a)の結晶大きさおよび結晶粒界をわかりやすく図示したものである。これから、レーザー光のビームスポットの走査したY方向に、スーパーラテラル成長した結晶が連続的に形成されていることがわかる。なお、レーザビームスポットの走査方向と垂直方向に粒界が周期的に存在しているが、この周期は、ちょうどレーザーパルスを1回照射するごとの送りピッチである3μmに対応していることがわかる。
【0072】
上述したレーザー結晶化によって、結晶性が高められた島状半導体膜Aの694a、694b、694cが形成される(図6(C))。
次に、島状半導体膜Aの694a、694b、694cを所望の形状にパターニングして、島状半導体膜Bの602〜606を形成する(図6(D))。
【0073】
島状半導体膜Bの602〜606を形成した後、TFTのしきい値を制御するために微量な不純物元素(ボロンまたはリン)のドーピングを行ってもよい。また、このしきい値制御のための不純物ドーピングは、レーザー結晶化前におこなってもよいし、ゲート絶縁膜成膜後におこなうことも可能である。
【0074】
次いで、島状の半導体膜602〜606を覆うゲート絶縁膜607を形成する。ゲート絶縁膜607はプラズマCVD法またはスパッタ法を用い、厚さを40〜150nmとして珪素を含む絶縁膜で形成する。本実施例では、プラズマCVD法により110nmの厚さで酸化窒化珪素膜(組成比Si=32%、O=59%、N=7%、H=2%)で形成した。勿論、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【0075】
また、酸化珪素膜を用いる場合には、プラズマCVD法でTEOS(Tetraethyl Ortho Silicate)とO2とを混合し、反応圧力40Pa、基板温度300〜400℃とし、高周波(13.56MHz)電力密度0.5〜0.8W/cm2で放電させて形成することができる。このようにして作製される酸化珪素膜は、その後400〜500℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【0076】
次いで、ゲート絶縁膜607上に膜厚20〜100nmの第1の導電膜608と、膜厚100〜400nmの第2の導電膜609とを積層形成する。本実施例では、膜厚30nmのTaN膜からなる第1の導電膜608と、膜厚370nmのW膜からなる第2の導電膜609を積層形成した。TaN膜はスパッタ法で形成し、Taのターゲットを用い、窒素を含む雰囲気内でスパッタする。また、W膜は、Wのターゲットを用いたスパッタ法で形成した。その他に6フッ化タングステン(WF6)を用いる熱CVD法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、W膜の抵抗率は20μΩcm以下にすることが望ましい。W膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、W膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、本実施例では、高純度のW(純度99.9999%)のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してW膜を形成することにより、抵抗率9〜20μΩcmを実現することができる。
【0077】
なお、本実施例では、第1の導電膜608をTaN、第2の導電膜609をWとしたが、特に限定されず、いずれもTa、W、Ti、Mo、Al、Cu、Cr、Ndから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶珪素膜に代表される半導体膜を用いてもよい。また、AgPdCu合金を用いてもよい。また、第1の導電膜をタンタル(Ta)膜で形成し、第2の導電膜をW膜とする組み合わせ、第1の導電膜を窒化チタン(TiN)膜で形成し、第2の導電膜をW膜とする組み合わせ、第1の導電膜を窒化タンタル(TaN)で形成し、第2の導電膜をWとする組み合わせ、第1の導電膜を窒化タンタル(TaN)膜で形成し、第2の導電膜をAl膜とする組み合わせ、第1の導電膜を窒化タンタル(TaN)膜で形成し、第2の導電膜をCu膜とする組み合わせとしてもよい。
【0078】
また、2層構造に限定されず、例えば、タングステン膜、アルミニウムとシリコンの合金(Al−Si)膜、窒化チタン膜を順次積層した3層構造としてもよい。また、3層構造とする場合、タングステンに代えて窒化タングステンを用いてもよいし、アルミニウムとシリコンの合金(Al−Si)膜に代えてアルミニウムとチタンの合金膜(Al−Ti)を用いてもよいし、窒化チタン膜に代えてチタン膜を用いてもよい。なお、導電膜の材料によって、適宜最適なエッチングの方法や、エッチャントの種類を選択することが重要である。
【0079】
次に、フォトリソグラフィ法を用いてレジストからなるマスク610〜615を形成し、電極及び配線を形成するための第1のエッチング処理を行う。第1のエッチング処理では第1及び第2のエッチング条件で行う。(図7(B))本実施例では第1のエッチング条件として、ICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用い、エッチング用ガスにCF4とCl2とO2とを用い、それぞれのガス流量比を25:25:10(sccm)とし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成してエッチングを行う。基板側(試料ステージ)にも150WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。この第1のエッチング条件によりW膜をエッチングして第1の導電層の端部をテーパー形状とする。
【0080】
この後、レジストからなるマスク610〜615を除去せずに第2のエッチング条件に変え、エッチング用ガスにCF4とCl2とを用い、それぞれのガス流量比を30:30(sccm)とし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成して約30秒程度のエッチングを行った。基板側(試料ステージ)にも20WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。CF4とCl2を混合した第2のエッチング条件ではW膜及びTaN膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、10〜20%程度の割合でエッチング時間を増加させると良い。
【0081】
上記第1のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第1の導電層及び第2の導電層の端部がテーパー形状となる。このテーパー部の角度は15〜45°となる。こうして、第1のエッチング処理により第1の導電層と第2の導電層から成る第1の形状の導電層617〜622(第1の導電層617a〜622aと第2の導電層617b〜622b)を形成する。616はゲート絶縁膜であり、第1の形状の導電層617〜622で覆われない領域は20〜50nm程度エッチングされ薄くなった領域が形成される。
【0082】
次いで、レジストからなるマスクを除去せずに第2のエッチング処理を行う。(図7(C))ここでは、エッチングガスにCF4とCl2とO2とを用い、W膜を選択的にエッチングする。この時、第2のエッチング処理により第2の導電層628b〜633bを形成する。一方、第1の導電層617a〜622aは、ほとんどエッチングされず、第2の形状の導電層628〜633を形成する。
【0083】
そして、レジストからなるマスクを除去せずに第1のドーピング処理を行い、島状の半導体膜にn型を付与する不純物元素を低濃度に添加する。ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を1×1013〜5×1014atoms/cm2とし、加速電圧を40〜80keVとして行う。本実施例ではドーズ量を1.5×1013atoms/cm2とし、加速電圧を60keVとして行う。n型を付与する不純物元素として15族に属する元素、典型的にはリン(P)または砒素(As)を用いるが、ここではリン(P)を用いる。この場合、導電層628〜633がn型を付与する不純物元素に対するマスクとなり、自己整合的に不純物領域623〜627が形成される。不純物領域623〜627には1×1018〜1×1020atoms/cm3の濃度範囲でn型を付与する不純物元素を添加する。
【0084】
レジストからなるマスクを除去した後、新たにレジストからなるマスク634a〜634cを形成して第1のドーピング処理よりも高い加速電圧で第2のドーピング処理を行う。イオンドープ法の条件はドーズ量を1×1013〜1×1015atoms/cm2とし、加速電圧を60〜120keVとして行う。ドーピング処理は第2の導電層628b、630b、632bを不純物元素に対するマスクとして用い、第1の導電層のテーパー部の下方の島状の半導体膜に不純物元素が添加されるようにドーピングする。続いて、第2のドーピング処理より加速電圧を下げて第3のドーピング処理を行って図8(A)の状態を得る。イオンドープ法の条件はドーズ量を1×1015〜1×1017atoms/cm2とし、加速電圧を50〜100keVとして行う。第2のドーピング処理および第3のドーピング処理により、第1の導電層と重なる低濃度不純物領域636、642、648には1×1018〜5×1019atoms/cm3の濃度範囲でn型を付与する不純物元素を添加され、高濃度不純物領域635、638、641、644、647には1×1019〜5×1021atoms/cm3の濃度範囲でn型を付与する不純物元素を添加される。
【0085】
もちろん、適当な加速電圧にすることで、第2のドーピング処理および第3のドーピング処理は1回のドーピング処理で、低濃度不純物領域および高濃度不純物領域を形成することも可能である。
【0086】
次いで、レジストマスクを除去した後、新たにレジストマスク650a〜650cを形成して第4のドーピング処理を行う。この第4のドーピング処理により、pチャネル型TFTの活性層となる島状の半導体膜に前記一導電型とは逆の導電型を付与する不純物元素が添加された不純物領域653、654、659、660を形成する。第2の導電層628b〜632bを不純物元素に対するマスクとして用い、p型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。本実施例では、不純物領域653、654、659、660はジボラン(B2H6)を用いたイオンドープ法で形成する。(図8(B))この第4のドーピング処理の際には、nチャネル型TFTを形成する島状の半導体膜はレジストからなるマスク650a〜650cで覆われている。第1乃至3のドーピング処理によって、不純物領域653、659にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもp型を付与する不純物元素の濃度を1×1019〜5×1021atoms/cm3となるようにドーピング処理することにより、pチャネル型TFTのソース領域およびドレイン領域として機能するために何ら問題は生じない。
【0087】
以上までの工程で、それぞれの島状の半導体膜に不純物領域が形成される。次いで、活性化処理をおこなう。活性化処理は、公知のレーザー活性化、熱活性化またはRTA活性化のいずれでもよい。また、レーザー活性化処理工程の位置は、第1の層間絶縁膜を形成した後でも良い。
【0088】
次いで、レジストからなるマスク650a〜650cを除去して第1の層間絶縁膜661を形成する。この第1の層間絶縁膜661としては、プラズマCVD法またはスパッタ法を用い、厚さを100〜200nmとして珪素を含む絶縁膜で形成する。本実施例では、プラズマCVD法により膜厚150nmの酸化窒化珪素膜を形成した。勿論、第1の層間絶縁膜661は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【0089】
そして、加熱処理(300〜550℃で1〜12時間の熱処理)を行うと水素化を行うことができる。この工程は第1の層間絶縁膜661に含まれる水素により島状の半導体膜のダングリングボンドを終端する工程である。第1の層間絶縁膜の存在に関係なく島状の半導体膜を水素化することができる。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)や、3〜100%の水素を含む雰囲気中で300〜650℃で1〜12時間の加熱処理を行っても良い。
【0090】
次いで、第1の層間絶縁膜661上に無機絶縁膜材料または有機絶縁物材料から成る第2の層間絶縁膜662を形成する。本実施例では、膜厚1.6μmのアクリル樹脂膜を形成したが、粘度が10〜1000cp、好ましくは40〜200cpのものを用い、表面に凸凹が形成されるものを用いる。
【0091】
本実施例では、鏡面反射を防ぐため、表面に凸凹が形成される第2の層間絶縁膜を形成することによって画素電極の表面に凸凹を形成した。また、画素電極の表面に凹凸を持たせて光散乱性を図るため、画素電極の下方の領域に凸部を形成してもよい。その場合、凸部の形成は、TFTの形成と同じフォトマスクで行うことができるため、工程数の増加なく形成することができる。なお、この凸部は配線及びTFT部以外の画素部領域の基板上に適宜設ければよい。こうして、凸部を覆う絶縁膜の表面に形成された凸凹に沿って画素電極の表面に凸凹が形成される。
【0092】
また、第2の層間絶縁膜662として表面が平坦化する膜を用いてもよい。その場合は、画素電極を形成した後、公知のサンドブラスト法やエッチング法等の工程を追加して表面を凹凸化させて、鏡面反射を防ぎ、反射光を散乱させることによって白色度を増加させることが好ましい。
【0093】
次に、第2の層間絶縁膜662を形成した後、第2の層間絶縁膜662に接するように、第3の層間絶縁膜672を形成する。そして、駆動回路686において、各不純物領域とそれぞれ電気的に接続する配線663〜667を形成する。なお、これらの配線は、膜厚50nmのTi膜と、膜厚500nmの合金膜(AlとTiとの合金膜)との積層膜をパターニングして形成する。もちろん、二層構造に限らず、単層構造でもよいし、三層以上の積層構造にしてもよい。また、配線の材料としては、AlとTiに限らない。例えば、TaN膜上にAlやCuを形成し、さらにTi膜を形成した積層膜をパターニングして配線を形成してもよい。(図9)
【0094】
また、画素部687においては、画素電極670、ゲート配線669、接続電極668を形成する。この接続電極668によりソース配線(633aと633bの積層)は、画素TFTと電気的な接続が形成される。また、ゲート配線669は、画素TFTのゲート電極と電気的な接続が形成される。また、画素電極670は、画素TFTのドレイン領域658と電気的な接続が形成され、さらに保持容量を形成する一方の電極として機能する島状の半導体膜606と電気的な接続が形成される。また、画素電極670としては、AlまたはAgを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いることが望ましい。
【0095】
以上の様にして、nチャネル型TFT681とpチャネル型TFT682からなるCMOS回路、及びnチャネル型TFT683を有する駆動回路686と、画素TFT684、保持容量685とを有する画素部687を同一基板上に形成することができる。こうして、アクティブマトリクス基板が完成する。
【0096】
駆動回路686のnチャネル型TFT681はチャネル形成領域637、ゲート電極の一部を構成する第1の導電層628aと重なる低濃度不純物領域636(GOLD領域)、ソース領域またはドレイン領域として機能する高濃度不純物領域652を有している。このnチャネル型TFT681と電極666で接続してCMOS回路を形成するpチャネル型TFT682にはチャネル形成領域640、ソース領域またはドレイン領域として機能する高濃度不純物領域653と、n型を付与する不純物元素およびp型を付与する不純物元素が導入された不純物領域654を有している。また、nチャネル型TFT683にはチャネル形成領域643、ゲート電極の一部を構成する第1の導電層630aと重なる低濃度不純物領域642(GOLD領域)、ソース領域またはドレイン領域として機能する高濃度不純物領域656を有している。
【0097】
画素部の画素TFT684にはチャネル形成領域646、ゲート電極の外側に形成される低濃度不純物領域645(LDD領域)、ソース領域またはドレイン領域として機能する高濃度不純物領域658を有している。また、保持容量685の一方の電極として機能する島状の半導体膜には、n型を付与する不純物元素およびp型を付与する不純物元素が添加されている。保持容量685は、絶縁膜616を誘電体として、電極(632aと632bの積層)と、島状の半導体膜とで形成している。
【0098】
本実施例の画素構造は、ブラックマトリクスを用いることなく、画素電極間の隙間が遮光されるように、画素電極の端部をソース配線と重なるように配置形成する。
【0099】
(実施例2)
本実施例では、本発明のレーザー照射方法を用いたTFTの作製方法について説明する。
【0100】
まず、図12(A)に示すように、絶縁表面上に非晶質半導体膜を成膜し、該非晶質半導体膜をエッチングすることで、島状の半導体膜6001、6002を形成する。図12(G)は、図12(A)の上面図であり、A−A‘における断面図が図12(A)に相当する。次に図12(B)に示すように、島状の半導体膜6001、6002を覆うように非晶質半導体膜6003を成膜する。成膜直前に希フッ酸洗浄によって表面酸化膜を除去後、直ちに成膜することが望ましい。図12(H)は、図12(B)の上面図であり、A−A‘における断面図が図12(B)に相当する。
【0101】
次に、図12(C)に示すように、非晶質半導体膜6003をパターニング加工することで、島状の半導体膜6001、6002を覆った島状半導体膜Aの6004が形成される。図12(I)は、図12(C)の上面図であり、A−A‘における断面図が図12(C)に相当する。次に、図12(D)に示すように、島状半導体膜Aの6004に、選択的にレーザー光を照射して、結晶性を高める。図12(J)は、図12(D)の上面図であり、A−A‘における断面図が図12(D)に相当する。
【0102】
次に、図12(E)に示すように、結晶性が高められた島状半導体膜Aの6004をパターニングし、島状半導体膜Bとなる6008を形成する。図12(K)は、図12(E)の上面図であり、A−A‘における断面図が図13(E)に相当する。そして、図12(F)に示すように、島状半導体膜Bの6008を活性層とする、TFTを形成する。以下の具体的な作製工程はTFTの形状によって異なるが、代表的には島状半導体膜Bの6008に接するようにゲート絶縁膜6009を形成する工程と、ゲート絶縁膜上にゲート電極6010を形成する工程と、アイランド6008に不純物領域6011、6012とチャネル形成領域6013を形成する工程と、ゲート絶縁膜6009、ゲート電極6010及びアイランド6008を覆って層間絶縁膜6014を形成する工程と、不純物領域6011、6012に接続した配線6015、6016を層間絶縁膜6014上に形成する工程とが行われる。図12(L)は、図12(F)の上面図であり、A−A‘における断面図が図12(F)に相当する。
【0103】
なお、不純物領域6011、6012の半導体膜厚は、チャネル形成領域6013の半導体膜厚よりも厚くなっており、不純物領域のシート抵抗を下げることができ、良好なトランジスタ特性を得るには、好ましい。
【0104】
(実施例3)
本実施例では、触媒を用いて半導体膜を結晶化させる工程を含む場合の、実施例を示す。実施例1とは異なる点のみ示す。触媒元素を用いる場合、特開平7−130652号公報、特開平8−78329号公報で開示された技術を用いることが望ましい。
【0105】
非晶質半導体膜を成膜後にNiを用いて固相結晶化させる。以後、この結晶化方法をNiSPCとよぶ。例えば特開平7−130652号公報に開示されている技術を用いる場合、重量換算で10ppmのニッケルを含む酢酸ニッケル塩溶液を非晶質半導体膜に塗布してニッケル含有層を形成し、500℃、1時間の脱水素工程の後、500〜650℃で4〜12時間、例えば550℃、8時間の熱処理を行い結晶化する。尚、使用可能な触媒元素は、ニッケル(Ni)の以外にも、ゲルマニウム(Ge)、鉄(Fe)、パラジウム(Pd)、スズ(Sn)、鉛(Pb)、コバルト(Co)、白金(Pt)、銅(Cu)、金(Au)、といった元素を用いても良い。
また、酢酸ニッケル塩溶液を塗布する工程および熱処理工程は、島状半導体膜Aを形成した後に、処理してもよい。
【0106】
そして本発明のレーザー照射方法を用いて、NiSPCにより結晶化された島状半導体膜Aの結晶性をさらに高める。レーザー光照射により得られた多結晶半導体膜は触媒元素を含んでおり、レーザー結晶化後にその触媒元素を結晶質半導体膜から除去する工程(ゲッタリング)を行う。ゲッタリングは特開平10−135468号公報または特開平10−135469号公報等に記載された技術を用いることができる。
【0107】
具体的には、レーザー照射後に得られる多結晶半導体膜の一部にリンを添加し、窒素雰囲気中で550〜800℃、5〜24時間、例えば600℃、12時間の熱処理を行う。本発明に適用する場合には、島状半導体膜AのうちTFTの活性層となる島状半導体膜B以外の半導体領域にリンを添加した後、熱処理するのがよい。
【0108】
すると多結晶半導体膜のリンが添加された領域がゲッタリングサイトとして働き、多結晶半導体膜中に存在するリンをリンが添加された領域に偏析させることができる。これにより、TFTのチャネル領域の触媒元素の濃度を1×1017atoms/cm3以下好ましくは1×1016atoms/cm3程度にまで低減された島状の半導体膜を得ることができる。
【0109】
(実施例4)
本実施例では、本発明のレーザー照射方法を用いて形成されるTFTの構造について説明する。
【0110】
図13(A)に示すTFTは、チャネル形成領域7001と、チャネル形成領域7001を挟んでいる第1の不純物領域7002と、第1の不純物領域7002とチャネル形成領域7001との間に形成された第2の不純物領域7003とを含む活性層を有している。そして該活性層に接しているゲート絶縁膜7004と、該ゲート絶縁膜上に形成されたゲート電極7005とを有している。該ゲート電極の側面に接するように、サイドウォール7006が形成されている。
【0111】
サイドウォール7006はゲート絶縁膜7004を間に介して第2の不純物領域7003と重なっており、導電性を有していても絶縁性を有していても良い。サイドウォール7006が導電性を有する場合、サイドウォール7006を含めてゲート電極としても良い。
【0112】
図13(B)に示すTFTは、チャネル形成領域7101と、チャネル形成領域7101を挟んでいる第1の不純物領域7102と、第1の不純物領域7102とチャネル形成領域7101との間に形成された第2の不純物領域7103と、を含む活性層を有している。そして該活性層に接しているゲート絶縁膜7104と、該ゲート絶縁膜上に積層された2層の導電膜7105、7106からなるゲート電極とを有している。該導電膜7105の上面及び導電膜7106の側面に接するように、サイドウォール7107が形成されている。
【0113】
サイドウォール7107は導電性を有していても絶縁性を有していても良い。サイドウォール7107が導電性を有する場合、導電膜7106を含めてゲート電極としても良い。
【0114】
図13(C)に示すTFTは、チャネル形成領域7201と、チャネル形成領域7201を挟んでいる第1の不純物領域7202と、第1の不純物領域7202とチャネル形成領域7201との間に形成された第2の不純物領域7203とを含む活性層を有している。そして該活性層に接しているゲート絶縁膜7204と、該ゲート絶縁膜上に導電膜7205と、該導電膜7205の上面と側面を覆っている導電膜7206と、該導電膜7206の側面に接するサイドウォール7207が形成されている。導電膜7205と、導電膜7206とはゲート電極として機能している。
【0115】
サイドウォール7207は導電性を有していても絶縁性を有していても良い。サイドウォール7207が導電性を有する場合、サイドウォール7207を含めてゲート電極としても良い。なお、本実施例は実施例1〜実施例3のいずれか一と組み合わせて実施することが可能である。
【0116】
【発明の効果】
人工的に制御したスーパーラテラル成長による大結晶粒を連続的に形成させることができ、レーザー結晶化工程における基板処理効率を高めることができ、かつ、従来のSLS法のような特殊な光学系を必要としない簡便なレーザー照射方法を用いた半導体装置の作製方法を提供することができる。
【図面の簡単な説明】
【図1】 本発明に用いるレーザー照射装置の構成を示す図。
【図2】 被処理物に対してパルス毎にレーザー光スポットが移動することを示す図。
【図3】 基板を回転させることで、基板内でのレーザー光スポットの相対的な移動方向を変化させて照射することを示す図。
【図4】 トランジスタのチャネル長方向とレーザー光スポットの相対的な移動方向との関係を示す図。
【図5】 マーカー形成位置を示す図。
【図6】 アクティブマトリクス基板の作製方法を示す図。
【図7】 アクティブマトリクス基板の作製方法を示す図。
【図8】 アクティブマトリクス基板の作製方法を示す図。
【図9】 アクティブマトリクス基板の作製方法を示す図。
【図10】 実施例1で示すレーザー照射装置の光学系を示す図。
【図11】 レーザー結晶化後の表面SEM像と結晶粒界の様子を示す図。
【図12】 実施例2で示す本発明のレーザー照射方法を用いた半導体装置の作製方法を示す図
【図13】 実施例4で示す本発明のレーザー照射方法を用いた半導体装置の作製方法を示す図。
【図14】パルス幅と、結晶化時の下地膜温度の関係をシミュレーションした結果を示す図。
Claims (8)
- 絶縁表面を有する基板上に薄膜トランジスタが設けられた半導体装置の作製方法であって、
前記基板上に非単結晶半導体膜を形成し、
前記薄膜トランジスタの配置情報に基づいて、前記非単結晶半導体膜に、マーカーと前記薄膜トランジスタの活性層形成領域を内包する特定領域である島状半導体層Aを形成し、
前記マーカーを位置基準として、前記島状半導体層Aに選択的にレーザー光を照射して、結晶化領域を形成し、
前記島状半導体層Aの外周部分をエッチングして、前記薄膜トランジスタの活性層領域となる島状半導体層Bに形成する各段階を含み、
前記レーザー光はパルス発振のレーザー光であり、
前記パルス発振のレーザー光のパルス幅は50ns以上であること
を特徴とする半導体装置の作製方法。 - 絶縁表面を有する基板上に薄膜トランジスタが設けられた半導体装置の作製方法であって、
前記基板上に非単結晶半導体膜を形成し、
前記薄膜トランジスタの配置情報に基づいて、前記非単結晶半導体膜に、マーカーと前記薄膜トランジスタの活性層形成領域を内包する特定領域である島状半導体層Aを形成し、
前記マーカーを位置基準として、前記島状半導体層Aを内包する特定領域に選択的にレーザー光を照射して、結晶化領域を形成し、
前記島状半導体層Aの外周部分をエッチングして、前記薄膜トランジスタの活性層領域となる島状半導体層Bに形成する各段階を含み、
前記レーザー光はパルス発振のレーザー光であり、
前記パルス発振のレーザー光のパルス幅は50ns以上であること
を特徴とする半導体装置の作製方法。 - 請求項1又は2において、前記レーザー光は、固体レーザー発振装置を光源とすることを特徴とする半導体装置の作製方法。
- 請求項1又は2において、前記レーザー光は、YAGレーザー発振装置、YVO4レーザー発振装置、YLFレーザー発振装置、YAlO3レーザー発振装置、ガラスレーザー発振装置、ルビーレーザー発振装置、アレキサンドライドレーザー発振装置、Ti:サファイアレーザー発振装置、フォルステライトレーザー発振装置またはNd: YLFレーザー発振装置から選ばれた一種または複数種を光源とすることを特徴とする半導体装置の作製方法。
- 請求項1乃至4において、前記レーザー光は、第2高調波、第3高調波または第4高調波であることを特徴とする半導体装置の作製方法。
- 請求項1乃至5において、 前記レーザー光はパルス発振するごとに、前記非単結晶半導体膜面上における前記レーザー光のビームスポット位置が0.3μm以上かつ5μm以下の距離を移動することを特徴とする半導体装置の作製方法。
- 請求項6において、前記ビームスポットの長尺方向の中心軸と、前記ビームスポットの移動方向との角度が、直角であることを特徴とする半導体装置の作製方法。
- 請求項6において、前記ビームスポットの移動方向は、前記薄膜トランジスタのチャネル長方向に対して、水平方向であることを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002357183A JP3878118B2 (ja) | 2001-12-11 | 2002-12-09 | 半導体装置の作製方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001-376707 | 2001-12-11 | ||
JP2001376707 | 2001-12-11 | ||
JP2002357183A JP3878118B2 (ja) | 2001-12-11 | 2002-12-09 | 半導体装置の作製方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002371377A Division JP3878126B2 (ja) | 2001-12-11 | 2002-12-24 | 半導体装置の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003243305A JP2003243305A (ja) | 2003-08-29 |
JP3878118B2 true JP3878118B2 (ja) | 2007-02-07 |
Family
ID=27790679
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002357183A Expired - Fee Related JP3878118B2 (ja) | 2001-12-11 | 2002-12-09 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3878118B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006066908A (ja) | 2004-07-30 | 2006-03-09 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
-
2002
- 2002-12-09 JP JP2002357183A patent/JP3878118B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003243305A (ja) | 2003-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100967824B1 (ko) | 반도체장치의 제작방법 | |
KR100915104B1 (ko) | 반도체 장치의 제조 방법 | |
KR101188356B1 (ko) | 레이저 조사장치, 레이저 조사방법 및 반도체장치의제조방법 | |
KR101025776B1 (ko) | 레이저 조사장치, 레이저 조사방법 및 반도체장치의제작방법 | |
JP5159021B2 (ja) | 半導体装置の作製方法 | |
KR20030057484A (ko) | 반도체 장치 및 그 반도체 장치의 생산 시스템 | |
US20040065643A1 (en) | Laser irradiation apparatus and method of manufacturing semiconductor device | |
JP4401647B2 (ja) | 半導体装置の作製方法 | |
JP3878126B2 (ja) | 半導体装置の作製方法 | |
JP4519400B2 (ja) | 半導体装置の作製方法 | |
JP4498716B2 (ja) | レーザ照射装置及び前記レーザ照射装置を用いた半導体装置の作製方法 | |
JP3878118B2 (ja) | 半導体装置の作製方法 | |
JP4627135B2 (ja) | 半導体装置の生産方法 | |
JP2003100652A (ja) | 線状パルスレーザー光照射装置及び照射方法 | |
JP5132637B2 (ja) | 半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061031 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061101 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091110 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091110 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131110 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |