JP2008244025A - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP2008244025A
JP2008244025A JP2007080387A JP2007080387A JP2008244025A JP 2008244025 A JP2008244025 A JP 2008244025A JP 2007080387 A JP2007080387 A JP 2007080387A JP 2007080387 A JP2007080387 A JP 2007080387A JP 2008244025 A JP2008244025 A JP 2008244025A
Authority
JP
Japan
Prior art keywords
thin film
ferritin
film transistor
manufacturing
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007080387A
Other languages
English (en)
Other versions
JP5294231B2 (ja
Inventor
Yukiharu Uraoka
行治 浦岡
Takashi Fuyuki
隆 冬木
Yuta Sugawara
祐太 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nara Institute of Science and Technology NUC
Original Assignee
Nara Institute of Science and Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nara Institute of Science and Technology NUC filed Critical Nara Institute of Science and Technology NUC
Priority to JP2007080387A priority Critical patent/JP5294231B2/ja
Publication of JP2008244025A publication Critical patent/JP2008244025A/ja
Application granted granted Critical
Publication of JP5294231B2 publication Critical patent/JP5294231B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】品質の高い多結晶シリコン薄膜を形成でき、かつ、結晶化のためのアニール処理時間を短縮できる薄膜トランジスタの製造方法を提供する。
【解決手段】アモルファス膜を堆積させる工程と、金属を該アモルファス膜に配設する工程と、該金属とアモルファス膜をアニール処理する工程とを含み、アモルファス膜を結晶化して薄膜トランジスタのチャンネル部分を形成する薄膜トランジスタの製造方法において、アニール処理は500℃以上でガラス劣化温度以下の温度を上限温度としてパルス的に加熱する。また、パルス回数とグレインサイズの間には相関を利用して、パルス回数により、グレインサイズを制御して結晶成長させる。
【選択図】図6

Description

本発明は薄膜トランジスタの製造方法に関するもので、特に、フェリチンなどのタンパ
ク質のコアを結晶核として、多結晶シリコン薄膜を形成する技術に関するものである。
液晶ディスプレイ(LCD)は、テレビ、携帯電話等の製品で急速に普及しつつあるが、大画面化、高機能化によって、より高性能のディスプレイが求められている。また、LCDの周辺にある大規模集積(LSI)ドライバ回路等をLCDに取り込むことによる製造プロセスの簡素化が求められている。
これらの要求に対応し、LCDの改良を進めていくために鍵となるのは薄膜トランジスタ(TFT)の性能である。また、薄膜トランジスタ(TFT)はシステムオンパネルなどを実現する技術として有望視されている。TFTはドライバ回路に応答してLCDの様々な画素が荷電されるためのスイッチとしての機能等を有するが、現在はガラス基板等透明基板上に設置されるアモルファスシリコン等アモルファス膜から形成されることが多い。 しかし、アモルファス膜からなるTFTは電子移動度が低く、LCD高性能化の要求に対応することは困難であるといった理由から、アモルファス膜を改良する様々な試みがなされている。従って、TFTのチャンネル層には、品質の高いシリコン膜が要求されているのである。
試みの代表的なものの1つは、アモルファスシリコンを多結晶シリコンに置き換えるものである。シリコンの多結晶化により、電子移動度は0.1〜0.2cm2/Vsから10〜500cm2/Vsに高速化される。この場合、結晶粒が大きくなる程、電子のパスに存在する結晶粒界の障壁が少なくなることから、できるだけ大きな結晶粒を獲得することが望ましい。大粒径(数μm)の多結晶シリコンの電子移動度は単結晶シリコン(500〜700cm2 /Vs)に匹敵する。
アモルファスシリコンを結晶化する方法で代表的なものとして、固相結晶化法によりアニールする方法がある。ランダムなシリコン間の結合を一度切断してから、シリコン原子の再配列を行う方法である。この方法では一般にアモルファスシリコンを600℃程度に加熱する必要があるため、材質の劣化が起き、安価なガラス基板が使用しにくいという問題があった。
そのため、低温(550℃以下)でアモルファスシリコンを結晶化する方法が求められており、様々な研究がなされている。ガラス基板を使用するためには低温下での結晶化が望ましい。
様々な研究の中で、低温下における結晶化を促進させるため、金属等を結晶化の核として使用することが有望であるとされている。中でもニッケルのシリサイド(NiSi2)は、格子定数がシリコンと近似しており、使用することによる歪みの問題が少ないことから最も有望であると考えられ、数多くの研究がなされている。
ニッケルを使用する研究としては、従来から金属インプリント法が知られている。金属インプリント法は、ニッケル薄膜を被覆したtip−arrayをアモルファスシリコン膜に圧着し、tipが触れた位置の極微量な金属痕を結晶核にして固相成長でシリコンの結晶化を行うものであり、その力の加え方により転写されるニッケルの量が異なり、厳密な量の制御ができないという問題があった。
また、ニッケルを使用する別の技術として、ニッケル等の膜をスパッタリング技術や電子ビーム蒸着によりアモルファスシリコン膜に積み重ねる方法及び無電解メッキ、選択的化学蒸着、イオン注入によりニッケル等を導入する方法が提案されている(例えば、特許文献1を参照)。しかし、いずれもニッケルの付加量を適切に制御して必要量のみを供給するものではなく、過剰に供給したものを後に除去しようとするものである。
以上述べたように、電子移動度の高い高性能TFTを作成するためにニッケル等の金属をアモルファスシリコン等アモルファス膜の結晶化促進に利用する場合において、ニッケル等の使用量を結晶化に必要な分のみ供給すべく適切に制御する技術は開発されていない状況である。
このような状況下、本発明者らは、バイオテクノロジーを取り入れることによりタンパク質を利用して、結晶化に必要なニッケル量の制御を行い、更に、ニッケルコアの分布密度を調整することにより結晶化において要求される所望の結晶粒径の獲得を目的とする研究を行ってきた。
既に、本発明者らは、以下の(a)〜(d)の知見を得て、フェリチンなどのタンパク質の超分子コアを用いて、これを結晶核として結晶化した膜をチャンネル部分に用いたことを特徴とする薄膜トランジスタとその製造方法に関して国際出願を行っている(特許文献2)。
(a)非結晶シリコンにニッケルなどの金属を堆積し熱処理をすると、ニッケルとシリコンが反応してシリサイド化が起こり、それを核として結晶成長すること。
(b)一方で、フェリチンなどのタンパク質には金属のコアが内包されていること。
(c)一般に自然界のフェリチンには酸化鉄が内包されているが、これを化学反応によって、NiやCoなどの金属に入れ替えることが可能であること。
(d)タンパク質には自己組織化能があり、その密度を制御可能であること。
特開平11−87242号公報 国際公開WO2006/109565
従来の金属インプリント法は、上述したように、ニッケル薄膜を被覆したtip−arrayをアモルファスシリコン膜に圧着し、tipが触れた位置の極微量な金属痕を結晶核にして固相成長でシリコンの結晶化を行うものであり、その力の加え方により転写されるニッケルの量が異なり、厳密な量の制御ができないという問題がある上、さらに、その固相成長でシリコンの結晶化を行うアニール処理に10時間以上の時間が必要となっていた。
また、本発明者らが発案した、フェリチンなどのタンパク質の超分子コアを用いて、これを結晶核として結晶化した膜をチャンネル部分に用いたことを特徴とする薄膜トランジスタの製造方法においても、その結晶化のためのアニール処理に10時間以上の時間が必要となっていた。
製造コストの観点から見た場合に、アニール処理に10時間以上の時間が必要となるのは好ましくない。本発明は、品質の高い多結晶シリコン薄膜を形成でき、かつ、結晶化のためのアニール処理時間を短縮できる薄膜トランジスタの製造方法を提供することを目的とする。
本発明の第1の観点によれば、アモルファス膜を堆積させる工程と、ドット状若しくは粒子状の金属を該アモルファス膜に配設する工程と、該金属とアモルファス膜をアニール処理する工程と、を含み、アモルファス膜を結晶化して薄膜トランジスタのチャンネル部分を形成する薄膜トランジスタの製造方法において、アニール処理は、500℃以上でガラス劣化温度以下の温度を上限温度として、パルス的に加熱処理を行われることを特徴とする薄膜トランジスタの製造方法が提供される。
本発明者らは、鋭意研究を進める中で、アニール処理において、500℃以上でガラス劣化温度以下の温度を上限温度として、パルス的に加熱処理を行うことにより、品質の高い多結晶シリコン薄膜形成を維持しつつ、結晶化のためのアニール処理時間を大幅に短縮できるといった知見を得たものである。
ここで、ドット状若しくは粒子状の金属のサイズはなるべく小さい方がよく、好ましくは粒子径が1ミクロン以下のものである。金属の粒子径サイズが小さい方が、不純物などの観点から、結晶化を促進させるための優れた結晶化のコアとなるからである。また、アモルファス膜は、具体的には、アモルファスシリコン薄膜が好適に利用される。
ここで、500℃以上でガラス劣化温度以下の温度を上限温度とするのは、上述したように、一般にガラス基板を使用するためには低温下(550℃以下)での結晶化が望まれているのに対し、逆にガラス劣化温度以下の範囲の高温状態にパルス的に加熱処理することとしたものである。
ここで、ガラス劣化温度とは、ガラス基板へ転化されたシリカガラスの耐熱温度は約1300℃であるが、それよりも低く、900〜1100℃の範囲の温度を意味する。
また、パルス的に加熱処理が行われるとは、急速に上限温度まで温度上昇させて、急速に冷却することを意味する。パルス的に加熱処理を行う回数は、上限温度を何度に設定するかによって、また、目的とする結晶粒の粒径によって異なる。パルス的に加熱処理を1回行う場合でも効果があり、パルス的に加熱処理を行う回数が多くなれば、それに従い結晶粒の粒径の大きくなる。結晶粒の粒径が10ミクロン程度に成長させる場合は、上限温度を550〜740℃に設定し、パルス的な加熱処理時間(パルス時間幅)を19〜23秒に設定し、加熱回数を40〜80回と設定する(詳細は、以下の実施例1で説明する。)。
次に、本発明の第2の観点によれば、第1の観点の薄膜トランジスタの製造方法において、パルス的に加熱処理を行うパルス回数により、グレインサイズを制御して結晶成長させることを特徴とする薄膜トランジスタの製造方法が提供される。
これは、パルス回数とグレインサイズの間には相関があり、パルス回数を増やせばグレインサイズが大きくなる。また、パルス的に加熱処理を1回行う度に結晶成長が進むのであるが、パルス回数を増やすにしたがい、その成長速度は低下する。これは、結晶間距離が短くなり自由に成長できないことが要因と考えられる。
このようなパルス回数とグレインサイズの間には相関を利用して、パルス回数により、グレインサイズを制御して結晶成長させるのである。
次に、本発明の第2の観点によれば、上述の薄膜トランジスタの製造方法において、金属をアモルファス膜に配設する工程が、金属を内包したタンパク質を溶液中に希釈して該アモルファス膜に滴下する方法であることを特徴とするものが提供される。
アモルファス膜の表面にタンパク質の超分子コアを配列し、熱処理することにより、結晶性を制御できることから、このタンパク質の超分子コアを結晶核として結晶化させた膜をチャンネル部分に用いることにより、高品質の薄膜トランジスタを提供するものである。
アモルファス膜を結晶化させるために用いられる金属は、単体で運ばれアモルファス膜上に設置されるのではなく、タンパク質に内包された状態で、タンパク質の運搬・アモルファス膜上への設置に伴い、運搬・設置されることになる。すなわちタンパク質は、金属のデリバリー機能を有することとなる。このために、金属をアモルファス膜上に設置するに当たっては、タンパク質の性質を活用することができる。内包スペースに応じた金属の数量確保、自己組織化能力による金属の配列が、タンパク質を介することにより可能となるのである。
また、タンパク質を溶液中に任意の倍率で希釈することにより任意の密度のタンパク質をアモルファス膜上に配することが可能となる。
ここで、上記のタンパク質は、フェリチンであることを好ましい。フェリチンは鉄酸化物をコアに内包するタンパク質として知られているが、化学反応によりコアに内包する物質を変えることが可能である。本発明は、鉄のみでなく、ニッケルを始めとした金属をコアに内包するタンパク質としてフェリチンを利用することとしたものである。又、フェリチンは内包するコアの大きさが、ほぼ直径7nmと一定で、内包できる金属の量も揃っていることから、フェリチンのコアの密度の制御により、金属の量の制御も可能になるからである。
また、上記フェリチンは、化学反応により内包する金属が鉄からニッケルに置換されているフェリチンであることが好ましい。化学反応によって、タンパク質の超分子コアの金属の種類を変えることができるため、非結晶シリコンだけでなくゲルマニウムなどのさまざまな種類の非結晶膜に対応可能となるからである。
また、アモルファス膜に滴下するフェリチン溶液の濃度を制御することにより、ニッケルコアの供給量及び分布密度を制御することが好ましい。溶液中に希釈されたフェリチンがアモルファス膜上に、所定の間隔で配置されることにより結晶化が促進されるからである。
また、上記ニッケルコアの分布密度の制御において、あらかじめ前記アモルファス膜上に前記フェリチンを吸着する膜を、一定間隔に若しくはトランジスタのチャンネル位置に応じた位置にパターニングすることにより、選択的に前記フェリチンを前記アモルファス膜上に配置することが好ましい。フェリチンの濃度調整に加え、フェリチンを吸着する膜をアモルファス膜上にパターニングすることにより、ニッケルコアの分布状態をさらに制御することが可能となるからである。
さらに、上述したフェリチン溶液が、純水置換法を用いて、ナトリウムイオン濃度を所定濃度以下に低減されていることが好ましい。フェリチン溶液を保存する際に必要となるナトリウムイオンが薄膜トランジスタの作製には不純物となるため、より不純物の少ないプロセスにおける大粒径な結晶粒を持つ薄膜を得るためである。
本発明の薄膜トランジスタの製造方法によれば、品質の高い多結晶シリコン薄膜形成を維持しつつ、結晶化のためのアニール処理時間を短縮できるといった効果を有する。すなわち、本発明の薄膜トランジスタの製造方法は、金属触媒を使用して、短時間で高品質の多結晶シリコン薄膜を形成するプロセスにおいて、金属触媒としてナノ粒子を吸着したアモルファスシリコン薄膜に、500℃以上の急速加熱処理を施すことによって、10ミクロン以上の大粒径の結晶粒をもつシリコン薄膜を得ることが可能となるのである。このシリコン薄膜を薄膜トランジスタのチャンネル層に利用するのである。
フェリチンなどのコアに金属を有するタンパク質を、シリコン薄膜の結晶化の核として利用して薄膜トランジスタを製造する。自然界に存在するフェリチンには、コアに直径7nmの鉄酸化物が内包されている。このコアを非結晶シリコンの上に配列させ、熱処理をすることにより、このコアを核として結晶シリコンを成長させることにより、多結晶シリコン薄膜が得られるものである。そして、この膜を薄膜トランジスタのチャンネル層に利用する。
アモルファスシリコンの表面にタンパク質を配列し、熱処理することにより、結晶性を制御する。フェリチンのコアの直径は7nmであり、大きさ、すなわち、金属の量が非常にそろっている。従って、タンパク質のコアの密度を制御することにより正確に、非結晶シリコンの表面に堆積すべき量を制御できる。
本発明では、コアを核として結晶シリコンを成長させるためのアニール処理を、500℃以上でガラス劣化温度以下の温度を上限温度として、パルス的に加熱処理する(以下、パルスRTA(Rapid Thermal Annealing)と称する。)。このパルスRTAにより、従来と比較して、アニール処理時間の大幅な低減を図るのである。
以下、本発明の実施形態について、図面を参考にしながら詳細に説明していく。
図1(a)は、Niコアを内包したフェリチンの断面図である。フェリチンは、一本のポリペプチド鎖からなるサブユニットが非共有結合で24個集まり、分子量約460,000の内部に空孔を有する球殻状の超分子である。
図1(b)はアポフェリチン(コアを有さないフェリチン)の空洞(キャビティ)の中にニッケルイオンが注入される模式図である。アポフェリチン空洞内へのNiの導入の過程を示している。アポフェリチンはタンパク質の外殻と直径7nmのキャビテイを有し、外殻には通路(チャンネル)がある。
先ず、Niを内包したフェリチンの作製方法について説明する。アポフェリチンからニッケルを内包したフェリチンを作成する方法を説明する。ニッケルイオンを含む硫酸ニッケルアンモニウム溶液にコアを持たないアポフェリチンを入れ、CO2のバブリングと共に、バッファー溶液(グッド緩衝溶液HEPESとCAPSOの混合溶液)を用いてpH(HEPES有効pH範囲:6.8〜8.2、CAPSO有効pH範囲:9.3〜10.7)を調整し、約24時間、23℃で攪拌しながら放置し、フェリチン内にニッケルコアを形成した。キャビテイの中にニッケルが満たされると、直径7nmのニッケルコアがフェリチンに内包されることとなる。コア内に形成されたNi化合物は酸化ニッケルと考えられる。酸化ニッケル(NiO)は立方晶で格子常数は0.4195nmである。よって直径7nmのコア内のNiの原子数は約2000個と換算できる。直径7nmのニッケルコアには約2000のニッケル原子が含まれているのである。
図2は、ニッケルコアの群をTEMイメージによって示したものである。図面中のスケールは100nmである。直径約12nmの籠状タンパク質内に黒い粒として確認できるのがNiコアである。コアの生成率(Niを内包したフェリチン数/Niコア形成していないフェリチン数の比率)は約95%であった。Niコアは空洞サイズの直径約7nmで規則正しく揃っていることが理解できる。
ニッケルを内包したフェリチンの水溶液中の濃度は、光吸収法で定量し、純水で希釈することで制御される。ニッケルフェリチン水溶液は0.5mg/ml、0.15mg/ml、0.05mg/mlの3種類の濃度のものを準備した。
フェリチン溶液濃度とNiコア密度の関係を図3の対数グラフに示す。フェリチン溶液濃度[Cfer]とNiコア密度[DNi]の関係を累乗近似で求めた関係式は下記数1で示される。
すなわち、Niコア密度[DNi]はフェリチン溶液濃度[Cfer]の2.8乗に比例することが導き出せた。フェリチン溶液濃度により、Niコア密度はそれぞれの濃度で、2.5×1011、2.8×1010、2.6×109 (cm−2)に制御することが可能であることが示されたことになる。
図4は、Ni内包のフェリチンを用いた固相成長法のプロセスフロー図を示している。シリコン結晶化のプロセスフローについて、UVオゾン処理前,UVオゾン処理後,アニール後について、その処理を示すものである。図4中、(a)はUVオゾン処理前にニッケルフェリチンがアモルファスシリコン膜上に滴下された状態を、(b)はUVオゾン処理後のニッケルシリサイドの核の状態を、(c)はアニール後にアモルファスシリコン膜が結晶化した状態をそれぞれ示している。
以下に、Ni内包のフェリチンを用いた固相成長法のプロセスについて詳細に説明する。先ず、合成したNi-フェリチン溶液を純水で希釈してフェリチン濃度を調整して、その溶液をガラス基板上のアモルファスシリコン膜上に滴下して10分間の吸着を行う。なお、アモルファスシリコン膜は、LPCVD法でSiH4/He(50%)(=200sccm)とN2(=150sccm)混合ガスを用いて、成膜ガス圧0.25Torr、成膜温度520℃の成膜条件で膜厚50nm堆積したものである。
次に、フェリチン吸着前に、アモルファスシリコン膜表面は、膜表面の清浄化(有機汚染物除去)と親水性を保つ為に、110℃で10分間のUV/O3処理を行なう。フェリチン吸着後、余分な溶液を遠心分離器(9000Gで10s)で除去し自然乾燥する。
その後、Ni-フェリチンの外殻タンパク質を除去する為に、UV/O3処理(UVランプからの紫外線照射とオゾン発生器からのオゾンに暴露する処理)を110℃で40分間行う。
Niコアが配置されたアモルファスシリコン膜をRTA(Rapid Thermal Annealing) 装置により、大気圧N2中で、10分間で急速に550℃まで昇温し、その温度で25時間保持し、熱処理することにより、固相成長したシリコン膜を得る。
従来の薄膜トランジスタの製造方法においては、上述したように、制御された結晶核を伴ったアモルファスシリコン膜は10分間で550℃に熱せられ、RTA炉においてN2雰囲気で25時間アニールされる。これにより、加熱を継続したアニールは制御されたNiSi2の核を横成長させることがわかっている。
これに対し、パルスRTAを用いて、Niコアが配置されたアモルファスシリコン膜を結晶成長させた場合を以下に説明する。
同様に、Ni-フェリチンの外殻タンパク質を除去する為に、UV/O3処理(UVランプからの紫外線照射とオゾン発生器からのオゾンに暴露する処理)を110℃で40分間行った後、Niコアが配置されたアモルファスシリコン膜をRTA装置により、大気圧N2雰囲気下で、図5−1と図5−2に昇温パターンで熱処理することにより、固相成長したシリコン膜を得る。
図5−1に示される昇温パターン1では、400℃から急速に550℃まで温度を上昇させ下降させている。このパルス時間幅は23秒である。
また、図5−2に示される昇温パターン2では、400℃から急速に740℃まで温度を上昇させ下降させている。このパルス時間幅は19秒である。
なお、双方の昇温パターンで、300℃に維持するステップがあるのは、装置の制約からであり、特にこれにこだわるものではない。
図6に、パルスRTAの昇温パターン1の場合の結晶成長のSEMイメージを示す。ここで、Niコア密度は6.0×1010/cm2である。図6において、(a)はパルスRTAのパルス回数を3回、(b)は15回、(c)は30回、(d)は90回である。(a)〜(d)からわかるように、パルス回数が増えれば結晶粒の粒径が大きくなっていることがわかる。(d)のパルス回数が90回に達すると、結晶粒の粒径が11.6ミクロンとなっている。パルス時間幅が23秒であり、90回の時間積算でも2070秒(=約35分)であることから、パルスRTAを用いてNiコアが配置されたアモルファスシリコン膜を結晶成長させた場合、従来と比べて格段にアニール処理時間を低減できていることがわかる。
また、図7に示されるパルス回数とグレインサイズの相関図から、パルス回数を増やせばグレインサイズが大きくなり、また、パルス的に加熱処理を1回行う度に結晶成長が進むが、パルス回数を増やすに従いその成長速度は低下することがわかる。このパルス回数とグレインサイズの間には相関を利用して、パルス回数によりグレインサイズを制御して結晶成長させることが可能であることがわかる。
次に、図8は、昇温パターン2のパルスRTAと従来アニール法との結晶粒の比較を示している。図8(1)は、昇温パターン2のパルスRTAで結晶粒を成長させてものである。Niコア密度は、5.2×1011/cm2で、グレインサイズは10ミクロンである。一方、図8(2)は、従来アニール法を用いて熱拡散炉で24時間、550℃で熱処理を行ったものである。同じく、Niコア密度は、5.2×1011/cm2で、グレインサイズは10ミクロンである。
このように、昇温パターン2のパルスRTAと従来アニール法とアニール方法以外を共通にした場合に、同様の結晶粒が得られることから、パルスRTAの方法が有用であることが理解されるであろう。
本実施例2では、純水置換法を用いて、ナトリウムイオン濃度を所定濃度以下に低減される場合について説明する。純水置換法を用いることにより、フェリチン溶液を保存する際に必要となるナトリウムイオンが薄膜トランジスタの作製には不純物となることを回避し、より不純物の少ないプロセスにおける大粒径な結晶粒を持つ薄膜を得ることが可能となる。
純水置換法のプロセスは、図9に示されるように、Niフェリチン溶液を限界ろ過することでナトリウムイオンを含むバッファーを除去して純水で希釈する。このろ過作業を繰り返すことでナトリウムイオン濃度を下げていく。その結果ナトリウムイオン濃度をナノモルオーダーに低下させることが可能である。この純水置換後のNiフェリチン溶液のTEM像を観察することで、純水置換後もコアの存在を確認でき、そのコア形成率は約40%であることがわかった。
この純水置換によって電解質濃度が減少し、基板とフェリチンタンパク表面の静電斥力が強くなり、低吸着密度を実現した。
また、純水に置換されたことによりNiコアが凝集しやすくなり、結晶核が大きくなる。この結晶核が粒径に対応すると考えられ、シリコン薄膜の大粒径化が期待できる。
本発明は、薄膜トランジスタ、メモリ等広く産業上の利用性が見込まれる。特に、高い電子移動度を有する低温多結晶シリコンTFTやメモリの実現が期待できる。
(a)Niコアを内包したフェリチンの模式図、(b)空洞内にNiイオンを取り込むフェリチンの説明図 キャビテイにニッケルのコアが形成されたフェリチンのTEMイメージ図 溶液中のフェリチン濃度とニッケルコアの相関図 Ni内包のフェリチンを用いた固相成長法のプロセスフロー図 パルスRTAの昇温パターン1 パルスRTAの昇温パターン2 パルスRTAの昇温パターン1の場合の結晶成長のSEMイメージ パルス回数とグレインサイズの相関図 昇温パターン2のパルスRTAと従来アニール法との結晶粒の比較 純水置換法の説明図

Claims (10)

  1. アモルファス膜を堆積させる工程と、ドット状若しくは粒子状の金属を該アモルファス膜に配設する工程と、該金属とアモルファス膜をアニール処理する工程と、を含み、アモルファス膜を結晶化して薄膜トランジスタのチャンネル部分を形成する薄膜トランジスタの製造方法において、前記アニール処理は、500℃以上でガラス劣化温度以下の温度を上限温度として、パルス的に加熱処理が行われることを特徴とする薄膜トランジスタの製造方法。
  2. 前記パルス的に加熱処理を行うパルス回数により、グレインサイズを制御して結晶成長させることを特徴とする請求項1に記載の薄膜トランジスタの製造方法。
  3. 前記金属をアモルファス膜に配設する工程は、金属を内包したタンパク質を溶液中に希釈して該アモルファス膜に滴下する方法であることを特徴とする請求項1又は2に記載の薄膜トランジスタの製造方法。
  4. 前記タンパク質がフェリチンであることを特徴とする請求項3に記載の薄膜トランジスタの製造方法
  5. 前記フェリチンが、化学反応により内包する金属が鉄からニッケルに置換されているフェリチンであることを特徴とする請求項4に記載の薄膜トランジスタの製造方法。
  6. 前記アモルファス膜に滴下するフェリチン溶液の濃度を制御することにより、ニッケルコアの供給量及び分布密度を制御することを特徴とする請求項5に記載の薄膜トランジスタの製造方法。
  7. 前記ニッケルコアの分布密度の制御において、あらかじめ前記アモルファス膜上に前記フェリチンを吸着する膜を、一定間隔に若しくはトランジスタのチャンネル位置に応じた位置にパターニングすることにより、選択的に前記フェリチンを前記アモルファス膜上に配置することを特徴とする請求項6に記載の薄膜トランジスタの製造方法
  8. 前記フェリチン溶液が、純水置換法を用いて、ナトリウムイオン濃度を所定濃度以下に低減されていることを特徴とする請求項6に記載の薄膜トランジスタの製造方法。
  9. 前記金属の粒子径が、1ミクロン以下であることを特徴とする請求項1又は2に記載の薄膜トランジスタの製造方法。
  10. 前記アモルファス膜がシリコンであることを特徴とする請求項1乃至9のいずれかに記載の薄膜トランジスタの製造方法。
JP2007080387A 2007-03-26 2007-03-26 薄膜トランジスタの製造方法 Active JP5294231B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007080387A JP5294231B2 (ja) 2007-03-26 2007-03-26 薄膜トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007080387A JP5294231B2 (ja) 2007-03-26 2007-03-26 薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2008244025A true JP2008244025A (ja) 2008-10-09
JP5294231B2 JP5294231B2 (ja) 2013-09-18

Family

ID=39915025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007080387A Active JP5294231B2 (ja) 2007-03-26 2007-03-26 薄膜トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JP5294231B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014241355A (ja) * 2013-06-12 2014-12-25 国立大学法人 奈良先端科学技術大学院大学 熱電変換材料
KR20190054482A (ko) * 2017-11-13 2019-05-22 재단법인 나노기반소프트일렉트로닉스연구단 유기반도체 박막의 제조방법 및 그를 포함하는 가스 센서의 제조방법
JP2020096042A (ja) * 2018-12-11 2020-06-18 キオクシア株式会社 基板処理装置、基板処理方法、および半導体装置の製造方法
KR20220001818A (ko) * 2020-06-30 2022-01-06 고려대학교 산학협력단 루테늄계 나노선 및 그의 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1070077A (ja) * 1996-07-24 1998-03-10 Internatl Business Mach Corp <Ibm> パルス状の急速な熱アニーリングによる多結晶シリコンの成長方法
JP2001296817A (ja) * 2000-04-11 2001-10-26 Sony Corp フラットパネルディスプレイ及びその製造方法
JP2002190452A (ja) * 2000-10-10 2002-07-05 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法並びに熱処理装置及び熱処理方法
JP2002313726A (ja) * 2002-02-18 2002-10-25 Sanyo Electric Co Ltd 半導体膜のレーザーアニール方法
JP2004265968A (ja) * 2003-02-28 2004-09-24 Semiconductor Energy Lab Co Ltd 結晶性半導体膜の作製方法及び薄膜トランジスタの作製方法
WO2006104150A1 (ja) * 2005-03-28 2006-10-05 National University Corporation NARA Institute of Science and Technology 半導体装置の製造方法および半導体装置
WO2006109565A1 (ja) * 2005-04-11 2006-10-19 National University Corporation NARA Institute of Science and Technology 薄膜トランジスタの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1070077A (ja) * 1996-07-24 1998-03-10 Internatl Business Mach Corp <Ibm> パルス状の急速な熱アニーリングによる多結晶シリコンの成長方法
JP2001296817A (ja) * 2000-04-11 2001-10-26 Sony Corp フラットパネルディスプレイ及びその製造方法
JP2002190452A (ja) * 2000-10-10 2002-07-05 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法並びに熱処理装置及び熱処理方法
JP2002313726A (ja) * 2002-02-18 2002-10-25 Sanyo Electric Co Ltd 半導体膜のレーザーアニール方法
JP2004265968A (ja) * 2003-02-28 2004-09-24 Semiconductor Energy Lab Co Ltd 結晶性半導体膜の作製方法及び薄膜トランジスタの作製方法
WO2006104150A1 (ja) * 2005-03-28 2006-10-05 National University Corporation NARA Institute of Science and Technology 半導体装置の製造方法および半導体装置
WO2006109565A1 (ja) * 2005-04-11 2006-10-19 National University Corporation NARA Institute of Science and Technology 薄膜トランジスタの製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014241355A (ja) * 2013-06-12 2014-12-25 国立大学法人 奈良先端科学技術大学院大学 熱電変換材料
KR20190054482A (ko) * 2017-11-13 2019-05-22 재단법인 나노기반소프트일렉트로닉스연구단 유기반도체 박막의 제조방법 및 그를 포함하는 가스 센서의 제조방법
KR102007409B1 (ko) 2017-11-13 2019-08-05 재단법인 나노기반소프트일렉트로닉스연구단 유기반도체 박막의 제조방법 및 그를 포함하는 가스 센서의 제조방법
JP2020096042A (ja) * 2018-12-11 2020-06-18 キオクシア株式会社 基板処理装置、基板処理方法、および半導体装置の製造方法
US11342182B2 (en) 2018-12-11 2022-05-24 Kioxia Corporation Substrate treatment device, substrate treatment method, and semiconductor device manufacturing method
JP7208779B2 (ja) 2018-12-11 2023-01-19 キオクシア株式会社 基板処理装置
KR20220001818A (ko) * 2020-06-30 2022-01-06 고려대학교 산학협력단 루테늄계 나노선 및 그의 제조 방법
KR102370705B1 (ko) * 2020-06-30 2022-03-04 고려대학교 산학협력단 루테늄계 나노선 및 그의 제조 방법

Also Published As

Publication number Publication date
JP5294231B2 (ja) 2013-09-18

Similar Documents

Publication Publication Date Title
US10106909B2 (en) Solution deposition method for forming metal oxide or metal hydroxide layer
JP4307371B2 (ja) 薄膜トランジスタ製造方法
CN102709160B (zh) 一种低温多晶硅薄膜的制作方法和低温多晶硅薄膜
KR20100100186A (ko) 다결정 실리콘층의 제조방법 및 이에 이용되는 원자층 증착장치
TW200808995A (en) Methods and systems for selectively depositing Si-containing films using chloropolysilanes
US20060030131A1 (en) Method for fabricating crystalline silicon
JP5294231B2 (ja) 薄膜トランジスタの製造方法
KR100611761B1 (ko) 박막트랜지스터 제조 방법
US20060019473A1 (en) Method of crystallizing amorphous Si film
JP5238994B2 (ja) 薄膜トランジスタ及びその製造方法
JP2009135488A (ja) シリコンの結晶化方法
TWI455186B (zh) Fabrication of metal - induced crystals by ion implantation
Tojo et al. Positional control of crystal grains in silicon thin film utilizing cage-shaped protein
JPH0774366A (ja) 半導体装置およびその作製方法
JP4665488B2 (ja) Ge微結晶核付き基板の作製方法
JPH0774365A (ja) 半導体装置およびその作製方法
TWI377173B (en) Method for manufacturing crystalline silicon
Jang et al. Metal induced crystallization of amorphous silicon
KR100738659B1 (ko) 니켈 할로겐 화합물 분위기를 이용한 다결정 규소박막의제조방법
Uraoka et al. Low-Temperature Crystallization of Amorphous Si Films Using Ferritin Protein with Ni Nanoparticles
JPH03184324A (ja) 多結晶SiGe薄膜の形成方法
Ahn et al. Enhanced crystallization of amorphous Si using viscous Ni solution and microwave annealing
Yan-Ping et al. Nickel-disilicide-assisted excimer laser crystallization of amorphous silicon
US20080095975A1 (en) Polycrystalline silicon thin film and method for forming the same
JP4147492B2 (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130531

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130605

R150 Certificate of patent or registration of utility model

Ref document number: 5294231

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250