JP4307371B2 - 薄膜トランジスタ製造方法 - Google Patents
薄膜トランジスタ製造方法 Download PDFInfo
- Publication number
- JP4307371B2 JP4307371B2 JP2004377987A JP2004377987A JP4307371B2 JP 4307371 B2 JP4307371 B2 JP 4307371B2 JP 2004377987 A JP2004377987 A JP 2004377987A JP 2004377987 A JP2004377987 A JP 2004377987A JP 4307371 B2 JP4307371 B2 JP 4307371B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon layer
- amorphous silicon
- metal catalyst
- capping layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000010410 layer Substances 0.000 claims description 209
- 238000000034 method Methods 0.000 claims description 73
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 61
- 229910052751 metal Inorganic materials 0.000 claims description 39
- 239000002184 metal Substances 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 33
- 239000003054 catalyst Substances 0.000 claims description 32
- 238000002425 crystallisation Methods 0.000 claims description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 32
- 239000010408 film Substances 0.000 claims description 30
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 27
- 230000008025 crystallization Effects 0.000 claims description 22
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 19
- 229910000077 silane Inorganic materials 0.000 claims description 19
- 238000005229 chemical vapour deposition Methods 0.000 claims description 18
- 238000010438 heat treatment Methods 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 13
- 229910021529 ammonia Inorganic materials 0.000 claims description 8
- 239000011229 interlayer Substances 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052787 antimony Inorganic materials 0.000 claims description 2
- 229910052793 cadmium Inorganic materials 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000012297 crystallization seed Substances 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 229910052703 rhodium Inorganic materials 0.000 claims description 2
- 229910052707 ruthenium Inorganic materials 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 229910052718 tin Inorganic materials 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 239000007789 gas Substances 0.000 description 20
- 239000013078 crystal Substances 0.000 description 12
- 150000004767 nitrides Chemical class 0.000 description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 230000007423 decrease Effects 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 238000006356 dehydrogenation reaction Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 238000007715 excimer laser crystallization Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000007790 solid phase Substances 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004880 explosion Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Description
本発明は薄膜トランジスタ製造方法に係り、さらに詳細には基板上に非晶質シリコン層を形成して、前記非晶質シリコン層を結晶化する時、屈折率が１．７８ないし１．９０である窒化膜で形成されたキャッピング層を形成して、前記キャッピング層上に金属触媒層を形成した後、熱処理して結晶化することによって、結晶粒の大きさが大きくて、残留する金属触媒の量が微量である多結晶シリコン層を製造することができるだけでなく、前記キャッピング層の屈折率を制御することによって、多結晶シリコン層の特性を制御することができる薄膜トランジスタ製造方法に関する。
ディスプレー装置に使われる薄膜トランジスタは一般にガラス、石英などの透明基板に非晶質（ａｍｏｒｐｈｏｕｓ）シリコンを蒸着させて、前記非晶質シリコン層を脱水素処理した後、前記非晶質シリコン層を結晶化して半導体層を形成する。
この時、薄膜トランジスタのソース、ドレイン及びチャネル領域を構成する半導体層はガラス等の透明基板上に化学気相蒸着（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて非晶質シリコン層を蒸着させて形成される。しかし化学気相蒸着法などの方法によって直接基板に蒸着されたシリコンは、水素含有量が約１２％である非晶質シリコン層が形成されるので、低い電子移動度（ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ）を有するだけでなく、このような低い電子移動度を有する非晶質シリコン層を熱処理して高い電子移動度を有する結晶質構造のシリコン層に結晶化する時、前記含まれた水素によりシリコン層が水素の爆発により損傷を受けることになる。結晶化時発生する水素の爆発現象を防止するために脱水素の工程を進行させるのに一般に炉（Ｆｕｒｎａｃｅ）で数十分ないし数時間の間約４００℃以上の温度で熱処理して脱水素処理を実行する。そして続いて、前記脱水素化処理された非晶質シリコン層を結晶化するための結晶化工程を実施するようになる。
前記非晶質シリコン層を多結晶シリコン層に結晶化する方法は固相結晶化法（Ｓｏｌｉｄ Ｐｈａｓｅ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）、エキシマレーザー結晶化法（Ｅｘｃｉｍｅｒ Ｌａｓｅｒ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）、金属誘導結晶化法（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）及び金属誘導側面結晶化法（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｌａｔｅｒａｌ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）などがあるが、固相結晶化法は非晶質シリコン層を薄膜トランジスタが使われるディスプレー素子の基板形成物質であるガラスの変形温度約７００℃以下の温度で数時間ないし数十時間かけてアニーリングする方法であって、エキシマレーザー結晶化法はエキシマレーザーをシリコン層に走査して非常に短い時間、局部的に高い温度に加熱して結晶化する方法であり、金属誘導結晶化法はニッケル、パラジウム、金、アルミニウムなどの金属を非晶質シリコン層と接触させたり注入して前記金属により非晶質シリコン層から多結晶シリコン層に相変化が誘導される現象を利用する方法であって、金属誘導側面結晶化法は金属とシリコンが反応して生成されたケイ化物が側面に続けて伝播されながら順にシリコンの結晶化を誘導する方法を利用してシリコン層を結晶化させる方法である。
しかし、前記の固相結晶化法は工程時間があまりに長いだけでなく、高温で長時間熱処理することによって、基板に変形が発生しやすいという短所があって、エキシマレーザー結晶化法は高価のレーザー装置が必要であるだけでなく、多結晶化された表面の突起（ｅｘｔｒｕｓｉｏｎ）が発生して半導体層とゲート絶縁膜の界面特性が悪いという短所があって、前記金属誘導結晶化法または金属誘導側面結晶化法で結晶化する場合には多量の金属触媒が結晶化された多結晶シリコン層に残留して薄膜トランジスタの半導体層の漏れ電流を増加させる短所がある。
したがって、本発明は前記のような従来技術の諸般短所と問題点を解決するためのであって、基板上に非晶質シリコン層を形成して、前記非晶質シリコン層を結晶化する時、屈折率が１．７８ないし１．９０である窒化膜で形成されたキャッピング層を形成して、前記キャッピング層上に金属触媒層を形成した後、熱処理して結晶化することによって、結晶粒の大きさが大きくて、残留する金属触媒の量が微量である多結晶シリコン層を製造することができるだけでなく、前記キャッピング層の屈折率を制御することによって、多結晶シリコン層の特性を制御することができる薄膜トランジスタ製造方法を提供することに本発明の目的がある。
本発明の前記目的は、絶縁基板を準備する段階と、前記基板上に非晶質シリコン層を形成する段階と、前記非晶質シリコン層上に屈折率が１．７８ないし１．９０であるキャッピング層を形成する段階と、前記キャッピング層上に金属触媒層を形成する段階と、前記基板を熱処理して前記非晶質シリコン層を多結晶シリコン層に結晶化する段階と、で構成された薄膜トランジスタ製造方法によっても達成される。
また、本発明の前記目的は、前記結晶化する段階以後、前記キャッピング層を除去する段階と、前記多結晶シリコン層をパターニングして半導体層を形成する段階と、及び前記基板上にゲート絶縁膜、ゲート電極、層間絶縁膜及びソース／ドレイン電極を形成する段階と、をさらに含む薄膜トランジスタ製造方法によっても達成される。
したがって、本発明の薄膜トランジスタ及びその製造方法は、ＳＧＳ結晶化法で結晶化時、窒化膜であるキャッピングの屈折率を１．７８ないし１．９０に制御することによって、結晶粒の大きさが大きい半導体層を得ることができ、電子移動度が大きいだけでなく、残留の金属触媒の量が少なくて漏れ電流が低く、多結晶シリコン層の結晶粒の大きさをキャッピング層の屈折率で制御することができて所望する大きさ及び均一度を有する多結晶シリコン層を得ることができて特性が優秀であって特性を制御することができる薄膜トランジスタを製造することができる、という効果がある。
本発明の前記目的と技術的構成及びそれによる作用効果に関する詳細な事項は本発明の望ましい実施形態を図示している図面を参照した以下詳細な説明によりさらに明確に理解されることである。
図１Ａないし図１Ｃは本発明による非晶質シリコン層を多結晶シリコン層に結晶化する工程の断面図である。
まず、図１Ａは基板上にバッファー層を形成して、前記バッファー層上に非晶質シリコン層を形成する工程の断面図である。図で見るようにプラスチックまたはガラスのような絶縁基板１０１上に化学的気相蒸着（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法または物理的気相蒸着（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を利用してシリコン酸化膜または窒化膜の単層または複層でバッファー層（Ｂｕｆｆｅｒ ｌａｙｅｒ）１０２を形成する。この時前記バッファー層は下部基板で発生する水分または不純物の拡散を防止したり、結晶化時熱の伝達速度を調節することによって、半導体層の結晶化がよく成り立つことができるようにする役割をする。
続いて、前記バッファー層上に非晶質シリコン層１０３を形成する。この時前記非晶質シリコン層は一般に化学的気相蒸着法により形成するようになるが、化学的気相蒸着法により形成された非晶質シリコン層は水素のようなガスを含有するようになって、このようなガスは電子移動度を減少させる等の問題を発生させるため脱水素処理を施して非晶質シリコン層内に水素が残留しないようにする脱水素工程を実施する。
次に、図１Ｂは前記基板上にキャッピング層を形成する工程の断面図である。図で見るように非晶質シリコン層が形成された基板上にキャッピング層１０４を形成する。この時、前記キャッピング層は化学的気相蒸着法を利用してシリコン窒化膜で形成するようにする。
この時、キャッピング化学的気相蒸着法のいろいろな工程条件によりキャッピング層の特性が変化するようになるが、このような特性変化は以後の工程で金属触媒の拡散または浸透に大いに影響を与えるようになって前記非晶質シリコン層の結晶化にも多い影響を与えるようになる。
すなわち、前記キャッピング層を化学的気相蒸着法で形成する時の重要変数、すなわち、シランガスの流量、アンモニアガスの流量及びパワーを変化させるによって前記キャッピング層の特性を変化させることができる。
この時、前記キャッピング層は１００ないし１５００Åの厚さで形成する。
次に、図１Ｃは前記キャッピング層上に金属触媒層を形成する工程の断面図である。図で見るように前記キャッピング層上に金属触媒を蒸着して金属触媒層１０５を形成する。
この時、前記のように非晶質シリコン層上にキャッピング層を形成して、前記キャッピング層上に金属触媒層を形成した後、熱処理して前記金属触媒を非晶質シリコン層とキャッピング層の界面へ移動させてシードを形成し、前記シードを利用して非晶質シリコン層を多結晶シリコン層に結晶化させる結晶化法をＳＧＳ（ＳｕｐｅｒＧｒａｉｎＳｉｌｉｃｏｎ）結晶化法という。
この時前記キャッピング層とは、熱処理工程時前記金属触媒の拡散及び浸透を制御して結晶化に寄与する金属触媒の量または濃度を制御する絶縁膜を定義する。
この時、前記金属触媒層はＮｉ、Ｐｄ、Ｔｉ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｃｏ、Ｍｏ、Ｔｒ、Ｒｕ、Ｒｈ、ＣｄまたはＰｔのうちいずれか一つ以上の金属触媒を蒸着して１０１１ないし１０１５ａｔｏｍｓ／ｃｍ２の面密度で形成する。この時、前記金属触媒層はニッケル（Ｎｉ）で形成することが望ましいが、これは前記ニッケルは、前記非晶質シリコン層を多結晶シリコン層に結晶化することがさらに容易であるためである。
続いて、前記基板を熱処理１０６して前記非晶質シリコン層を結晶化する工程を実施する。この時、前記熱処理工程は二度にかけて進行するようになるが、第１熱処理工程は２００ないし６００℃の温度範囲で熱処理して前記金属触媒層内の金属触媒をキャッピング層に拡散または浸透１０７させ、キャッピング層と非晶質シリコン層の界面へ移動させて結晶化のシード（ｓｅｅｄ）１０８を形成する。そして、第２熱処理工程は４００ないし１３００℃の温度範囲で熱処理して前記キャッピング層と非晶質シリコン層の界面に存在するシードにより前記非晶質シリコン層が多結晶シリコン層１０９に結晶化する。
この時、前記多結晶シリコン層は前記シードの生成位置または密度によって結晶粒の大きさと均一度が決定されるが、このようなシードの位置または密度は前記キャッピング層の特性及び金属触媒層の面密度と無関係ではない。しかし前記金属触媒層の面密度は蒸着装置の限界により金属触媒層の面密度を制御することには限界がある。
したがって、前記キャッピング層の特性を制御して前記シードの生成位置または密度を制御し、多結晶シリコン層の結晶粒大きさ及び均一度を直接的に制御することができる。特に、前記キャッピング層の特性を制御することは図２Ｂで上述したような化学的気相蒸着法の工程条件を制御することによって可能である。前記工程条件を変化させてキャッピング層を形成し、結晶化工程を進行した後の、その結果を表１、及び図２Ａないし図２Ｈに整理した。
［実験例１］ 前記図１Ａ及び図１Ｂで前述したように絶縁基板上に非晶質シリコン層を形成して、前記非晶質シリコン層上にバッファー層を化学的気相蒸着法を利用して１７００Ｗの工程パワー、アンモニア（ＮＨ３）ガス／シラン（ＳｉＨ４）ガスの比が２０／１である工程条件で窒化膜であるキャッピング層を形成した結果、前記キャッピング層の屈折率（Ｒｅｆｒａｃｔｉｏｎ Ｉｎｄｅｘ）は１．８５８であることが分かる。
［実験例２］ 前記図１Ａ及び図１Ｂで前述したように絶縁基板上に非晶質シリコン層を形成して、前記非晶質シリコン層上にバッファー層を化学的気相蒸着法を利用して１７００Ｗの工程パワー、アンモニアガス／シランガスの比が４０／１の工程条件で窒化膜であるキャッピング層を形成した結果、前記キャッピング層の屈折率は１．８２７であることが分かる。
［実験例３］ 前記図１Ａ及び図１Ｂで前述したように絶縁基板上に非晶質シリコン層を形成して、前記非晶質シリコン層上にバッファー層を化学的気相蒸着法を利用して１７００Ｗの工程パワー、アンモニアガス／シランガスの比が８０／１の工程条件で窒化膜であるキャッピング層を形成した結果、前記キャッピング層の屈折率は１．７８３であることが分かる。
［実験例４］
前記図１Ａ及び図１Ｂで前述したように絶縁基板上に非晶質シリコン層を形成して、前記非晶質シリコン層上にバッファー層を化学的気相蒸着法を利用して７００Ｗの工程パワー、アンモニアガス／シランガスの比が２０／１の工程条件で窒化膜であるキャッピング層を形成した結果、前記キャッピング層の屈折率は１．８３２であることが分かる。
前記図１Ａ及び図１Ｂで前述したように絶縁基板上に非晶質シリコン層を形成して、前記非晶質シリコン層上にバッファー層を化学的気相蒸着法を利用して７００Ｗの工程パワー、アンモニアガス／シランガスの比が２０／１の工程条件で窒化膜であるキャッピング層を形成した結果、前記キャッピング層の屈折率は１．８３２であることが分かる。
［実験例５］ 前記図１Ａ及び図１Ｂで前述したように絶縁基板上に非晶質シリコン層を形成して、前記非晶質シリコン層上にバッファー層を化学的気相蒸着法を利用して７００Ｗの工程パワー、アンモニアガス／シランガスの比が４０／１の工程条件で窒化膜であるキャッピング層を形成した結果、前記キャッピング層の屈折率は１．８１５であることが分かる。
［実験例６］
前記図１Ａ及び図１Ｂで前述したように絶縁基板上に非晶質シリコン層を形成して、前記非晶質シリコン層上にバッファー層を化学的気相蒸着法を利用して７００Ｗの工程パワー、アンモニアガス／シランガスの比が８０／１の工程条件で窒化膜であるキャッピング層を形成した結果、前記キャッピング層の屈折率は１．８２４であることが分かる。
前記図１Ａ及び図１Ｂで前述したように絶縁基板上に非晶質シリコン層を形成して、前記非晶質シリコン層上にバッファー層を化学的気相蒸着法を利用して７００Ｗの工程パワー、アンモニアガス／シランガスの比が８０／１の工程条件で窒化膜であるキャッピング層を形成した結果、前記キャッピング層の屈折率は１．８２４であることが分かる。
［実験例７］ 前記図１Ａ及び図１Ｂで前述したように絶縁基板上に非晶質シリコン層を形成して、前記非晶質シリコン層上にバッファー層を化学的気相蒸着法を利用して１７００Ｗの工程パワー、アンモニアガス／シランガスの比が５／１の工程条件で窒化膜であるキャッピング層を形成した結果、前記キャッピング層の屈折率は１．８６１であることが分かる。
［比較例１］ 前記図１Ａ及び図１Ｂで前述したように絶縁基板上に非晶質シリコン層を形成して、前記非晶質シリコン層上にバッファー層を化学的気相蒸着法を利用して７００Ｗの工程パワー、アンモニアガス／シランガスの比が５／１の工程条件で窒化膜であるキャッピング層を形成した結果、前記キャッピング層の屈折率は１．９０８であることが分かる。
前記の実験例１ないし実験例７及び比較例１の結果を整理すれば、実験例１ないし実験例３で見るように工程パワーが１７００Ｗで一定の時、アンモニア／シランのガス比が２０／１、４０／１及び８０／１に増加することによって屈折率が１．８５８、１．８２７及び１．７８３にますます減少することがわかり、実験例４ないし実験例６で見るように工程パワーを７００Ｗに一定に維持し、アンモニア／シランのガス比が２０／１、４０／１及び８０／１に増加することによって屈折率は、やはり１．８３２、１．８１５及び１．８２４に減少する傾向（この時、前記実験例６で屈折率が増加するように見えるが、これは工程パワーが低いことによる誤差であるものと見なされる。）を示す。
したがって、アンモニア／シランのガス比が増加するほどキャッピング層の屈折率は減少する傾向が見られる。
また、前記実験例１ないし実験例３と実験例４ないし実験例６を同時に比較してみれば、同じアンモニア／シランのガス比では工程パワーが大きい実験例でキャッピング層の屈折率が大きいということを見ることができる。
この時、前記実験例１ないし実験例３及び実験例７のような工程条件でキャッピング層を形成した後、図１Ｃで説明したような方法で結晶化を進行させた後、多結晶シリコン層を形成して、前記多結晶シリコン層の結晶粒大きさを測定して整理した結果を図２のグラフで示した。図２で見るようにアンモニアガス／シランガスの比が８０／１から５／１まで減少することによって多結晶シリコン層の結晶粒大きさが大きくなることを見ることができるが、これは前記実験例１ないし実験例３、及び実験例７と図２を相互に比較すると、アンモニアガス／シランガスの比が減少する時、キャッピング層の屈折率は減少する。すなわち、キャッピング層の屈折率が減少することによって多結晶シリコン層の結晶粒大きさは大きくなる。
したがって、１．７８ないし１．９０の範囲の屈折率で屈折率が１．９０へ大きくなるほど結晶粒の大きさは大きくなる傾向が見られ、１．９０以上である１．９０８では結晶化が起こらないが、これは前記実施形態８により形成されたキャッピング層を利用して結晶化工程を進行する場合、非晶質シリコン層が形成されないので結晶化のためにはキャッピング層の屈折率が１．９０以上になれば望ましくなくて、１．７８未満では結晶粒大きさがあまりに小さくなるということが分かる。
したがって、ＳＧＳ結晶化法でシリコン窒化膜で形成されたキャッピング層を形成する場合、屈折率を１．７８ないし１．９０の範囲で適切な値を選択して形成するようにすれば所望する大きさの結晶粒と均一度を有する多結晶シリコン層を製造することができる。
前記のようにアンモニア／シランのガス比が低く、工程パワーが大きいほど屈折率が大きくなる理由は、キャッピング層内のシリコンの比率が高くなるためであって、前記シリコンの比率が高くなってキャッピング層内の拡散及び浸透が難しくなるため、キャッピング層と非晶質シリコン層の界面でシードの形成密度が低くなるようになるため、結晶粒の大きさが大きくなるようになって、均一度が高くなるようになる。
図３Ａ及び図３Ｂは前記のような方法で形成された多結晶シリコン層を利用して薄膜トランジスタを製造する工程の断面図である。
まず、図３Ａは前記金属触媒層及びキャッピング層を除去した後、半導体層を形成した工程の断面図である。図で見られるように、結晶化工程が終わった後、基板上に存在する金属触媒層及びキャッピング層を除去した後、前記多結晶シリコン層をパターニングして半導体層２０１を形成する。
次に、図３Ｂは前記半導体層にゲート絶縁膜、ゲート電極、層間絶縁膜及びソース／ドレイン電極を形成する工程の断面図である。
続いて、前記半導体層が形成された基板上にシリコン酸化膜またはシリコン窒化膜の単層または複層のゲート絶縁膜２０２を形成する。
続いて、基板上にゲート電極形成物質を蒸着して、パターニングしてゲート電極２０３を形成する。
続いて、前記基板上に下部と上部の素子を絶縁して保護する層間絶縁膜２０４を形成した後、前記半導体層の一部を露出させるように前記層間絶縁膜及びゲート絶縁膜の一部をエッチングしてコンタクトホールを形成する。
続いて、前記コンタクトホールを充填するソース／ドレイン電極形成物質を基板全面に形成して、前記ソース／ドレイン電極形成物質をパターニングしてソース／ドレイン電極２０５を形成して薄膜トランジスタを完成する。
本発明は、以上でよく見られたような望ましい実施形態を挙げて図示して説明したが、前記実施形態に限られず、本発明の精神を外れない範囲内で、該発明が属する技術分野で通常の知識を有する者により、多様な変更と修正が可能である。
１０３ 非晶質シリコン層
１０４ キャッピング層
１０５ 金属触媒層
１０６ 熱処理
１０８ シード
１０９ 多結晶シリコン層
１０４ キャッピング層
１０５ 金属触媒層
１０６ 熱処理
１０８ シード
１０９ 多結晶シリコン層
Claims (7)
- 絶縁基板を準備する段階と、
前記基板上に非晶質シリコン層を形成する段階と、
前記非晶質シリコン層上に屈折率が１．７８ないし１．９０であるシリコン窒化膜からなるキャッピング層を形成する段階と、
前記キャッピング層上に金属触媒層を形成する段階と、
前記金属触媒層内の金属触媒をキャッピング層に拡散または浸透させ、キャッピング層と非晶質シリコン層の界面へ移動させて結晶化のシードを形成する第１熱処理工程と、
前記キャッピング層と非晶質シリコン層の界面に存在するシードにより前記非晶質シリコン層を多結晶シリコン層に結晶化する第２熱処理工程と、を含むことを特徴とする薄膜トランジスタ製造方法。 - 前記結晶化する段階以後、
前記キャッピング層を除去する段階と、
前記多結晶シリコン層をパターニングして半導体層を形成する段階と、
前記基板上にゲート絶縁膜、ゲート電極、層間絶縁膜及びソース／ドレイン電極を形成する段階と、をさらに含むことを特徴とする請求項１に記載の薄膜トランジスタ製造方法。 - 前記金属触媒層を形成する段階はＮｉ、Ｐｄ、Ｔｉ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｃｏ、Ｍｏ、Ｔｒ、Ｒｕ、Ｒｈ、ＣｄまたはＰｔのうちいずれか一つ以上の金属触媒を蒸着する段階であることを特徴とする請求項１に記載の薄膜トランジスタ製造方法。
- 前記金属触媒層を形成する段階は金属触媒を１０１１ないし１０１５ａｔｏｍｓ／ｃｍ２の面密度で形成する段階であることを特徴とする請求項１に記載の薄膜トランジスタ製造方法。
- 前記第１熱処理工程は２００ないし６００℃の温度範囲で熱処理する工程であって、前記第２熱処理工程は４００ないし１３００℃の温度範囲で熱処理する工程であることを特徴とする請求項１に記載の薄膜トランジスタ製造方法。
- 前記キャッピング層は１００ないし１５００Åの厚さで形成することを特徴とする請求項１に記載の薄膜トランジスタ製造方法。
- 前記屈折率が、化学気相蒸着の反応を起こさせる工程パワーに比例して、アンモニア／シランガスの比に反比例するという関係に基づいて、キャッピング層の屈折率が１．７８ないし１．９０となるように、工程パワーまたはアンモニア／シランガスの比を調節することを特徴とする請求項１に記載の薄膜トランジスタ製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040066931A KR100611766B1 (ko) | 2004-08-24 | 2004-08-24 | 박막트랜지스터 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006066860A JP2006066860A (ja) | 2006-03-09 |
| JP4307371B2 true JP4307371B2 (ja) | 2009-08-05 |
Family
ID=36093555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004377987A Active JP4307371B2 (ja) | 2004-08-24 | 2004-12-27 | 薄膜トランジスタ製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7615421B2 (ja) |
| JP (1) | JP4307371B2 (ja) |
| KR (1) | KR100611766B1 (ja) |
| CN (1) | CN100481350C (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100477103B1 (ko) * | 2001-12-19 | 2005-03-18 | 삼성에스디아이 주식회사 | 금속유도화 측면결정화방법을 이용한 멀티플 게이트 박막트랜지스터 및 그의 제조방법 |
| KR100741975B1 (ko) * | 2005-08-25 | 2007-07-23 | 삼성에스디아이 주식회사 | 열처리 장치 및 이를 이용한 열처리 방법 |
| KR100770268B1 (ko) * | 2006-05-18 | 2007-10-25 | 삼성에스디아이 주식회사 | 박막트랜지스터의 제조방법 |
| KR100770269B1 (ko) * | 2006-05-18 | 2007-10-25 | 삼성에스디아이 주식회사 | 박막트랜지스터의 제조방법 |
| KR100731756B1 (ko) * | 2006-06-07 | 2007-06-22 | 삼성에스디아이 주식회사 | 박막트랜지스터의 제조방법 |
| KR20080015666A (ko) | 2006-08-16 | 2008-02-20 | 삼성전자주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
| KR100770266B1 (ko) | 2006-11-10 | 2007-10-25 | 삼성에스디아이 주식회사 | 유기전계발광표시장치 및 그 제조방법 |
| KR100811282B1 (ko) * | 2006-12-27 | 2008-03-07 | 주식회사 테라세미콘 | 다결정 실리콘 제조방법 |
| KR100864884B1 (ko) * | 2006-12-28 | 2008-10-22 | 삼성에스디아이 주식회사 | 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치 |
| KR100864883B1 (ko) * | 2006-12-28 | 2008-10-22 | 삼성에스디아이 주식회사 | 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치. |
| KR100875432B1 (ko) | 2007-05-31 | 2008-12-22 | 삼성모바일디스플레이주식회사 | 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치 |
| KR100848341B1 (ko) * | 2007-06-13 | 2008-07-25 | 삼성에스디아이 주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치 |
| KR20080111693A (ko) * | 2007-06-19 | 2008-12-24 | 삼성모바일디스플레이주식회사 | 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치 |
| KR100882909B1 (ko) * | 2007-06-27 | 2009-02-10 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조 방법, 이를 포함하는유기전계발광표시장치, 및 그의 제조 방법 |
| JP5282198B2 (ja) * | 2007-07-13 | 2013-09-04 | 古河電気工業株式会社 | 多結晶シリコン薄膜の製造方法、多結晶シリコン薄膜基板および多結晶シリコン薄膜型太陽電池 |
| KR100930400B1 (ko) | 2007-08-13 | 2009-12-08 | 주식회사 하이닉스반도체 | 차동 증폭기 및 이를 이용한 입력 회로 |
| KR100889626B1 (ko) * | 2007-08-22 | 2009-03-20 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법 |
| KR100889627B1 (ko) | 2007-08-23 | 2009-03-20 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치 |
| FR2924272B1 (fr) * | 2007-11-28 | 2010-06-11 | Commissariat Energie Atomique | Procede de transfert de films |
| KR100976456B1 (ko) * | 2007-12-29 | 2010-08-17 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법 및 그를 이용한유기전계발광표시장치의 제조방법 |
| KR100982310B1 (ko) | 2008-03-27 | 2010-09-15 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치 |
| KR100989136B1 (ko) | 2008-04-11 | 2010-10-20 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치 |
| KR101002666B1 (ko) * | 2008-07-14 | 2010-12-21 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치 |
| KR101041141B1 (ko) | 2009-03-03 | 2011-06-13 | 삼성모바일디스플레이주식회사 | 유기전계발광표시장치 및 그의 제조방법 |
| KR101049799B1 (ko) * | 2009-03-03 | 2011-07-15 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치 |
| KR101015849B1 (ko) * | 2009-03-03 | 2011-02-23 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치 |
| KR101049801B1 (ko) | 2009-03-05 | 2011-07-15 | 삼성모바일디스플레이주식회사 | 다결정 실리콘층의 제조방법 및 이에 이용되는 원자층 증착장치 |
| KR20100100187A (ko) * | 2009-03-05 | 2010-09-15 | 삼성모바일디스플레이주식회사 | 다결정 실리콘층의 제조방법 |
| KR101056428B1 (ko) | 2009-03-27 | 2011-08-11 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치 |
| KR101094295B1 (ko) | 2009-11-13 | 2011-12-19 | 삼성모바일디스플레이주식회사 | 다결정 실리콘층의 제조방법, 박막트랜지스터의 제조방법, 및 유기전계발광표시장치의 제조방법 |
| CN103730336B (zh) * | 2013-12-30 | 2016-07-06 | 深圳市华星光电技术有限公司 | 定义多晶硅生长方向的方法 |
| KR102171263B1 (ko) | 2014-08-21 | 2020-10-28 | 삼성전자 주식회사 | 제어된 다결정 반도체 박막을 포함하는 집적회로 소자 및 그 제조 방법 |
| CN113913791B (zh) * | 2021-09-29 | 2024-03-01 | 湖南红太阳光电科技有限公司 | 一种多层非晶硅薄膜的制备方法及太阳能电池 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW357415B (en) | 1993-07-27 | 1999-05-01 | Semiconductor Engrgy Lab | Semiconductor device and process for fabricating the same |
| US6162667A (en) | 1994-03-28 | 2000-12-19 | Sharp Kabushiki Kaisha | Method for fabricating thin film transistors |
| JP3269738B2 (ja) | 1994-09-21 | 2002-04-02 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP3190517B2 (ja) | 1994-05-13 | 2001-07-23 | 株式会社半導体エネルギー研究所 | 半導体の作製方法 |
| JP3917205B2 (ja) | 1995-11-30 | 2007-05-23 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5940693A (en) * | 1997-07-15 | 1999-08-17 | Sharp Laboratories Of America, Inc. | Selective silicide thin-film transistor and method for same |
| JPH11251241A (ja) | 1998-02-27 | 1999-09-17 | Matsushita Electric Ind Co Ltd | 結晶質珪素層の製造方法、太陽電池の製造方法及び薄膜トランジスタの製造方法 |
| US6346437B1 (en) * | 1998-07-16 | 2002-02-12 | Sharp Laboratories Of America, Inc. | Single crystal TFT from continuous transition metal delivery method |
| JP2001126329A (ja) | 1999-10-29 | 2001-05-11 | Sony Corp | 光磁気記録媒体 |
| JP2001267240A (ja) | 2000-03-22 | 2001-09-28 | Matsushita Electric Ind Co Ltd | 低温ポリシリコンｔｆｔ装置の製造方法 |
| US6962756B2 (en) * | 2001-11-02 | 2005-11-08 | Mitsubishi Gas Chemical Company, Inc. | Transparent electrically-conductive film and its use |
| KR100473996B1 (ko) | 2002-01-09 | 2005-03-08 | 장 진 | 비정질 실리콘의 결정화 방법 |
| KR100915233B1 (ko) * | 2002-11-05 | 2009-09-02 | 삼성전자주식회사 | 박막 트랜지스터 어레이 기판 |
| US6774000B2 (en) * | 2002-11-20 | 2004-08-10 | International Business Machines Corporation | Method of manufacture of MOSFET device with in-situ doped, raised source and drain structures |
| TW578319B (en) * | 2003-01-23 | 2004-03-01 | Epitech Corp Ltd | Light emitting diode having anti-reflection layer and method of making the same |
| JP2004311955A (ja) * | 2003-03-25 | 2004-11-04 | Sony Corp | 超薄型電気光学表示装置の製造方法 |
| JP2004342432A (ja) * | 2003-05-15 | 2004-12-02 | Nec Corp | 有機ｅｌ表示装置 |
| US7038232B2 (en) * | 2003-09-24 | 2006-05-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Quantum efficiency enhancement for CMOS imaging sensor with borderless contact |
| TWI224868B (en) * | 2003-10-07 | 2004-12-01 | Ind Tech Res Inst | Method of forming poly-silicon thin film transistor |
-
2004
- 2004-08-24 KR KR1020040066931A patent/KR100611766B1/ko active IP Right Grant
- 2004-12-15 US US11/011,585 patent/US7615421B2/en active Active
- 2004-12-27 JP JP2004377987A patent/JP4307371B2/ja active Active
- 2004-12-31 CN CNB2004101033511A patent/CN100481350C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN100481350C (zh) | 2009-04-22 |
| KR20060018533A (ko) | 2006-03-02 |
| CN1741256A (zh) | 2006-03-01 |
| KR100611766B1 (ko) | 2006-08-10 |
| US20060046357A1 (en) | 2006-03-02 |
| US7615421B2 (en) | 2009-11-10 |
| JP2006066860A (ja) | 2006-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4307371B2 (ja) | 薄膜トランジスタ製造方法 | |
| JP4115990B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100666564B1 (ko) | 박막트랜지스터의 제조 방법 | |
| US7423322B2 (en) | Thin film transistor and method of fabricating the same | |
| JP4095064B2 (ja) | 薄膜トランジスター及びその製造方法 | |
| US20060263957A1 (en) | Metal-induced crystallization of amorphous silicon, polycrystalline silicon thin films produced thereby and thin film transistors produced therefrom | |
| KR101084233B1 (ko) | 박막트랜지스터 및 그 제조 방법 | |
| KR20100100187A (ko) | 다결정 실리콘층의 제조방법 | |
| JP4369391B2 (ja) | 薄膜トランジスタ製造方法 | |
| KR100611761B1 (ko) | 박막트랜지스터 제조 방법 | |
| JP4549842B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR20070028121A (ko) | 박막트랜지스터 | |
| KR100700501B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR100699991B1 (ko) | 박막트랜지스터 제조 방법 | |
| KR100731765B1 (ko) | 박막트랜지스터 및 그 제조 방법 | |
| KR20090083186A (ko) | 비정질 실리콘 박막의 결정화 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080501 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080813 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080916 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081215 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090331 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090428 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4307371 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |