KR20090083186A - 비정질 실리콘 박막의 결정화 방법 - Google Patents
비정질 실리콘 박막의 결정화 방법 Download PDFInfo
- Publication number
- KR20090083186A KR20090083186A KR1020080009195A KR20080009195A KR20090083186A KR 20090083186 A KR20090083186 A KR 20090083186A KR 1020080009195 A KR1020080009195 A KR 1020080009195A KR 20080009195 A KR20080009195 A KR 20080009195A KR 20090083186 A KR20090083186 A KR 20090083186A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- amorphous silicon
- silicon thin
- metal
- substrate
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 115
- 229910021417 amorphous silicon Inorganic materials 0.000 title claims abstract description 63
- 238000002425 crystallisation Methods 0.000 title claims abstract description 37
- 239000002184 metal Substances 0.000 claims abstract description 57
- 229910052751 metal Inorganic materials 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 51
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 18
- 230000008569 process Effects 0.000 claims abstract description 18
- 238000000576 coating method Methods 0.000 claims abstract description 17
- 239000011248 coating agent Substances 0.000 claims abstract description 16
- 150000004767 nitrides Chemical class 0.000 claims abstract description 7
- 239000010408 film Substances 0.000 claims description 14
- 238000010438 heat treatment Methods 0.000 claims description 8
- 238000007598 dipping method Methods 0.000 claims description 2
- 238000004528 spin coating Methods 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 230000008025 crystallization Effects 0.000 description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 230000006911 nucleation Effects 0.000 description 6
- 238000010899 nucleation Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000005499 laser crystallization Methods 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 239000003054 catalyst Substances 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000007790 solid phase Substances 0.000 description 3
- 238000001069 Raman spectroscopy Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910005881 NiSi 2 Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02592—Microstructure amorphous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 금속 용액을 이용하여 비정질 실리콘 박막을 결정화할 때, 니켈의 확산 정도를 제어하고, 실리콘 박막 내의 금속에 의한 오염을 최소화할 수 있는 방법을 제공한다. 이를 위하여, 기판 상에 버퍼층을 형성하는 단계; 상기 버퍼층 상에 비정질 실리콘 박막을 형성하는 단계; 상기 비정질 실리콘 박막 상에 보조 박막을 형성하는 단계; 상기 보조 박막 위에 금속 함유 용액을 제공하여 상기 보조 박막 위에 금속이 코팅되도록 하는 단계; 상기 금속이 코팅된 기판을 열처리하는 단계; 및 상기 금속 코팅 및 보조 박막을 제거하는 단계를 포함하는 비정질 실리콘 박막의 결정화 방법을 제공한다.
Description
본 발명은 비정질 실리콘 박막의 결정화 방법에 관한 것으로서, 구체적으로는 금속 용액을 이용하여 상온에서 비정질 실리콘 박막을 결정화시키며, 이때 니켈의 확산 정도를 제어하여 실리콘의 결정화를 조절하고, 실리콘 박막이 금속에 의해 오염되는 것을 최소화할 수 있는 비정질 실리콘 박막의 결정화 방법에 관한 것이다.
반도체 소자, 좀 더 상세하게는 액정표시장치의 구동소자로 사용되는 박막트랜지스터는 비정질 실리콘에 비하여 결함밀도가 낮고 전하의 이동도가 높은 다결정 실리콘을 활성층으로서 사용한다. 이러한 다결정 실리콘은 일반적으로 고온 조건(약 1000℃이상)에서 형성된다. 따라서 공정 온도가 낮고(약 700℃이하) 대면적화가 가능하며 성능 면에서도 고온 다결정 실리콘에 견줄 수 있는 저온 다결정 실리콘을 형성하는 기술이 요구되고 있다.
저온 다결정 실리콘을 형성하는 방법으로는 고상 결정화 방법(Solid Phase Crystallization: SPC)과 레이저 결정화 방법(laser crystallization)이 대표적이 다.
고상 결정화 방법은 약 550-700℃ 사이에서 약 1-24시간 동안 비정질 실리콘 박막에 열처리 작업을 실시하여 결정화하는 방법이다. 이 방법은 저가의 장비를 사용하여 균일한 결정질을 얻을 수 있다. 그러나 결정화 온도가 상대적으로 낮지 않고 결정화 시간이 오래 걸리기 때문에 유리 기판에 사용할 수 없으며 생산성도 낮다.
레이저 결정화 방법은 비정질 실리콘 박막에 레이저를 이용하여 열처리를 함으로써 결정화하는 방법이다. 이 방법은 400℃ 이하의 저온 결정화가 가능하고(Hiroyaki Kuriyama, et, al, Jpn, J, Phys. 31, 4550(1992)), 성능 면에서도 우수한 특성을 가지는 장점이 있다. 그러나 결정화가 불균일하게 진행되고 고가의 장비와 낮은 생산성으로 인하여 대면적의 기판 위에 다결정 실리콘을 제작하기가 쉽지 않다.
이러한 고상 결정화 방법과 레이저 결정화 방법의 단점을 해소하기 위한 새로운 방법으로서 금속 유도 결정화 방법(M. S. Haquc, et, al, Appl. Phys. 79, 7529(1996))이 사용되고 있다. 금속 유도 결정화 방법은 니켈과 같은 특정한 종류의 금속을 비정질 실리콘에 접촉시킴으로써, 비정질 실리콘의 결정화 온도를 낮추는 방법이다. 이 방법에서는 니켈 실리사이드의 마지막 상인 NiSi2가 결정화를 위한 핵으로서 작용하여 결정화를 촉진한다(C. Hayzelden, et, al, J. Appl. Phys. 73, 8279(1993)). 이와 같은 금속 유도 결정화 방법은 금속의 양에 비례하여 결정 화 효과가 증가하고 저온 결정화를 할 수 있는 장점이 있지만, 결정화된 실리콘 박막이 금속으로 오염되기 때문에 실리콘 박막 본래의 특성이 변하게 된다.
본 발명은 상술한 제반 문제점을 해결하기 위한 것으로서, 니켈 용액을 이용하여 상온에서 비정질 실리콘 박막을 결정화시키며, 이때 니켈의 확산 정도를 제어하고, 실리콘 박막 내의 금속에 의한 오염을 최소화할 수 있는 비정질 실리콘 박막의 결정화 방법을 제공하는 데에 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 의한 비정질 실리콘 박막의 결정화 방법은 아래와 같은 단계를 포함하여 이루어진다.
기판 상에 버퍼층을 형성하는 단계;
상기 버퍼층 상에 비정질 실리콘 박막을 형성하는 단계;
상기 비정질 실리콘 박막 상에 보조 박막을 형성하는 단계;
상기 보조 박막 위에 금속 함유 용액을 제공하여 상기 보조 박막 위에 금속이 코팅되도록 하는 단계;
상기 금속이 코팅된 기판을 열처리하는 단계; 및
상기 금속 코팅 및 보조 박막을 제거하는 단계.
본 발명은 비정질 실리콘 기판의 결정화를 위해 결정성장의 핵생성을 위한 촉매 기능을 하는 금속 원자의 확산, 그리고 기판에 접하는 금속 원자의 수를 제어함으로써 비정질 실리콘 박막의 결정화를 용이하게 이룰 수 있다는 점에 기반한다. 즉 종래에는 용액 중의 금속이 비정질 실리콘 박막에 너무 많이 접할 경우, 핵생성 사이트가 지나치게 많아진다. 따라서 결정화가 이루어지더라도 너무 미세하게 되어 비정질에 가까운 결정이 되는 문제가 있었다. 본 발명에서는 금속이 비정질 실리콘 박막에 직접 접하지 않고, 비정질 실리콘 박막 위에 형성된 보조 박막들을 통하여 확산되어 가면서 비정질 실리콘 박막에 접하게 함으로써 이러한 문제를 해결한 것이다.
본 발명에서 기판의 재질은 특별히 한정되지는 않으나, 일반적으로 유리 기판이다. 버퍼층은 기판과 그 위에 형성되는 비정질 실리콘 박막의 접합을 용이하게 하기 위해 형성해준다. 일반적으로 물성이 크게 다른 두 재료는 접합이 용이하지 않다. 또 열팽창계수가 다르기 때문에 고온 또는 저온 분위기에서 응력 발생과 그에 따른 변형 또는 박리 현상 등이 일어난다. 버퍼층은 이러한 문제를 방지해준다. 아울러 불순물이 확산되어 실리콘 박막을 오염시키는 것도 막아준다. 버퍼층의 재질은 특히 한정되지 않으나, 실리콘의 산화물(SiOx) 또는 질화물(SiNx), 또는 이 두 층을 연속으로 형성함으로써 이루어지는 것이 바람직하다. 버퍼층의 두께는 특별히 제한되지 아니하며, 기판으로부터 유입되는 불순물을 차단하고 공정을 진행하는 동안 기판이 휘어지지 않는 정도이면 된다.
버퍼층 위에는 비정질 실리콘 박막을 형성한다. 비정질 실리콘 박막은 박막트랜지스터 제작시 활성층으로의 원활한 사용을 위하여, 그리고 도핑시 소스 및 드레인 영역의 확산 정도를 고려하여 40-80㎚의 두께로 증착하는 것이 바람직하다. 그리고 그 위에는 바로 금속, 예를 들어 니켈 용액을 접하게 하는 것이 아니라, 보 조 박막을 형성한다. 보조 박막이 있을 경우, 금속 용액은 보조 박막 밑의 비정질 실리콘 박막이 아니라 보조 박막과 접한다. 그 결과 보조 박막 위에 코팅을 형성한다. 그리고 코팅 내의 금속 원자가 보조 박막을 통해서 확산되어 들어가서 비정질 실리콘 박막과 접하게 된다. 그 결과, 동시 다발적으로 수많은 사이트에서 코팅된 금속을 중심으로 핵생성이 일어나는 현상을 방지할 수 있다.
금속 코팅은 10nm를 초과하여 너무 두꺼우면 다결정 실리콘 형성 시 핵이 다량으로 이루어져 그레인 성장이 억제되고 결정화가 일어나지 않는다. 반면, 1nm 미만으로 너무 얇으면 핵을 형성하기 위한 금속이 비정질 실리콘에 충분히 공급되지 않는다. 따라서 금속 코팅의 두께는 1-10nm가 바람직하며, 약 2-3㎚가 특히 바람직하다.
보조 박막은 이와 같이 금속의 확산을 제어할 수 있는 재질이면 좋지만, 질화실리콘(SiNx)이 바람직하다. 질화실리콘은 하부의 박막 구성물질인 실리콘을 질화시킴으로써 용이하게 형성할 수 있다. 따라서 새로운 물질을 공급하여 새로운 박막층을 형성하는데 따르는 공정의 불연속성과 그에 따르는 생산성 저하를 피할 수 있다.
한편 보조 박막으로서 상기 질화실리콘 위에 비정질 실리콘 박막을 추가로 한 층 더 형성하는 것도 바람직하다. 이는 이후 공정에서 용액 중의 금속이 질화실리콘 위에는 잘 코팅이 되지 않는 문제를 해소하기 위해서이다.
각 박막층의 형성 방법은 본 발명 요지는 아니므로 자세한 설명은 생략한다. 스퍼터링 등 다양한 임의의 방법이 사용될 수 있다.
이렇게 형성된 층구조를 가지는 기판을 금속 용액과 접하게 한다. 금속 용액의 조성 역시 특히 한정되지 않으며, 실리콘 박막 위에서 결정화를 촉진하는 촉매 역할을 하는 금속을 포함하는 조성이면 된다. 보통 니켈이 바람직하다.
다음 공정에서는 전술한 공정에 의해 금속이 코팅된 기판을 열처리를 한다. 고온에서는 금속의 확산, 핵생성 및 결정성장이 활성화된다. 따라서 코팅된 금속이 보조 박막을 통해 하부로 확산되어 비정질 실리콘 박막에 도달하고, 거기에서 결정성장을 위한 핵의 기능을 수행한다. 즉 금속을 핵으로 하여 비정질 실리콘의 결정생성 및 성장이 이루어진다. 열처리는 급속열처리(RTP) 공정에 의해 이루어지는 것이 바람직하다.
열처리가 완료되면, 층구조의 상부로부터 금속 코팅과 보조 박막을 에칭 등의 방법으로 제거한다. 이에 따라 밑에서부터 기판, 버퍼층, 결정화된 실리콘 박막이 차례로 형성된 결과물을 얻을 수 있게 된다.
본 발명의 방법에 의하면 상온에서 용액과의 접촉에 의해 비정질 실리콘 박막을 결정화시키기 때문에 공정이 단순하게 되고 기판의 변형과 손상을 막을 수 있는 외에, 금속이 비정질 실리콘 박막에 직접 접함에 따라 결정이 너무 미세하게 되거나 결정립이 너무 많아짐에 따라 비정질의 성질이 남아 있게 되는 문제를 해소할 수 있다. 또 금속 원자가 실리콘 박막 내에 너무 많이 확산되어 들어옴으로써 오염을 형성하는 문제를 해소할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
도 1은 본 발명에 의한 비정질 실리콘 박막의 결정화 과정을 도시하는 순서도이고, 도 2 내지 도 6은 본 발명에 의한 비정질 실리콘 박막의 결정화 과정을 도시하는 공정도이다.
도 1에서 비정질 실리콘 박막의 결정화 방법은, 유리 기판 상에 버퍼층을 증착하는 단계(S101), 버퍼층에 비정질 실리콘 박막을 증착하는 단계(S102), 비정질 실리콘 박막에 보조 박막을 증착하는 단계(S103), 보조 박막에 금속을 코팅하는 단계(S104), 금속이 코팅된 기판을 열처리하는 단계(S105), 그리고 코팅된 금속과 보조 박막을 제거하는 단계(S106)를 포함한다.
이때, 본 실시예에서 버퍼층은 기판 상에 증착하는 산화실리콘(SiOx) 막과, 이 SiOx막 위에 증착하는 질화실리콘(SiNx) 막으로서 이루어진다. 또 보조 박막은 SiNx막, 그리고 이 SiNx막 위에 형성하는 비정질 실리콘 박막이 두 층으로서 이루어진다.
도 2 내지 도 6을 참조하여 상술한 비정질 실리콘 박막의 결정화 방법을 단계별로 보다 상세히 살펴본다.
우선 도 2에 도시된 바와 같이, 유리 기판(110) 위에 버퍼층으로서 소정 두께의 SiOx막(120)과, SiNx막(130)을 차례로 증착한다(S101). 버퍼층은 기판(110)과 후술할 비정질 실리콘 박막(140) 사이의 접합력을 증대시키고, 서로 다른 열팽창계수를 갖는 기판(110)과 비정질 실리콘 박막(140) 사이의 박리현상을 방지함과 동시에 불순물의 유입 및 확산을 방지한다.
버퍼층 증착이 완료된 뒤, 그 위에 비정질 실리콘 박막(140)을 증착하였다(S102, 도 2 참조). 이때 막의 두께는 50㎚로 하였다. 그리고 비정질 실리콘 박막(140)의 위에 보조 박막으로서 SiNx막(150)과 비정질 실리콘 박막(160)을 순차로 증착하였다(S103, 도 3 참조). 보조 박막은 금속 코팅(170)이 표면에 잘 형성되도록 함과 동시에, 증착된 유입된 금속의 확산을 조절하여 결정화에 필요한 양만큼만 비정질 실리콘 박막(140)에 접촉될 수 있도록 한다. SiNx막(150)은 10-30㎚의 두께로, 비정질 실리콘 박막(160)은 2-6㎚의 두께로 형성하였다.
이상과 같이 하여 층구조가 완성된 기판을 금속 용액과 접하게 하였다(S104, 도 4 참조). 본 실시예에서 금속 용액은 니켈 용액을 사용하였다. 니켈 용액은 상온에서 3-30분간 기판과 접하게 하였다. 10분간 접하게 할 때 결정화 결과가 특히 우수하였다.
이어서, 도 5 내지 도 6에 도시된 바와 같이 니켈 코팅(170)이 형성된 기판(110)을 600-650℃에서 1시간 이상 RTP 공정에 의해 열처리를 하였다. 이에 따라 니켈은 실리콘 박막(160) 및 SiNx막(150)으로 이루어지는 보조 박막층을 지나 비정질 실리콘 박막(140)에 도달하여 핵생성 및 결정성장의 촉매로서 작용한다(도 5). 그리고 그 결과 비정질 실리콘 박막(140)이 결정화된다.
최종적으로, 비정질 실리콘 박막(140)의 결정화가 이루어진 뒤 니켈 코 팅(170) 및 보조 박막(150, 160)을 제거하였다(S106, 도 6).
한편 도 7은 니켈 용액의 접촉 온도 및 시간과, 형성되는 니켈 코팅(170)의 두께와의 관계를 나타내는 그래프이다. 도 7에서 니켈 용액을 기판에 접촉하는 과정에서 온도를 상승시키면 코팅 형성 시간도 단축시킬 수 있으며, 우수한 결정화 결과를 얻을 수 있음을 알 수 있다. 그래프에는 나타나지 않았지만, 온도를 70-80℃까지 상승시킬 경우 동일한 두께의 코팅 형성에 소요되는 시간은 10-20초까지 단축시킬 수 있었다.
도 8은 본 발명의 한 실시예에 따라 결정화된 실리콘 박막의 라만분광법에 의한 분석 그래프이다. 도면에서 약 520 정도에서 날카로운 피크가 나타나는 바, 이는 상술한 과정을 거쳐 처리된 실리콘 박막이 결정화도가 높은 다결정 실리콘 박막이 되었음을 보여준다.
이상 본 발명의 바람직한 실시예에 따른 비정질 실리콘 박막의 결정화 방법을 설명하였지만 이는 예시적인 것이며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당업자라면 다양한 변화 및 변경이 가능할 것이다. 예를 들어 용액을 보조 박막과 접하게 하는 방법으로는 본 실시예에서는 딥핑을 사용하였지만, 스핀코팅 등 다른 방법을 사용할 수도 있다. 따라서 본 발명의 권리범위는 특정 실시예가 아닌, 첨부된 특허청구범위에 기재된 사항에 의해 정해지는 것으로 이해되어야 할 것이다.
도 1은 본 발명에 의한 비정질 실리콘 박막의 결정화 과정을 나타내는 순서도이다.
도 2 내지 도 6은 본 발명에 의한 비정질 실리콘 박막의 결정화 과정을 나타내는 공정도이다.
도 7은 본 발명의 한 실시예에서 금속 용액의 접촉 온도 및 시간과, 그에 따라 형성되는 금속 코팅의 두께와의 관계를 나타내는 그래프이다.
도 8은 본 발명의 한 실시예에 따라 결정화된 실리콘 박막의 라만분광법에 의한 분석 그래프이다.
*도면의 주요 부분에 대한 부호의 설명*
110: 기판 120, 130: 버퍼층
140: 비정질 실리콘 박막 150, 160: 보조 박막
170: 니켈 코팅
Claims (14)
- 기판 상에 버퍼층을 형성하는 단계;상기 버퍼층 상에 비정질 실리콘 박막을 형성하는 단계;상기 비정질 실리콘 박막 상에 보조 박막을 형성하는 단계;상기 보조 박막 위에 금속 함유 용액을 제공하여 상기 보조 박막 위에 금속이 코팅되도록 하는 단계;상기 금속이 코팅된 기판을 열처리하는 단계; 및상기 금속 코팅 및 보조 박막을 제거하는 단계를 포함하는 비정질 실리콘 박막의 결정화 방법.
- 청구항 1에 있어서,상기 금속 용액이 니켈을 함유하는 용액인 비정질 실리콘 박막의 결정화 방법.
- 청구항 1 또는 청구항 2에 있어서,상기 보조 박막이 질화물 박막인 비정질 실리콘 박막의 결정화 방법.
- 청구항 3에 있어서,상기 보조 박막으로서 상기 질화물 박막 위에 비정질 실리콘 박막이 추가로 형성되는 비정질 실리콘 박막의 결정화 방법.
- 청구항 4에 있어서,상기 질화물이 SiNx인 비정질 실리콘 박막의 결정화 방법.
- 청구항 1 또는 청구항 2에 있어서,상기 금속 용액이 딥핑 또는 스핀 코팅에 의해 보조 박막에 제공되는 비정질 실리콘 박막의 결정화 방법.
- 청구항 1 또는 청구항 2에 있어서,상기 금속 용액이 기판에 상온에서 3-30분 동안 접하도록 제공되는 비정질 실리콘 박막의 결정화 방법.
- 청구항 1 또는 청구항 2에 있어서,상기 금속 용액이 기판에 70-80℃에서 10-20초 동안 접하도록 제공되는 비정질 실리콘 박막의 결정화 방법.
- 청구항 1 또는 청구항 2에 있어서,상기 버퍼층이 SiOx막과 SiNx막으로 이루어지는 비정질 실리콘 박막의 결정 화 방법.
- 청구항 1 또는 청구항 2에 있어서,상기 열처리가 급속열처리(RTP) 공정에 의해 이루어지는 비정질 실리콘 박막의 결정화 방법.
- 청구항 10에 있어서,상기 급속열처리가 600-650℃에서 1시간 이상 이루어지는 비정질 실리콘 박막의 결정화 방법.
- 청구항 1 또는 청구항 2에 있어서,상기 비정질 실리콘 박막이 40-80nm 두께로 형성되는 비정질 실리콘 박막의 결정화 방법.
- 청구항 3에 있어서,상기 질화막이 10-30㎚ 두께로 형성되는 비정질 실리콘 박막의 결정화 방법.
- 청구항 4에 있어서,상기 질화물 박막 위에 형성되는 비정질 실리콘 박막이 2-6㎚의 두께로 형성되는 비정질 실리콘 박막의 결정화 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080009195A KR20090083186A (ko) | 2008-01-29 | 2008-01-29 | 비정질 실리콘 박막의 결정화 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080009195A KR20090083186A (ko) | 2008-01-29 | 2008-01-29 | 비정질 실리콘 박막의 결정화 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090083186A true KR20090083186A (ko) | 2009-08-03 |
Family
ID=41204165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080009195A KR20090083186A (ko) | 2008-01-29 | 2008-01-29 | 비정질 실리콘 박막의 결정화 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090083186A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8546201B2 (en) | 2010-06-03 | 2013-10-01 | Samsung Display Co., Ltd. | Method of crystallizing silicon layer and method of forming a thin film transistor using the same |
-
2008
- 2008-01-29 KR KR1020080009195A patent/KR20090083186A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8546201B2 (en) | 2010-06-03 | 2013-10-01 | Samsung Display Co., Ltd. | Method of crystallizing silicon layer and method of forming a thin film transistor using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4307371B2 (ja) | 薄膜トランジスタ製造方法 | |
| KR100473996B1 (ko) | 비정질 실리콘의 결정화 방법 | |
| US20060043367A1 (en) | Semiconductor device and method of fabricating a low temperature poly-silicon layer | |
| JP4384234B2 (ja) | 薄膜トランジスタ | |
| KR100470274B1 (ko) | 덮개층을 이용한 비정질 물질의 상 변화 방법 | |
| KR100666564B1 (ko) | 박막트랜지스터의 제조 방법 | |
| JP4095064B2 (ja) | 薄膜トランジスター及びその製造方法 | |
| US7390727B2 (en) | Polycrystalline silicon film containing Ni | |
| US20100041214A1 (en) | Single crystal substrate and method of fabricating the same | |
| US7964456B2 (en) | Method of fabricating polysilicon thin film and thin film transistor using polysilicon fabricated by the same method | |
| KR100611761B1 (ko) | 박막트랜지스터 제조 방법 | |
| KR19980036973A (ko) | 마이크로파를 이용한 다결정 박막의 제조방법 | |
| JP3924828B2 (ja) | 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法 | |
| KR100611762B1 (ko) | 박막트랜지스터의 제조 방법 | |
| KR20090083186A (ko) | 비정질 실리콘 박막의 결정화 방법 | |
| KR19990013304A (ko) | 비정질 막을 결정화하는 방법 | |
| KR101040984B1 (ko) | 비정질 물질의 상변화 방법 | |
| JP2874271B2 (ja) | 半導体装置の製造方法 | |
| TWI451479B (zh) | 多晶矽薄膜的製造方法 | |
| KR19990023052A (ko) | 비정질 막을 결정화하는 방법 | |
| JPH07273027A (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
| KR100700501B1 (ko) | 박막트랜지스터의 제조방법 | |
| JP2000068203A (ja) | 微結晶シリコンの結晶化から形成される多結晶シリコンおよびその形成方法 | |
| US20080095975A1 (en) | Polycrystalline silicon thin film and method for forming the same | |
| KR100786801B1 (ko) | 실리콘 에피택시 층을 적용한 고품질의 다결정 실리콘박막의 제조방법 및 다결정 실리콘 박막을 포함하는전자소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |