KR100786801B1 - 실리콘 에피택시 층을 적용한 고품질의 다결정 실리콘박막의 제조방법 및 다결정 실리콘 박막을 포함하는전자소자 - Google Patents

실리콘 에피택시 층을 적용한 고품질의 다결정 실리콘박막의 제조방법 및 다결정 실리콘 박막을 포함하는전자소자 Download PDF

Info

Publication number
KR100786801B1
KR100786801B1 KR1020060091310A KR20060091310A KR100786801B1 KR 100786801 B1 KR100786801 B1 KR 100786801B1 KR 1020060091310 A KR1020060091310 A KR 1020060091310A KR 20060091310 A KR20060091310 A KR 20060091310A KR 100786801 B1 KR100786801 B1 KR 100786801B1
Authority
KR
South Korea
Prior art keywords
thin film
silicon thin
polycrystalline silicon
amorphous silicon
crystallization
Prior art date
Application number
KR1020060091310A
Other languages
English (en)
Inventor
안병태
이승렬
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020060091310A priority Critical patent/KR100786801B1/ko
Application granted granted Critical
Publication of KR100786801B1 publication Critical patent/KR100786801B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 고품질의 다결정 실리콘 박막을 제조하는 방법에 관한 것으로, 다결정 실리콘 박막 위에 실리콘 에피택시 (Silicon epitaxy) 층을 성장시켜 결정화된 다결정 실리콘 박막 표면에 존재하는 금속 오염과 결정 결함을 줄이고 고품질의 다결정 실리콘 박막을 제조함으로써 그 위에 제조되는 소자의 특성을 향상시키는 방안을 제시한다.

Description

실리콘 에피택시 층을 적용한 고품질의 다결정 실리콘 박막의 제조방법 및 다결정 실리콘 박막을 포함하는 전자소자{The method for fabricating high-quality polycrystalline silicon thin films by applying the epitaxial silicon layer and electronic device comprising the same}
도 1a 내지 도 1c는 본 발명에 따른 실리콘 에피택시 층을 적용한 고품질의 다결정 실리콘 박막의 제조방법을 도시한 개념도이다.
도 2a는 알루미늄 화합물과 니켈 화합물의 혼합 분위기에서 결정화된 다결정 실리콘 박막의 광학현미경 분석 사진이다.
도 2b는 본 발명에 의해 제조된 고품질의 다결정 실리콘 박막의 광학 현미경 분석 사진이다.
도 3a는 알루미늄 화합물과 니켈 화합물의 혼합 분위기에서 결정화된 다결정 실리콘 박막의 이차이온질량(SIMS) 분석 결과이다.
도 3b는 본 발명에 의해 제조된 고품질의 다결정 실리콘 박막의 이차이온질량(SIMS) 분석 결과이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 기판
11 : 산화막
12 : 비정질 실리콘 박막
20 : 결정화된 다결정 실리콘 박막
30 : 실리콘 에피택시 층
본 발명은 고품질의 다결정 실리콘 박막을 형성하는 방법 및 이에 의해 제조되는 다결정 실리콘 박막을 포함하는 전자소자에 관한 것으로, 결정화된 다결정 실리콘 박막 표면에 존재하는 금속 오염과 결정 결함을 줄이고 고품위의 다결정 실리콘 박막을 제공함으로써 그 위에 제조되는 소자의 특성을 향상시키는 방안을 제시한다.
다결정 실리콘은 비정질 실리콘에 비해 안정적이면서 높은 전계효과이동도(Field-effect mobility)를 가지기 때문에 OLED(Organic Light Emitting Diode)나 LCD(Liquid Crystal Display)와 같이 빠른 응답속도를 요구하는 고성능 디스플레이 소자에 응용되고 있어 이러한 다결정 실리콘 박막 제조기술의 중요성은 점차 커지고 있다.
이러한 다결정 실리콘 박막은 물리기상증착법(Physical Vapor Deposition, PVD)이나 화학기상증착법(Chemical Vapor Deposition, CVD)으로 직접 증착하는 방법보다는 비정질 박막을 증착한 후 재결정화 시키는 고상결정화 방법으로 결정립의 크기가 크고 균일한 다결정 실리콘 박막을 제조할 수 있다. 하지만, 이러한 방법은 높은 결정화 온도와 장시간의 공정 시간으로 인하여 경제성이 떨어지고 유리 기판을 사용할 수 없다는 단점을 가진다.
또한, 구리(Cu), 금(Au), 은(Ag), 니켈(Ni), 팔라듐(Pd), 알루미늄(Al) 등의 금속을 비정질 실리콘 박막에 직접 증착한 후 열처리하거나 또는 상기의 금속이나 금속 화합물을 함유한 용액 및 기체를 비정질 실리콘 박막에 공급한 후 열처리하여 결정화 온도를 감소시키는 금속유도결정화 방법이 주로 연구되고 있다.[M.S. Haque et. al, J. Appl. Phys. 79, 7529 (1996)],[J.H. Eom et. al, Electrochem. Solid. St., 8(3), G65 (2005)] 이 방법은 고상결정화방법에 비하여 결정화 온도를 낮추고 공정 시간을 단축할 수 있는 장점이 있다. 하지만 금속유도결정화 방법에 사용되는 대부분의 금속들은 결정화 후에도 다결정 실리콘 박막 내에 상당량 잔류하게 되고, 전기적 결함으로 작용하여 소자 특성을 저하시키는 주요 원인이 된다.
최근에는 산화물이나 질화물 덮개 층을 이용하여 금속 성분과 비정질 실리콘 박막의 직접적인 접촉을 억제하여 결정화시키는 방법이나, 일정 영역에만 금속을 가한 뒤 측면 방향으로 결정화를 진행하는 금속유도측면결정화 등의 방법들도 보고되고 있다.[J. Jang et. al, Nature, 395, 481 (1998)], [J.H. Choi et. al, Electrochem. Solid. St., 6, G16 (2003)] 그러나 이러한 노력에도 불구하고 제조 된 다결정 실리콘 박막은 표면에 잔류 금속에 의한 오염도가 높으며, 결정립계 및 결정립 내의 여러 가지 결정 결함의 존재로 인하여 전계효과이동도의 감소, 누설전류의 증가와 같은 소자의 성능이 저하되는 등 여러 가지 문제점을 나타내고 있다.
본 발명은 상기에서 언급한 종래 기술에 대한 문제를 해결하기 위해 안출된 것으로서, 결정화된 다결정 실리콘 박막 표면에 존재하는 금속 오염과 결정 결함을 줄여 고품질의 다결정 실리콘 박막을 제조하는 방법을 제공함에 그 목적이 있다.
상기에서 언급한 목적을 달성하기 위한 본 발명의 고품질의 다결정 실리콘 박막의 제조방법은
(1) 기판 위에 형성된 비정질 실리콘 박막을 결정화하여 다결정 실리콘 박막을 형성하는 단계; 및
(2) 다결정 실리콘 박막 위에 실리콘 에피택시 층을 성장시키는 단계를 포함한다.
또한 본 발명은 기판, 상기 기판위에 형성된 다결정 실리콘 박막층, 및 상기 다결정 실리콘 박막층 위에 형성된 실리콘 에피택시 층을 포함하는 전자소자를 제공한다.
이하, 본 발명의 내용을 도면을 참조하여 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일실시 예에 의한 실리콘 에피택시 층을 적용한 고품질의 다결정 실리콘 박막의 제조방법을 도시한 개념도이다.
도 1a에 도시한 바와 같이, 산화막(11)이 피복된 실리콘 기판(10) 위에 비정질 실리콘 박막(12)을 형성한다. 이때 비정질 실리콘 박막은 후술하는 바와 같이 다양한 방법을 이용하여 형성시킬 수 있다.
도 1b에 도시한 바와 같이, 비정질 실리콘 박막(12)은 결정화되어, 다결정 실리콘 박막(20)으로 형성된다. 이때 비정질 실리콘은 후술하는 바와 같이 다양한 방법으로 결정화가 가능하다. 이렇게 결정화된 다결정 실리콘 박막(20)은 표면에 많은 양의 금속이 잔류하며, 결정립계와 결정립 내에 결함이 많은 문제를 가진다.
도 1c에 나타난 바와 같이, 결정화된 다결정 실리콘 박막(20) 위에 실리콘 에피택시 층(30)을 성장시켜 최종적으로 고품질의 다결정 실리콘 박막을 제조한다. 이때 실리콘 에피택시 층의 성장법은 후술하는 바와 같이 다양한 성장법으로 형성시킬 수 있다.
최종적으로 형성된 고품질의 다결정 실리콘 박막은 표면에 잔류 금속의 양이 획기적으로 감소되고, 결정성이 우수하고 결함이 적은 에피택시 층의 특성을 따라서 매우 향상된 결정성을 나타내게 된다.
상기에서 기판은 유리판, 석영판, 전기가 통하지 않는 비정질 산화막 또는 질화막이 피복된 유리판, 석영판 또는 실리콘 웨이퍼를 사용할 수 있다.
상기 단계 (1)에서 기판 위에 비정질 실리콘 박막을 형성하는 방법은 종래 기판 위에 실리콘 박막을 형성할 수 있는 방법이라면 어느 특정한 공정에 제한됨이 없이 실시할 수 있다. 본 발명에서 기판 위에 실리콘 박막을 형성할 수 있는 방법의 일예로서 화학기상증착법, 스퍼터링법(Sputtering) 또는 진공증발법(Evaporation) 등과 이를 변형한 여러 가지 진공 증착법 중에서 선택된 어느 하나의 공정을 사용할 수 있으며, 이때 기판 위에 형성되는 비정질 실리콘 박막의 두께는 수십 Å에서 수 ㎛가 적당하다.
상기 단계 (1)에서 기판 위에 형성된 비정질 실리콘 박막의 결정화는 여러 가지의 결정화 방법으로 가능하나, 금속유도결정화 및 이를 응용한 방법들을 사용한 경우에 본 발명의 효과를 최대한으로 얻을 수 있다. 이 때 구리(Cu), 금(Au), 은(Ag), 니켈(Ni), 팔라듐(Pd), 알루미늄(Al) 등과 같이 비정질 실리콘의 결정화 온도의 감소 및 열처리 시간의 단축에 효과를 나타내는 금속 및 금속 화합물(예를 들어, AlCl3, AlI3, AlBr3, AlF3, NiCl2, CuCl, CuCl2, AgCl2 등)이나 금속 혼합물들이 사용될 수 있다. 이들을 비정질 실리콘 박막에 직접 증착한 후 열처리하거나, 이들을 함유한 용액이나 기체를 비정질 실리콘 박막에 공급한 후 열처리하여 결정화하는 방법, 산화물이나 질화물 덮개 층을 비정질 실리콘 박막 위에 형성하고 이 층으로 인하여 금속 성분과 비정질 실리콘 박막의 직접적인 접촉이 억제된 상태에서 열처리함으로써 결정화시키는 방법, 비정질 실리콘 박막 전면에 금속 성분을 공급하지 않고 특정 영역에만 금속 성분을 가하여 열처리함으로써 이를 중심으로 측면 방향으로 결정화를 진행하는 금속유도측면결정화 등의 여러 가지 응용된 형태의 금속유도결정화 방법이 사용 가능하며 어느 특정한 방법에 제한되지 않는다.
상기에서 열처리과정은 발열체에 의한 가열방법 또는 전자기파, 마이크로파에 의한 가열방법, 또는 레이저에 의한 가열방법 등에 의해 수행되어질 수 있다. 열처리시 온도는 특별한 한정을 요하는 것은 아니며, 예를 들어 300 ~ 900℃ 정도이다.
상기 단계 (2)에서 결정화된 다결정 실리콘 박막 위에 실리콘 에피택시 층을 성장시키는 방법으로는 물리기상증착법과 화학기상증착법을 이용한 여러 가지 방법이 있으며 어느 특정한 방법에 제한되지 않으나, 다결정 실리콘 박막 표면의 잔류 금속이 실리콘 에피택시 층으로 확산되는 것을 막기 위해 600℃ 이하의 온도에서 저온 에피택시 성장이 가능한 방법들을 사용하는 것이 바람직하며, 실리콘 에피택시 층의 두께는 수십 Å에서 수 ㎛가 적당하다.
물리기상증착법을 이용한 실리콘 에피택시 층은 스퍼터링법, 진공증발법, 분자선법 등을 이용하여 형성할 수 있다. 화학기상증착법을 이용한 실리콘 에피택시 층은 SiI4, SiCl4, SiHCl3, SiH2Cl2, SiH4 등의 소스 가스와 H2, HCl 등의 반응성 기체를 사용하여 기상에서 바로 실리콘 박막을 형성하는 기상 에피택시법(Vapor Phase Epitaxy, VPE)으로 성장이 가능하며, 이러한 방법으로는 저압 화학기상증착법(Low-Pressure CVD) 또는 플라즈마 화학기상증착법(Plasma-Enhanced CVD), 열선 화학기상증착법(Hot-wire CVD) 등이 있다. 또한 비정질 실리콘 박막을 증착한 후 재결정화 시키는 고상 에피택시법(Solid Phase Epitaxy, SPE)이나 용융 상태의 실리콘에 기판을 접촉시켜 결정을 성장시키는 액상 에피택시법(Liquid Phase Epitaxy, LPE) 도 가능하나 장시간의 열처리 또는 높은 공정 온도를 요구한다.
상기 단계 (2)에서 언급된 에피택시 성장법을 통하여 최종적으로 고품질의 다결정 실리콘 박막을 얻을 수 있다.
또한, 실리콘 에피택시 층을 성장시킨 이후에 진공, 수소, 산소 또는 불활성 기체 분위기 등에서 추가적인 열처리를 실시하는 것이 좋다. 이와 같은 열처리는 실리콘 에피택시 층 내 기체 상태의 불순물 농도를 낮추고 결정 결함을 줄여주어, 최종적으로 고품위 다결정 실리콘 박막의 결정성 및 전자소자의 전기적 특성 향상에 기여한다. 이러한 추가 열처리과정은 발열체에 의한 가열방법 또는 전자기파, 마이크로파에 의한 가열방법, 또는 레이저에 의한 가열방법 등에 의해 수행되어질 수 있으며, 열처리시 온도와 시간은 특별한 한정을 요하지는 않으나 실리콘 에피택시 층의 성장 온도 이상의 온도에서 수 초에서 수십 시간 정도이다.
상기한 바와 같은 본 발명에 따른 고품질의 다결정 실리콘 박막은 OLED용 TFT(Thin Film Transistor, 박막 트랜지스터), LCD용 TFT, SRAM, EEPROM, 태양전지, 이미지 센서(Image Sensor) 등과 같은 전자소자 제조에 활용이 가능하다.
이하 본 발명의 내용을 실시 예를 통하여 구체적으로 설명한다. 그러나 이들은 본 발명을 보다 상세하게 설명하기 위한 것으로 본 발명의 권리범위가 이들에 의해 한정되지 않는다는 것은 당 분야에서 통상의 지식을 가진 자에게 있어서 자명할 것이다.
＜실시예＞
100 nm 두께의 비정질 실리콘 박막은, 10:1 비율로 혼합한 AlCl3와 NiCl2의 혼합 분말을 300℃에서 기체 상태로 기화시키고 이를 아르곤(Ar) 가스의 흐름에 의해 비정질 실리콘 박막의 표면에 공급하면서 아르곤(Ar) 분위기에서 480℃의 온도로 10시간 동안 열처리함으로써 결정화되었다.[참조: 한국특허 제 10-0578105호, 알루미늄 할로겐 화합물과 이종 금속 화합물의 혼합 분위기를 이용한 다결정 규소박막의 제조방법] 또한, 실리콘 에피택시 층은 열선 화학기상증착법으로 450℃에서 형성하였으며, 성장시킨 에피택시 층의 두께는 40 nm였다.
상기 과정에 의해 얻어진 다결정 실리콘 박막 즉, 에피택시 전후의 광학현미경 분석 사진과 이차이온질량(SIMS) 분석 결과를 각각 도 2a, 2b와 도 3a, 3b에 나타내었다.
도 2a의 광학현미경 분석 사진에서 나타난 바와 같이 다결정 실리콘 박막 내의 결정립의 크기는 약 10 ㎛이며, 폭이 넓고 거친 형태의 결정립계의 형상을 나타내고 결정립의 내부의 표면도 거친 것을 확인할 수 있다. 반면 도 2b의 광학현미경 분석 사진에서는 결정립의 크기가 약 15 ~ 20 ㎛이며, 결정립계의 폭이 좁고 깨끗한 다결정 실리콘 박막이 형성되어 있음을 확인할 수 있다. 따라서 도 2a와 도 2b의 비교로부터, 금속유도결정화된 다결정 실리콘 박막 위에 실리콘 에피택시 층을 성장시키는 본 발명을 적용하는 경우에 더 큰 결정립의 크기를 가지면서 결정립계와 결정립 내부에 결함이 적은 고품질의 다결정 실리콘 박막을 얻을 수 있다는 사 실을 확인할 수 있다.
도 3a는 알루미늄 화합물과 니켈 화합물의 혼합 분위기에서 결정화된 다결정 실리콘 박막의 이차이온질량(SIMS) 분석 결과이고, 도 3b는 본 발명에 의해 제조된 고품질의 다결정 실리콘 박막의 이차이온질량(SIMS) 분석 결과이다.
도 3a의 이차이온질량 분석 결과에 나타난 바와 같이 다결정 실리콘 박막 내의 니켈(Ni)의 농도는 표면에서 3×1019/cc이고, 깊이 방향으로는 8×1018 ~ 1×1019/cc의 균일한 값을 나타낸다. 또한, 알루미늄의 농도는 박막 표면에서 1×1019/cc이고, 깊이 방향으로 갈수록 감소하여 약 1×1016/cc 이하의 값을 가진다. 반면 도 3b의 이차이온질량 분석 결과를 보면, 본 발명을 적용한 고품질의 다결정 실리콘 박막 내의 니켈(Ni)의 농도는 표면에서 3×1017/cc으로 매우 낮은 농도를 나타낸다. 그리고 깊이 방향으로는 약 1×1019/cc까지 증가하는데, 이는 단계 (1)에서 형성된 다결정 실리콘 박막 내의 니켈 농도와 동일한 값이다. 또한, 알루미늄의 농도는 박막 표면에서 3×1018/cc이고, 깊이 방향으로 갈수록 감소하여 약 1×1016/cc 이하의 값을 가진다. 따라서 도 3a와 도 3b의 비교로부터, 금속유도결정화된 다결정 실리콘 박막 위에 실리콘 에피택시 층을 성장시키는 본 발명을 적용하는 경우에 니켈은 1/100, 알루미늄은 1/2 이하로 박막 내에 존재하는 잔류 금속의 표면 농도는 획기적으로 감소시킬 수 있음을 확인할 수 있었다. 이러한 잔류 금속 농도의 감 소에 의한 다결정 실리콘 박막의 전기적 결함 및 구조적 결함의 감소는 추후 제작되는 소자의 특성 향상에 기여할 수 있다.
본 발명의 실리콘 에피택시 층을 적용한 고품질의 다결정 실리콘 박막의 제조방법은 다음과 같은 이점이 있다.
첫째, 금속유도결정화 방법에 의해 결정화된 다결정 실리콘 박막 위에 실리콘 에피택시 층을 성장시킴으로써, 최종적으로 실리콘 박막 표면의 금속 오염도를 획기적으로 줄일 수 있어 추후 그 위에 제작되는 소자의 특성 향상이 기대된다.
둘째, 상기의 실시 예의 결과와 같이 금속유도결정화 방법에 의해 결정화된 다결정 실리콘 박막 위에 성장된 실리콘 에피택시 층은 결정립의 크기가 크고 결정성이 우수하면서 균일하기 때문에 실리콘 박막 내의 결정 결함이 적어 고품질의 다결정 실리콘 박막의 제공이 가능하다.
셋째, 실리콘 에피택시 층의 형성에 요구되는 공정 시간은 수 초 에서 수 분으로, 수십 분에서 수십 시간 소요되는 비정질 실리콘 박막의 결정화 공정 시간보다 매우 짧기 때문에 다결정 실리콘 박막의 제조 및 이를 이용한 소자 제작에 있어 본 발명의 적용은 전체 공정 시간의 단축으로 인한 경제성과 효율성 향상을 기대할 수 있다.
넷째, 실리콘 에피택시 층을 600℃ 이하의 저온에서 형성할 경우, 유리 기판과 같은 경제성 있는 기판 위에서도 고품질의 다결정 실리콘 박막을 제조할 수 있 어 다결정 실리콘 박막 형성 및 소자 제작과 관련한 제조비용의 감소 효과를 얻을 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시 예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (12)

  1. 기판 위에 형성된 비정질 실리콘 박막을 결정화하여 다결정 실리콘 박막을 형성하는 단계; 및
    결정화된 다결정 실리콘 박막 위에 실리콘 에피택시 층을 성장시키는 단계를 포함하는 다결정 실리콘 박막의 제조방법.
  2. 제 1항에 있어서, 기판은 유리판, 석영판, 비전도성 비정질 산화막 또는 질화막이 피복된 유리판, 석영판, 및 실리콘 웨이퍼 중에서 선택된 어느 하나인 것을 특징으로 하는 다결정 실리콘 박막의 제조방법.
  3. 제 1항에 있어서, 비정질 실리콘 박막은 기판에 화학기상증착법, 스퍼터링법 또는 진공증발법에 의해 형성하는 것을 특징으로 하는 다결정 실리콘 박막의 제조방법.
  4. 제 1항에 있어서, 비정질 실리콘 박막의 결정화는 금속, 금속 화합물 및 이들의 혼합물에서 선택된 어느 하나를 비정질 실리콘 박막 위에 증착한 후 열처리하는 단계로 수행되는 것을 특징으로 하는 다결정 실리콘 박막의 제조방법.
  5. 제 1항에 있어서, 비정질 실리콘 박막의 결정화는 금속, 금속 화합물 및 이 들의 혼합물을 함유한 용액이나 기체를 공급한 후 열처리하는 단계로 수행되는 것을 특징으로 하는 다결정 실리콘 박막의 제조방법.
  6. 제 1항에 있어서, 비정질 실리콘 박막의 결정화는 산화물이나 질화물 덮개층을 비정질실리콘 박막 위에 형성하고, 열처리하여 결정화하는 단계를 포함함을 특징으로 하는 다결정 실리콘 박막의 제조방법.
  7. 제 1항에 있어서, 비정질 실리콘 박막의 결정화는 비정질 실리콘 박막에 금속을 가한 뒤 측면 방향으로 결정화를 진행하는 단계를 포함함을 특징으로 하는 다결정 실리콘 박막의 제조방법.
  8. 제 4항 내지 제 7항 중 선택된 어느 한 항에 있어서, 금속은 Au, Ag, Cu, Ni, Al 및 Pd로 구성되는 군에서 선택되어지는 어느 하나 또는 이들 금속이 함유된 금속 화합물, 또는 이들의 혼합물인 것을 특징으로 하는 다결정 실리콘 박막의 제조방법.
  9. 제 1항에 있어서, 비정질 실리콘 박막의 결정화는 발열체에 의한 가열방법, 전자기파, 마이크로파에 의한 가열방법, 및 레이저에 의한 가열방법으로 구성되는 군에서 선택되어지는 어느 하나의 방법에 의해 열처리함을 특징으로 하는 다결정 실리콘 박막의 제조방법.
  10. 제 1항에 있어서, 다결정 실리콘 박막 위에 형성되는 실리콘 에피택시층은 기상 에피택시법, 고상 에피택시법 및 액상 에피택시법으로 구성되는 군에서 선택되어지는 어느 하나의 방법을 이용하여 성장시키는 것을 특징으로 하는 다결정 실리콘 박막의 제조방법.
  11. 제 1항에 있어서, 실리콘 에피택시 층을 성장시킨 이후에 진공, 수소, 산소 및 불활성 기체 분위기로 구성되는 군에서 선택되어지는 어느 하나의 분위기에서 추가적인 열처리를 실시하는 것을 포함하는 다결정 실리콘 박막의 제조방법.
  12. 삭제
KR1020060091310A 2006-09-20 2006-09-20 실리콘 에피택시 층을 적용한 고품질의 다결정 실리콘박막의 제조방법 및 다결정 실리콘 박막을 포함하는전자소자 KR100786801B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060091310A KR100786801B1 (ko) 2006-09-20 2006-09-20 실리콘 에피택시 층을 적용한 고품질의 다결정 실리콘박막의 제조방법 및 다결정 실리콘 박막을 포함하는전자소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060091310A KR100786801B1 (ko) 2006-09-20 2006-09-20 실리콘 에피택시 층을 적용한 고품질의 다결정 실리콘박막의 제조방법 및 다결정 실리콘 박막을 포함하는전자소자

Publications (1)

Publication Number Publication Date
KR100786801B1 true KR100786801B1 (ko) 2007-12-18

Family

ID=39147366

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060091310A KR100786801B1 (ko) 2006-09-20 2006-09-20 실리콘 에피택시 층을 적용한 고품질의 다결정 실리콘박막의 제조방법 및 다결정 실리콘 박막을 포함하는전자소자

Country Status (1)

Country Link
KR (1) KR100786801B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010017654A (ko) * 1999-08-13 2001-03-05 윤종용 반도체소자의 게이트전극 구조

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010017654A (ko) * 1999-08-13 2001-03-05 윤종용 반도체소자의 게이트전극 구조

Similar Documents

Publication Publication Date Title
KR100473996B1 (ko) 비정질 실리콘의 결정화 방법
US20060043367A1 (en) Semiconductor device and method of fabricating a low temperature poly-silicon layer
US5177578A (en) Polycrystalline silicon thin film and transistor using the same
US20060030131A1 (en) Method for fabricating crystalline silicon
US5470619A (en) Method of the production of polycrystalline silicon thin films
US6326226B1 (en) Method of crystallizing an amorphous film
JP2002313721A (ja) 半導体積層体の製造方法、積層体の製造方法、半導体素子、および電子機器
US6309951B1 (en) Method for crystallizing amorphous silicon
JP3965215B2 (ja) 半導体基材の製造方法
JP2009135488A (ja) シリコンの結晶化方法
KR100480367B1 (ko) 비정질막을결정화하는방법
KR100786801B1 (ko) 실리콘 에피택시 층을 적용한 고품질의 다결정 실리콘박막의 제조방법 및 다결정 실리콘 박막을 포함하는전자소자
KR100870111B1 (ko) 반도체의 결정성장 방법
KR100578105B1 (ko) 알루미늄 할로겐 화합물과 이종 금속 화합물의 혼합분위기를 이용한 다결정 규소박막의 제조방법
KR100469503B1 (ko) 비정질막을결정화하는방법
JP4527090B2 (ja) 半導体基材の製造方法
KR100583512B1 (ko) 구리와 니켈을 사용하여 측면성장 유도방식으로 폴리실리콘 박막을 제조하는 방법
KR100524874B1 (ko) 비정질실리콘박막의결정화방법
RU2333567C2 (ru) Способ изготовления тонких кристаллических пленок кремния для полупроводниковых приборов
KR100569881B1 (ko) 실리사이드 에피택시층을 이용한 고품위 실리콘 박막의전이방법
Jang et al. Metal induced crystallization of amorphous silicon
KR100222913B1 (ko) 다결성 규소박막의 제조방법
KR100366960B1 (ko) 실리콘 결정화 방법
KR100425857B1 (ko) 비정질실리콘박막의결정화방법
TWI377173B (en) Method for manufacturing crystalline silicon

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20111129

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee